Fitter report for vga_rom
Tue May 17 12:00:49 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue May 17 12:00:49 2016            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; vga_rom                                          ;
; Top-level Entity Name              ; vga_rom                                          ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C20Q240C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 161 / 18,752 ( < 1 % )                           ;
;     Total combinational functions  ; 144 / 18,752 ( < 1 % )                           ;
;     Dedicated logic registers      ; 103 / 18,752 ( < 1 % )                           ;
; Total registers                    ; 103                                              ;
; Total pins                         ; 22 / 142 ( 15 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 131,072 / 239,616 ( 55 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20Q240C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.63        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  21.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 306 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 306 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 306     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Code/Digital_Expr/VGA_With_Rom/vga_rom.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 161 / 18,752 ( < 1 % )     ;
;     -- Combinational with no register       ; 58                         ;
;     -- Register only                        ; 17                         ;
;     -- Combinational with a register        ; 86                         ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 59                         ;
;     -- 3 input functions                    ; 47                         ;
;     -- <=2 input functions                  ; 38                         ;
;     -- Register only                        ; 17                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 110                        ;
;     -- arithmetic mode                      ; 34                         ;
;                                             ;                            ;
; Total registers*                            ; 103 / 19,130 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 103 / 18,752 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 378 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 15 / 1,172 ( 1 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 22 / 142 ( 15 % )          ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M4Ks                                        ; 32 / 52 ( 62 % )           ;
; Total block memory bits                     ; 131,072 / 239,616 ( 55 % ) ;
; Total block memory implementation bits      ; 147,456 / 239,616 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 4 / 16 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 0%               ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 2%               ;
; Maximum fan-out                             ; 108                        ;
; Highest non-global fan-out                  ; 32                         ;
; Total fan-out                               ; 1255                       ;
; Average fan-out                             ; 3.98                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 161 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 58                    ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 86                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 59                    ; 0                              ;
;     -- 3 input functions                    ; 47                    ; 0                              ;
;     -- <=2 input functions                  ; 38                    ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 110                   ; 0                              ;
;     -- arithmetic mode                      ; 34                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 103                   ; 0                              ;
;     -- Dedicated logic registers            ; 103 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 15 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 22                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 131072                ; 0                              ;
; Total RAM block bits                        ; 147456                ; 0                              ;
; M4K                                         ; 32 / 52 ( 61 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1255                  ; 0                              ;
;     -- Registered Connections               ; 653                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 18                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_0  ; 210   ; 4        ; 24           ; 27           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clkin  ; 195   ; 4        ; 39           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; datain ; 194   ; 4        ; 44           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset  ; 153   ; 5        ; 50           ; 14           ; 1           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; b[0]   ; 226   ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[1]   ; 228   ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[2]   ; 230   ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[0]   ; 231   ; 3        ; 7            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[1]   ; 232   ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[2]   ; 233   ; 3        ; 3            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hs     ; 237   ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[0] ; 88    ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[1] ; 87    ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[2] ; 86    ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[3] ; 84    ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[4] ; 80    ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[5] ; 79    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opt[6] ; 78    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[0]   ; 234   ; 3        ; 3            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[1]   ; 235   ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[2]   ; 236   ; 3        ; 1            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vs     ; 238   ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 19 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 11 / 18 ( 61 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 17 ( 18 % )  ; 3.3V          ; --           ;
; 5        ; 1 / 20 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 18 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 7 / 18 ( 39 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; GND_PLL3       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; VCCD_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; GND_PLL3       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 1          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 2          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 3          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 4          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 5          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 11       ; 10         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 18         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 19         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 20         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 21         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 27         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 30         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 31         ; 2        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 32         ; 2        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 33         ; 2        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 34         ; 2        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 35         ; 2        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 36         ; 2        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 29       ; 37         ; 2        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 31       ; 39         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 41         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ; 42         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 36       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 37       ; 43         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 45         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 46         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ; 50         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 45       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ; 61         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 62         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 70         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 50       ; 71         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 72         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 73         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 54       ; 77         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 78         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 79         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 80         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 81         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 82         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 84         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 85         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 86         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 87         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 70       ; 88         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ; 89         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 93         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 74       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 77       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 104        ; 8        ; opt[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 106        ; 8        ; opt[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 107        ; 8        ; opt[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 83       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 112        ; 8        ; opt[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 113        ; 8        ; opt[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 114        ; 8        ; opt[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 121        ; 8        ; opt[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 122        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ; 123        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 124        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 94       ; 125        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 95       ; 126        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 96       ; 127        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 128        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 100      ; 133        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 101      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 105      ; 143        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 144        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ; 152        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 153        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 112      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 113      ; 157        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 158        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ; 161        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 162        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 163        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 164        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ;            ;          ; GNDA_PLL4      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCA_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GND_PLL4       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; VCCD_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND_PLL4       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 165        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 166        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 167        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 170        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 130      ; 171        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 131      ; 172        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 173        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 134      ; 176        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 135      ; 177        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 182        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 183        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 192        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 140      ; 193        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 194        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 143      ; 195        ; 6        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 144      ; 196        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 145      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 197        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 198        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 149      ; 201        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 202        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 203        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 204        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 205        ; 5        ; reset          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ; 206        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 155      ; 207        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 156      ; 208        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ; 209        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 158      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 159      ; 210        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 161      ; 211        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 212        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 164      ; 215        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 165      ; 216        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 217        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 218        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 219        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 170      ; 223        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ; 224        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 172      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 233        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 174      ; 236        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 237        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 177      ; 242        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 243        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 183      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 184      ; 244        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 245        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 246        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 247        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 248        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 249        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 191      ; 250        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 251        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 254        ; 4        ; datain         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 259        ; 4        ; clkin          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 197      ; 260        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 199      ; 264        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 265        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 202      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 203      ; 275        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 204      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 207      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 208      ; 281        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ; 282        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 283        ; 4        ; clk_0          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 212      ; 284        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ; 285        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 214      ; 286        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 287        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 218      ; 296        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 219      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 220      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 303        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 304        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 225      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 226      ; 311        ; 3        ; b[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ; 312        ; 3        ; b[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 230      ; 313        ; 3        ; b[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 315        ; 3        ; g[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 316        ; 3        ; g[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 319        ; 3        ; g[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 320        ; 3        ; r[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 323        ; 3        ; r[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 324        ; 3        ; r[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 325        ; 3        ; hs             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 326        ; 3        ; vs             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ;            ;          ; GNDA_PLL3      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 240      ;            ;          ; VCCA_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                           ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; |vga_rom                                  ; 161 (0)     ; 103 (0)                   ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 22   ; 0            ; 58 (0)       ; 17 (0)            ; 86 (0)           ; |vga_rom                                                                                                      ; work         ;
;    |Keyboard:u3|                          ; 38 (38)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 9 (9)             ; 22 (22)          ; |vga_rom|Keyboard:u3                                                                                          ; work         ;
;    |digital_rom:u2|                       ; 22 (0)      ; 2 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 2 (0)             ; 4 (0)            ; |vga_rom|digital_rom:u2                                                                                       ; work         ;
;       |altsyncram:altsyncram_component|   ; 22 (0)      ; 2 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 2 (0)             ; 4 (0)            ; |vga_rom|digital_rom:u2|altsyncram:altsyncram_component                                                       ; work         ;
;          |altsyncram_sn81:auto_generated| ; 22 (2)      ; 2 (2)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 2 (2)             ; 4 (0)            ; |vga_rom|digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated                        ; work         ;
;             |decode_4oa:deep_decode|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |vga_rom|digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode ; work         ;
;             |mux_kib:mux2|                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |vga_rom|digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2           ; work         ;
;    |seg7:u4|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |vga_rom|seg7:u4                                                                                              ; work         ;
;    |vga640480:u1|                         ; 106 (106)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 6 (6)             ; 71 (71)          ; |vga_rom|vga640480:u1                                                                                         ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; opt[0] ; Output   ; --            ; --            ; --                    ; --  ;
; opt[1] ; Output   ; --            ; --            ; --                    ; --  ;
; opt[2] ; Output   ; --            ; --            ; --                    ; --  ;
; opt[3] ; Output   ; --            ; --            ; --                    ; --  ;
; opt[4] ; Output   ; --            ; --            ; --                    ; --  ;
; opt[5] ; Output   ; --            ; --            ; --                    ; --  ;
; opt[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hs     ; Output   ; --            ; --            ; --                    ; --  ;
; vs     ; Output   ; --            ; --            ; --                    ; --  ;
; r[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; r[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; r[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; g[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; g[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; g[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; b[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; reset  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_0  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; datain ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clkin  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; reset                          ;                   ;         ;
; clk_0                          ;                   ;         ;
; datain                         ;                   ;         ;
;      - Keyboard:u3|data        ; 1                 ; 6       ;
; clkin                          ;                   ;         ;
;      - Keyboard:u3|clk1~feeder ; 0                 ; 6       ;
+--------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Keyboard:u3|clk                                                                                                      ; LCCOMB_X29_Y10_N0  ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Keyboard:u3|fok                                                                                                      ; LCFF_X30_Y10_N29   ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clk_0                                                                                                                ; PIN_210            ; 26      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode29w[2]   ; LCCOMB_X33_Y12_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode42w[2]~0 ; LCCOMB_X33_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode42w[2]~1 ; LCCOMB_X33_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode42w[2]~2 ; LCCOMB_X33_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                ; PIN_153            ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                ; PIN_153            ; 64      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; vga640480:u1|Equal0~2                                                                                                ; LCCOMB_X31_Y12_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga640480:u1|address[13]~0                                                                                           ; LCCOMB_X32_Y12_N24 ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga640480:u1|clk                                                                                                     ; LCFF_X49_Y14_N7    ; 108     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; vga640480:u1|clk1                                                                                                    ; LCFF_X49_Y14_N9    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; vga640480:u1|delta[9]~29                                                                                             ; LCCOMB_X32_Y10_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga640480:u1|old[5]~0                                                                                                ; LCCOMB_X31_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                         ;
+------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name             ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+------------------+---------+----------------------+------------------+---------------------------+
; Keyboard:u3|fok  ; LCFF_X30_Y10_N29 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; clk_0            ; PIN_210          ; 26      ; Global Clock         ; GCLK10           ; --                        ;
; reset            ; PIN_153          ; 64      ; Global Clock         ; GCLK6            ; --                        ;
; vga640480:u1|clk ; LCFF_X49_Y14_N7  ; 108     ; Global Clock         ; GCLK4            ; --                        ;
+------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------+---------+
; vga640480:u1|address[11]                                                                                             ; 32      ;
; vga640480:u1|address[10]                                                                                             ; 32      ;
; vga640480:u1|address[9]                                                                                              ; 32      ;
; vga640480:u1|address[8]                                                                                              ; 32      ;
; vga640480:u1|address[7]                                                                                              ; 32      ;
; vga640480:u1|address[6]                                                                                              ; 32      ;
; vga640480:u1|address[5]                                                                                              ; 32      ;
; vga640480:u1|address[4]                                                                                              ; 32      ;
; vga640480:u1|address[3]                                                                                              ; 32      ;
; vga640480:u1|address[2]                                                                                              ; 32      ;
; vga640480:u1|address[1]                                                                                              ; 32      ;
; vga640480:u1|address[0]                                                                                              ; 32      ;
; Keyboard:u3|clk                                                                                                      ; 19      ;
; vga640480:u1|address[13]~0                                                                                           ; 14      ;
; Keyboard:u3|data                                                                                                     ; 13      ;
; reset                                                                                                                ; 12      ;
; vga640480:u1|Equal0~2                                                                                                ; 12      ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|address_reg_a[1]                       ; 12      ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|address_reg_a[0]                       ; 12      ;
; Keyboard:u3|scancode[7]                                                                                              ; 11      ;
; Keyboard:u3|scancode[6]                                                                                              ; 11      ;
; Keyboard:u3|scancode[5]                                                                                              ; 11      ;
; Keyboard:u3|scancode[4]                                                                                              ; 11      ;
; vga640480:u1|delta[9]~29                                                                                             ; 10      ;
; vga640480:u1|Equal5~2                                                                                                ; 10      ;
; vga640480:u1|process_8~0                                                                                             ; 10      ;
; vga640480:u1|vs1                                                                                                     ; 10      ;
; vga640480:u1|hs1                                                                                                     ; 10      ;
; vga640480:u1|modify[9]                                                                                               ; 10      ;
; vga640480:u1|old[5]~0                                                                                                ; 8       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode42w[2]~2 ; 8       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode29w[2]   ; 8       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode42w[2]~1 ; 8       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|decode_4oa:deep_decode|w_anode42w[2]~0 ; 8       ;
; Keyboard:u3|clk1                                                                                                     ; 6       ;
; vga640480:u1|address[13]                                                                                             ; 5       ;
; vga640480:u1|address[12]                                                                                             ; 5       ;
; Keyboard:u3|clk2                                                                                                     ; 5       ;
; Keyboard:u3|scancode[0]                                                                                              ; 4       ;
; Keyboard:u3|scancode[3]                                                                                              ; 4       ;
; Keyboard:u3|scancode[2]                                                                                              ; 4       ;
; Keyboard:u3|scancode[1]                                                                                              ; 4       ;
; vga640480:u1|vector_x[7]                                                                                             ; 4       ;
; vga640480:u1|vector_x[8]                                                                                             ; 4       ;
; vga640480:u1|vector_x[9]                                                                                             ; 4       ;
; vga640480:u1|vector_x[5]                                                                                             ; 4       ;
; vga640480:u1|vector_x[6]                                                                                             ; 4       ;
; vga640480:u1|vector_x[4]                                                                                             ; 4       ;
; Keyboard:u3|state.start                                                                                              ; 3       ;
; Keyboard:u3|state.d0                                                                                                 ; 3       ;
; Keyboard:u3|code[0]                                                                                                  ; 3       ;
; Keyboard:u3|code[1]                                                                                                  ; 3       ;
; Keyboard:u3|code[2]                                                                                                  ; 3       ;
; Keyboard:u3|code[3]                                                                                                  ; 3       ;
; vga640480:u1|old[4]                                                                                                  ; 3       ;
; vga640480:u1|old[2]                                                                                                  ; 3       ;
; vga640480:u1|old[3]                                                                                                  ; 3       ;
; vga640480:u1|old[0]                                                                                                  ; 3       ;
; vga640480:u1|old[1]                                                                                                  ; 3       ;
; vga640480:u1|old[5]                                                                                                  ; 3       ;
; Keyboard:u3|state.stop                                                                                               ; 3       ;
; vga640480:u1|vector_x[2]                                                                                             ; 3       ;
; vga640480:u1|vector_x[3]                                                                                             ; 3       ;
; vga640480:u1|vector_x[0]                                                                                             ; 3       ;
; vga640480:u1|vector_x[1]                                                                                             ; 3       ;
; vga640480:u1|vector_y[0]                                                                                             ; 3       ;
; Keyboard:u3|code[7]                                                                                                  ; 3       ;
; Keyboard:u3|code[6]                                                                                                  ; 3       ;
; Keyboard:u3|code[5]                                                                                                  ; 3       ;
; Keyboard:u3|code[4]                                                                                                  ; 3       ;
; vga640480:u1|vector_y[6]                                                                                             ; 3       ;
; vga640480:u1|vector_y[5]                                                                                             ; 3       ;
; vga640480:u1|vector_y[3]                                                                                             ; 3       ;
; vga640480:u1|vector_y[4]                                                                                             ; 3       ;
; vga640480:u1|vector_y[1]                                                                                             ; 3       ;
; vga640480:u1|vector_y[2]                                                                                             ; 3       ;
; vga640480:u1|vector_y[8]                                                                                             ; 3       ;
; vga640480:u1|vector_y[7]                                                                                             ; 3       ;
; Keyboard:u3|state.d1                                                                                                 ; 2       ;
; Keyboard:u3|process_0~2                                                                                              ; 2       ;
; Keyboard:u3|Selector0~0                                                                                              ; 2       ;
; Keyboard:u3|state.d2                                                                                                 ; 2       ;
; vga640480:u1|Equal3~4                                                                                                ; 2       ;
; vga640480:u1|Equal5~0                                                                                                ; 2       ;
; vga640480:u1|old[7]                                                                                                  ; 2       ;
; vga640480:u1|old[6]                                                                                                  ; 2       ;
; Keyboard:u3|state.d3                                                                                                 ; 2       ;
; vga640480:u1|clk1                                                                                                    ; 2       ;
; Keyboard:u3|state.d7                                                                                                 ; 2       ;
; Keyboard:u3|state.d6                                                                                                 ; 2       ;
; Keyboard:u3|state.d5                                                                                                 ; 2       ;
; Keyboard:u3|state.finish                                                                                             ; 2       ;
; Keyboard:u3|state.d4                                                                                                 ; 2       ;
; vga640480:u1|delta[9]                                                                                                ; 2       ;
; vga640480:u1|delta[8]                                                                                                ; 2       ;
; vga640480:u1|delta[0]                                                                                                ; 2       ;
; vga640480:u1|delta[1]                                                                                                ; 2       ;
; vga640480:u1|delta[2]                                                                                                ; 2       ;
; vga640480:u1|delta[3]                                                                                                ; 2       ;
; vga640480:u1|delta[4]                                                                                                ; 2       ;
; vga640480:u1|delta[5]                                                                                                ; 2       ;
; vga640480:u1|delta[6]                                                                                                ; 2       ;
; vga640480:u1|delta[7]                                                                                                ; 2       ;
; clkin                                                                                                                ; 1       ;
; datain                                                                                                               ; 1       ;
; vga640480:u1|clk1~0                                                                                                  ; 1       ;
; vga640480:u1|clk~0                                                                                                   ; 1       ;
; vga640480:u1|vs~0                                                                                                    ; 1       ;
; vga640480:u1|hs~0                                                                                                    ; 1       ;
; vga640480:u1|b1~5                                                                                                    ; 1       ;
; vga640480:u1|b1~4                                                                                                    ; 1       ;
; vga640480:u1|g1~8                                                                                                    ; 1       ;
; vga640480:u1|g1~7                                                                                                    ; 1       ;
; vga640480:u1|g1~6                                                                                                    ; 1       ;
; vga640480:u1|r1~8                                                                                                    ; 1       ;
; vga640480:u1|r1~7                                                                                                    ; 1       ;
; vga640480:u1|r1~6                                                                                                    ; 1       ;
; Keyboard:u3|Selector0~3                                                                                              ; 1       ;
; Keyboard:u3|Selector0~2                                                                                              ; 1       ;
; Keyboard:u3|Selector0~1                                                                                              ; 1       ;
; Keyboard:u3|Selector1~0                                                                                              ; 1       ;
; Keyboard:u3|state.delay                                                                                              ; 1       ;
; Keyboard:u3|Selector2~0                                                                                              ; 1       ;
; Keyboard:u3|code[0]~7                                                                                                ; 1       ;
; Keyboard:u3|code[1]~6                                                                                                ; 1       ;
; Keyboard:u3|code[2]~5                                                                                                ; 1       ;
; Keyboard:u3|code[3]~4                                                                                                ; 1       ;
; Keyboard:u3|Selector11~0                                                                                             ; 1       ;
; Keyboard:u3|process_0~1                                                                                              ; 1       ;
; Keyboard:u3|process_0~0                                                                                              ; 1       ;
; Keyboard:u3|state.parity                                                                                             ; 1       ;
; vga640480:u1|Equal3~3                                                                                                ; 1       ;
; vga640480:u1|Equal3~2                                                                                                ; 1       ;
; vga640480:u1|Equal3~1                                                                                                ; 1       ;
; vga640480:u1|Equal3~0                                                                                                ; 1       ;
; vga640480:u1|Equal6~1                                                                                                ; 1       ;
; vga640480:u1|Equal6~0                                                                                                ; 1       ;
; vga640480:u1|delta[9]~28                                                                                             ; 1       ;
; vga640480:u1|delta[9]~27                                                                                             ; 1       ;
; vga640480:u1|delta[9]~26                                                                                             ; 1       ;
; vga640480:u1|Equal5~1                                                                                                ; 1       ;
; vga640480:u1|vector_y[0]~24                                                                                          ; 1       ;
; Keyboard:u3|Selector12~0                                                                                             ; 1       ;
; vga640480:u1|vector_x~2                                                                                              ; 1       ;
; vga640480:u1|vector_x~1                                                                                              ; 1       ;
; vga640480:u1|vector_x~0                                                                                              ; 1       ;
; vga640480:u1|Equal0~1                                                                                                ; 1       ;
; vga640480:u1|Equal0~0                                                                                                ; 1       ;
; Keyboard:u3|code[7]~3                                                                                                ; 1       ;
; Keyboard:u3|code[6]~2                                                                                                ; 1       ;
; Keyboard:u3|code[5]~1                                                                                                ; 1       ;
; Keyboard:u3|code[4]~0                                                                                                ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[1]~15         ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[1]~14         ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[0]~13         ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[0]~12         ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[4]~11         ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[4]~10         ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[3]~9          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[3]~8          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[2]~7          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[2]~6          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[7]~5          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[7]~4          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[6]~3          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[6]~2          ; 1       ;
; vga640480:u1|process_5~2                                                                                             ; 1       ;
; vga640480:u1|process_5~1                                                                                             ; 1       ;
; vga640480:u1|process_5~0                                                                                             ; 1       ;
; vga640480:u1|process_4~1                                                                                             ; 1       ;
; vga640480:u1|process_4~0                                                                                             ; 1       ;
; vga640480:u1|process_8~1                                                                                             ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[5]~1          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|mux_kib:mux2|result_node[5]~0          ; 1       ;
; vga640480:u1|clk                                                                                                     ; 1       ;
; vga640480:u1|b[2]~2                                                                                                  ; 1       ;
; vga640480:u1|b1[2]                                                                                                   ; 1       ;
; vga640480:u1|b[1]~1                                                                                                  ; 1       ;
; vga640480:u1|b1[1]                                                                                                   ; 1       ;
; vga640480:u1|b[0]~0                                                                                                  ; 1       ;
; vga640480:u1|b1[0]                                                                                                   ; 1       ;
; vga640480:u1|g[2]~2                                                                                                  ; 1       ;
; vga640480:u1|g1[2]                                                                                                   ; 1       ;
; vga640480:u1|g[1]~1                                                                                                  ; 1       ;
; vga640480:u1|g1[1]                                                                                                   ; 1       ;
; vga640480:u1|g[0]~0                                                                                                  ; 1       ;
; vga640480:u1|g1[0]                                                                                                   ; 1       ;
; vga640480:u1|r[2]~2                                                                                                  ; 1       ;
; vga640480:u1|r1[2]                                                                                                   ; 1       ;
; vga640480:u1|r[1]~1                                                                                                  ; 1       ;
; vga640480:u1|r1[1]                                                                                                   ; 1       ;
; vga640480:u1|r[0]~0                                                                                                  ; 1       ;
; vga640480:u1|r1[0]                                                                                                   ; 1       ;
; vga640480:u1|vs                                                                                                      ; 1       ;
; vga640480:u1|hs                                                                                                      ; 1       ;
; seg7:u4|Mux0~0                                                                                                       ; 1       ;
; seg7:u4|Mux1~0                                                                                                       ; 1       ;
; seg7:u4|Mux2~0                                                                                                       ; 1       ;
; seg7:u4|Mux3~0                                                                                                       ; 1       ;
; seg7:u4|Mux4~0                                                                                                       ; 1       ;
; seg7:u4|Mux5~0                                                                                                       ; 1       ;
; seg7:u4|Mux6~0                                                                                                       ; 1       ;
; vga640480:u1|delta[9]~32                                                                                             ; 1       ;
; vga640480:u1|delta[8]~31                                                                                             ; 1       ;
; vga640480:u1|delta[8]~30                                                                                             ; 1       ;
; vga640480:u1|delta[7]~25                                                                                             ; 1       ;
; vga640480:u1|delta[7]~24                                                                                             ; 1       ;
; vga640480:u1|delta[6]~23                                                                                             ; 1       ;
; vga640480:u1|delta[6]~22                                                                                             ; 1       ;
; vga640480:u1|delta[5]~21                                                                                             ; 1       ;
; vga640480:u1|delta[5]~20                                                                                             ; 1       ;
; vga640480:u1|delta[4]~19                                                                                             ; 1       ;
; vga640480:u1|delta[4]~18                                                                                             ; 1       ;
; vga640480:u1|delta[3]~17                                                                                             ; 1       ;
; vga640480:u1|delta[3]~16                                                                                             ; 1       ;
; vga640480:u1|delta[2]~15                                                                                             ; 1       ;
; vga640480:u1|delta[2]~14                                                                                             ; 1       ;
; vga640480:u1|delta[1]~13                                                                                             ; 1       ;
; vga640480:u1|delta[1]~12                                                                                             ; 1       ;
; vga640480:u1|delta[0]~11                                                                                             ; 1       ;
; vga640480:u1|delta[0]~10                                                                                             ; 1       ;
; vga640480:u1|modify[6]                                                                                               ; 1       ;
; vga640480:u1|modify[5]                                                                                               ; 1       ;
; vga640480:u1|modify[4]                                                                                               ; 1       ;
; vga640480:u1|modify[3]                                                                                               ; 1       ;
; vga640480:u1|modify[2]                                                                                               ; 1       ;
; vga640480:u1|modify[1]                                                                                               ; 1       ;
; vga640480:u1|modify[0]                                                                                               ; 1       ;
; vga640480:u1|Add0~18                                                                                                 ; 1       ;
; vga640480:u1|Add0~17                                                                                                 ; 1       ;
; vga640480:u1|Add0~16                                                                                                 ; 1       ;
; vga640480:u1|Add0~15                                                                                                 ; 1       ;
; vga640480:u1|Add0~14                                                                                                 ; 1       ;
; vga640480:u1|Add0~13                                                                                                 ; 1       ;
; vga640480:u1|Add0~12                                                                                                 ; 1       ;
; vga640480:u1|Add0~11                                                                                                 ; 1       ;
; vga640480:u1|Add0~10                                                                                                 ; 1       ;
; vga640480:u1|Add0~9                                                                                                  ; 1       ;
; vga640480:u1|Add0~8                                                                                                  ; 1       ;
; vga640480:u1|Add0~7                                                                                                  ; 1       ;
; vga640480:u1|Add0~6                                                                                                  ; 1       ;
; vga640480:u1|Add0~5                                                                                                  ; 1       ;
; vga640480:u1|Add0~4                                                                                                  ; 1       ;
; vga640480:u1|Add0~3                                                                                                  ; 1       ;
; vga640480:u1|Add0~2                                                                                                  ; 1       ;
; vga640480:u1|Add0~1                                                                                                  ; 1       ;
; vga640480:u1|Add0~0                                                                                                  ; 1       ;
; vga640480:u1|modify[9]~28                                                                                            ; 1       ;
; vga640480:u1|modify[8]~27                                                                                            ; 1       ;
; vga640480:u1|modify[8]~26                                                                                            ; 1       ;
; vga640480:u1|vector_y[8]~22                                                                                          ; 1       ;
; vga640480:u1|modify[7]~25                                                                                            ; 1       ;
; vga640480:u1|modify[7]~24                                                                                            ; 1       ;
; vga640480:u1|modify[6]~23                                                                                            ; 1       ;
; vga640480:u1|modify[6]~22                                                                                            ; 1       ;
; vga640480:u1|modify[5]~21                                                                                            ; 1       ;
; vga640480:u1|modify[5]~20                                                                                            ; 1       ;
; vga640480:u1|modify[4]~19                                                                                            ; 1       ;
; vga640480:u1|modify[4]~18                                                                                            ; 1       ;
; vga640480:u1|modify[3]~17                                                                                            ; 1       ;
; vga640480:u1|modify[3]~16                                                                                            ; 1       ;
; vga640480:u1|modify[2]~15                                                                                            ; 1       ;
; vga640480:u1|modify[2]~14                                                                                            ; 1       ;
; vga640480:u1|modify[1]~13                                                                                            ; 1       ;
; vga640480:u1|modify[1]~12                                                                                            ; 1       ;
; vga640480:u1|modify[0]~11                                                                                            ; 1       ;
; vga640480:u1|modify[0]~10                                                                                            ; 1       ;
; vga640480:u1|vector_y[7]~21                                                                                          ; 1       ;
; vga640480:u1|vector_y[7]~20                                                                                          ; 1       ;
; vga640480:u1|vector_y[6]~19                                                                                          ; 1       ;
; vga640480:u1|vector_y[6]~18                                                                                          ; 1       ;
; vga640480:u1|vector_y[5]~17                                                                                          ; 1       ;
; vga640480:u1|vector_y[5]~16                                                                                          ; 1       ;
; vga640480:u1|vector_y[4]~15                                                                                          ; 1       ;
; vga640480:u1|vector_y[4]~14                                                                                          ; 1       ;
; vga640480:u1|vector_y[3]~13                                                                                          ; 1       ;
; vga640480:u1|vector_y[3]~12                                                                                          ; 1       ;
; vga640480:u1|vector_y[2]~11                                                                                          ; 1       ;
; vga640480:u1|vector_y[2]~10                                                                                          ; 1       ;
; vga640480:u1|vector_y[1]~9                                                                                           ; 1       ;
; vga640480:u1|vector_y[1]~8                                                                                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a25                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a1                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a9                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a17                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a24                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a0                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a16                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a8                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a28                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a4                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a12                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a20                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a27                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a3                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a19                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a11                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a26                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a2                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a10                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a18                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a31                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a7                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a23                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a15                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a30                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a6                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a14                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a22                          ; 1       ;
; vga640480:u1|modify[8]                                                                                               ; 1       ;
; vga640480:u1|modify[7]                                                                                               ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a29                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a5                           ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a21                          ; 1       ;
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ram_block1a13                          ; 1       ;
+----------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                     ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                 ; Location                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; digital_rom:u2|altsyncram:altsyncram_component|altsyncram_sn81:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 32   ; ./resource/Duck.mif ; M4K_X41_Y22, M4K_X41_Y17, M4K_X41_Y20, M4K_X41_Y13, M4K_X41_Y14, M4K_X41_Y18, M4K_X41_Y19, M4K_X41_Y24, M4K_X17_Y22, M4K_X17_Y17, M4K_X17_Y14, M4K_X17_Y24, M4K_X41_Y15, M4K_X41_Y21, M4K_X41_Y16, M4K_X41_Y23, M4K_X17_Y21, M4K_X17_Y15, M4K_X17_Y20, M4K_X17_Y10, M4K_X41_Y10, M4K_X41_Y11, M4K_X41_Y12, M4K_X41_Y9, M4K_X17_Y11, M4K_X17_Y13, M4K_X17_Y19, M4K_X17_Y23, M4K_X17_Y12, M4K_X17_Y16, M4K_X17_Y18, M4K_X17_Y25 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 621 / 54,004 ( 1 % )   ;
; C16 interconnects           ; 14 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 326 / 36,000 ( < 1 % ) ;
; Direct links                ; 60 / 54,004 ( < 1 % )  ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 95 / 18,752 ( < 1 % )  ;
; R24 interconnects           ; 31 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 377 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.73) ; Number of LABs  (Total = 15) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 6                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 15) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 12                           ;
; 1 Clock                            ; 12                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.13) ; Number of LABs  (Total = 15) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.27) ; Number of LABs  (Total = 15) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.60) ; Number of LABs  (Total = 15) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20Q240C8 for design "vga_rom"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_rom.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_0 (placed in PIN 210 (CLK9, LVDSCLK4p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node vga640480:u1|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga640480:u1|clk~0
Info (176353): Automatically promoted node Keyboard:u3|fok 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset (placed in PIN 153 (CLK5, LVDSCLK2n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga640480:u1|modify[7]
        Info (176357): Destination node vga640480:u1|modify[8]
        Info (176357): Destination node vga640480:u1|modify[9]
        Info (176357): Destination node vga640480:u1|modify[6]
        Info (176357): Destination node vga640480:u1|modify[5]
        Info (176357): Destination node vga640480:u1|modify[0]
        Info (176357): Destination node vga640480:u1|modify[1]
        Info (176357): Destination node vga640480:u1|modify[2]
        Info (176357): Destination node vga640480:u1|modify[3]
        Info (176357): Destination node vga640480:u1|modify[4]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.22 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "opt[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opt[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opt[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opt[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opt[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opt[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opt[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file D:/Code/Digital_Expr/VGA_With_Rom/vga_rom.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1161 megabytes
    Info: Processing ended: Tue May 17 12:00:50 2016
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Code/Digital_Expr/VGA_With_Rom/vga_rom.fit.smsg.


