{"Nomor": 66470, "Judul": "OVERLAY PROCESSING SYSTEM (PS) KE PROGRAMMABLE LOGIC (PL) DAN SISTEM RVFPGA UNTUK PENDIDIKAN ARSITEKTUR KOMPUTER", "Abstrak": "Pendidikan arsitektur komputer merupakan salah satu hal yang penting untuk\ndipelajari oleh pelajar atau mahasiswa yang berkaitan dengan ilmu komputer atau\nteknik. Dalam mempelajari arsitektur komputer sendiri terdapat beragam jenis\nprosesor yang dapat dipelajari seperti MIPS, PIC, AVR, dll. Karena adanya\nberagam prosesor inilah timbul permasalahan dikalangan para pendidik tentang\narsitektur apa yang sebaiknya digunakan dalam pembelajaran arsitektur komputer\n(Jamieson dkk, 2019). Perbedaan penggunaan arsitektur ini didukung dengan\nbanyaknya buku pembelajaran arsitektur komputer yang populer di dunia\nmenggunakan arsitektur yang berbeda-beda. Dari berbagai jenis prosesor yang ada\nterdapat satu prosesor yang sangat potensial untuk digunakan karena open-source\ndan telah banyak digunakan diberbagai perguruan tinggi dan perusahaan besar di\ndunia. Hal inilah yang menginisiasi munculnya sebuah permasalahan akan\nkebutuhan framework atau tools untuk mendukung kegiatan pembelajaran atau\npenelitian RISC-V.\nUntuk memecahkan persoalan ini dilakukan beberapa tahapan agar dapat\nmemperoleh solusi yang tepat. Dimulai dengan analisis terhadap RISC-V dari segi\nekonomi, manufakturabilitas, keberlanjutan, pendidikan, dan social. Setelah\nanalisis ini, dirumuskan kebutuhan apa saja yang harus dipenuhi untuk produk\nsolusi dan diuraikan beberapa usulan solusi. Beberapa usulan solusi akan dianalisis\ndan didapatkan sebuah solusi untuk mengimplementasikan dan memvisualisasikan\nRISC-V. Setelah menemukan solusi, langkah selanjutnya menentukan spesifikasi\nyang akan dicapai pada produk yang dibuat dan membuat beberapa desain sistem\ndari produk. Setelah satu desain system terbaik terpilih dilakukan\npengimplementasian dan pengujian dari system yang telah dibuat.\nProduk untuk memecahkan permasalahan kebutuhan RISC-V untuk penunjang\npendidikan ini dipecah menjadi tiga bagian yaitu simulator, overlay PS ke PL, serta\ncontrol unit dan implementasi RISC-V pada PYNQ-Z1. Pada buku tugas akhir ini\nhanya difokuskan pada overlay PS ke PL. Overlay PS dan PL ini dilakukan\nmenggunakan board FPGA PYNQ-Z1 dan dibuat untuk salah satu bab pada modul\npembelajaran arsitektur komputer berbasis RISC-V. Overlay PS ke PL ini dapat\nmemenuhi sebagian dari spesifikasi keseluruhan produk yaitu RTL dapat diimplementasikan pada FPGA, penggunaan FPGA dengan tambahan prosesor, dan\nsalah satu bagian dari modul pembelajaran. Selain itu juga terdapat simulasi untuk\nsystem RVfpga dengan core SweRV EH1 dengan verilator dan whisper. SweRV\nEH1 ini merupakan prosesor 32 bit dengan 9-stage pipelined yaitu stage fetch1,\nfetch2, align, decode, EX1/M1, EX2/M2, EX3/M3, commit, dan writeback. Dari\nhasil simulasi yang dilakukan dapat dilihat sinyal instruksi untuk setiap tahapan\npada SweRV EH1 dan perbedaan cara melakukan simulasi dengan verilator dan\nwhisper. Pada sistem RVfpga terdapat input/output dengan 7 peripheral yang dapat\ndigunakan, namun pengimplementasian pada tugas akhir ini hanya dilakukan untuk\n2 peripheral yaitu menggunakan GPIO untuk mengontrol switch dan led serta\nmenggunakan 8-digit 7-segment untuk menampilkan angka.", "Daftar File": {"ABSTRAK Chyndi Oktavia Devi": "https://digilib.itb.ac.id/gdl/download/251178"}, "Penulis": "Chyndi Oktavia Devi [13218039]", "Kontributor / Dosen Pembimbing": ["Ir. Farkhad Ihsan Hariadi, M.Sc.", "Infall Syafalni, S.T., M.Sc.", "Dr. Rahadian Yusuf, S.T., M.T.", "Rahmat Mulyawan, S.T., M.T., M.Sc.", "Nana Sutisna, S.T., M.T., Ph.D.", "Nur Ahmadi, S.T., M.Eng., Ph.D."], "Jenis Koleksi": "Tugas Akhir", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "PYNQ, FPGA, overlay, RISC-V, RVfpga, SweRV EH1.", "Sumber": "", "Staf Input/Edit": "Alice Diniarti", "File": "1 file", "Tanggal Input": "28 Jun 2022"}