Fitter report for UA3REO
Sun Nov 04 18:13:02 2018
Quartus Prime Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                ;
+------------------------------------+----------------------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 04 18:13:02 2018                    ;
; Quartus Prime Version              ; 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition ;
; Revision Name                      ; UA3REO                                                   ;
; Top-level Entity Name              ; UA3REO                                                   ;
; Family                             ; Cyclone IV E                                             ;
; Device                             ; EP4CE22E22C8                                             ;
; Timing Models                      ; Final                                                    ;
; Total logic elements               ; 11,690 / 22,320 ( 52 % )                                 ;
;     Total combinational functions  ; 7,796 / 22,320 ( 35 % )                                  ;
;     Dedicated logic registers      ; 10,024 / 22,320 ( 45 % )                                 ;
; Total registers                    ; 10024                                                    ;
; Total pins                         ; 41 / 80 ( 51 % )                                         ;
; Total virtual pins                 ; 0                                                        ;
; Total memory bits                  ; 76,416 / 608,256 ( 13 % )                                ;
; Embedded Multiplier 9-bit elements ; 24 / 132 ( 18 % )                                        ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                           ;
+------------------------------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                               ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+
; Option                                                                     ; Setting                  ; Default Value                         ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22E22C8             ;                                       ;
; Use smart compilation                                                      ; On                       ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                        ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                       ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                  ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                      ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                        ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                       ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                       ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit             ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As output driving ground ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                       ; On                                    ;
; Enable compact report table                                                ; Off                      ; Off                                   ;
; Auto Merge PLLs                                                            ; On                       ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                      ; Off                                   ;
; Router Effort Multiplier                                                   ; 1.0                      ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                       ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation       ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                      ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                      ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                      ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                   ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                      ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically            ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically            ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                        ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                      ; Off                                   ;
; PCI I/O                                                                    ; Off                      ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                      ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                      ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                     ; Auto                                  ;
; Auto Delay Chains                                                          ; On                       ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                      ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                      ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                      ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                      ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                      ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                      ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                   ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                     ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                     ; Auto                                  ;
; Auto Global Clock                                                          ; On                       ; On                                    ;
; Auto Global Register Control Signals                                       ; On                       ; On                                    ;
; Synchronizer Identification                                                ; Auto                     ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                       ; On                                    ;
; Optimize Design for Metastability                                          ; On                       ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                      ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                      ; Off                                   ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.5%      ;
;     Processor 3            ;   4.0%      ;
;     Processor 4            ;   3.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM121                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM123                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM125                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM127                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM129                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM131                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM133                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM135                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM137                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM139                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM141                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_t5t:auto_generated|mac_out2                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM169                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM171                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM173                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM175                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM177                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM179                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM181                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM183                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM185                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM187                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM189                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[12]_OTERM119                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[12]_OTERM167                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[13]_OTERM117                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[13]_OTERM165                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[14]_OTERM115                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[14]_OTERM163                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[15]_OTERM113                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[15]_OTERM161                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[16]_OTERM111                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[16]_OTERM159                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[17]_OTERM109                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[17]_OTERM157                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[18]_OTERM107                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[18]_OTERM155                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[19]_OTERM105                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[19]_OTERM153                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[20]_OTERM103                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[20]_OTERM151                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[21]_OTERM101                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[21]_OTERM149                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[22]_OTERM99                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[22]_OTERM147                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[23]_OTERM97                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[23]_OTERM145                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                                                           ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM25                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM27                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM29                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM31                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM33                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM35                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM37                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM39                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM41                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM43                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM45                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_t5t:auto_generated|mac_out2                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM73                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM75                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM77                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM79                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM81                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM83                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM85                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM87                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM89                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM91                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM93                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[12]_OTERM23                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[12]_OTERM71                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[13]_OTERM21                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[13]_OTERM69                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[14]_OTERM19                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[14]_OTERM67                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[15]_OTERM17                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[15]_OTERM65                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[16]_OTERM15                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[16]_OTERM63                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[17]_OTERM13                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[17]_OTERM61                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[18]_OTERM11                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[18]_OTERM59                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[19]_OTERM9                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[19]_OTERM57                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[20]_OTERM7                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[20]_OTERM55                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[21]_OTERM5                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[21]_OTERM53                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[22]_OTERM3                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[22]_OTERM51                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[23]_OTERM1                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[23]_OTERM49                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                                                            ; DATAOUT          ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]~_Duplicate_1 ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]~_Duplicate_1 ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]~_Duplicate_1  ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]~_Duplicate_1 ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                                                            ; DATAB            ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]~_Duplicate_1 ; Q                ;                       ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated|pipeline_dffe[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                  ; DATAB            ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18244 ) ; 0.00 % ( 0 / 18244 )       ; 0.00 % ( 0 / 18244 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18244 ) ; 0.00 % ( 0 / 18244 )       ; 0.00 % ( 0 / 18244 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17831 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 408 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Dropbox/Develop/Projects/UA3REO/FPGA/output_files/UA3REO.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 11,690 / 22,320 ( 52 % )   ;
;     -- Combinational with no register       ; 1666                       ;
;     -- Register only                        ; 3894                       ;
;     -- Combinational with a register        ; 6130                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3115                       ;
;     -- 3 input functions                    ; 3911                       ;
;     -- <=2 input functions                  ; 770                        ;
;     -- Register only                        ; 3894                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4023                       ;
;     -- arithmetic mode                      ; 3773                       ;
;                                             ;                            ;
; Total registers*                            ; 10,024 / 22,648 ( 44 % )   ;
;     -- Dedicated logic registers            ; 10,024 / 22,320 ( 45 % )   ;
;     -- I/O registers                        ; 0 / 328 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 885 / 1,395 ( 63 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 41 / 80 ( 51 % )           ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 17 / 66 ( 26 % )           ;
; Total block memory bits                     ; 76,416 / 608,256 ( 13 % )  ;
; Total block memory implementation bits      ; 156,672 / 608,256 ( 26 % ) ;
; Embedded Multiplier 9-bit elements          ; 24 / 132 ( 18 % )          ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global signals                              ; 6                          ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 10.7% / 10.8% / 10.4%      ;
; Peak interconnect usage (total/H/V)         ; 18.9% / 22.1% / 23.6%      ;
; Maximum fan-out                             ; 6435                       ;
; Highest non-global fan-out                  ; 1866                       ;
; Total fan-out                               ; 63574                      ;
; Average fan-out                             ; 3.08                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 11408 / 22320 ( 51 % ) ; 282 / 22320 ( 1 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1529                   ; 137                   ; 0                              ;
;     -- Register only                        ; 3875                   ; 19                    ; 0                              ;
;     -- Combinational with a register        ; 6004                   ; 126                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 3004                   ; 111                   ; 0                              ;
;     -- 3 input functions                    ; 3810                   ; 101                   ; 0                              ;
;     -- <=2 input functions                  ; 719                    ; 51                    ; 0                              ;
;     -- Register only                        ; 3875                   ; 19                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 3770                   ; 253                   ; 0                              ;
;     -- arithmetic mode                      ; 3763                   ; 10                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 9879                   ; 145                   ; 0                              ;
;     -- Dedicated logic registers            ; 9879 / 22320 ( 44 % )  ; 145 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 865 / 1395 ( 62 % )    ; 22 / 1395 ( 2 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 41                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 24 / 132 ( 18 % )      ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 76416                  ; 0                     ; 0                              ;
; Total RAM block bits                        ; 156672                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 17 / 66 ( 25 % )       ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 10192                  ; 232                   ; 1                              ;
;     -- Registered Input Connections         ; 9929                   ; 155                   ; 0                              ;
;     -- Output Connections                   ; 430                    ; 357                   ; 9638                           ;
;     -- Registered Output Connections        ; 0                      ; 237                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 63063                  ; 1748                  ; 9645                           ;
;     -- Registered Connections               ; 35462                  ; 1064                  ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 394                    ; 589                   ; 9639                           ;
;     -- sld_hub:auto_hub                     ; 589                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 9639                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 135                    ; 201                   ; 1                              ;
;     -- Output Ports                         ; 57                     ; 218                   ; 3                              ;
;     -- Bidir Ports                          ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 155                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 35                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 151                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 156                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 126                   ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_INPUT[0]     ; 10    ; 1        ; 0            ; 23           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[10]    ; 129   ; 8        ; 25           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[11]    ; 128   ; 8        ; 25           ; 34           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[1]     ; 11    ; 1        ; 0            ; 23           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[2]     ; 7     ; 1        ; 0            ; 26           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[3]     ; 142   ; 8        ; 3            ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[4]     ; 141   ; 8        ; 7            ; 34           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[5]     ; 137   ; 8        ; 16           ; 34           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[6]     ; 136   ; 8        ; 18           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[7]     ; 135   ; 8        ; 18           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[8]     ; 133   ; 8        ; 20           ; 34           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[9]     ; 132   ; 8        ; 20           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_OTR          ; 125   ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_CLK        ; 30    ; 2        ; 0            ; 11           ; 0            ; 103                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_DATA_IN[0] ; 31    ; 2        ; 0            ; 10           ; 21           ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_DATA_IN[1] ; 32    ; 2        ; 0            ; 7            ; 7            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_DATA_IN[2] ; 33    ; 2        ; 0            ; 6            ; 14           ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_DATA_IN[3] ; 39    ; 3        ; 1            ; 0            ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_SYNC       ; 28    ; 2        ; 0            ; 14           ; 0            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk_sys          ; 23    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_DAC_CLK       ; 143   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[0]     ; 121   ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[10]    ; 105   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[11]    ; 104   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[12]    ; 103   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[13]    ; 101   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[1]     ; 120   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[2]     ; 119   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[3]     ; 115   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[4]     ; 114   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[5]     ; 113   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[6]     ; 112   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[7]     ; 111   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[8]     ; 110   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[9]     ; 106   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PREAMP            ; 49    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STM32_DATA_OUT[0] ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STM32_DATA_OUT[1] ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STM32_DATA_OUT[2] ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STM32_DATA_OUT[3] ; 46    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TXRX_RELAY        ; 58    ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                              ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+
; 9        ; nSTATUS                                ; -                      ; -                   ; Dedicated Programming Pin ;
; 14       ; nCONFIG                                ; -                      ; -                   ; Dedicated Programming Pin ;
; 15       ; TDI                                    ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; 16       ; TCK                                    ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; 18       ; TMS                                    ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; 20       ; TDO                                    ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; 21       ; nCE                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                              ; -                      ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R4n, nCEO                       ; Use as programming pin ; DAC_OUTPUT[13]      ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO      ; DAC_OUTPUT[12]      ; Dual Purpose Pin          ;
; 106      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO      ; DAC_OUTPUT[9]       ; Dual Purpose Pin          ;
; 120      ; DIFFIO_T19n, PADD1                     ; Use as regular IO      ; DAC_OUTPUT[1]       ; Dual Purpose Pin          ;
; 121      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO      ; DAC_OUTPUT[0]       ; Dual Purpose Pin          ;
; 125      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO      ; ADC_OTR             ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2                     ; Use as regular IO      ; ADC_INPUT[9]        ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3                     ; Use as regular IO      ; ADC_INPUT[8]        ; Dual Purpose Pin          ;
; 135      ; DIFFIO_T9p, DATA4                      ; Use as regular IO      ; ADC_INPUT[7]        ; Dual Purpose Pin          ;
; 137      ; DATA5                                  ; Use as regular IO      ; ADC_INPUT[5]        ; Dual Purpose Pin          ;
; 142      ; DATA12, DQS1T/CQ1T#,CDPCLK7            ; Use as regular IO      ; ADC_INPUT[3]        ; Dual Purpose Pin          ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 8 ( 50 % )   ; 2.5V          ; --           ;
; 2        ; 5 / 7 ( 71 % )   ; 3.3V          ; --           ;
; 3        ; 6 / 10 ( 60 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 9 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % )  ; 3.3V          ; --           ;
; 7        ; 10 / 12 ( 83 % ) ; 3.3V          ; --           ;
; 8        ; 10 / 11 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 7          ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 8          ; 1        ; ADC_INPUT[2]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 8        ; 9          ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 11         ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 15         ; 1        ; ADC_INPUT[0]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 11       ; 16         ; 1        ; ADC_INPUT[1]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 12       ; 17         ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; 13       ; 18         ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 19         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 20         ; 1        ; altera_reserved_tdi ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 21         ; 1        ; altera_reserved_tck ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; altera_reserved_tms ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; altera_reserved_tdo ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 24         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 26         ; 1        ; clk_sys             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 27         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 28         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; STM32_SYNC          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; STM32_CLK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 40         ; 2        ; STM32_DATA_IN[0]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 45         ; 2        ; STM32_DATA_IN[1]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 46         ; 2        ; STM32_DATA_IN[2]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 54         ; 3        ; STM32_DATA_IN[3]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 59         ; 3        ; STM32_DATA_OUT[0]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 60         ; 3        ; STM32_DATA_OUT[1]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 61         ; 3        ; STM32_DATA_OUT[2]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 67         ; 3        ; STM32_DATA_OUT[3]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 79         ; 3        ; PREAMP              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 81         ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 82         ; 3        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 86         ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 87         ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 88         ; 4        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 55       ; 89         ; 4        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 56       ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 96         ; 4        ; TXRX_RELAY          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 98         ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 99         ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 105        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 106        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 111        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 112        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 116        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 117        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 119        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 120        ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 126        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 127        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 134        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 138        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 141        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 142        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 143        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 148        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 149        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 150        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 151        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 152        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 153        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 154        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 155        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 156        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 159        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 160        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 161        ; 6        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 162        ; 6        ; DAC_OUTPUT[13]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 163        ; 6        ; DAC_OUTPUT[12]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 164        ; 6        ; DAC_OUTPUT[11]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 167        ; 6        ; DAC_OUTPUT[10]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 173        ; 6        ; DAC_OUTPUT[9]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 178        ; 7        ; DAC_OUTPUT[8]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 180        ; 7        ; DAC_OUTPUT[7]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 181        ; 7        ; DAC_OUTPUT[6]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 182        ; 7        ; DAC_OUTPUT[5]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 183        ; 7        ; DAC_OUTPUT[4]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 184        ; 7        ; DAC_OUTPUT[3]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 190        ; 7        ; DAC_OUTPUT[2]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 191        ; 7        ; DAC_OUTPUT[1]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 197        ; 7        ; DAC_OUTPUT[0]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 205        ; 7        ; ADC_OTR             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 209        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 127      ; 210        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 128      ; 211        ; 8        ; ADC_INPUT[11]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 212        ; 8        ; ADC_INPUT[10]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 218        ; 8        ; ADC_INPUT[9]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 133      ; 219        ; 8        ; ADC_INPUT[8]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 134      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 221        ; 8        ; ADC_INPUT[7]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 136      ; 224        ; 8        ; ADC_INPUT[6]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 137      ; 227        ; 8        ; ADC_INPUT[5]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 138      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 239        ; 8        ; ADC_INPUT[4]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 142      ; 242        ; 8        ; ADC_INPUT[3]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 143      ; 245        ; 8        ; ADC_DAC_CLK         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 144      ; 246        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                               ;
+-------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+
; Name                          ; MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 ; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|pll1       ;
+-------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+
; SDC pin name                  ; main_pll|altpll_component|auto_generated|pll1                                 ; second_pll|altpll_component|auto_generated|pll1                                           ;
; PLL mode                      ; Normal                                                                        ; Normal                                                                                    ;
; Compensate clock              ; clock0                                                                        ; clock0                                                                                    ;
; Compensated input/output pins ; --                                                                            ; --                                                                                        ;
; Switchover type               ; --                                                                            ; --                                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                      ; 48.0 MHz                                                                                  ;
; Input frequency 1             ; --                                                                            ; --                                                                                        ;
; Nominal PFD frequency         ; 10.0 MHz                                                                      ; 48.0 MHz                                                                                  ;
; Nominal VCO frequency         ; 480.0 MHz                                                                     ; 576.0 MHz                                                                                 ;
; VCO post scale K counter      ; 2                                                                             ; 2                                                                                         ;
; VCO frequency control         ; Auto                                                                          ; Auto                                                                                      ;
; VCO phase shift step          ; 260 ps                                                                        ; 217 ps                                                                                    ;
; VCO multiply                  ; --                                                                            ; --                                                                                        ;
; VCO divide                    ; --                                                                            ; --                                                                                        ;
; Freq min lock                 ; 31.25 MHz                                                                     ; 25.0 MHz                                                                                  ;
; Freq max lock                 ; 67.73 MHz                                                                     ; 54.18 MHz                                                                                 ;
; M VCO Tap                     ; 0                                                                             ; 0                                                                                         ;
; M Initial                     ; 1                                                                             ; 1                                                                                         ;
; M value                       ; 48                                                                            ; 12                                                                                        ;
; N value                       ; 5                                                                             ; 1                                                                                         ;
; Charge pump current           ; setting 1                                                                     ; setting 1                                                                                 ;
; Loop filter resistance        ; setting 20                                                                    ; setting 27                                                                                ;
; Loop filter capacitance       ; setting 0                                                                     ; setting 0                                                                                 ;
; Bandwidth                     ; 450 kHz to 590 kHz                                                            ; 680 kHz to 980 kHz                                                                        ;
; Bandwidth type                ; Medium                                                                        ; Medium                                                                                    ;
; Real time reconfigurable      ; Off                                                                           ; Off                                                                                       ;
; Scan chain MIF file           ; --                                                                            ; --                                                                                        ;
; Preserve PLL counter order    ; Off                                                                           ; Off                                                                                       ;
; PLL location                  ; PLL_3                                                                         ; PLL_1                                                                                     ;
; Inclk0 signal                 ; clk_sys                                                                       ; MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] ;
; Inclk1 signal                 ; --                                                                            ; --                                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ; Global Clock                                                                              ;
; Inclk1 signal type            ; --                                                                            ; --                                                                                        ;
+-------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                           ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------------+
; MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]       ; clock0       ; 24   ; 25  ; 48.0 MHz         ; 0 (0 ps)    ; 4.50 (260 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ; main_pll|altpll_component|auto_generated|pll1|clk[0]   ;
; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 6    ; 125 ; 2.3 MHz          ; 0 (0 ps)    ; 0.18 (217 ps)    ; 50/50      ; C0      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ; second_pll|altpll_component|auto_generated|pll1|clk[0] ;
; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 1.92 MHz         ; 0 (0 ps)    ; 0.15 (217 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 1       ; 0       ; second_pll|altpll_component|auto_generated|pll1|clk[1] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; PREAMP            ; Missing drive strength        ;
; TXRX_RELAY        ; Incomplete set of assignments ;
; ADC_DAC_CLK       ; Missing drive strength        ;
; DAC_OUTPUT[13]    ; Missing drive strength        ;
; DAC_OUTPUT[12]    ; Missing drive strength        ;
; DAC_OUTPUT[11]    ; Missing drive strength        ;
; DAC_OUTPUT[10]    ; Missing drive strength        ;
; DAC_OUTPUT[9]     ; Missing drive strength        ;
; DAC_OUTPUT[8]     ; Missing drive strength        ;
; DAC_OUTPUT[7]     ; Missing drive strength        ;
; DAC_OUTPUT[6]     ; Missing drive strength        ;
; DAC_OUTPUT[5]     ; Missing drive strength        ;
; DAC_OUTPUT[4]     ; Missing drive strength        ;
; DAC_OUTPUT[3]     ; Missing drive strength        ;
; DAC_OUTPUT[2]     ; Missing drive strength        ;
; DAC_OUTPUT[1]     ; Missing drive strength        ;
; DAC_OUTPUT[0]     ; Missing drive strength        ;
; STM32_DATA_OUT[3] ; Missing drive strength        ;
; STM32_DATA_OUT[2] ; Missing drive strength        ;
; STM32_DATA_OUT[1] ; Missing drive strength        ;
; STM32_DATA_OUT[0] ; Missing drive strength        ;
; clk_sys           ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                           ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; |UA3REO                                                                                                                                 ; 11690 (2)   ; 10024 (0)                 ; 0 (0)         ; 76416       ; 17   ; 24           ; 0       ; 12        ; 41   ; 0            ; 1666 (2)     ; 3894 (0)          ; 6130 (0)         ; |UA3REO                                                                                                                                                                                                                                                                                                                                            ; UA3REO                                ; work         ;
;    |DAC_corrector:DAC_CORRECTOR|                                                                                                        ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; |UA3REO|DAC_corrector:DAC_CORRECTOR                                                                                                                                                                                                                                                                                                                ; DAC_corrector                         ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|                                                                                               ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; |UA3REO|DAC_corrector:DAC_CORRECTOR|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                              ; lpm_add_sub                           ; work         ;
;          |add_sub_16k:auto_generated|                                                                                                   ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |UA3REO|DAC_corrector:DAC_CORRECTOR|lpm_add_sub:LPM_ADD_SUB_component|add_sub_16k:auto_generated                                                                                                                                                                                                                                                   ; add_sub_16k                           ; work         ;
;    |DEBUG_ADC:DEBUG_ADC|                                                                                                                ; 41 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 22 (0)           ; |UA3REO|DEBUG_ADC:DEBUG_ADC                                                                                                                                                                                                                                                                                                                        ; DEBUG_ADC                             ; DEBUG_ADC    ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 41 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 22 (0)           ; |UA3REO|DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                         ; altsource_probe_top                   ; DEBUG_ADC    ;
;          |altsource_probe:issp_impl|                                                                                                    ; 41 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 22 (0)           ; |UA3REO|DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                               ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 41 (3)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 22 (0)           ; |UA3REO|DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 38 (20)     ; 22 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 22 (14)          ; |UA3REO|DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                         ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                               ; sld_rom_sr                            ; work         ;
;    |DEBUG_DAC:DEBUG_DAC|                                                                                                                ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|DEBUG_DAC:DEBUG_DAC                                                                                                                                                                                                                                                                                                                        ; DEBUG_DAC                             ; DEBUG_DAC    ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                         ; altsource_probe_top                   ; DEBUG_DAC    ;
;          |altsource_probe:issp_impl|                                                                                                    ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                               ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 42 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 0 (0)             ; 24 (0)           ; |UA3REO|DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 39 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (6)       ; 0 (0)             ; 24 (16)          ; |UA3REO|DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                         ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                               ; sld_rom_sr                            ; work         ;
;    |DEBUG_I_RX:DEBUG_I_RX|                                                                                                              ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 27 (0)           ; |UA3REO|DEBUG_I_RX:DEBUG_I_RX                                                                                                                                                                                                                                                                                                                      ; DEBUG_I_RX                            ; DEBUG_I_RX   ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 27 (0)           ; |UA3REO|DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                       ; altsource_probe_top                   ; DEBUG_I_RX   ;
;          |altsource_probe:issp_impl|                                                                                                    ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 27 (0)           ; |UA3REO|DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                             ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 45 (3)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 0 (0)             ; 27 (0)           ; |UA3REO|DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                              ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 42 (24)     ; 26 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (5)       ; 0 (0)             ; 27 (19)          ; |UA3REO|DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                       ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                             ; sld_rom_sr                            ; work         ;
;    |DEBUG_I_TX:DEBUG_I_TX|                                                                                                              ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_I_TX:DEBUG_I_TX                                                                                                                                                                                                                                                                                                                      ; DEBUG_I_TX                            ; DEBUG_I_TX   ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                       ; altsource_probe_top                   ; DEBUG_I_TX   ;
;          |altsource_probe:issp_impl|                                                                                                    ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                             ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 45 (3)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                              ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 42 (24)     ; 26 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 26 (18)          ; |UA3REO|DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                       ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                             ; sld_rom_sr                            ; work         ;
;    |DEBUG_Q_RX:DEBUG_Q_RX|                                                                                                              ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_RX:DEBUG_Q_RX                                                                                                                                                                                                                                                                                                                      ; DEBUG_Q_RX                            ; DEBUG_Q_RX   ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                       ; altsource_probe_top                   ; DEBUG_Q_RX   ;
;          |altsource_probe:issp_impl|                                                                                                    ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                             ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 45 (3)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                              ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 42 (24)     ; 26 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 26 (18)          ; |UA3REO|DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                       ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                             ; sld_rom_sr                            ; work         ;
;    |DEBUG_Q_TX:DEBUG_Q_TX|                                                                                                              ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_TX:DEBUG_Q_TX                                                                                                                                                                                                                                                                                                                      ; DEBUG_Q_TX                            ; DEBUG_Q_TX   ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                       ; altsource_probe_top                   ; DEBUG_Q_TX   ;
;          |altsource_probe:issp_impl|                                                                                                    ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                             ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 45 (3)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                              ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 42 (24)     ; 26 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 26 (18)          ; |UA3REO|DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                       ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                             ; sld_rom_sr                            ; work         ;
;    |DEBUG_STAGE:DEBUG_STAGE|                                                                                                            ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_STAGE:DEBUG_STAGE                                                                                                                                                                                                                                                                                                                    ; DEBUG_STAGE                           ; DEBUG_STAGE  ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                     ; altsource_probe_top                   ; DEBUG_STAGE  ;
;          |altsource_probe:issp_impl|                                                                                                    ; 45 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                           ; altsource_probe                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 45 (2)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (2)       ; 0 (0)             ; 26 (0)           ; |UA3REO|DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                            ; altsource_probe_body                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 43 (25)     ; 26 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 0 (0)             ; 26 (18)          ; |UA3REO|DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                     ; altsource_probe_impl                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UA3REO|DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                           ; sld_rom_sr                            ; work         ;
;    |MAIN_PLL:main_pll|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|MAIN_PLL:main_pll                                                                                                                                                                                                                                                                                                                          ; MAIN_PLL                              ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|MAIN_PLL:main_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                  ; altpll                                ; work         ;
;          |MAIN_PLL_altpll:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated                                                                                                                                                                                                                                                                   ; MAIN_PLL_altpll                       ; work         ;
;    |SECOND_PLL:second_pll|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|SECOND_PLL:second_pll                                                                                                                                                                                                                                                                                                                      ; SECOND_PLL                            ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|SECOND_PLL:second_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                              ; altpll                                ; work         ;
;          |SECOND_PLL_altpll:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated                                                                                                                                                                                                                                                             ; SECOND_PLL_altpll                     ; work         ;
;    |cic:CIC_I|                                                                                                                          ; 2079 (0)    ; 1984 (0)                  ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 798 (0)           ; 1186 (0)         ; |UA3REO|cic:CIC_I                                                                                                                                                                                                                                                                                                                                  ; cic                                   ; cic          ;
;       |cic_cic_ii_0:cic_ii_0|                                                                                                           ; 2079 (0)    ; 1984 (0)                  ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 798 (0)           ; 1186 (0)         ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                            ; cic_cic_ii_0                          ; cic          ;
;          |alt_cic_core:core|                                                                                                            ; 2079 (0)    ; 1984 (0)                  ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 798 (0)           ; 1186 (0)         ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                          ; alt_cic_core                          ; cic          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 1974 (10)   ; 1927 (5)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (5)       ; 798 (0)           ; 1129 (3)         ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                                 ; alt_cic_dec_siso                      ; cic          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 583 (0)     ; 561 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 393 (0)           ; 170 (0)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                                         ; auk_dspip_channel_buffer              ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 583 (0)     ; 561 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 393 (0)           ; 170 (0)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                                      ; scfifo                                ; work         ;
;                      |scfifo_rm51:auto_generated|                                                                                       ; 583 (0)     ; 561 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 393 (0)           ; 170 (0)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated                                                                                                                                                                           ; scfifo_rm51                           ; work         ;
;                         |a_dpfifo_6ku:dpfifo|                                                                                           ; 583 (22)    ; 561 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (13)      ; 393 (0)           ; 170 (9)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo                                                                                                                                                       ; a_dpfifo_6ku                          ; work         ;
;                            |altsyncram_n7h1:FIFOram|                                                                                    ; 553 (0)     ; 549 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 393 (0)           ; 156 (0)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram                                                                                                                               ; altsyncram_n7h1                       ; work         ;
;                               |altsyncram:ram_block1a0|                                                                                 ; 553 (0)     ; 549 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 393 (0)           ; 156 (0)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0                                                                                                       ; altsyncram                            ; work         ;
;                                  |altsyncram_pci3:auto_generated|                                                                       ; 553 (549)   ; 549 (549)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 393 (393)         ; 156 (0)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated                                                                        ; altsyncram_pci3                       ; work         ;
;                                     |decode_msa:address_decoder|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder                                             ; decode_msa                            ; work         ;
;                                     |mux_tob:output_mux|                                                                                ; 156 (156)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 156 (156)        ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|mux_tob:output_mux                                                     ; mux_tob                               ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_7a7:usedw_counter                                                                                                                                ; cntr_7a7                              ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                                   ; cntr_q9b                              ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_r9b:wr_ptr                                                                                                                                       ; cntr_r9b                              ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (0)            ; 79 (79)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 78 (78)           ; 0 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (0)            ; 79 (79)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 78 (78)           ; 0 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (0)            ; 79 (79)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 78 (78)           ; 0 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 158 (80)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 77 (0)            ; 80 (80)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 77 (77)           ; 1 (1)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 71 (0)            ; 87 (80)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 71 (71)           ; 7 (7)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|                                                          ; 104 (82)    ; 95 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (1)            ; 80 (79)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 57 (57)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 8 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                                     ; auk_dspip_downsample                  ; cic          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 8 (8)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                                      ; counter_module                        ; cic          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[5].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                                 ; counter_module                        ; cic          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 27 (3)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 16 (1)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                                  ; auk_dspip_avalon_streaming_controller ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 15 (15)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                                 ; auk_dspip_avalon_streaming_small_fifo ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 37 (0)      ; 17 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 17 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_sink       ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 37 (0)      ; 17 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 17 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                              ; scfifo                                ; work         ;
;                   |scfifo_ff71:auto_generated|                                                                                          ; 37 (1)      ; 17 (1)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 17 (1)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated                                                                                                                                                                                                   ; scfifo_ff71                           ; work         ;
;                      |a_dpfifo_0lv:dpfifo|                                                                                              ; 36 (25)     ; 16 (8)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 16 (8)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo                                                                                                                                                                               ; a_dpfifo_0lv                          ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                                                       ; altsyncram_j7h1                       ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                                        ; cntr_8a7                              ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                           ; cntr_r9b                              ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                               ; cntr_s9b                              ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                                        ; auk_dspip_avalon_streaming_source     ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                                     ; scfifo                                ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                          ; scfifo_ci71                           ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 41 (24)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                                      ; a_dpfifo_9qv                          ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                              ; altsyncram_hah1                       ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                               ; cntr_aa7                              ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                                  ; cntr_t9b                              ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                                      ; cntr_u9b                              ; work         ;
;    |cic:CIC_Q|                                                                                                                          ; 2079 (0)    ; 1984 (0)                  ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 797 (0)           ; 1187 (0)         ; |UA3REO|cic:CIC_Q                                                                                                                                                                                                                                                                                                                                  ; cic                                   ; cic          ;
;       |cic_cic_ii_0:cic_ii_0|                                                                                                           ; 2079 (0)    ; 1984 (0)                  ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 797 (0)           ; 1187 (0)         ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                            ; cic_cic_ii_0                          ; cic          ;
;          |alt_cic_core:core|                                                                                                            ; 2079 (0)    ; 1984 (0)                  ; 0 (0)         ; 704         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 797 (0)           ; 1187 (0)         ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                          ; alt_cic_core                          ; cic          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 1975 (9)    ; 1927 (5)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (4)       ; 797 (0)           ; 1130 (4)         ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                                 ; alt_cic_dec_siso                      ; cic          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 584 (0)     ; 561 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 393 (0)           ; 169 (0)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                                         ; auk_dspip_channel_buffer              ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 584 (0)     ; 561 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 393 (0)           ; 169 (0)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                                      ; scfifo                                ; work         ;
;                      |scfifo_rm51:auto_generated|                                                                                       ; 584 (0)     ; 561 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 393 (0)           ; 169 (0)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated                                                                                                                                                                           ; scfifo_rm51                           ; work         ;
;                         |a_dpfifo_6ku:dpfifo|                                                                                           ; 584 (23)    ; 561 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (15)      ; 393 (0)           ; 169 (8)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo                                                                                                                                                       ; a_dpfifo_6ku                          ; work         ;
;                            |altsyncram_n7h1:FIFOram|                                                                                    ; 553 (0)     ; 549 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 393 (0)           ; 156 (0)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram                                                                                                                               ; altsyncram_n7h1                       ; work         ;
;                               |altsyncram:ram_block1a0|                                                                                 ; 553 (0)     ; 549 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 393 (0)           ; 156 (0)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0                                                                                                       ; altsyncram                            ; work         ;
;                                  |altsyncram_pci3:auto_generated|                                                                       ; 553 (549)   ; 549 (549)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 393 (393)         ; 156 (0)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated                                                                        ; altsyncram_pci3                       ; work         ;
;                                     |decode_msa:address_decoder|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder                                             ; decode_msa                            ; work         ;
;                                     |mux_tob:output_mux|                                                                                ; 156 (156)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 156 (156)        ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|mux_tob:output_mux                                                     ; mux_tob                               ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_7a7:usedw_counter                                                                                                                                ; cntr_7a7                              ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                                   ; cntr_q9b                              ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_r9b:wr_ptr                                                                                                                                       ; cntr_r9b                              ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (0)            ; 79 (79)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 78 (78)           ; 0 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 158 (80)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 77 (0)            ; 80 (80)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 77 (77)           ; 1 (1)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 78 (0)            ; 80 (80)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 78 (78)           ; 0 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 77 (0)            ; 80 (79)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 77 (77)           ; 1 (1)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 159 (81)    ; 157 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (0)            ; 79 (79)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 78 (78)           ; 0 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|                                                          ; 97 (82)     ; 95 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (1)            ; 79 (79)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff                                                                                                                                                                                                   ; auk_dspip_differentiator              ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 63 (63)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 9 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                                     ; auk_dspip_downsample                  ; cic          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                                      ; counter_module                        ; cic          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |auk_dspip_integrator:integrator[5].integration|                                                                         ; 78 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration                                                                                                                                                                                                                  ; auk_dspip_integrator                  ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 78 (78)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                        ; auk_dspip_delay                       ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                                 ; counter_module                        ; cic          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 26 (3)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (2)       ; 0 (0)             ; 16 (1)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                                  ; auk_dspip_avalon_streaming_controller ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                                 ; auk_dspip_avalon_streaming_small_fifo ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 37 (0)      ; 17 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 17 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_sink       ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 37 (0)      ; 17 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 17 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                              ; scfifo                                ; work         ;
;                   |scfifo_ff71:auto_generated|                                                                                          ; 37 (1)      ; 17 (1)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 17 (1)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated                                                                                                                                                                                                   ; scfifo_ff71                           ; work         ;
;                      |a_dpfifo_0lv:dpfifo|                                                                                              ; 36 (25)     ; 16 (8)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 16 (8)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo                                                                                                                                                                               ; a_dpfifo_0lv                          ; work         ;
;                         |altsyncram_j7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|altsyncram_j7h1:FIFOram                                                                                                                                                       ; altsyncram_j7h1                       ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                                        ; cntr_8a7                              ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                           ; cntr_r9b                              ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                               ; cntr_s9b                              ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                                        ; auk_dspip_avalon_streaming_source     ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                                     ; scfifo                                ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                          ; scfifo_ci71                           ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 41 (24)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                                      ; a_dpfifo_9qv                          ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                              ; altsyncram_hah1                       ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                               ; cntr_aa7                              ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                                  ; cntr_t9b                              ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                                      ; cntr_u9b                              ; work         ;
;    |ciccomp:CICCOMP_I|                                                                                                                  ; 897 (897)   ; 778 (778)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 119 (119)    ; 368 (368)         ; 410 (410)        ; |UA3REO|ciccomp:CICCOMP_I                                                                                                                                                                                                                                                                                                                          ; ciccomp                               ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|ciccomp:CICCOMP_I|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                           ; lpm_mult                              ; work         ;
;          |mult_36t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|ciccomp:CICCOMP_I|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                                                                   ; mult_36t                              ; work         ;
;    |ciccomp:CICCOMP_Q|                                                                                                                  ; 926 (926)   ; 732 (732)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 190 (190)    ; 335 (335)         ; 401 (401)        ; |UA3REO|ciccomp:CICCOMP_Q                                                                                                                                                                                                                                                                                                                          ; ciccomp                               ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|ciccomp:CICCOMP_Q|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                           ; lpm_mult                              ; work         ;
;          |mult_36t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|ciccomp:CICCOMP_Q|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                                                                   ; mult_36t                              ; work         ;
;    |mixer:MIXER_I|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|mixer:MIXER_I                                                                                                                                                                                                                                                                                                                              ; mixer                                 ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|mixer:MIXER_I|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                  ; lpm_mult                              ; work         ;
;          |mult_66p:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated                                                                                                                                                                                                                                                                          ; mult_66p                              ; work         ;
;    |mixer:MIXER_Q|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|mixer:MIXER_Q                                                                                                                                                                                                                                                                                                                              ; mixer                                 ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|mixer:MIXER_Q|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                  ; lpm_mult                              ; work         ;
;          |mult_66p:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated                                                                                                                                                                                                                                                                          ; mult_66p                              ; work         ;
;    |mux14:DAC_MUX|                                                                                                                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |UA3REO|mux14:DAC_MUX                                                                                                                                                                                                                                                                                                                              ; mux14                                 ; work         ;
;       |lpm_mux:LPM_MUX_component|                                                                                                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |UA3REO|mux14:DAC_MUX|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                                    ; lpm_mux                               ; work         ;
;          |mux_rsc:auto_generated|                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |UA3REO|mux14:DAC_MUX|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated                                                                                                                                                                                                                                                                             ; mux_rsc                               ; work         ;
;    |nco:NCO|                                                                                                                            ; 215 (0)     ; 158 (0)                   ; 0 (0)         ; 73728       ; 9    ; 8            ; 0       ; 4         ; 0    ; 0            ; 57 (0)       ; 61 (0)            ; 97 (0)           ; |UA3REO|nco:NCO                                                                                                                                                                                                                                                                                                                                    ; nco                                   ; nco          ;
;       |nco_nco_ii_0:nco_ii_0|                                                                                                           ; 215 (0)     ; 158 (0)                   ; 0 (0)         ; 73728       ; 9    ; 8            ; 0       ; 4         ; 0    ; 0            ; 57 (0)       ; 61 (0)            ; 97 (0)           ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                                              ; nco_nco_ii_0                          ; nco          ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 44 (22)     ; 44 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 36 (14)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                         ; asj_altqmcpipe                        ; nco          ;
;             |lpm_add_sub:acc|                                                                                                           ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                         ; lpm_add_sub                           ; work         ;
;                |add_sub_u4i:auto_generated|                                                                                             ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_u4i:auto_generated                                                                                                                                                                                                                                              ; add_sub_u4i                           ; work         ;
;          |asj_dxx:ux002|                                                                                                                ; 44 (44)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 22 (22)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_dxx:ux002                                                                                                                                                                                                                                                                                                ; asj_dxx                               ; nco          ;
;          |asj_dxx_g:ux001|                                                                                                              ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 11 (11)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                              ; asj_dxx_g                             ; nco          ;
;          |asj_gam_dp:ux008|                                                                                                             ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (21)           ; 2 (2)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_gam_dp:ux008                                                                                                                                                                                                                                                                                             ; asj_gam_dp                            ; nco          ;
;          |asj_nco_as_m_cen:ux0122|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                                                      ; asj_nco_as_m_cen                      ; nco          ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                     ; altsyncram                            ; work         ;
;                |altsyncram_fu91:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_fu91:auto_generated                                                                                                                                                                                                                      ; altsyncram_fu91                       ; work         ;
;          |asj_nco_as_m_cen:ux0123|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                                                      ; asj_nco_as_m_cen                      ; nco          ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                     ; altsyncram                            ; work         ;
;                |altsyncram_au91:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_au91:auto_generated                                                                                                                                                                                                                      ; altsyncram_au91                       ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                                                   ; asj_nco_as_m_dp_cen                   ; nco          ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; altsyncram                            ; work         ;
;                |altsyncram_h982:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_h982:auto_generated                                                                                                                                                                                                                    ; altsyncram_h982                       ; work         ;
;          |asj_nco_madx_cen:m1|                                                                                                          ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1                                                                                                                                                                                                                                                                                          ; asj_nco_madx_cen                      ; nco          ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0                                                                                                                                                                                                                                                                           ; lpm_mult                              ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_t5t:auto_generated                                                                                                                                                                                                                                                   ; mult_t5t                              ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1                                                                                                                                                                                                                                                                           ; lpm_mult                              ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_t5t:auto_generated                                                                                                                                                                                                                                                   ; mult_t5t                              ; work         ;
;          |asj_nco_mady_cen:m0|                                                                                                          ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                                                          ; asj_nco_mady_cen                      ; nco          ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0                                                                                                                                                                                                                                                                           ; lpm_mult                              ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_t5t:auto_generated                                                                                                                                                                                                                                                   ; mult_t5t                              ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1                                                                                                                                                                                                                                                                           ; lpm_mult                              ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_t5t:auto_generated                                                                                                                                                                                                                                                   ; mult_t5t                              ; work         ;
;          |asj_nco_mob_w:blk0|                                                                                                           ; 29 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (4)       ; 0 (0)             ; 13 (13)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                                                           ; asj_nco_mob_w                         ; nco          ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                         ; lpm_add_sub                           ; work         ;
;                |add_sub_fpk:auto_generated|                                                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated                                                                                                                                                                                                                              ; add_sub_fpk                           ; work         ;
;          |asj_nco_mob_w:blk1|                                                                                                           ; 29 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (4)       ; 0 (0)             ; 13 (13)          ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1                                                                                                                                                                                                                                                                                           ; asj_nco_mob_w                         ; nco          ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                         ; lpm_add_sub                           ; work         ;
;                |add_sub_fpk:auto_generated|                                                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |UA3REO|nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated                                                                                                                                                                                                                              ; add_sub_fpk                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 282 (1)     ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (1)      ; 19 (0)            ; 126 (0)          ; |UA3REO|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                               ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 281 (0)     ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 19 (0)            ; 126 (0)          ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 281 (0)     ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 19 (0)            ; 126 (0)          ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                           ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 281 (12)    ; 145 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (1)      ; 19 (4)            ; 126 (0)          ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab               ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 276 (0)     ; 134 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 15 (0)            ; 126 (0)          ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric     ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 276 (224)   ; 134 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (113)    ; 15 (15)           ; 126 (98)         ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                          ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                            ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |UA3REO|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                        ; altera_sld   ;
;    |stm32_interface:STM32_INTERFACE|                                                                                                    ; 268 (268)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 66 (66)           ; 52 (52)          ; |UA3REO|stm32_interface:STM32_INTERFACE                                                                                                                                                                                                                                                                                                            ; stm32_interface                       ; work         ;
;    |tx_cic:TX_CIC_I|                                                                                                                    ; 1263 (0)    ; 1121 (0)                  ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 326 (0)           ; 795 (0)          ; |UA3REO|tx_cic:TX_CIC_I                                                                                                                                                                                                                                                                                                                            ; tx_cic                                ; tx_cic       ;
;       |tx_cic_cic_ii_0:cic_ii_0|                                                                                                        ; 1263 (0)    ; 1121 (0)                  ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 326 (0)           ; 795 (0)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                   ; tx_cic_cic_ii_0                       ; tx_cic       ;
;          |alt_cic_core:core|                                                                                                            ; 1263 (0)    ; 1121 (0)                  ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 326 (0)           ; 795 (0)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                 ; alt_cic_core                          ; tx_cic       ;
;             |alt_cic_int_siso:int_one|                                                                                                  ; 1155 (8)    ; 1063 (3)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (5)       ; 325 (0)           ; 738 (3)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one                                                                                                                                                                                                                                                        ; alt_cic_int_siso                      ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|                                                                     ; 36 (20)     ; 34 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (0)            ; 18 (18)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|                                                                     ; 84 (84)     ; 84 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 39 (39)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (0)            ; 67 (67)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (0)            ; 67 (67)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (0)            ; 67 (67)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (0)            ; 67 (67)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[0].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[1].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[2].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[3].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[4].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[5].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_upsample:first_upsample|                                                                                      ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_upsample:first_upsample                                                                                                                                                                                                                      ; auk_dspip_upsample                    ; tx_cic       ;
;                |counter_module:counter_fs_inst|                                                                                         ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|counter_module:counter_fs_inst                                                                                                                                                                                                                         ; counter_module                        ; tx_cic       ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                        ; counter_module                        ; tx_cic       ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 35 (8)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (7)       ; 0 (0)             ; 16 (1)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller ; tx_cic       ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo ; tx_cic       ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (1)      ; 18 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 1 (1)             ; 17 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink       ; tx_cic       ;
;                |scfifo:sink_FIFO|                                                                                                       ; 31 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 17 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                     ; scfifo                                ; work         ;
;                   |scfifo_gf71:auto_generated|                                                                                          ; 31 (1)      ; 17 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 17 (1)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated                                                                                                                                                                                          ; scfifo_gf71                           ; work         ;
;                      |a_dpfifo_1lv:dpfifo|                                                                                              ; 30 (19)     ; 16 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 16 (8)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo                                                                                                                                                                      ; a_dpfifo_1lv                          ; work         ;
;                         |altsyncram_l7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram                                                                                                                                              ; altsyncram_l7h1                       ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                               ; cntr_8a7                              ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                  ; cntr_r9b                              ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                      ; cntr_s9b                              ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source     ; tx_cic       ;
;                |scfifo:source_FIFO|                                                                                                     ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                            ; scfifo                                ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                 ; scfifo_ci71                           ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 41 (24)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                             ; a_dpfifo_9qv                          ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                     ; altsyncram_hah1                       ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                      ; cntr_aa7                              ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                         ; cntr_t9b                              ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                             ; cntr_u9b                              ; work         ;
;    |tx_cic:TX_CIC_Q|                                                                                                                    ; 1261 (0)    ; 1121 (0)                  ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 324 (0)           ; 797 (0)          ; |UA3REO|tx_cic:TX_CIC_Q                                                                                                                                                                                                                                                                                                                            ; tx_cic                                ; tx_cic       ;
;       |tx_cic_cic_ii_0:cic_ii_0|                                                                                                        ; 1261 (0)    ; 1121 (0)                  ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 324 (0)           ; 797 (0)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                   ; tx_cic_cic_ii_0                       ; tx_cic       ;
;          |alt_cic_core:core|                                                                                                            ; 1261 (0)    ; 1121 (0)                  ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 324 (0)           ; 797 (0)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                 ; alt_cic_core                          ; tx_cic       ;
;             |alt_cic_int_siso:int_one|                                                                                                  ; 1153 (8)    ; 1063 (3)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (5)       ; 323 (0)           ; 740 (3)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one                                                                                                                                                                                                                                                        ; alt_cic_int_siso                      ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|                                                                     ; 36 (20)     ; 34 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (0)            ; 18 (18)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|                                                                     ; 87 (87)     ; 84 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 46 (46)           ; 39 (39)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|                                                                     ; 134 (68)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (0)            ; 71 (69)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (63)           ; 3 (3)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (0)            ; 67 (67)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (0)            ; 69 (69)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|                                                                     ; 135 (69)    ; 133 (67)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (0)            ; 67 (67)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator              ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[0].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[1].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[2].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[3].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[4].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[5].auK_integrator|                                                                 ; 66 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                  ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 66 (66)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                       ; tx_cic       ;
;                |auk_dspip_upsample:first_upsample|                                                                                      ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_upsample:first_upsample                                                                                                                                                                                                                      ; auk_dspip_upsample                    ; tx_cic       ;
;                |counter_module:counter_fs_inst|                                                                                         ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|counter_module:counter_fs_inst                                                                                                                                                                                                                         ; counter_module                        ; tx_cic       ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                        ; counter_module                        ; tx_cic       ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 35 (8)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (7)       ; 0 (0)             ; 16 (1)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller ; tx_cic       ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo ; tx_cic       ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 32 (1)      ; 18 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 1 (1)             ; 17 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink       ; tx_cic       ;
;                |scfifo:sink_FIFO|                                                                                                       ; 31 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 17 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                     ; scfifo                                ; work         ;
;                   |scfifo_gf71:auto_generated|                                                                                          ; 31 (1)      ; 17 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 17 (1)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated                                                                                                                                                                                          ; scfifo_gf71                           ; work         ;
;                      |a_dpfifo_1lv:dpfifo|                                                                                              ; 30 (19)     ; 16 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 16 (8)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo                                                                                                                                                                      ; a_dpfifo_1lv                          ; work         ;
;                         |altsyncram_l7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram                                                                                                                                              ; altsyncram_l7h1                       ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                               ; cntr_8a7                              ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                  ; cntr_r9b                              ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                      ; cntr_s9b                              ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source     ; tx_cic       ;
;                |scfifo:source_FIFO|                                                                                                     ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                            ; scfifo                                ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                 ; scfifo_ci71                           ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 41 (24)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 0 (0)             ; 24 (10)          ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                             ; a_dpfifo_9qv                          ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                     ; altsyncram_hah1                       ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                      ; cntr_aa7                              ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                         ; cntr_t9b                              ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |UA3REO|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                             ; cntr_u9b                              ; work         ;
;    |tx_ciccomp:TX_CICCOMP_I|                                                                                                            ; 1011 (1011) ; 850 (850)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 161 (161)    ; 401 (401)         ; 449 (449)        ; |UA3REO|tx_ciccomp:TX_CICCOMP_I                                                                                                                                                                                                                                                                                                                    ; tx_ciccomp                            ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_ciccomp:TX_CICCOMP_I|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                     ; lpm_mult                              ; work         ;
;          |mult_36t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_ciccomp:TX_CICCOMP_I|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                                                             ; mult_36t                              ; work         ;
;    |tx_ciccomp:TX_CICCOMP_Q|                                                                                                            ; 1076 (1076) ; 844 (844)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 232 (232)    ; 399 (399)         ; 445 (445)        ; |UA3REO|tx_ciccomp:TX_CICCOMP_Q                                                                                                                                                                                                                                                                                                                    ; tx_ciccomp                            ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_ciccomp:TX_CICCOMP_Q|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                     ; lpm_mult                              ; work         ;
;          |mult_36t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_ciccomp:TX_CICCOMP_Q|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                                                             ; mult_36t                              ; work         ;
;    |tx_mixer:TX_MIXER_I|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_mixer:TX_MIXER_I                                                                                                                                                                                                                                                                                                                        ; tx_mixer                              ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                            ; lpm_mult                              ; work         ;
;          |mult_96p:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated                                                                                                                                                                                                                                                                    ; mult_96p                              ; work         ;
;    |tx_mixer:TX_MIXER_Q|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_mixer:TX_MIXER_Q                                                                                                                                                                                                                                                                                                                        ; tx_mixer                              ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                            ; lpm_mult                              ; work         ;
;          |mult_96p:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UA3REO|tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated                                                                                                                                                                                                                                                                    ; mult_96p                              ; work         ;
;    |tx_summator:TX_SUMMATOR|                                                                                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |UA3REO|tx_summator:TX_SUMMATOR                                                                                                                                                                                                                                                                                                                    ; tx_summator                           ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|                                                                                               ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |UA3REO|tx_summator:TX_SUMMATOR|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                  ; lpm_add_sub                           ; work         ;
;          |add_sub_d2k:auto_generated|                                                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |UA3REO|tx_summator:TX_SUMMATOR|lpm_add_sub:LPM_ADD_SUB_component|add_sub_d2k:auto_generated                                                                                                                                                                                                                                                       ; add_sub_d2k                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; PREAMP            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TXRX_RELAY        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_DAC_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STM32_DATA_OUT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STM32_DATA_OUT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STM32_DATA_OUT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STM32_DATA_OUT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STM32_DATA_IN[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STM32_CLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; STM32_SYNC        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STM32_DATA_IN[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_sys           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OTR           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STM32_DATA_IN[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STM32_DATA_IN[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[9]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[10]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[11]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; STM32_DATA_IN[2]                                                                                                                                                                                                       ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|preamp_enable                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~10                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~22                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal1~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal3~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal2~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[6]~8                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[2]~9                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[14]~15                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[6]~16                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[2]~17                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[10]~18                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[10]~10                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[2]                                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[18]                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[14]~20                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[10]~6                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[6]~9                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[2]~12                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[14]~17                                                                                                                                                                 ; 0                 ; 6       ;
; STM32_CLK                                                                                                                                                                                                              ;                   ;         ;
; STM32_SYNC                                                                                                                                                                                                             ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|k~7                                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~11                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~18                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~23                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~24                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~27                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~28                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~31                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~32                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~36                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~39                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~40                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~46                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[0]~0                                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[11]~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[7]~1                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[3]~2                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[15]~3                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[19]~4                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[21]~5                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|preamp_enable~2                                                                                                                                                                 ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~48                                                                                                                                                                            ; 0                 ; 6       ;
; STM32_DATA_IN[3]                                                                                                                                                                                                       ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|rx                                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~10                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~22                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal1~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal3~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal2~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[7]~0                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[3]~3                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[15]~2                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[7]~6                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[3]~9                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[11]~12                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[11]~6                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[3]                                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[15]~21                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[19]~19                                                                                                                                                                 ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[7]~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[15]~feeder                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[3]~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[11]~feeder                                                                                                                                                             ; 0                 ; 6       ;
; clk_sys                                                                                                                                                                                                                ;                   ;         ;
; ADC_OTR                                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|DATA_OUT[0]~37                                                                                                                                                                  ; 0                 ; 6       ;
; ADC_INPUT[0]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~1  ; 0                 ; 6       ;
; STM32_DATA_IN[1]                                                                                                                                                                                                       ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|k~10                                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal1~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal3~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal2~0                                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[5]~11                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[1]~12                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[13]~19                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[9]~20                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[5]~21                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[1]~23                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[9]~13                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[17]                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[13]~19                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[9]~7                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[5]~10                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[1]~13                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[13]~16                                                                                                                                                                 ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[1]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[21]~feeder                                                                                                                                                             ; 0                 ; 6       ;
; STM32_DATA_IN[0]                                                                                                                                                                                                       ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|k~10                                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~22                                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal1~0                                                                                                                                                                        ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal3~0                                                                                                                                                                        ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~0                                                                                                                                                                        ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal2~0                                                                                                                                                                        ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[8]~14                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[4]~15                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[0]~16                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[12]~24                                                                                                                                                                   ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[8]~25                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[4]~26                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[0]~27                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[20]                                                                                                                                                                    ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[12]~17                                                                                                                                                                   ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[8]~8                                                                                                                                                                   ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[4]~11                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[0]~14                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[12]~15                                                                                                                                                                 ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|freq_out[16]~18                                                                                                                                                                 ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[0]~feeder                                                                                                                                                                  ; 1                 ; 6       ;
; ADC_INPUT[1]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~5  ; 0                 ; 6       ;
; ADC_INPUT[2]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 1                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 1                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~6  ; 1                 ; 6       ;
; ADC_INPUT[3]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~7  ; 0                 ; 6       ;
; ADC_INPUT[4]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~8  ; 0                 ; 6       ;
; ADC_INPUT[5]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~9  ; 0                 ; 6       ;
; ADC_INPUT[6]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~10 ; 0                 ; 6       ;
; ADC_INPUT[7]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~11 ; 0                 ; 6       ;
; ADC_INPUT[8]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~12 ; 0                 ; 6       ;
; ADC_INPUT[9]                                                                                                                                                                                                           ;                   ;         ;
;      - mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                                                                                                                                     ; 0                 ; 6       ;
;      - DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~13 ; 0                 ; 6       ;
; ADC_INPUT[10]                                                                                                                                                                                                          ;                   ;         ;
; ADC_INPUT[11]                                                                                                                                                                                                          ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                                ; LCCOMB_X19_Y25_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~1                                                                                                        ; LCCOMB_X19_Y25_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_ADC:DEBUG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~9                                                                                                   ; LCCOMB_X19_Y25_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                                ; LCCOMB_X24_Y22_N4  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~1                                                                                                        ; LCCOMB_X24_Y24_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~8                                                                                                   ; LCCOMB_X24_Y24_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_DAC:DEBUG_DAC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                                     ; LCCOMB_X24_Y22_N24 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                              ; LCCOMB_X18_Y19_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~1                                                                                                      ; LCCOMB_X18_Y19_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_I_RX:DEBUG_I_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~7                                                                                                 ; LCCOMB_X18_Y19_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                              ; LCCOMB_X16_Y22_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~3                                                                                                      ; LCCOMB_X20_Y22_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_I_TX:DEBUG_I_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~9                                                                                                 ; LCCOMB_X20_Y22_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                              ; LCCOMB_X19_Y19_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~1                                                                                                      ; LCCOMB_X18_Y20_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_Q_RX:DEBUG_Q_RX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~7                                                                                                 ; LCCOMB_X18_Y20_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                              ; LCCOMB_X19_Y22_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~3                                                                                                      ; LCCOMB_X20_Y24_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_Q_TX:DEBUG_Q_TX|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~9                                                                                                 ; LCCOMB_X20_Y24_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~22                                                                                                                                           ; LCCOMB_X15_Y20_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~8                                                                                                    ; LCCOMB_X16_Y20_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG_STAGE:DEBUG_STAGE|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~5                                                                                               ; LCCOMB_X16_Y20_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                     ; PLL_3              ; 6427    ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                               ; PLL_1              ; 1694    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                               ; PLL_1              ; 1510    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; STM32_CLK                                                                                                                                                                                                                                                                                                                                                     ; PIN_30             ; 103     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 321     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode19w[2]~0                                                ; LCCOMB_X44_Y14_N14 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode32w[2]~0                                                ; LCCOMB_X44_Y14_N2  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode40w[2]~0                                                ; LCCOMB_X44_Y14_N8  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode48w[2]~0                                                ; LCCOMB_X44_Y14_N24 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                                               ; LCCOMB_X44_Y12_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                                                  ; LCCOMB_X44_Y12_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_r9b:wr_ptr|_~2                                                                                                                                                      ; LCCOMB_X44_Y11_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|rd_ptr_lsb~1                                                                                                                                                             ; LCCOMB_X44_Y8_N28  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|valid_rreq                                                                                                                                                               ; LCCOMB_X44_Y8_N24  ; 89      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X46_Y5_N30  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X45_Y6_N0   ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X44_Y1_N10  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X44_Y1_N26  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X41_Y1_N30  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X41_Y6_N24  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X36_Y5_N6   ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X36_Y5_N2   ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X36_Y12_N0  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X38_Y8_N24  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~142                                                                                                                                                                                                             ; LCCOMB_X37_Y8_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~173                                                                                                                                                                                                             ; LCCOMB_X38_Y8_N4   ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|ena_diff_s~0                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y7_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|ena_diff_s~1                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y7_N12  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                           ; FF_X38_Y15_N15     ; 504     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                                       ; LCCOMB_X36_Y15_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                          ; LCCOMB_X35_Y15_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                              ; LCCOMB_X36_Y15_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|full_dff                                                                                                                                                                                         ; FF_X37_Y15_N1      ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                     ; LCCOMB_X36_Y14_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|valid_rreq~5                                                                                                                                                                                     ; LCCOMB_X36_Y15_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                              ; LCCOMB_X40_Y9_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                                 ; LCCOMB_X34_Y9_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                                     ; LCCOMB_X34_Y9_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff                                                                                                                                                                               ; FF_X40_Y9_N25      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                            ; LCCOMB_X32_Y9_N18  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq~0                                                                                                                                                                            ; LCCOMB_X40_Y8_N0   ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode19w[2]~0                                                ; LCCOMB_X38_Y23_N0  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode32w[2]~0                                                ; LCCOMB_X38_Y23_N14 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode40w[2]~0                                                ; LCCOMB_X38_Y23_N12 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|altsyncram_n7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_pci3:auto_generated|decode_msa:address_decoder|w_anode48w[2]~0                                                ; LCCOMB_X38_Y23_N4  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                                               ; LCCOMB_X31_Y23_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                                                  ; LCCOMB_X31_Y20_N12 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                                      ; LCCOMB_X34_Y23_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|rd_ptr_lsb~1                                                                                                                                                             ; LCCOMB_X30_Y21_N26 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|valid_rreq                                                                                                                                                               ; LCCOMB_X31_Y20_N18 ; 89      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X32_Y21_N0  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X31_Y20_N14 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X31_Y17_N0  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X30_Y17_N24 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X29_Y17_N0  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X27_Y17_N22 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X28_Y21_N0  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X27_Y17_N4  ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~204                                                                                                                                                                                                             ; LCCOMB_X24_Y17_N30 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~235                                                                                                                                                                                                             ; LCCOMB_X25_Y17_N26 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~142                                                                                                                                                                                                             ; LCCOMB_X23_Y17_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~173                                                                                                                                                                                                             ; LCCOMB_X25_Y17_N16 ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~1                                                                                                                                                                                                 ; LCCOMB_X29_Y22_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|ena_diff_s~0                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y20_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                           ; FF_X29_Y23_N27     ; 505     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                                       ; LCCOMB_X28_Y23_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                          ; LCCOMB_X29_Y24_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                              ; LCCOMB_X29_Y24_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|full_dff                                                                                                                                                                                         ; FF_X29_Y23_N19     ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|rd_ptr_lsb~3                                                                                                                                                                                     ; LCCOMB_X28_Y24_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|valid_rreq~5                                                                                                                                                                                     ; LCCOMB_X28_Y23_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                              ; LCCOMB_X25_Y13_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                                 ; LCCOMB_X23_Y13_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                                     ; LCCOMB_X23_Y13_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff                                                                                                                                                                               ; FF_X25_Y13_N13     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                            ; LCCOMB_X21_Y13_N4  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq~0                                                                                                                                                                            ; LCCOMB_X25_Y17_N8  ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ciccomp:CICCOMP_I|LessThan0~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y15_N4  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ciccomp:CICCOMP_Q|Equal0~2                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y13_N24 ; 641     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ciccomp:CICCOMP_Q|Equal1~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y10_N22 ; 640     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ciccomp:CICCOMP_Q|Equal21~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y13_N6  ; 120     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; ciccomp:CICCOMP_Q|phase_reg                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y12_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk_sys                                                                                                                                                                                                                                                                                                                                                       ; PIN_23             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X18_Y21_N5      ; 78      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X18_Y24_N2  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                             ; LCCOMB_X17_Y24_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X17_Y24_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~5                              ; LCCOMB_X20_Y23_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~11                             ; LCCOMB_X20_Y23_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~17                             ; LCCOMB_X20_Y23_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~22                             ; LCCOMB_X20_Y23_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~27                             ; LCCOMB_X19_Y23_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~33                             ; LCCOMB_X20_Y23_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]~38                             ; LCCOMB_X19_Y23_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~13                               ; LCCOMB_X17_Y23_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]~18                               ; LCCOMB_X18_Y23_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~10                ; LCCOMB_X18_Y24_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~9                 ; LCCOMB_X19_Y24_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~6                                   ; LCCOMB_X17_Y22_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                         ; LCCOMB_X17_Y22_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                       ; LCCOMB_X19_Y23_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~9                       ; LCCOMB_X20_Y21_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~15                      ; LCCOMB_X20_Y21_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~20                      ; LCCOMB_X19_Y23_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~25                      ; LCCOMB_X19_Y23_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~30                      ; LCCOMB_X20_Y21_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[7][0]~35                      ; LCCOMB_X20_Y21_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~27        ; LCCOMB_X20_Y20_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~14   ; LCCOMB_X20_Y20_N18 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~27   ; LCCOMB_X20_Y20_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X12_Y21_N21     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X21_Y21_N0  ; 120     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X18_Y21_N29     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X18_Y21_N11     ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]           ; FF_X18_Y21_N13     ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0            ; LCCOMB_X18_Y24_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X18_Y21_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X21_Y21_N11     ; 71      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; LCCOMB_X17_Y24_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|DATA_OUT[0]~12                                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y18_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|I_HOLD[0]~11                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y19_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|I_HOLD[12]~5                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y17_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|I_HOLD[4]~8                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y19_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|I_HOLD[8]~14                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y17_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[0]~5                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y21_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[12]~18                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y20_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[4]~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y17_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[8]~7                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y20_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|TX_I[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y21_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|freq_out[11]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y19_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|freq_out[15]~3                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y17_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|freq_out[19]~4                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y19_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|freq_out[21]~5                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y19_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|freq_out[3]~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y18_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|freq_out[7]~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X16_Y19_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|preamp_enable~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y19_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|rx                                                                                                                                                                                                                                                                                                                            ; FF_X28_Y1_N17      ; 1867    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|rx                                                                                                                                                                                                                                                                                                                            ; FF_X28_Y1_N17      ; 3258    ; Async. clear                          ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|dout~51                                                                                                                                                                                                                ; LCCOMB_X27_Y4_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|dout~52                                                                                                                                                                                                                ; LCCOMB_X27_Y4_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|dout~0                                                                                                                                                                                                                 ; LCCOMB_X25_Y1_N8   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|dout~1                                                                                                                                                                                                                 ; LCCOMB_X25_Y1_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X24_Y1_N20  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X23_Y1_N26  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X20_Y1_N28  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X21_Y1_N16  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X19_Y1_N28  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X18_Y1_N2   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X16_Y1_N14  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X16_Y1_N0   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|sample_valid~0                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y1_N26  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                  ; FF_X30_Y2_N31      ; 418     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                              ; LCCOMB_X27_Y2_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                 ; LCCOMB_X28_Y3_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                     ; LCCOMB_X27_Y2_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|full_dff                                                                                                                                                                                ; FF_X28_Y2_N5       ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                            ; LCCOMB_X28_Y2_N18  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X28_Y2_N8   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                     ; LCCOMB_X32_Y2_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                        ; LCCOMB_X32_Y1_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                            ; LCCOMB_X32_Y5_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff                                                                                                                                                                      ; FF_X32_Y2_N17      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                   ; LCCOMB_X31_Y1_N18  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq~0                                                                                                                                                                   ; LCCOMB_X32_Y5_N14  ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|dout~51                                                                                                                                                                                                                ; LCCOMB_X23_Y9_N4   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|dout~52                                                                                                                                                                                                                ; LCCOMB_X24_Y8_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|dout~0                                                                                                                                                                                                                 ; LCCOMB_X28_Y5_N0   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|dout~1                                                                                                                                                                                                                 ; LCCOMB_X24_Y8_N28  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X28_Y5_N28  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X28_Y5_N24  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X28_Y1_N22  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X27_Y4_N18  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X28_Y5_N2   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X28_Y5_N14  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|dout~168                                                                                                                                                                                                               ; LCCOMB_X31_Y5_N26  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|dout~199                                                                                                                                                                                                               ; LCCOMB_X32_Y6_N12  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|sample_valid~0                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y4_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                  ; FF_X21_Y9_N27      ; 420     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                              ; LCCOMB_X21_Y9_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                 ; LCCOMB_X21_Y12_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                     ; LCCOMB_X21_Y8_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|full_dff                                                                                                                                                                                ; FF_X20_Y9_N9       ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                            ; LCCOMB_X20_Y9_N0   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X20_Y9_N16  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                     ; LCCOMB_X31_Y2_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                        ; LCCOMB_X31_Y3_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                            ; LCCOMB_X29_Y3_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff                                                                                                                                                                      ; FF_X31_Y2_N11      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                   ; LCCOMB_X32_Y3_N28  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq~0                                                                                                                                                                   ; LCCOMB_X30_Y3_N20  ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|LessThan0~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y28_N18 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_Q|Equal1~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y28_N30 ; 1568    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_Q|Equal1~3                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y29_N16 ; 121     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]       ; PLL_3          ; 6427    ; 1404                                 ; Global Clock         ; GCLK13           ; --                        ;
; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 1694    ; 80                                   ; Global Clock         ; GCLK3            ; --                        ;
; SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1          ; 1510    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; STM32_CLK                                                                                       ; PIN_30         ; 103     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                    ; JTAG_X1_Y17_N0 ; 321     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; stm32_interface:STM32_INTERFACE|rx                                                              ; FF_X28_Y1_N17  ; 3258    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; stm32_interface:STM32_INTERFACE|rx                                                                                  ; 1866    ;
; tx_ciccomp:TX_CICCOMP_Q|Equal1~1                                                                                    ; 1568    ;
; ciccomp:CICCOMP_Q|Equal0~2                                                                                          ; 641     ;
; ciccomp:CICCOMP_Q|Equal1~1                                                                                          ; 640     ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg ; 505     ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg ; 504     ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                    ; Location                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; yes                    ; yes                     ; 208   ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1    ; None                   ; M9K_X33_Y19_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                   ; M9K_X33_Y8_N0                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; yes                    ; yes                     ; 208   ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1    ; None                   ; M9K_X33_Y31_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                   ; M9K_X22_Y13_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_fu91:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 2048         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 24576 ; 2048                        ; 12                          ; --                          ; --                          ; 24576               ; 3    ; nco_nco_ii_0_sin_f.hex ; M9K_X33_Y15_N0, M9K_X33_Y16_N0, M9K_X22_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_au91:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; Single Clock ; 2048         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 24576 ; 2048                        ; 12                          ; --                          ; --                          ; 24576               ; 3    ; nco_nco_ii_0_cos_f.hex ; M9K_X33_Y13_N0, M9K_X22_Y14_N0, M9K_X33_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_h982:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 12           ; 2048         ; 12           ; yes                    ; yes                     ; yes                    ; yes                     ; 24576 ; 2048                        ; 12                          ; 2048                        ; 12                          ; 24576               ; 3    ; nco_nco_ii_0_sin_c.hex ; M9K_X33_Y10_N0, M9K_X33_Y12_N0, M9K_X33_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                   ; M9K_X22_Y5_N0                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                   ; M9K_X33_Y5_N0                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                   ; M9K_X22_Y12_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                   ; M9K_X33_Y3_N0                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 24          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 12          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_out2                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                  ;                            ; DSPMULT_X42_Y7_N0  ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_out2                      ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_96p:auto_generated|mac_mult1                  ;                            ; DSPMULT_X42_Y11_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; ciccomp:CICCOMP_Q|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ciccomp:CICCOMP_Q|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                                 ;                            ; DSPMULT_X13_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ciccomp:CICCOMP_I|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                                     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ciccomp:CICCOMP_I|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                                 ;                            ; DSPMULT_X13_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM143                                    ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_t5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|out[11]_OTERM191                                    ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM47                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_t5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|out[11]_OTERM95                                     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tx_ciccomp:TX_CICCOMP_Q|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                               ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tx_ciccomp:TX_CICCOMP_Q|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                           ;                            ; DSPMULT_X13_Y28_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tx_ciccomp:TX_CICCOMP_I|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                               ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tx_ciccomp:TX_CICCOMP_I|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                           ;                            ; DSPMULT_X13_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|result[0]                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mixer:MIXER_Q|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                        ;                            ; DSPMULT_X42_Y31_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|result[0]                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mixer:MIXER_I|lpm_mult:lpm_mult_component|mult_66p:auto_generated|mac_mult1                        ;                            ; DSPMULT_X42_Y19_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 15,114 / 71,559 ( 21 % ) ;
; C16 interconnects     ; 135 / 2,597 ( 5 % )      ;
; C4 interconnects      ; 4,780 / 46,848 ( 10 % )  ;
; Direct links          ; 5,227 / 71,559 ( 7 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )          ;
; Local interconnects   ; 5,974 / 24,624 ( 24 % )  ;
; R24 interconnects     ; 136 / 2,496 ( 5 % )      ;
; R4 interconnects      ; 6,813 / 62,424 ( 11 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.21) ; Number of LABs  (Total = 885) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 26                            ;
; 2                                           ; 34                            ;
; 3                                           ; 17                            ;
; 4                                           ; 17                            ;
; 5                                           ; 7                             ;
; 6                                           ; 15                            ;
; 7                                           ; 14                            ;
; 8                                           ; 19                            ;
; 9                                           ; 24                            ;
; 10                                          ; 20                            ;
; 11                                          ; 11                            ;
; 12                                          ; 21                            ;
; 13                                          ; 24                            ;
; 14                                          ; 44                            ;
; 15                                          ; 87                            ;
; 16                                          ; 505                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.26) ; Number of LABs  (Total = 885) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 310                           ;
; 1 Clock                            ; 796                           ;
; 1 Clock enable                     ; 494                           ;
; 1 Sync. clear                      ; 114                           ;
; 1 Sync. load                       ; 14                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 223                           ;
; 2 Clocks                           ; 50                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.94) ; Number of LABs  (Total = 885) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 22                            ;
; 3                                            ; 12                            ;
; 4                                            ; 25                            ;
; 5                                            ; 3                             ;
; 6                                            ; 10                            ;
; 7                                            ; 7                             ;
; 8                                            ; 14                            ;
; 9                                            ; 8                             ;
; 10                                           ; 10                            ;
; 11                                           ; 7                             ;
; 12                                           ; 8                             ;
; 13                                           ; 12                            ;
; 14                                           ; 15                            ;
; 15                                           ; 12                            ;
; 16                                           ; 27                            ;
; 17                                           ; 17                            ;
; 18                                           ; 24                            ;
; 19                                           ; 14                            ;
; 20                                           ; 14                            ;
; 21                                           ; 20                            ;
; 22                                           ; 29                            ;
; 23                                           ; 29                            ;
; 24                                           ; 41                            ;
; 25                                           ; 42                            ;
; 26                                           ; 44                            ;
; 27                                           ; 37                            ;
; 28                                           ; 36                            ;
; 29                                           ; 48                            ;
; 30                                           ; 60                            ;
; 31                                           ; 52                            ;
; 32                                           ; 174                           ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.02) ; Number of LABs  (Total = 885) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 10                            ;
; 1                                               ; 47                            ;
; 2                                               ; 61                            ;
; 3                                               ; 59                            ;
; 4                                               ; 54                            ;
; 5                                               ; 81                            ;
; 6                                               ; 45                            ;
; 7                                               ; 52                            ;
; 8                                               ; 35                            ;
; 9                                               ; 69                            ;
; 10                                              ; 33                            ;
; 11                                              ; 16                            ;
; 12                                              ; 18                            ;
; 13                                              ; 12                            ;
; 14                                              ; 22                            ;
; 15                                              ; 61                            ;
; 16                                              ; 202                           ;
; 17                                              ; 5                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.83) ; Number of LABs  (Total = 885) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 12                            ;
; 3                                            ; 21                            ;
; 4                                            ; 34                            ;
; 5                                            ; 68                            ;
; 6                                            ; 30                            ;
; 7                                            ; 33                            ;
; 8                                            ; 56                            ;
; 9                                            ; 36                            ;
; 10                                           ; 59                            ;
; 11                                           ; 34                            ;
; 12                                           ; 38                            ;
; 13                                           ; 38                            ;
; 14                                           ; 28                            ;
; 15                                           ; 25                            ;
; 16                                           ; 19                            ;
; 17                                           ; 33                            ;
; 18                                           ; 44                            ;
; 19                                           ; 49                            ;
; 20                                           ; 98                            ;
; 21                                           ; 10                            ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 6                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 4                             ;
; 33                                           ; 2                             ;
; 34                                           ; 12                            ;
; 35                                           ; 13                            ;
; 36                                           ; 55                            ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 41           ; 0            ; 41           ; 0            ; 0            ; 45        ; 41           ; 0            ; 45        ; 45        ; 0            ; 1            ; 0            ; 11           ; 20           ; 0            ; 1            ; 20           ; 11           ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 45           ; 4            ; 45           ; 45           ; 0         ; 4            ; 45           ; 0         ; 0         ; 45           ; 44           ; 45           ; 34           ; 25           ; 45           ; 44           ; 25           ; 34           ; 45           ; 45           ; 44           ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PREAMP              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TXRX_RELAY          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DAC_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_OUT[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_OUT[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_OUT[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_OUT[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_IN[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_SYNC          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_IN[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_sys             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OTR             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_IN[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_IN[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; 2.5V          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                        ;
+---------------------------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                                           ; Destination Clock(s)                                 ; Delay Added in ns ;
+---------------------------------------------------------------------------+------------------------------------------------------+-------------------+
; test_stm32_clk,second_pll|altpll_component|auto_generated|pll1|clk[1],I/O ; test_stm32_clk                                       ; 145.1             ;
; second_pll|altpll_component|auto_generated|pll1|clk[1]                    ; test_stm32_clk                                       ; 71.3              ;
; second_pll|altpll_component|auto_generated|pll1|clk[0]                    ; main_pll|altpll_component|auto_generated|pll1|clk[0] ; 51.6              ;
; test_stm32_clk,second_pll|altpll_component|auto_generated|pll1|clk[1]     ; test_stm32_clk                                       ; 9.2               ;
; main_pll|altpll_component|auto_generated|pll1|clk[0]                      ; main_pll|altpll_component|auto_generated|pll1|clk[0] ; 8.8               ;
+---------------------------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                             ; Destination Register                                                                                                                                                                                                          ; Delay Added in ns ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ciccomp:CICCOMP_Q|output_register[12]       ; stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                                    ; 6.638             ;
; ciccomp:CICCOMP_Q|output_register[13]       ; stm32_interface:STM32_INTERFACE|Q_HOLD[13]                                                                                                                                                                                    ; 6.638             ;
; ciccomp:CICCOMP_Q|output_register[15]       ; stm32_interface:STM32_INTERFACE|Q_HOLD[15]                                                                                                                                                                                    ; 6.638             ;
; ciccomp:CICCOMP_I|output_register[8]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; ciccomp:CICCOMP_I|output_register[10]       ; stm32_interface:STM32_INTERFACE|I_HOLD[10]                                                                                                                                                                                    ; 6.498             ;
; ciccomp:CICCOMP_I|output_register[11]       ; stm32_interface:STM32_INTERFACE|I_HOLD[11]                                                                                                                                                                                    ; 6.498             ;
; ciccomp:CICCOMP_I|output_register[12]       ; stm32_interface:STM32_INTERFACE|I_HOLD[12]                                                                                                                                                                                    ; 6.498             ;
; ciccomp:CICCOMP_I|output_register[13]       ; stm32_interface:STM32_INTERFACE|I_HOLD[13]                                                                                                                                                                                    ; 6.498             ;
; ciccomp:CICCOMP_I|output_register[14]       ; stm32_interface:STM32_INTERFACE|I_HOLD[14]                                                                                                                                                                                    ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[4]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[8]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[6]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[5]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[0]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[7]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[2]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[9]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; STM32_DATA_IN[3]                            ; stm32_interface:STM32_INTERFACE|I_HOLD[11]                                                                                                                                                                                    ; 6.498             ;
; STM32_DATA_IN[2]                            ; stm32_interface:STM32_INTERFACE|I_HOLD[10]                                                                                                                                                                                    ; 6.498             ;
; STM32_DATA_IN[1]                            ; stm32_interface:STM32_INTERFACE|I_HOLD[13]                                                                                                                                                                                    ; 6.498             ;
; STM32_DATA_IN[0]                            ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[1]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; stm32_interface:STM32_INTERFACE|k[3]        ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                     ; 6.498             ;
; ciccomp:CICCOMP_Q|output_register[4]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[4]                                                                                                                                                                                     ; 6.380             ;
; ciccomp:CICCOMP_I|output_register[9]        ; stm32_interface:STM32_INTERFACE|I_HOLD[9]                                                                                                                                                                                     ; 6.359             ;
; ciccomp:CICCOMP_I|output_register[15]       ; stm32_interface:STM32_INTERFACE|I_HOLD[15]                                                                                                                                                                                    ; 6.310             ;
; ciccomp:CICCOMP_Q|output_register[0]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[0]                                                                                                                                                                                     ; 6.296             ;
; ciccomp:CICCOMP_Q|output_register[3]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[3]                                                                                                                                                                                     ; 6.296             ;
; ciccomp:CICCOMP_Q|output_register[5]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[5]                                                                                                                                                                                     ; 6.296             ;
; ciccomp:CICCOMP_Q|output_register[8]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[8]                                                                                                                                                                                     ; 6.296             ;
; ciccomp:CICCOMP_Q|output_register[9]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[9]                                                                                                                                                                                     ; 6.296             ;
; ciccomp:CICCOMP_Q|output_register[10]       ; stm32_interface:STM32_INTERFACE|Q_HOLD[10]                                                                                                                                                                                    ; 6.296             ;
; ciccomp:CICCOMP_Q|output_register[11]       ; stm32_interface:STM32_INTERFACE|Q_HOLD[11]                                                                                                                                                                                    ; 6.296             ;
; ciccomp:CICCOMP_I|output_register[4]        ; stm32_interface:STM32_INTERFACE|I_HOLD[4]                                                                                                                                                                                     ; 6.220             ;
; ciccomp:CICCOMP_I|output_register[5]        ; stm32_interface:STM32_INTERFACE|I_HOLD[5]                                                                                                                                                                                     ; 6.220             ;
; ciccomp:CICCOMP_I|output_register[6]        ; stm32_interface:STM32_INTERFACE|I_HOLD[6]                                                                                                                                                                                     ; 6.220             ;
; ciccomp:CICCOMP_I|output_register[7]        ; stm32_interface:STM32_INTERFACE|I_HOLD[7]                                                                                                                                                                                     ; 6.220             ;
; ciccomp:CICCOMP_Q|output_register[7]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[7]                                                                                                                                                                                     ; 6.122             ;
; ciccomp:CICCOMP_Q|output_register[6]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[6]                                                                                                                                                                                     ; 6.068             ;
; ciccomp:CICCOMP_I|output_register[1]        ; stm32_interface:STM32_INTERFACE|I_HOLD[1]                                                                                                                                                                                     ; 6.062             ;
; ciccomp:CICCOMP_I|output_register[2]        ; stm32_interface:STM32_INTERFACE|I_HOLD[2]                                                                                                                                                                                     ; 6.062             ;
; ciccomp:CICCOMP_I|output_register[3]        ; stm32_interface:STM32_INTERFACE|I_HOLD[3]                                                                                                                                                                                     ; 6.062             ;
; ciccomp:CICCOMP_I|output_register[0]        ; stm32_interface:STM32_INTERFACE|I_HOLD[0]                                                                                                                                                                                     ; 6.062             ;
; ciccomp:CICCOMP_Q|output_register[2]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[2]                                                                                                                                                                                     ; 5.898             ;
; ciccomp:CICCOMP_Q|output_register[1]        ; stm32_interface:STM32_INTERFACE|Q_HOLD[1]                                                                                                                                                                                     ; 5.773             ;
; ciccomp:CICCOMP_Q|output_register[14]       ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 5.669             ;
; ADC_OTR                                     ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[0]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|DATA_OUT[0] ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[0]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[4]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[8]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[4]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[8]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[12]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[0]                                                                                                                                                                                   ; 3.250             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[1]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|DATA_OUT[1] ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[3]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|DATA_OUT[3] ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[1]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[3]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[5]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[7]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[9]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[11]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[5]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[7]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[9]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[11]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[13]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[1]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[15]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[3]                                                                                                                                                                                   ; 3.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[2]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|DATA_OUT[2] ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[2]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[6]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[10]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[6]   ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[10]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[14]  ; stm32_interface:STM32_INTERFACE|DATA_OUT[2]                                                                                                                                                                                   ; 2.835             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[14] ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a14~porta_datain_reg0 ; 2.028             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[13] ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a13~porta_datain_reg0 ; 2.028             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[15] ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a15~porta_datain_reg0 ; 2.001             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[2]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a2~porta_datain_reg0  ; 2.001             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[5]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a5~porta_datain_reg0  ; 1.957             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[1]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a1~porta_datain_reg0  ; 1.939             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[0]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a0~porta_datain_reg0  ; 1.939             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[7]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a7~porta_datain_reg0  ; 1.891             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[12] ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a12~porta_datain_reg0 ; 1.684             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[11] ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a11~porta_datain_reg0 ; 1.666             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[10] ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a10~porta_datain_reg0 ; 1.664             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[8]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a8~porta_datain_reg0  ; 1.663             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[6]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a6~porta_datain_reg0  ; 1.663             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[4]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a4~porta_datain_reg0  ; 1.663             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[9]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a9~porta_datain_reg0  ; 1.624             ;
; tx_ciccomp:TX_CICCOMP_Q|output_register[3]  ; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a3~porta_datain_reg0  ; 1.611             ;
; tx_ciccomp:TX_CICCOMP_I|output_register[9]  ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a9~porta_datain_reg0  ; 1.611             ;
; tx_ciccomp:TX_CICCOMP_I|output_register[7]  ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a7~porta_datain_reg0  ; 1.608             ;
; tx_ciccomp:TX_CICCOMP_I|output_register[6]  ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a6~porta_datain_reg0  ; 1.608             ;
; tx_ciccomp:TX_CICCOMP_I|output_register[10] ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a10~porta_datain_reg0 ; 1.600             ;
; tx_ciccomp:TX_CICCOMP_I|output_register[8]  ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a8~porta_datain_reg0  ; 1.595             ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22E22C8 for design "UA3REO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 24, clock division of 25, and phase shift of 0 degrees (0 ps) for MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 43
Info (15535): Implemented PLL "SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 6, clock division of 125, and phase shift of 0 degrees (0 ps) for SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[1] port File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (15535): Implemented PLL "MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 24, clock division of 25, and phase shift of 0 degrees (0 ps) for MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 43
Info (15535): Implemented PLL "SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 6, clock division of 125, and phase shift of 0 degrees (0 ps) for SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[1] port File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
Critical Warning (176598): PLL "MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_23" File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 77
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SDC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk_sys clk_sys
    Info (332110): create_generated_clock -source {main_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 24 -duty_cycle 50.00 -name {main_pll|altpll_component|auto_generated|pll1|clk[0]} {main_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {second_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 6 -duty_cycle 50.00 -name {second_pll|altpll_component|auto_generated|pll1|clk[0]} {second_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {second_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -duty_cycle 50.00 -name {second_pll|altpll_component|auto_generated|pll1|clk[1]} {second_pll|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000      clk_sys
    Info (332111):   20.833 main_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  434.027 second_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  520.833 second_pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000 test_stm32_clk
Info (176353): Automatically promoted node MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3) File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node STM32_CLK~input (placed in PIN 30 (DIFFIO_L11p, DQS1L/CQ1L#,DPCLK1))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node stm32_interface:STM32_INTERFACE|rx  File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/stm32_interface.v Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[1] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_r9b.tdf Line: 43
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_r9b.tdf Line: 43
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[1] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_7a7.tdf Line: 44
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_7a7.tdf Line: 44
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_rm51:auto_generated|a_dpfifo_6ku:dpfifo|cntr_q9b:rd_ptr_msb|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_q9b.tdf Line: 38
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176357): Destination node cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 96 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 24 register duplicates
Warning (15064): PLL "MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" output port clk[0] feeds output pin "ADC_DAC_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/main_pll_altpll.v Line: 43
Warning (15055): PLL "SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
    Info (15024): Input port INCLK[0] of node "SECOND_PLL:second_pll|altpll:altpll_component|SECOND_PLL_altpll:auto_generated|pll1" is driven by MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl File: D:/Dropbox/Develop/Projects/UA3REO/FPGA/db/second_pll_altpll.v Line: 43
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X32_Y0 to location X42_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (11888): Total time spent on timing analysis during the Fitter is 21.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (144001): Generated suppressed messages file D:/Dropbox/Develop/Projects/UA3REO/FPGA/output_files/UA3REO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5853 megabytes
    Info: Processing ended: Sun Nov 04 18:13:05 2018
    Info: Elapsed time: 00:02:07
    Info: Total CPU time (on all processors): 00:04:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Dropbox/Develop/Projects/UA3REO/FPGA/output_files/UA3REO.fit.smsg.


