TimeQuest Timing Analyzer report for Mod_Teste
Mon Jul 30 23:54:32 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divisor_clock_50_1:comb_95|clk_out'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'KEY[1]'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'KEY[1]'
 16. Slow Model Hold: 'divisor_clock_50_1:comb_95|clk_out'
 17. Slow Model Minimum Pulse Width: 'KEY[1]'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'divisor_clock_50_1:comb_95|clk_out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'divisor_clock_50_1:comb_95|clk_out'
 32. Fast Model Setup: 'CLOCK_50'
 33. Fast Model Setup: 'KEY[1]'
 34. Fast Model Hold: 'CLOCK_50'
 35. Fast Model Hold: 'KEY[1]'
 36. Fast Model Hold: 'divisor_clock_50_1:comb_95|clk_out'
 37. Fast Model Minimum Pulse Width: 'KEY[1]'
 38. Fast Model Minimum Pulse Width: 'CLOCK_50'
 39. Fast Model Minimum Pulse Width: 'divisor_clock_50_1:comb_95|clk_out'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Mod_Teste                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; CLOCK_50                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                           ;
; divisor_clock_50_1:comb_95|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_clock_50_1:comb_95|clk_out } ;
; KEY[1]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                             ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                   ;
+------------+-----------------+------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                                  ;
+------------+-----------------+------------------------------------+-------------------------------------------------------+
; 221.43 MHz ; 221.43 MHz      ; divisor_clock_50_1:comb_95|clk_out ;                                                       ;
; 221.98 MHz ; 221.98 MHz      ; CLOCK_50                           ;                                                       ;
; 424.99 MHz ; 260.01 MHz      ; KEY[1]                             ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; divisor_clock_50_1:comb_95|clk_out ; -3.658 ; -156.675      ;
; CLOCK_50                           ; -3.505 ; -144.388      ;
; KEY[1]                             ; -1.353 ; -27.717       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -2.555 ; -2.555        ;
; KEY[1]                             ; 0.391  ; 0.000         ;
; divisor_clock_50_1:comb_95|clk_out ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; KEY[1]                             ; -1.423 ; -158.064      ;
; CLOCK_50                           ; -1.380 ; -78.380       ;
; divisor_clock_50_1:comb_95|clk_out ; -0.500 ; -49.000       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divisor_clock_50_1:comb_95|clk_out'                                                                                                                                                              ;
+--------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -3.658 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.282     ; 4.412      ;
; -3.516 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 4.554      ;
; -3.516 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 4.554      ;
; -3.516 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 4.554      ;
; -3.516 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 4.554      ;
; -3.429 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.466      ;
; -3.429 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.466      ;
; -3.429 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.466      ;
; -3.429 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.466      ;
; -3.415 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[7]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.194      ;
; -3.415 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[6]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.194      ;
; -3.415 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[4]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.194      ;
; -3.415 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[2]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.194      ;
; -3.396 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[7]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.175      ;
; -3.396 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[6]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.175      ;
; -3.396 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[4]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.175      ;
; -3.396 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[2]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.175      ;
; -3.370 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[7]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.263     ; 4.143      ;
; -3.370 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[6]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.263     ; 4.143      ;
; -3.370 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[4]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.263     ; 4.143      ;
; -3.370 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[2]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.263     ; 4.143      ;
; -3.369 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.405      ;
; -3.369 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.405      ;
; -3.369 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.405      ;
; -3.369 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.405      ;
; -3.367 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[7]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.146      ;
; -3.367 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[6]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.146      ;
; -3.367 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[4]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.146      ;
; -3.367 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[2]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.146      ;
; -3.343 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C8[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.262     ; 4.117      ;
; -3.314 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.351      ;
; -3.314 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.351      ;
; -3.314 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.351      ;
; -3.289 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.282     ; 4.043      ;
; -3.243 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.279      ;
; -3.242 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.282     ; 3.996      ;
; -3.242 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[7]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.021      ;
; -3.242 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[6]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.021      ;
; -3.242 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[4]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.021      ;
; -3.242 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[2]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 4.021      ;
; -3.239 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.282     ; 3.993      ;
; -3.235 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.275     ; 3.996      ;
; -3.235 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.275     ; 3.996      ;
; -3.235 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.275     ; 3.996      ;
; -3.230 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C12[0]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.276     ; 3.990      ;
; -3.230 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M10[2]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.276     ; 3.990      ;
; -3.230 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.276     ; 3.990      ;
; -3.227 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.263      ;
; -3.227 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.263      ;
; -3.227 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 4.263      ;
; -3.220 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[7]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 3.999      ;
; -3.220 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[6]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 3.999      ;
; -3.220 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[4]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 3.999      ;
; -3.220 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[2]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.257     ; 3.999      ;
; -3.218 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.255      ;
; -3.218 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.255      ;
; -3.218 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.255      ;
; -3.218 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 4.255      ;
; -3.213 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[5]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.258     ; 3.991      ;
; -3.213 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[3]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.258     ; 3.991      ;
; -3.213 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[1]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.258     ; 3.991      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L1[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C10[1]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M4[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C0[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.211 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.980      ;
; -3.198 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C6[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.275     ; 3.959      ;
; -3.198 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C9[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.275     ; 3.959      ;
; -3.198 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C6[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.275     ; 3.959      ;
; -3.194 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[5]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.258     ; 3.972      ;
; -3.194 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[3]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.258     ; 3.972      ;
; -3.194 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[1]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.258     ; 3.972      ;
; -3.193 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C12[0]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.276     ; 3.953      ;
; -3.193 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M10[2]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.276     ; 3.953      ;
; -3.193 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.276     ; 3.953      ;
; -3.187 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 4.225      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.282     ; 3.928      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|L2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|L1[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C10[1]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M5[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M4[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C0[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C6[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.174 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.267     ; 3.943      ;
; -3.168 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[5]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.264     ; 3.940      ;
; -3.168 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[3]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.264     ; 3.940      ;
+--------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                              ;
+--------+---------------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -3.505 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.013      ; 4.554      ;
; -3.424 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 4.457      ;
; -3.383 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.013      ; 4.432      ;
; -3.322 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.332      ; 4.690      ;
; -3.297 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.021      ; 4.354      ;
; -3.286 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.339      ; 4.661      ;
; -3.281 ; motorista:comb_96|C5[0]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.339      ; 4.656      ;
; -3.260 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 4.293      ;
; -3.257 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 4.293      ;
; -3.243 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 4.279      ;
; -3.221 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.013      ; 4.270      ;
; -3.186 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 4.219      ;
; -3.129 ; motorista:comb_96|M10[4]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.334      ; 4.499      ;
; -3.116 ; motorista:comb_96|C10[6]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.318      ; 4.470      ;
; -3.108 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.011      ; 4.155      ;
; -3.106 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.348      ; 4.490      ;
; -3.098 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.342      ; 4.476      ;
; -3.079 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[5]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.011      ; 4.126      ;
; -3.065 ; motorista:comb_96|C7[1]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.321      ; 4.422      ;
; -3.065 ; motorista:comb_96|C9[3]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.347      ; 4.448      ;
; -3.065 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.347      ; 4.448      ;
; -3.048 ; motorista:comb_96|C12[5]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.318      ; 4.402      ;
; -3.040 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.323      ; 4.399      ;
; -3.029 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.021      ; 4.086      ;
; -3.028 ; motorista:comb_96|C0[3]                     ; LCD_TEST:u5|mLCD_DATA[5]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.330      ; 4.394      ;
; -3.028 ; motorista:comb_96|C3[2]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.339      ; 4.403      ;
; -3.007 ; motorista:comb_96|C3[2]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.347      ; 4.390      ;
; -2.995 ; motorista:comb_96|C5[2]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.326      ; 4.357      ;
; -2.974 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.017      ; 4.027      ;
; -2.950 ; motorista:comb_96|C0[4]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.347      ; 4.333      ;
; -2.943 ; motorista:comb_96|M5[4]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.347      ; 4.326      ;
; -2.940 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.011      ; 3.987      ;
; -2.920 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.017      ; 3.973      ;
; -2.917 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.321      ; 4.274      ;
; -2.913 ; motorista:comb_96|C0[3]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.332      ; 4.281      ;
; -2.907 ; local_lcd:comb_94|set_Local:comb_115|P8[1]  ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.097      ; 4.040      ;
; -2.887 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.011      ; 3.934      ;
; -2.881 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.326      ; 4.243      ;
; -2.878 ; motorista:comb_96|M5[1]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.326      ; 4.240      ;
; -2.872 ; motorista:comb_96|C9[3]                     ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.323      ; 4.231      ;
; -2.865 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.352      ; 4.253      ;
; -2.863 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[4]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.332      ; 4.231      ;
; -2.862 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[5]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.011      ; 3.909      ;
; -2.846 ; local_lcd:comb_94|set_Local:comb_115|P9[0]  ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.063      ; 3.945      ;
; -2.834 ; motorista:comb_96|C8[1]                     ; LCD_TEST:u5|mLCD_DATA[5]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.332      ; 4.202      ;
; -2.833 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 3.866      ;
; -2.829 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.346      ; 4.211      ;
; -2.827 ; motorista:comb_96|C0[4]                     ; LCD_TEST:u5|mLCD_DATA[4]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.337      ; 4.200      ;
; -2.818 ; local_lcd:comb_94|set_Local:comb_115|P9[1]  ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.092      ; 3.946      ;
; -2.813 ; local_lcd:comb_94|set_Local:comb_115|P11[0] ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.084      ; 3.933      ;
; -2.801 ; motorista:comb_96|C9[3]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.326      ; 4.163      ;
; -2.798 ; divisor_clock_50_1:comb_95|counter[1]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 3.831      ;
; -2.794 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.830      ;
; -2.793 ; local_lcd:comb_94|set_Local:comb_115|P11[0] ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.097      ; 3.926      ;
; -2.792 ; motorista:comb_96|C12[5]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.321      ; 4.149      ;
; -2.789 ; local_lcd:comb_94|set_Local:comb_115|P6[3]  ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.064      ; 3.889      ;
; -2.788 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[5]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.011      ; 3.835      ;
; -2.766 ; local_lcd:comb_94|set_Local:comb_115|P7[1]  ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.097      ; 3.899      ;
; -2.758 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.017      ; 3.811      ;
; -2.755 ; motorista:comb_96|C8[1]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.334      ; 4.125      ;
; -2.741 ; motorista:comb_96|M10[2]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.356      ; 4.133      ;
; -2.730 ; motorista:comb_96|M7[2]                     ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.318      ; 4.084      ;
; -2.726 ; divisor_clock_50_1:comb_95|counter[2]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 3.759      ;
; -2.722 ; local_lcd:comb_94|set_Local:comb_115|P11[1] ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.084      ; 3.842      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.721 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.757      ;
; -2.717 ; motorista:comb_96|C6[1]                     ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.323      ; 4.076      ;
; -2.714 ; motorista:comb_96|C2[0]                     ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.332      ; 4.082      ;
; -2.707 ; local_lcd:comb_94|set_Local:comb_115|S8[1]  ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.085      ; 3.828      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.702 ; local_lcd:comb_94|set_Local:comb_115|P7[2]  ; LCD_TEST:u5|mLCD_DATA[2]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.060      ; 3.798      ;
; -2.700 ; local_lcd:comb_94|set_Local:comb_115|P7[0]  ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.077      ; 3.813      ;
; -2.699 ; motorista:comb_96|C5[0]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.326      ; 4.061      ;
; -2.691 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[22] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 3.724      ;
; -2.688 ; motorista:comb_96|M7[2]                     ; LCD_TEST:u5|mLCD_DATA[5]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.332      ; 4.056      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.685 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 3.721      ;
; -2.665 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.334      ; 4.035      ;
+--------+---------------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                                                                                             ;
+--------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.353 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 2.387      ;
; -1.209 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 2.236      ;
; -1.194 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.231      ;
; -1.151 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.188      ;
; -1.150 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.187      ;
; -1.148 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.047      ; 2.160      ;
; -1.146 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 2.164      ;
; -1.137 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.174      ;
; -1.125 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 2.143      ;
; -1.114 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 2.148      ;
; -1.110 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.056      ; 2.131      ;
; -1.109 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 2.127      ;
; -1.104 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 2.138      ;
; -1.101 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 2.119      ;
; -1.100 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 2.134      ;
; -1.095 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 2.113      ;
; -1.078 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 2.105      ;
; -1.077 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 2.111      ;
; -1.076 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 2.103      ;
; -1.069 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.048      ; 2.082      ;
; -1.044 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.081      ;
; -1.031 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.057      ; 2.053      ;
; -0.996 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.033      ;
; -0.990 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.027      ;
; -0.976 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 2.013      ;
; -0.938 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.956      ;
; -0.932 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.950      ;
; -0.922 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.940      ;
; -0.919 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.953      ;
; -0.901 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.935      ;
; -0.850 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.877      ;
; -0.844 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.881      ;
; -0.839 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.876      ;
; -0.836 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.863      ;
; -0.828 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.855      ;
; -0.814 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.063      ; 1.842      ;
; -0.805 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.832      ;
; -0.805 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.823      ;
; -0.788 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.052      ; 1.805      ;
; -0.785 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 1.816      ;
; -0.785 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.822      ;
; -0.777 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 1.809      ;
; -0.775 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.793      ;
; -0.771 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.789      ;
; -0.767 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.052      ; 1.784      ;
; -0.764 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.798      ;
; -0.763 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.068      ; 1.796      ;
; -0.762 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.053      ; 1.780      ;
; -0.761 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.052      ; 1.778      ;
; -0.759 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.793      ;
; -0.752 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.068      ; 1.785      ;
; -0.746 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.068      ; 1.779      ;
; -0.743 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.068      ; 1.776      ;
; -0.740 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.774      ;
; -0.735 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.064      ; 1.764      ;
; -0.706 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.743      ;
; -0.696 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.732      ;
; -0.662 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.698      ;
; -0.661 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.688      ;
; -0.640 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.667      ;
; -0.608 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.642      ;
; -0.561 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.597      ;
; -0.505 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.052      ; 1.522      ;
; -0.501 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.528      ;
; -0.492 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.061      ; 1.518      ;
; -0.488 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.061      ; 1.514      ;
; -0.486 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.513      ;
; -0.480 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.061      ; 1.506      ;
; -0.479 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.062      ; 1.506      ;
; -0.475 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.069      ; 1.509      ;
; -0.471 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.061      ; 1.497      ;
; -0.427 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.463      ;
; 0.379  ; local_lcd:comb_94|set_Local:comb_115|P11[1]    ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; local_lcd:comb_94|set_Local:comb_115|P7[5]     ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; local_lcd:comb_94|set_Local:comb_115|P6[6]     ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; local_lcd:comb_94|set_Local:comb_115|S8[5]     ; local_lcd:comb_94|set_Local:comb_115|S8[5]                                                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; local_lcd:comb_94|set_Local:comb_115|S10[5]    ; local_lcd:comb_94|set_Local:comb_115|S10[5]                                                            ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.555 ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 0.000        ; 2.696      ; 0.657      ;
; -2.055 ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; -0.500       ; 2.696      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000010             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.535  ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_ST.000000             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.539  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.542  ; LCD_TEST:u5|LUT_INDEX[5]               ; LCD_TEST:u5|LUT_INDEX[5]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.546  ; LCD_TEST:u5|mLCD_Start                 ; LCD_TEST:u5|LCD_Controller:u0|preStart ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.547  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_Start                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.547  ; LCD_TEST:u5|mLCD_Start                 ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.575  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.841      ;
; 0.576  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.842      ;
; 0.654  ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.677  ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_Start                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.943      ;
; 0.712  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.002      ; 0.980      ;
; 0.743  ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.007      ;
; 0.788  ; LCD_TEST:u5|mDLY[0]                    ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.796  ; LCD_TEST:u5|mDLY[9]                    ; LCD_TEST:u5|mDLY[9]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.797  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000011             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.801  ; divisor_clock_50_1:comb_95|counter[23] ; divisor_clock_50_1:comb_95|counter[23] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; LCD_TEST:u5|mDLY[10]                   ; LCD_TEST:u5|mDLY[10]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; divisor_clock_50_1:comb_95|counter[3]  ; divisor_clock_50_1:comb_95|counter[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; divisor_clock_50_1:comb_95|counter[0]  ; divisor_clock_50_1:comb_95|counter[0]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; divisor_clock_50_1:comb_95|counter[9]  ; divisor_clock_50_1:comb_95|counter[9]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; divisor_clock_50_1:comb_95|counter[10] ; divisor_clock_50_1:comb_95|counter[10] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; LCD_TEST:u5|mDLY[2]                    ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; LCD_TEST:u5|LCD_Controller:u0|preStart ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; divisor_clock_50_1:comb_95|counter[7]  ; divisor_clock_50_1:comb_95|counter[7]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; LCD_TEST:u5|mDLY[4]                    ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; LCD_TEST:u5|mDLY[6]                    ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_TEST:u5|mDLY[7]                    ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; divisor_clock_50_1:comb_95|counter[5]  ; divisor_clock_50_1:comb_95|counter[5]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_TEST:u5|mDLY[11]                   ; LCD_TEST:u5|mDLY[11]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; LCD_TEST:u5|mLCD_ST.000010             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_Start                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_TEST:u5|mDLY[8]                    ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_TEST:u5|mDLY[13]                   ; LCD_TEST:u5|mDLY[13]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_TEST:u5|mDLY[16]                   ; LCD_TEST:u5|mDLY[16]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.819  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000001             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.823  ; LCD_TEST:u5|LUT_INDEX[5]               ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.089      ;
; 0.834  ; LCD_TEST:u5|mDLY[17]                   ; LCD_TEST:u5|mDLY[17]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; divisor_clock_50_1:comb_95|counter[15] ; divisor_clock_50_1:comb_95|counter[15] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; divisor_clock_50_1:comb_95|counter[17] ; divisor_clock_50_1:comb_95|counter[17] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; divisor_clock_50_1:comb_95|counter[2]  ; divisor_clock_50_1:comb_95|counter[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; divisor_clock_50_1:comb_95|counter[1]  ; divisor_clock_50_1:comb_95|counter[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; divisor_clock_50_1:comb_95|counter[4]  ; divisor_clock_50_1:comb_95|counter[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; divisor_clock_50_1:comb_95|counter[8]  ; divisor_clock_50_1:comb_95|counter[8]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.002      ; 1.109      ;
; 0.842  ; LCD_TEST:u5|LUT_INDEX[3]               ; LCD_TEST:u5|LUT_INDEX[3]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; LCD_TEST:u5|LUT_INDEX[0]               ; LCD_TEST:u5|LUT_INDEX[0]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; LCD_TEST:u5|mDLY[1]                    ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; LCD_TEST:u5|mDLY[3]                    ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_TEST:u5|mDLY[12]                   ; LCD_TEST:u5|mDLY[12]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_TEST:u5|mDLY[14]                   ; LCD_TEST:u5|mDLY[14]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_TEST:u5|mDLY[5]                    ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_TEST:u5|mDLY[15]                   ; LCD_TEST:u5|mDLY[15]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.850  ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_ST.000010             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.862  ; LCD_TEST:u5|LUT_INDEX[1]               ; LCD_TEST:u5|LUT_INDEX[1]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.862  ; LCD_TEST:u5|LUT_INDEX[4]               ; LCD_TEST:u5|LUT_INDEX[4]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.866  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.132      ;
; 0.869  ; LCD_TEST:u5|LUT_INDEX[2]               ; LCD_TEST:u5|LUT_INDEX[2]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.135      ;
; 0.952  ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.218      ;
; 1.013  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.002      ; 1.281      ;
; 1.048  ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.312      ;
; 1.049  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.002      ; 1.317      ;
; 1.058  ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.324      ;
; 1.059  ; divisor_clock_50_1:comb_95|counter[24] ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.325      ;
; 1.071  ; LCD_TEST:u5|LUT_INDEX[3]               ; LCD_TEST:u5|mLCD_DATA[7]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.021      ; 1.358      ;
; 1.079  ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_ST.000001             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.345      ;
; 1.100  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.366      ;
; 1.107  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.373      ;
; 1.108  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.374      ;
; 1.108  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.374      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.130  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 1.394      ;
; 1.179  ; LCD_TEST:u5|mDLY[9]                    ; LCD_TEST:u5|mDLY[10]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.445      ;
; 1.182  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.448      ;
; 1.184  ; LCD_TEST:u5|mDLY[10]                   ; LCD_TEST:u5|mDLY[11]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.189  ; divisor_clock_50_1:comb_95|counter[9]  ; divisor_clock_50_1:comb_95|counter[10] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; divisor_clock_50_1:comb_95|counter[0]  ; divisor_clock_50_1:comb_95|counter[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; divisor_clock_50_1:comb_95|counter[22] ; divisor_clock_50_1:comb_95|counter[23] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.191  ; LCD_TEST:u5|mDLY[2]                    ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; divisor_clock_50_1:comb_95|counter[7]  ; divisor_clock_50_1:comb_95|counter[8]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; LCD_TEST:u5|mDLY[4]                    ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; LCD_TEST:u5|mDLY[6]                    ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
+--------+----------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                             ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; local_lcd:comb_94|set_Local:comb_115|P11[1]    ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; local_lcd:comb_94|set_Local:comb_115|P7[5]     ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; local_lcd:comb_94|set_Local:comb_115|P6[6]     ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; local_lcd:comb_94|set_Local:comb_115|S8[5]     ; local_lcd:comb_94|set_Local:comb_115|S8[5]                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; local_lcd:comb_94|set_Local:comb_115|S10[5]    ; local_lcd:comb_94|set_Local:comb_115|S10[5]                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 1.197 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.463      ;
; 1.202 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.497      ;
; 1.206 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.509      ;
; 1.210 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.506      ;
; 1.211 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.506      ;
; 1.217 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.513      ;
; 1.219 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.514      ;
; 1.223 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.518      ;
; 1.232 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.528      ;
; 1.236 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.522      ;
; 1.331 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.339 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.642      ;
; 1.371 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.667      ;
; 1.392 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.688      ;
; 1.432 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.698      ;
; 1.466 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.064      ; 1.764      ;
; 1.466 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.732      ;
; 1.471 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.774      ;
; 1.474 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.068      ; 1.776      ;
; 1.476 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.743      ;
; 1.477 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.068      ; 1.779      ;
; 1.483 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.068      ; 1.785      ;
; 1.490 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.793      ;
; 1.492 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.778      ;
; 1.493 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.780      ;
; 1.494 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.068      ; 1.796      ;
; 1.495 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.798      ;
; 1.498 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.784      ;
; 1.502 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.789      ;
; 1.506 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.793      ;
; 1.519 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.805      ;
; 1.536 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.823      ;
; 1.536 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.832      ;
; 1.545 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 1.842      ;
; 1.547 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.809      ;
; 1.555 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.005     ; 1.816      ;
; 1.555 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.822      ;
; 1.559 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.855      ;
; 1.567 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.863      ;
; 1.581 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 1.877      ;
; 1.609 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.876      ;
; 1.614 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.881      ;
; 1.632 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.935      ;
; 1.650 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 1.953      ;
; 1.653 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.940      ;
; 1.663 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.950      ;
; 1.669 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 1.956      ;
; 1.746 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.013      ;
; 1.760 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.027      ;
; 1.762 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 2.053      ;
; 1.766 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.033      ;
; 1.800 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 2.082      ;
; 1.807 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 2.103      ;
; 1.808 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 2.111      ;
; 1.809 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 2.105      ;
; 1.814 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.081      ;
; 1.826 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.113      ;
; 1.831 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 2.134      ;
; 1.832 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.119      ;
; 1.835 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 2.138      ;
; 1.840 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.127      ;
; 1.841 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.056      ; 2.131      ;
; 1.845 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 2.148      ;
; 1.856 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.143      ;
; 1.877 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.164      ;
; 1.879 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.047      ; 2.160      ;
; 1.907 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.174      ;
; 1.920 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.187      ;
; 1.921 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.188      ;
; 1.940 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.062      ; 2.236      ;
; 1.964 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 2.231      ;
; 2.084 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.069      ; 2.387      ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divisor_clock_50_1:comb_95|clk_out'                                                                                                                                                              ;
+-------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; deslocamento:comb_97|acende_verde_2[3]         ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.807      ;
; 0.735 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.000      ;
; 0.755 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.022      ;
; 0.755 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.022      ;
; 0.768 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.033      ;
; 0.814 ; deslocamento:comb_97|aux[7]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.997 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 0.996      ;
; 0.999 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.266      ;
; 1.059 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.326      ;
; 1.074 ; motorista:comb_96|liga_LED[3]                  ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 1.345      ;
; 1.078 ; motorista:comb_96|liga_LED[1]                  ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 1.349      ;
; 1.079 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.344      ;
; 1.085 ; motorista:comb_96|liga_LED[8]                  ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 1.356      ;
; 1.218 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.485      ;
; 1.302 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.301      ;
; 1.400 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 1.666      ;
; 1.497 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.764      ;
; 1.499 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.764      ;
; 1.543 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.547      ;
; 1.545 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.549      ;
; 1.548 ; deslocamento:comb_97|aux[7]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.813      ;
; 1.553 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C8[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.557      ;
; 1.570 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 1.836      ;
; 1.627 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 1.893      ;
; 1.637 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.636      ;
; 1.643 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.908      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L1[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C10[1]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M4[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C0[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.648 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.647      ;
; 1.680 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.679      ;
; 1.686 ; deslocamento:comb_97|aux[4]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.951      ;
; 1.691 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C8[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.695      ;
; 1.717 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C6[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.275     ; 1.708      ;
; 1.717 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C9[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.275     ; 1.708      ;
; 1.717 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C6[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.275     ; 1.708      ;
; 1.726 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.993      ;
; 1.770 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.774      ;
; 1.792 ; deslocamento:comb_97|aux[7]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 2.058      ;
; 1.822 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.826      ;
; 1.834 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.838      ;
; 1.837 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.841      ;
; 1.850 ; motorista:comb_96|liga_LED[0]                  ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.004      ; 2.120      ;
; 1.860 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.282     ; 1.844      ;
; 1.863 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.867      ;
; 1.863 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L1[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.867      ;
; 1.864 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.868      ;
; 1.866 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.870      ;
; 1.871 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 2.138      ;
; 1.879 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 2.144      ;
; 1.886 ; motorista:comb_96|liga_LED[5]                  ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 2.157      ;
; 1.887 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 2.153      ;
; 1.930 ; deslocamento:comb_97|aux[4]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 2.196      ;
; 1.937 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|M10[4]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.941      ;
; 1.942 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.941      ;
; 1.945 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.949      ;
; 1.948 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C7[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.952      ;
; 1.948 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.952      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L2[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L2[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L1[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C10[6]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C7[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M10[4]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.955 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 1.959      ;
; 1.973 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 2.240      ;
; 1.985 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 1.984      ;
; 2.029 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.028      ;
; 2.049 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.254     ; 2.061      ;
; 2.053 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 2.320      ;
; 2.082 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[8]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.264     ; 2.084      ;
; 2.086 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.262     ; 2.090      ;
; 2.115 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 2.382      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L1[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C10[1]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M5[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M4[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C0[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C6[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
; 2.134 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.267     ; 2.133      ;
+-------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[3]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[3]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[4]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[4]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[3]                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000011             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divisor_clock_50_1:comb_95|clk_out'                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|acende_verde_2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|acende_verde_2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C7[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C7[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M0[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M0[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M4[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M4[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M7[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M7[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[8]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; comb_95|clk_out|regout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; comb_95|clk_out|regout                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; CLOCK_50                           ; 8.555 ; 8.555 ; Rise       ; CLOCK_50                           ;
;  SW[15]   ; CLOCK_50                           ; 8.555 ; 8.555 ; Rise       ; CLOCK_50                           ;
; SW[*]     ; KEY[1]                             ; 6.579 ; 6.579 ; Rise       ; KEY[1]                             ;
;  SW[0]    ; KEY[1]                             ; 6.029 ; 6.029 ; Rise       ; KEY[1]                             ;
;  SW[1]    ; KEY[1]                             ; 5.883 ; 5.883 ; Rise       ; KEY[1]                             ;
;  SW[2]    ; KEY[1]                             ; 5.419 ; 5.419 ; Rise       ; KEY[1]                             ;
;  SW[3]    ; KEY[1]                             ; 4.692 ; 4.692 ; Rise       ; KEY[1]                             ;
;  SW[4]    ; KEY[1]                             ; 4.756 ; 4.756 ; Rise       ; KEY[1]                             ;
;  SW[5]    ; KEY[1]                             ; 4.625 ; 4.625 ; Rise       ; KEY[1]                             ;
;  SW[6]    ; KEY[1]                             ; 4.693 ; 4.693 ; Rise       ; KEY[1]                             ;
;  SW[7]    ; KEY[1]                             ; 6.352 ; 6.352 ; Rise       ; KEY[1]                             ;
;  SW[8]    ; KEY[1]                             ; 3.974 ; 3.974 ; Rise       ; KEY[1]                             ;
;  SW[13]   ; KEY[1]                             ; 5.635 ; 5.635 ; Rise       ; KEY[1]                             ;
;  SW[17]   ; KEY[1]                             ; 6.579 ; 6.579 ; Rise       ; KEY[1]                             ;
; SW[*]     ; divisor_clock_50_1:comb_95|clk_out ; 6.012 ; 6.012 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[14]   ; divisor_clock_50_1:comb_95|clk_out ; 6.012 ; 6.012 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[16]   ; divisor_clock_50_1:comb_95|clk_out ; 5.991 ; 5.991 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; CLOCK_50                           ; -5.021 ; -5.021 ; Rise       ; CLOCK_50                           ;
;  SW[15]   ; CLOCK_50                           ; -5.021 ; -5.021 ; Rise       ; CLOCK_50                           ;
; SW[*]     ; KEY[1]                             ; 0.044  ; 0.044  ; Rise       ; KEY[1]                             ;
;  SW[0]    ; KEY[1]                             ; -0.856 ; -0.856 ; Rise       ; KEY[1]                             ;
;  SW[1]    ; KEY[1]                             ; -0.988 ; -0.988 ; Rise       ; KEY[1]                             ;
;  SW[2]    ; KEY[1]                             ; -0.555 ; -0.555 ; Rise       ; KEY[1]                             ;
;  SW[3]    ; KEY[1]                             ; -0.116 ; -0.116 ; Rise       ; KEY[1]                             ;
;  SW[4]    ; KEY[1]                             ; -0.368 ; -0.368 ; Rise       ; KEY[1]                             ;
;  SW[5]    ; KEY[1]                             ; -0.163 ; -0.163 ; Rise       ; KEY[1]                             ;
;  SW[6]    ; KEY[1]                             ; 0.044  ; 0.044  ; Rise       ; KEY[1]                             ;
;  SW[7]    ; KEY[1]                             ; -0.824 ; -0.824 ; Rise       ; KEY[1]                             ;
;  SW[8]    ; KEY[1]                             ; -0.744 ; -0.744 ; Rise       ; KEY[1]                             ;
;  SW[13]   ; KEY[1]                             ; -4.970 ; -4.970 ; Rise       ; KEY[1]                             ;
;  SW[17]   ; KEY[1]                             ; -4.958 ; -4.958 ; Rise       ; KEY[1]                             ;
; SW[*]     ; divisor_clock_50_1:comb_95|clk_out ; -4.066 ; -4.066 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[14]   ; divisor_clock_50_1:comb_95|clk_out ; -4.124 ; -4.124 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[16]   ; divisor_clock_50_1:comb_95|clk_out ; -4.066 ; -4.066 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                           ; 8.936  ; 8.936  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[0] ; CLOCK_50                           ; 7.962  ; 7.962  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[1] ; CLOCK_50                           ; 8.936  ; 8.936  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[2] ; CLOCK_50                           ; 8.001  ; 8.001  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[3] ; CLOCK_50                           ; 8.846  ; 8.846  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[4] ; CLOCK_50                           ; 8.660  ; 8.660  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[5] ; CLOCK_50                           ; 8.735  ; 8.735  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[6] ; CLOCK_50                           ; 7.920  ; 7.920  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[7] ; CLOCK_50                           ; 8.440  ; 8.440  ; Rise       ; CLOCK_50                           ;
; LCD_EN       ; CLOCK_50                           ; 8.727  ; 8.727  ; Rise       ; CLOCK_50                           ;
; LCD_RS       ; CLOCK_50                           ; 8.649  ; 8.649  ; Rise       ; CLOCK_50                           ;
; HEX4[*]      ; KEY[1]                             ; 12.317 ; 12.317 ; Rise       ; KEY[1]                             ;
;  HEX4[0]     ; KEY[1]                             ; 11.789 ; 11.789 ; Rise       ; KEY[1]                             ;
;  HEX4[1]     ; KEY[1]                             ; 11.097 ; 11.097 ; Rise       ; KEY[1]                             ;
;  HEX4[2]     ; KEY[1]                             ; 12.087 ; 12.087 ; Rise       ; KEY[1]                             ;
;  HEX4[3]     ; KEY[1]                             ; 12.266 ; 12.266 ; Rise       ; KEY[1]                             ;
;  HEX4[4]     ; KEY[1]                             ; 12.317 ; 12.317 ; Rise       ; KEY[1]                             ;
;  HEX4[5]     ; KEY[1]                             ; 10.714 ; 10.714 ; Rise       ; KEY[1]                             ;
;  HEX4[6]     ; KEY[1]                             ; 11.520 ; 11.520 ; Rise       ; KEY[1]                             ;
; HEX5[*]      ; KEY[1]                             ; 12.139 ; 12.139 ; Rise       ; KEY[1]                             ;
;  HEX5[0]     ; KEY[1]                             ; 11.072 ; 11.072 ; Rise       ; KEY[1]                             ;
;  HEX5[1]     ; KEY[1]                             ; 11.804 ; 11.804 ; Rise       ; KEY[1]                             ;
;  HEX5[2]     ; KEY[1]                             ; 11.644 ; 11.644 ; Rise       ; KEY[1]                             ;
;  HEX5[3]     ; KEY[1]                             ; 11.694 ; 11.694 ; Rise       ; KEY[1]                             ;
;  HEX5[4]     ; KEY[1]                             ; 8.769  ; 8.769  ; Rise       ; KEY[1]                             ;
;  HEX5[5]     ; KEY[1]                             ; 12.139 ; 12.139 ; Rise       ; KEY[1]                             ;
;  HEX5[6]     ; KEY[1]                             ; 11.505 ; 11.505 ; Rise       ; KEY[1]                             ;
; HEX6[*]      ; KEY[1]                             ; 12.691 ; 12.691 ; Rise       ; KEY[1]                             ;
;  HEX6[0]     ; KEY[1]                             ; 11.729 ; 11.729 ; Rise       ; KEY[1]                             ;
;  HEX6[1]     ; KEY[1]                             ; 12.463 ; 12.463 ; Rise       ; KEY[1]                             ;
;  HEX6[2]     ; KEY[1]                             ; 12.691 ; 12.691 ; Rise       ; KEY[1]                             ;
;  HEX6[3]     ; KEY[1]                             ; 11.781 ; 11.781 ; Rise       ; KEY[1]                             ;
;  HEX6[4]     ; KEY[1]                             ; 11.824 ; 11.824 ; Rise       ; KEY[1]                             ;
;  HEX6[5]     ; KEY[1]                             ; 12.271 ; 12.271 ; Rise       ; KEY[1]                             ;
;  HEX6[6]     ; KEY[1]                             ; 11.628 ; 11.628 ; Rise       ; KEY[1]                             ;
; HEX7[*]      ; KEY[1]                             ; 11.047 ; 11.047 ; Rise       ; KEY[1]                             ;
;  HEX7[1]     ; KEY[1]                             ; 11.047 ; 11.047 ; Rise       ; KEY[1]                             ;
;  HEX7[2]     ; KEY[1]                             ; 11.017 ; 11.017 ; Rise       ; KEY[1]                             ;
; HEX0[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.568  ; 8.568  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[0]     ; divisor_clock_50_1:comb_95|clk_out ; 7.460  ; 7.460  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.568  ; 8.568  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.683  ; 7.683  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.134  ; 8.134  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[5]     ; divisor_clock_50_1:comb_95|clk_out ; 7.762  ; 7.762  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX1[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.324  ; 9.324  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.952  ; 8.952  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[1]     ; divisor_clock_50_1:comb_95|clk_out ; 9.324  ; 9.324  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.075  ; 9.075  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[5]     ; divisor_clock_50_1:comb_95|clk_out ; 8.957  ; 8.957  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX2[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.197  ; 9.197  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[2]     ; divisor_clock_50_1:comb_95|clk_out ; 9.103  ; 9.103  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[4]     ; divisor_clock_50_1:comb_95|clk_out ; 9.197  ; 9.197  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX3[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.935  ; 8.935  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.933  ; 8.933  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.935  ; 8.935  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[3]     ; divisor_clock_50_1:comb_95|clk_out ; 8.662  ; 8.662  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX4[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.129  ; 9.129  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.586  ; 8.586  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[1]     ; divisor_clock_50_1:comb_95|clk_out ; 7.893  ; 7.893  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.934  ; 8.934  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.129  ; 9.129  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[6]     ; divisor_clock_50_1:comb_95|clk_out ; 7.973  ; 7.973  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX5[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.285  ; 9.285  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.136  ; 8.136  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.675  ; 8.675  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[2]     ; divisor_clock_50_1:comb_95|clk_out ; 9.285  ; 9.285  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.516  ; 7.516  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.299  ; 8.299  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[5]     ; divisor_clock_50_1:comb_95|clk_out ; 9.260  ; 9.260  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[6]     ; divisor_clock_50_1:comb_95|clk_out ; 8.237  ; 8.237  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX6[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.800  ; 9.800  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[1]     ; divisor_clock_50_1:comb_95|clk_out ; 9.172  ; 9.172  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.485  ; 8.485  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[3]     ; divisor_clock_50_1:comb_95|clk_out ; 8.266  ; 8.266  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[4]     ; divisor_clock_50_1:comb_95|clk_out ; 9.800  ; 9.800  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDG[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.709  ; 7.709  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[0]     ; divisor_clock_50_1:comb_95|clk_out ; 7.690  ; 7.690  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[1]     ; divisor_clock_50_1:comb_95|clk_out ; 7.690  ; 7.690  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[2]     ; divisor_clock_50_1:comb_95|clk_out ; 7.670  ; 7.670  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.670  ; 7.670  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[4]     ; divisor_clock_50_1:comb_95|clk_out ; 7.709  ; 7.709  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[5]     ; divisor_clock_50_1:comb_95|clk_out ; 7.699  ; 7.699  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[6]     ; divisor_clock_50_1:comb_95|clk_out ; 7.689  ; 7.689  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[7]     ; divisor_clock_50_1:comb_95|clk_out ; 7.639  ; 7.639  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDR[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.294  ; 9.294  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[0]     ; divisor_clock_50_1:comb_95|clk_out ; 9.286  ; 9.286  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.424  ; 8.424  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.548  ; 8.548  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.294  ; 9.294  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.781  ; 8.781  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[5]     ; divisor_clock_50_1:comb_95|clk_out ; 8.722  ; 8.722  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[6]     ; divisor_clock_50_1:comb_95|clk_out ; 8.772  ; 8.772  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[7]     ; divisor_clock_50_1:comb_95|clk_out ; 9.051  ; 9.051  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[8]     ; divisor_clock_50_1:comb_95|clk_out ; 7.650  ; 7.650  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                           ; 7.920  ; 7.920  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[0] ; CLOCK_50                           ; 7.962  ; 7.962  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[1] ; CLOCK_50                           ; 8.936  ; 8.936  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[2] ; CLOCK_50                           ; 8.001  ; 8.001  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[3] ; CLOCK_50                           ; 8.846  ; 8.846  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[4] ; CLOCK_50                           ; 8.660  ; 8.660  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[5] ; CLOCK_50                           ; 8.735  ; 8.735  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[6] ; CLOCK_50                           ; 7.920  ; 7.920  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[7] ; CLOCK_50                           ; 8.440  ; 8.440  ; Rise       ; CLOCK_50                           ;
; LCD_EN       ; CLOCK_50                           ; 8.727  ; 8.727  ; Rise       ; CLOCK_50                           ;
; LCD_RS       ; CLOCK_50                           ; 8.649  ; 8.649  ; Rise       ; CLOCK_50                           ;
; HEX4[*]      ; KEY[1]                             ; 10.714 ; 10.714 ; Rise       ; KEY[1]                             ;
;  HEX4[0]     ; KEY[1]                             ; 11.789 ; 11.789 ; Rise       ; KEY[1]                             ;
;  HEX4[1]     ; KEY[1]                             ; 11.097 ; 11.097 ; Rise       ; KEY[1]                             ;
;  HEX4[2]     ; KEY[1]                             ; 12.087 ; 12.087 ; Rise       ; KEY[1]                             ;
;  HEX4[3]     ; KEY[1]                             ; 12.266 ; 12.266 ; Rise       ; KEY[1]                             ;
;  HEX4[4]     ; KEY[1]                             ; 12.317 ; 12.317 ; Rise       ; KEY[1]                             ;
;  HEX4[5]     ; KEY[1]                             ; 10.714 ; 10.714 ; Rise       ; KEY[1]                             ;
;  HEX4[6]     ; KEY[1]                             ; 11.520 ; 11.520 ; Rise       ; KEY[1]                             ;
; HEX5[*]      ; KEY[1]                             ; 8.769  ; 8.769  ; Rise       ; KEY[1]                             ;
;  HEX5[0]     ; KEY[1]                             ; 11.072 ; 11.072 ; Rise       ; KEY[1]                             ;
;  HEX5[1]     ; KEY[1]                             ; 11.804 ; 11.804 ; Rise       ; KEY[1]                             ;
;  HEX5[2]     ; KEY[1]                             ; 11.644 ; 11.644 ; Rise       ; KEY[1]                             ;
;  HEX5[3]     ; KEY[1]                             ; 11.694 ; 11.694 ; Rise       ; KEY[1]                             ;
;  HEX5[4]     ; KEY[1]                             ; 8.769  ; 8.769  ; Rise       ; KEY[1]                             ;
;  HEX5[5]     ; KEY[1]                             ; 12.139 ; 12.139 ; Rise       ; KEY[1]                             ;
;  HEX5[6]     ; KEY[1]                             ; 11.505 ; 11.505 ; Rise       ; KEY[1]                             ;
; HEX6[*]      ; KEY[1]                             ; 11.628 ; 11.628 ; Rise       ; KEY[1]                             ;
;  HEX6[0]     ; KEY[1]                             ; 11.729 ; 11.729 ; Rise       ; KEY[1]                             ;
;  HEX6[1]     ; KEY[1]                             ; 12.463 ; 12.463 ; Rise       ; KEY[1]                             ;
;  HEX6[2]     ; KEY[1]                             ; 12.691 ; 12.691 ; Rise       ; KEY[1]                             ;
;  HEX6[3]     ; KEY[1]                             ; 11.781 ; 11.781 ; Rise       ; KEY[1]                             ;
;  HEX6[4]     ; KEY[1]                             ; 11.824 ; 11.824 ; Rise       ; KEY[1]                             ;
;  HEX6[5]     ; KEY[1]                             ; 12.271 ; 12.271 ; Rise       ; KEY[1]                             ;
;  HEX6[6]     ; KEY[1]                             ; 11.628 ; 11.628 ; Rise       ; KEY[1]                             ;
; HEX7[*]      ; KEY[1]                             ; 11.017 ; 11.017 ; Rise       ; KEY[1]                             ;
;  HEX7[1]     ; KEY[1]                             ; 11.047 ; 11.047 ; Rise       ; KEY[1]                             ;
;  HEX7[2]     ; KEY[1]                             ; 11.017 ; 11.017 ; Rise       ; KEY[1]                             ;
; HEX0[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.460  ; 7.460  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[0]     ; divisor_clock_50_1:comb_95|clk_out ; 7.460  ; 7.460  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.568  ; 8.568  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.683  ; 7.683  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.134  ; 8.134  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[5]     ; divisor_clock_50_1:comb_95|clk_out ; 7.762  ; 7.762  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX1[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.952  ; 8.952  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.952  ; 8.952  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[1]     ; divisor_clock_50_1:comb_95|clk_out ; 9.324  ; 9.324  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.075  ; 9.075  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[5]     ; divisor_clock_50_1:comb_95|clk_out ; 8.957  ; 8.957  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX2[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.103  ; 9.103  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[2]     ; divisor_clock_50_1:comb_95|clk_out ; 9.103  ; 9.103  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[4]     ; divisor_clock_50_1:comb_95|clk_out ; 9.197  ; 9.197  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX3[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.662  ; 8.662  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.933  ; 8.933  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.935  ; 8.935  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[3]     ; divisor_clock_50_1:comb_95|clk_out ; 8.662  ; 8.662  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX4[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.893  ; 7.893  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.586  ; 8.586  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[1]     ; divisor_clock_50_1:comb_95|clk_out ; 7.893  ; 7.893  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.934  ; 8.934  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.129  ; 9.129  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[6]     ; divisor_clock_50_1:comb_95|clk_out ; 7.973  ; 7.973  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX5[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.516  ; 7.516  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.136  ; 8.136  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.675  ; 8.675  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[2]     ; divisor_clock_50_1:comb_95|clk_out ; 9.285  ; 9.285  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.516  ; 7.516  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.299  ; 8.299  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[5]     ; divisor_clock_50_1:comb_95|clk_out ; 9.260  ; 9.260  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[6]     ; divisor_clock_50_1:comb_95|clk_out ; 8.237  ; 8.237  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX6[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.266  ; 8.266  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[1]     ; divisor_clock_50_1:comb_95|clk_out ; 9.172  ; 9.172  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.485  ; 8.485  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[3]     ; divisor_clock_50_1:comb_95|clk_out ; 8.266  ; 8.266  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[4]     ; divisor_clock_50_1:comb_95|clk_out ; 9.800  ; 9.800  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDG[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.639  ; 7.639  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[0]     ; divisor_clock_50_1:comb_95|clk_out ; 7.690  ; 7.690  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[1]     ; divisor_clock_50_1:comb_95|clk_out ; 7.690  ; 7.690  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[2]     ; divisor_clock_50_1:comb_95|clk_out ; 7.670  ; 7.670  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.670  ; 7.670  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[4]     ; divisor_clock_50_1:comb_95|clk_out ; 7.709  ; 7.709  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[5]     ; divisor_clock_50_1:comb_95|clk_out ; 7.699  ; 7.699  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[6]     ; divisor_clock_50_1:comb_95|clk_out ; 7.689  ; 7.689  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[7]     ; divisor_clock_50_1:comb_95|clk_out ; 7.639  ; 7.639  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDR[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.650  ; 7.650  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[0]     ; divisor_clock_50_1:comb_95|clk_out ; 9.286  ; 9.286  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.424  ; 8.424  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.548  ; 8.548  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.294  ; 9.294  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.781  ; 8.781  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[5]     ; divisor_clock_50_1:comb_95|clk_out ; 8.722  ; 8.722  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[6]     ; divisor_clock_50_1:comb_95|clk_out ; 8.772  ; 8.772  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[7]     ; divisor_clock_50_1:comb_95|clk_out ; 9.051  ; 9.051  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[8]     ; divisor_clock_50_1:comb_95|clk_out ; 7.650  ; 7.650  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[15]     ; HEX0[0]     ;        ; 11.164 ; 11.164 ;        ;
; SW[15]     ; HEX0[1]     ;        ; 10.064 ; 10.064 ;        ;
; SW[15]     ; HEX0[2]     ;        ; 11.618 ; 11.618 ;        ;
; SW[15]     ; HEX0[3]     ;        ; 11.387 ; 11.387 ;        ;
; SW[15]     ; HEX0[4]     ;        ; 10.894 ; 10.894 ;        ;
; SW[15]     ; HEX0[5]     ;        ; 11.388 ; 11.388 ;        ;
; SW[15]     ; HEX0[6]     ;        ; 9.841  ; 9.841  ;        ;
; SW[15]     ; HEX1[0]     ;        ; 12.002 ; 12.002 ;        ;
; SW[15]     ; HEX1[1]     ;        ; 11.597 ; 11.597 ;        ;
; SW[15]     ; HEX1[2]     ;        ; 10.098 ; 10.098 ;        ;
; SW[15]     ; HEX1[3]     ;        ; 12.125 ; 12.125 ;        ;
; SW[15]     ; HEX1[5]     ;        ; 12.288 ; 12.288 ;        ;
; SW[15]     ; HEX1[6]     ;        ; 10.432 ; 10.432 ;        ;
; SW[15]     ; HEX2[0]     ;        ; 10.432 ; 10.432 ;        ;
; SW[15]     ; HEX2[1]     ;        ; 10.455 ; 10.455 ;        ;
; SW[15]     ; HEX2[2]     ;        ; 12.153 ; 12.153 ;        ;
; SW[15]     ; HEX2[3]     ;        ; 10.505 ; 10.505 ;        ;
; SW[15]     ; HEX2[4]     ;        ; 11.957 ; 11.957 ;        ;
; SW[15]     ; HEX2[6]     ;        ; 10.449 ; 10.449 ;        ;
; SW[15]     ; HEX3[0]     ;        ; 11.229 ; 11.229 ;        ;
; SW[15]     ; HEX3[1]     ;        ; 11.208 ; 11.208 ;        ;
; SW[15]     ; HEX3[2]     ;        ; 10.467 ; 10.467 ;        ;
; SW[15]     ; HEX3[3]     ;        ; 10.958 ; 10.958 ;        ;
; SW[15]     ; HEX3[5]     ;        ; 10.720 ; 10.720 ;        ;
; SW[15]     ; HEX3[6]     ;        ; 10.730 ; 10.730 ;        ;
; SW[15]     ; HEX4[0]     ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[15]     ; HEX4[1]     ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; SW[15]     ; HEX4[2]     ; 12.001 ; 12.001 ; 12.001 ; 12.001 ;
; SW[15]     ; HEX4[3]     ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; SW[15]     ; HEX4[4]     ;        ; 11.951 ; 11.951 ;        ;
; SW[15]     ; HEX4[5]     ;        ; 10.993 ; 10.993 ;        ;
; SW[15]     ; HEX4[6]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[15]     ; HEX5[0]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; SW[15]     ; HEX5[1]     ; 11.833 ; 11.833 ; 11.833 ; 11.833 ;
; SW[15]     ; HEX5[2]     ; 11.755 ; 11.755 ; 11.755 ; 11.755 ;
; SW[15]     ; HEX5[3]     ; 11.134 ; 11.134 ; 11.134 ; 11.134 ;
; SW[15]     ; HEX5[4]     ; 11.229 ; 11.229 ; 11.229 ; 11.229 ;
; SW[15]     ; HEX5[5]     ; 12.312 ; 12.312 ; 12.312 ; 12.312 ;
; SW[15]     ; HEX5[6]     ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; SW[15]     ; HEX6[0]     ;        ; 10.034 ; 10.034 ;        ;
; SW[15]     ; HEX6[1]     ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; SW[15]     ; HEX6[2]     ; 12.187 ; 12.187 ; 12.187 ; 12.187 ;
; SW[15]     ; HEX6[3]     ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; SW[15]     ; HEX6[4]     ; 11.847 ; 11.847 ; 11.847 ; 11.847 ;
; SW[15]     ; HEX6[5]     ;        ; 11.123 ; 11.123 ;        ;
; SW[15]     ; HEX6[6]     ;        ; 12.271 ; 12.271 ;        ;
; SW[15]     ; HEX7[1]     ; 11.655 ;        ;        ; 11.655 ;
; SW[15]     ; HEX7[2]     ; 11.625 ;        ;        ; 11.625 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[15]     ; HEX0[0]     ;        ; 11.164 ; 11.164 ;        ;
; SW[15]     ; HEX0[1]     ;        ; 10.064 ; 10.064 ;        ;
; SW[15]     ; HEX0[2]     ;        ; 11.618 ; 11.618 ;        ;
; SW[15]     ; HEX0[3]     ;        ; 11.387 ; 11.387 ;        ;
; SW[15]     ; HEX0[4]     ;        ; 10.894 ; 10.894 ;        ;
; SW[15]     ; HEX0[5]     ;        ; 11.388 ; 11.388 ;        ;
; SW[15]     ; HEX0[6]     ;        ; 9.841  ; 9.841  ;        ;
; SW[15]     ; HEX1[0]     ;        ; 12.002 ; 12.002 ;        ;
; SW[15]     ; HEX1[1]     ;        ; 11.597 ; 11.597 ;        ;
; SW[15]     ; HEX1[2]     ;        ; 10.098 ; 10.098 ;        ;
; SW[15]     ; HEX1[3]     ;        ; 12.125 ; 12.125 ;        ;
; SW[15]     ; HEX1[5]     ;        ; 12.288 ; 12.288 ;        ;
; SW[15]     ; HEX1[6]     ;        ; 10.432 ; 10.432 ;        ;
; SW[15]     ; HEX2[0]     ;        ; 10.432 ; 10.432 ;        ;
; SW[15]     ; HEX2[1]     ;        ; 10.455 ; 10.455 ;        ;
; SW[15]     ; HEX2[2]     ;        ; 12.153 ; 12.153 ;        ;
; SW[15]     ; HEX2[3]     ;        ; 10.505 ; 10.505 ;        ;
; SW[15]     ; HEX2[4]     ;        ; 11.957 ; 11.957 ;        ;
; SW[15]     ; HEX2[6]     ;        ; 10.449 ; 10.449 ;        ;
; SW[15]     ; HEX3[0]     ;        ; 11.229 ; 11.229 ;        ;
; SW[15]     ; HEX3[1]     ;        ; 11.208 ; 11.208 ;        ;
; SW[15]     ; HEX3[2]     ;        ; 10.467 ; 10.467 ;        ;
; SW[15]     ; HEX3[3]     ;        ; 10.958 ; 10.958 ;        ;
; SW[15]     ; HEX3[5]     ;        ; 10.720 ; 10.720 ;        ;
; SW[15]     ; HEX3[6]     ;        ; 10.730 ; 10.730 ;        ;
; SW[15]     ; HEX4[0]     ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[15]     ; HEX4[1]     ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; SW[15]     ; HEX4[2]     ; 12.001 ; 12.001 ; 12.001 ; 12.001 ;
; SW[15]     ; HEX4[3]     ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; SW[15]     ; HEX4[4]     ;        ; 11.951 ; 11.951 ;        ;
; SW[15]     ; HEX4[5]     ;        ; 10.993 ; 10.993 ;        ;
; SW[15]     ; HEX4[6]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[15]     ; HEX5[0]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; SW[15]     ; HEX5[1]     ; 11.833 ; 11.833 ; 11.833 ; 11.833 ;
; SW[15]     ; HEX5[2]     ; 11.755 ; 11.755 ; 11.755 ; 11.755 ;
; SW[15]     ; HEX5[3]     ; 11.134 ; 11.134 ; 11.134 ; 11.134 ;
; SW[15]     ; HEX5[4]     ; 11.229 ; 11.229 ; 11.229 ; 11.229 ;
; SW[15]     ; HEX5[5]     ; 12.312 ; 12.312 ; 12.312 ; 12.312 ;
; SW[15]     ; HEX5[6]     ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; SW[15]     ; HEX6[0]     ;        ; 10.034 ; 10.034 ;        ;
; SW[15]     ; HEX6[1]     ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; SW[15]     ; HEX6[2]     ; 12.187 ; 12.187 ; 12.187 ; 12.187 ;
; SW[15]     ; HEX6[3]     ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; SW[15]     ; HEX6[4]     ; 11.847 ; 11.847 ; 11.847 ; 11.847 ;
; SW[15]     ; HEX6[5]     ;        ; 11.123 ; 11.123 ;        ;
; SW[15]     ; HEX6[6]     ;        ; 12.271 ; 12.271 ;        ;
; SW[15]     ; HEX7[1]     ; 11.655 ;        ;        ; 11.655 ;
; SW[15]     ; HEX7[2]     ; 11.625 ;        ;        ; 11.625 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; divisor_clock_50_1:comb_95|clk_out ; -1.219 ; -47.637       ;
; CLOCK_50                           ; -1.020 ; -30.716       ;
; KEY[1]                             ; -0.039 ; -0.039        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -1.595 ; -1.595        ;
; KEY[1]                             ; 0.215  ; 0.000         ;
; divisor_clock_50_1:comb_95|clk_out ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; KEY[1]                             ; -1.423 ; -158.064      ;
; CLOCK_50                           ; -1.380 ; -78.380       ;
; divisor_clock_50_1:comb_95|clk_out ; -0.500 ; -49.000       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divisor_clock_50_1:comb_95|clk_out'                                                                                                                                                   ;
+--------+------------------------------------------------+-----------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                     ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.219 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 2.074      ;
; -1.099 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[7] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.978      ;
; -1.099 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[6] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.978      ;
; -1.099 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[4] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.978      ;
; -1.099 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[2] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.978      ;
; -1.096 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[7] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 2.130      ;
; -1.096 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[6] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 2.130      ;
; -1.096 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[4] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 2.130      ;
; -1.096 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[2] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.002      ; 2.130      ;
; -1.092 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 1.947      ;
; -1.082 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[7] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.159     ; 1.955      ;
; -1.082 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[6] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.159     ; 1.955      ;
; -1.082 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[4] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.159     ; 1.955      ;
; -1.082 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[2] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.159     ; 1.955      ;
; -1.080 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[7] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.959      ;
; -1.080 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[6] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.959      ;
; -1.080 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[4] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.959      ;
; -1.080 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[2] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.959      ;
; -1.079 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[7] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.958      ;
; -1.079 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[6] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.958      ;
; -1.079 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[4] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.958      ;
; -1.079 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[2] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.958      ;
; -1.065 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[7] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.098      ;
; -1.065 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[6] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.098      ;
; -1.065 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[4] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.098      ;
; -1.065 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[2] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.098      ;
; -1.062 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C8[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.158     ; 1.936      ;
; -1.052 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 1.907      ;
; -1.029 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[7] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[6] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[4] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[2] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.061      ;
; -1.027 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 1.882      ;
; -1.017 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.170     ; 1.879      ;
; -1.017 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.170     ; 1.879      ;
; -1.017 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.170     ; 1.879      ;
; -1.014 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C12[0]    ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.171     ; 1.875      ;
; -1.014 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M10[2]    ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.171     ; 1.875      ;
; -1.014 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C2[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.171     ; 1.875      ;
; -1.011 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[7] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.890      ;
; -1.011 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[6] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.890      ;
; -1.011 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[4] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.890      ;
; -1.011 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; deslocamento:comb_97|aux[2] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.890      ;
; -1.010 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C6[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.170     ; 1.872      ;
; -1.010 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C9[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.170     ; 1.872      ;
; -1.010 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C6[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.170     ; 1.872      ;
; -1.008 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[5] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.886      ;
; -1.008 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[3] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.886      ;
; -1.008 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; deslocamento:comb_97|aux[1] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.886      ;
; -1.008 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 1.863      ;
; -1.007 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C12[0]    ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.171     ; 1.868      ;
; -1.007 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M10[2]    ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.171     ; 1.868      ;
; -1.007 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C2[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.171     ; 1.868      ;
; -1.005 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[5] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.038      ;
; -1.005 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.038      ;
; -1.005 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[1] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.001      ; 2.038      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L1[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C3[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C10[1]    ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[3]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[4]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M4[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C0[4]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M0[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.865      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[7] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.874      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[6] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.874      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[4] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.874      ;
; -0.995 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; deslocamento:comb_97|aux[2] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.153     ; 1.874      ;
; -0.991 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[5] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.160     ; 1.863      ;
; -0.991 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[3] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.160     ; 1.863      ;
; -0.991 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[1] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.160     ; 1.863      ;
; -0.989 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[5] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.867      ;
; -0.989 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[3] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.867      ;
; -0.989 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; deslocamento:comb_97|aux[1] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.867      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|L2[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|L1[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C3[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C10[1]    ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C9[3]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C5[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M5[4]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M5[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M4[0]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C5[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C0[4]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C6[1]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|M0[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.162     ; 1.858      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[5] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.866      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[3] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.866      ;
; -0.988 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; deslocamento:comb_97|aux[1] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.154     ; 1.866      ;
; -0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 1.837      ;
; -0.976 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C8[2]     ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; -0.177     ; 1.831      ;
; -0.974 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[5] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.006      ;
; -0.974 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.006      ;
; -0.974 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[1] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 1.000        ; 0.000      ; 2.006      ;
+--------+------------------------------------------------+-----------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                              ;
+--------+---------------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.020 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 2.049      ;
; -0.953 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.012      ; 1.997      ;
; -0.939 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 1.968      ;
; -0.904 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.012      ; 1.948      ;
; -0.894 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.926      ;
; -0.880 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 1.909      ;
; -0.863 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.019      ; 1.914      ;
; -0.855 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.012      ; 1.899      ;
; -0.842 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.874      ;
; -0.839 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.225      ; 2.096      ;
; -0.836 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.866      ;
; -0.823 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.010      ; 1.865      ;
; -0.816 ; divisor_clock_50_1:comb_95|counter[1]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.846      ;
; -0.793 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[5]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.010      ; 1.835      ;
; -0.785 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.231      ; 2.048      ;
; -0.781 ; divisor_clock_50_1:comb_95|counter[2]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.811      ;
; -0.769 ; motorista:comb_96|C10[6]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.212      ; 2.013      ;
; -0.768 ; motorista:comb_96|C5[0]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.231      ; 2.031      ;
; -0.765 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[22] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.795      ;
; -0.765 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.019      ; 1.816      ;
; -0.752 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.017      ; 1.801      ;
; -0.750 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.010      ; 1.792      ;
; -0.749 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.216      ; 1.997      ;
; -0.745 ; motorista:comb_96|M10[4]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.227      ; 2.004      ;
; -0.745 ; divisor_clock_50_1:comb_95|counter[1]       ; divisor_clock_50_1:comb_95|counter[22] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.775      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; LCD_TEST:u5|mDLY[5]                         ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; LCD_TEST:u5|mDLY[8]                         ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.768      ;
; -0.727 ; divisor_clock_50_1:comb_95|counter[3]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.757      ;
; -0.727 ; LCD_TEST:u5|LUT_INDEX[0]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.017      ; 1.776      ;
; -0.722 ; motorista:comb_96|C9[3]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.238      ; 1.992      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.721 ; LCD_TEST:u5|mDLY[6]                         ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.753      ;
; -0.712 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.710 ; motorista:comb_96|C7[1]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.215      ; 1.957      ;
; -0.710 ; divisor_clock_50_1:comb_95|counter[2]       ; divisor_clock_50_1:comb_95|counter[22] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.740      ;
; -0.705 ; motorista:comb_96|C12[5]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.212      ; 1.949      ;
; -0.704 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.234      ; 1.970      ;
; -0.696 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[5]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.010      ; 1.738      ;
; -0.694 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[20] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.724      ;
; -0.691 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[4]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.010      ; 1.733      ;
; -0.686 ; motorista:comb_96|C0[3]                     ; LCD_TEST:u5|mLCD_DATA[5]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.223      ; 1.941      ;
; -0.683 ; motorista:comb_96|C3[2]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.231      ; 1.946      ;
; -0.683 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.238      ; 1.953      ;
; -0.681 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.240      ; 1.953      ;
; -0.674 ; divisor_clock_50_1:comb_95|counter[1]       ; divisor_clock_50_1:comb_95|counter[20] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.704      ;
; -0.671 ; LCD_TEST:u5|LUT_INDEX[2]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.017      ; 1.720      ;
; -0.665 ; motorista:comb_96|C5[2]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.219      ; 1.916      ;
; -0.665 ; LCD_TEST:u5|LUT_INDEX[1]                    ; LCD_TEST:u5|mLCD_DATA[5]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.010      ; 1.707      ;
; -0.657 ; motorista:comb_96|C3[2]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.238      ; 1.927      ;
; -0.656 ; divisor_clock_50_1:comb_95|counter[3]       ; divisor_clock_50_1:comb_95|counter[22] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.686      ;
; -0.654 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[21] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.684      ;
; -0.652 ; divisor_clock_50_1:comb_95|counter[4]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.682      ;
; -0.647 ; LCD_TEST:u5|LUT_INDEX[4]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 1.676      ;
; -0.646 ; local_lcd:comb_94|set_Local:comb_115|P8[1]  ; LCD_TEST:u5|mLCD_DATA[1]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.093      ; 1.771      ;
; -0.645 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.215      ; 1.892      ;
; -0.644 ; motorista:comb_96|C0[4]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.238      ; 1.914      ;
; -0.643 ; motorista:comb_96|M5[4]                     ; LCD_TEST:u5|mLCD_DATA[3]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.238      ; 1.913      ;
; -0.639 ; divisor_clock_50_1:comb_95|counter[2]       ; divisor_clock_50_1:comb_95|counter[20] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.634 ; motorista:comb_96|C5[4]                     ; LCD_TEST:u5|mLCD_DATA[4]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.225      ; 1.891      ;
; -0.634 ; divisor_clock_50_1:comb_95|counter[1]       ; divisor_clock_50_1:comb_95|counter[21] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.664      ;
; -0.633 ; local_lcd:comb_94|set_Local:comb_115|P9[0]  ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.061      ; 1.726      ;
; -0.629 ; motorista:comb_96|C9[3]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.219      ; 1.880      ;
; -0.629 ; motorista:comb_96|C9[3]                     ; LCD_TEST:u5|mLCD_DATA[2]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.216      ; 1.877      ;
; -0.626 ; motorista:comb_96|C0[3]                     ; LCD_TEST:u5|mLCD_DATA[1]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.225      ; 1.883      ;
; -0.626 ; local_lcd:comb_94|set_Local:comb_115|P6[3]  ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.062      ; 1.720      ;
; -0.618 ; motorista:comb_96|C10[1]                    ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.219      ; 1.869      ;
; -0.614 ; motorista:comb_96|M5[1]                     ; LCD_TEST:u5|mLCD_DATA[0]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.219      ; 1.865      ;
; -0.614 ; LCD_TEST:u5|LUT_INDEX[5]                    ; LCD_TEST:u5|mLCD_DATA[2]               ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.003     ; 1.643      ;
; -0.613 ; motorista:comb_96|C8[1]                     ; LCD_TEST:u5|mLCD_DATA[5]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.225      ; 1.870      ;
; -0.610 ; motorista:comb_96|C12[0]                    ; LCD_TEST:u5|mLCD_DATA[6]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.245      ; 1.887      ;
; -0.606 ; divisor_clock_50_1:comb_95|counter[5]       ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.636      ;
; -0.605 ; motorista:comb_96|C0[4]                     ; LCD_TEST:u5|mLCD_DATA[4]               ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 1.000        ; 0.229      ; 1.866      ;
; -0.602 ; local_lcd:comb_94|set_Local:comb_115|P11[0] ; LCD_TEST:u5|mLCD_DATA[0]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.081      ; 1.715      ;
; -0.600 ; local_lcd:comb_94|set_Local:comb_115|S8[3]  ; LCD_TEST:u5|mLCD_DATA[2]               ; KEY[1]                             ; CLOCK_50    ; 1.000        ; 0.059      ; 1.691      ;
; -0.600 ; divisor_clock_50_1:comb_95|counter[0]       ; divisor_clock_50_1:comb_95|counter[19] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.630      ;
; -0.599 ; divisor_clock_50_1:comb_95|counter[2]       ; divisor_clock_50_1:comb_95|counter[21] ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; -0.002     ; 1.629      ;
; -0.598 ; LCD_TEST:u5|mDLY[7]                         ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 1.000        ; 0.000      ; 1.630      ;
+--------+---------------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                             ;
+--------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 1.112      ;
; 0.008  ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 1.058      ;
; 0.021  ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.012      ;
; 0.024  ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 1.009      ;
; 0.030  ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.052      ; 1.021      ;
; 0.032  ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 1.034      ;
; 0.039  ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 1.018      ;
; 0.044  ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.989      ;
; 0.046  ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.987      ;
; 0.047  ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 1.010      ;
; 0.058  ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.061      ; 1.002      ;
; 0.059  ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.998      ;
; 0.060  ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.973      ;
; 0.061  ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 1.012      ;
; 0.061  ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.972      ;
; 0.067  ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.990      ;
; 0.069  ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 1.004      ;
; 0.069  ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.988      ;
; 0.073  ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 1.000      ;
; 0.078  ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.054      ; 0.975      ;
; 0.082  ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.984      ;
; 0.084  ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.949      ;
; 0.086  ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.987      ;
; 0.106  ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.063      ; 0.956      ;
; 0.133  ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.924      ;
; 0.138  ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.919      ;
; 0.144  ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.913      ;
; 0.151  ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.882      ;
; 0.152  ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.921      ;
; 0.157  ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.900      ;
; 0.167  ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.906      ;
; 0.168  ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.057      ; 0.888      ;
; 0.171  ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.861      ;
; 0.174  ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.883      ;
; 0.177  ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.889      ;
; 0.177  ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.855      ;
; 0.178  ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 0.849      ;
; 0.178  ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.855      ;
; 0.178  ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.879      ;
; 0.181  ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.885      ;
; 0.182  ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.851      ;
; 0.183  ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.057      ; 0.873      ;
; 0.183  ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.058      ; 0.874      ;
; 0.184  ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.057      ; 0.872      ;
; 0.188  ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 0.841      ;
; 0.188  ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.885      ;
; 0.189  ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.073      ; 0.883      ;
; 0.190  ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.876      ;
; 0.191  ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.882      ;
; 0.196  ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.068      ; 0.871      ;
; 0.198  ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.073      ; 0.874      ;
; 0.198  ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.073      ; 0.874      ;
; 0.202  ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.073      ; 0.870      ;
; 0.205  ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.861      ;
; 0.206  ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 0.827      ;
; 0.207  ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.866      ;
; 0.244  ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.070      ; 0.825      ;
; 0.252  ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.780      ;
; 0.264  ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.802      ;
; 0.273  ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.793      ;
; 0.295  ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.778      ;
; 0.297  ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.057      ; 0.759      ;
; 0.303  ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.763      ;
; 0.306  ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.066      ; 0.759      ;
; 0.307  ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.725      ;
; 0.308  ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.758      ;
; 0.310  ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.066      ; 0.755      ;
; 0.313  ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.067      ; 0.753      ;
; 0.315  ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.066      ; 0.750      ;
; 0.319  ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.074      ; 0.754      ;
; 0.321  ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.066      ; 0.744      ;
; 0.665  ; local_lcd:comb_94|set_Local:comb_115|P11[1]    ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; local_lcd:comb_94|set_Local:comb_115|P7[5]     ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; local_lcd:comb_94|set_Local:comb_115|P6[6]     ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; local_lcd:comb_94|set_Local:comb_115|S8[5]     ; local_lcd:comb_94|set_Local:comb_115|S8[5]                                                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; local_lcd:comb_94|set_Local:comb_115|S10[5]    ; local_lcd:comb_94|set_Local:comb_115|S10[5]                                                            ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.595 ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; 0.000        ; 1.669      ; 0.367      ;
; -1.095 ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out     ; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50    ; -0.500       ; 1.669      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000010             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; LCD_TEST:u5|LUT_INDEX[5]               ; LCD_TEST:u5|LUT_INDEX[5]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.253  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_Start                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.255  ; LCD_TEST:u5|mLCD_Start                 ; LCD_TEST:u5|LCD_Controller:u0|preStart ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; LCD_TEST:u5|mLCD_Start                 ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.265  ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_ST.000000             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.417      ;
; 0.268  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.420      ;
; 0.268  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.420      ;
; 0.269  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.421      ;
; 0.291  ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.305  ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_Start                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.457      ;
; 0.322  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.002      ; 0.476      ;
; 0.354  ; LCD_TEST:u5|mDLY[0]                    ; LCD_TEST:u5|mDLY[0]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_TEST:u5|mDLY[9]                    ; LCD_TEST:u5|mDLY[9]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; divisor_clock_50_1:comb_95|counter[23] ; divisor_clock_50_1:comb_95|counter[23] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LCD_TEST:u5|mDLY[10]                   ; LCD_TEST:u5|mDLY[10]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; divisor_clock_50_1:comb_95|counter[0]  ; divisor_clock_50_1:comb_95|counter[0]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; divisor_clock_50_1:comb_95|counter[3]  ; divisor_clock_50_1:comb_95|counter[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; divisor_clock_50_1:comb_95|counter[9]  ; divisor_clock_50_1:comb_95|counter[9]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; divisor_clock_50_1:comb_95|counter[10] ; divisor_clock_50_1:comb_95|counter[10] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 0.513      ;
; 0.364  ; LCD_TEST:u5|mDLY[2]                    ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; LCD_TEST:u5|mDLY[4]                    ; LCD_TEST:u5|mDLY[4]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; divisor_clock_50_1:comb_95|counter[5]  ; divisor_clock_50_1:comb_95|counter[5]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; divisor_clock_50_1:comb_95|counter[7]  ; divisor_clock_50_1:comb_95|counter[7]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_TEST:u5|mDLY[6]                    ; LCD_TEST:u5|mDLY[6]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_TEST:u5|mDLY[7]                    ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_TEST:u5|mDLY[8]                    ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_TEST:u5|mDLY[11]                   ; LCD_TEST:u5|mDLY[11]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_TEST:u5|mDLY[16]                   ; LCD_TEST:u5|mDLY[16]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_TEST:u5|mDLY[13]                   ; LCD_TEST:u5|mDLY[13]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_TEST:u5|LCD_Controller:u0|preStart ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; divisor_clock_50_1:comb_95|counter[15] ; divisor_clock_50_1:comb_95|counter[15] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; divisor_clock_50_1:comb_95|counter[17] ; divisor_clock_50_1:comb_95|counter[17] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000001             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_Start                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LCD_TEST:u5|mDLY[17]                   ; LCD_TEST:u5|mDLY[17]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.373  ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; LCD_TEST:u5|mLCD_ST.000010             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; divisor_clock_50_1:comb_95|counter[1]  ; divisor_clock_50_1:comb_95|counter[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; divisor_clock_50_1:comb_95|counter[2]  ; divisor_clock_50_1:comb_95|counter[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; divisor_clock_50_1:comb_95|counter[4]  ; divisor_clock_50_1:comb_95|counter[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_TEST:u5|LUT_INDEX[5]               ; LCD_TEST:u5|mLCD_DATA[0]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; divisor_clock_50_1:comb_95|counter[8]  ; divisor_clock_50_1:comb_95|counter[8]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_TEST:u5|mDLY[1]                    ; LCD_TEST:u5|mDLY[1]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_TEST:u5|mDLY[12]                   ; LCD_TEST:u5|mDLY[12]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_TEST:u5|mDLY[3]                    ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_TEST:u5|mDLY[5]                    ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_TEST:u5|mDLY[14]                   ; LCD_TEST:u5|mDLY[14]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_TEST:u5|mDLY[15]                   ; LCD_TEST:u5|mDLY[15]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_TEST:u5|mLCD_ST.000010             ; LCD_TEST:u5|mLCD_ST.000011             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; LCD_TEST:u5|LUT_INDEX[3]               ; LCD_TEST:u5|LUT_INDEX[3]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; LCD_TEST:u5|LUT_INDEX[0]               ; LCD_TEST:u5|LUT_INDEX[0]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.383  ; LCD_TEST:u5|LUT_INDEX[1]               ; LCD_TEST:u5|LUT_INDEX[1]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; LCD_TEST:u5|LUT_INDEX[4]               ; LCD_TEST:u5|LUT_INDEX[4]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.387  ; LCD_TEST:u5|LUT_INDEX[2]               ; LCD_TEST:u5|LUT_INDEX[2]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.390  ; LCD_TEST:u5|mLCD_ST.000001             ; LCD_TEST:u5|mLCD_ST.000010             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.392  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.399  ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.002      ; 0.553      ;
; 0.429  ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.581      ;
; 0.465  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|mStart   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 0.618      ;
; 0.470  ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ; LCD_TEST:u5|LCD_Controller:u0|oDone    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 0.623      ;
; 0.472  ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.002     ; 0.622      ;
; 0.477  ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.629      ;
; 0.484  ; divisor_clock_50_1:comb_95|counter[24] ; divisor_clock_50_1:comb_95|counter[24] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.636      ;
; 0.485  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.637      ;
; 0.488  ; LCD_TEST:u5|LUT_INDEX[3]               ; LCD_TEST:u5|mLCD_DATA[7]               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.019      ; 0.659      ;
; 0.492  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.493  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; LCD_TEST:u5|mDLY[9]                    ; LCD_TEST:u5|mDLY[10]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; LCD_TEST:u5|mDLY[10]                   ; LCD_TEST:u5|mDLY[11]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LCD_TEST:u5|mLCD_ST.000011             ; LCD_TEST:u5|mLCD_ST.000001             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.499  ; divisor_clock_50_1:comb_95|counter[9]  ; divisor_clock_50_1:comb_95|counter[10] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; divisor_clock_50_1:comb_95|counter[0]  ; divisor_clock_50_1:comb_95|counter[1]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; divisor_clock_50_1:comb_95|counter[22] ; divisor_clock_50_1:comb_95|counter[23] ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.502  ; LCD_TEST:u5|mDLY[2]                    ; LCD_TEST:u5|mDLY[3]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; LCD_TEST:u5|mDLY[4]                    ; LCD_TEST:u5|mDLY[5]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; LCD_TEST:u5|mDLY[6]                    ; LCD_TEST:u5|mDLY[7]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; LCD_TEST:u5|mDLY[7]                    ; LCD_TEST:u5|mDLY[8]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; divisor_clock_50_1:comb_95|counter[7]  ; divisor_clock_50_1:comb_95|counter[8]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; LCD_TEST:u5|mDLY[11]                   ; LCD_TEST:u5|mDLY[12]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_TEST:u5|mDLY[13]                   ; LCD_TEST:u5|mDLY[14]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; divisor_clock_50_1:comb_95|counter[6]  ; divisor_clock_50_1:comb_95|counter[7]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.514  ; divisor_clock_50_1:comb_95|counter[2]  ; divisor_clock_50_1:comb_95|counter[3]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; divisor_clock_50_1:comb_95|counter[4]  ; divisor_clock_50_1:comb_95|counter[5]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; divisor_clock_50_1:comb_95|counter[1]  ; divisor_clock_50_1:comb_95|counter[2]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; divisor_clock_50_1:comb_95|counter[8]  ; divisor_clock_50_1:comb_95|counter[9]  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; LCD_TEST:u5|mDLY[1]                    ; LCD_TEST:u5|mDLY[2]                    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; LCD_TEST:u5|mDLY[12]                   ; LCD_TEST:u5|mDLY[13]                   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
+--------+----------------------------------------+----------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                             ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; local_lcd:comb_94|set_Local:comb_115|P11[1]    ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; local_lcd:comb_94|set_Local:comb_115|P7[5]     ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; local_lcd:comb_94|set_Local:comb_115|P6[6]     ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; local_lcd:comb_94|set_Local:comb_115|S8[5]     ; local_lcd:comb_94|set_Local:comb_115|S8[5]                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; local_lcd:comb_94|set_Local:comb_115|S10[5]    ; local_lcd:comb_94|set_Local:comb_115|S10[5]                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.540 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.066      ; 0.744      ;
; 0.542 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.754      ;
; 0.546 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.066      ; 0.750      ;
; 0.548 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.753      ;
; 0.551 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.066      ; 0.755      ;
; 0.553 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.758      ;
; 0.555 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.066      ; 0.759      ;
; 0.558 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.763      ;
; 0.564 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.759      ;
; 0.566 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.778      ;
; 0.573 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.725      ;
; 0.588 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.793      ;
; 0.597 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.802      ;
; 0.617 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.070      ; 0.825      ;
; 0.628 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.780      ;
; 0.654 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.866      ;
; 0.656 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.861      ;
; 0.659 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.870      ;
; 0.663 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.874      ;
; 0.663 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.874      ;
; 0.665 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.068      ; 0.871      ;
; 0.670 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.882      ;
; 0.671 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.876      ;
; 0.672 ; local_lcd:comb_94|set_Local:comb_115|fim[5]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.073      ; 0.883      ;
; 0.673 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.885      ;
; 0.674 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.827      ;
; 0.677 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.872      ;
; 0.678 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.873      ;
; 0.678 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.874      ;
; 0.680 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.885      ;
; 0.683 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.879      ;
; 0.684 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.889      ;
; 0.687 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.883      ;
; 0.692 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 0.841      ;
; 0.693 ; local_lcd:comb_94|set_Local:comb_115|fim[7]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.057      ; 0.888      ;
; 0.694 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.906      ;
; 0.698 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.851      ;
; 0.702 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.005     ; 0.849      ;
; 0.702 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.855      ;
; 0.703 ; local_lcd:comb_94|set_Local:comb_115|fim[6]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.855      ;
; 0.704 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.900      ;
; 0.709 ; local_lcd:comb_94|set_Local:comb_115|fim[4]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.861      ;
; 0.709 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.921      ;
; 0.717 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.913      ;
; 0.723 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.919      ;
; 0.728 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.924      ;
; 0.729 ; local_lcd:comb_94|set_Local:comb_115|fim[3]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.882      ;
; 0.755 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.063      ; 0.956      ;
; 0.775 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 0.987      ;
; 0.779 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 0.984      ;
; 0.783 ; local_lcd:comb_94|set_Local:comb_115|fim[8]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.054      ; 0.975      ;
; 0.788 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 1.000      ;
; 0.792 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.988      ;
; 0.792 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 1.004      ;
; 0.794 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.990      ;
; 0.796 ; local_lcd:comb_94|set_Local:comb_115|fim[0]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.949      ;
; 0.800 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 1.012      ;
; 0.802 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 0.998      ;
; 0.803 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.061      ; 1.002      ;
; 0.814 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 1.010      ;
; 0.819 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.972      ;
; 0.820 ; local_lcd:comb_94|set_Local:comb_115|fim[1]    ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.973      ;
; 0.822 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.058      ; 1.018      ;
; 0.829 ; local_lcd:comb_94|set_Local:comb_115|fim[2]    ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 1.034      ;
; 0.831 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.052      ; 1.021      ;
; 0.834 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.987      ;
; 0.836 ; local_lcd:comb_94|set_Local:comb_115|inicio[0] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.989      ;
; 0.853 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.067      ; 1.058      ;
; 0.856 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.009      ;
; 0.856 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.009      ;
; 0.859 ; local_lcd:comb_94|set_Local:comb_115|inicio[1] ; preco:comb_99|h5[4]                                                                                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.012      ;
; 0.900 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.074      ; 1.112      ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divisor_clock_50_1:comb_95|clk_out'                                                                                                                                                              ;
+-------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; deslocamento:comb_97|acende_verde_2[3]         ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.403      ;
; 0.337 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.488      ;
; 0.351 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.504      ;
; 0.351 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.504      ;
; 0.355 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.506      ;
; 0.369 ; deslocamento:comb_97|aux[7]                    ; deslocamento:comb_97|aux[6]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.449 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.602      ;
; 0.486 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|aux[7]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.639      ;
; 0.494 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.645      ;
; 0.496 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.486      ;
; 0.509 ; motorista:comb_96|liga_LED[1]                  ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 0.666      ;
; 0.511 ; motorista:comb_96|liga_LED[3]                  ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 0.668      ;
; 0.530 ; motorista:comb_96|liga_LED[8]                  ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 0.687      ;
; 0.551 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[2]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.704      ;
; 0.624 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.614      ;
; 0.635 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.787      ;
; 0.666 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.817      ;
; 0.671 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[4]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.824      ;
; 0.673 ; deslocamento:comb_97|aux[7]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.824      ;
; 0.692 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.844      ;
; 0.722 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.874      ;
; 0.741 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.735      ;
; 0.742 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.893      ;
; 0.742 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.736      ;
; 0.750 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C8[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.744      ;
; 0.754 ; deslocamento:comb_97|aux[4]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.905      ;
; 0.766 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.919      ;
; 0.768 ; deslocamento:comb_97|aux[7]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.920      ;
; 0.782 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.772      ;
; 0.788 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.778      ;
; 0.812 ; motorista:comb_96|liga_LED[0]                  ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.004      ; 0.968      ;
; 0.817 ; deslocamento:comb_97|aux[5]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 0.970      ;
; 0.837 ; deslocamento:comb_97|aux[6]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 0.989      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L1[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C10[1]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M5[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M4[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C0[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C6[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.843 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M0[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.833      ;
; 0.844 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C8[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.838      ;
; 0.847 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 0.998      ;
; 0.847 ; local_lcd:comb_94|set_Local:comb_115|inicio[5] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.841      ;
; 0.849 ; deslocamento:comb_97|aux[4]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 1.001      ;
; 0.872 ; motorista:comb_96|liga_LED[5]                  ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.005      ; 1.029      ;
; 0.872 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.866      ;
; 0.873 ; local_lcd:comb_94|set_Local:comb_115|inicio[4] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.867      ;
; 0.874 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C6[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.170     ; 0.856      ;
; 0.874 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C9[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.170     ; 0.856      ;
; 0.874 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C6[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.170     ; 0.856      ;
; 0.875 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[8]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.028      ;
; 0.876 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.870      ;
; 0.895 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.889      ;
; 0.896 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.890      ;
; 0.903 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L1[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.897      ;
; 0.905 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.899      ;
; 0.910 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C5[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.900      ;
; 0.910 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.904      ;
; 0.916 ; local_lcd:comb_94|set_Local:comb_115|inicio[3] ; motorista:comb_96|C9[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.906      ;
; 0.917 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C8[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.177     ; 0.892      ;
; 0.922 ; deslocamento:comb_97|aux[8]                    ; deslocamento:comb_97|aux[0]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.073      ;
; 0.925 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|M10[4]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.919      ;
; 0.931 ; deslocamento:comb_97|aux[1]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.084      ;
; 0.932 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C7[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.926      ;
; 0.933 ; deslocamento:comb_97|aux[0]                    ; deslocamento:comb_97|aux[1]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.086      ;
; 0.935 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.929      ;
; 0.945 ; local_lcd:comb_94|set_Local:comb_115|inicio[2] ; motorista:comb_96|C5[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.162     ; 0.935      ;
; 0.961 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|aux[8]            ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.160     ; 0.953      ;
; 0.962 ; deslocamento:comb_97|aux[2]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.000      ; 1.114      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L2[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L2[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L1[0]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C10[6]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C7[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C12[5]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M10[4]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C9[1]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.982 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|M7[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 0.976      ;
; 0.988 ; deslocamento:comb_97|aux[3]                    ; deslocamento:comb_97|acende_verde_2[3] ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; 0.001      ; 1.141      ;
; 1.008 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|liga_LED[3]          ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.159     ; 1.001      ;
; 1.010 ; deslocamento:comb_97|aux[4]                    ; deslocamento:comb_97|aux[5]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.161      ;
; 1.010 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|liga_LED[0]          ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.159     ; 1.003      ;
; 1.011 ; deslocamento:comb_97|aux[4]                    ; deslocamento:comb_97|aux[3]            ; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.001     ; 1.162      ;
; 1.013 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|L2[3]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 1.007      ;
; 1.029 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C10[6]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 1.023      ;
; 1.029 ; local_lcd:comb_94|set_Local:comb_115|inicio[6] ; motorista:comb_96|C5[4]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.158     ; 1.023      ;
; 1.033 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|L3[2]                ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.149     ; 1.036      ;
; 1.034 ; local_lcd:comb_94|set_Local:comb_115|inicio[8] ; deslocamento:comb_97|acende_verde_2[3] ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.159     ; 1.027      ;
; 1.035 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|liga_LED[3]          ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.159     ; 1.028      ;
; 1.039 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|C10[0]               ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.159     ; 1.032      ;
; 1.040 ; local_lcd:comb_94|set_Local:comb_115|inicio[7] ; motorista:comb_96|liga_LED[0]          ; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 0.000        ; -0.159     ; 1.033      ;
+-------+------------------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; KEY[1] ; Rise       ; preco:comb_99|altsyncram:WideOr0_rtl_0|altsyncram_pv01:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[3]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[3]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P10[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[0]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[1]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[4]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[4]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P11[6]                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P6[6]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[3]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[4]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P7[5]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[0]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[1]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[2]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; local_lcd:comb_94|set_Local:comb_115|P8[3]                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:u5|mLCD_ST.000011             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divisor_clock_50_1:comb_95|clk_out'                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|acende_verde_2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|acende_verde_2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; deslocamento:comb_97|aux[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C0[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C10[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C12[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C6[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C7[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C7[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|C9[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L1[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L2[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|L3[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M0[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M0[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M10[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M4[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M4[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M5[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M7[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|M7[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; motorista:comb_96|liga_LED[8]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; comb_95|clk_out|regout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_clock_50_1:comb_95|clk_out ; Rise       ; comb_95|clk_out|regout                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; CLOCK_50                           ; 4.195 ; 4.195 ; Rise       ; CLOCK_50                           ;
;  SW[15]   ; CLOCK_50                           ; 4.195 ; 4.195 ; Rise       ; CLOCK_50                           ;
; SW[*]     ; KEY[1]                             ; 3.490 ; 3.490 ; Rise       ; KEY[1]                             ;
;  SW[0]    ; KEY[1]                             ; 2.481 ; 2.481 ; Rise       ; KEY[1]                             ;
;  SW[1]    ; KEY[1]                             ; 2.393 ; 2.393 ; Rise       ; KEY[1]                             ;
;  SW[2]    ; KEY[1]                             ; 2.212 ; 2.212 ; Rise       ; KEY[1]                             ;
;  SW[3]    ; KEY[1]                             ; 1.969 ; 1.969 ; Rise       ; KEY[1]                             ;
;  SW[4]    ; KEY[1]                             ; 2.002 ; 2.002 ; Rise       ; KEY[1]                             ;
;  SW[5]    ; KEY[1]                             ; 1.945 ; 1.945 ; Rise       ; KEY[1]                             ;
;  SW[6]    ; KEY[1]                             ; 1.957 ; 1.957 ; Rise       ; KEY[1]                             ;
;  SW[7]    ; KEY[1]                             ; 2.629 ; 2.629 ; Rise       ; KEY[1]                             ;
;  SW[8]    ; KEY[1]                             ; 1.730 ; 1.730 ; Rise       ; KEY[1]                             ;
;  SW[13]   ; KEY[1]                             ; 3.017 ; 3.017 ; Rise       ; KEY[1]                             ;
;  SW[17]   ; KEY[1]                             ; 3.490 ; 3.490 ; Rise       ; KEY[1]                             ;
; SW[*]     ; divisor_clock_50_1:comb_95|clk_out ; 3.215 ; 3.215 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[14]   ; divisor_clock_50_1:comb_95|clk_out ; 3.093 ; 3.093 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[16]   ; divisor_clock_50_1:comb_95|clk_out ; 3.215 ; 3.215 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; CLOCK_50                           ; -2.586 ; -2.586 ; Rise       ; CLOCK_50                           ;
;  SW[15]   ; CLOCK_50                           ; -2.586 ; -2.586 ; Rise       ; CLOCK_50                           ;
; SW[*]     ; KEY[1]                             ; 0.245  ; 0.245  ; Rise       ; KEY[1]                             ;
;  SW[0]    ; KEY[1]                             ; -0.240 ; -0.240 ; Rise       ; KEY[1]                             ;
;  SW[1]    ; KEY[1]                             ; -0.274 ; -0.274 ; Rise       ; KEY[1]                             ;
;  SW[2]    ; KEY[1]                             ; -0.104 ; -0.104 ; Rise       ; KEY[1]                             ;
;  SW[3]    ; KEY[1]                             ; 0.135  ; 0.135  ; Rise       ; KEY[1]                             ;
;  SW[4]    ; KEY[1]                             ; 0.034  ; 0.034  ; Rise       ; KEY[1]                             ;
;  SW[5]    ; KEY[1]                             ; 0.122  ; 0.122  ; Rise       ; KEY[1]                             ;
;  SW[6]    ; KEY[1]                             ; 0.245  ; 0.245  ; Rise       ; KEY[1]                             ;
;  SW[7]    ; KEY[1]                             ; -0.256 ; -0.256 ; Rise       ; KEY[1]                             ;
;  SW[8]    ; KEY[1]                             ; -0.209 ; -0.209 ; Rise       ; KEY[1]                             ;
;  SW[13]   ; KEY[1]                             ; -2.701 ; -2.701 ; Rise       ; KEY[1]                             ;
;  SW[17]   ; KEY[1]                             ; -2.644 ; -2.644 ; Rise       ; KEY[1]                             ;
; SW[*]     ; divisor_clock_50_1:comb_95|clk_out ; -2.311 ; -2.311 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[14]   ; divisor_clock_50_1:comb_95|clk_out ; -2.337 ; -2.337 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[16]   ; divisor_clock_50_1:comb_95|clk_out ; -2.311 ; -2.311 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                           ; 4.797 ; 4.797 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[0] ; CLOCK_50                           ; 4.376 ; 4.376 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[1] ; CLOCK_50                           ; 4.797 ; 4.797 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[2] ; CLOCK_50                           ; 4.458 ; 4.458 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[3] ; CLOCK_50                           ; 4.791 ; 4.791 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[4] ; CLOCK_50                           ; 4.668 ; 4.668 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[5] ; CLOCK_50                           ; 4.709 ; 4.709 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[6] ; CLOCK_50                           ; 4.420 ; 4.420 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[7] ; CLOCK_50                           ; 4.660 ; 4.660 ; Rise       ; CLOCK_50                           ;
; LCD_EN       ; CLOCK_50                           ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                           ;
; LCD_RS       ; CLOCK_50                           ; 4.690 ; 4.690 ; Rise       ; CLOCK_50                           ;
; HEX4[*]      ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX4[0]     ; KEY[1]                             ; 6.746 ; 6.746 ; Rise       ; KEY[1]                             ;
;  HEX4[1]     ; KEY[1]                             ; 6.331 ; 6.331 ; Rise       ; KEY[1]                             ;
;  HEX4[2]     ; KEY[1]                             ; 6.772 ; 6.772 ; Rise       ; KEY[1]                             ;
;  HEX4[3]     ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX4[4]     ; KEY[1]                             ; 6.863 ; 6.863 ; Rise       ; KEY[1]                             ;
;  HEX4[5]     ; KEY[1]                             ; 6.139 ; 6.139 ; Rise       ; KEY[1]                             ;
;  HEX4[6]     ; KEY[1]                             ; 6.463 ; 6.463 ; Rise       ; KEY[1]                             ;
; HEX5[*]      ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX5[0]     ; KEY[1]                             ; 6.319 ; 6.319 ; Rise       ; KEY[1]                             ;
;  HEX5[1]     ; KEY[1]                             ; 6.593 ; 6.593 ; Rise       ; KEY[1]                             ;
;  HEX5[2]     ; KEY[1]                             ; 6.498 ; 6.498 ; Rise       ; KEY[1]                             ;
;  HEX5[3]     ; KEY[1]                             ; 6.571 ; 6.571 ; Rise       ; KEY[1]                             ;
;  HEX5[4]     ; KEY[1]                             ; 4.615 ; 4.615 ; Rise       ; KEY[1]                             ;
;  HEX5[5]     ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX5[6]     ; KEY[1]                             ; 6.503 ; 6.503 ; Rise       ; KEY[1]                             ;
; HEX6[*]      ; KEY[1]                             ; 7.033 ; 7.033 ; Rise       ; KEY[1]                             ;
;  HEX6[0]     ; KEY[1]                             ; 6.567 ; 6.567 ; Rise       ; KEY[1]                             ;
;  HEX6[1]     ; KEY[1]                             ; 6.959 ; 6.959 ; Rise       ; KEY[1]                             ;
;  HEX6[2]     ; KEY[1]                             ; 7.033 ; 7.033 ; Rise       ; KEY[1]                             ;
;  HEX6[3]     ; KEY[1]                             ; 6.674 ; 6.674 ; Rise       ; KEY[1]                             ;
;  HEX6[4]     ; KEY[1]                             ; 6.645 ; 6.645 ; Rise       ; KEY[1]                             ;
;  HEX6[5]     ; KEY[1]                             ; 6.817 ; 6.817 ; Rise       ; KEY[1]                             ;
;  HEX6[6]     ; KEY[1]                             ; 6.572 ; 6.572 ; Rise       ; KEY[1]                             ;
; HEX7[*]      ; KEY[1]                             ; 6.334 ; 6.334 ; Rise       ; KEY[1]                             ;
;  HEX7[1]     ; KEY[1]                             ; 6.334 ; 6.334 ; Rise       ; KEY[1]                             ;
;  HEX7[2]     ; KEY[1]                             ; 6.304 ; 6.304 ; Rise       ; KEY[1]                             ;
; HEX0[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.557 ; 4.557 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.085 ; 4.085 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.557 ; 4.557 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.193 ; 4.193 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.374 ; 4.374 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.208 ; 4.208 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX1[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.958 ; 4.958 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.782 ; 4.782 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.958 ; 4.958 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.779 ; 4.779 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.704 ; 4.704 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX2[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.817 ; 4.817 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.814 ; 4.814 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.817 ; 4.817 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX3[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.739 ; 4.739 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.739 ; 4.739 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.731 ; 4.731 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.629 ; 4.629 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX4[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.835 ; 4.835 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.636 ; 4.636 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.245 ; 4.245 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.702 ; 4.702 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.835 ; 4.835 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.233 ; 4.233 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX5[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.957 ; 4.957 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.355 ; 4.355 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.544 ; 4.544 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.832 ; 4.832 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.061 ; 4.061 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.378 ; 4.378 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.957 ; 4.957 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.396 ; 4.396 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX6[*]      ; divisor_clock_50_1:comb_95|clk_out ; 5.116 ; 5.116 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.826 ; 4.826 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.505 ; 4.505 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.457 ; 4.457 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[4]     ; divisor_clock_50_1:comb_95|clk_out ; 5.116 ; 5.116 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDG[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.281 ; 4.281 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.263 ; 4.263 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.263 ; 4.263 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.243 ; 4.243 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.243 ; 4.243 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.281 ; 4.281 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.271 ; 4.271 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.261 ; 4.261 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[7]     ; divisor_clock_50_1:comb_95|clk_out ; 4.211 ; 4.211 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDR[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.922 ; 4.922 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.922 ; 4.922 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.592 ; 4.592 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.632 ; 4.632 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.916 ; 4.916 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.718 ; 4.718 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.852 ; 4.852 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.709 ; 4.709 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[7]     ; divisor_clock_50_1:comb_95|clk_out ; 4.810 ; 4.810 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[8]     ; divisor_clock_50_1:comb_95|clk_out ; 4.165 ; 4.165 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                           ; 4.376 ; 4.376 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[0] ; CLOCK_50                           ; 4.376 ; 4.376 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[1] ; CLOCK_50                           ; 4.797 ; 4.797 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[2] ; CLOCK_50                           ; 4.458 ; 4.458 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[3] ; CLOCK_50                           ; 4.791 ; 4.791 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[4] ; CLOCK_50                           ; 4.668 ; 4.668 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[5] ; CLOCK_50                           ; 4.709 ; 4.709 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[6] ; CLOCK_50                           ; 4.420 ; 4.420 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[7] ; CLOCK_50                           ; 4.660 ; 4.660 ; Rise       ; CLOCK_50                           ;
; LCD_EN       ; CLOCK_50                           ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                           ;
; LCD_RS       ; CLOCK_50                           ; 4.690 ; 4.690 ; Rise       ; CLOCK_50                           ;
; HEX4[*]      ; KEY[1]                             ; 6.139 ; 6.139 ; Rise       ; KEY[1]                             ;
;  HEX4[0]     ; KEY[1]                             ; 6.746 ; 6.746 ; Rise       ; KEY[1]                             ;
;  HEX4[1]     ; KEY[1]                             ; 6.331 ; 6.331 ; Rise       ; KEY[1]                             ;
;  HEX4[2]     ; KEY[1]                             ; 6.772 ; 6.772 ; Rise       ; KEY[1]                             ;
;  HEX4[3]     ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX4[4]     ; KEY[1]                             ; 6.863 ; 6.863 ; Rise       ; KEY[1]                             ;
;  HEX4[5]     ; KEY[1]                             ; 6.139 ; 6.139 ; Rise       ; KEY[1]                             ;
;  HEX4[6]     ; KEY[1]                             ; 6.463 ; 6.463 ; Rise       ; KEY[1]                             ;
; HEX5[*]      ; KEY[1]                             ; 4.615 ; 4.615 ; Rise       ; KEY[1]                             ;
;  HEX5[0]     ; KEY[1]                             ; 6.319 ; 6.319 ; Rise       ; KEY[1]                             ;
;  HEX5[1]     ; KEY[1]                             ; 6.593 ; 6.593 ; Rise       ; KEY[1]                             ;
;  HEX5[2]     ; KEY[1]                             ; 6.498 ; 6.498 ; Rise       ; KEY[1]                             ;
;  HEX5[3]     ; KEY[1]                             ; 6.571 ; 6.571 ; Rise       ; KEY[1]                             ;
;  HEX5[4]     ; KEY[1]                             ; 4.615 ; 4.615 ; Rise       ; KEY[1]                             ;
;  HEX5[5]     ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX5[6]     ; KEY[1]                             ; 6.503 ; 6.503 ; Rise       ; KEY[1]                             ;
; HEX6[*]      ; KEY[1]                             ; 6.567 ; 6.567 ; Rise       ; KEY[1]                             ;
;  HEX6[0]     ; KEY[1]                             ; 6.567 ; 6.567 ; Rise       ; KEY[1]                             ;
;  HEX6[1]     ; KEY[1]                             ; 6.959 ; 6.959 ; Rise       ; KEY[1]                             ;
;  HEX6[2]     ; KEY[1]                             ; 7.033 ; 7.033 ; Rise       ; KEY[1]                             ;
;  HEX6[3]     ; KEY[1]                             ; 6.674 ; 6.674 ; Rise       ; KEY[1]                             ;
;  HEX6[4]     ; KEY[1]                             ; 6.645 ; 6.645 ; Rise       ; KEY[1]                             ;
;  HEX6[5]     ; KEY[1]                             ; 6.817 ; 6.817 ; Rise       ; KEY[1]                             ;
;  HEX6[6]     ; KEY[1]                             ; 6.572 ; 6.572 ; Rise       ; KEY[1]                             ;
; HEX7[*]      ; KEY[1]                             ; 6.304 ; 6.304 ; Rise       ; KEY[1]                             ;
;  HEX7[1]     ; KEY[1]                             ; 6.334 ; 6.334 ; Rise       ; KEY[1]                             ;
;  HEX7[2]     ; KEY[1]                             ; 6.304 ; 6.304 ; Rise       ; KEY[1]                             ;
; HEX0[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.085 ; 4.085 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.085 ; 4.085 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.557 ; 4.557 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.193 ; 4.193 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.374 ; 4.374 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.208 ; 4.208 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX1[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.704 ; 4.704 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.782 ; 4.782 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.958 ; 4.958 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.779 ; 4.779 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.704 ; 4.704 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX2[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.814 ; 4.814 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.814 ; 4.814 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.817 ; 4.817 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX3[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.629 ; 4.629 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.739 ; 4.739 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.731 ; 4.731 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.629 ; 4.629 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX4[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.233 ; 4.233 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.636 ; 4.636 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.245 ; 4.245 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.702 ; 4.702 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.835 ; 4.835 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.233 ; 4.233 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX5[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.061 ; 4.061 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.355 ; 4.355 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.544 ; 4.544 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.832 ; 4.832 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.061 ; 4.061 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.378 ; 4.378 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.957 ; 4.957 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.396 ; 4.396 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX6[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.457 ; 4.457 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.826 ; 4.826 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.505 ; 4.505 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.457 ; 4.457 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[4]     ; divisor_clock_50_1:comb_95|clk_out ; 5.116 ; 5.116 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDG[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.211 ; 4.211 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.263 ; 4.263 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.263 ; 4.263 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.243 ; 4.243 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.243 ; 4.243 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.281 ; 4.281 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.271 ; 4.271 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.261 ; 4.261 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[7]     ; divisor_clock_50_1:comb_95|clk_out ; 4.211 ; 4.211 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDR[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.165 ; 4.165 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.922 ; 4.922 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.592 ; 4.592 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.632 ; 4.632 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.916 ; 4.916 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.718 ; 4.718 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.852 ; 4.852 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.709 ; 4.709 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[7]     ; divisor_clock_50_1:comb_95|clk_out ; 4.810 ; 4.810 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[8]     ; divisor_clock_50_1:comb_95|clk_out ; 4.165 ; 4.165 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[15]     ; HEX0[0]     ;       ; 6.185 ; 6.185 ;       ;
; SW[15]     ; HEX0[1]     ;       ; 5.688 ; 5.688 ;       ;
; SW[15]     ; HEX0[2]     ;       ; 6.376 ; 6.376 ;       ;
; SW[15]     ; HEX0[3]     ;       ; 6.293 ; 6.293 ;       ;
; SW[15]     ; HEX0[4]     ;       ; 6.054 ; 6.054 ;       ;
; SW[15]     ; HEX0[5]     ;       ; 6.261 ; 6.261 ;       ;
; SW[15]     ; HEX0[6]     ;       ; 5.591 ; 5.591 ;       ;
; SW[15]     ; HEX1[0]     ;       ; 6.601 ; 6.601 ;       ;
; SW[15]     ; HEX1[1]     ;       ; 6.401 ; 6.401 ;       ;
; SW[15]     ; HEX1[2]     ;       ; 5.686 ; 5.686 ;       ;
; SW[15]     ; HEX1[3]     ;       ; 6.598 ; 6.598 ;       ;
; SW[15]     ; HEX1[5]     ;       ; 6.640 ; 6.640 ;       ;
; SW[15]     ; HEX1[6]     ;       ; 5.852 ; 5.852 ;       ;
; SW[15]     ; HEX2[0]     ;       ; 5.852 ; 5.852 ;       ;
; SW[15]     ; HEX2[1]     ;       ; 5.864 ; 5.864 ;       ;
; SW[15]     ; HEX2[2]     ;       ; 6.633 ; 6.633 ;       ;
; SW[15]     ; HEX2[3]     ;       ; 5.914 ; 5.914 ;       ;
; SW[15]     ; HEX2[4]     ;       ; 6.497 ; 6.497 ;       ;
; SW[15]     ; HEX2[6]     ;       ; 5.870 ; 5.870 ;       ;
; SW[15]     ; HEX3[0]     ;       ; 6.163 ; 6.163 ;       ;
; SW[15]     ; HEX3[1]     ;       ; 6.174 ; 6.174 ;       ;
; SW[15]     ; HEX3[2]     ;       ; 5.886 ; 5.886 ;       ;
; SW[15]     ; HEX3[3]     ;       ; 6.053 ; 6.053 ;       ;
; SW[15]     ; HEX3[5]     ;       ; 5.981 ; 5.981 ;       ;
; SW[15]     ; HEX3[6]     ;       ; 5.991 ; 5.991 ;       ;
; SW[15]     ; HEX4[0]     ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; SW[15]     ; HEX4[1]     ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; SW[15]     ; HEX4[2]     ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; SW[15]     ; HEX4[3]     ; 6.654 ; 6.654 ; 6.654 ; 6.654 ;
; SW[15]     ; HEX4[4]     ;       ; 6.497 ; 6.497 ;       ;
; SW[15]     ; HEX4[5]     ;       ; 6.035 ; 6.035 ;       ;
; SW[15]     ; HEX4[6]     ; 6.290 ; 6.290 ; 6.290 ; 6.290 ;
; SW[15]     ; HEX5[0]     ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; SW[15]     ; HEX5[1]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; SW[15]     ; HEX5[2]     ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; SW[15]     ; HEX5[3]     ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; SW[15]     ; HEX5[4]     ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; SW[15]     ; HEX5[5]     ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; SW[15]     ; HEX5[6]     ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; SW[15]     ; HEX6[0]     ;       ; 5.536 ; 5.536 ;       ;
; SW[15]     ; HEX6[1]     ; 6.504 ; 6.504 ; 6.504 ; 6.504 ;
; SW[15]     ; HEX6[2]     ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SW[15]     ; HEX6[3]     ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; SW[15]     ; HEX6[4]     ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; SW[15]     ; HEX6[5]     ;       ; 6.052 ; 6.052 ;       ;
; SW[15]     ; HEX6[6]     ;       ; 6.673 ; 6.673 ;       ;
; SW[15]     ; HEX7[1]     ; 6.432 ;       ;       ; 6.432 ;
; SW[15]     ; HEX7[2]     ; 6.402 ;       ;       ; 6.402 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[15]     ; HEX0[0]     ;       ; 6.185 ; 6.185 ;       ;
; SW[15]     ; HEX0[1]     ;       ; 5.688 ; 5.688 ;       ;
; SW[15]     ; HEX0[2]     ;       ; 6.376 ; 6.376 ;       ;
; SW[15]     ; HEX0[3]     ;       ; 6.293 ; 6.293 ;       ;
; SW[15]     ; HEX0[4]     ;       ; 6.054 ; 6.054 ;       ;
; SW[15]     ; HEX0[5]     ;       ; 6.261 ; 6.261 ;       ;
; SW[15]     ; HEX0[6]     ;       ; 5.591 ; 5.591 ;       ;
; SW[15]     ; HEX1[0]     ;       ; 6.601 ; 6.601 ;       ;
; SW[15]     ; HEX1[1]     ;       ; 6.401 ; 6.401 ;       ;
; SW[15]     ; HEX1[2]     ;       ; 5.686 ; 5.686 ;       ;
; SW[15]     ; HEX1[3]     ;       ; 6.598 ; 6.598 ;       ;
; SW[15]     ; HEX1[5]     ;       ; 6.640 ; 6.640 ;       ;
; SW[15]     ; HEX1[6]     ;       ; 5.852 ; 5.852 ;       ;
; SW[15]     ; HEX2[0]     ;       ; 5.852 ; 5.852 ;       ;
; SW[15]     ; HEX2[1]     ;       ; 5.864 ; 5.864 ;       ;
; SW[15]     ; HEX2[2]     ;       ; 6.633 ; 6.633 ;       ;
; SW[15]     ; HEX2[3]     ;       ; 5.914 ; 5.914 ;       ;
; SW[15]     ; HEX2[4]     ;       ; 6.497 ; 6.497 ;       ;
; SW[15]     ; HEX2[6]     ;       ; 5.870 ; 5.870 ;       ;
; SW[15]     ; HEX3[0]     ;       ; 6.163 ; 6.163 ;       ;
; SW[15]     ; HEX3[1]     ;       ; 6.174 ; 6.174 ;       ;
; SW[15]     ; HEX3[2]     ;       ; 5.886 ; 5.886 ;       ;
; SW[15]     ; HEX3[3]     ;       ; 6.053 ; 6.053 ;       ;
; SW[15]     ; HEX3[5]     ;       ; 5.981 ; 5.981 ;       ;
; SW[15]     ; HEX3[6]     ;       ; 5.991 ; 5.991 ;       ;
; SW[15]     ; HEX4[0]     ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; SW[15]     ; HEX4[1]     ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; SW[15]     ; HEX4[2]     ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; SW[15]     ; HEX4[3]     ; 6.654 ; 6.654 ; 6.654 ; 6.654 ;
; SW[15]     ; HEX4[4]     ;       ; 6.497 ; 6.497 ;       ;
; SW[15]     ; HEX4[5]     ;       ; 6.035 ; 6.035 ;       ;
; SW[15]     ; HEX4[6]     ; 6.290 ; 6.290 ; 6.290 ; 6.290 ;
; SW[15]     ; HEX5[0]     ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; SW[15]     ; HEX5[1]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; SW[15]     ; HEX5[2]     ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; SW[15]     ; HEX5[3]     ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; SW[15]     ; HEX5[4]     ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; SW[15]     ; HEX5[5]     ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; SW[15]     ; HEX5[6]     ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; SW[15]     ; HEX6[0]     ;       ; 5.536 ; 5.536 ;       ;
; SW[15]     ; HEX6[1]     ; 6.504 ; 6.504 ; 6.504 ; 6.504 ;
; SW[15]     ; HEX6[2]     ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SW[15]     ; HEX6[3]     ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; SW[15]     ; HEX6[4]     ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; SW[15]     ; HEX6[5]     ;       ; 6.052 ; 6.052 ;       ;
; SW[15]     ; HEX6[6]     ;       ; 6.673 ; 6.673 ;       ;
; SW[15]     ; HEX7[1]     ; 6.432 ;       ;       ; 6.432 ;
; SW[15]     ; HEX7[2]     ; 6.402 ;       ;       ; 6.402 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -3.658   ; -2.555 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK_50                           ; -3.505   ; -2.555 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                             ; -1.353   ; 0.215  ; N/A      ; N/A     ; -1.423              ;
;  divisor_clock_50_1:comb_95|clk_out ; -3.658   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -328.78  ; -2.555 ; 0.0      ; 0.0     ; -285.444            ;
;  CLOCK_50                           ; -144.388 ; -2.555 ; N/A      ; N/A     ; -78.380             ;
;  KEY[1]                             ; -27.717  ; 0.000  ; N/A      ; N/A     ; -158.064            ;
;  divisor_clock_50_1:comb_95|clk_out ; -156.675 ; 0.000  ; N/A      ; N/A     ; -49.000             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; CLOCK_50                           ; 8.555 ; 8.555 ; Rise       ; CLOCK_50                           ;
;  SW[15]   ; CLOCK_50                           ; 8.555 ; 8.555 ; Rise       ; CLOCK_50                           ;
; SW[*]     ; KEY[1]                             ; 6.579 ; 6.579 ; Rise       ; KEY[1]                             ;
;  SW[0]    ; KEY[1]                             ; 6.029 ; 6.029 ; Rise       ; KEY[1]                             ;
;  SW[1]    ; KEY[1]                             ; 5.883 ; 5.883 ; Rise       ; KEY[1]                             ;
;  SW[2]    ; KEY[1]                             ; 5.419 ; 5.419 ; Rise       ; KEY[1]                             ;
;  SW[3]    ; KEY[1]                             ; 4.692 ; 4.692 ; Rise       ; KEY[1]                             ;
;  SW[4]    ; KEY[1]                             ; 4.756 ; 4.756 ; Rise       ; KEY[1]                             ;
;  SW[5]    ; KEY[1]                             ; 4.625 ; 4.625 ; Rise       ; KEY[1]                             ;
;  SW[6]    ; KEY[1]                             ; 4.693 ; 4.693 ; Rise       ; KEY[1]                             ;
;  SW[7]    ; KEY[1]                             ; 6.352 ; 6.352 ; Rise       ; KEY[1]                             ;
;  SW[8]    ; KEY[1]                             ; 3.974 ; 3.974 ; Rise       ; KEY[1]                             ;
;  SW[13]   ; KEY[1]                             ; 5.635 ; 5.635 ; Rise       ; KEY[1]                             ;
;  SW[17]   ; KEY[1]                             ; 6.579 ; 6.579 ; Rise       ; KEY[1]                             ;
; SW[*]     ; divisor_clock_50_1:comb_95|clk_out ; 6.012 ; 6.012 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[14]   ; divisor_clock_50_1:comb_95|clk_out ; 6.012 ; 6.012 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[16]   ; divisor_clock_50_1:comb_95|clk_out ; 5.991 ; 5.991 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; CLOCK_50                           ; -2.586 ; -2.586 ; Rise       ; CLOCK_50                           ;
;  SW[15]   ; CLOCK_50                           ; -2.586 ; -2.586 ; Rise       ; CLOCK_50                           ;
; SW[*]     ; KEY[1]                             ; 0.245  ; 0.245  ; Rise       ; KEY[1]                             ;
;  SW[0]    ; KEY[1]                             ; -0.240 ; -0.240 ; Rise       ; KEY[1]                             ;
;  SW[1]    ; KEY[1]                             ; -0.274 ; -0.274 ; Rise       ; KEY[1]                             ;
;  SW[2]    ; KEY[1]                             ; -0.104 ; -0.104 ; Rise       ; KEY[1]                             ;
;  SW[3]    ; KEY[1]                             ; 0.135  ; 0.135  ; Rise       ; KEY[1]                             ;
;  SW[4]    ; KEY[1]                             ; 0.034  ; 0.034  ; Rise       ; KEY[1]                             ;
;  SW[5]    ; KEY[1]                             ; 0.122  ; 0.122  ; Rise       ; KEY[1]                             ;
;  SW[6]    ; KEY[1]                             ; 0.245  ; 0.245  ; Rise       ; KEY[1]                             ;
;  SW[7]    ; KEY[1]                             ; -0.256 ; -0.256 ; Rise       ; KEY[1]                             ;
;  SW[8]    ; KEY[1]                             ; -0.209 ; -0.209 ; Rise       ; KEY[1]                             ;
;  SW[13]   ; KEY[1]                             ; -2.701 ; -2.701 ; Rise       ; KEY[1]                             ;
;  SW[17]   ; KEY[1]                             ; -2.644 ; -2.644 ; Rise       ; KEY[1]                             ;
; SW[*]     ; divisor_clock_50_1:comb_95|clk_out ; -2.311 ; -2.311 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[14]   ; divisor_clock_50_1:comb_95|clk_out ; -2.337 ; -2.337 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  SW[16]   ; divisor_clock_50_1:comb_95|clk_out ; -2.311 ; -2.311 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                           ; 8.936  ; 8.936  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[0] ; CLOCK_50                           ; 7.962  ; 7.962  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[1] ; CLOCK_50                           ; 8.936  ; 8.936  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[2] ; CLOCK_50                           ; 8.001  ; 8.001  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[3] ; CLOCK_50                           ; 8.846  ; 8.846  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[4] ; CLOCK_50                           ; 8.660  ; 8.660  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[5] ; CLOCK_50                           ; 8.735  ; 8.735  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[6] ; CLOCK_50                           ; 7.920  ; 7.920  ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[7] ; CLOCK_50                           ; 8.440  ; 8.440  ; Rise       ; CLOCK_50                           ;
; LCD_EN       ; CLOCK_50                           ; 8.727  ; 8.727  ; Rise       ; CLOCK_50                           ;
; LCD_RS       ; CLOCK_50                           ; 8.649  ; 8.649  ; Rise       ; CLOCK_50                           ;
; HEX4[*]      ; KEY[1]                             ; 12.317 ; 12.317 ; Rise       ; KEY[1]                             ;
;  HEX4[0]     ; KEY[1]                             ; 11.789 ; 11.789 ; Rise       ; KEY[1]                             ;
;  HEX4[1]     ; KEY[1]                             ; 11.097 ; 11.097 ; Rise       ; KEY[1]                             ;
;  HEX4[2]     ; KEY[1]                             ; 12.087 ; 12.087 ; Rise       ; KEY[1]                             ;
;  HEX4[3]     ; KEY[1]                             ; 12.266 ; 12.266 ; Rise       ; KEY[1]                             ;
;  HEX4[4]     ; KEY[1]                             ; 12.317 ; 12.317 ; Rise       ; KEY[1]                             ;
;  HEX4[5]     ; KEY[1]                             ; 10.714 ; 10.714 ; Rise       ; KEY[1]                             ;
;  HEX4[6]     ; KEY[1]                             ; 11.520 ; 11.520 ; Rise       ; KEY[1]                             ;
; HEX5[*]      ; KEY[1]                             ; 12.139 ; 12.139 ; Rise       ; KEY[1]                             ;
;  HEX5[0]     ; KEY[1]                             ; 11.072 ; 11.072 ; Rise       ; KEY[1]                             ;
;  HEX5[1]     ; KEY[1]                             ; 11.804 ; 11.804 ; Rise       ; KEY[1]                             ;
;  HEX5[2]     ; KEY[1]                             ; 11.644 ; 11.644 ; Rise       ; KEY[1]                             ;
;  HEX5[3]     ; KEY[1]                             ; 11.694 ; 11.694 ; Rise       ; KEY[1]                             ;
;  HEX5[4]     ; KEY[1]                             ; 8.769  ; 8.769  ; Rise       ; KEY[1]                             ;
;  HEX5[5]     ; KEY[1]                             ; 12.139 ; 12.139 ; Rise       ; KEY[1]                             ;
;  HEX5[6]     ; KEY[1]                             ; 11.505 ; 11.505 ; Rise       ; KEY[1]                             ;
; HEX6[*]      ; KEY[1]                             ; 12.691 ; 12.691 ; Rise       ; KEY[1]                             ;
;  HEX6[0]     ; KEY[1]                             ; 11.729 ; 11.729 ; Rise       ; KEY[1]                             ;
;  HEX6[1]     ; KEY[1]                             ; 12.463 ; 12.463 ; Rise       ; KEY[1]                             ;
;  HEX6[2]     ; KEY[1]                             ; 12.691 ; 12.691 ; Rise       ; KEY[1]                             ;
;  HEX6[3]     ; KEY[1]                             ; 11.781 ; 11.781 ; Rise       ; KEY[1]                             ;
;  HEX6[4]     ; KEY[1]                             ; 11.824 ; 11.824 ; Rise       ; KEY[1]                             ;
;  HEX6[5]     ; KEY[1]                             ; 12.271 ; 12.271 ; Rise       ; KEY[1]                             ;
;  HEX6[6]     ; KEY[1]                             ; 11.628 ; 11.628 ; Rise       ; KEY[1]                             ;
; HEX7[*]      ; KEY[1]                             ; 11.047 ; 11.047 ; Rise       ; KEY[1]                             ;
;  HEX7[1]     ; KEY[1]                             ; 11.047 ; 11.047 ; Rise       ; KEY[1]                             ;
;  HEX7[2]     ; KEY[1]                             ; 11.017 ; 11.017 ; Rise       ; KEY[1]                             ;
; HEX0[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.568  ; 8.568  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[0]     ; divisor_clock_50_1:comb_95|clk_out ; 7.460  ; 7.460  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.568  ; 8.568  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.683  ; 7.683  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.134  ; 8.134  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[5]     ; divisor_clock_50_1:comb_95|clk_out ; 7.762  ; 7.762  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX1[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.324  ; 9.324  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.952  ; 8.952  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[1]     ; divisor_clock_50_1:comb_95|clk_out ; 9.324  ; 9.324  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.075  ; 9.075  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[5]     ; divisor_clock_50_1:comb_95|clk_out ; 8.957  ; 8.957  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX2[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.197  ; 9.197  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[2]     ; divisor_clock_50_1:comb_95|clk_out ; 9.103  ; 9.103  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[4]     ; divisor_clock_50_1:comb_95|clk_out ; 9.197  ; 9.197  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX3[*]      ; divisor_clock_50_1:comb_95|clk_out ; 8.935  ; 8.935  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.933  ; 8.933  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.935  ; 8.935  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[3]     ; divisor_clock_50_1:comb_95|clk_out ; 8.662  ; 8.662  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX4[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.129  ; 9.129  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.586  ; 8.586  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[1]     ; divisor_clock_50_1:comb_95|clk_out ; 7.893  ; 7.893  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.934  ; 8.934  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.129  ; 9.129  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[6]     ; divisor_clock_50_1:comb_95|clk_out ; 7.973  ; 7.973  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX5[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.285  ; 9.285  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[0]     ; divisor_clock_50_1:comb_95|clk_out ; 8.136  ; 8.136  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.675  ; 8.675  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[2]     ; divisor_clock_50_1:comb_95|clk_out ; 9.285  ; 9.285  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.516  ; 7.516  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.299  ; 8.299  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[5]     ; divisor_clock_50_1:comb_95|clk_out ; 9.260  ; 9.260  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[6]     ; divisor_clock_50_1:comb_95|clk_out ; 8.237  ; 8.237  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX6[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.800  ; 9.800  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[1]     ; divisor_clock_50_1:comb_95|clk_out ; 9.172  ; 9.172  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.485  ; 8.485  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[3]     ; divisor_clock_50_1:comb_95|clk_out ; 8.266  ; 8.266  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[4]     ; divisor_clock_50_1:comb_95|clk_out ; 9.800  ; 9.800  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDG[*]      ; divisor_clock_50_1:comb_95|clk_out ; 7.709  ; 7.709  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[0]     ; divisor_clock_50_1:comb_95|clk_out ; 7.690  ; 7.690  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[1]     ; divisor_clock_50_1:comb_95|clk_out ; 7.690  ; 7.690  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[2]     ; divisor_clock_50_1:comb_95|clk_out ; 7.670  ; 7.670  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[3]     ; divisor_clock_50_1:comb_95|clk_out ; 7.670  ; 7.670  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[4]     ; divisor_clock_50_1:comb_95|clk_out ; 7.709  ; 7.709  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[5]     ; divisor_clock_50_1:comb_95|clk_out ; 7.699  ; 7.699  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[6]     ; divisor_clock_50_1:comb_95|clk_out ; 7.689  ; 7.689  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[7]     ; divisor_clock_50_1:comb_95|clk_out ; 7.639  ; 7.639  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDR[*]      ; divisor_clock_50_1:comb_95|clk_out ; 9.294  ; 9.294  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[0]     ; divisor_clock_50_1:comb_95|clk_out ; 9.286  ; 9.286  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[1]     ; divisor_clock_50_1:comb_95|clk_out ; 8.424  ; 8.424  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[2]     ; divisor_clock_50_1:comb_95|clk_out ; 8.548  ; 8.548  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[3]     ; divisor_clock_50_1:comb_95|clk_out ; 9.294  ; 9.294  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[4]     ; divisor_clock_50_1:comb_95|clk_out ; 8.781  ; 8.781  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[5]     ; divisor_clock_50_1:comb_95|clk_out ; 8.722  ; 8.722  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[6]     ; divisor_clock_50_1:comb_95|clk_out ; 8.772  ; 8.772  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[7]     ; divisor_clock_50_1:comb_95|clk_out ; 9.051  ; 9.051  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[8]     ; divisor_clock_50_1:comb_95|clk_out ; 7.650  ; 7.650  ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                           ; 4.376 ; 4.376 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[0] ; CLOCK_50                           ; 4.376 ; 4.376 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[1] ; CLOCK_50                           ; 4.797 ; 4.797 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[2] ; CLOCK_50                           ; 4.458 ; 4.458 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[3] ; CLOCK_50                           ; 4.791 ; 4.791 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[4] ; CLOCK_50                           ; 4.668 ; 4.668 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[5] ; CLOCK_50                           ; 4.709 ; 4.709 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[6] ; CLOCK_50                           ; 4.420 ; 4.420 ; Rise       ; CLOCK_50                           ;
;  LCD_DATA[7] ; CLOCK_50                           ; 4.660 ; 4.660 ; Rise       ; CLOCK_50                           ;
; LCD_EN       ; CLOCK_50                           ; 4.711 ; 4.711 ; Rise       ; CLOCK_50                           ;
; LCD_RS       ; CLOCK_50                           ; 4.690 ; 4.690 ; Rise       ; CLOCK_50                           ;
; HEX4[*]      ; KEY[1]                             ; 6.139 ; 6.139 ; Rise       ; KEY[1]                             ;
;  HEX4[0]     ; KEY[1]                             ; 6.746 ; 6.746 ; Rise       ; KEY[1]                             ;
;  HEX4[1]     ; KEY[1]                             ; 6.331 ; 6.331 ; Rise       ; KEY[1]                             ;
;  HEX4[2]     ; KEY[1]                             ; 6.772 ; 6.772 ; Rise       ; KEY[1]                             ;
;  HEX4[3]     ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX4[4]     ; KEY[1]                             ; 6.863 ; 6.863 ; Rise       ; KEY[1]                             ;
;  HEX4[5]     ; KEY[1]                             ; 6.139 ; 6.139 ; Rise       ; KEY[1]                             ;
;  HEX4[6]     ; KEY[1]                             ; 6.463 ; 6.463 ; Rise       ; KEY[1]                             ;
; HEX5[*]      ; KEY[1]                             ; 4.615 ; 4.615 ; Rise       ; KEY[1]                             ;
;  HEX5[0]     ; KEY[1]                             ; 6.319 ; 6.319 ; Rise       ; KEY[1]                             ;
;  HEX5[1]     ; KEY[1]                             ; 6.593 ; 6.593 ; Rise       ; KEY[1]                             ;
;  HEX5[2]     ; KEY[1]                             ; 6.498 ; 6.498 ; Rise       ; KEY[1]                             ;
;  HEX5[3]     ; KEY[1]                             ; 6.571 ; 6.571 ; Rise       ; KEY[1]                             ;
;  HEX5[4]     ; KEY[1]                             ; 4.615 ; 4.615 ; Rise       ; KEY[1]                             ;
;  HEX5[5]     ; KEY[1]                             ; 6.897 ; 6.897 ; Rise       ; KEY[1]                             ;
;  HEX5[6]     ; KEY[1]                             ; 6.503 ; 6.503 ; Rise       ; KEY[1]                             ;
; HEX6[*]      ; KEY[1]                             ; 6.567 ; 6.567 ; Rise       ; KEY[1]                             ;
;  HEX6[0]     ; KEY[1]                             ; 6.567 ; 6.567 ; Rise       ; KEY[1]                             ;
;  HEX6[1]     ; KEY[1]                             ; 6.959 ; 6.959 ; Rise       ; KEY[1]                             ;
;  HEX6[2]     ; KEY[1]                             ; 7.033 ; 7.033 ; Rise       ; KEY[1]                             ;
;  HEX6[3]     ; KEY[1]                             ; 6.674 ; 6.674 ; Rise       ; KEY[1]                             ;
;  HEX6[4]     ; KEY[1]                             ; 6.645 ; 6.645 ; Rise       ; KEY[1]                             ;
;  HEX6[5]     ; KEY[1]                             ; 6.817 ; 6.817 ; Rise       ; KEY[1]                             ;
;  HEX6[6]     ; KEY[1]                             ; 6.572 ; 6.572 ; Rise       ; KEY[1]                             ;
; HEX7[*]      ; KEY[1]                             ; 6.304 ; 6.304 ; Rise       ; KEY[1]                             ;
;  HEX7[1]     ; KEY[1]                             ; 6.334 ; 6.334 ; Rise       ; KEY[1]                             ;
;  HEX7[2]     ; KEY[1]                             ; 6.304 ; 6.304 ; Rise       ; KEY[1]                             ;
; HEX0[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.085 ; 4.085 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.085 ; 4.085 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.557 ; 4.557 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.193 ; 4.193 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.374 ; 4.374 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX0[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.208 ; 4.208 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX1[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.704 ; 4.704 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.782 ; 4.782 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.958 ; 4.958 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.779 ; 4.779 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX1[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.704 ; 4.704 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX2[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.814 ; 4.814 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.814 ; 4.814 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX2[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.817 ; 4.817 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX3[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.629 ; 4.629 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.739 ; 4.739 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.731 ; 4.731 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX3[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.629 ; 4.629 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX4[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.233 ; 4.233 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.636 ; 4.636 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.245 ; 4.245 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.702 ; 4.702 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.835 ; 4.835 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX4[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.233 ; 4.233 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX5[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.061 ; 4.061 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.355 ; 4.355 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.544 ; 4.544 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.832 ; 4.832 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.061 ; 4.061 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.378 ; 4.378 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.957 ; 4.957 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX5[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.396 ; 4.396 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; HEX6[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.457 ; 4.457 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.826 ; 4.826 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.505 ; 4.505 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.457 ; 4.457 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  HEX6[4]     ; divisor_clock_50_1:comb_95|clk_out ; 5.116 ; 5.116 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDG[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.211 ; 4.211 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.263 ; 4.263 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.263 ; 4.263 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.243 ; 4.243 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.243 ; 4.243 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.281 ; 4.281 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.271 ; 4.271 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.261 ; 4.261 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDG[7]     ; divisor_clock_50_1:comb_95|clk_out ; 4.211 ; 4.211 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
; LEDR[*]      ; divisor_clock_50_1:comb_95|clk_out ; 4.165 ; 4.165 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[0]     ; divisor_clock_50_1:comb_95|clk_out ; 4.922 ; 4.922 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[1]     ; divisor_clock_50_1:comb_95|clk_out ; 4.592 ; 4.592 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[2]     ; divisor_clock_50_1:comb_95|clk_out ; 4.632 ; 4.632 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[3]     ; divisor_clock_50_1:comb_95|clk_out ; 4.916 ; 4.916 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[4]     ; divisor_clock_50_1:comb_95|clk_out ; 4.718 ; 4.718 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[5]     ; divisor_clock_50_1:comb_95|clk_out ; 4.852 ; 4.852 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[6]     ; divisor_clock_50_1:comb_95|clk_out ; 4.709 ; 4.709 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[7]     ; divisor_clock_50_1:comb_95|clk_out ; 4.810 ; 4.810 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
;  LEDR[8]     ; divisor_clock_50_1:comb_95|clk_out ; 4.165 ; 4.165 ; Rise       ; divisor_clock_50_1:comb_95|clk_out ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[15]     ; HEX0[0]     ;        ; 11.164 ; 11.164 ;        ;
; SW[15]     ; HEX0[1]     ;        ; 10.064 ; 10.064 ;        ;
; SW[15]     ; HEX0[2]     ;        ; 11.618 ; 11.618 ;        ;
; SW[15]     ; HEX0[3]     ;        ; 11.387 ; 11.387 ;        ;
; SW[15]     ; HEX0[4]     ;        ; 10.894 ; 10.894 ;        ;
; SW[15]     ; HEX0[5]     ;        ; 11.388 ; 11.388 ;        ;
; SW[15]     ; HEX0[6]     ;        ; 9.841  ; 9.841  ;        ;
; SW[15]     ; HEX1[0]     ;        ; 12.002 ; 12.002 ;        ;
; SW[15]     ; HEX1[1]     ;        ; 11.597 ; 11.597 ;        ;
; SW[15]     ; HEX1[2]     ;        ; 10.098 ; 10.098 ;        ;
; SW[15]     ; HEX1[3]     ;        ; 12.125 ; 12.125 ;        ;
; SW[15]     ; HEX1[5]     ;        ; 12.288 ; 12.288 ;        ;
; SW[15]     ; HEX1[6]     ;        ; 10.432 ; 10.432 ;        ;
; SW[15]     ; HEX2[0]     ;        ; 10.432 ; 10.432 ;        ;
; SW[15]     ; HEX2[1]     ;        ; 10.455 ; 10.455 ;        ;
; SW[15]     ; HEX2[2]     ;        ; 12.153 ; 12.153 ;        ;
; SW[15]     ; HEX2[3]     ;        ; 10.505 ; 10.505 ;        ;
; SW[15]     ; HEX2[4]     ;        ; 11.957 ; 11.957 ;        ;
; SW[15]     ; HEX2[6]     ;        ; 10.449 ; 10.449 ;        ;
; SW[15]     ; HEX3[0]     ;        ; 11.229 ; 11.229 ;        ;
; SW[15]     ; HEX3[1]     ;        ; 11.208 ; 11.208 ;        ;
; SW[15]     ; HEX3[2]     ;        ; 10.467 ; 10.467 ;        ;
; SW[15]     ; HEX3[3]     ;        ; 10.958 ; 10.958 ;        ;
; SW[15]     ; HEX3[5]     ;        ; 10.720 ; 10.720 ;        ;
; SW[15]     ; HEX3[6]     ;        ; 10.730 ; 10.730 ;        ;
; SW[15]     ; HEX4[0]     ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[15]     ; HEX4[1]     ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; SW[15]     ; HEX4[2]     ; 12.001 ; 12.001 ; 12.001 ; 12.001 ;
; SW[15]     ; HEX4[3]     ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; SW[15]     ; HEX4[4]     ;        ; 11.951 ; 11.951 ;        ;
; SW[15]     ; HEX4[5]     ;        ; 10.993 ; 10.993 ;        ;
; SW[15]     ; HEX4[6]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; SW[15]     ; HEX5[0]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; SW[15]     ; HEX5[1]     ; 11.833 ; 11.833 ; 11.833 ; 11.833 ;
; SW[15]     ; HEX5[2]     ; 11.755 ; 11.755 ; 11.755 ; 11.755 ;
; SW[15]     ; HEX5[3]     ; 11.134 ; 11.134 ; 11.134 ; 11.134 ;
; SW[15]     ; HEX5[4]     ; 11.229 ; 11.229 ; 11.229 ; 11.229 ;
; SW[15]     ; HEX5[5]     ; 12.312 ; 12.312 ; 12.312 ; 12.312 ;
; SW[15]     ; HEX5[6]     ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; SW[15]     ; HEX6[0]     ;        ; 10.034 ; 10.034 ;        ;
; SW[15]     ; HEX6[1]     ; 11.929 ; 11.929 ; 11.929 ; 11.929 ;
; SW[15]     ; HEX6[2]     ; 12.187 ; 12.187 ; 12.187 ; 12.187 ;
; SW[15]     ; HEX6[3]     ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; SW[15]     ; HEX6[4]     ; 11.847 ; 11.847 ; 11.847 ; 11.847 ;
; SW[15]     ; HEX6[5]     ;        ; 11.123 ; 11.123 ;        ;
; SW[15]     ; HEX6[6]     ;        ; 12.271 ; 12.271 ;        ;
; SW[15]     ; HEX7[1]     ; 11.655 ;        ;        ; 11.655 ;
; SW[15]     ; HEX7[2]     ; 11.625 ;        ;        ; 11.625 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[15]     ; HEX0[0]     ;       ; 6.185 ; 6.185 ;       ;
; SW[15]     ; HEX0[1]     ;       ; 5.688 ; 5.688 ;       ;
; SW[15]     ; HEX0[2]     ;       ; 6.376 ; 6.376 ;       ;
; SW[15]     ; HEX0[3]     ;       ; 6.293 ; 6.293 ;       ;
; SW[15]     ; HEX0[4]     ;       ; 6.054 ; 6.054 ;       ;
; SW[15]     ; HEX0[5]     ;       ; 6.261 ; 6.261 ;       ;
; SW[15]     ; HEX0[6]     ;       ; 5.591 ; 5.591 ;       ;
; SW[15]     ; HEX1[0]     ;       ; 6.601 ; 6.601 ;       ;
; SW[15]     ; HEX1[1]     ;       ; 6.401 ; 6.401 ;       ;
; SW[15]     ; HEX1[2]     ;       ; 5.686 ; 5.686 ;       ;
; SW[15]     ; HEX1[3]     ;       ; 6.598 ; 6.598 ;       ;
; SW[15]     ; HEX1[5]     ;       ; 6.640 ; 6.640 ;       ;
; SW[15]     ; HEX1[6]     ;       ; 5.852 ; 5.852 ;       ;
; SW[15]     ; HEX2[0]     ;       ; 5.852 ; 5.852 ;       ;
; SW[15]     ; HEX2[1]     ;       ; 5.864 ; 5.864 ;       ;
; SW[15]     ; HEX2[2]     ;       ; 6.633 ; 6.633 ;       ;
; SW[15]     ; HEX2[3]     ;       ; 5.914 ; 5.914 ;       ;
; SW[15]     ; HEX2[4]     ;       ; 6.497 ; 6.497 ;       ;
; SW[15]     ; HEX2[6]     ;       ; 5.870 ; 5.870 ;       ;
; SW[15]     ; HEX3[0]     ;       ; 6.163 ; 6.163 ;       ;
; SW[15]     ; HEX3[1]     ;       ; 6.174 ; 6.174 ;       ;
; SW[15]     ; HEX3[2]     ;       ; 5.886 ; 5.886 ;       ;
; SW[15]     ; HEX3[3]     ;       ; 6.053 ; 6.053 ;       ;
; SW[15]     ; HEX3[5]     ;       ; 5.981 ; 5.981 ;       ;
; SW[15]     ; HEX3[6]     ;       ; 5.991 ; 5.991 ;       ;
; SW[15]     ; HEX4[0]     ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; SW[15]     ; HEX4[1]     ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; SW[15]     ; HEX4[2]     ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; SW[15]     ; HEX4[3]     ; 6.654 ; 6.654 ; 6.654 ; 6.654 ;
; SW[15]     ; HEX4[4]     ;       ; 6.497 ; 6.497 ;       ;
; SW[15]     ; HEX4[5]     ;       ; 6.035 ; 6.035 ;       ;
; SW[15]     ; HEX4[6]     ; 6.290 ; 6.290 ; 6.290 ; 6.290 ;
; SW[15]     ; HEX5[0]     ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; SW[15]     ; HEX5[1]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; SW[15]     ; HEX5[2]     ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; SW[15]     ; HEX5[3]     ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; SW[15]     ; HEX5[4]     ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; SW[15]     ; HEX5[5]     ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; SW[15]     ; HEX5[6]     ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; SW[15]     ; HEX6[0]     ;       ; 5.536 ; 5.536 ;       ;
; SW[15]     ; HEX6[1]     ; 6.504 ; 6.504 ; 6.504 ; 6.504 ;
; SW[15]     ; HEX6[2]     ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SW[15]     ; HEX6[3]     ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; SW[15]     ; HEX6[4]     ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; SW[15]     ; HEX6[5]     ;       ; 6.052 ; 6.052 ;       ;
; SW[15]     ; HEX6[6]     ;       ; 6.673 ; 6.673 ;       ;
; SW[15]     ; HEX7[1]     ; 6.432 ;       ;       ; 6.432 ;
; SW[15]     ; HEX7[2]     ; 6.402 ;       ;       ; 6.402 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLOCK_50                           ; CLOCK_50                           ; 1689     ; 0        ; 0        ; 0        ;
; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50                           ; 144      ; 1        ; 0        ; 0        ;
; KEY[1]                             ; CLOCK_50                           ; 79       ; 0        ; 0        ; 0        ;
; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 385      ; 0        ; 0        ; 0        ;
; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1007     ; 0        ; 0        ; 0        ;
; KEY[1]                             ; KEY[1]                             ; 77       ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLOCK_50                           ; CLOCK_50                           ; 1689     ; 0        ; 0        ; 0        ;
; divisor_clock_50_1:comb_95|clk_out ; CLOCK_50                           ; 144      ; 1        ; 0        ; 0        ;
; KEY[1]                             ; CLOCK_50                           ; 79       ; 0        ; 0        ; 0        ;
; divisor_clock_50_1:comb_95|clk_out ; divisor_clock_50_1:comb_95|clk_out ; 385      ; 0        ; 0        ; 0        ;
; KEY[1]                             ; divisor_clock_50_1:comb_95|clk_out ; 1007     ; 0        ; 0        ; 0        ;
; KEY[1]                             ; KEY[1]                             ; 77       ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 880   ; 880  ;
; Unconstrained Output Ports      ; 75    ; 75   ;
; Unconstrained Output Port Paths ; 304   ; 304  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul 30 23:54:25 2018
Info: Command: quartus_sta Mod_Teste_LCD_2 -c Mod_Teste
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Mod_Teste.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_clock_50_1:comb_95|clk_out divisor_clock_50_1:comb_95|clk_out
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.658      -156.675 divisor_clock_50_1:comb_95|clk_out 
    Info (332119):    -3.505      -144.388 CLOCK_50 
    Info (332119):    -1.353       -27.717 KEY[1] 
Info (332146): Worst-case hold slack is -2.555
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.555        -2.555 CLOCK_50 
    Info (332119):     0.391         0.000 KEY[1] 
    Info (332119):     0.391         0.000 divisor_clock_50_1:comb_95|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -158.064 KEY[1] 
    Info (332119):    -1.380       -78.380 CLOCK_50 
    Info (332119):    -0.500       -49.000 divisor_clock_50_1:comb_95|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.219       -47.637 divisor_clock_50_1:comb_95|clk_out 
    Info (332119):    -1.020       -30.716 CLOCK_50 
    Info (332119):    -0.039        -0.039 KEY[1] 
Info (332146): Worst-case hold slack is -1.595
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.595        -1.595 CLOCK_50 
    Info (332119):     0.215         0.000 KEY[1] 
    Info (332119):     0.215         0.000 divisor_clock_50_1:comb_95|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -158.064 KEY[1] 
    Info (332119):    -1.380       -78.380 CLOCK_50 
    Info (332119):    -0.500       -49.000 divisor_clock_50_1:comb_95|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Mon Jul 30 23:54:32 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


