<!doctype html>
<html class="no-js" lang="id">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ğŸ‘ƒğŸ½ ğŸ’‡ğŸ½ ğŸº PCI Express dalam Intel V-Series FPGAs: Dasar-Dasar Antarmuka dan Fitur Inti Perangkat Keras ğŸ‘º ğŸ“ ğŸ™€</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="pengantar
 Antarmuka PCI Express atau PCIe, yang akrab bagi banyak orang, sudah tersedia untuk pengembang sistem FPGA ketika baru mulai menyebar dalam...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>PCI Express dalam Intel V-Series FPGAs: Dasar-Dasar Antarmuka dan Fitur Inti Perangkat Keras</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/496702/"><h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">pengantar</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Antarmuka PCI Express atau PCIe, yang akrab bagi banyak orang, sudah tersedia untuk pengembang sistem FPGA ketika baru mulai menyebar dalam teknologi digital. Pada saat ini, ada solusi di mana inti perangkat lunak terhubung ke sirkuit mikro tingkat fisik eksternal [ </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ]. Ini memungkinkan untuk membuat jalur PCIe jalur tunggal dengan kecepatan 2,5 gigatransaksi per detik. Lebih lanjut, berkat pengembangan teknologi, lapisan fisik antarmuka bermigrasi ke blok perangkat keras PCIe di dalam FPGA sendiri; jumlah saluran yang mungkin meningkat menjadi 8, dan di sejumlah sirkuit mikro baru - menjadi 16; Mengikuti standar modern, kemungkinan laju transfer data telah tumbuh.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pada saat yang sama, masih sulit untuk menemukan bahan tambahan untuk bekerja dengan inti perangkat keras FPGA modern dalam sumber berbahasa Rusia, tidak banyak informasi tersedia pada antarmuka PCIe itu sendiri. Panduan untuk perangkat keras PCI Express core menyiratkan bahwa pengembang telah menjadi terbiasa dengan standar dan memahami dasar-dasar transfer data antara perangkat dan komputer pribadi (PC). Namun, banyaknya informasi dalam standar PCIe itu sendiri tidak segera memahami langkah apa yang harus diambil untuk berhasil mentransfer data dari perangkat ke memori PC atau sebaliknya. Untuk mendapatkan gambaran yang lebih lengkap, sebagian besar informasi harus dikumpulkan sedikit demi sedikit dari berbagai sumber. Untuk pengembang sistem Intel FPGA, kesulitannya jugayang sebagian besar bahan dan artikel yang tersedia menjelaskan bekerja dengan inti perangkat keras Xilinx FPGA.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pada artikel ini, penulis akan mencoba berbicara tentang apa yang perlu diketahui oleh perancang sistem FPGA agar dapat bekerja dengan antarmuka PCI Express; </font><font style="vertical-align: inherit;">akan mempertimbangkan fitur-fitur bekerja dengan inti perangkat keras PCI Express FPGA dari V-series dari Intel dalam versi Avalon-ST.</font></font><br>
<a name="habracut"></a><br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Level dan Jenis Paket PCIe</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Terlepas dari kenyataan bahwa PCI Express sering disebut bus, pada kenyataannya, antarmuka ini adalah jaringan perangkat yang dihubungkan oleh kelompok saluran dupleks serial. Jaringan PCI Express itu sendiri terdiri dari beberapa node utama: root (Root), endpoint (Endpoint) dan router (Switch) (Gambar 1). Untuk mentransfer data hanya antara dua perangkat, cukup memiliki root dan titik akhir. Dalam kasus PC modern, root jaringan terletak pada satu substrat bersama dengan inti prosesor pusat. Terlepas dari di mana akar PCIe berada, itu terkait dengan memori sistem. </font></font><br>
<br>
<img src="https://habrastorage.org/webt/_c/hp/8v/_chp8va2uvyrgrc_pt0irj-wnrk.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 1 - Jaringan PCIe</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Protokol transfer data PCIe dibagi menjadi tiga lapisan: Lapisan Transaksi, Lapisan Tautan Data, dan Lapisan Fisik. </font><font style="vertical-align: inherit;">Data antarmuka ditransmisikan dalam bentuk paket. </font><font style="vertical-align: inherit;">Tampilan umum paket ditunjukkan pada Gambar 2. </font></font><br>
<br>
<img src="https://habrastorage.org/webt/pe/eg/sa/peegsa43-ji_l00myvwxe8kt6tg.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 2 - Tampilan umum paket PCIe</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Pada tingkat transaksi, paket apa pun (TLP) terdiri dari setidaknya header. </font><font style="vertical-align: inherit;">Tergantung pada jenis paket, header dapat diikuti oleh data - konten yang berguna dari paket. </font><font style="vertical-align: inherit;">Checksum tambahan juga dapat ditambahkan di akhir paket. </font><font style="vertical-align: inherit;">Ada jenis utama paket tingkat transaksi (tabel 1) ada: </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabel 1 - Jenis paket tingkat transaksi</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tidak. P.</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tampilan paket</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nama tipe paket sesuai dengan spesifikasi</font></font></th>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan membaca memori </font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan membaca memori</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan Menulis Memori</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan penulisan memori</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan baca ruang I / O</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">I / O Baca Permintaan</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan penulisan ruang I / O</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan Tulis I / O</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Baca permintaan konfigurasi</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Konfigurasi membaca permintaan</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">6</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tulis permintaan konfigurasi</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Permintaan Tulis Konfigurasi</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">7</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Respon membaca</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Penyelesaian</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">8</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Pesan</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Pesan</font></font></td>
</tr>
</tbody></table></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pada lapisan tautan, nomor urutan paket dan checksum tautan ditambahkan ke setiap paket tingkat transaksi. </font><font style="vertical-align: inherit;">Lapisan tautan data juga membentuk jenis paketnya sendiri (DLLP), yang meliputi (tabel 2): </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabel 2 - Jenis paket tautan data</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tidak. P.</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tampilan paket</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nama tipe paket sesuai dengan spesifikasi</font></font></th>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Konfirmasi Paket Tingkat Transaksi</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">TLP Ack</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Penolakan Paket Tingkat Transaksi</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">TLP Nack</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Manajemen daya</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Manajemen daya</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Kontrol aliran data</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Alur kontrol</font></font></td>
</tr>
</tbody></table></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Akhirnya, lapisan fisik melengkapi paket dengan simbol awal dan akhir paket, yang dipinjam dari standar IEEE 802.3. </font><font style="vertical-align: inherit;">Untuk paket tingkat transaksi, simbol K27.7 dan K29.7 digunakan masing-masing; </font><font style="vertical-align: inherit;">untuk paket data link, simbol K28.2 dan K29.7. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ketika bekerja dengan inti perangkat keras FPGA, pengembang hanya perlu membentuk paket tingkat transaksi; </font><font style="vertical-align: inherit;">paket saluran dan lapisan fisik dibentuk oleh blok kernel.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Routing Paket Level-Transaksi</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Secara total, berbagai jenis paket dapat tiba dari pengirim ke penerima dalam tiga cara:</font></font><br>
<br>
<ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">perutean ke alamat; </font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Perutean ID</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> perutean tidak langsung.</font></font></li>
</ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Hubungan antara metode routing dan jenis paket tingkat transaksi disajikan pada Tabel 3. </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabel 3 - Korespondensi metode routing dan tipe paket</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">â„–p</font></font></th>
<th> </th>
<th> </th>
</tr>
<tr>
<td>1</td>
<td>  </td>
<td>       . <br>
    I/O     I/O<br>
</td>
</tr>
<tr>
<td>2</td>
<td>  </td>
<td>     . <br>
    ID.<br>
  <br>
</td>
</tr>
<tr>
<td>3</td>
<td> </td>
<td>    ID</td>
</tr>
</tbody></table></div><br>
<h2>   .        </h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Setiap titik akhir memiliki Ruang Konfigurasi sendiri, di mana berbagai instruksi dan register status berada. Diantaranya adalah Base Address Register atau BAR. Saat menginisialisasi titik akhir, BIOS atau sistem operasi memindai BAR titik akhir untuk menentukan berapa banyak memori dan ruang yang dibutuhkan untuk setiap titik akhir. Kemudian, di setiap BAR aktif, alamat awal dari bagian yang dialokasikan dari memori sistem ditulis. Akibatnya, titik akhir memperoleh alamat tempat permintaan yang sesuai dapat dikirim. Biasanya, pada titik akhir, peta register terbentuk, yang terkait dengan area memori yang dialokasikan.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Juga, setiap titik akhir, atau lebih tepatnya, perangkat logis di dalam, mendapat pengenal uniknya, yang terdiri dari tiga bagian: nomor bus, nomor perangkat, nomor perangkat logis (fungsi).</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dengan cara ini, sistem memiliki informasi yang cukup untuk berkomunikasi dengan titik akhir. Namun, mentransmisikan data menggunakan kueri di BAR memiliki kinerja yang buruk. Pertama, untuk BAR 32-bit lebar, panjang permintaan yang dapat digunakan terbatas pada satu kata ganda (DWORD); untuk BAR 64-bit, dua kata ganda. Kedua, setiap permintaan terjadi dengan partisipasi prosesor pusat. Untuk mengurangi beban pada prosesor pusat, serta meningkatkan ukuran setiap paket, perlu titik akhir memindahkan data secara independen ke atau dari memori sistem. Untuk melakukan ini, titik akhir harus tahu di mana memori sistem alamat itu dapat menulis atau membaca data.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mengingat hal di atas, skema transfer data umum antara titik akhir dan memori sistem dapat direpresentasikan sebagai berikut:</font></font><br>
<br>
<ol>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">driver titik akhir mengalokasikan buffer dalam memori sistem untuk menulis data; </font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> bentuk driver dalam memori sistem satu set alamat dan ukuran buffer - deskriptor buffer untuk menulis data;</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> driver titik akhir menulis alamat dari set deskriptor ke register perangkat yang terkait dengan area BAR;</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">register driver kontrol program endpoint yang terkait dengan area BAR; </font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> titik akhir mengirimkan permintaan untuk membaca memori sistem untuk mendapatkan sekumpulan deskriptor untuk menulis ke memori sistem;</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> titik akhir mengirimkan permintaan tulis ke memori sistem dan mengisi buffer penyimpanan;</font></font></li>
<li>      /   ,    ,        ,  ;</li>
<li>                   PCIe. </li>
</ol><br>
<h2>   </h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pada tahap ketika driver mengkonfigurasi register titik akhir, tergantung pada jenis ruang alamat yang terkait dengan BAR, titik akhir akan menerima permintaan tulis ke memori (Gambar 3) atau permintaan tulis ke ruang I / O. Jika pengemudi membaca register selama konfigurasi register, titik akhir juga menerima permintaan baca yang sesuai (Gambar 4). </font></font><br>
<br>
<img src="https://habrastorage.org/webt/w0/_e/5o/w0_e5oqkd6yfw7uyv9vewkmokw4.png" alt="gambar"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 3 - Contoh permintaan untuk menulis ke memori 1 DW panjang </font></font></i><br>
<br>
<img src="https://habrastorage.org/webt/ca/by/yk/cabyyk_ju4inqbsdevo3b-z3pma.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 4 - Contoh permintaan untuk membaca dari memori 1 DW panjang</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tidak seperti permintaan tulis atau baca, permintaan I / O memiliki sejumlah keterbatasan. Pertama, permintaan tulis dan baca memerlukan respons dari penerima. Ini mengarah pada fakta bahwa kecepatan transfer data menggunakan permintaan ke ruang I / O menjadi jauh lebih rendah daripada bandwidth PCIe teoretis. Kedua, alamat permintaan ruang I / O terbatas hingga 32 bit, yang tidak memungkinkan akses ke fragmen memori sistem melebihi 4 GB. Ketiga, permintaan ruang I / O tidak dapat melebihi satu kata ganda dan tidak dapat menggunakan beberapa saluran virtual untuk transportasi. Untuk alasan ini, permintaan untuk menulis dan membaca ke ruang I / O tidak akan dipertimbangkan lebih lanjut. Namun,isi header untuk menulis / membaca memori dan ruang I / O hanya berbeda dalam sejumlah bidang, oleh karena itu, struktur paket yang ditunjukkan pada Gambar 3, 4 juga berlaku untuk permintaan di ruang I / O.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ketika endpoint atau PCIe root menerima permintaan untuk membaca memori atau ruang I / O, perangkat harus mengirim respons. Jika pengirim permintaan tidak menerima respons dalam waktu tertentu, ini akan menyebabkan kesalahan dalam menunggu tanggapan. Jika karena alasan tertentu perangkat tidak dapat mengirim data yang diminta, itu harus menghasilkan respons kesalahan. Kemungkinan alasannya adalah: penerima tidak mendukung permintaan ini (Permintaan Tidak Didukung); penerima tidak siap untuk menerima permintaan konfigurasi dan permintaan untuk mengulanginya nanti (Status Permintaan Percobaan Permintaan), telah terjadi kesalahan internal, yang menyebabkan penerima tidak dapat menanggapi dan menolak permintaan (Kompleter Abort). </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Format untuk respons yang berhasil terhadap permintaan baca dan respons kesalahan untuk permintaan yang tidak didukung ditunjukkan pada Gambar 5, 6.</font></font><br>
<br>
<img src="https://habrastorage.org/webt/gp/pl/y4/gpply4dawc8olvy6iyeipyeraos.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 5 - Contoh respons yang berhasil dibaca </font></font></i><br>
<br>
<img src="https://habrastorage.org/webt/3s/uw/bv/3suwbvjqkiqpoaogl9ewbnbixjq.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 6â€” Contoh jawaban tentang permintaan yang tidak didukung</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Saat titik akhir mengakses area memori dalam 4 GB, format header paket tidak berbeda dari header yang ditunjukkan pada Gambar 3, 4. Untuk permintaan penulisan atau membaca memori melebihi 4 GB, kata ganda tambahan dengan bit urutan tinggi dari alamat tujuan digunakan di header (Gambar 7). </font></font><br>
<br>
<img src="https://habrastorage.org/webt/rr/1o/w6/rr1ow6yxljdhqffy9gguw6v-3os.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 7 - Contoh header permintaan penulisan 128 byte.</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Penjelasan nama-nama yang disingkat dari bidang header paket disajikan pada Tabel 4. </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabel 4 - Daftar singkatan untuk bidang header</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tidak. P.</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Penunjukan bidang</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nama bidang</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Janji</font></font></th>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">TC</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Kategori Lalu Lintas - Kelas Lalu Lintas</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Menentukan keanggotaan saluran virtual</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Atr</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Atribut</font></font></td>
<td>   : , ,    ID,       ID.</td>
</tr>
<tr>
<td>3</td>
<td>TH</td>
<td>    â€’ TLP Processing Hint</td>
<td>,         [1..0]      .</td>
</tr>
<tr>
<td>4</td>
<td>TD</td>
<td>       â€’ TLP Digest</td>
<td>,          .</td>
</tr>
<tr>
<td>5</td>
<td>EP</td>
<td>    </td>
<td>,      .</td>
</tr>
<tr>
<td>6</td>
<td>AT</td>
<td>  â€’ Address Translation</td>
<td>,     :   ,  ,  </td>
</tr>
<tr>
<td>7</td>
<td>BE</td>
<td>        â€’ Byte Enable</td>
<td>         </td>
</tr>
<tr>
<td>8</td>
<td>PH</td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Paket Petunjuk Pemrosesan - Petunjuk Pemrosesan</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Kiat penerima paket bagaimana paket harus digunakan, serta struktur data</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">9</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">BCM</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Adanya perubahan dalam jumlah byte</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Menunjukkan apakah jumlah byte dalam paket telah berubah. </font><font style="vertical-align: inherit;">Hanya pengirim di muka perangkat PCI-X yang dapat menetapkan bendera</font></font></td>
</tr>
</tbody></table></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Jika titik akhir menggunakan interupsi untuk melaporkan suatu peristiwa, itu juga harus membentuk paket yang sesuai. </font><font style="vertical-align: inherit;">Secara total, PCIe dapat menggunakan tiga jenis interupsi:</font></font><br>
<br>
<ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">interupsi legacy (Legacy Interrupts atau INT);</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">interupsi dalam bentuk pesan (Message Signaled Interrupts atau MSI);</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">extended message interrupts (Pesan Signalled Interrupts Extended atau MSI-X).</font></font></li>
</ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Interupsi INT yang diturunkan digunakan untuk kompatibilitas dengan sistem yang tidak mendukung interupsi pesan. Bahkan, jenis interupsi ini adalah pesan (paket tipe Pesan) yang mensimulasikan operasi garis interupsi fisik. Setelah peristiwa tertentu, titik akhir mengirim pesan ke akar PCIe bahwa interupsi INT telah diaktifkan, dan kemudian menunggu tindakan dari penangan interrupt. Sampai pengendali interupsi melakukan tindakan yang ditentukan, interupsi INT dalam keadaan diaktifkan. Interupsi yang diwariskan tidak memungkinkan Anda untuk menentukan sumber acara, yang memaksa penangan interupsi untuk secara berurutan memindai semua titik akhir dalam pohon PCIe untuk memperbaiki interupsi ini. Ketika interupsi dilayani, titik akhir mengirim pesan yang menyatakan itubahwa interupsi INT lebih tidak aktif. Inti perangkat keras FPGA, berdasarkan sinyal dari logika pengguna, secara independen menghasilkan pesan yang diperlukan untuk interupsi INT, sehingga struktur paket tidak akan dipertimbangkan.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pesan terputus bersama dengan versi mereka yang diperluas adalah jenis utama dan wajib dari gangguan dalam PCIe. Kedua jenis interupsi, pada kenyataannya, adalah permintaan untuk menulis ke memori sistem dengan panjang satu kata ganda. Perbedaan dari permintaan reguler adalah bahwa alamat rekaman dan isi paket dialokasikan untuk setiap perangkat pada tahap konfigurasi sistem. Dalam hal ini, Pengendali Interupsi Programmable Lanjutan (LAPIC) di dalam prosesor pusat menjadi tujuan. Saat menggunakan jenis interupsi ini, tidak perlu melakukan polling secara berurutan pada semua perangkat di pohon PCIe. Selain itu, jika sistem memungkinkan perangkat untuk menggunakan beberapa vektor interupsi, masing-masing vektor dapat dikaitkan dengan kejadiannya sendiri.Bersama-sama, ini mengurangi waktu prosesor untuk memproses interupsi dan meningkatkan kinerja sistem secara keseluruhan.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Interupsi MSI memungkinkan pembentukan hingga 32 vektor terpisah. Angka pastinya tergantung pada kemampuan titik akhir. Dalam hal ini, sistem hanya memungkinkan penggunaan sebagian vektor. Pada tahap konfigurasi, sistem menulis alamat interupsi dan data awal untuk ditulis ke register khusus ruang konfigurasi titik akhir. Semua interupsi aktif menggunakan alamat yang sama. Tetapi untuk setiap vektor, titik akhir mengubah bit data awal. Misalnya, biarkan titik akhir mendukung maksimum 4 vektor interupsi, semua 4 vektor diizinkan dalam sistem, dan data awal untuk penulisan adalah 0x4970. Kemudian, untuk membentuk vektor pertama, titik akhir melewati data awal tidak berubah. Untuk vektor kedua, perangkat mengubah bit pertama dan mentransmisikan angka 0x4971.Untuk vektor ketiga dan keempat, perangkat akan mentransmisikan angka masing-masing 0x4972 dan 0x4973.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Inti perangkat keras FPGA secara mandiri membentuk sebuah paket dengan MSI yang terganggu oleh sinyal dari logika pengguna. Namun, sebelum memerintahkan kernel untuk mengirim interupsi, logika pengguna juga harus menyediakan konten paket untuk vektor yang diperlukan ke antarmuka kernel khusus.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Interupsi MSI-X memungkinkan pembentukan hingga 2048 vektor individu. Dalam register yang sesuai dari ruang Konfigurasi, titik akhir menunjukkan yang mana dari ruang alamat BAR dan dengan apa offset dari alamat dasar tabel interrupt (Gambar 8) dan tabel flag interrupt tertunda (Pending Bit Array - PBA, Gambar 9) berada, serta ukuran keduanya meja. Sistem menulis alamat dan data terpisah untuk menulis ke setiap baris tabel interupsi, dan juga memungkinkan atau melarang penggunaan vektor tertentu melalui bit pertama bidang Kontrol Vektor. Untuk acara tertentu, titik akhir menetapkan bendera di tabel bendera interupsi tertunda. Jika tidak ada mask yang ditetapkan untuk interupsi ini di bidang Kontrol Vektor, titik akhir mengirimkan interupsi ke alamat dari tabel interupsi dengan konten paket yang ditentukan.</font></font><br>
<br>
<img src="https://habrastorage.org/webt/zl/6q/el/zl6qelezf6aixg5qjw-rbeotwkc.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 8 - Tabel vektor interupsi MSI-X </font></font></i><br>
<br>
<img src="https://habrastorage.org/webt/q8/ms/as/q8msasscf-ytecdpefn-ohdjc1q.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 9 - Tabel bendera untuk interupsi tertunda</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Inti perangkat keras FPGA tidak memiliki antarmuka khusus untuk interupsi MSI-X. </font><font style="vertical-align: inherit;">Pengembang sendiri harus membuat tabel interupsi dalam logika pengguna dan tabel bendera interupsi tertunda. </font><font style="vertical-align: inherit;">Paket interupsi juga sepenuhnya dibuat oleh pengguna dan ditransmisikan melalui antarmuka kernel bersama dengan jenis paket lainnya. </font><font style="vertical-align: inherit;">Format paket dalam kasus ini, sebagaimana telah disebutkan di atas, sesuai dengan permintaan untuk menulis ke memori sistem dengan panjang satu kata ganda.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Fitur inti perangkat keras PCI Express FPGA V-series dari Intel dalam versi Avalon-ST</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Terlepas dari kenyataan bahwa inti perangkat keras dari PCI Express FPGA dari berbagai produsen menerapkan fungsi yang serupa, masing-masing antarmuka inti atau urutan operasi mereka mungkin berbeda. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Inti perangkat keras Intel V-Series PCI Express FPGA tersedia dalam dua versi: dengan Avalon-MM dan Avalon-ST. Yang terakhir, meskipun membutuhkan lebih banyak upaya dari pengembang, memungkinkan Anda untuk mendapatkan bandwidth terbanyak. Karena alasan ini, kernel dengan antarmuka Avalon-MM tidak akan dipertimbangkan. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dokumentasi inti PCI Express dengan antarmuka Avalon-ST menjelaskan secara terperinci parameter kernel, sinyal input dan output. Namun, kernel memiliki sejumlah fitur yang harus diperhatikan pengembang.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Kelompok fitur pertama berkaitan dengan metode yang memungkinkan Anda mengkonfigurasi FPGA dalam 100 ms sesuai dengan persyaratan PCIe. Selain pemuatan paralel jenis FPP, pengembang juga ditawari metode seperti Konfigurasi melalui Protokol (CvP) dan mode otonom dari kernel (mode otonom). Pengembang harus memastikan bahwa konfigurasi melalui protokol atau mode kernel mandiri didukung untuk kecepatan PCIe yang dipilih (parameter "Lane Rate"). Untuk konfigurasi melalui protokol, informasi yang relevan dapat ditemukan di dokumentasi kernel. Dalam hal mode offline, tidak ada informasi seperti itu, jadi Anda perlu mengkompilasi proyek. Jika mode kernel mandiri tidak didukung untuk kecepatan kernel saat ini, Quartus akan menghasilkan kesalahan yang sesuai (Gambar 10).</font></font><br>
<br>
<img src="https://habrastorage.org/webt/xj/hy/ok/xjhyokbx1mvolf2dweiawoytyzk.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gambar 10 - Kesalahan saat mengkompilasi kernel PCIe untuk mode offline</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Jika pengembang berencana untuk menggunakan konfigurasi melalui protokol, ia juga harus memperhatikan inti FPGA mana konektor PCIe terhubung. Ini terutama benar jika pengembang tidak menggunakan papan yang sudah jadi, tetapi perangkatnya sendiri. Dalam FPGA dengan beberapa inti perangkat keras PCIe, hanya satu inti yang memungkinkan CvP diaktifkan. Lokasi inti dengan dukungan CvP ditunjukkan dalam dokumentasi FPGA. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Kelompok kedua fitur terkait dengan antarmuka transfer data Avalon-ST itu sendiri. Antarmuka inilah yang digunakan untuk mentransfer paket tingkat transaksi antara logika pengguna dan kernel.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Di sisi penerima, kernel memiliki dua sinyal yang memungkinkan pengguna untuk menghentikan sementara penerimaan paket yang diterima: sinyal rx_st_mask dan sinyal rx_st_ready. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Menggunakan sinyal rx_st_ready, pengembang dapat menjeda output dari semua jenis paket. Namun, jika Anda mengaktifkan sinyal ini, kernel akan menghentikan output paket setelah hanya dua siklus clock dari frekuensi operasi. Karena itu, selama aktivasi sinyal, logika pengguna harus siap menerima sejumlah data tambahan. Jika, misalnya, pengembang menggunakan buffer dalam bentuk FIFO, ia harus menghindari buffer overflows. Kalau tidak, sebagian isi paket akan hilang.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Menggunakan sinyal "rx_st_mask", pengembang menangguhkan penerbitan permintaan yang jawabannya harus dikirim. Sinyal ini juga tidak segera menghentikan keluaran paket. Menurut dokumentasi, setelah mengaktifkan sinyal, kernel dapat mengeluarkan hingga 10 permintaan. Jika logika pengguna mengaktifkan "rx_st_mask", dan tidak ada cukup ruang di buffer untuk memproses paket yang diterima, ini juga dapat mengaktifkan sinyal "rx_st_ready". Dalam situasi ini, logika pengguna berhenti membaca paket apa pun dari buffer kernel perangkat keras internal. Ini tidak hanya menimpa buffer kernel perangkat keras, tetapi juga melanggar persyaratan urutan paket. Perangkat harus melewati permintaan sebelumnya yang tidak memerlukan respons, dan membaca respons. Jika tidak, saluran data akan diblokir dengan ketat.Untuk alasan ini, pengembang harus menggunakan buffer tambahan untuk memproses permintaan dengan jawaban dan tidak membiarkan logika memblokir paket prioritas yang lebih tinggi.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Di sisi transmisi, sinyal tx_st_valid dan tx_st_ready dapat menyebabkan masalah. Jika sinyal tx_st_ready aktif, maka dilarang untuk logika pengguna untuk mengatur ulang tx_st_valid di tengah paket keluar. Ini berarti bahwa selama transfer, pengembang harus menyediakan seluruh konten paket. Jika sumber data lebih lambat dari antarmuka kernel, logika pengguna harus mengakumulasi jumlah data yang diperlukan sebelum dimulainya paket. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Baik di sisi penerima dan di sisi transmisi, pengembang harus memperhatikan urutan byte di header dan isi paket, serta penyelarasan data.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dalam paket Avalon-ST dari inti perangkat keras, di dalam setiap kata ganda di dalam header paket PCIe, byte mengikuti dari rendah ke tinggi; di dalam isi paket - dari yang tertua hingga yang termuda. Pengembang harus menggunakan urutan serupa dalam paket keluar untuk berhasil mentransfer data dari titik akhir ke root. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Antarmuka Avalon-ST dari inti perangkat keras meluruskan data dalam kelipatan 64 bit. Bergantung pada lebar antarmuka Avalon-ST, panjang header paket tingkat transaksi dan alamat paket, kernel dapat menambahkan kata ganda kosong antara header paket dan isinya. Pada gilirannya, saat mengirimkan data, logika pengguna harus menambahkan kata ganda kosong terlebih dahulu, dengan analogi dengan kernel. Kata ganda kosong ini tidak diperhitungkan dalam panjang paket dan hanya diperlukan untuk pengoperasian kernel perangkat keras yang benar.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Fitur selanjutnya terkait dengan respons baca yang masuk. Deskripsi kernel mengatakan bahwa itu tidak ketinggalan tanggapan masuk yang pengenalnya tidak cocok dengan permintaan keluar. Pada saat yang sama, logika pengguna harus mengikuti waktu tunggu untuk tanggapan. Jika waktu tunggu terlampaui, logika pengguna harus menaikkan bendera â€œcpl_err [0]â€ atau â€œcpl_err [1]â€. Tidak jelas dari dokumentasi bagaimana penyaringan akan berfungsi ketika titik akhir mengirim beberapa permintaan baca. Logika pengguna hanya memberi tahu kernel bahwa batas waktu telah kedaluwarsa untuk salah satu permintaan, tetapi tidak dapat meneruskan pengidentifikasi permintaan ini ke kernel. Ada kemungkinan bahwa kernel dapat mentransmisikan ke respons sisi pengguna untuk permintaan dengan batas waktu berakhir. Oleh karena itu, pengembang harus membuat filter sendiri untuk tanggapan yang masuk.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Akhirnya, pengembang sangat dianjurkan untuk menggunakan informasi pinjaman yang tersedia untuk paket keluar. </font><font style="vertical-align: inherit;">Dokumentasi inti mengatakan bahwa ini tidak perlu, karena kernel memeriksa pinjaman dan memblokir paket ketika tidak ada pinjaman yang cukup. </font><font style="vertical-align: inherit;">Namun, semua jenis paket tiba di kernel melalui satu antarmuka. </font><font style="vertical-align: inherit;">Jika buffer paket kernel meluap, kernel menurunkan sinyal tx_st_ready ke nol. </font><font style="vertical-align: inherit;">Sampai sinyal tx_st_ready diatur ke satu, logika pengguna, pada prinsipnya, tidak dapat mengirim paket apa pun. </font><font style="vertical-align: inherit;">Jumlah pinjaman yang tersedia diperbarui melalui paket dari perangkat mitra. </font><font style="vertical-align: inherit;">Jika logika pengguna tidak hanya sering menulis, tetapi juga membaca, maka kecepatan pembaruan kernel menurun. </font><font style="vertical-align: inherit;">Pada akhirnya, kinerja sistem secara keseluruhan menderita.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Kesimpulan</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Artikel tersebut menjelaskan prinsip umum transfer data melalui PCI Express, format paket data utama. </font><font style="vertical-align: inherit;">Namun demikian, penulis menghilangkan komponen antarmuka seperti saluran virtual, kontrol volume respons masuk untuk membaca, dan urutan paket tidak ketat. </font><font style="vertical-align: inherit;">Topik-topik ini dibahas secara rinci dalam sejumlah sumber asing [ </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> , </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">6</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ]. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Artikel ini juga mencakup fitur-fitur inti perangkat keras Intel Express V-series FPGA FPGA yang penulis temui saat mengerjakan pengontrol antarmuka. </font><font style="vertical-align: inherit;">Pengalaman ini mungkin bermanfaat bagi pengembang lain.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Daftar sumber yang digunakan</font></font></h2><br>
<ol>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Arsitektur PCIe DMA untuk Transmisi Data Multi-Gigabyte Per Detik / L. Rota, M. Caselle, et. </font><font style="vertical-align: inherit;">Al. </font><font style="vertical-align: inherit;">// TRANSAKSI IEEE PADA ILMU NUKLIR, VOL. </font><font style="vertical-align: inherit;">62, TIDAK. </font><font style="vertical-align: inherit;">3, JUNI 2015.</font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">An Efficient and Flexible Host-FPGA PCIe Communication Library / Jian Gong, Tao Wang, Jiahua Chen et. al. // 2014 24th International Conference on Field Programmable Logic and Applications.</a></li>
<li>Design and Implementation of a High-Speed Data Acquisition Card Based on PCIe Bus / Li Mu-guo, Huang Ying, Liu Yu-zhi // ã€Šæµ‹æ§æŠ€æœ¯ã€‹2013å¹´ç¬¬32å·ç¬¬7æœŸã€‚</li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">Down to the TLP: How PCI express devices talk (Part I) / Eli Billauer</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">Low-Cost FPGA Solution for PCI Express Implementation / Intel Corporation.</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">Managing Receive-Buffer Space for Inbound Completions / Xilinx // Virtex-7 FPGA Gen3 Integrated Block for PCI Express v4.3, Appendix B</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">PCIe Completion Timeout / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">PCIe packet in cyclone VI GX / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">PCIe simple transaction / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">PCIe w/ Avalon ST: Equivalent of ko_cpl_spc_vc0? / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow">Point me in the right Direction â€“ PCIe / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Minta batas waktu habis di PCIE / Forum Altera</font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Desain Antarmuka Berkecepatan Tinggi Berdasarkan PCIe dari Platform Verifikasi Penerima Non-kooperatif / Li Xiao-ning, Yao Yuan-cheng dan Qin Ming-wei // Konferensi Internasional 2016 tentang Mekanik, Kontrol, Listrik, Mekatronik, Informasi dan Komputer</font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Spesifikasi PCI Express Base Revision 3.0 / PCI-SIG</font></font></a> </li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Antarmuka Stratix V Avalon-ST untuk Solusi PCIe / Intel Corporation </font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Interface Cyclone V Avalon-ST untuk Solusi PCIe / Intel Corporation</font></font></a></li>
</ol></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../id496680/index.html">Industri 4.1: Kepemilikan Robot, Jaringan Saraf Tiruan, dan Monetisasi Sumber Terbuka</a></li>
<li><a href="../id496682/index.html">Bagaimana tetap profesional dalam permintaan</a></li>
<li><a href="../id496686/index.html">Bagaimana Sistem Analisis Lalu Lintas Mendeteksi Taktik Peretas oleh MITER ATT & CK, Bagian 4</a></li>
<li><a href="../id496690/index.html">Teknologi Kontrol Coronavirus</a></li>
<li><a href="../id496692/index.html"># 06 - Dan seluruh byte tidak cukup ... | Cuaca datar</a></li>
<li><a href="../id496704/index.html">PCB dari roket Saturn-5 - rekayasa terbalik dengan penjelasan</a></li>
<li><a href="../id496706/index.html">Membaca Akhir Pekan: Sejarah Format Audio - Zaman Kaset dan Perkembangan Teknologi Sintesis Bicara</a></li>
<li><a href="../id496708/index.html">Senapan ruang angkasa, roket uap dan cermin orbital</a></li>
<li><a href="../id496710/index.html">Informasi Komputer: Sederhana dan Cepat</a></li>
<li><a href="../id496712/index.html">Sekali pada pentest, atau Bagaimana memecahkan semuanya dengan bantuan seorang ahli urologi dan Roskomnadzor</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>