>module mod_a;
#^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
#      ^ source.verilog meta.module.verilog
#       ^^^^^ source.verilog meta.module.verilog entity.name.type.module.verilog
#            ^ source.verilog meta.module.verilog punctuation.section.module.begin.verilog
>genvar i;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>reg a[0:9], b[0:9];
#^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#   ^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>for (i=0; i<10; i=i+1)
#^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#   ^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.statement.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.comparison.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.statement.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.arithmetic.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog
>    assign a[i] = b[i];
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog keyword.other.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog variable.other.readwrite.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog keyword.operator.assignment.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog punctuation.terminator.statement.verilog
>
>endmodule
#^^^^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
>
>module gray2bin1 (bin, gray);
#^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
#      ^ source.verilog meta.module.verilog
#       ^^^^^^^^^ source.verilog meta.module.verilog entity.name.type.module.verilog
#                ^ source.verilog meta.module.verilog
#                 ^ source.verilog meta.module.verilog punctuation.definition.ports.begin.verilog
#                  ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                      ^ source.verilog meta.module.verilog
#                       ^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                           ^ source.verilog meta.module.verilog punctuation.definition.ports.end.verilog
#                            ^ source.verilog meta.module.verilog punctuation.section.module.begin.verilog
>
>parameter SIZE = 8; // this module is parameterizable
#^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.constant.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog punctution.terminator.statement.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog
#                    ^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>
>output [SIZE-1:0] bin;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog
#                  ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input [SIZE-1:0] gray;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>genvar i, j, k;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>generate
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog storage.type.generate.verilog
>for (i=0; i<SIZE; i=i+1) begin : bit
#^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.control.verilog
#   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.readwrite.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.assignment.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog constant.numeric.dec.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog punctuation.separator.statement.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.readwrite.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.comparison.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.constant.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog punctuation.separator.statement.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.assignment.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.arithmetic.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog constant.numeric.dec.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                         ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.label
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                 ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.label
>    assign bin[i] = ^gray[SIZE-1:i];
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#    ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#           ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.operator.assign.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.operator.bitwise.verilog
#                     ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                          ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    // i refers to the implicitly defined localparam whose
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    // value in each instance of the generate block is
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    // the value of the genvar when it was elaborated.
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>end
#^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.block.verilog
>endgenerate
#^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog storage.type.generate.verilog
>
>endmodule
#^^^^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
>
>
>module addergen1 (co, sum, a, b, ci);
#^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
#      ^ source.verilog meta.module.verilog
#       ^^^^^^^^^ source.verilog meta.module.verilog entity.name.type.module.verilog
#                ^ source.verilog meta.module.verilog
#                 ^ source.verilog meta.module.verilog punctuation.definition.ports.begin.verilog
#                  ^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                    ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                     ^ source.verilog meta.module.verilog
#                      ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                         ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                          ^ source.verilog meta.module.verilog
#                           ^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                            ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                             ^ source.verilog meta.module.verilog
#                              ^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                ^ source.verilog meta.module.verilog
#                                 ^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                   ^ source.verilog meta.module.verilog punctuation.definition.ports.end.verilog
#                                    ^ source.verilog meta.module.verilog punctuation.section.module.begin.verilog
>
>parameter SIZE = 4;
#^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.constant.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog punctution.terminator.statement.verilog
>
>output [SIZE-1:0] sum;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog
#                  ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>output co;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input [SIZE-1:0] a, b;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input ci;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>wire [SIZE :0] c;
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#      ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>wire [SIZE-1:0] t [1:3];
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#      ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>genvar i;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>assign c[0] = ci;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog keyword.other.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog keyword.operator.assignment.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#              ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog punctuation.terminator.statement.verilog
>
>// Hierarchical gate instance names are:
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>//   xor gates: bit[0].g1 bit[1].g1 bit[2].g1 bit[3].g1
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>//              bit[0].g2 bit[1].g2 bit[2].g2 bit[3].g2
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>//   and gates: bit[0].g3 bit[1].g3 bit[2].g3 bit[3].g3
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>//              bit[0].g4 bit[1].g4 bit[2].g4 bit[3].g4
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>//   or gates:  bit[0].g5 bit[1].g5 bit[2].g5 bit[3].g5
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// Generated instances are connected with
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// multidimensional nets t[1][3:0] t[2][3:0] t[3][3:0]
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// (12 nets total)
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>
>for(i=0; i<SIZE; i=i+1) begin:bit
#^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#   ^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.statement.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.comparison.verilog
#           ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.constant.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.statement.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.arithmetic.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog
#                        ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                              ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
>    xor g1 (t[1][i], a[i], b[i]);
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                         ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    xor g2 (sum[i], t[1][i], c[i]);
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                  ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                           ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    and g3 (t[2][i], a[i], b[i]);
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                         ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    and g4 (t[3][i], t[1][i], c[i]);
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    or g5 (c[i+1], t[2][i], t[3][i]);
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#       ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                 ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                          ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>end
#^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>
>assign co = c[SIZE];
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog keyword.other.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#       ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog variable.other.readwrite.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog keyword.operator.assignment.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog variable.other.readwrite.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#              ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.constant.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.continuous-assignment.verilog punctuation.terminator.statement.verilog
>
>endmodule
#^^^^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
>
>module test;
#^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
#      ^ source.verilog meta.module.verilog
#       ^^^^ source.verilog meta.module.verilog entity.name.type.module.verilog
#           ^ source.verilog meta.module.verilog punctuation.section.module.begin.verilog
>parameter p = 0, q = 0;
#^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog punctution.terminator.statement.verilog
>wire a, b, c;
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>//---------------------------------------------------------
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// Code to either generate a u1.g1 instance or no instance.
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// The u1.g1 instance of one of the following gates:
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// (and, or, xor, xnor) is generated if
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// {p,q} == {1,0}, {1,2}, {2,0}, {2,1}, {2,2}, {2, default}
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>//---------------------------------------------------------
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>if (p == 1)
#^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#  ^ source.verilog meta.module.verilog meta.module.body.verilog
#   ^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog
>    if (q == 0) begin : u1      // If p==1 and q==0, then instantiate
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog
#                ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                          ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        and g1(a, b, c);        // AND with hierarchical name test.u1.g1
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
#                        ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>    else if (q == 2) begin : u1 // If p==1 and q==2, then instantiate
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog
#         ^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog
#                     ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        or g1(a, b, c);         // OR with hierarchical name test.u1.g1
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                  ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
#                       ^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>    // "else" added to end "if (q == 2)" statement
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.whitespace.comment.leading.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>    else ;                      // If p==1 and q!=0 or 2, then no instantiation
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
#          ^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>else if (p == 2)
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog
#     ^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog
>    case (q)
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.definition.case-expression.begin.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.definition.case-expression.end.verilog
>    0, 1, 2: begin : u1         // If p==2 and q==0,1, or 2, then instantiate
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.unsigned.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.unsigned.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.unsigned.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog punctuaton.definition.section.case.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                       ^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        xor g1(a, b, c);        // XOR with hierarchical name test.u1.g1
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
#                        ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>    default: begin : u1         // If p==2 and q!=0,1, or 2, then instantiate
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog punctuaton.definition.section.case.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#                       ^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        xnor g1(a, b, c);       // XNOR with hierarchical name test.u1.g1
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                 ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
#                         ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>    endcase
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
>
>endmodule
#^^^^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
>
>
>module multiplier(a, b, product);
#^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
#      ^ source.verilog meta.module.verilog
#       ^^^^^^^^^^ source.verilog meta.module.verilog entity.name.type.module.verilog
#                 ^ source.verilog meta.module.verilog punctuation.definition.ports.begin.verilog
#                  ^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                    ^ source.verilog meta.module.verilog
#                     ^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                       ^ source.verilog meta.module.verilog
#                        ^^^^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog punctuation.definition.ports.end.verilog
#                                ^ source.verilog meta.module.verilog punctuation.section.module.begin.verilog
>
>parameter a_width = 8, b_width = 8;
#^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog
#                       ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                 ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog punctution.terminator.statement.verilog
>
>localparam product_width = a_width+b_width;
#^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog
#           ^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog
#                           ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.arithmetic.verilog
#                                   ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog punctution.terminator.statement.verilog
>// cannot be modified directly with the defparam
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>// statement or the module instance statement #
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>
>input [a_width-1:0] a;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input [b_width-1:0] b;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>output [product_width-1:0] product;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#        ^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog
#                           ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>generate
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog storage.type.generate.verilog
>    if((a_width < 8) || (b_width < 8)) begin: mult
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.control.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog punctuation.parenthesis.begin.verilog
#        ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.readwrite.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.comparison.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog constant.numeric.dec.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog punctuation.parenthesis.end.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                     ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.logical.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog punctuation.parenthesis.begin.verilog
#                         ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog variable.other.readwrite.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.operator.comparison.verilog
#                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog constant.numeric.dec.verilog
#                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog punctuation.parenthesis.end.verilog
#                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#                                       ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.label
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                              ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.label
>        CLA_multiplier #(a_width,b_width) u1(a, b, product);
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#        ^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.operator.delay.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.definition.delay-expression.begin.verilog
#                         ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                 ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.definition.delay-expression.end.verilog
#                                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                          ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                              ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                 ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                   ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    // instantiate a CLA multiplier
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.block.verilog
>    else begin: mult
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#    ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog keyword.control.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog
#         ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.block.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.label
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.label
>        WALLACE_multiplier #(a_width,b_width) u1(a, b, product);
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#        ^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.operator.delay.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.definition.delay-expression.begin.verilog
#                             ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                     ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.definition.delay-expression.end.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                              ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                  ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                     ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                       ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#                                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>    // instantiate a Wallace-tree multiplier
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#      ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog meta.sequential-block.verilog keyword.other.block.verilog
>endgenerate
#^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.generate.verilog storage.type.generate.verilog
>// The hierarchical instance name is mult.u1
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>endmodule
#^^^^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
>
>
>module dimm(addr, ba, rasx, casx, csx, wex, cke, clk, dqm, data, dev_id);
#^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog
#      ^ source.verilog meta.module.verilog
#       ^^^^ source.verilog meta.module.verilog entity.name.type.module.verilog
#           ^ source.verilog meta.module.verilog punctuation.definition.ports.begin.verilog
#            ^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                 ^ source.verilog meta.module.verilog
#                  ^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                    ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                     ^ source.verilog meta.module.verilog
#                      ^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                          ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                           ^ source.verilog meta.module.verilog
#                            ^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                 ^ source.verilog meta.module.verilog
#                                  ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                     ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                      ^ source.verilog meta.module.verilog
#                                       ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                          ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                           ^ source.verilog meta.module.verilog
#                                            ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                               ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                                ^ source.verilog meta.module.verilog
#                                                 ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                                    ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                                     ^ source.verilog meta.module.verilog
#                                                      ^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                                         ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                                          ^ source.verilog meta.module.verilog
#                                                           ^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                                               ^ source.verilog meta.module.verilog punctuation.separator.comma.verilog
#                                                                ^ source.verilog meta.module.verilog
#                                                                 ^^^^^^ source.verilog meta.module.verilog variable.other.readwrite.verilog
#                                                                       ^ source.verilog meta.module.verilog punctuation.definition.ports.end.verilog
#                                                                        ^ source.verilog meta.module.verilog punctuation.section.module.begin.verilog
>
>parameter [31:0] MEM_WIDTH = 16, MEM_SIZE = 8; // in mbytes
#^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#           ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.constant.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog
#                             ^^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                 ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.constant.verilog
#                                         ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog keyword.operator.assignment.verilog
#                                           ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog constant.numeric.dec.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog punctution.terminator.statement.verilog
#                                              ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                               ^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                                                 ^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>
>input [10:0] addr;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input ba, rasx, casx, csx, wex, cke, clk;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog
#          ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog
#                ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog
#                      ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog
#                           ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.separator.comma.verilog
#                                    ^ source.verilog meta.module.verilog meta.module.body.verilog
#                                     ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                                        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input [ 7:0] dqm;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>inout [63:0] data;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>input [ 4:0] dev_id;
#^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.other.port.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog
#             ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>genvar i;
#^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog support.type.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog variable.other.readwrite.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.terminator.statement.verilog
>
>case ({MEM_SIZE, MEM_WIDTH})
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
#    ^ source.verilog meta.module.verilog meta.module.body.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.definition.case-expression.begin.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.concatenation.begin.verilog
#       ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog variable.other.constant.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.separator.comma.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog
#                 ^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog variable.other.constant.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.concatenation.end.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog punctuation.definition.case-expression.end.verilog
>{32'd8, 32'd16}: // 8Meg x 16 bits wide
#^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.concatenation.begin.verilog
# ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog storage.type.number.verilog
#     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog
#      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.separator.comma.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog
#        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog storage.type.number.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.concatenation.end.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog punctuaton.definition.section.case.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                   ^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>    begin: memory
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
>        for (i=0; i<4; i=i+1) begin:word
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.control.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.assignment.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.separator.statement.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.comparison.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog constant.numeric.dec.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.separator.statement.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.assignment.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.arithmetic.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog constant.numeric.dec.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                              ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.label
#                                    ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.label
>            sms_08b216t0 p(.clk(clk), .csb(csx), .cke(cke),.ba(ba),
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                       ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                           ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                  ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                      ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                  ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
>                           .addr(addr), .rasb(rasx), .casb(casx),
#^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                 ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                         ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                              ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                      ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                           ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
>                           .web(wex), .udqm(dqm[2*i+1]), .ldqm(dqm[2*i]),
#^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                       ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                       ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                          ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                               ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
>                           .dqi(data[15+16*i:16*i]), .dev_id(dev_id));
#^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                     ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                      ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                             ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        // The hierarchical instance names are memory.word[3].p,
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#          ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        // memory.word[2].p, memory.word[1].p, memory.word[0].p,
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#          ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        // and the task memory.read_mem
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#        ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#          ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        end
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
>
>        task read_mem;
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog storage.type.task.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#             ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        input [31:0] address;
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.port.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        output [63:0] data;
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.port.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                      ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        begin // call read_mem in sms module
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#              ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                ^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>            word[3].p.read_mem(address, data[63:48]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            word[2].p.read_mem(address, data[47:32]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            word[1].p.read_mem(address, data[31:16]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            word[0].p.read_mem(address, data[15: 0]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        end
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
>        endtask
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog storage.type.task.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>{32'd16, 32'd8}: // 16Meg x 8 bits wide
#^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.concatenation.begin.verilog
# ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog storage.type.number.verilog
#     ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog
#       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.separator.comma.verilog
#        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog
#         ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog storage.type.number.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog constant.numeric.dec.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.concatenation.verilog punctuation.concatenation.end.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog punctuaton.definition.section.case.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog
#                 ^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                   ^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>    begin: memory
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog
#    ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
#         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
#          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#           ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.label
>        for (i=0; i<8; i=i+1) begin:byte
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.control.verilog
#           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.assignment.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog constant.numeric.dec.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.separator.statement.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.comparison.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog constant.numeric.dec.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.separator.statement.verilog
#                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.assignment.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.operator.arithmetic.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog constant.numeric.dec.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                              ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.label
#                                    ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.label
>            sms_16b208t0 p(.clk(clk), .csb(csx), .cke(cke),.ba(ba),
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.type.module.verilog
#                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.variable.module.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                       ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                           ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                  ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                      ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                  ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
>                           .addr(addr), .rasb(rasx), .casb(casx),
#^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                 ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                         ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                              ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                   ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                      ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                           ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
>                           .web(wex), .dqm(dqm[i]),
#^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                    ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                       ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                           ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                  ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
>                           .dqi(data[7+8*i:8*i]), .dev_id(dev_id));
#^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                            ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                      ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                       ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                        ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                           ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog keyword.operator.arithmetic.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog variable.other.readwrite.verilog
#                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                                                   ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                         ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.begin.verilog
#                                                          ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.parenthesis.end.verilog
#                                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            // The hierarchical instance names are memory.byte[7].p,
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#              ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>            // memory.byte[6].p, ... , memory.byte[1].p, memory.byte[0].p,
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#              ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>            // and the task memory.read_mem
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.whitespace.comment.leading.verilog
#            ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#              ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>        end
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
>
>        task read_mem;
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog storage.type.task.verilog
#            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#             ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        input [31:0] address;
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.port.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#               ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                     ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        output [63:0] data;
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.port.verilog
#              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#                      ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                          ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        begin // call read_mem in sms module
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
#             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#              ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#                ^^^^^^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog comment.line.double-slash.verilog
>            byte[7].p.read_mem(address, data[63:56]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[6].p.read_mem(address, data[55:48]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[5].p.read_mem(address, data[47:40]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[4].p.read_mem(address, data[39:32]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[3].p.read_mem(address, data[31:24]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[2].p.read_mem(address, data[23:16]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[1].p.read_mem(address, data[15: 8]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>            byte[0].p.read_mem(address, data[ 7: 0]);
#^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#            ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                     ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.accessor.verilog
#                      ^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog entity.name.function.call.verilog
#                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                               ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                      ^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                        ^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog variable.other.readwrite.verilog
#                                            ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.definition.begin.bracket.verilog
#                                             ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog
#                                              ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                               ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog punctuation.seperator.range.verilog
#                                                ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog
#                                                 ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog meta.item-index.verilog constant.numeric.dec.verilog
#                                                  ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog meta.item-aceess.verilog punctuation.definition.end.bracket.verilog
#                                                   ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#                                                    ^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog punctuation.terminator.statement.verilog
>        end
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog
#        ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog meta.sequential-block.verilog keyword.other.block.verilog
>        endtask
#^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#        ^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog storage.type.task.verilog
>    end
#^^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog
#    ^^^ source.verilog meta.module.verilog meta.module.body.verilog meta.sequential-block.verilog keyword.other.block.verilog
>// Other memory cases ...
#^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog punctuation.definition.comment.verilog
#  ^^^^^^^^^^^^^^^^^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog comment.line.double-slash.verilog
>endcase
#^^^^^^^ source.verilog meta.module.verilog meta.module.body.verilog keyword.control.verilog
>endmodule
#^^^^^^^^^ source.verilog meta.module.verilog storage.type.module.verilog