
-  Descrição estrutural é basicamente escrever o circuito
-  A descrição é feita a partir de primitivas, as primitivas são as portas lógicas que conhecemos
-  O primeiro item **SEMPRE** é a saída

```systemverilog
and u0 (x, a, b);
```

-  Saídas de primitivas para entradas de outras portas lógicas, usamos o *wire*

```systemverilog
module projeto01 (a, b, cin, s, cout);
	
	// Portas
	input a, b, cin;
	output s, cout;
	
	// Fios
	wire w1, w2, w3;
	
	// Funcionamento do circuito
	xor u0 (w1, b, a);
	xor u1 (s, w1, cin);
	and u2 (w2, cin, w1);
	and u3 (w3, a, b);
	or u4 (cout, w2, w3);
	
endmodule 
```

-  O nome do arquivo deve ser o mesmo nome do módulo

