NUM_LINK_LEVELS,VAR_0
OD8_SETTING_GFXCLK_FMAX,VAR_1
OD8_SETTING_GFXCLK_FMIN,VAR_2
OD8_SETTING_GFXCLK_FREQ1,VAR_3
OD8_SETTING_GFXCLK_FREQ2,VAR_4
OD8_SETTING_GFXCLK_FREQ3,VAR_5
OD8_SETTING_GFXCLK_VOLTAGE1,VAR_6
OD8_SETTING_GFXCLK_VOLTAGE2,VAR_7
OD8_SETTING_GFXCLK_VOLTAGE3,VAR_8
OD8_SETTING_UCLK_FMAX,VAR_9
PCIE_LC_LINK_WIDTH_CNTL__LC_LINK_WIDTH_RD_MASK,VAR_10
PCIE_LC_LINK_WIDTH_CNTL__LC_LINK_WIDTH_RD__SHIFT,VAR_11
PSWUSP0_PCIE_LC_SPEED_CNTL__LC_CURRENT_DATA_RATE_MASK,VAR_12
PSWUSP0_PCIE_LC_SPEED_CNTL__LC_CURRENT_DATA_RATE__SHIFT,VAR_13
RREG32_PCIE,FUNC_0
SMU_GFXCLK,VAR_14
SMU_UCLK,VAR_15
VOLTAGE_SCALE,VAR_16
pr_err,FUNC_1
smnPCIE_LC_LINK_WIDTH_CNTL,VAR_17
smnPCIE_LC_SPEED_CNTL,VAR_18
smu_get_current_clk_freq,FUNC_2
sprintf,FUNC_3
vega20_get_clk_table,FUNC_4
vega20_print_clk_levels,FUNC_5
smu,VAR_19
type,VAR_20
buf,VAR_21
i,VAR_22
now,VAR_23
size,VAR_24
ret,VAR_25
gen_speed,VAR_26
lane_width,VAR_27
adev,VAR_28
clocks,VAR_29
single_dpm_table,VAR_30
table_context,VAR_31
smu_dpm,VAR_32
dpm_table,VAR_33
od8_settings,VAR_34
od_table,VAR_35
pptable,VAR_36
