============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.27 - v14.20-s064_1
  Generated on:           Dec 10 2018  09:52:35 am
  Module:                 sorter
  Technology libraries:   PwcV162T125_STD_CELL_7RF 
                          physical_cells 
  Operating conditions:   _nominal_ 
  Interconnect mode:      global
  Area mode:              physical library
============================================================

          Instance            Cells  Cell Area  Net Area  Total Area 
---------------------------------------------------------------------
sorter                          904      30862     18090       48952 
  comp_inst_4                    64       1283       716        1999 
  comp_inst_3                    64       1283       716        1999 
  comp_inst_1                    64       1283       716        1999 
  comp_inst_2                    63       1264       702        1966 
  comp_inst_0                    37        824       427        1252 
  reg_inst[9].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[8].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[7].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[6].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[5].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[4].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[3].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[2].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[1].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  reg_inst[0].input_register     16        843         0         843 
    reg_inst[9].ffd_inst          1         53         0          53 
    reg_inst[8].ffd_inst          1         53         0          53 
    reg_inst[7].ffd_inst          1         53         0          53 
    reg_inst[6].ffd_inst          1         53         0          53 
    reg_inst[5].ffd_inst          1         53         0          53 
    reg_inst[4].ffd_inst          1         53         0          53 
    reg_inst[3].ffd_inst          1         53         0          53 
    reg_inst[2].ffd_inst          1         53         0          53 
    reg_inst[1].ffd_inst          1         53         0          53 
    reg_inst[15].ffd_inst         1         53         0          53 
    reg_inst[14].ffd_inst         1         53         0          53 
    reg_inst[13].ffd_inst         1         53         0          53 
    reg_inst[12].ffd_inst         1         53         0          53 
    reg_inst[11].ffd_inst         1         53         0          53 
    reg_inst[10].ffd_inst         1         53         0          53 
    reg_inst[0].ffd_inst          1         53         0          53 
  odd_even_inst                   3        132        10         141 
  swap_inst                       3        109        10         119 
  rst_inst                        2        102        10         111 
  step_inst                       3         98        10         107 
