TimeQuest Timing Analyzer report for UART
Fri Dec 04 23:16:18 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
 12. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
 13. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
 14. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
 15. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
 16. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
 17. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
 18. Slow Model Setup: 'selBaud[0]'
 19. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
 20. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
 21. Slow Model Setup: 'i_clock'
 22. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'
 23. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'
 24. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'
 25. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'
 26. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'
 27. Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'
 28. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'
 29. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'
 30. Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'
 31. Slow Model Hold: 'selBaud[0]'
 32. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
 33. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
 34. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
 35. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
 36. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
 37. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
 38. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
 39. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'
 40. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'
 41. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'
 42. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'
 43. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'
 44. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'
 45. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'
 46. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'
 47. Slow Model Hold: 'i_clock'
 48. Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
 49. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'
 50. Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
 51. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
 52. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
 53. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
 54. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
 55. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
 56. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
 57. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
 58. Slow Model Recovery: 'selBaud[0]'
 59. Slow Model Recovery: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
 60. Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
 61. Slow Model Removal: 'selBaud[0]'
 62. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
 63. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
 64. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
 65. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
 66. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
 67. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
 68. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
 69. Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
 70. Slow Model Removal: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
 71. Slow Model Minimum Pulse Width: 'selBaud[0]'
 72. Slow Model Minimum Pulse Width: 'i_clock'
 73. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
 74. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
 75. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
 76. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
 77. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
 78. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
 79. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
 80. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
 81. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
 82. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'
 83. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'
 84. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'
 85. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'
 86. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'
 87. Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'
 88. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'
 89. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'
 90. Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Fast Model Setup Summary
 96. Fast Model Hold Summary
 97. Fast Model Recovery Summary
 98. Fast Model Removal Summary
 99. Fast Model Minimum Pulse Width Summary
100. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
101. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
102. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
103. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
104. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
105. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
106. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
107. Fast Model Setup: 'selBaud[0]'
108. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
109. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
110. Fast Model Setup: 'i_clock'
111. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'
112. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'
113. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'
114. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'
115. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'
116. Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'
117. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'
118. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'
119. Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'
120. Fast Model Hold: 'selBaud[0]'
121. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
122. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
123. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
124. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
125. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
126. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
127. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
128. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'
129. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'
130. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'
131. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'
132. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'
133. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'
134. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'
135. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'
136. Fast Model Hold: 'i_clock'
137. Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
138. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'
139. Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
140. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
141. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
142. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
143. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
144. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
145. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
146. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
147. Fast Model Recovery: 'selBaud[0]'
148. Fast Model Recovery: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
149. Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
150. Fast Model Removal: 'selBaud[0]'
151. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
152. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
153. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
154. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
155. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
156. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
157. Fast Model Removal: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
158. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
159. Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
160. Fast Model Minimum Pulse Width: 'selBaud[0]'
161. Fast Model Minimum Pulse Width: 'i_clock'
162. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'
163. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'
164. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'
165. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'
166. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'
167. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'
168. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'
169. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'
170. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'
171. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'
172. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'
173. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'
174. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'
175. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'
176. Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'
177. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'
178. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'
179. Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'
180. Setup Times
181. Hold Times
182. Clock to Output Times
183. Minimum Clock to Output Times
184. Multicorner Timing Analysis Summary
185. Setup Times
186. Hold Times
187. Clock to Output Times
188. Minimum Clock to Output Times
189. Setup Transfers
190. Hold Transfers
191. Recovery Transfers
192. Removal Transfers
193. Report TCCS
194. Report RSKM
195. Unconstrained Paths
196. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; i_clock                                                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clock }                                                                           ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz }                                         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int }                                    ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int }                                    ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int }                                    ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int }                                   ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int }                                   ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int }                                  ;
; selBaud[0]                                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { selBaud[0] }                                                                        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz }              ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk }     ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk }     ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk }     ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk }   ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk }   ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk }   ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk }  ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk }  ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk }  ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk } ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------+
; 205.51 MHz ; 205.51 MHz      ; selBaud[0]                                                                        ;                                                               ;
; 378.93 MHz ; 378.93 MHz      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;                                                               ;
; 573.72 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; limit due to high minimum pulse width violation (tch)         ;
; 585.48 MHz ; 500.0 MHz       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; limit due to high minimum pulse width violation (tch)         ;
; 591.37 MHz ; 420.17 MHz      ; i_clock                                                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 933.71 MHz ; 500.0 MHz       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; limit due to high minimum pulse width violation (tch)         ;
; 936.33 MHz ; 500.0 MHz       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; limit due to high minimum pulse width violation (tch)         ;
; 939.85 MHz ; 500.0 MHz       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; limit due to high minimum pulse width violation (tch)         ;
; 940.73 MHz ; 500.0 MHz       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; limit due to high minimum pulse width violation (tch)         ;
; 942.51 MHz ; 500.0 MHz       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; limit due to high minimum pulse width violation (tch)         ;
; 943.4 MHz  ; 500.0 MHz       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                   ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -5.622 ; -159.117      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -5.143 ; -144.747      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -4.430 ; -123.357      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -3.952 ; -109.017      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -2.875 ; -76.707       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -2.710 ; -71.757       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -2.343 ; -60.747       ;
; selBaud[0]                                                                        ; -1.933 ; -48.447       ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -1.639 ; -9.131        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; -0.743 ; -11.380       ;
; i_clock                                                                           ; -0.691 ; -7.946        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -0.071 ; -0.147        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -0.068 ; -0.135        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -0.064 ; -0.130        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; -0.063 ; -0.129        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -0.061 ; -0.140        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -0.060 ; -0.127        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; 0.951  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; 1.087  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; 1.088  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                    ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; selBaud[0]                                                                        ; -7.419 ; -108.751      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -6.284 ; -87.543       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -5.917 ; -75.479       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -5.752 ; -71.189       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -4.675 ; -37.663       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -4.197 ; -23.031       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -3.484 ; -5.397        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -3.005 ; -3.875        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -2.314 ; -2.314        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -2.189 ; -2.189        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -2.171 ; -2.171        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -2.167 ; -2.167        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -2.156 ; -2.156        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; -0.818 ; -0.818        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; -0.817 ; -0.817        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; -0.681 ; -0.681        ;
; i_clock                                                                           ; 0.154  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 0.350  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; 0.391  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 0.391  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -5.611 ; -27.989       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -5.132 ; -25.594       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -4.419 ; -22.029       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -3.941 ; -19.639       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -2.864 ; -14.254       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -2.699 ; -13.429       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -2.332 ; -11.594       ;
; selBaud[0]                                                                        ; -1.922 ; -9.544        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -1.161 ; -8.680        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; -0.658 ; -2.632        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                                                 ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; selBaud[0]                                                                        ; -2.537 ; -12.586       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -1.845 ; -9.126        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -1.478 ; -7.291        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -1.313 ; -6.466        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -0.236 ; -1.081        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 0.242  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 0.955  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 1.428  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 1.434  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 1.440  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                     ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; selBaud[0]                                                                        ; -1.384 ; -163.100      ;
; i_clock                                                                           ; -1.380 ; -18.380       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; -0.500 ; -24.000       ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -0.500 ; -12.000       ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -0.500 ; -4.000        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; -0.500 ; -1.000        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; -0.500 ; -1.000        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -5.622 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.744      ;
; -5.622 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.744      ;
; -5.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.678      ;
; -5.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.678      ;
; -5.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.678      ;
; -5.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.678      ;
; -5.546 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.668      ;
; -5.540 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.662      ;
; -5.515 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.637      ;
; -5.510 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.636      ;
; -5.510 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.636      ;
; -5.510 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.636      ;
; -5.509 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.631      ;
; -5.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.630      ;
; -5.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.630      ;
; -5.503 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.625      ;
; -5.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.409     ; 1.625      ;
; -5.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.409     ; 1.625      ;
; -5.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.409     ; 1.625      ;
; -5.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.410     ; 1.623      ;
; -5.476 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.598      ;
; -5.463 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.585      ;
; -5.413 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.535      ;
; -5.411 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.533      ;
; -5.385 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.413     ; 1.508      ;
; -5.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.488      ;
; -5.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.482      ;
; -5.350 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.472      ;
; -5.346 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.468      ;
; -5.344 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.466      ;
; -5.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.454      ;
; -5.272 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.413     ; 1.395      ;
; -5.253 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.375      ;
; -5.251 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.373      ;
; -5.240 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.362      ;
; -5.238 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.415     ; 1.359      ;
; -5.238 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.415     ; 1.359      ;
; -5.238 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.415     ; 1.359      ;
; -5.238 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.415     ; 1.359      ;
; -5.238 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.415     ; 1.359      ;
; -5.234 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.356      ;
; -5.209 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.331      ;
; -5.208 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.330      ;
; -5.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.284      ;
; -5.156 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.413     ; 1.279      ;
; -5.136 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.258      ;
; -5.126 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.248      ;
; -5.109 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.415     ; 1.230      ;
; -5.107 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.229      ;
; -5.105 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.227      ;
; -5.095 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.217      ;
; -5.082 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.408     ; 1.210      ;
; -5.078 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.408     ; 1.206      ;
; -5.076 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.409     ; 1.203      ;
; -5.075 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.409     ; 1.202      ;
; -5.074 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.409     ; 1.201      ;
; -5.072 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.408     ; 1.200      ;
; -4.993 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.115      ;
; -4.993 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.115      ;
; -4.983 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.105      ;
; -4.980 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.102      ;
; -4.978 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.100      ;
; -4.975 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.097      ;
; -4.972 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.094      ;
; -4.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.092      ;
; -4.811 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.933      ;
; -4.694 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.816      ;
; -4.694 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.816      ;
; -4.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.815      ;
; -4.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.812      ;
; -4.689 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.811      ;
; -4.679 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.744      ;
; -4.679 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.744      ;
; -4.679 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.801      ;
; -4.672 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.794      ;
; -4.670 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.792      ;
; -4.670 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.792      ;
; -4.669 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.791      ;
; -4.669 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.791      ;
; -4.666 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.788      ;
; -4.665 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.787      ;
; -4.661 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 0.783      ;
; -4.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.678      ;
; -4.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.678      ;
; -4.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.678      ;
; -4.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.678      ;
; -4.603 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.668      ;
; -4.597 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.662      ;
; -4.572 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.637      ;
; -4.567 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.636      ;
; -4.567 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.636      ;
; -4.567 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.636      ;
; -4.566 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.631      ;
; -4.565 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.630      ;
; -4.565 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.630      ;
; -4.560 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.625      ;
; -4.555 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.966     ; 1.625      ;
; -4.555 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.966     ; 1.625      ;
; -4.555 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.966     ; 1.625      ;
; -4.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.967     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -5.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.744      ;
; -5.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.744      ;
; -5.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.678      ;
; -5.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.678      ;
; -5.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.678      ;
; -5.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.678      ;
; -5.067 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.668      ;
; -5.061 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.662      ;
; -5.036 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.637      ;
; -5.031 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.636      ;
; -5.031 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.636      ;
; -5.031 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.636      ;
; -5.030 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.631      ;
; -5.029 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.630      ;
; -5.029 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.630      ;
; -5.024 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.625      ;
; -5.019 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.930     ; 1.625      ;
; -5.019 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.930     ; 1.625      ;
; -5.019 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.930     ; 1.625      ;
; -5.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.931     ; 1.623      ;
; -4.997 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.598      ;
; -4.984 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.585      ;
; -4.934 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.535      ;
; -4.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.533      ;
; -4.906 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.934     ; 1.508      ;
; -4.887 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.488      ;
; -4.881 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.482      ;
; -4.871 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.472      ;
; -4.867 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.468      ;
; -4.865 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.466      ;
; -4.853 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.454      ;
; -4.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.934     ; 1.395      ;
; -4.774 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.375      ;
; -4.772 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.373      ;
; -4.761 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.362      ;
; -4.759 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.936     ; 1.359      ;
; -4.759 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.936     ; 1.359      ;
; -4.759 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.936     ; 1.359      ;
; -4.759 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.936     ; 1.359      ;
; -4.759 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.936     ; 1.359      ;
; -4.755 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.356      ;
; -4.730 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.331      ;
; -4.729 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.330      ;
; -4.683 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.284      ;
; -4.677 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.934     ; 1.279      ;
; -4.657 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.258      ;
; -4.647 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.248      ;
; -4.630 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.936     ; 1.230      ;
; -4.628 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.229      ;
; -4.626 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.227      ;
; -4.616 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.217      ;
; -4.603 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.929     ; 1.210      ;
; -4.599 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.929     ; 1.206      ;
; -4.597 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.930     ; 1.203      ;
; -4.596 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.930     ; 1.202      ;
; -4.595 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.930     ; 1.201      ;
; -4.593 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.929     ; 1.200      ;
; -4.514 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.115      ;
; -4.514 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.115      ;
; -4.504 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.105      ;
; -4.501 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.102      ;
; -4.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.100      ;
; -4.496 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.097      ;
; -4.493 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.094      ;
; -4.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.092      ;
; -4.332 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.933      ;
; -4.215 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.816      ;
; -4.215 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.816      ;
; -4.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.815      ;
; -4.211 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.812      ;
; -4.210 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.811      ;
; -4.200 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.744      ;
; -4.200 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.744      ;
; -4.200 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.801      ;
; -4.193 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.794      ;
; -4.191 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.792      ;
; -4.191 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.792      ;
; -4.190 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.791      ;
; -4.190 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.791      ;
; -4.187 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.788      ;
; -4.186 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.787      ;
; -4.182 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 0.783      ;
; -4.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.678      ;
; -4.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.678      ;
; -4.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.678      ;
; -4.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.678      ;
; -4.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.668      ;
; -4.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.662      ;
; -4.093 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.637      ;
; -4.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.636      ;
; -4.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.636      ;
; -4.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.636      ;
; -4.087 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.631      ;
; -4.086 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.630      ;
; -4.086 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.630      ;
; -4.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.625      ;
; -4.076 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.487     ; 1.625      ;
; -4.076 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.487     ; 1.625      ;
; -4.076 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.487     ; 1.625      ;
; -4.075 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.488     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -4.430 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.744      ;
; -4.430 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.744      ;
; -4.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.678      ;
; -4.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.678      ;
; -4.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.678      ;
; -4.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.678      ;
; -4.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.668      ;
; -4.348 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.662      ;
; -4.323 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.637      ;
; -4.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.636      ;
; -4.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.636      ;
; -4.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.636      ;
; -4.317 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.631      ;
; -4.316 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.630      ;
; -4.316 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.630      ;
; -4.311 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.625      ;
; -4.306 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.217     ; 1.625      ;
; -4.306 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.217     ; 1.625      ;
; -4.306 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.217     ; 1.625      ;
; -4.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.218     ; 1.623      ;
; -4.284 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.598      ;
; -4.271 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.585      ;
; -4.221 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.535      ;
; -4.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.533      ;
; -4.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.221     ; 1.508      ;
; -4.174 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.488      ;
; -4.168 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.482      ;
; -4.158 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.472      ;
; -4.154 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.468      ;
; -4.152 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.466      ;
; -4.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.454      ;
; -4.080 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.221     ; 1.395      ;
; -4.061 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.375      ;
; -4.059 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.373      ;
; -4.048 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.362      ;
; -4.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.223     ; 1.359      ;
; -4.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.223     ; 1.359      ;
; -4.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.223     ; 1.359      ;
; -4.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.223     ; 1.359      ;
; -4.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.223     ; 1.359      ;
; -4.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.356      ;
; -4.017 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.331      ;
; -4.016 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.330      ;
; -3.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.284      ;
; -3.964 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.221     ; 1.279      ;
; -3.944 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.258      ;
; -3.934 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.248      ;
; -3.917 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.223     ; 1.230      ;
; -3.915 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.229      ;
; -3.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.227      ;
; -3.903 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.217      ;
; -3.890 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.216     ; 1.210      ;
; -3.886 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.216     ; 1.206      ;
; -3.884 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.217     ; 1.203      ;
; -3.883 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.217     ; 1.202      ;
; -3.882 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.217     ; 1.201      ;
; -3.880 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.216     ; 1.200      ;
; -3.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.115      ;
; -3.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.115      ;
; -3.791 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.105      ;
; -3.788 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.102      ;
; -3.786 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.100      ;
; -3.783 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.097      ;
; -3.780 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.094      ;
; -3.778 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.092      ;
; -3.619 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.933      ;
; -3.502 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.816      ;
; -3.502 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.816      ;
; -3.501 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.815      ;
; -3.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.812      ;
; -3.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.811      ;
; -3.487 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.744      ;
; -3.487 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.744      ;
; -3.487 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.801      ;
; -3.480 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.794      ;
; -3.478 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.792      ;
; -3.478 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.792      ;
; -3.477 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.791      ;
; -3.477 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.791      ;
; -3.474 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.788      ;
; -3.473 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.787      ;
; -3.469 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 0.783      ;
; -3.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.678      ;
; -3.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.678      ;
; -3.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.678      ;
; -3.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.678      ;
; -3.411 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.668      ;
; -3.405 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.662      ;
; -3.380 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.637      ;
; -3.375 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.636      ;
; -3.375 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.636      ;
; -3.375 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.636      ;
; -3.374 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.631      ;
; -3.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.630      ;
; -3.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.630      ;
; -3.368 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.625      ;
; -3.363 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.774     ; 1.625      ;
; -3.363 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.774     ; 1.625      ;
; -3.363 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.774     ; 1.625      ;
; -3.362 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.775     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -3.952 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.744      ;
; -3.952 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.744      ;
; -3.882 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.678      ;
; -3.882 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.678      ;
; -3.882 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.678      ;
; -3.882 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.678      ;
; -3.876 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.668      ;
; -3.870 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.662      ;
; -3.845 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.637      ;
; -3.840 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.636      ;
; -3.840 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.636      ;
; -3.840 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.636      ;
; -3.839 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.631      ;
; -3.838 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.630      ;
; -3.838 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.630      ;
; -3.833 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.625      ;
; -3.828 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.739     ; 1.625      ;
; -3.828 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.739     ; 1.625      ;
; -3.828 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.739     ; 1.625      ;
; -3.827 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.740     ; 1.623      ;
; -3.806 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.598      ;
; -3.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.585      ;
; -3.743 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.535      ;
; -3.741 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.533      ;
; -3.715 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.743     ; 1.508      ;
; -3.696 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.488      ;
; -3.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.482      ;
; -3.680 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.472      ;
; -3.676 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.468      ;
; -3.674 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.466      ;
; -3.662 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.454      ;
; -3.602 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.743     ; 1.395      ;
; -3.583 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.375      ;
; -3.581 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.373      ;
; -3.570 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.362      ;
; -3.568 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.745     ; 1.359      ;
; -3.568 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.745     ; 1.359      ;
; -3.568 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.745     ; 1.359      ;
; -3.568 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.745     ; 1.359      ;
; -3.568 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.745     ; 1.359      ;
; -3.564 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.356      ;
; -3.539 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.331      ;
; -3.538 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.330      ;
; -3.492 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.284      ;
; -3.486 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.743     ; 1.279      ;
; -3.466 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.258      ;
; -3.456 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.248      ;
; -3.439 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.745     ; 1.230      ;
; -3.437 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.229      ;
; -3.435 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.227      ;
; -3.425 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.217      ;
; -3.412 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.738     ; 1.210      ;
; -3.408 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.738     ; 1.206      ;
; -3.406 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.739     ; 1.203      ;
; -3.405 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.739     ; 1.202      ;
; -3.404 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.739     ; 1.201      ;
; -3.402 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.738     ; 1.200      ;
; -3.323 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.115      ;
; -3.323 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.115      ;
; -3.313 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.105      ;
; -3.310 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.102      ;
; -3.308 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.100      ;
; -3.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.097      ;
; -3.302 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.094      ;
; -3.300 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.092      ;
; -3.141 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.933      ;
; -3.024 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.816      ;
; -3.024 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.816      ;
; -3.023 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.815      ;
; -3.020 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.812      ;
; -3.019 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.811      ;
; -3.009 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.744      ;
; -3.009 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.744      ;
; -3.009 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.801      ;
; -3.002 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.794      ;
; -3.000 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.792      ;
; -3.000 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.792      ;
; -2.999 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.791      ;
; -2.999 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.791      ;
; -2.996 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.788      ;
; -2.995 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.787      ;
; -2.991 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 0.783      ;
; -2.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.678      ;
; -2.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.678      ;
; -2.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.678      ;
; -2.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.678      ;
; -2.933 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.668      ;
; -2.927 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.662      ;
; -2.902 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.637      ;
; -2.897 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.636      ;
; -2.897 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.636      ;
; -2.897 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.636      ;
; -2.896 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.631      ;
; -2.895 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.630      ;
; -2.895 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.630      ;
; -2.890 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.625      ;
; -2.885 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.296     ; 1.625      ;
; -2.885 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.296     ; 1.625      ;
; -2.885 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.296     ; 1.625      ;
; -2.884 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.297     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -2.875 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.744      ;
; -2.875 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.744      ;
; -2.805 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.678      ;
; -2.805 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.678      ;
; -2.805 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.678      ;
; -2.805 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.678      ;
; -2.799 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.668      ;
; -2.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.662      ;
; -2.768 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.637      ;
; -2.763 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.636      ;
; -2.763 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.636      ;
; -2.763 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.636      ;
; -2.762 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.631      ;
; -2.761 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.630      ;
; -2.761 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.630      ;
; -2.756 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.625      ;
; -2.751 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.662     ; 1.625      ;
; -2.751 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.662     ; 1.625      ;
; -2.751 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.662     ; 1.625      ;
; -2.750 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.663     ; 1.623      ;
; -2.729 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.598      ;
; -2.716 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.585      ;
; -2.666 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.535      ;
; -2.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.533      ;
; -2.638 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.666     ; 1.508      ;
; -2.619 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.488      ;
; -2.613 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.482      ;
; -2.603 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.472      ;
; -2.599 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.468      ;
; -2.597 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.466      ;
; -2.585 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.454      ;
; -2.525 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.666     ; 1.395      ;
; -2.506 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.375      ;
; -2.504 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.373      ;
; -2.493 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.362      ;
; -2.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.668     ; 1.359      ;
; -2.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.668     ; 1.359      ;
; -2.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.668     ; 1.359      ;
; -2.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.668     ; 1.359      ;
; -2.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.668     ; 1.359      ;
; -2.487 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.356      ;
; -2.462 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.331      ;
; -2.461 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.330      ;
; -2.415 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.284      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.666     ; 1.279      ;
; -2.389 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.258      ;
; -2.379 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.248      ;
; -2.362 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.668     ; 1.230      ;
; -2.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.229      ;
; -2.358 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.227      ;
; -2.348 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.217      ;
; -2.335 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.661     ; 1.210      ;
; -2.331 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.661     ; 1.206      ;
; -2.329 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.662     ; 1.203      ;
; -2.328 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.662     ; 1.202      ;
; -2.327 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.662     ; 1.201      ;
; -2.325 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.661     ; 1.200      ;
; -2.246 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.115      ;
; -2.246 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.115      ;
; -2.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.105      ;
; -2.233 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.102      ;
; -2.231 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.100      ;
; -2.228 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.097      ;
; -2.225 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.094      ;
; -2.223 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.092      ;
; -2.064 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.933      ;
; -1.947 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.816      ;
; -1.947 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.816      ;
; -1.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.815      ;
; -1.943 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.812      ;
; -1.942 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.811      ;
; -1.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.744      ;
; -1.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.744      ;
; -1.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.801      ;
; -1.925 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.794      ;
; -1.923 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.792      ;
; -1.923 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.792      ;
; -1.922 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.791      ;
; -1.922 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.791      ;
; -1.919 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.788      ;
; -1.918 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.787      ;
; -1.914 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 0.783      ;
; -1.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.678      ;
; -1.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.678      ;
; -1.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.678      ;
; -1.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.678      ;
; -1.856 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.668      ;
; -1.850 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.662      ;
; -1.825 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.637      ;
; -1.820 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.636      ;
; -1.820 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.636      ;
; -1.820 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.636      ;
; -1.819 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.631      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.630      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.630      ;
; -1.813 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.625      ;
; -1.808 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.219     ; 1.625      ;
; -1.808 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.219     ; 1.625      ;
; -1.808 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.219     ; 1.625      ;
; -1.807 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.220     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.710 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.744      ;
; -2.710 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.744      ;
; -2.640 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.678      ;
; -2.640 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.678      ;
; -2.640 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.678      ;
; -2.640 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.678      ;
; -2.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.668      ;
; -2.628 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.662      ;
; -2.603 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.637      ;
; -2.598 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.636      ;
; -2.598 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.636      ;
; -2.598 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.636      ;
; -2.597 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.631      ;
; -2.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.630      ;
; -2.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.630      ;
; -2.591 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.625      ;
; -2.586 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.497     ; 1.625      ;
; -2.586 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.497     ; 1.625      ;
; -2.586 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.497     ; 1.625      ;
; -2.585 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.498     ; 1.623      ;
; -2.564 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.598      ;
; -2.551 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.585      ;
; -2.501 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.535      ;
; -2.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.533      ;
; -2.473 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.501     ; 1.508      ;
; -2.454 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.488      ;
; -2.448 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.482      ;
; -2.438 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.472      ;
; -2.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.468      ;
; -2.432 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.466      ;
; -2.420 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.454      ;
; -2.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.501     ; 1.395      ;
; -2.341 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.375      ;
; -2.339 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.373      ;
; -2.328 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.362      ;
; -2.326 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.503     ; 1.359      ;
; -2.326 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.503     ; 1.359      ;
; -2.326 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.503     ; 1.359      ;
; -2.326 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.503     ; 1.359      ;
; -2.326 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.503     ; 1.359      ;
; -2.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.356      ;
; -2.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.331      ;
; -2.296 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.330      ;
; -2.250 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.284      ;
; -2.244 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.501     ; 1.279      ;
; -2.224 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.258      ;
; -2.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.248      ;
; -2.197 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.503     ; 1.230      ;
; -2.195 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.229      ;
; -2.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.227      ;
; -2.183 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.217      ;
; -2.170 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.496     ; 1.210      ;
; -2.166 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.496     ; 1.206      ;
; -2.164 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.497     ; 1.203      ;
; -2.163 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.497     ; 1.202      ;
; -2.162 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.497     ; 1.201      ;
; -2.160 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.496     ; 1.200      ;
; -2.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.115      ;
; -2.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.115      ;
; -2.071 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.105      ;
; -2.068 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.102      ;
; -2.066 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.100      ;
; -2.063 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.097      ;
; -2.060 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.094      ;
; -2.058 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.092      ;
; -1.899 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.933      ;
; -1.782 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.816      ;
; -1.782 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.816      ;
; -1.781 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.815      ;
; -1.778 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.812      ;
; -1.777 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.811      ;
; -1.767 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.744      ;
; -1.767 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.744      ;
; -1.767 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.801      ;
; -1.760 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.794      ;
; -1.758 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.792      ;
; -1.758 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.792      ;
; -1.757 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.791      ;
; -1.757 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.791      ;
; -1.754 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.788      ;
; -1.753 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.787      ;
; -1.749 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 0.783      ;
; -1.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.678      ;
; -1.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.678      ;
; -1.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.678      ;
; -1.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.678      ;
; -1.691 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.668      ;
; -1.685 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.662      ;
; -1.660 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.637      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.636      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.636      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.636      ;
; -1.654 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.631      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.630      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.630      ;
; -1.648 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.625      ;
; -1.643 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.054     ; 1.625      ;
; -1.643 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.054     ; 1.625      ;
; -1.643 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.054     ; 1.625      ;
; -1.642 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.055     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -2.343 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.744      ;
; -2.343 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.744      ;
; -2.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.678      ;
; -2.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.678      ;
; -2.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.678      ;
; -2.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.678      ;
; -2.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.668      ;
; -2.261 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.662      ;
; -2.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.637      ;
; -2.231 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.636      ;
; -2.231 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.636      ;
; -2.231 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.636      ;
; -2.230 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.631      ;
; -2.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.630      ;
; -2.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.630      ;
; -2.224 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.625      ;
; -2.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.130     ; 1.625      ;
; -2.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.130     ; 1.625      ;
; -2.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.130     ; 1.625      ;
; -2.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.131     ; 1.623      ;
; -2.197 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.598      ;
; -2.184 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.585      ;
; -2.134 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.535      ;
; -2.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.533      ;
; -2.106 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.134     ; 1.508      ;
; -2.087 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.488      ;
; -2.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.482      ;
; -2.071 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.472      ;
; -2.067 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.468      ;
; -2.065 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.466      ;
; -2.053 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.454      ;
; -1.993 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.134     ; 1.395      ;
; -1.974 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.375      ;
; -1.972 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.373      ;
; -1.961 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.362      ;
; -1.959 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.136     ; 1.359      ;
; -1.959 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.136     ; 1.359      ;
; -1.959 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.136     ; 1.359      ;
; -1.959 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.136     ; 1.359      ;
; -1.959 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.136     ; 1.359      ;
; -1.955 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.356      ;
; -1.930 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.331      ;
; -1.929 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.330      ;
; -1.883 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.284      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.134     ; 1.279      ;
; -1.857 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.258      ;
; -1.847 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.248      ;
; -1.830 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.136     ; 1.230      ;
; -1.828 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.229      ;
; -1.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.227      ;
; -1.816 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.217      ;
; -1.803 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.129     ; 1.210      ;
; -1.799 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.129     ; 1.206      ;
; -1.797 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.130     ; 1.203      ;
; -1.796 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.130     ; 1.202      ;
; -1.795 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.130     ; 1.201      ;
; -1.793 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.129     ; 1.200      ;
; -1.714 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.115      ;
; -1.714 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.115      ;
; -1.704 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.105      ;
; -1.701 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.102      ;
; -1.699 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.100      ;
; -1.696 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.097      ;
; -1.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.094      ;
; -1.691 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.092      ;
; -1.532 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.933      ;
; -1.415 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.816      ;
; -1.415 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.816      ;
; -1.414 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.815      ;
; -1.411 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.812      ;
; -1.410 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.811      ;
; -1.400 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.744      ;
; -1.400 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.744      ;
; -1.400 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.801      ;
; -1.393 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.794      ;
; -1.391 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.792      ;
; -1.391 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.792      ;
; -1.390 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.791      ;
; -1.390 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.791      ;
; -1.387 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.788      ;
; -1.386 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.787      ;
; -1.382 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 0.783      ;
; -1.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.678      ;
; -1.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.678      ;
; -1.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.678      ;
; -1.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.678      ;
; -1.324 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.668      ;
; -1.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.662      ;
; -1.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.637      ;
; -1.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.636      ;
; -1.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.636      ;
; -1.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.636      ;
; -1.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.631      ;
; -1.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.630      ;
; -1.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.630      ;
; -1.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.625      ;
; -1.276 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.687     ; 1.625      ;
; -1.276 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.687     ; 1.625      ;
; -1.276 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.687     ; 1.625      ;
; -1.275 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.688     ; 1.623      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'selBaud[0]'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.933 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.744      ;
; -1.933 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.744      ;
; -1.863 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.678      ;
; -1.863 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.678      ;
; -1.863 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.678      ;
; -1.863 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.678      ;
; -1.857 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.668      ;
; -1.851 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.662      ;
; -1.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.637      ;
; -1.821 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.636      ;
; -1.821 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.636      ;
; -1.821 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.636      ;
; -1.820 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.631      ;
; -1.819 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.630      ;
; -1.819 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.630      ;
; -1.814 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.625      ;
; -1.809 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.720     ; 1.625      ;
; -1.809 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.720     ; 1.625      ;
; -1.809 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.720     ; 1.625      ;
; -1.808 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.721     ; 1.623      ;
; -1.787 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.598      ;
; -1.774 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.585      ;
; -1.724 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.535      ;
; -1.722 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.533      ;
; -1.696 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.724     ; 1.508      ;
; -1.677 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.488      ;
; -1.671 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.482      ;
; -1.661 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.472      ;
; -1.657 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.468      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.466      ;
; -1.649 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.744      ;
; -1.649 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.744      ;
; -1.643 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.454      ;
; -1.592 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.744      ;
; -1.592 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.744      ;
; -1.583 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.724     ; 1.395      ;
; -1.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.678      ;
; -1.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.678      ;
; -1.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.678      ;
; -1.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.678      ;
; -1.573 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.668      ;
; -1.567 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.662      ;
; -1.564 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.375      ;
; -1.562 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.373      ;
; -1.551 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.362      ;
; -1.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.726     ; 1.359      ;
; -1.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.726     ; 1.359      ;
; -1.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.726     ; 1.359      ;
; -1.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.726     ; 1.359      ;
; -1.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.726     ; 1.359      ;
; -1.545 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.356      ;
; -1.542 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.637      ;
; -1.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.636      ;
; -1.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.636      ;
; -1.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.636      ;
; -1.536 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.631      ;
; -1.535 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.630      ;
; -1.535 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.630      ;
; -1.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.625      ;
; -1.525 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.436     ; 1.625      ;
; -1.525 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.436     ; 1.625      ;
; -1.525 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.436     ; 1.625      ;
; -1.524 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.437     ; 1.623      ;
; -1.522 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.678      ;
; -1.522 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.678      ;
; -1.522 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.678      ;
; -1.522 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.678      ;
; -1.520 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.331      ;
; -1.519 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.330      ;
; -1.516 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.668      ;
; -1.510 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.662      ;
; -1.503 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.598      ;
; -1.490 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.585      ;
; -1.485 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.637      ;
; -1.480 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.636      ;
; -1.480 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.636      ;
; -1.480 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.636      ;
; -1.479 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.631      ;
; -1.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.630      ;
; -1.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.630      ;
; -1.473 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.284      ;
; -1.473 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.625      ;
; -1.468 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.879     ; 1.625      ;
; -1.468 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.879     ; 1.625      ;
; -1.468 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.879     ; 1.625      ;
; -1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.724     ; 1.279      ;
; -1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.880     ; 1.623      ;
; -1.447 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.258      ;
; -1.446 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.598      ;
; -1.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.535      ;
; -1.438 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.533      ;
; -1.437 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.248      ;
; -1.433 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 1.000        ; -0.884     ; 1.585      ;
; -1.420 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.726     ; 1.230      ;
; -1.418 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.229      ;
; -1.416 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.227      ;
; -1.412 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.440     ; 1.508      ;
; -1.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.725     ; 1.217      ;
; -1.393 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.719     ; 1.210      ;
; -1.393 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.441     ; 1.488      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.639 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.671      ;
; -1.638 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.670      ;
; -1.521 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.553      ;
; -1.520 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.552      ;
; -1.280 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.312      ;
; -1.276 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.308      ;
; -1.267 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.299      ;
; -1.266 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.298      ;
; -1.232 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.268      ;
; -1.163 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 2.203      ;
; -1.162 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.194      ;
; -1.158 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.190      ;
; -1.131 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.167      ;
; -1.108 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.144      ;
; -1.081 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.117      ;
; -1.066 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.488     ; 1.614      ;
; -1.065 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.488     ; 1.613      ;
; -1.059 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.095      ;
; -1.055 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.488     ; 1.603      ;
; -1.054 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.488     ; 1.602      ;
; -1.009 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.045      ;
; -1.000 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.032      ;
; -0.999 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 2.031      ;
; -0.922 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.958      ;
; -0.913 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.949      ;
; -0.912 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 1.944      ;
; -0.908 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 1.940      ;
; -0.908 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.944      ;
; -0.907 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 1.947      ;
; -0.888 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.924      ;
; -0.885 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 1.917      ;
; -0.881 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.004     ; 1.913      ;
; -0.861 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.897      ;
; -0.821 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.857      ;
; -0.819 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.855      ;
; -0.807 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.843      ;
; -0.780 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.816      ;
; -0.762 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.798      ;
; -0.661 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.697      ;
; -0.636 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.672      ;
; -0.609 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.645      ;
; -0.484 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.520      ;
; -0.479 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 1.519      ;
; -0.249 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.285      ;
; -0.247 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.283      ;
; -0.244 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.280      ;
; -0.237 ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.273      ;
; -0.198 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.234      ;
; -0.181 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.217      ;
; -0.098 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.134      ;
; -0.096 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.132      ;
; -0.087 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.123      ;
; -0.071 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.104      ;
; -0.067 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.103      ;
; -0.061 ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.097      ;
; 0.048  ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 0.992      ;
; 0.379  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.743 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.781      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.663 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.699      ;
; -0.644 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.012      ; 1.692      ;
; -0.644 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.012      ; 1.692      ;
; -0.644 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.012      ; 1.692      ;
; -0.644 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.012      ; 1.692      ;
; -0.644 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.012      ; 1.692      ;
; -0.644 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.012      ; 1.692      ;
; -0.584 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 1.610      ;
; -0.470 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 1.496      ;
; -0.448 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.484      ;
; -0.447 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.483      ;
; -0.428 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.464      ;
; -0.426 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.462      ;
; -0.425 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.461      ;
; -0.380 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 1.406      ;
; -0.330 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.715      ;
; -0.302 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.338      ;
; -0.301 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.686      ;
; -0.301 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.337      ;
; -0.243 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 1.269      ;
; -0.240 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 1.266      ;
; -0.236 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 1.262      ;
; -0.207 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.243      ;
; -0.177 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.002     ; 1.211      ;
; -0.176 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.212      ;
; -0.176 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.212      ;
; -0.175 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.211      ;
; -0.091 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.127      ;
; -0.087 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.123      ;
; -0.084 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.002      ; 1.122      ;
; -0.078 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.114      ;
; -0.055 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.091      ;
; -0.033 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.069      ;
; -0.032 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.068      ;
; -0.031 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.067      ;
; -0.028 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.064      ;
; -0.006 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.391      ;
; -0.004 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.040      ;
; 0.011  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.025      ;
; 0.023  ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.362      ;
; 0.033  ; lab3:LAB3ENT|controleur:CONT|presentState.C                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.352      ;
; 0.091  ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.140     ; 0.805      ;
; 0.091  ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.140     ; 0.805      ;
; 0.102  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.934      ;
; 0.118  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.918      ;
; 0.225  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.811      ;
; 0.226  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.810      ;
; 0.247  ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.138      ;
; 0.374  ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 1.011      ;
; 0.379  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.657      ;
; 0.420  ; lab3:LAB3ENT|controleur:CONT|presentState.D                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.349      ; 0.965      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clock'                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                 ; Launch Clock                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.691 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.727      ;
; -0.676 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.712      ;
; -0.676 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.712      ;
; -0.676 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.712      ;
; -0.676 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.712      ;
; -0.676 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.712      ;
; -0.676 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.712      ;
; -0.670 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.706      ;
; -0.663 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.699      ;
; -0.649 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.029      ; 1.714      ;
; -0.620 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.656      ;
; -0.599 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.635      ;
; -0.592 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.628      ;
; -0.573 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.609      ;
; -0.560 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.596      ;
; -0.557 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.593      ;
; -0.549 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.585      ;
; -0.548 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.584      ;
; -0.548 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.584      ;
; -0.548 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.584      ;
; -0.548 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.584      ;
; -0.548 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.584      ;
; -0.548 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.584      ;
; -0.532 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.568      ;
; -0.528 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.564      ;
; -0.521 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.557      ;
; -0.489 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.525      ;
; -0.486 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.522      ;
; -0.478 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.514      ;
; -0.467 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.029      ; 1.532      ;
; -0.461 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.497      ;
; -0.457 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.493      ;
; -0.450 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.486      ;
; -0.440 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.476      ;
; -0.440 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.476      ;
; -0.440 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.476      ;
; -0.440 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.476      ;
; -0.440 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.476      ;
; -0.428 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.464      ;
; -0.418 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.454      ;
; -0.415 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.451      ;
; -0.407 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.443      ;
; -0.337 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.029      ; 1.402      ;
; -0.238 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.274      ;
; -0.075 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.111      ;
; -0.071 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.107      ;
; -0.064 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.100      ;
; -0.049 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.085      ;
; -0.035 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.071      ;
; -0.032 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.068      ;
; -0.024 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 1.060      ;
; 0.105  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.931      ;
; 0.227  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.809      ;
; 0.233  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP     ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 1.000        ; 0.140      ; 0.943      ;
; 0.243  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.793      ;
; 0.243  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.793      ;
; 0.379  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.657      ;
; 0.387  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 1.000        ; 0.140      ; 0.789      ;
; 0.616  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                ; i_clock     ; 1.000        ; 0.374      ; 0.794      ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'                                                                                                                                                                                        ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.071 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.104      ;
; -0.042 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.078      ;
; -0.008 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 1.044      ;
; 0.066  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.970      ;
; 0.230  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.806      ;
; 0.231  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.459  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.500        ; 2.330      ; 0.657      ;
; 2.959  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 2.330      ; 0.657      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'                                                                                                                                                                                      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.068 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 1.104      ;
; -0.067 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 1.103      ;
; -0.028 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 1.064      ;
; 0.003  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 1.033      ;
; 0.066  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.970      ;
; 0.240  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.426  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.500        ; 2.297      ; 0.657      ;
; 2.926  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 2.297      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'                                                                                                                                                                                   ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.064 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 1.100      ;
; -0.036 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 1.071      ;
; -0.030 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 1.066      ;
; 0.238  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.798      ;
; 0.238  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.797      ;
; 0.242  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.584  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.500        ; 2.455      ; 0.657      ;
; 3.084  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 2.455      ; 0.657      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'                                                                                                                                                                                ;
+--------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.063 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 1.099      ;
; -0.036 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 1.072      ;
; -0.034 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 1.070      ;
; -0.032 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 1.068      ;
; 0.236  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.799      ;
; 0.239  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'                                                                                                                                                                                     ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.061 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 1.097      ;
; -0.047 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 1.082      ;
; -0.032 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 1.068      ;
; 0.226  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.809      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.441  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.500        ; 2.312      ; 0.657      ;
; 2.941  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 2.312      ; 0.657      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'                                                                                                                                                                                   ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.060 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 1.096      ;
; -0.036 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 1.072      ;
; -0.036 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 1.072      ;
; -0.031 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 1.067      ;
; 0.238  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.795      ;
; 0.241  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.657      ;
; 2.437  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.500        ; 2.308      ; 0.657      ;
; 2.937  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 2.308      ; 0.657      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.951 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; 0.500        ; 0.822      ; 0.657      ;
; 1.451 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; 1.000        ; 0.822      ; 0.657      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock                                                                    ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 1.087 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; 0.500        ; 0.958      ; 0.657      ;
; 1.587 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; 1.000        ; 0.958      ; 0.657      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.088 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; 0.500        ; 0.959      ; 0.657      ;
; 1.588 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; 1.000        ; 0.959      ; 0.657      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'selBaud[0]'                                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -7.419 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; 0.000        ; 7.560      ; 0.657      ;
; -6.976 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; 0.000        ; 7.117      ; 0.657      ;
; -6.919 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; -0.500       ; 7.560      ; 0.657      ;
; -6.476 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; -0.500       ; 7.117      ; 0.657      ;
; -3.838 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 4.551      ; 0.979      ;
; -3.781 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 4.994      ; 0.979      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.657      ;
; -3.525 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 4.551      ; 1.292      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.523 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.657      ;
; -3.468 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 4.994      ; 1.292      ;
; -3.454 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.783      ;
; -3.450 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.787      ;
; -3.449 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.788      ;
; -3.446 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.791      ;
; -3.446 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.791      ;
; -3.445 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.792      ;
; -3.445 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.792      ;
; -3.443 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.794      ;
; -3.436 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.801      ;
; -3.429 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 4.551      ; 1.388      ;
; -3.426 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 4.551      ; 1.391      ;
; -3.426 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.811      ;
; -3.425 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.812      ;
; -3.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.815      ;
; -3.421 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.816      ;
; -3.421 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.816      ;
; -3.397 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.783      ;
; -3.393 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.787      ;
; -3.392 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.788      ;
; -3.389 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.791      ;
; -3.389 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.791      ;
; -3.388 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.792      ;
; -3.388 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.792      ;
; -3.386 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.794      ;
; -3.379 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.801      ;
; -3.372 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 4.994      ; 1.388      ;
; -3.369 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 4.994      ; 1.391      ;
; -3.369 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.811      ;
; -3.368 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.812      ;
; -3.365 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.815      ;
; -3.364 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.816      ;
; -3.364 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.816      ;
; -3.341 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 4.551      ; 1.476      ;
; -3.338 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 4.551      ; 1.479      ;
; -3.304 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 0.933      ;
; -3.284 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 4.994      ; 1.476      ;
; -3.281 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 4.994      ; 1.479      ;
; -3.247 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 0.933      ;
; -3.145 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.092      ;
; -3.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.094      ;
; -3.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.097      ;
; -3.137 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.100      ;
; -3.135 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.102      ;
; -3.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.105      ;
; -3.122 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.115      ;
; -3.122 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 3.971      ; 1.115      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.101 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 3.492      ; 0.657      ;
; -3.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.092      ;
; -3.086 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.094      ;
; -3.083 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.097      ;
; -3.080 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.100      ;
; -3.078 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.102      ;
; -3.075 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.105      ;
; -3.065 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.115      ;
; -3.065 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 4.414      ; 1.115      ;
; -3.044 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; -0.500       ; 3.935      ; 0.657      ;
; -3.044 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; -0.500       ; 3.935      ; 0.657      ;
; -3.044 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; -0.500       ; 3.935      ; 0.657      ;
; -3.044 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; -0.500       ; 3.935      ; 0.657      ;
; -3.044 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; -0.500       ; 3.935      ; 0.657      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -6.284 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 6.425      ; 0.657      ;
; -5.784 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; 6.425      ; 0.657      ;
; -3.146 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.859      ; 0.979      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.657      ;
; -2.833 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.859      ; 1.292      ;
; -2.762 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.783      ;
; -2.758 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.787      ;
; -2.757 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.788      ;
; -2.754 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.791      ;
; -2.754 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.791      ;
; -2.753 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.792      ;
; -2.753 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.792      ;
; -2.751 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.794      ;
; -2.744 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.801      ;
; -2.737 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.859      ; 1.388      ;
; -2.734 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.859      ; 1.391      ;
; -2.734 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.811      ;
; -2.733 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.812      ;
; -2.730 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.815      ;
; -2.729 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.816      ;
; -2.729 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.816      ;
; -2.649 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.859      ; 1.476      ;
; -2.646 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.859      ; 1.479      ;
; -2.612 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 0.933      ;
; -2.453 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.092      ;
; -2.451 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.094      ;
; -2.448 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.097      ;
; -2.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.100      ;
; -2.443 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.102      ;
; -2.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.105      ;
; -2.430 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.115      ;
; -2.430 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.115      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.657      ;
; -2.351 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.285      ; 1.200      ;
; -2.349 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.284      ; 1.201      ;
; -2.348 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.284      ; 1.202      ;
; -2.347 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.284      ; 1.203      ;
; -2.345 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.285      ; 1.206      ;
; -2.341 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.285      ; 1.210      ;
; -2.328 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.217      ;
; -2.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.227      ;
; -2.316 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.229      ;
; -2.314 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.278      ; 1.230      ;
; -2.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.248      ;
; -2.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.258      ;
; -2.283 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.783      ;
; -2.279 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.787      ;
; -2.278 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.788      ;
; -2.275 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.791      ;
; -2.275 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.791      ;
; -2.274 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.792      ;
; -2.274 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.792      ;
; -2.272 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.794      ;
; -2.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.280      ; 1.279      ;
; -2.265 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.801      ;
; -2.261 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.284      ;
; -2.255 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.811      ;
; -2.254 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.812      ;
; -2.251 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.815      ;
; -2.250 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.816      ;
; -2.250 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.816      ;
; -2.215 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.330      ;
; -2.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.331      ;
; -2.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.356      ;
; -2.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.278      ; 1.359      ;
; -2.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.278      ; 1.359      ;
; -2.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.278      ; 1.359      ;
; -2.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.278      ; 1.359      ;
; -2.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.278      ; 1.359      ;
; -2.183 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.362      ;
; -2.172 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.373      ;
; -2.170 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.375      ;
; -2.151 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.280      ; 1.395      ;
; -2.133 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 0.933      ;
; -2.091 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.454      ;
; -2.079 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.466      ;
; -2.077 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.468      ;
; -2.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.472      ;
; -2.063 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.482      ;
; -2.057 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.488      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -5.917 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 6.058      ; 0.657      ;
; -5.417 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; 6.058      ; 0.657      ;
; -2.779 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.492      ; 0.979      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.657      ;
; -2.466 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.492      ; 1.292      ;
; -2.395 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.783      ;
; -2.391 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.787      ;
; -2.390 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.788      ;
; -2.387 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.791      ;
; -2.387 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.791      ;
; -2.386 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.792      ;
; -2.386 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.792      ;
; -2.384 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.794      ;
; -2.377 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.801      ;
; -2.370 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.492      ; 1.388      ;
; -2.367 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.492      ; 1.391      ;
; -2.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.811      ;
; -2.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.812      ;
; -2.363 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.815      ;
; -2.362 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.816      ;
; -2.362 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.816      ;
; -2.282 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.492      ; 1.476      ;
; -2.279 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.492      ; 1.479      ;
; -2.245 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 0.933      ;
; -2.086 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.092      ;
; -2.084 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.094      ;
; -2.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.097      ;
; -2.078 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.100      ;
; -2.076 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.102      ;
; -2.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.105      ;
; -2.063 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.115      ;
; -2.063 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.115      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -2.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.657      ;
; -1.984 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.918      ; 1.200      ;
; -1.982 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.917      ; 1.201      ;
; -1.981 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.917      ; 1.202      ;
; -1.980 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.917      ; 1.203      ;
; -1.978 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.918      ; 1.206      ;
; -1.974 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.918      ; 1.210      ;
; -1.961 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.217      ;
; -1.951 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.227      ;
; -1.949 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.229      ;
; -1.947 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.911      ; 1.230      ;
; -1.930 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.248      ;
; -1.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.258      ;
; -1.916 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.783      ;
; -1.912 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.787      ;
; -1.911 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.788      ;
; -1.908 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.791      ;
; -1.908 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.791      ;
; -1.907 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.792      ;
; -1.907 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.792      ;
; -1.905 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.794      ;
; -1.900 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.913      ; 1.279      ;
; -1.898 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.801      ;
; -1.894 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.284      ;
; -1.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.811      ;
; -1.887 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.812      ;
; -1.884 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.815      ;
; -1.883 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.816      ;
; -1.883 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.816      ;
; -1.848 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.330      ;
; -1.847 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.331      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.356      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.911      ; 1.359      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.911      ; 1.359      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.911      ; 1.359      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.911      ; 1.359      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.911      ; 1.359      ;
; -1.816 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.362      ;
; -1.805 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.373      ;
; -1.803 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.375      ;
; -1.784 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.913      ; 1.395      ;
; -1.766 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 0.933      ;
; -1.724 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.454      ;
; -1.712 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.466      ;
; -1.710 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.468      ;
; -1.706 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.472      ;
; -1.696 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.482      ;
; -1.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.488      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -5.752 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 5.893      ; 0.657      ;
; -5.252 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; 5.893      ; 0.657      ;
; -2.614 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 3.327      ; 0.979      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.657      ;
; -2.301 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 3.327      ; 1.292      ;
; -2.230 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.783      ;
; -2.226 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.787      ;
; -2.225 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.788      ;
; -2.222 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.791      ;
; -2.222 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.791      ;
; -2.221 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.792      ;
; -2.221 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.792      ;
; -2.219 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.794      ;
; -2.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.801      ;
; -2.205 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 3.327      ; 1.388      ;
; -2.202 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 3.327      ; 1.391      ;
; -2.202 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.811      ;
; -2.201 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.812      ;
; -2.198 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.815      ;
; -2.197 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.816      ;
; -2.197 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.816      ;
; -2.117 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 3.327      ; 1.476      ;
; -2.114 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 3.327      ; 1.479      ;
; -2.080 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 0.933      ;
; -1.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.092      ;
; -1.919 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.094      ;
; -1.916 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.097      ;
; -1.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.100      ;
; -1.911 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.102      ;
; -1.908 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.105      ;
; -1.898 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.115      ;
; -1.898 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.115      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.657      ;
; -1.819 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.753      ; 1.200      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.752      ; 1.201      ;
; -1.816 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.752      ; 1.202      ;
; -1.815 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.752      ; 1.203      ;
; -1.813 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.753      ; 1.206      ;
; -1.809 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.753      ; 1.210      ;
; -1.796 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.217      ;
; -1.786 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.227      ;
; -1.784 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.229      ;
; -1.782 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.746      ; 1.230      ;
; -1.765 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.248      ;
; -1.755 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.258      ;
; -1.751 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.783      ;
; -1.747 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.787      ;
; -1.746 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.788      ;
; -1.743 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.791      ;
; -1.743 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.791      ;
; -1.742 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.792      ;
; -1.742 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.792      ;
; -1.740 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.794      ;
; -1.735 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.748      ; 1.279      ;
; -1.733 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.801      ;
; -1.729 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.284      ;
; -1.723 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.811      ;
; -1.722 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.812      ;
; -1.719 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.815      ;
; -1.718 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.816      ;
; -1.718 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.816      ;
; -1.683 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.330      ;
; -1.682 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.331      ;
; -1.657 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.356      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.746      ; 1.359      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.746      ; 1.359      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.746      ; 1.359      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.746      ; 1.359      ;
; -1.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.746      ; 1.359      ;
; -1.651 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.362      ;
; -1.640 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.373      ;
; -1.638 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.375      ;
; -1.619 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.748      ; 1.395      ;
; -1.601 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 0.933      ;
; -1.559 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.454      ;
; -1.547 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.466      ;
; -1.545 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.468      ;
; -1.541 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.472      ;
; -1.531 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.482      ;
; -1.525 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.488      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -4.675 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 4.816      ; 0.657      ;
; -4.175 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; 4.816      ; 0.657      ;
; -1.537 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.250      ; 0.979      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.279 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.657      ;
; -1.224 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.250      ; 1.292      ;
; -1.153 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.783      ;
; -1.149 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.787      ;
; -1.148 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.788      ;
; -1.145 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.791      ;
; -1.145 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.791      ;
; -1.144 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.792      ;
; -1.144 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.792      ;
; -1.142 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.794      ;
; -1.135 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.801      ;
; -1.128 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.250      ; 1.388      ;
; -1.125 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.250      ; 1.391      ;
; -1.125 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.811      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.812      ;
; -1.121 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.815      ;
; -1.120 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.816      ;
; -1.120 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.816      ;
; -1.040 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.250      ; 1.476      ;
; -1.037 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.250      ; 1.479      ;
; -1.003 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 0.933      ;
; -0.844 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.092      ;
; -0.842 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.094      ;
; -0.839 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.097      ;
; -0.836 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.100      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.102      ;
; -0.831 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.105      ;
; -0.821 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.115      ;
; -0.821 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.115      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.800 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.657      ;
; -0.742 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.676      ; 1.200      ;
; -0.740 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.675      ; 1.201      ;
; -0.739 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.675      ; 1.202      ;
; -0.738 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.675      ; 1.203      ;
; -0.736 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.676      ; 1.206      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.676      ; 1.210      ;
; -0.719 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.217      ;
; -0.709 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.227      ;
; -0.707 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.229      ;
; -0.705 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.669      ; 1.230      ;
; -0.688 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.248      ;
; -0.686 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.827      ; 0.657      ;
; -0.678 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.258      ;
; -0.674 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.783      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.787      ;
; -0.669 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.788      ;
; -0.666 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.791      ;
; -0.666 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.791      ;
; -0.665 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.792      ;
; -0.665 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.792      ;
; -0.663 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.794      ;
; -0.658 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.671      ; 1.279      ;
; -0.656 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.801      ;
; -0.652 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.284      ;
; -0.646 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.811      ;
; -0.645 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.812      ;
; -0.642 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.815      ;
; -0.641 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.816      ;
; -0.641 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.816      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.330      ;
; -0.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.331      ;
; -0.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.356      ;
; -0.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.669      ; 1.359      ;
; -0.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.669      ; 1.359      ;
; -0.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.669      ; 1.359      ;
; -0.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.669      ; 1.359      ;
; -0.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.669      ; 1.359      ;
; -0.574 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.362      ;
; -0.563 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.373      ;
; -0.561 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.375      ;
; -0.542 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.671      ; 1.395      ;
; -0.524 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 0.933      ;
; -0.482 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.454      ;
; -0.470 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.466      ;
; -0.468 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.468      ;
; -0.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.472      ;
; -0.454 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.482      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -4.197 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 4.338      ; 0.657      ;
; -3.697 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; 4.338      ; 0.657      ;
; -1.059 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.772      ; 0.979      ;
; -0.872 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.013      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.657      ;
; -0.746 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.772      ; 1.292      ;
; -0.675 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.783      ;
; -0.671 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.787      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.788      ;
; -0.667 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.791      ;
; -0.667 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.791      ;
; -0.666 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.792      ;
; -0.666 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.792      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.794      ;
; -0.657 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.801      ;
; -0.650 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.772      ; 1.388      ;
; -0.647 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.772      ; 1.391      ;
; -0.647 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.811      ;
; -0.646 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.812      ;
; -0.643 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.815      ;
; -0.642 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.816      ;
; -0.642 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.816      ;
; -0.562 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.772      ; 1.476      ;
; -0.559 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.772      ; 1.479      ;
; -0.525 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 0.933      ;
; -0.372 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; 1.013      ; 0.657      ;
; -0.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.092      ;
; -0.364 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.094      ;
; -0.361 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.097      ;
; -0.358 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.100      ;
; -0.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.102      ;
; -0.353 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.105      ;
; -0.343 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.115      ;
; -0.343 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.115      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.657      ;
; -0.264 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.198      ; 1.200      ;
; -0.262 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.197      ; 1.201      ;
; -0.261 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.197      ; 1.202      ;
; -0.260 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.197      ; 1.203      ;
; -0.258 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.198      ; 1.206      ;
; -0.254 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.198      ; 1.210      ;
; -0.241 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.217      ;
; -0.231 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.227      ;
; -0.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.229      ;
; -0.227 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.191      ; 1.230      ;
; -0.210 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.248      ;
; -0.200 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.258      ;
; -0.196 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.783      ;
; -0.192 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.787      ;
; -0.191 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.788      ;
; -0.188 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.791      ;
; -0.188 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.791      ;
; -0.187 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.792      ;
; -0.187 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.792      ;
; -0.185 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.794      ;
; -0.180 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.193      ; 1.279      ;
; -0.178 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.801      ;
; -0.174 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.284      ;
; -0.168 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.811      ;
; -0.167 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.812      ;
; -0.164 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.815      ;
; -0.163 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.816      ;
; -0.163 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.816      ;
; -0.128 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.330      ;
; -0.127 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.331      ;
; -0.102 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.356      ;
; -0.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.191      ; 1.359      ;
; -0.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.191      ; 1.359      ;
; -0.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.191      ; 1.359      ;
; -0.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.191      ; 1.359      ;
; -0.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.191      ; 1.359      ;
; -0.096 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.362      ;
; -0.085 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.373      ;
; -0.083 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.375      ;
; -0.064 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.193      ; 1.395      ;
; -0.046 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 0.933      ;
; -0.004 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.454      ;
; 0.008  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.466      ;
; 0.010  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.468      ;
; 0.014  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.472      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -3.484 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 3.625      ; 0.657      ;
; -2.984 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; 3.625      ; 0.657      ;
; -0.687 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.828      ; 0.657      ;
; -0.346 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.059      ; 0.979      ;
; -0.187 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; 0.828      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.657      ;
; -0.033 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.059      ; 1.292      ;
; 0.038  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.783      ;
; 0.042  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.787      ;
; 0.043  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.788      ;
; 0.046  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.791      ;
; 0.046  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.791      ;
; 0.047  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.792      ;
; 0.047  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.792      ;
; 0.049  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.794      ;
; 0.056  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.801      ;
; 0.063  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.059      ; 1.388      ;
; 0.066  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.059      ; 1.391      ;
; 0.066  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.811      ;
; 0.067  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.812      ;
; 0.070  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.815      ;
; 0.071  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.816      ;
; 0.071  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.816      ;
; 0.151  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.059      ; 1.476      ;
; 0.154  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.059      ; 1.479      ;
; 0.188  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 0.933      ;
; 0.347  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.092      ;
; 0.349  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.094      ;
; 0.352  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.097      ;
; 0.355  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.100      ;
; 0.357  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.102      ;
; 0.360  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.105      ;
; 0.370  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.115      ;
; 0.370  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.115      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.449  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.485      ; 1.200      ;
; 0.451  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.484      ; 1.201      ;
; 0.452  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.484      ; 1.202      ;
; 0.453  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.484      ; 1.203      ;
; 0.455  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.485      ; 1.206      ;
; 0.459  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.485      ; 1.210      ;
; 0.472  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.217      ;
; 0.482  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.227      ;
; 0.484  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.229      ;
; 0.486  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.478      ; 1.230      ;
; 0.503  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.248      ;
; 0.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.258      ;
; 0.517  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.783      ;
; 0.521  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.788      ;
; 0.525  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.792      ;
; 0.528  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.794      ;
; 0.533  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.480      ; 1.279      ;
; 0.535  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.801      ;
; 0.539  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.284      ;
; 0.545  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.811      ;
; 0.546  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.812      ;
; 0.549  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.815      ;
; 0.550  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.816      ;
; 0.550  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.816      ;
; 0.585  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.330      ;
; 0.586  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.331      ;
; 0.611  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.356      ;
; 0.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.478      ; 1.359      ;
; 0.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.478      ; 1.359      ;
; 0.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.478      ; 1.359      ;
; 0.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.478      ; 1.359      ;
; 0.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.478      ; 1.359      ;
; 0.617  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.362      ;
; 0.628  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.373      ;
; 0.630  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.375      ;
; 0.649  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.480      ; 1.395      ;
; 0.667  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.933      ;
; 0.709  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.454      ;
; 0.721  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.466      ;
; 0.723  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.468      ;
; 0.727  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.472      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -3.005 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 3.146      ; 0.657      ;
; -2.505 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; 3.146      ; 0.657      ;
; -0.870 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 1.011      ; 0.657      ;
; -0.370 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; 1.011      ; 0.657      ;
; 0.133  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.580      ; 0.979      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.446  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.580      ; 1.292      ;
; 0.517  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.783      ;
; 0.521  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.788      ;
; 0.525  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.792      ;
; 0.528  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.794      ;
; 0.535  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.801      ;
; 0.542  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.580      ; 1.388      ;
; 0.545  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.580      ; 1.391      ;
; 0.545  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.811      ;
; 0.546  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.812      ;
; 0.549  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.815      ;
; 0.550  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.816      ;
; 0.550  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.816      ;
; 0.630  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.580      ; 1.476      ;
; 0.633  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.580      ; 1.479      ;
; 0.667  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.933      ;
; 0.826  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.092      ;
; 0.828  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.097      ;
; 0.834  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.100      ;
; 0.836  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.102      ;
; 0.839  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.105      ;
; 0.849  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.115      ;
; 0.849  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.115      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.657      ;
; 0.928  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.006      ; 1.200      ;
; 0.930  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.005      ; 1.201      ;
; 0.931  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.005      ; 1.202      ;
; 0.932  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.005      ; 1.203      ;
; 0.934  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.006      ; 1.206      ;
; 0.938  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.006      ; 1.210      ;
; 0.951  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.217      ;
; 0.961  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.227      ;
; 0.963  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.229      ;
; 0.965  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 1.230      ;
; 0.982  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.248      ;
; 0.992  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.258      ;
; 0.996  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.783      ;
; 1.000  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.787      ;
; 1.001  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.788      ;
; 1.004  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.791      ;
; 1.004  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.791      ;
; 1.005  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.792      ;
; 1.005  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.792      ;
; 1.007  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.794      ;
; 1.012  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.001      ; 1.279      ;
; 1.014  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.801      ;
; 1.018  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.284      ;
; 1.024  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.811      ;
; 1.025  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.812      ;
; 1.028  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.815      ;
; 1.029  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.816      ;
; 1.029  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.816      ;
; 1.064  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.330      ;
; 1.065  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.331      ;
; 1.090  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.356      ;
; 1.094  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 1.359      ;
; 1.094  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 1.359      ;
; 1.094  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 1.359      ;
; 1.094  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 1.359      ;
; 1.094  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 1.359      ;
; 1.096  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.362      ;
; 1.107  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.373      ;
; 1.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.375      ;
; 1.128  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.001      ; 1.395      ;
; 1.146  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 0.933      ;
; 1.188  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.454      ;
; 1.200  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.466      ;
; 1.202  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.468      ;
; 1.206  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.472      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.314 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 2.455      ; 0.657      ;
; -1.814 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; -0.500       ; 2.455      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.528  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.794      ;
; 0.531  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.798      ;
; 0.800  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 1.066      ;
; 0.805  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 1.072      ;
; 0.834  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 1.100      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'                                                                                                                                                                                         ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -2.189 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 2.330      ; 0.657      ;
; -1.689 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; -0.500       ; 2.330      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.538  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.806      ;
; 0.704  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.970      ;
; 0.778  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.044      ;
; 0.812  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.078      ;
; 0.838  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 1.107      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'                                                                                                                                                                                      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -2.171 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 2.312      ; 0.657      ;
; -1.671 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; -0.500       ; 2.312      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.543  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.809      ;
; 0.543  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.809      ;
; 0.543  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.809      ;
; 0.544  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.810      ;
; 0.802  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 1.068      ;
; 0.816  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 1.082      ;
; 0.817  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 1.083      ;
; 0.831  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 1.097      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.167 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 2.308      ; 0.657      ;
; -1.667 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; -0.500       ; 2.308      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.796      ;
; 0.532  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.798      ;
; 0.801  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 1.067      ;
; 0.806  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 1.072      ;
; 0.830  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 1.096      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'                                                                                                                                                                                       ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.156 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 2.297      ; 0.657      ;
; -1.656 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; -0.500       ; 2.297      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.796      ;
; 0.704  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.970      ;
; 0.767  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 1.033      ;
; 0.798  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 1.064      ;
; 0.837  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 1.104      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -0.818 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; 0.000        ; 0.959      ; 0.657      ;
; -0.318 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; -0.500       ; 0.959      ; 0.657      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock                                                                    ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.817 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; 0.000        ; 0.958      ; 0.657      ;
; -0.317 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; -0.500       ; 0.958      ; 0.657      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -0.681 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; 0.000        ; 0.822      ; 0.657      ;
; -0.181 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; -0.500       ; 0.822      ; 0.657      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clock'                                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                 ; Launch Clock                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.154 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                ; i_clock     ; 0.000        ; 0.374      ; 0.794      ;
; 0.383 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 0.000        ; 0.140      ; 0.789      ;
; 0.391 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.793      ;
; 0.537 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP     ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 0.000        ; 0.140      ; 0.943      ;
; 0.541 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.809      ;
; 0.665 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.931      ;
; 0.794 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.802 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.071      ;
; 0.811 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.077      ;
; 0.816 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.082      ;
; 0.819 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.085      ;
; 0.834 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.100      ;
; 0.841 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.111      ;
; 0.849 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.115      ;
; 1.008 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.274      ;
; 1.107 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.029      ; 1.402      ;
; 1.177 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.443      ;
; 1.185 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.454      ;
; 1.194 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.460      ;
; 1.198 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.464      ;
; 1.198 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.464      ;
; 1.198 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.464      ;
; 1.198 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.464      ;
; 1.198 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.464      ;
; 1.199 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.465      ;
; 1.210 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.476      ;
; 1.210 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.476      ;
; 1.210 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.476      ;
; 1.220 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.486      ;
; 1.227 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.493      ;
; 1.231 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.497      ;
; 1.237 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.029      ; 1.532      ;
; 1.248 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.256 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.525      ;
; 1.291 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.557      ;
; 1.298 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.568      ;
; 1.318 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.584      ;
; 1.318 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.584      ;
; 1.318 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.584      ;
; 1.319 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.585      ;
; 1.327 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.596      ;
; 1.343 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.609      ;
; 1.343 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.609      ;
; 1.343 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.609      ;
; 1.343 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.609      ;
; 1.362 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.628      ;
; 1.369 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.635      ;
; 1.390 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.656      ;
; 1.419 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.029      ; 1.714      ;
; 1.433 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.699      ;
; 1.440 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.706      ;
; 1.446 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.712      ;
; 1.446 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.712      ;
; 1.446 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.712      ;
; 1.446 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.712      ;
; 1.461 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 1.727      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.350 ; lab3:LAB3ENT|controleur:CONT|presentState.D                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 0.965      ;
; 0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.396 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.011      ;
; 0.523 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.138      ;
; 0.544 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.811      ;
; 0.652 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.918      ;
; 0.668 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.934      ;
; 0.679 ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.140     ; 0.805      ;
; 0.679 ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.140     ; 0.805      ;
; 0.737 ; lab3:LAB3ENT|controleur:CONT|presentState.C                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.352      ;
; 0.747 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.362      ;
; 0.759 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.025      ;
; 0.774 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.040      ;
; 0.776 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.391      ;
; 0.798 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.069      ;
; 0.825 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.091      ;
; 0.848 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.114      ;
; 0.854 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.122      ;
; 0.857 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.123      ;
; 0.861 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.127      ;
; 0.945 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.211      ;
; 0.946 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.212      ;
; 0.947 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.002     ; 1.211      ;
; 0.966 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.234      ;
; 0.966 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.234      ;
; 0.977 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.243      ;
; 1.006 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 1.262      ;
; 1.010 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 1.266      ;
; 1.013 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 1.269      ;
; 1.071 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.686      ;
; 1.071 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.337      ;
; 1.072 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.338      ;
; 1.100 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.349      ; 1.715      ;
; 1.115 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.383      ;
; 1.115 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.383      ;
; 1.116 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.384      ;
; 1.116 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.384      ;
; 1.118 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.386      ;
; 1.150 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 1.406      ;
; 1.195 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.462      ;
; 1.198 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.464      ;
; 1.217 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.484      ;
; 1.240 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 1.496      ;
; 1.241 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.002      ; 1.509      ;
; 1.354 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 1.610      ;
; 1.414 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.012      ; 1.692      ;
; 1.414 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.012      ; 1.692      ;
; 1.414 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.012      ; 1.692      ;
; 1.414 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.012      ; 1.692      ;
; 1.414 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.012      ; 1.692      ;
; 1.414 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.012      ; 1.692      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.699      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'                                                                                                                                                                                ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.391 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.800      ;
; 0.802 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 1.072      ;
; 0.833 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 1.099      ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.722 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 0.992      ;
; 0.831 ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.097      ;
; 0.837 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.107      ;
; 0.857 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.123      ;
; 0.866 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.132      ;
; 0.868 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.134      ;
; 0.951 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.217      ;
; 0.968 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.234      ;
; 1.007 ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.273      ;
; 1.014 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.280      ;
; 1.017 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.283      ;
; 1.019 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.285      ;
; 1.249 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 1.519      ;
; 1.254 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.520      ;
; 1.379 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.645      ;
; 1.406 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.672      ;
; 1.431 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.697      ;
; 1.532 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.798      ;
; 1.550 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.816      ;
; 1.577 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.843      ;
; 1.589 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.855      ;
; 1.591 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.857      ;
; 1.631 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.897      ;
; 1.651 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 1.913      ;
; 1.655 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 1.917      ;
; 1.658 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.924      ;
; 1.677 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 1.947      ;
; 1.678 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.944      ;
; 1.678 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 1.940      ;
; 1.682 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 1.944      ;
; 1.683 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.949      ;
; 1.692 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.958      ;
; 1.769 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.031      ;
; 1.770 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.032      ;
; 1.779 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.045      ;
; 1.824 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.488     ; 1.602      ;
; 1.825 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.488     ; 1.603      ;
; 1.829 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.095      ;
; 1.835 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.488     ; 1.613      ;
; 1.836 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.488     ; 1.614      ;
; 1.851 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.117      ;
; 1.878 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.144      ;
; 1.901 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.167      ;
; 1.928 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.190      ;
; 1.932 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.194      ;
; 1.933 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 2.203      ;
; 2.002 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.268      ;
; 2.036 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.298      ;
; 2.037 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.299      ;
; 2.046 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.308      ;
; 2.050 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.312      ;
; 2.290 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.552      ;
; 2.291 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.553      ;
; 2.408 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.670      ;
; 2.409 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.004     ; 2.671      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -5.611 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.733      ;
; -5.611 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.733      ;
; -5.611 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.733      ;
; -5.578 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.700      ;
; -5.578 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -4.414     ; 1.700      ;
; -4.668 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.733      ;
; -4.668 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.733      ;
; -4.668 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.733      ;
; -4.635 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.700      ;
; -4.635 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.971     ; 1.700      ;
; -3.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.279     ; 1.733      ;
; -3.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.279     ; 1.733      ;
; -3.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.279     ; 1.733      ;
; -3.943 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.279     ; 1.700      ;
; -3.943 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -3.279     ; 1.700      ;
; -3.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.912     ; 1.733      ;
; -3.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.912     ; 1.733      ;
; -3.609 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.912     ; 1.733      ;
; -3.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.912     ; 1.700      ;
; -3.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.912     ; 1.700      ;
; -3.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.747     ; 1.733      ;
; -3.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.747     ; 1.733      ;
; -3.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.747     ; 1.733      ;
; -3.411 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.747     ; 1.700      ;
; -3.411 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -2.747     ; 1.700      ;
; -2.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.670     ; 1.733      ;
; -2.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.670     ; 1.733      ;
; -2.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.670     ; 1.733      ;
; -2.334 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.670     ; 1.700      ;
; -2.334 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.670     ; 1.700      ;
; -1.889 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.192     ; 1.733      ;
; -1.889 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.192     ; 1.733      ;
; -1.889 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.192     ; 1.733      ;
; -1.856 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.192     ; 1.700      ;
; -1.856 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.192     ; 1.700      ;
; -1.176 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.479     ; 1.733      ;
; -1.176 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.479     ; 1.733      ;
; -1.176 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.479     ; 1.733      ;
; -1.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.479     ; 1.700      ;
; -1.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.479     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -5.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.733      ;
; -5.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.733      ;
; -5.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.733      ;
; -5.099 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.700      ;
; -5.099 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -3.935     ; 1.700      ;
; -4.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.733      ;
; -4.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.733      ;
; -4.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.733      ;
; -4.156 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.700      ;
; -4.156 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -3.492     ; 1.700      ;
; -3.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.800     ; 1.733      ;
; -3.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.800     ; 1.733      ;
; -3.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.800     ; 1.733      ;
; -3.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.800     ; 1.700      ;
; -3.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.800     ; 1.700      ;
; -3.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.433     ; 1.733      ;
; -3.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.433     ; 1.733      ;
; -3.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.433     ; 1.733      ;
; -3.097 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.433     ; 1.700      ;
; -3.097 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.433     ; 1.700      ;
; -2.965 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.268     ; 1.733      ;
; -2.965 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.268     ; 1.733      ;
; -2.965 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.268     ; 1.733      ;
; -2.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.268     ; 1.700      ;
; -2.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -2.268     ; 1.700      ;
; -1.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.191     ; 1.733      ;
; -1.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.191     ; 1.733      ;
; -1.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.191     ; 1.733      ;
; -1.855 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.191     ; 1.700      ;
; -1.855 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.191     ; 1.700      ;
; -1.410 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.713     ; 1.733      ;
; -1.410 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.713     ; 1.733      ;
; -1.410 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.713     ; 1.733      ;
; -1.377 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.713     ; 1.700      ;
; -1.377 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.713     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.479      ; 1.733      ;
; -0.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.479      ; 1.733      ;
; -0.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.479      ; 1.733      ;
; -0.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.479      ; 1.700      ;
; -0.185 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.479      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -4.419 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.733      ;
; -4.419 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.733      ;
; -4.419 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.733      ;
; -4.386 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.700      ;
; -4.386 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -3.222     ; 1.700      ;
; -3.476 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.733      ;
; -3.476 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.733      ;
; -3.476 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.733      ;
; -3.443 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.700      ;
; -3.443 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.779     ; 1.700      ;
; -2.784 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.087     ; 1.733      ;
; -2.784 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.087     ; 1.733      ;
; -2.784 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.087     ; 1.733      ;
; -2.751 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.087     ; 1.700      ;
; -2.751 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -2.087     ; 1.700      ;
; -2.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.720     ; 1.733      ;
; -2.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.720     ; 1.733      ;
; -2.417 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.720     ; 1.733      ;
; -2.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.720     ; 1.700      ;
; -2.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.720     ; 1.700      ;
; -2.252 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.555     ; 1.733      ;
; -2.252 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.555     ; 1.733      ;
; -2.252 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.555     ; 1.733      ;
; -2.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.555     ; 1.700      ;
; -2.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.555     ; 1.700      ;
; -1.175 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.478     ; 1.733      ;
; -1.175 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.478     ; 1.733      ;
; -1.175 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.478     ; 1.733      ;
; -1.142 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.478     ; 1.700      ;
; -1.142 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.478     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; 0.016  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.713      ; 1.733      ;
; 0.016  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.713      ; 1.733      ;
; 0.016  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.713      ; 1.733      ;
; 0.049  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.713      ; 1.700      ;
; 0.049  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.713      ; 1.700      ;
; 0.495  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 1.192      ; 1.733      ;
; 0.495  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 1.192      ; 1.733      ;
; 0.495  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 1.192      ; 1.733      ;
; 0.528  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 1.192      ; 1.700      ;
; 0.528  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 1.192      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -3.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.733      ;
; -3.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.733      ;
; -3.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.733      ;
; -3.908 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.700      ;
; -3.908 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -2.744     ; 1.700      ;
; -2.998 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.733      ;
; -2.998 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.733      ;
; -2.998 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.733      ;
; -2.965 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.700      ;
; -2.965 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -2.301     ; 1.700      ;
; -2.306 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.609     ; 1.733      ;
; -2.306 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.609     ; 1.733      ;
; -2.306 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.609     ; 1.733      ;
; -2.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.609     ; 1.700      ;
; -2.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.609     ; 1.700      ;
; -1.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.242     ; 1.733      ;
; -1.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.242     ; 1.733      ;
; -1.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.242     ; 1.733      ;
; -1.906 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.242     ; 1.700      ;
; -1.906 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.242     ; 1.700      ;
; -1.774 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.077     ; 1.733      ;
; -1.774 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.077     ; 1.733      ;
; -1.774 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.077     ; 1.733      ;
; -1.741 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.077     ; 1.700      ;
; -1.741 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.077     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.478      ; 1.733      ;
; -0.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.478      ; 1.733      ;
; -0.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.478      ; 1.733      ;
; -0.186 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.478      ; 1.700      ;
; -0.186 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.478      ; 1.700      ;
; 0.494  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.191      ; 1.733      ;
; 0.494  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.191      ; 1.733      ;
; 0.494  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.191      ; 1.733      ;
; 0.527  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.191      ; 1.700      ;
; 0.527  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.191      ; 1.700      ;
; 0.973  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.670      ; 1.733      ;
; 0.973  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.670      ; 1.733      ;
; 0.973  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.670      ; 1.733      ;
; 1.006  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.670      ; 1.700      ;
; 1.006  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 1.670      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -2.864 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.733      ;
; -2.864 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.733      ;
; -2.864 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.733      ;
; -2.831 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.700      ;
; -2.831 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -1.667     ; 1.700      ;
; -1.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.733      ;
; -1.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.733      ;
; -1.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.733      ;
; -1.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.700      ;
; -1.888 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -1.224     ; 1.700      ;
; -1.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.532     ; 1.733      ;
; -1.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.532     ; 1.733      ;
; -1.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.532     ; 1.733      ;
; -1.196 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.532     ; 1.700      ;
; -1.196 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.532     ; 1.700      ;
; -0.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.165     ; 1.733      ;
; -0.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.165     ; 1.733      ;
; -0.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.165     ; 1.733      ;
; -0.829 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.165     ; 1.700      ;
; -0.829 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.165     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; 0.380  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.077      ; 1.733      ;
; 0.380  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.077      ; 1.733      ;
; 0.380  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.077      ; 1.733      ;
; 0.413  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.077      ; 1.700      ;
; 0.413  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.077      ; 1.700      ;
; 0.858  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.555      ; 1.733      ;
; 0.858  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.555      ; 1.733      ;
; 0.858  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.555      ; 1.733      ;
; 0.891  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.555      ; 1.700      ;
; 0.891  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.555      ; 1.700      ;
; 1.571  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.268      ; 1.733      ;
; 1.571  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.268      ; 1.733      ;
; 1.571  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.268      ; 1.733      ;
; 1.604  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.268      ; 1.700      ;
; 1.604  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.268      ; 1.700      ;
; 2.050  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.747      ; 1.733      ;
; 2.050  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.747      ; 1.733      ;
; 2.050  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.747      ; 1.733      ;
; 2.083  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.747      ; 1.700      ;
; 2.083  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 2.747      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.699 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.733      ;
; -2.699 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.733      ;
; -2.699 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.733      ;
; -2.666 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.700      ;
; -2.666 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -1.502     ; 1.700      ;
; -1.756 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.733      ;
; -1.756 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.733      ;
; -1.756 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.733      ;
; -1.723 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.700      ;
; -1.723 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -1.059     ; 1.700      ;
; -1.064 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.367     ; 1.733      ;
; -1.064 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.367     ; 1.733      ;
; -1.064 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.367     ; 1.733      ;
; -1.031 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.367     ; 1.700      ;
; -1.031 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.367     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.165      ; 1.733      ;
; -0.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.165      ; 1.733      ;
; -0.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.165      ; 1.733      ;
; -0.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.165      ; 1.700      ;
; -0.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.165      ; 1.700      ;
; 0.545  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.242      ; 1.733      ;
; 0.545  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.242      ; 1.733      ;
; 0.545  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.242      ; 1.733      ;
; 0.578  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.242      ; 1.700      ;
; 0.578  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.242      ; 1.700      ;
; 1.023  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.720      ; 1.733      ;
; 1.023  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.720      ; 1.733      ;
; 1.023  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.720      ; 1.733      ;
; 1.056  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.720      ; 1.700      ;
; 1.056  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.720      ; 1.700      ;
; 1.736  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.433      ; 1.733      ;
; 1.736  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.433      ; 1.733      ;
; 1.736  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.433      ; 1.733      ;
; 1.769  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.433      ; 1.700      ;
; 1.769  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.433      ; 1.700      ;
; 2.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.912      ; 1.733      ;
; 2.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.912      ; 1.733      ;
; 2.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.912      ; 1.733      ;
; 2.248  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.912      ; 1.700      ;
; 2.248  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 2.912      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -2.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.733      ;
; -2.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.733      ;
; -2.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.733      ;
; -2.299 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.700      ;
; -2.299 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -1.135     ; 1.700      ;
; -1.389 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.733      ;
; -1.389 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.733      ;
; -1.389 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.733      ;
; -1.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.700      ;
; -1.356 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.692     ; 1.700      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 1.733      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 1.700      ;
; -0.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.367      ; 1.733      ;
; -0.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.367      ; 1.733      ;
; -0.330 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.367      ; 1.733      ;
; -0.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.367      ; 1.700      ;
; -0.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.367      ; 1.700      ;
; -0.165 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.532      ; 1.733      ;
; -0.165 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.532      ; 1.733      ;
; -0.165 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.532      ; 1.733      ;
; -0.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.532      ; 1.700      ;
; -0.132 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.532      ; 1.700      ;
; 0.912  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.609      ; 1.733      ;
; 0.912  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.609      ; 1.733      ;
; 0.912  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.609      ; 1.733      ;
; 0.945  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.609      ; 1.700      ;
; 0.945  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.609      ; 1.700      ;
; 1.390  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.087      ; 1.733      ;
; 1.390  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.087      ; 1.733      ;
; 1.390  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.087      ; 1.733      ;
; 1.423  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.087      ; 1.700      ;
; 1.423  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.087      ; 1.700      ;
; 2.103  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.800      ; 1.733      ;
; 2.103  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.800      ; 1.733      ;
; 2.103  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.800      ; 1.733      ;
; 2.136  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.800      ; 1.700      ;
; 2.136  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 2.800      ; 1.700      ;
; 2.582  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 3.279      ; 1.733      ;
; 2.582  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 3.279      ; 1.733      ;
; 2.582  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 3.279      ; 1.733      ;
; 2.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 3.279      ; 1.700      ;
; 2.615  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 3.279      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'selBaud[0]'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.922 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.725     ; 1.733      ;
; -1.922 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.725     ; 1.733      ;
; -1.922 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.725     ; 1.733      ;
; -1.889 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.725     ; 1.700      ;
; -1.889 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.725     ; 1.700      ;
; -1.638 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.441     ; 1.733      ;
; -1.638 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.441     ; 1.733      ;
; -1.638 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.441     ; 1.733      ;
; -1.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.441     ; 1.700      ;
; -1.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.441     ; 1.700      ;
; -1.581 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.884     ; 1.733      ;
; -1.581 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.884     ; 1.733      ;
; -1.581 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.884     ; 1.733      ;
; -1.548 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.884     ; 1.700      ;
; -1.548 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.884     ; 1.700      ;
; -0.979 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.282     ; 1.733      ;
; -0.979 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.282     ; 1.733      ;
; -0.979 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.282     ; 1.733      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.282     ; 1.700      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.282     ; 1.700      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.251      ; 1.733      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.251      ; 1.733      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.251      ; 1.733      ;
; -0.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.251      ; 1.700      ;
; -0.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.251      ; 1.700      ;
; -0.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.618      ; 1.733      ;
; -0.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.618      ; 1.733      ;
; -0.579 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.618      ; 1.733      ;
; -0.546 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.618      ; 1.700      ;
; -0.546 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.618      ; 1.700      ;
; -0.414 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.783      ; 1.733      ;
; -0.414 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.783      ; 1.733      ;
; -0.414 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.783      ; 1.733      ;
; -0.381 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.783      ; 1.700      ;
; -0.381 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.783      ; 1.700      ;
; -0.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.410      ; 1.733      ;
; -0.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.410      ; 1.733      ;
; -0.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.410      ; 1.733      ;
; -0.254 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.410      ; 1.700      ;
; -0.254 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.410      ; 1.700      ;
; 0.080  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.777      ; 1.733      ;
; 0.080  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.777      ; 1.733      ;
; 0.080  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.777      ; 1.733      ;
; 0.113  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.777      ; 1.700      ;
; 0.113  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.777      ; 1.700      ;
; 0.245  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.942      ; 1.733      ;
; 0.245  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.942      ; 1.733      ;
; 0.245  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.942      ; 1.733      ;
; 0.278  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.942      ; 1.700      ;
; 0.278  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.942      ; 1.700      ;
; 0.663  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.860      ; 1.733      ;
; 0.663  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.860      ; 1.733      ;
; 0.663  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.860      ; 1.733      ;
; 0.696  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.860      ; 1.700      ;
; 0.696  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.860      ; 1.700      ;
; 1.141  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 2.338      ; 1.733      ;
; 1.141  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 2.338      ; 1.733      ;
; 1.141  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 2.338      ; 1.733      ;
; 1.174  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 2.338      ; 1.700      ;
; 1.174  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 2.338      ; 1.700      ;
; 1.322  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 2.019      ; 1.733      ;
; 1.322  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 2.019      ; 1.733      ;
; 1.322  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 2.019      ; 1.733      ;
; 1.355  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 2.019      ; 1.700      ;
; 1.355  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 2.019      ; 1.700      ;
; 1.800  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 2.497      ; 1.733      ;
; 1.800  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 2.497      ; 1.733      ;
; 1.800  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 2.497      ; 1.733      ;
; 1.833  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 2.497      ; 1.700      ;
; 1.833  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 2.497      ; 1.700      ;
; 1.854  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 3.051      ; 1.733      ;
; 1.854  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 3.051      ; 1.733      ;
; 1.854  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 3.051      ; 1.733      ;
; 1.887  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 3.051      ; 1.700      ;
; 1.887  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 3.051      ; 1.700      ;
; 2.333  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 3.530      ; 1.733      ;
; 2.333  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 3.530      ; 1.733      ;
; 2.333  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 3.530      ; 1.733      ;
; 2.366  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 3.530      ; 1.700      ;
; 2.366  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 3.530      ; 1.700      ;
; 2.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 3.210      ; 1.733      ;
; 2.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 3.210      ; 1.733      ;
; 2.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 3.210      ; 1.733      ;
; 2.546  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 3.210      ; 1.700      ;
; 2.546  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 3.210      ; 1.700      ;
; 2.992  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 3.689      ; 1.733      ;
; 2.992  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 3.689      ; 1.733      ;
; 2.992  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 3.689      ; 1.733      ;
; 3.025  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 3.689      ; 1.700      ;
; 3.025  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 3.689      ; 1.700      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                               ;
+--------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.161 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 2.201      ;
; -1.161 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 2.201      ;
; -1.161 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 2.201      ;
; -1.161 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 2.201      ;
; -1.009 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.045      ;
; -1.009 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.045      ;
; -1.009 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.045      ;
; -1.009 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 2.045      ;
; -0.821 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 1.861      ;
; -0.821 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 1.861      ;
; -0.821 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 1.861      ;
; -0.821 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.004      ; 1.861      ;
; -0.670 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.706      ;
; -0.670 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.706      ;
; -0.670 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.706      ;
; -0.670 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.706      ;
+--------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                   ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -0.658 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.694      ;
; -0.658 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.694      ;
; -0.658 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.694      ;
; -0.658 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 1.694      ;
+--------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'selBaud[0]'                                                                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 3.971      ; 1.700      ;
; -2.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 3.971      ; 1.700      ;
; -2.504 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 3.971      ; 1.733      ;
; -2.504 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 3.971      ; 1.733      ;
; -2.504 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 3.971      ; 1.733      ;
; -2.480 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 4.414      ; 1.700      ;
; -2.480 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 4.414      ; 1.700      ;
; -2.447 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 4.414      ; 1.733      ;
; -2.447 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 4.414      ; 1.733      ;
; -2.447 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 4.414      ; 1.733      ;
; -2.058 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 3.492      ; 1.700      ;
; -2.058 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 3.492      ; 1.700      ;
; -2.025 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 3.492      ; 1.733      ;
; -2.025 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 3.492      ; 1.733      ;
; -2.025 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 3.492      ; 1.733      ;
; -2.001 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 3.935      ; 1.700      ;
; -2.001 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 3.935      ; 1.700      ;
; -1.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 3.935      ; 1.733      ;
; -1.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 3.935      ; 1.733      ;
; -1.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 3.935      ; 1.733      ;
; -1.345 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 2.779      ; 1.700      ;
; -1.345 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 2.779      ; 1.700      ;
; -1.312 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 2.779      ; 1.733      ;
; -1.312 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 2.779      ; 1.733      ;
; -1.312 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 2.779      ; 1.733      ;
; -1.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 3.222      ; 1.700      ;
; -1.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 3.222      ; 1.700      ;
; -1.255 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 3.222      ; 1.733      ;
; -1.255 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 3.222      ; 1.733      ;
; -1.255 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 3.222      ; 1.733      ;
; -0.867 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 2.301      ; 1.700      ;
; -0.867 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 2.301      ; 1.700      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 2.301      ; 1.733      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 2.301      ; 1.733      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 2.301      ; 1.733      ;
; -0.810 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 2.744      ; 1.700      ;
; -0.810 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 2.744      ; 1.700      ;
; -0.777 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 2.744      ; 1.733      ;
; -0.777 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 2.744      ; 1.733      ;
; -0.777 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 2.744      ; 1.733      ;
; 0.210  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 1.224      ; 1.700      ;
; 0.210  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 1.224      ; 1.700      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 1.224      ; 1.733      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 1.224      ; 1.733      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 1.224      ; 1.733      ;
; 0.267  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 1.667      ; 1.700      ;
; 0.267  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 1.667      ; 1.700      ;
; 0.300  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 1.667      ; 1.733      ;
; 0.300  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 1.667      ; 1.733      ;
; 0.300  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 1.667      ; 1.733      ;
; 0.375  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 1.059      ; 1.700      ;
; 0.375  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 1.059      ; 1.700      ;
; 0.408  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 1.059      ; 1.733      ;
; 0.408  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 1.059      ; 1.733      ;
; 0.408  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 1.059      ; 1.733      ;
; 0.432  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 1.502      ; 1.700      ;
; 0.432  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 1.502      ; 1.700      ;
; 0.465  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 1.502      ; 1.733      ;
; 0.465  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 1.502      ; 1.733      ;
; 0.465  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 1.502      ; 1.733      ;
; 0.550  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.884      ; 1.700      ;
; 0.550  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.884      ; 1.700      ;
; 0.583  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.884      ; 1.733      ;
; 0.583  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.884      ; 1.733      ;
; 0.583  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.884      ; 1.733      ;
; 0.742  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.692      ; 1.700      ;
; 0.742  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.692      ; 1.700      ;
; 0.775  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.692      ; 1.733      ;
; 0.775  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.692      ; 1.733      ;
; 0.775  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.692      ; 1.733      ;
; 0.799  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 1.135      ; 1.700      ;
; 0.799  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 1.135      ; 1.700      ;
; 0.832  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 1.135      ; 1.733      ;
; 0.832  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 1.135      ; 1.733      ;
; 0.832  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 1.135      ; 1.733      ;
; 1.152  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.282      ; 1.700      ;
; 1.152  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.282      ; 1.700      ;
; 1.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.282      ; 1.733      ;
; 1.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.282      ; 1.733      ;
; 1.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.282      ; 1.733      ;
; 1.209  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.725      ; 1.700      ;
; 1.209  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.725      ; 1.700      ;
; 1.242  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.725      ; 1.733      ;
; 1.242  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.725      ; 1.733      ;
; 1.242  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.725      ; 1.733      ;
; 1.493  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.441      ; 1.700      ;
; 1.493  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.441      ; 1.700      ;
; 1.526  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.441      ; 1.733      ;
; 1.526  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.441      ; 1.733      ;
; 1.526  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.441      ; 1.733      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.845 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.700      ;
; -1.845 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.700      ;
; -1.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.733      ;
; -1.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.733      ;
; -1.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.279      ; 1.733      ;
; -1.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 1.700      ;
; -1.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 1.700      ;
; -1.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 1.733      ;
; -1.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 1.733      ;
; -1.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.800      ; 1.733      ;
; -0.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.087      ; 1.700      ;
; -0.653 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.087      ; 1.700      ;
; -0.620 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.087      ; 1.733      ;
; -0.620 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.087      ; 1.733      ;
; -0.620 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 2.087      ; 1.733      ;
; -0.175 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.609      ; 1.700      ;
; -0.175 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.609      ; 1.700      ;
; -0.142 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.609      ; 1.733      ;
; -0.142 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.609      ; 1.733      ;
; -0.142 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.609      ; 1.733      ;
; 0.902  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.532      ; 1.700      ;
; 0.902  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.532      ; 1.700      ;
; 0.935  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.532      ; 1.733      ;
; 0.935  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.532      ; 1.733      ;
; 0.935  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.532      ; 1.733      ;
; 1.067  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.367      ; 1.700      ;
; 1.067  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.367      ; 1.700      ;
; 1.100  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.367      ; 1.733      ;
; 1.100  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.367      ; 1.733      ;
; 1.100  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.367      ; 1.733      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.844  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.410     ; 1.700      ;
; 1.844  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.410     ; 1.700      ;
; 1.877  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.410     ; 1.733      ;
; 1.877  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.410     ; 1.733      ;
; 1.877  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.410     ; 1.733      ;
; 2.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.251     ; 1.700      ;
; 2.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.251     ; 1.700      ;
; 2.218  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.251     ; 1.733      ;
; 2.218  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.251     ; 1.733      ;
; 2.218  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.251     ; 1.733      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.700      ;
; -1.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.700      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.733      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.733      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.912      ; 1.733      ;
; -0.999 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 1.700      ;
; -0.999 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 1.700      ;
; -0.966 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 1.733      ;
; -0.966 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 1.733      ;
; -0.966 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 2.433      ; 1.733      ;
; -0.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.720      ; 1.700      ;
; -0.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.720      ; 1.700      ;
; -0.253 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.720      ; 1.733      ;
; -0.253 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.720      ; 1.733      ;
; -0.253 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.720      ; 1.733      ;
; 0.192  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.242      ; 1.700      ;
; 0.192  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.242      ; 1.700      ;
; 0.225  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.242      ; 1.733      ;
; 0.225  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.242      ; 1.733      ;
; 0.225  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.242      ; 1.733      ;
; 1.269  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.165      ; 1.700      ;
; 1.269  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.165      ; 1.700      ;
; 1.302  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.165      ; 1.733      ;
; 1.302  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.165      ; 1.733      ;
; 1.302  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.165      ; 1.733      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.801  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.367     ; 1.700      ;
; 1.801  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.367     ; 1.700      ;
; 1.834  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.367     ; 1.733      ;
; 1.834  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.367     ; 1.733      ;
; 1.834  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.367     ; 1.733      ;
; 2.211  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.777     ; 1.700      ;
; 2.211  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.777     ; 1.700      ;
; 2.244  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.777     ; 1.733      ;
; 2.244  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.777     ; 1.733      ;
; 2.244  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.777     ; 1.733      ;
; 2.552  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.618     ; 1.700      ;
; 2.552  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.618     ; 1.700      ;
; 2.585  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.618     ; 1.733      ;
; 2.585  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.618     ; 1.733      ;
; 2.585  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.618     ; 1.733      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.313 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.700      ;
; -1.313 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.700      ;
; -1.280 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.733      ;
; -1.280 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.733      ;
; -1.280 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.747      ; 1.733      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 1.700      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 1.700      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 1.733      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 1.733      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.268      ; 1.733      ;
; -0.121 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.555      ; 1.700      ;
; -0.121 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.555      ; 1.700      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.555      ; 1.733      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.555      ; 1.733      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.555      ; 1.733      ;
; 0.357  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.077      ; 1.700      ;
; 0.357  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.077      ; 1.700      ;
; 0.390  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.077      ; 1.733      ;
; 0.390  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.077      ; 1.733      ;
; 0.390  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.077      ; 1.733      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.599  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.165     ; 1.700      ;
; 1.599  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.165     ; 1.700      ;
; 1.632  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.165     ; 1.733      ;
; 1.632  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.165     ; 1.733      ;
; 1.632  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.165     ; 1.733      ;
; 1.966  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.532     ; 1.700      ;
; 1.966  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.532     ; 1.700      ;
; 1.999  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.532     ; 1.733      ;
; 1.999  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.532     ; 1.733      ;
; 1.999  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.532     ; 1.733      ;
; 2.376  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.942     ; 1.700      ;
; 2.376  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.942     ; 1.700      ;
; 2.409  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.942     ; 1.733      ;
; 2.409  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.942     ; 1.733      ;
; 2.409  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.942     ; 1.733      ;
; 2.717  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.783     ; 1.700      ;
; 2.717  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.783     ; 1.700      ;
; 2.750  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.783     ; 1.733      ;
; 2.750  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.783     ; 1.733      ;
; 2.750  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.783     ; 1.733      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -0.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.700      ;
; -0.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.700      ;
; -0.203 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.733      ;
; -0.203 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.733      ;
; -0.203 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.670      ; 1.733      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 1.700      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 1.700      ;
; 0.276  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 1.733      ;
; 0.276  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 1.733      ;
; 0.276  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 1.191      ; 1.733      ;
; 0.956  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.478      ; 1.700      ;
; 0.956  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.478      ; 1.700      ;
; 0.989  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.478      ; 1.733      ;
; 0.989  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.478      ; 1.733      ;
; 0.989  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.478      ; 1.733      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 2.511  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.077     ; 1.700      ;
; 2.511  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.077     ; 1.700      ;
; 2.544  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.077     ; 1.733      ;
; 2.544  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.077     ; 1.733      ;
; 2.544  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.077     ; 1.733      ;
; 2.676  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.242     ; 1.700      ;
; 2.676  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.242     ; 1.700      ;
; 2.709  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.242     ; 1.733      ;
; 2.709  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.242     ; 1.733      ;
; 2.709  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.242     ; 1.733      ;
; 3.043  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.609     ; 1.700      ;
; 3.043  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.609     ; 1.700      ;
; 3.076  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.609     ; 1.733      ;
; 3.076  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.609     ; 1.733      ;
; 3.076  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.609     ; 1.733      ;
; 3.453  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -2.019     ; 1.700      ;
; 3.453  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -2.019     ; 1.700      ;
; 3.486  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -2.019     ; 1.733      ;
; 3.486  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -2.019     ; 1.733      ;
; 3.486  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -2.019     ; 1.733      ;
; 3.794  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.860     ; 1.700      ;
; 3.794  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.860     ; 1.700      ;
; 3.827  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.860     ; 1.733      ;
; 3.827  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.860     ; 1.733      ;
; 3.827  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.860     ; 1.733      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.242 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.700      ;
; 0.242 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.700      ;
; 0.275 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.733      ;
; 0.275 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.733      ;
; 0.275 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 1.192      ; 1.733      ;
; 0.721 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 1.700      ;
; 0.721 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 1.700      ;
; 0.754 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 1.733      ;
; 0.754 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 1.733      ;
; 0.754 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.713      ; 1.733      ;
; 1.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.912 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.478     ; 1.700      ;
; 1.912 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.478     ; 1.700      ;
; 1.945 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.478     ; 1.733      ;
; 1.945 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.478     ; 1.733      ;
; 1.945 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.478     ; 1.733      ;
; 2.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.555     ; 1.700      ;
; 2.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.555     ; 1.700      ;
; 3.022 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.555     ; 1.733      ;
; 3.022 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.555     ; 1.733      ;
; 3.022 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.555     ; 1.733      ;
; 3.154 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.720     ; 1.700      ;
; 3.154 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.720     ; 1.700      ;
; 3.187 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.720     ; 1.733      ;
; 3.187 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.720     ; 1.733      ;
; 3.187 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.720     ; 1.733      ;
; 3.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.087     ; 1.700      ;
; 3.521 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.087     ; 1.700      ;
; 3.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.087     ; 1.733      ;
; 3.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.087     ; 1.733      ;
; 3.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.087     ; 1.733      ;
; 3.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.497     ; 1.700      ;
; 3.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.497     ; 1.700      ;
; 3.964 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.497     ; 1.733      ;
; 3.964 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.497     ; 1.733      ;
; 3.964 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -2.497     ; 1.733      ;
; 4.272 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -2.338     ; 1.700      ;
; 4.272 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -2.338     ; 1.700      ;
; 4.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -2.338     ; 1.733      ;
; 4.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -2.338     ; 1.733      ;
; 4.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -2.338     ; 1.733      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.955 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.700      ;
; 0.955 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.700      ;
; 0.988 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.733      ;
; 0.988 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.733      ;
; 0.988 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.479      ; 1.733      ;
; 1.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 2.147 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.713     ; 1.700      ;
; 2.147 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.713     ; 1.700      ;
; 2.180 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.713     ; 1.733      ;
; 2.180 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.713     ; 1.733      ;
; 2.180 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.713     ; 1.733      ;
; 2.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.191     ; 1.700      ;
; 2.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.191     ; 1.700      ;
; 2.658 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.191     ; 1.733      ;
; 2.658 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.191     ; 1.733      ;
; 2.658 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.191     ; 1.733      ;
; 3.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.268     ; 1.700      ;
; 3.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.268     ; 1.700      ;
; 3.735 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.268     ; 1.733      ;
; 3.735 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.268     ; 1.733      ;
; 3.735 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.268     ; 1.733      ;
; 3.867 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.433     ; 1.700      ;
; 3.867 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.433     ; 1.700      ;
; 3.900 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.433     ; 1.733      ;
; 3.900 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.433     ; 1.733      ;
; 3.900 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.433     ; 1.733      ;
; 4.234 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.800     ; 1.700      ;
; 4.234 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.800     ; 1.700      ;
; 4.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.800     ; 1.733      ;
; 4.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.800     ; 1.733      ;
; 4.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -2.800     ; 1.733      ;
; 4.644 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -3.210     ; 1.700      ;
; 4.644 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -3.210     ; 1.700      ;
; 4.677 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -3.210     ; 1.733      ;
; 4.677 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -3.210     ; 1.733      ;
; 4.677 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -3.210     ; 1.733      ;
; 4.985 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -3.051     ; 1.700      ;
; 4.985 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -3.051     ; 1.700      ;
; 5.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -3.051     ; 1.733      ;
; 5.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -3.051     ; 1.733      ;
; 5.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -3.051     ; 1.733      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                   ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.428 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.694      ;
; 1.428 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.694      ;
; 1.428 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.694      ;
; 1.428 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 1.694      ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; 1.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.700      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 1.700      ;
; 1.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 1.700      ;
; 1.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 1.733      ;
; 1.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 1.733      ;
; 1.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.479     ; 1.733      ;
; 2.626 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.192     ; 1.700      ;
; 2.626 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.192     ; 1.700      ;
; 2.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.192     ; 1.733      ;
; 2.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.192     ; 1.733      ;
; 2.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.192     ; 1.733      ;
; 3.104 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.670     ; 1.700      ;
; 3.104 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.670     ; 1.700      ;
; 3.137 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.670     ; 1.733      ;
; 3.137 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.670     ; 1.733      ;
; 3.137 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.670     ; 1.733      ;
; 4.181 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.747     ; 1.700      ;
; 4.181 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.747     ; 1.700      ;
; 4.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.747     ; 1.733      ;
; 4.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.747     ; 1.733      ;
; 4.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.747     ; 1.733      ;
; 4.346 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.912     ; 1.700      ;
; 4.346 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.912     ; 1.700      ;
; 4.379 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.912     ; 1.733      ;
; 4.379 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.912     ; 1.733      ;
; 4.379 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -2.912     ; 1.733      ;
; 4.713 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.279     ; 1.700      ;
; 4.713 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.279     ; 1.700      ;
; 4.746 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.279     ; 1.733      ;
; 4.746 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.279     ; 1.733      ;
; 4.746 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.279     ; 1.733      ;
; 5.123 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.689     ; 1.700      ;
; 5.123 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.689     ; 1.700      ;
; 5.156 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.689     ; 1.733      ;
; 5.156 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.689     ; 1.733      ;
; 5.156 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -3.689     ; 1.733      ;
; 5.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -3.530     ; 1.700      ;
; 5.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -3.530     ; 1.700      ;
; 5.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -3.530     ; 1.733      ;
; 5.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -3.530     ; 1.733      ;
; 5.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -3.530     ; 1.733      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                               ;
+-------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.440 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.706      ;
; 1.440 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.706      ;
; 1.440 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.706      ;
; 1.440 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.706      ;
; 1.591 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 1.861      ;
; 1.591 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 1.861      ;
; 1.591 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 1.861      ;
; 1.591 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 1.861      ;
; 1.779 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.045      ;
; 1.779 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.045      ;
; 1.779 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.045      ;
; 1.779 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 2.045      ;
; 1.931 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 2.201      ;
; 1.931 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 2.201      ;
; 1.931 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 2.201      ;
; 1.931 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.004      ; 2.201      ;
+-------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'selBaud[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------+
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -1.384 ; -0.384       ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -1.384 ; -0.384       ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; selBaud[0] ; Rise       ; selBaud[0]                                                                              ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.782 ; 0.218        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clock'                                                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clock ; Rise       ; i_clock                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|enARdFF_2:RTDV|int_q                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|enARdFF_2:RTDV|int_q                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|rebondisseur|first|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|rebondisseur|first|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|rebondisseur|second|int_q|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|rebondisseur|second|int_q|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|RTDV|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|RTDV|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; i_clock|combout                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; i_clock|combout                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; i_clock~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; i_clock~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; i_clock~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; i_clock~clkctrl|outclk                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div256|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div256|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                            ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                            ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                            ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit0|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit0|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit1|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit1|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit2|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit2|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit3|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit3|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit4|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit4|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit5|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit5|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit6|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit6|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit7|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit7|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit2|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit2|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit3|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit3|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit4|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit4|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit5|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit5|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit6|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit6|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit7|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit7|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[0]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[0]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[1]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[1]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[2]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[2]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[3]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[3]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DATA|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DATA|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DETECTED|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DETECTED|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.IDLE|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.IDLE|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.READY|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.READY|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.START|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.START|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.STOP|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.STOP|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk~clkctrl|inclk[0]                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.A|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.A|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.B|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.B|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.C|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.C|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.D|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.D|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|msb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|msb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|smb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|smb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|ssb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|ssb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|msb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|msb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|smb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|smb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|ssb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|ssb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SST_Jaune|reg|lsb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SST_Jaune|reg|lsb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SS|reg|lsb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SS|reg|lsb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|outclk                            ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'                                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div2|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div2|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|clk                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'                                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|clk                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'                                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div256|div2|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div256|div2|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|regout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|regout                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; SSCS        ; i_clock                                   ; 5.229 ; 5.229 ; Rise       ; i_clock                                   ;
; MSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.978 ; 6.978 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.978 ; 6.978 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.972 ; 6.972 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.545 ; 6.545 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.001 ; 6.001 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
; SSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.113 ; 3.113 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.113 ; 3.113 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 2.629 ; 2.629 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 2.137 ; 2.137 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.584 ; 1.584 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; SSCS        ; i_clock                                   ; -4.998 ; -4.998 ; Rise       ; i_clock                                   ;
; MSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -5.770 ; -5.770 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -6.747 ; -6.747 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -6.741 ; -6.741 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -6.314 ; -6.314 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -5.770 ; -5.770 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
; SSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -1.350 ; -1.350 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -2.879 ; -2.879 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -2.395 ; -2.395 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -1.903 ; -1.903 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -1.350 ; -1.350 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                               ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port    ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.217 ; 11.217 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.179 ; 11.179 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.184 ; 11.184 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.155 ; 11.155 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.217 ; 11.217 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.986 ; 10.986 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.957 ; 10.957 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.741 ; 10.741 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.952 ; 10.952 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.497  ; 9.497  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.459  ; 9.459  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.464  ; 9.464  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.435  ; 9.435  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.497  ; 9.497  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.266  ; 9.266  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.237  ; 9.237  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.021  ; 9.021  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.232  ; 9.232  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.584 ; 11.584 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.546 ; 11.546 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.551 ; 11.551 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.522 ; 11.522 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.584 ; 11.584 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.353 ; 11.353 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.324 ; 11.324 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.108 ; 11.108 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.319 ; 11.319 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.784  ; 8.784  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.746  ; 8.746  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.751  ; 8.751  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.722  ; 8.722  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.784  ; 8.784  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.553  ; 8.553  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.524  ; 8.524  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.308  ; 8.308  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.519  ; 8.519  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.052 ; 11.052 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.014 ; 11.014 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.019 ; 11.019 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.990 ; 10.990 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.052 ; 11.052 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.821 ; 10.821 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.792 ; 10.792 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.576 ; 10.576 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.787 ; 10.787 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.305  ; 8.305  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.267  ; 8.267  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.272  ; 8.272  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.243  ; 8.243  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.305  ; 8.305  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.074  ; 8.074  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.045  ; 8.045  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 7.829  ; 7.829  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.040  ; 8.040  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.975  ; 9.975  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.937  ; 9.937  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.942  ; 9.942  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.913  ; 9.913  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.975  ; 9.975  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.744  ; 9.744  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.715  ; 9.715  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.499  ; 9.499  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.710  ; 9.710  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
; BCD1[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.870  ; 7.870  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.870  ; 7.870  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.791  ; 7.791  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.816  ; 7.816  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.821  ; 7.821  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.835  ; 7.835  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.581  ; 7.581  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[6]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.580  ; 7.580  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; BCD2[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.156  ; 9.156  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.156  ; 9.156  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.009  ; 9.009  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.029  ; 9.029  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 8.682  ; 8.682  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; MSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.148  ; 6.148  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.145  ; 6.145  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; SSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.122  ; 6.122  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.110  ; 6.110  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 12.276 ; 12.276 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 12.238 ; 12.238 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 12.243 ; 12.243 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 12.214 ; 12.214 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 12.276 ; 12.276 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 12.045 ; 12.045 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 12.016 ; 12.016 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 11.800 ; 11.800 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 12.011 ; 12.011 ; Rise       ; selBaud[0]                                                                        ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 12.719 ; 12.719 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 12.681 ; 12.681 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 12.686 ; 12.686 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 12.657 ; 12.657 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 12.719 ; 12.719 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 12.488 ; 12.488 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 12.459 ; 12.459 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 12.243 ; 12.243 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 12.454 ; 12.454 ; Fall       ; selBaud[0]                                                                        ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                       ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port    ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.741 ; 10.741 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.179 ; 11.179 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.184 ; 11.184 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.155 ; 11.155 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.217 ; 11.217 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.986 ; 10.986 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.957 ; 10.957 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.741 ; 10.741 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.952 ; 10.952 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.021  ; 9.021  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.459  ; 9.459  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.464  ; 9.464  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.435  ; 9.435  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.497  ; 9.497  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.266  ; 9.266  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.237  ; 9.237  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.021  ; 9.021  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.232  ; 9.232  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.108 ; 11.108 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.546 ; 11.546 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.551 ; 11.551 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.522 ; 11.522 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.584 ; 11.584 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.353 ; 11.353 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.324 ; 11.324 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.108 ; 11.108 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.319 ; 11.319 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.308  ; 8.308  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.746  ; 8.746  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.751  ; 8.751  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.722  ; 8.722  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.784  ; 8.784  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.553  ; 8.553  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.524  ; 8.524  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.308  ; 8.308  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.519  ; 8.519  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.576 ; 10.576 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.014 ; 11.014 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.019 ; 11.019 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.990 ; 10.990 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.052 ; 11.052 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.821 ; 10.821 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.792 ; 10.792 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.576 ; 10.576 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.787 ; 10.787 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 7.829  ; 7.829  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.267  ; 8.267  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.272  ; 8.272  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.243  ; 8.243  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.305  ; 8.305  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.074  ; 8.074  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.045  ; 8.045  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 7.829  ; 7.829  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.040  ; 8.040  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.499  ; 9.499  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.937  ; 9.937  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.942  ; 9.942  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.913  ; 9.913  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.975  ; 9.975  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.744  ; 9.744  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.715  ; 9.715  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.499  ; 9.499  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.710  ; 9.710  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
; BCD1[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.181  ; 7.181  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.467  ; 7.467  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.418  ; 7.418  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.414  ; 7.414  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.424  ; 7.424  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.407  ; 7.407  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.182  ; 7.182  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[6]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.181  ; 7.181  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; BCD2[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.938  ; 7.938  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 8.412  ; 8.412  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 8.265  ; 8.265  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 8.285  ; 8.285  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.938  ; 7.938  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; MSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.145  ; 6.145  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.148  ; 6.148  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.145  ; 6.145  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.556  ; 6.556  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; SSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.110  ; 6.110  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.122  ; 6.122  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.110  ; 6.110  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.556  ; 6.556  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 11.518 ; 11.518 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 11.956 ; 11.956 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 11.961 ; 11.961 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 11.932 ; 11.932 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 11.994 ; 11.994 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 11.763 ; 11.763 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 11.734 ; 11.734 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 11.518 ; 11.518 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 11.729 ; 11.729 ; Rise       ; selBaud[0]                                                                        ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 11.359 ; 11.359 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 11.797 ; 11.797 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 11.802 ; 11.802 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 11.773 ; 11.773 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 11.835 ; 11.835 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 11.604 ; 11.604 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 11.575 ; 11.575 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 11.359 ; 11.359 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 11.570 ; 11.570 ; Fall       ; selBaud[0]                                                                        ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                   ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -2.353 ; -65.463       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -2.153 ; -59.463       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -1.857 ; -50.583       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -1.660 ; -44.673       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -1.206 ; -31.053       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -0.976 ; -24.153       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.926 ; -22.653       ;
; selBaud[0]                                                                        ; -0.592 ; -12.633       ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -0.155 ; -0.319        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 0.125  ; 0.000         ;
; i_clock                                                                           ; 0.161  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; 0.506  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; 0.508  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; 0.508  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; 0.509  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; 0.510  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; 0.510  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; 0.774  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; 0.841  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; 0.842  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                    ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; selBaud[0]                                                                        ; -3.675 ; -49.728       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -3.120 ; -37.413       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -3.070 ; -36.257       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -2.840 ; -29.198       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -2.386 ; -15.053       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -2.189 ; -9.032        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -1.893 ; -2.403        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -1.693 ; -2.172        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -1.411 ; -1.411        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -1.346 ; -1.346        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -1.331 ; -1.331        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -1.327 ; -1.327        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -1.324 ; -1.324        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; -0.462 ; -0.462        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; -0.461 ; -0.461        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; -0.394 ; -0.394        ;
; i_clock                                                                           ; -0.008 ; -0.008        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 0.209  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; 0.215  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -2.395 ; -11.931       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -2.195 ; -10.931       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -1.899 ; -9.451        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -1.702 ; -8.466        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -1.248 ; -6.196        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -1.018 ; -5.046        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.968 ; -4.796        ;
; selBaud[0]                                                                        ; -0.634 ; -3.126        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -0.097 ; -0.464        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 0.116  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                                                 ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; selBaud[0]                                                                        ; -1.048 ; -5.174        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.656 ; -3.214        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -0.606 ; -2.964        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -0.376 ; -1.814        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 0.078  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 0.275  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 0.571  ; 0.000         ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 0.754  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 0.764  ; 0.000         ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 0.771  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                     ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; selBaud[0]                                                                        ; -1.380 ; -82.414       ;
; i_clock                                                                           ; -1.380 ; -18.380       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -0.500 ; -32.000       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; -0.500 ; -24.000       ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -0.500 ; -12.000       ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -0.500 ; -4.000        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -0.500 ; -4.000        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; -0.500 ; -1.000        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; -0.500 ; -1.000        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.353 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.903      ;
; -2.353 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.903      ;
; -2.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.872      ;
; -2.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.872      ;
; -2.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.872      ;
; -2.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.872      ;
; -2.308 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.862      ;
; -2.308 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.862      ;
; -2.308 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.862      ;
; -2.298 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.977     ; 0.853      ;
; -2.298 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.977     ; 0.853      ;
; -2.298 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.977     ; 0.853      ;
; -2.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.978     ; 0.851      ;
; -2.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.847      ;
; -2.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.847      ;
; -2.249 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.799      ;
; -2.245 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.795      ;
; -2.233 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.783      ;
; -2.229 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.779      ;
; -2.221 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.771      ;
; -2.201 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.751      ;
; -2.200 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.750      ;
; -2.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.983     ; 0.738      ;
; -2.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.983     ; 0.738      ;
; -2.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.983     ; 0.738      ;
; -2.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.983     ; 0.738      ;
; -2.189 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.983     ; 0.738      ;
; -2.188 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.738      ;
; -2.184 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.734      ;
; -2.169 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.719      ;
; -2.168 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.981     ; 0.719      ;
; -2.167 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.717      ;
; -2.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.712      ;
; -2.160 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.710      ;
; -2.134 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.684      ;
; -2.130 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.680      ;
; -2.113 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.663      ;
; -2.109 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.659      ;
; -2.102 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.981     ; 0.653      ;
; -2.092 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.642      ;
; -2.090 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.640      ;
; -2.086 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.636      ;
; -2.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.631      ;
; -2.054 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.983     ; 0.603      ;
; -2.053 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.603      ;
; -2.048 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.598      ;
; -2.048 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.981     ; 0.599      ;
; -2.045 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.595      ;
; -2.034 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.584      ;
; -2.032 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.582      ;
; -2.025 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.575      ;
; -2.024 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.976     ; 0.580      ;
; -2.023 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.977     ; 0.578      ;
; -2.022 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.977     ; 0.577      ;
; -2.022 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.976     ; 0.578      ;
; -2.021 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.977     ; 0.576      ;
; -2.018 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.976     ; 0.574      ;
; -1.983 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.533      ;
; -1.983 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.533      ;
; -1.981 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.531      ;
; -1.980 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.530      ;
; -1.980 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.530      ;
; -1.978 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.528      ;
; -1.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.526      ;
; -1.973 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.523      ;
; -1.928 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.478      ;
; -1.859 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.409      ;
; -1.859 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.409      ;
; -1.856 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.406      ;
; -1.855 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.405      ;
; -1.855 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.405      ;
; -1.851 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.401      ;
; -1.846 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.396      ;
; -1.846 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.396      ;
; -1.845 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.395      ;
; -1.844 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.394      ;
; -1.843 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.393      ;
; -1.843 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.393      ;
; -1.842 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.392      ;
; -1.841 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.391      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.367      ;
; -1.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.903      ;
; -1.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.903      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.872      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.872      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.872      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.872      ;
; -1.645 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.862      ;
; -1.645 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.862      ;
; -1.645 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.815     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.153 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.903      ;
; -2.153 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.903      ;
; -2.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.872      ;
; -2.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.872      ;
; -2.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.872      ;
; -2.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.872      ;
; -2.108 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.862      ;
; -2.108 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.862      ;
; -2.108 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.862      ;
; -2.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.777     ; 0.853      ;
; -2.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.777     ; 0.853      ;
; -2.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.777     ; 0.853      ;
; -2.097 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.778     ; 0.851      ;
; -2.097 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.847      ;
; -2.097 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.847      ;
; -2.049 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.799      ;
; -2.045 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.795      ;
; -2.033 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.783      ;
; -2.029 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.779      ;
; -2.021 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.771      ;
; -2.001 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.751      ;
; -2.000 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.750      ;
; -1.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.783     ; 0.738      ;
; -1.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.783     ; 0.738      ;
; -1.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.783     ; 0.738      ;
; -1.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.783     ; 0.738      ;
; -1.989 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.783     ; 0.738      ;
; -1.988 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.738      ;
; -1.984 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.734      ;
; -1.969 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.719      ;
; -1.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.781     ; 0.719      ;
; -1.967 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.717      ;
; -1.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.712      ;
; -1.960 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.710      ;
; -1.934 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.684      ;
; -1.930 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.680      ;
; -1.913 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.663      ;
; -1.909 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.659      ;
; -1.902 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.781     ; 0.653      ;
; -1.892 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.642      ;
; -1.890 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.640      ;
; -1.886 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.636      ;
; -1.881 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.631      ;
; -1.854 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.783     ; 0.603      ;
; -1.853 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.603      ;
; -1.848 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.598      ;
; -1.848 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.781     ; 0.599      ;
; -1.845 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.595      ;
; -1.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.584      ;
; -1.832 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.582      ;
; -1.825 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.575      ;
; -1.824 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.776     ; 0.580      ;
; -1.823 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.777     ; 0.578      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.777     ; 0.577      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.776     ; 0.578      ;
; -1.821 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.777     ; 0.576      ;
; -1.818 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.776     ; 0.574      ;
; -1.783 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.533      ;
; -1.783 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.533      ;
; -1.781 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.531      ;
; -1.780 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.530      ;
; -1.780 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.530      ;
; -1.778 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.528      ;
; -1.776 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.526      ;
; -1.773 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.523      ;
; -1.728 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.478      ;
; -1.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.409      ;
; -1.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.409      ;
; -1.656 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.406      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.405      ;
; -1.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.405      ;
; -1.651 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.401      ;
; -1.646 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.396      ;
; -1.646 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.396      ;
; -1.645 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.395      ;
; -1.644 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.394      ;
; -1.643 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.393      ;
; -1.643 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.393      ;
; -1.642 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.392      ;
; -1.641 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.391      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.367      ;
; -1.490 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.903      ;
; -1.490 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.903      ;
; -1.455 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.872      ;
; -1.455 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.872      ;
; -1.455 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.872      ;
; -1.455 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.872      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.862      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.862      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.615     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.857 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.903      ;
; -1.857 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.903      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.872      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.872      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.872      ;
; -1.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.872      ;
; -1.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.862      ;
; -1.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.862      ;
; -1.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.862      ;
; -1.802 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.481     ; 0.853      ;
; -1.802 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.481     ; 0.853      ;
; -1.802 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.481     ; 0.853      ;
; -1.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.482     ; 0.851      ;
; -1.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.847      ;
; -1.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.847      ;
; -1.753 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.799      ;
; -1.749 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.795      ;
; -1.737 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.783      ;
; -1.733 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.779      ;
; -1.725 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.771      ;
; -1.705 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.751      ;
; -1.704 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.750      ;
; -1.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.487     ; 0.738      ;
; -1.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.487     ; 0.738      ;
; -1.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.487     ; 0.738      ;
; -1.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.487     ; 0.738      ;
; -1.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.487     ; 0.738      ;
; -1.692 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.738      ;
; -1.688 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.734      ;
; -1.673 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.719      ;
; -1.672 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.485     ; 0.719      ;
; -1.671 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.717      ;
; -1.666 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.712      ;
; -1.664 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.710      ;
; -1.638 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.684      ;
; -1.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.680      ;
; -1.617 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.663      ;
; -1.613 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.659      ;
; -1.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.485     ; 0.653      ;
; -1.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.642      ;
; -1.594 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.640      ;
; -1.590 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.636      ;
; -1.585 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.631      ;
; -1.558 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.487     ; 0.603      ;
; -1.557 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.603      ;
; -1.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.598      ;
; -1.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.485     ; 0.599      ;
; -1.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.595      ;
; -1.538 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.584      ;
; -1.536 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.582      ;
; -1.529 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.575      ;
; -1.528 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.480     ; 0.580      ;
; -1.527 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.481     ; 0.578      ;
; -1.526 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.481     ; 0.577      ;
; -1.526 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.480     ; 0.578      ;
; -1.525 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.481     ; 0.576      ;
; -1.522 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.480     ; 0.574      ;
; -1.487 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.533      ;
; -1.487 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.533      ;
; -1.485 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.531      ;
; -1.484 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.530      ;
; -1.484 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.530      ;
; -1.482 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.528      ;
; -1.480 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.526      ;
; -1.477 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.523      ;
; -1.432 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.478      ;
; -1.363 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.409      ;
; -1.363 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.409      ;
; -1.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.406      ;
; -1.359 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.405      ;
; -1.359 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.405      ;
; -1.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.401      ;
; -1.350 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.396      ;
; -1.350 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.396      ;
; -1.349 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.395      ;
; -1.348 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.394      ;
; -1.347 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.393      ;
; -1.347 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.393      ;
; -1.346 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.392      ;
; -1.345 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.391      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.321 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.367      ;
; -1.194 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.903      ;
; -1.194 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.903      ;
; -1.159 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.872      ;
; -1.159 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.872      ;
; -1.159 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.872      ;
; -1.159 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.872      ;
; -1.149 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.862      ;
; -1.149 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.862      ;
; -1.149 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.319     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.660 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.903      ;
; -1.660 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.903      ;
; -1.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.872      ;
; -1.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.872      ;
; -1.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.872      ;
; -1.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.872      ;
; -1.615 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.862      ;
; -1.615 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.862      ;
; -1.615 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.862      ;
; -1.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.284     ; 0.853      ;
; -1.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.284     ; 0.853      ;
; -1.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.284     ; 0.853      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.285     ; 0.851      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.847      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.847      ;
; -1.556 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.799      ;
; -1.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.795      ;
; -1.540 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.783      ;
; -1.536 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.779      ;
; -1.528 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.771      ;
; -1.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.751      ;
; -1.507 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.750      ;
; -1.496 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.290     ; 0.738      ;
; -1.496 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.290     ; 0.738      ;
; -1.496 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.290     ; 0.738      ;
; -1.496 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.290     ; 0.738      ;
; -1.496 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.290     ; 0.738      ;
; -1.495 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.738      ;
; -1.491 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.734      ;
; -1.476 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.719      ;
; -1.475 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.288     ; 0.719      ;
; -1.474 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.717      ;
; -1.469 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.712      ;
; -1.467 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.710      ;
; -1.441 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.684      ;
; -1.437 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.680      ;
; -1.420 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.663      ;
; -1.416 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.659      ;
; -1.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.288     ; 0.653      ;
; -1.399 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.642      ;
; -1.397 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.640      ;
; -1.393 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.636      ;
; -1.388 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.631      ;
; -1.361 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.290     ; 0.603      ;
; -1.360 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.603      ;
; -1.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.598      ;
; -1.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.288     ; 0.599      ;
; -1.352 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.595      ;
; -1.341 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.584      ;
; -1.339 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.582      ;
; -1.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.575      ;
; -1.331 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.283     ; 0.580      ;
; -1.330 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.284     ; 0.578      ;
; -1.329 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.284     ; 0.577      ;
; -1.329 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.283     ; 0.578      ;
; -1.328 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.284     ; 0.576      ;
; -1.325 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.283     ; 0.574      ;
; -1.290 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.533      ;
; -1.290 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.533      ;
; -1.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.531      ;
; -1.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.530      ;
; -1.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.530      ;
; -1.285 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.528      ;
; -1.283 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.526      ;
; -1.280 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.523      ;
; -1.235 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.478      ;
; -1.166 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.409      ;
; -1.166 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.409      ;
; -1.163 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.406      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.405      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.405      ;
; -1.158 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.401      ;
; -1.153 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.396      ;
; -1.153 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.396      ;
; -1.152 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.395      ;
; -1.151 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.394      ;
; -1.150 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.393      ;
; -1.150 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.393      ;
; -1.149 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.392      ;
; -1.148 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.391      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.367      ;
; -0.997 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.903      ;
; -0.997 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.903      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.872      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.872      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.872      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.872      ;
; -0.952 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.862      ;
; -0.952 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.862      ;
; -0.952 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.122     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.206 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.903      ;
; -1.206 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.903      ;
; -1.171 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.872      ;
; -1.171 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.872      ;
; -1.171 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.872      ;
; -1.171 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.872      ;
; -1.161 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.862      ;
; -1.161 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.862      ;
; -1.161 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.862      ;
; -1.151 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.830     ; 0.853      ;
; -1.151 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.830     ; 0.853      ;
; -1.151 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.830     ; 0.853      ;
; -1.150 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.831     ; 0.851      ;
; -1.150 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.847      ;
; -1.150 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.847      ;
; -1.102 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.799      ;
; -1.098 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.795      ;
; -1.086 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.783      ;
; -1.082 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.779      ;
; -1.074 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.771      ;
; -1.054 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.751      ;
; -1.053 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.750      ;
; -1.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.836     ; 0.738      ;
; -1.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.836     ; 0.738      ;
; -1.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.836     ; 0.738      ;
; -1.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.836     ; 0.738      ;
; -1.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.836     ; 0.738      ;
; -1.041 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.738      ;
; -1.037 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.734      ;
; -1.022 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.719      ;
; -1.021 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.834     ; 0.719      ;
; -1.020 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.717      ;
; -1.015 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.712      ;
; -1.013 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.710      ;
; -0.987 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.684      ;
; -0.983 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.680      ;
; -0.966 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.663      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.659      ;
; -0.955 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.834     ; 0.653      ;
; -0.945 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.642      ;
; -0.943 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.640      ;
; -0.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.636      ;
; -0.934 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.631      ;
; -0.907 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.836     ; 0.603      ;
; -0.906 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.603      ;
; -0.901 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.598      ;
; -0.901 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.834     ; 0.599      ;
; -0.898 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.595      ;
; -0.887 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.584      ;
; -0.885 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.582      ;
; -0.878 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.575      ;
; -0.877 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.829     ; 0.580      ;
; -0.876 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.830     ; 0.578      ;
; -0.875 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.830     ; 0.577      ;
; -0.875 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.829     ; 0.578      ;
; -0.874 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.830     ; 0.576      ;
; -0.871 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.829     ; 0.574      ;
; -0.836 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.533      ;
; -0.836 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.533      ;
; -0.834 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.531      ;
; -0.833 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.530      ;
; -0.833 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.530      ;
; -0.831 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.528      ;
; -0.829 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.526      ;
; -0.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.523      ;
; -0.781 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.478      ;
; -0.712 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.409      ;
; -0.712 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.409      ;
; -0.709 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.406      ;
; -0.708 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.405      ;
; -0.708 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.405      ;
; -0.704 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.401      ;
; -0.699 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.396      ;
; -0.699 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.396      ;
; -0.698 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.395      ;
; -0.697 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.394      ;
; -0.696 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.393      ;
; -0.696 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.393      ;
; -0.695 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.392      ;
; -0.694 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.391      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.670 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.367      ;
; -0.543 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.903      ;
; -0.543 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.903      ;
; -0.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.872      ;
; -0.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.872      ;
; -0.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.872      ;
; -0.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.872      ;
; -0.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.862      ;
; -0.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.862      ;
; -0.498 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.668     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -0.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.903      ;
; -0.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.903      ;
; -0.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.872      ;
; -0.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.872      ;
; -0.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.872      ;
; -0.941 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.872      ;
; -0.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.862      ;
; -0.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.862      ;
; -0.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.862      ;
; -0.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.600     ; 0.853      ;
; -0.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.600     ; 0.853      ;
; -0.921 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.600     ; 0.853      ;
; -0.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.601     ; 0.851      ;
; -0.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.847      ;
; -0.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.847      ;
; -0.872 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.799      ;
; -0.868 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.795      ;
; -0.856 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.783      ;
; -0.852 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.779      ;
; -0.844 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.771      ;
; -0.824 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.751      ;
; -0.823 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.750      ;
; -0.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.606     ; 0.738      ;
; -0.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.606     ; 0.738      ;
; -0.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.606     ; 0.738      ;
; -0.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.606     ; 0.738      ;
; -0.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.606     ; 0.738      ;
; -0.811 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.738      ;
; -0.807 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.734      ;
; -0.792 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.719      ;
; -0.791 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.604     ; 0.719      ;
; -0.790 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.717      ;
; -0.785 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.712      ;
; -0.783 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.710      ;
; -0.757 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.684      ;
; -0.753 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.680      ;
; -0.736 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.663      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.659      ;
; -0.725 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.604     ; 0.653      ;
; -0.715 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.642      ;
; -0.713 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.640      ;
; -0.709 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.636      ;
; -0.704 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.631      ;
; -0.677 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.606     ; 0.603      ;
; -0.676 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.603      ;
; -0.671 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.598      ;
; -0.671 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.604     ; 0.599      ;
; -0.668 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.595      ;
; -0.657 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.584      ;
; -0.655 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.582      ;
; -0.648 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.575      ;
; -0.647 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.599     ; 0.580      ;
; -0.646 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.600     ; 0.578      ;
; -0.645 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.600     ; 0.577      ;
; -0.645 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.599     ; 0.578      ;
; -0.644 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.600     ; 0.576      ;
; -0.641 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.599     ; 0.574      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.533      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.533      ;
; -0.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.531      ;
; -0.603 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.530      ;
; -0.603 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.530      ;
; -0.601 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.528      ;
; -0.599 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.526      ;
; -0.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.523      ;
; -0.551 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.478      ;
; -0.482 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.409      ;
; -0.482 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.409      ;
; -0.479 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.406      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.405      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.405      ;
; -0.474 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.401      ;
; -0.469 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.396      ;
; -0.469 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.396      ;
; -0.468 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.395      ;
; -0.467 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.394      ;
; -0.466 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.393      ;
; -0.466 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.393      ;
; -0.465 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.392      ;
; -0.464 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.391      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.367      ;
; -0.313 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.903      ;
; -0.313 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.903      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.872      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.872      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.872      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.872      ;
; -0.268 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.862      ;
; -0.268 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.862      ;
; -0.268 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.438     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -0.926 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.903      ;
; -0.926 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.903      ;
; -0.891 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.872      ;
; -0.891 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.872      ;
; -0.891 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.872      ;
; -0.891 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.872      ;
; -0.881 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.862      ;
; -0.881 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.862      ;
; -0.881 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.862      ;
; -0.871 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.550     ; 0.853      ;
; -0.871 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.550     ; 0.853      ;
; -0.871 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.550     ; 0.853      ;
; -0.870 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.551     ; 0.851      ;
; -0.870 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.847      ;
; -0.870 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.847      ;
; -0.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.799      ;
; -0.818 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.795      ;
; -0.806 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.783      ;
; -0.802 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.779      ;
; -0.794 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.771      ;
; -0.774 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.751      ;
; -0.773 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.750      ;
; -0.762 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.556     ; 0.738      ;
; -0.762 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.556     ; 0.738      ;
; -0.762 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.556     ; 0.738      ;
; -0.762 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.556     ; 0.738      ;
; -0.762 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.556     ; 0.738      ;
; -0.761 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.738      ;
; -0.757 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.734      ;
; -0.742 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.719      ;
; -0.741 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.554     ; 0.719      ;
; -0.740 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.717      ;
; -0.735 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.712      ;
; -0.733 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.710      ;
; -0.707 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.684      ;
; -0.703 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.680      ;
; -0.686 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.663      ;
; -0.682 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.659      ;
; -0.675 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.554     ; 0.653      ;
; -0.665 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.642      ;
; -0.663 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.640      ;
; -0.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.636      ;
; -0.654 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.631      ;
; -0.627 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.556     ; 0.603      ;
; -0.626 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.603      ;
; -0.621 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.598      ;
; -0.621 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.554     ; 0.599      ;
; -0.618 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.595      ;
; -0.607 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.584      ;
; -0.605 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.582      ;
; -0.598 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.575      ;
; -0.597 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.549     ; 0.580      ;
; -0.596 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.550     ; 0.578      ;
; -0.595 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.550     ; 0.577      ;
; -0.595 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.549     ; 0.578      ;
; -0.594 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.550     ; 0.576      ;
; -0.591 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.549     ; 0.574      ;
; -0.556 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.533      ;
; -0.556 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.533      ;
; -0.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.531      ;
; -0.553 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.530      ;
; -0.553 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.530      ;
; -0.551 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.528      ;
; -0.549 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.526      ;
; -0.546 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.523      ;
; -0.501 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.478      ;
; -0.432 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.409      ;
; -0.432 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.409      ;
; -0.429 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.406      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.405      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.405      ;
; -0.424 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.401      ;
; -0.419 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.396      ;
; -0.419 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.396      ;
; -0.418 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.395      ;
; -0.417 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.394      ;
; -0.416 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.393      ;
; -0.416 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.393      ;
; -0.415 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.392      ;
; -0.414 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.391      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.390 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.367      ;
; -0.263 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.903      ;
; -0.263 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.903      ;
; -0.228 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.872      ;
; -0.228 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.872      ;
; -0.228 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.872      ;
; -0.228 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.872      ;
; -0.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.862      ;
; -0.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.862      ;
; -0.218 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.388     ; 0.862      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'selBaud[0]'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.592 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.903      ;
; -0.592 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.903      ;
; -0.557 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.872      ;
; -0.557 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.872      ;
; -0.557 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.872      ;
; -0.557 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.872      ;
; -0.547 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.862      ;
; -0.547 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.862      ;
; -0.547 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.862      ;
; -0.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.216     ; 0.853      ;
; -0.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.216     ; 0.853      ;
; -0.537 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.216     ; 0.853      ;
; -0.536 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.217     ; 0.851      ;
; -0.536 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.847      ;
; -0.536 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.847      ;
; -0.488 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.799      ;
; -0.484 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.795      ;
; -0.472 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.783      ;
; -0.468 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.779      ;
; -0.460 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.771      ;
; -0.457 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.903      ;
; -0.457 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.903      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.751      ;
; -0.439 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.750      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.222     ; 0.738      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.222     ; 0.738      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.222     ; 0.738      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.222     ; 0.738      ;
; -0.428 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.222     ; 0.738      ;
; -0.427 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.738      ;
; -0.423 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.734      ;
; -0.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.872      ;
; -0.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.872      ;
; -0.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.872      ;
; -0.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.872      ;
; -0.412 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.862      ;
; -0.412 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.862      ;
; -0.412 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.862      ;
; -0.408 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.719      ;
; -0.407 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.220     ; 0.719      ;
; -0.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.717      ;
; -0.402 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.081     ; 0.853      ;
; -0.402 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.081     ; 0.853      ;
; -0.402 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.081     ; 0.853      ;
; -0.401 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.712      ;
; -0.401 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.082     ; 0.851      ;
; -0.401 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.847      ;
; -0.401 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.847      ;
; -0.399 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.710      ;
; -0.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.684      ;
; -0.369 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.680      ;
; -0.353 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.799      ;
; -0.352 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.663      ;
; -0.349 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.795      ;
; -0.348 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.659      ;
; -0.341 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.220     ; 0.653      ;
; -0.337 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.783      ;
; -0.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.779      ;
; -0.331 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.642      ;
; -0.329 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.640      ;
; -0.325 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.636      ;
; -0.325 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.771      ;
; -0.320 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.631      ;
; -0.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.751      ;
; -0.304 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.750      ;
; -0.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.222     ; 0.603      ;
; -0.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.087     ; 0.738      ;
; -0.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.087     ; 0.738      ;
; -0.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.087     ; 0.738      ;
; -0.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.087     ; 0.738      ;
; -0.293 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.087     ; 0.738      ;
; -0.292 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.603      ;
; -0.292 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.738      ;
; -0.288 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.734      ;
; -0.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.598      ;
; -0.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.220     ; 0.599      ;
; -0.284 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.595      ;
; -0.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.584      ;
; -0.273 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.719      ;
; -0.272 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.085     ; 0.719      ;
; -0.271 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.582      ;
; -0.271 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.717      ;
; -0.266 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.712      ;
; -0.264 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.575      ;
; -0.264 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.710      ;
; -0.263 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.215     ; 0.580      ;
; -0.262 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.216     ; 0.578      ;
; -0.261 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.216     ; 0.577      ;
; -0.261 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.215     ; 0.578      ;
; -0.260 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.216     ; 0.576      ;
; -0.257 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.215     ; 0.574      ;
; -0.238 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.684      ;
; -0.234 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.680      ;
; -0.222 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.533      ;
; -0.222 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.533      ;
; -0.220 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.531      ;
; -0.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.530      ;
; -0.219 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.530      ;
; -0.217 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.221     ; 0.528      ;
; -0.217 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; selBaud[0]   ; selBaud[0]  ; 0.500        ; -0.086     ; 0.663      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.155 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.186      ;
; -0.154 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.185      ;
; -0.110 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.141      ;
; -0.109 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.140      ;
; -0.018 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.287     ; 0.763      ;
; -0.017 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.287     ; 0.762      ;
; -0.017 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.287     ; 0.762      ;
; -0.016 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.287     ; 0.761      ;
; -0.010 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.042      ;
; -0.008 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.039      ;
; -0.007 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.038      ;
; -0.002 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.033      ;
; 0.002  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 1.029      ;
; 0.028  ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 1.005      ;
; 0.043  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.988      ;
; 0.047  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.984      ;
; 0.048  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.984      ;
; 0.052  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.980      ;
; 0.052  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.980      ;
; 0.062  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.970      ;
; 0.064  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.968      ;
; 0.104  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.927      ;
; 0.105  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.926      ;
; 0.122  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.910      ;
; 0.123  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.909      ;
; 0.125  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.907      ;
; 0.135  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.897      ;
; 0.139  ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.894      ;
; 0.139  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.893      ;
; 0.144  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.887      ;
; 0.148  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.883      ;
; 0.153  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.878      ;
; 0.157  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; -0.001     ; 0.874      ;
; 0.165  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.867      ;
; 0.177  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.855      ;
; 0.181  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.851      ;
; 0.187  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.845      ;
; 0.197  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.835      ;
; 0.235  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.797      ;
; 0.245  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.787      ;
; 0.255  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.777      ;
; 0.321  ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.711      ;
; 0.323  ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.710      ;
; 0.419  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.613      ;
; 0.419  ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.613      ;
; 0.420  ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.612      ;
; 0.421  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.611      ;
; 0.436  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.596      ;
; 0.439  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.593      ;
; 0.488  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.544      ;
; 0.489  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.543      ;
; 0.495  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.537      ;
; 0.496  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.536      ;
; 0.498  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.534      ;
; 0.500  ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.532      ;
; 0.500  ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.532      ;
; 0.552  ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.481      ;
; 0.665  ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.908      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.011      ; 0.892      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.011      ; 0.892      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.011      ; 0.892      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.011      ; 0.892      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.011      ; 0.892      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.011      ; 0.892      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.151 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.881      ;
; 0.243 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 0.779      ;
; 0.309 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 0.713      ;
; 0.323 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.709      ;
; 0.324 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.708      ;
; 0.331 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.701      ;
; 0.348 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.684      ;
; 0.349 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.683      ;
; 0.351 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.819      ;
; 0.354 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.816      ;
; 0.355 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 0.667      ;
; 0.407 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 0.615      ;
; 0.409 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.623      ;
; 0.409 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 0.613      ;
; 0.410 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.622      ;
; 0.413 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.010     ; 0.609      ;
; 0.439 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.593      ;
; 0.443 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.589      ;
; 0.444 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.001     ; 0.587      ;
; 0.456 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.576      ;
; 0.457 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.575      ;
; 0.467 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.001      ; 0.566      ;
; 0.478 ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.151     ; 0.403      ;
; 0.478 ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; -0.151     ; 0.403      ;
; 0.494 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.538      ;
; 0.498 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.534      ;
; 0.499 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.533      ;
; 0.503 ; lab3:LAB3ENT|controleur:CONT|presentState.C                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.667      ;
; 0.504 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.666      ;
; 0.504 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.528      ;
; 0.507 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.663      ;
; 0.513 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.517      ;
; 0.515 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.517      ;
; 0.517 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.515      ;
; 0.518 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.514      ;
; 0.525 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.507      ;
; 0.550 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.482      ;
; 0.589 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.443      ;
; 0.596 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.574      ;
; 0.624 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.407      ;
; 0.657 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.513      ;
; 0.665 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.367      ;
; 0.671 ; lab3:LAB3ENT|controleur:CONT|presentState.D                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.138      ; 0.499      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clock'                                                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                 ; Launch Clock                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.161 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.871      ;
; 0.161 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.871      ;
; 0.193 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.839      ;
; 0.232 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.800      ;
; 0.232 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.800      ;
; 0.232 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.800      ;
; 0.232 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.800      ;
; 0.232 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.800      ;
; 0.232 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.800      ;
; 0.246 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.786      ;
; 0.260 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.772      ;
; 0.264 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.768      ;
; 0.266 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.025      ; 0.791      ;
; 0.271 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.761      ;
; 0.278 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.754      ;
; 0.278 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.754      ;
; 0.281 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.751      ;
; 0.295 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.737      ;
; 0.299 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.733      ;
; 0.310 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.722      ;
; 0.314 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.718      ;
; 0.316 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.716      ;
; 0.327 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.705      ;
; 0.330 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.702      ;
; 0.334 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.698      ;
; 0.345 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.687      ;
; 0.347 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.025      ; 0.710      ;
; 0.349 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.683      ;
; 0.351 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.681      ;
; 0.362 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.670      ;
; 0.365 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.667      ;
; 0.369 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.663      ;
; 0.380 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.652      ;
; 0.384 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.648      ;
; 0.386 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.646      ;
; 0.398 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.025      ; 0.659      ;
; 0.431 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.601      ;
; 0.502 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.530      ;
; 0.505 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.527      ;
; 0.509 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.523      ;
; 0.518 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.514      ;
; 0.522 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.510      ;
; 0.524 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.508      ;
; 0.580 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.452      ;
; 0.626 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.406      ;
; 0.639 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.393      ;
; 0.639 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 1.000        ; 0.000      ; 0.367      ;
; 0.726 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP     ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 1.000        ; 0.151      ; 0.457      ;
; 0.792 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 1.000        ; 0.151      ; 0.391      ;
; 0.888 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                ; i_clock     ; 1.000        ; 0.253      ; 0.397      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'                                                                                                                                                                                       ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.506 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.526      ;
; 0.509 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.520      ;
; 0.514 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.518      ;
; 0.561 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.471      ;
; 0.628 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.726 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.500        ; 1.420      ; 0.367      ;
; 2.226 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 1.000        ; 1.420      ; 0.367      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'                                                                                                                                                                                     ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.508 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.523      ;
; 0.522 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.510      ;
; 0.560 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.472      ;
; 0.634 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.704 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.500        ; 1.398      ; 0.367      ;
; 2.204 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 1.000        ; 1.398      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'                                                                                                                                                                                  ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.508 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.515      ;
; 0.632 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.398      ;
; 0.636 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.791 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.500        ; 1.485      ; 0.367      ;
; 2.291 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 1.000        ; 1.485      ; 0.367      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'                                                                                                                                                                               ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.509 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.523      ;
; 0.516 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.515      ;
; 0.632 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'                                                                                                                                                                                  ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.510 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.516      ;
; 0.516 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.516      ;
; 0.634 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.707 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.500        ; 1.401      ; 0.367      ;
; 2.207 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 1.000        ; 1.401      ; 0.367      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'                                                                                                                                                                                    ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.510 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.521      ;
; 0.626 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 0.000      ; 0.367      ;
; 1.711 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.500        ; 1.405      ; 0.367      ;
; 2.211 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 1.000        ; 1.405      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.774 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; 0.500        ; 0.468      ; 0.367      ;
; 1.274 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; 1.000        ; 0.468      ; 0.367      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock                                                                    ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.841 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; 0.500        ; 0.535      ; 0.367      ;
; 1.341 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; 1.000        ; 0.535      ; 0.367      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.842 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; 0.500        ; 0.536      ; 0.367      ;
; 1.342 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; 1.000        ; 0.536      ; 0.367      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'selBaud[0]'                                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.675 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; 0.000        ; 3.749      ; 0.367      ;
; -3.512 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; 0.000        ; 3.586      ; 0.367      ;
; -3.175 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; -0.500       ; 3.749      ; 0.367      ;
; -3.012 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; selBaud[0]  ; -0.500       ; 3.586      ; 0.367      ;
; -1.732 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 2.057      ; 0.477      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.604 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.367      ;
; -1.601 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 2.057      ; 0.608      ;
; -1.580 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.391      ;
; -1.579 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.392      ;
; -1.578 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.393      ;
; -1.578 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.393      ;
; -1.577 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.394      ;
; -1.576 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.395      ;
; -1.575 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.396      ;
; -1.575 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.396      ;
; -1.570 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.401      ;
; -1.566 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.405      ;
; -1.566 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.405      ;
; -1.565 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.406      ;
; -1.562 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.409      ;
; -1.562 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.409      ;
; -1.557 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 2.057      ; 0.652      ;
; -1.555 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 2.057      ; 0.654      ;
; -1.519 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 2.057      ; 0.690      ;
; -1.517 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; 0.000        ; 2.057      ; 0.692      ;
; -1.493 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.478      ;
; -1.448 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.523      ;
; -1.445 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.526      ;
; -1.443 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.528      ;
; -1.441 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.530      ;
; -1.441 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.530      ;
; -1.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.531      ;
; -1.438 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.533      ;
; -1.438 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.533      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.404 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.367      ;
; -1.403 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.825      ; 0.574      ;
; -1.400 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.824      ; 0.576      ;
; -1.399 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.824      ; 0.577      ;
; -1.399 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.825      ; 0.578      ;
; -1.398 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.824      ; 0.578      ;
; -1.397 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.825      ; 0.580      ;
; -1.396 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.575      ;
; -1.395 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; selBaud[0]  ; -0.500       ; 2.220      ; 0.477      ;
; -1.389 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.582      ;
; -1.387 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.584      ;
; -1.380 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.391      ;
; -1.379 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.392      ;
; -1.378 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.393      ;
; -1.378 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.393      ;
; -1.377 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.394      ;
; -1.376 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.395      ;
; -1.376 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.595      ;
; -1.375 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.396      ;
; -1.375 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.396      ;
; -1.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.598      ;
; -1.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.820      ; 0.599      ;
; -1.370 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.401      ;
; -1.368 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.603      ;
; -1.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.818      ; 0.603      ;
; -1.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.405      ;
; -1.366 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.405      ;
; -1.365 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.406      ;
; -1.362 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.409      ;
; -1.362 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.409      ;
; -1.340 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.631      ;
; -1.335 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.636      ;
; -1.331 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.640      ;
; -1.329 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.642      ;
; -1.319 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.820      ; 0.653      ;
; -1.312 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.659      ;
; -1.308 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.663      ;
; -1.293 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; selBaud[0]  ; 0.000        ; 1.619      ; 0.478      ;
; -1.291 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.680      ;
; -1.287 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; 0.000        ; 1.819      ; 0.684      ;
; -1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 1.982      ; 0.367      ;
; -1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 1.982      ; 0.367      ;
; -1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 1.982      ; 0.367      ;
; -1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 1.982      ; 0.367      ;
; -1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 1.982      ; 0.367      ;
; -1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; selBaud[0]  ; -0.500       ; 1.982      ; 0.367      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -3.120 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 3.194      ; 0.367      ;
; -2.620 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; 3.194      ; 0.367      ;
; -1.340 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.665      ; 0.477      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.212 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.367      ;
; -1.209 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.665      ; 0.608      ;
; -1.188 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.391      ;
; -1.187 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.392      ;
; -1.186 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.393      ;
; -1.186 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.393      ;
; -1.185 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.394      ;
; -1.184 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.395      ;
; -1.183 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.396      ;
; -1.183 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.396      ;
; -1.178 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.401      ;
; -1.174 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.405      ;
; -1.174 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.405      ;
; -1.173 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.406      ;
; -1.170 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.409      ;
; -1.170 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.409      ;
; -1.165 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.665      ; 0.652      ;
; -1.163 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.665      ; 0.654      ;
; -1.127 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.665      ; 0.690      ;
; -1.125 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.665      ; 0.692      ;
; -1.101 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.478      ;
; -1.056 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.523      ;
; -1.053 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.526      ;
; -1.051 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.528      ;
; -1.049 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.530      ;
; -1.049 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.530      ;
; -1.048 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.531      ;
; -1.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.533      ;
; -1.046 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.533      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.367      ;
; -1.011 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.433      ; 0.574      ;
; -1.008 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.432      ; 0.576      ;
; -1.007 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.432      ; 0.577      ;
; -1.007 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.433      ; 0.578      ;
; -1.006 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.432      ; 0.578      ;
; -1.005 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.433      ; 0.580      ;
; -1.004 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.575      ;
; -0.997 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.582      ;
; -0.995 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.584      ;
; -0.988 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.391      ;
; -0.987 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.392      ;
; -0.986 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.393      ;
; -0.986 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.393      ;
; -0.985 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.394      ;
; -0.984 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.395      ;
; -0.984 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.595      ;
; -0.983 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.396      ;
; -0.983 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.396      ;
; -0.981 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.598      ;
; -0.981 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.428      ; 0.599      ;
; -0.978 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.401      ;
; -0.976 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.603      ;
; -0.975 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.426      ; 0.603      ;
; -0.974 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.405      ;
; -0.974 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.405      ;
; -0.973 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.406      ;
; -0.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.409      ;
; -0.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.409      ;
; -0.948 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.631      ;
; -0.943 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.636      ;
; -0.939 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.640      ;
; -0.937 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.642      ;
; -0.927 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.428      ; 0.653      ;
; -0.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.659      ;
; -0.916 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.663      ;
; -0.901 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.478      ;
; -0.899 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.680      ;
; -0.895 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.684      ;
; -0.869 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.710      ;
; -0.867 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.712      ;
; -0.862 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.717      ;
; -0.861 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.428      ; 0.719      ;
; -0.860 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.719      ;
; -0.856 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.523      ;
; -0.853 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.526      ;
; -0.851 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.528      ;
; -0.849 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.530      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -3.070 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 3.144      ; 0.367      ;
; -2.570 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; 3.144      ; 0.367      ;
; -1.290 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.615      ; 0.477      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.367      ;
; -1.159 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.615      ; 0.608      ;
; -1.138 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.391      ;
; -1.137 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.392      ;
; -1.136 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.393      ;
; -1.136 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.393      ;
; -1.135 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.394      ;
; -1.134 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.395      ;
; -1.133 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.396      ;
; -1.133 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.396      ;
; -1.128 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.401      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.405      ;
; -1.124 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.405      ;
; -1.123 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.406      ;
; -1.120 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.409      ;
; -1.120 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.409      ;
; -1.115 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.615      ; 0.652      ;
; -1.113 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.615      ; 0.654      ;
; -1.077 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.615      ; 0.690      ;
; -1.075 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.615      ; 0.692      ;
; -1.051 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.478      ;
; -1.006 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.523      ;
; -1.003 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.526      ;
; -1.001 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.528      ;
; -0.999 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.530      ;
; -0.999 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.530      ;
; -0.998 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.531      ;
; -0.996 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.533      ;
; -0.996 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.533      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.962 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.367      ;
; -0.961 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.383      ; 0.574      ;
; -0.958 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.382      ; 0.576      ;
; -0.957 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.382      ; 0.577      ;
; -0.957 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.383      ; 0.578      ;
; -0.956 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.382      ; 0.578      ;
; -0.955 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.383      ; 0.580      ;
; -0.954 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.575      ;
; -0.947 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.582      ;
; -0.945 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.584      ;
; -0.938 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.391      ;
; -0.937 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.392      ;
; -0.936 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.393      ;
; -0.936 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.393      ;
; -0.935 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.394      ;
; -0.934 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.395      ;
; -0.934 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.595      ;
; -0.933 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.396      ;
; -0.933 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.396      ;
; -0.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.598      ;
; -0.931 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.378      ; 0.599      ;
; -0.928 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.401      ;
; -0.926 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.603      ;
; -0.925 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.376      ; 0.603      ;
; -0.924 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.405      ;
; -0.924 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.405      ;
; -0.923 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.406      ;
; -0.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.409      ;
; -0.920 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.409      ;
; -0.898 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.631      ;
; -0.893 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.636      ;
; -0.889 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.640      ;
; -0.887 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.642      ;
; -0.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.378      ; 0.653      ;
; -0.870 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.659      ;
; -0.866 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.663      ;
; -0.851 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.478      ;
; -0.849 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.680      ;
; -0.845 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.684      ;
; -0.819 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.710      ;
; -0.817 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.712      ;
; -0.812 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.717      ;
; -0.811 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.378      ; 0.719      ;
; -0.810 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.719      ;
; -0.806 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.523      ;
; -0.803 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.526      ;
; -0.801 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.528      ;
; -0.799 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.530      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -2.840 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 2.914      ; 0.367      ;
; -2.340 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; 2.914      ; 0.367      ;
; -1.060 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.385      ; 0.477      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.932 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.367      ;
; -0.929 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.385      ; 0.608      ;
; -0.908 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.391      ;
; -0.907 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.392      ;
; -0.906 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.393      ;
; -0.906 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.393      ;
; -0.905 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.394      ;
; -0.904 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.395      ;
; -0.903 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.396      ;
; -0.903 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.396      ;
; -0.898 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.401      ;
; -0.894 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.405      ;
; -0.894 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.405      ;
; -0.893 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.406      ;
; -0.890 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.409      ;
; -0.890 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.409      ;
; -0.885 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.385      ; 0.652      ;
; -0.883 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.385      ; 0.654      ;
; -0.847 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.385      ; 0.690      ;
; -0.845 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.385      ; 0.692      ;
; -0.821 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.478      ;
; -0.776 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.523      ;
; -0.773 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.526      ;
; -0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.528      ;
; -0.769 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.530      ;
; -0.769 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.530      ;
; -0.768 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.531      ;
; -0.766 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.533      ;
; -0.766 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.533      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.367      ;
; -0.731 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.153      ; 0.574      ;
; -0.728 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.152      ; 0.576      ;
; -0.727 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.152      ; 0.577      ;
; -0.727 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.153      ; 0.578      ;
; -0.726 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.152      ; 0.578      ;
; -0.725 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.153      ; 0.580      ;
; -0.724 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.575      ;
; -0.717 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.582      ;
; -0.715 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.584      ;
; -0.708 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.391      ;
; -0.707 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.392      ;
; -0.706 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.393      ;
; -0.706 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.393      ;
; -0.705 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.394      ;
; -0.704 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.395      ;
; -0.704 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.595      ;
; -0.703 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.396      ;
; -0.703 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.396      ;
; -0.701 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.598      ;
; -0.701 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.148      ; 0.599      ;
; -0.698 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.401      ;
; -0.696 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.603      ;
; -0.695 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.146      ; 0.603      ;
; -0.694 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.405      ;
; -0.694 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.405      ;
; -0.693 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.406      ;
; -0.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.409      ;
; -0.690 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.409      ;
; -0.668 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.631      ;
; -0.663 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.636      ;
; -0.659 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.640      ;
; -0.657 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.642      ;
; -0.647 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.148      ; 0.653      ;
; -0.640 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.659      ;
; -0.636 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.663      ;
; -0.621 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.478      ;
; -0.619 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.680      ;
; -0.615 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.684      ;
; -0.589 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.710      ;
; -0.587 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.712      ;
; -0.582 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.717      ;
; -0.581 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.148      ; 0.719      ;
; -0.580 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.719      ;
; -0.576 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.523      ;
; -0.573 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.526      ;
; -0.571 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.528      ;
; -0.569 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.530      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -2.386 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 2.460      ; 0.367      ;
; -1.886 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; 2.460      ; 0.367      ;
; -0.606 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.931      ; 0.477      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.478 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.367      ;
; -0.475 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.931      ; 0.608      ;
; -0.454 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.391      ;
; -0.453 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.392      ;
; -0.452 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.393      ;
; -0.452 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.393      ;
; -0.451 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.394      ;
; -0.450 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.395      ;
; -0.449 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.396      ;
; -0.449 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.396      ;
; -0.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.401      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.405      ;
; -0.440 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.405      ;
; -0.439 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.406      ;
; -0.436 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.409      ;
; -0.436 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.409      ;
; -0.431 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.931      ; 0.652      ;
; -0.429 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.931      ; 0.654      ;
; -0.394 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.468      ; 0.367      ;
; -0.393 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.931      ; 0.690      ;
; -0.391 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.931      ; 0.692      ;
; -0.367 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.478      ;
; -0.322 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.523      ;
; -0.319 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.526      ;
; -0.317 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.528      ;
; -0.315 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.530      ;
; -0.315 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.530      ;
; -0.314 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.531      ;
; -0.312 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.533      ;
; -0.312 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.533      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.367      ;
; -0.277 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.699      ; 0.574      ;
; -0.274 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.698      ; 0.576      ;
; -0.273 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.698      ; 0.577      ;
; -0.273 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.699      ; 0.578      ;
; -0.272 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.698      ; 0.578      ;
; -0.271 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.699      ; 0.580      ;
; -0.270 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.575      ;
; -0.263 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.582      ;
; -0.261 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.584      ;
; -0.254 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.391      ;
; -0.253 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.392      ;
; -0.252 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.393      ;
; -0.252 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.393      ;
; -0.251 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.394      ;
; -0.250 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.395      ;
; -0.250 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.595      ;
; -0.249 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.396      ;
; -0.249 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.396      ;
; -0.247 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.598      ;
; -0.247 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.694      ; 0.599      ;
; -0.244 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.401      ;
; -0.242 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.603      ;
; -0.241 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.692      ; 0.603      ;
; -0.240 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.405      ;
; -0.240 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.405      ;
; -0.239 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.406      ;
; -0.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.409      ;
; -0.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.409      ;
; -0.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.631      ;
; -0.209 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.636      ;
; -0.205 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.640      ;
; -0.203 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.642      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.694      ; 0.653      ;
; -0.186 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.659      ;
; -0.182 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.663      ;
; -0.167 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.478      ;
; -0.165 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.680      ;
; -0.161 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.684      ;
; -0.135 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.710      ;
; -0.133 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.712      ;
; -0.128 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.717      ;
; -0.127 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.694      ; 0.719      ;
; -0.126 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.719      ;
; -0.122 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.523      ;
; -0.119 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.526      ;
; -0.117 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.528      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.189 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 2.263      ; 0.367      ;
; -1.689 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; 2.263      ; 0.367      ;
; -0.480 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.554      ; 0.367      ;
; -0.409 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.734      ; 0.477      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.281 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.367      ;
; -0.278 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.734      ; 0.608      ;
; -0.257 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.391      ;
; -0.256 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.392      ;
; -0.255 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.393      ;
; -0.255 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.393      ;
; -0.254 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.394      ;
; -0.253 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.395      ;
; -0.252 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.396      ;
; -0.252 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.396      ;
; -0.247 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.401      ;
; -0.243 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.405      ;
; -0.243 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.405      ;
; -0.242 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.406      ;
; -0.239 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.409      ;
; -0.239 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.409      ;
; -0.234 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.734      ; 0.652      ;
; -0.232 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.734      ; 0.654      ;
; -0.196 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.734      ; 0.690      ;
; -0.194 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.734      ; 0.692      ;
; -0.170 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.478      ;
; -0.125 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.523      ;
; -0.122 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.526      ;
; -0.120 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.528      ;
; -0.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.530      ;
; -0.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.530      ;
; -0.117 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.531      ;
; -0.115 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.533      ;
; -0.115 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.533      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.081 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.367      ;
; -0.080 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.502      ; 0.574      ;
; -0.077 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.501      ; 0.576      ;
; -0.076 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.501      ; 0.577      ;
; -0.076 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.502      ; 0.578      ;
; -0.075 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.501      ; 0.578      ;
; -0.074 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.502      ; 0.580      ;
; -0.073 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.575      ;
; -0.066 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.582      ;
; -0.064 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.584      ;
; -0.057 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.391      ;
; -0.056 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.392      ;
; -0.055 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.393      ;
; -0.055 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.393      ;
; -0.054 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.394      ;
; -0.053 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.395      ;
; -0.053 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.595      ;
; -0.052 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.396      ;
; -0.052 ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.396      ;
; -0.050 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.598      ;
; -0.050 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.497      ; 0.599      ;
; -0.047 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.401      ;
; -0.045 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.603      ;
; -0.044 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.495      ; 0.603      ;
; -0.043 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.405      ;
; -0.043 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.405      ;
; -0.042 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.406      ;
; -0.039 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.409      ;
; -0.039 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.409      ;
; -0.017 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.631      ;
; -0.012 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.636      ;
; -0.008 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.640      ;
; -0.006 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.642      ;
; 0.004  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.497      ; 0.653      ;
; 0.011  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.659      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.663      ;
; 0.020  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; 0.554      ; 0.367      ;
; 0.030  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.478      ;
; 0.032  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.680      ;
; 0.036  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.684      ;
; 0.062  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.710      ;
; 0.064  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.712      ;
; 0.069  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.717      ;
; 0.070  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.497      ; 0.719      ;
; 0.071  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.719      ;
; 0.075  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.523      ;
; 0.078  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.526      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                     ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.893 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 1.967      ; 0.367      ;
; -1.393 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; 1.967      ; 0.367      ;
; -0.397 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.471      ; 0.367      ;
; -0.113 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.438      ; 0.477      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.015  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.367      ;
; 0.018  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.438      ; 0.608      ;
; 0.039  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.391      ;
; 0.040  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.392      ;
; 0.041  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.393      ;
; 0.041  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.393      ;
; 0.042  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.394      ;
; 0.043  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.395      ;
; 0.044  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.396      ;
; 0.044  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.396      ;
; 0.049  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.401      ;
; 0.053  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.405      ;
; 0.053  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.405      ;
; 0.054  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.406      ;
; 0.057  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.409      ;
; 0.057  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.409      ;
; 0.062  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.438      ; 0.652      ;
; 0.064  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.438      ; 0.654      ;
; 0.100  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.438      ; 0.690      ;
; 0.102  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk    ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.438      ; 0.692      ;
; 0.103  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; 0.471      ; 0.367      ;
; 0.126  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.478      ;
; 0.171  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.523      ;
; 0.174  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.526      ;
; 0.176  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.528      ;
; 0.178  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.530      ;
; 0.178  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.530      ;
; 0.179  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.531      ;
; 0.181  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.533      ;
; 0.181  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.533      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.206      ; 0.574      ;
; 0.219  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.205      ; 0.576      ;
; 0.220  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.205      ; 0.577      ;
; 0.220  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.206      ; 0.578      ;
; 0.221  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.205      ; 0.578      ;
; 0.222  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.206      ; 0.580      ;
; 0.223  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.575      ;
; 0.230  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.582      ;
; 0.232  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.584      ;
; 0.239  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.595      ;
; 0.244  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.598      ;
; 0.246  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.201      ; 0.599      ;
; 0.249  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.603      ;
; 0.252  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.199      ; 0.603      ;
; 0.253  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.406      ;
; 0.257  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.409      ;
; 0.257  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.409      ;
; 0.279  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.631      ;
; 0.284  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.636      ;
; 0.288  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.640      ;
; 0.290  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.642      ;
; 0.300  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.201      ; 0.653      ;
; 0.307  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.659      ;
; 0.311  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.663      ;
; 0.326  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.478      ;
; 0.328  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.680      ;
; 0.332  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.684      ;
; 0.358  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.710      ;
; 0.360  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.712      ;
; 0.365  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.717      ;
; 0.366  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.201      ; 0.719      ;
; 0.367  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.719      ;
; 0.371  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.526      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                 ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.693 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 1.767      ; 0.367      ;
; -1.193 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk            ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; 1.767      ; 0.367      ;
; -0.479 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.553      ; 0.367      ;
; 0.021  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; 0.553      ; 0.367      ;
; 0.087  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.238      ; 0.477      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.238      ; 0.608      ;
; 0.239  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.396      ;
; 0.249  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.401      ;
; 0.253  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.406      ;
; 0.257  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.409      ;
; 0.257  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.409      ;
; 0.262  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.238      ; 0.652      ;
; 0.264  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.238      ; 0.654      ;
; 0.300  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.238      ; 0.690      ;
; 0.302  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.238      ; 0.692      ;
; 0.326  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.478      ;
; 0.371  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.533      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.415  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.367      ;
; 0.416  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.006      ; 0.574      ;
; 0.419  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.005      ; 0.576      ;
; 0.420  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.005      ; 0.577      ;
; 0.420  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.006      ; 0.578      ;
; 0.421  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.005      ; 0.578      ;
; 0.422  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.006      ; 0.580      ;
; 0.423  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.575      ;
; 0.430  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.582      ;
; 0.432  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.584      ;
; 0.439  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.391      ;
; 0.440  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.392      ;
; 0.441  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.393      ;
; 0.441  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.393      ;
; 0.442  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.394      ;
; 0.443  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.395      ;
; 0.443  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.396      ;
; 0.444  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.396      ;
; 0.446  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.598      ;
; 0.446  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.001      ; 0.599      ;
; 0.449  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.401      ;
; 0.451  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.603      ;
; 0.452  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.001     ; 0.603      ;
; 0.453  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.405      ;
; 0.453  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.405      ;
; 0.454  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.406      ;
; 0.457  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.409      ;
; 0.457  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.409      ;
; 0.479  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.631      ;
; 0.484  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.636      ;
; 0.488  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.640      ;
; 0.490  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.642      ;
; 0.500  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.001      ; 0.653      ;
; 0.507  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.659      ;
; 0.511  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.663      ;
; 0.526  ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q          ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.478      ;
; 0.528  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.684      ;
; 0.558  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.710      ;
; 0.560  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.712      ;
; 0.565  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]          ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.001      ; 0.719      ;
; 0.567  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.719      ;
; 0.571  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE   ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.523      ;
; 0.574  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]    ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.526      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.411 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 1.485      ; 0.367      ;
; -0.911 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; -0.500       ; 1.485      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.363  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; 0.000        ; 0.000      ; 0.524      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'                                                                                                                                                                                         ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -1.346 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 1.420      ; 0.367      ;
; -0.846 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; -0.500       ; 1.420      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.250  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.404      ;
; 0.319  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.471      ;
; 0.366  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; 0.000        ; 0.000      ; 0.526      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'                                                                                                                                                                                      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -1.331 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 1.405      ; 0.367      ;
; -0.831 ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; -0.500       ; 1.405      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.252  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.406      ;
; 0.369  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; 0.000        ; 0.000      ; 0.522      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.327 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 1.401      ; 0.367      ;
; -0.827 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; -0.500       ; 1.401      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.398      ;
; 0.364  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; 0.000        ; 0.000      ; 0.522      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'                                                                                                                                                                                       ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.324 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 1.398      ; 0.367      ;
; -0.824 ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; -0.500       ; 1.398      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.398      ;
; 0.320  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.472      ;
; 0.358  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.510      ;
; 0.371  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; 0.000        ; 0.000      ; 0.524      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -0.462 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; 0.000        ; 0.536      ; 0.367      ;
; 0.038  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; -0.500       ; 0.536      ; 0.367      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock                                                                    ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.461 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; 0.000        ; 0.535      ; 0.367      ;
; 0.039  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; -0.500       ; 0.535      ; 0.367      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; -0.394 ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; 0.000        ; 0.468      ; 0.367      ;
; 0.106  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; -0.500       ; 0.468      ; 0.367      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clock'                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                 ; Launch Clock                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.008 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                ; i_clock     ; 0.000        ; 0.253      ; 0.397      ;
; 0.088  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 0.000        ; 0.151      ; 0.391      ;
; 0.154  ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP     ; UART:UART1|enARdFF_2:RTDV|int_q                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; i_clock     ; 0.000        ; 0.151      ; 0.457      ;
; 0.215  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q                          ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q                         ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.251  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.403      ;
; 0.254  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.406      ;
; 0.300  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.452      ;
; 0.356  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.366  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.375  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.532      ;
; 0.449  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.601      ;
; 0.482  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.025      ; 0.659      ;
; 0.494  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.648      ;
; 0.500  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.652      ;
; 0.504  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.656      ;
; 0.506  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.658      ;
; 0.511  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.668      ;
; 0.518  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.670      ;
; 0.529  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.025      ; 0.710      ;
; 0.535  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.687      ;
; 0.546  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.698      ;
; 0.550  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.703      ;
; 0.553  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.705      ;
; 0.564  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.718      ;
; 0.570  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.722      ;
; 0.581  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.733      ;
; 0.585  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.737      ;
; 0.599  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.751      ;
; 0.602  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.754      ;
; 0.609  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.761      ;
; 0.614  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.025      ; 0.791      ;
; 0.616  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.768      ;
; 0.620  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.772      ;
; 0.634  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.786      ;
; 0.648  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.800      ;
; 0.687  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                                        ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.839      ;
; 0.719  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.871      ;
; 0.719  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4]              ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ; i_clock                                                                       ; i_clock     ; 0.000        ; 0.000      ; 0.871      ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.209 ; lab3:LAB3ENT|controleur:CONT|presentState.D                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.499      ;
; 0.215 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.223 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.513      ;
; 0.255 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.408      ;
; 0.284 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.574      ;
; 0.291 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.443      ;
; 0.330 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.482      ;
; 0.355 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.507      ;
; 0.362 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.663      ;
; 0.376 ; lab3:LAB3ENT|controleur:CONT|presentState.B                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.666      ;
; 0.376 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; lab3:LAB3ENT|controleur:CONT|presentState.C                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.667      ;
; 0.381 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.538      ;
; 0.402 ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.151     ; 0.403      ;
; 0.402 ; UART:UART1|enARdFF_2:RTDV|int_q                                                          ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; i_clock                                                                       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.151     ; 0.403      ;
; 0.413 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.566      ;
; 0.423 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.575      ;
; 0.424 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.576      ;
; 0.436 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.001     ; 0.587      ;
; 0.437 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.590      ;
; 0.439 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.592      ;
; 0.441 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.593      ;
; 0.467 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 0.609      ;
; 0.470 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 0.613      ;
; 0.471 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.623      ;
; 0.473 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 0.615      ;
; 0.501 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.654      ;
; 0.501 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.654      ;
; 0.502 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.655      ;
; 0.503 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.656      ;
; 0.505 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.658      ;
; 0.525 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 0.667      ;
; 0.526 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.816      ;
; 0.529 ; lab3:LAB3ENT|controleur:CONT|presentState.A                                              ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.138      ; 0.819      ;
; 0.531 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.684      ;
; 0.549 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.701      ;
; 0.556 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.001      ; 0.710      ;
; 0.557 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.709      ;
; 0.571 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 0.713      ;
; 0.637 ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; -0.010     ; 0.779      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.011      ; 0.892      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.011      ; 0.892      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.011      ; 0.892      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.011      ; 0.892      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.011      ; 0.892      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.011      ; 0.892      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.881      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'                                                                                                                                                                                ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.215 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.400      ;
; 0.363 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; 0.000        ; 0.000      ; 0.523      ;
+-------+-----------------------------------------------+-----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.328 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.481      ;
; 0.380 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.537      ;
; 0.391 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.544      ;
; 0.441 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.593      ;
; 0.444 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.596      ;
; 0.459 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.613      ;
; 0.557 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.710      ;
; 0.559 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.711      ;
; 0.625 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.777      ;
; 0.635 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.787      ;
; 0.645 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.797      ;
; 0.683 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.835      ;
; 0.693 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.845      ;
; 0.699 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.851      ;
; 0.703 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.855      ;
; 0.715 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.867      ;
; 0.723 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.874      ;
; 0.727 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.878      ;
; 0.732 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.883      ;
; 0.736 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.887      ;
; 0.741 ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.894      ;
; 0.741 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.893      ;
; 0.745 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.897      ;
; 0.755 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.907      ;
; 0.757 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.909      ;
; 0.758 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.910      ;
; 0.775 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.926      ;
; 0.776 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.927      ;
; 0.816 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.968      ;
; 0.818 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.970      ;
; 0.828 ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.980      ;
; 0.828 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.980      ;
; 0.832 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.984      ;
; 0.833 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.984      ;
; 0.837 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 0.988      ;
; 0.852 ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 1.005      ;
; 0.878 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.029      ;
; 0.882 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.033      ;
; 0.887 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.038      ;
; 0.888 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.039      ;
; 0.890 ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.042      ;
; 0.896 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.287     ; 0.761      ;
; 0.897 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q           ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.287     ; 0.762      ;
; 0.897 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.287     ; 0.762      ;
; 0.898 ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q            ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; i_clock                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.287     ; 0.763      ;
; 0.989 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.140      ;
; 0.990 ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.141      ;
; 1.034 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.185      ;
; 1.035 ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; -0.001     ; 1.186      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.395 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.945      ;
; -2.395 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.945      ;
; -2.395 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.945      ;
; -2.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.923      ;
; -2.373 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.500        ; -1.982     ; 0.923      ;
; -1.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.945      ;
; -1.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.945      ;
; -1.732 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.945      ;
; -1.710 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.923      ;
; -1.710 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.819     ; 0.923      ;
; -1.340 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.427     ; 0.945      ;
; -1.340 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.427     ; 0.945      ;
; -1.340 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.427     ; 0.945      ;
; -1.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.427     ; 0.923      ;
; -1.318 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.427     ; 0.923      ;
; -1.290 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.377     ; 0.945      ;
; -1.290 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.377     ; 0.945      ;
; -1.290 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.377     ; 0.945      ;
; -1.268 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.377     ; 0.923      ;
; -1.268 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.377     ; 0.923      ;
; -1.060 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.147     ; 0.945      ;
; -1.060 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.147     ; 0.945      ;
; -1.060 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.147     ; 0.945      ;
; -1.038 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.147     ; 0.923      ;
; -1.038 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -1.147     ; 0.923      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.693     ; 0.945      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.693     ; 0.945      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.693     ; 0.945      ;
; -0.584 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.693     ; 0.923      ;
; -0.584 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.693     ; 0.923      ;
; -0.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.496     ; 0.945      ;
; -0.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.496     ; 0.945      ;
; -0.409 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.496     ; 0.945      ;
; -0.387 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.496     ; 0.923      ;
; -0.387 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.496     ; 0.923      ;
; -0.113 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.200     ; 0.945      ;
; -0.113 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.200     ; 0.945      ;
; -0.113 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.200     ; 0.945      ;
; -0.091 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.200     ; 0.923      ;
; -0.091 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; -0.200     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 1.000        ; 0.000      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.195 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.945      ;
; -2.195 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.945      ;
; -2.195 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.945      ;
; -2.173 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.923      ;
; -2.173 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.500        ; -1.782     ; 0.923      ;
; -1.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.945      ;
; -1.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.945      ;
; -1.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.945      ;
; -1.510 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.923      ;
; -1.510 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.619     ; 0.923      ;
; -1.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.227     ; 0.945      ;
; -1.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.227     ; 0.945      ;
; -1.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.227     ; 0.945      ;
; -1.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.227     ; 0.923      ;
; -1.118 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.227     ; 0.923      ;
; -1.090 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.177     ; 0.945      ;
; -1.090 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.177     ; 0.945      ;
; -1.090 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.177     ; 0.945      ;
; -1.068 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.177     ; 0.923      ;
; -1.068 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -1.177     ; 0.923      ;
; -0.860 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.947     ; 0.945      ;
; -0.860 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.947     ; 0.945      ;
; -0.860 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.947     ; 0.945      ;
; -0.838 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.947     ; 0.923      ;
; -0.838 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.947     ; 0.923      ;
; -0.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.493     ; 0.945      ;
; -0.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.493     ; 0.945      ;
; -0.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.493     ; 0.945      ;
; -0.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.493     ; 0.923      ;
; -0.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.493     ; 0.923      ;
; -0.209 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.296     ; 0.945      ;
; -0.209 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.296     ; 0.945      ;
; -0.209 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.296     ; 0.945      ;
; -0.187 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.296     ; 0.923      ;
; -0.187 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; -0.296     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.287  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.200      ; 0.945      ;
; 0.287  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.200      ; 0.945      ;
; 0.287  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.200      ; 0.945      ;
; 0.309  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.200      ; 0.923      ;
; 0.309  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 1.000        ; 0.200      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; -1.899 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.945      ;
; -1.899 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.945      ;
; -1.899 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.945      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.923      ;
; -1.877 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.500        ; -1.486     ; 0.923      ;
; -1.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.945      ;
; -1.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.945      ;
; -1.236 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.945      ;
; -1.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.923      ;
; -1.214 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -1.323     ; 0.923      ;
; -0.844 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.931     ; 0.945      ;
; -0.844 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.931     ; 0.945      ;
; -0.844 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.931     ; 0.945      ;
; -0.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.931     ; 0.923      ;
; -0.822 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.931     ; 0.923      ;
; -0.794 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.881     ; 0.945      ;
; -0.794 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.881     ; 0.945      ;
; -0.794 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.881     ; 0.945      ;
; -0.772 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.881     ; 0.923      ;
; -0.772 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.881     ; 0.923      ;
; -0.564 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.651     ; 0.945      ;
; -0.564 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.651     ; 0.945      ;
; -0.564 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.651     ; 0.945      ;
; -0.542 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.651     ; 0.923      ;
; -0.542 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.651     ; 0.923      ;
; -0.110 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.197     ; 0.945      ;
; -0.110 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.197     ; 0.945      ;
; -0.110 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.197     ; 0.945      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.197     ; 0.923      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; -0.197     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.383  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.296      ; 0.945      ;
; 0.383  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.296      ; 0.945      ;
; 0.383  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.296      ; 0.945      ;
; 0.405  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.296      ; 0.923      ;
; 0.405  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.296      ; 0.923      ;
; 0.583  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.496      ; 0.945      ;
; 0.583  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.496      ; 0.945      ;
; 0.583  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.496      ; 0.945      ;
; 0.605  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.496      ; 0.923      ;
; 0.605  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 1.000        ; 0.496      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.945      ;
; -1.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.945      ;
; -1.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.945      ;
; -1.680 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.923      ;
; -1.680 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.500        ; -1.289     ; 0.923      ;
; -1.039 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.945      ;
; -1.039 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.945      ;
; -1.039 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.945      ;
; -1.017 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.923      ;
; -1.017 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -1.126     ; 0.923      ;
; -0.647 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.734     ; 0.945      ;
; -0.647 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.734     ; 0.945      ;
; -0.647 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.734     ; 0.945      ;
; -0.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.734     ; 0.923      ;
; -0.625 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.734     ; 0.923      ;
; -0.597 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.684     ; 0.945      ;
; -0.597 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.684     ; 0.945      ;
; -0.597 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.684     ; 0.945      ;
; -0.575 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.684     ; 0.923      ;
; -0.575 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.684     ; 0.923      ;
; -0.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.454     ; 0.945      ;
; -0.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.454     ; 0.945      ;
; -0.367 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.454     ; 0.945      ;
; -0.345 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.454     ; 0.923      ;
; -0.345 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; -0.454     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.284  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.197      ; 0.945      ;
; 0.284  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.197      ; 0.945      ;
; 0.284  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.197      ; 0.945      ;
; 0.306  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.197      ; 0.923      ;
; 0.306  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.197      ; 0.923      ;
; 0.580  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.493      ; 0.945      ;
; 0.580  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.493      ; 0.945      ;
; 0.580  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.493      ; 0.945      ;
; 0.602  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.493      ; 0.923      ;
; 0.602  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.493      ; 0.923      ;
; 0.780  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.693      ; 0.945      ;
; 0.780  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.693      ; 0.945      ;
; 0.780  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.693      ; 0.945      ;
; 0.802  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.693      ; 0.923      ;
; 0.802  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 1.000        ; 0.693      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.248 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.945      ;
; -1.248 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.945      ;
; -1.248 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.945      ;
; -1.226 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.923      ;
; -1.226 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.500        ; -0.835     ; 0.923      ;
; -0.585 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.945      ;
; -0.585 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.945      ;
; -0.585 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.945      ;
; -0.563 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.923      ;
; -0.563 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.672     ; 0.923      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.280     ; 0.945      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.280     ; 0.945      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.280     ; 0.945      ;
; -0.171 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.280     ; 0.923      ;
; -0.171 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.280     ; 0.923      ;
; -0.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.230     ; 0.945      ;
; -0.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.230     ; 0.945      ;
; -0.143 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.230     ; 0.945      ;
; -0.121 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.230     ; 0.923      ;
; -0.121 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; -0.230     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.541  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.454      ; 0.945      ;
; 0.541  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.454      ; 0.945      ;
; 0.541  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.454      ; 0.945      ;
; 0.563  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.454      ; 0.923      ;
; 0.563  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.454      ; 0.923      ;
; 0.738  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.651      ; 0.945      ;
; 0.738  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.651      ; 0.945      ;
; 0.738  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.651      ; 0.945      ;
; 0.760  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.651      ; 0.923      ;
; 0.760  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.651      ; 0.923      ;
; 1.034  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.947      ; 0.945      ;
; 1.034  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.947      ; 0.945      ;
; 1.034  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.947      ; 0.945      ;
; 1.056  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.947      ; 0.923      ;
; 1.056  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 0.947      ; 0.923      ;
; 1.234  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.147      ; 0.945      ;
; 1.234  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.147      ; 0.945      ;
; 1.234  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.147      ; 0.945      ;
; 1.256  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.147      ; 0.923      ;
; 1.256  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 1.000        ; 1.147      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.945      ;
; -1.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.945      ;
; -1.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.945      ;
; -0.996 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.923      ;
; -0.996 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.500        ; -0.605     ; 0.923      ;
; -0.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.945      ;
; -0.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.945      ;
; -0.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.945      ;
; -0.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.923      ;
; -0.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.442     ; 0.923      ;
; 0.037  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.050     ; 0.945      ;
; 0.037  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.050     ; 0.945      ;
; 0.037  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.050     ; 0.945      ;
; 0.059  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.050     ; 0.923      ;
; 0.059  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; -0.050     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.317  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.230      ; 0.945      ;
; 0.317  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.230      ; 0.945      ;
; 0.317  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.230      ; 0.945      ;
; 0.339  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.230      ; 0.923      ;
; 0.339  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.230      ; 0.923      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.684      ; 0.945      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.684      ; 0.945      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.684      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.684      ; 0.923      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.684      ; 0.923      ;
; 0.968  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.881      ; 0.945      ;
; 0.968  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.881      ; 0.945      ;
; 0.968  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.881      ; 0.945      ;
; 0.990  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.881      ; 0.923      ;
; 0.990  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 0.881      ; 0.923      ;
; 1.264  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.177      ; 0.945      ;
; 1.264  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.177      ; 0.945      ;
; 1.264  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.177      ; 0.945      ;
; 1.286  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.177      ; 0.923      ;
; 1.286  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.177      ; 0.923      ;
; 1.464  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.377      ; 0.945      ;
; 1.464  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.377      ; 0.945      ;
; 1.464  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.377      ; 0.945      ;
; 1.486  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.377      ; 0.923      ;
; 1.486  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 1.000        ; 1.377      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -0.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.945      ;
; -0.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.945      ;
; -0.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.945      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.923      ;
; -0.946 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.500        ; -0.555     ; 0.923      ;
; -0.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.945      ;
; -0.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.945      ;
; -0.305 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.945      ;
; -0.283 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.923      ;
; -0.283 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; -0.392     ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.000      ; 0.923      ;
; 0.137  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.050      ; 0.945      ;
; 0.137  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.050      ; 0.945      ;
; 0.137  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.050      ; 0.945      ;
; 0.159  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.050      ; 0.923      ;
; 0.159  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.050      ; 0.923      ;
; 0.367  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.280      ; 0.945      ;
; 0.367  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.280      ; 0.945      ;
; 0.367  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.280      ; 0.945      ;
; 0.389  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.280      ; 0.923      ;
; 0.389  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.280      ; 0.923      ;
; 0.821  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.734      ; 0.945      ;
; 0.821  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.734      ; 0.945      ;
; 0.821  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.734      ; 0.945      ;
; 0.843  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.734      ; 0.923      ;
; 0.843  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.734      ; 0.923      ;
; 1.018  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.931      ; 0.945      ;
; 1.018  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.931      ; 0.945      ;
; 1.018  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.931      ; 0.945      ;
; 1.040  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.931      ; 0.923      ;
; 1.040  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 0.931      ; 0.923      ;
; 1.314  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.227      ; 0.945      ;
; 1.314  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.227      ; 0.945      ;
; 1.314  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.227      ; 0.945      ;
; 1.336  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.227      ; 0.923      ;
; 1.336  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.227      ; 0.923      ;
; 1.514  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.427      ; 0.945      ;
; 1.514  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.427      ; 0.945      ;
; 1.514  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.427      ; 0.945      ;
; 1.536  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.427      ; 0.923      ;
; 1.536  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1.000        ; 1.427      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'selBaud[0]'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.221     ; 0.945      ;
; -0.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.221     ; 0.945      ;
; -0.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.221     ; 0.945      ;
; -0.612 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.221     ; 0.923      ;
; -0.612 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.221     ; 0.923      ;
; -0.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.086     ; 0.945      ;
; -0.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.086     ; 0.945      ;
; -0.499 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.086     ; 0.945      ;
; -0.477 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.086     ; 0.923      ;
; -0.477 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.500        ; -0.086     ; 0.923      ;
; -0.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.249     ; 0.945      ;
; -0.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.249     ; 0.945      ;
; -0.162 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.249     ; 0.945      ;
; -0.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.249     ; 0.923      ;
; -0.140 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.249     ; 0.923      ;
; -0.107 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.306      ; 0.945      ;
; -0.107 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.306      ; 0.945      ;
; -0.107 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.306      ; 0.945      ;
; -0.085 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.306      ; 0.923      ;
; -0.085 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.500        ; 0.306      ; 0.923      ;
; -0.057 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.356      ; 0.945      ;
; -0.057 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.356      ; 0.945      ;
; -0.057 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.356      ; 0.945      ;
; -0.035 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.356      ; 0.923      ;
; -0.035 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.500        ; 0.356      ; 0.923      ;
; 0.029  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.058     ; 0.945      ;
; 0.029  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.058     ; 0.945      ;
; 0.029  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.058     ; 0.945      ;
; 0.051  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.058     ; 0.923      ;
; 0.051  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 1.000        ; -0.058     ; 0.923      ;
; 0.173  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.586      ; 0.945      ;
; 0.173  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.586      ; 0.945      ;
; 0.173  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.586      ; 0.945      ;
; 0.195  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.586      ; 0.923      ;
; 0.195  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.500        ; 0.586      ; 0.923      ;
; 0.421  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.334      ; 0.945      ;
; 0.421  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.334      ; 0.945      ;
; 0.421  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.334      ; 0.945      ;
; 0.443  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.334      ; 0.923      ;
; 0.443  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 1.000        ; 0.334      ; 0.923      ;
; 0.471  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.384      ; 0.945      ;
; 0.471  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.384      ; 0.945      ;
; 0.471  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.384      ; 0.945      ;
; 0.493  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.384      ; 0.923      ;
; 0.493  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 1.000        ; 0.384      ; 0.923      ;
; 0.627  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.040      ; 0.945      ;
; 0.627  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.040      ; 0.945      ;
; 0.627  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.040      ; 0.945      ;
; 0.649  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.040      ; 0.923      ;
; 0.649  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.500        ; 1.040      ; 0.923      ;
; 0.701  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.614      ; 0.945      ;
; 0.701  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.614      ; 0.945      ;
; 0.701  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.614      ; 0.945      ;
; 0.723  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.614      ; 0.923      ;
; 0.723  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 1.000        ; 0.614      ; 0.923      ;
; 0.824  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 1.237      ; 0.945      ;
; 0.824  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 1.237      ; 0.945      ;
; 0.824  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 1.237      ; 0.945      ;
; 0.846  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 1.237      ; 0.923      ;
; 0.846  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.500        ; 1.237      ; 0.923      ;
; 1.120  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 1.533      ; 0.945      ;
; 1.120  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 1.533      ; 0.945      ;
; 1.120  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 1.533      ; 0.945      ;
; 1.142  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 1.533      ; 0.923      ;
; 1.142  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.500        ; 1.533      ; 0.923      ;
; 1.155  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 1.068      ; 0.945      ;
; 1.155  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 1.068      ; 0.945      ;
; 1.155  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 1.068      ; 0.945      ;
; 1.177  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 1.068      ; 0.923      ;
; 1.177  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 1.000        ; 1.068      ; 0.923      ;
; 1.320  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 1.733      ; 0.945      ;
; 1.320  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 1.733      ; 0.945      ;
; 1.320  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 1.733      ; 0.945      ;
; 1.342  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 1.733      ; 0.923      ;
; 1.342  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.500        ; 1.733      ; 0.923      ;
; 1.352  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 1.265      ; 0.945      ;
; 1.352  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 1.265      ; 0.945      ;
; 1.352  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 1.265      ; 0.945      ;
; 1.374  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 1.265      ; 0.923      ;
; 1.374  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 1.000        ; 1.265      ; 0.923      ;
; 1.648  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 1.561      ; 0.945      ;
; 1.648  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 1.561      ; 0.945      ;
; 1.648  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 1.561      ; 0.945      ;
; 1.670  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 1.561      ; 0.923      ;
; 1.670  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 1.000        ; 1.561      ; 0.923      ;
; 1.848  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 1.761      ; 0.945      ;
; 1.848  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 1.761      ; 0.945      ;
; 1.848  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 1.761      ; 0.945      ;
; 1.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 1.761      ; 0.923      ;
; 1.870  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 1.000        ; 1.761      ; 0.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                               ;
+--------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.097 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 1.130      ;
; -0.097 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 1.130      ;
; -0.097 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 1.130      ;
; -0.097 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 1.130      ;
; -0.019 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 1.051      ;
; 0.049  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.984      ;
; 0.049  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.984      ;
; 0.049  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.984      ;
; 0.049  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.001      ; 0.984      ;
; 0.126  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.906      ;
; 0.126  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.906      ;
; 0.126  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.906      ;
; 0.126  ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.000        ; 0.000      ; 0.906      ;
+--------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                   ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.116 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.916      ;
; 0.116 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.916      ;
; 0.116 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.916      ;
; 0.116 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 1.000        ; 0.000      ; 0.916      ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'selBaud[0]'                                                                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.048 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 1.819      ; 0.923      ;
; -1.048 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 1.819      ; 0.923      ;
; -1.026 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 1.819      ; 0.945      ;
; -1.026 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 1.819      ; 0.945      ;
; -1.026 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; 0.000        ; 1.819      ; 0.945      ;
; -0.848 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 1.619      ; 0.923      ;
; -0.848 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 1.619      ; 0.923      ;
; -0.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 1.619      ; 0.945      ;
; -0.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 1.619      ; 0.945      ;
; -0.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; 0.000        ; 1.619      ; 0.945      ;
; -0.711 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 1.982      ; 0.923      ;
; -0.711 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 1.982      ; 0.923      ;
; -0.689 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 1.982      ; 0.945      ;
; -0.689 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 1.982      ; 0.945      ;
; -0.689 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]  ; -0.500       ; 1.982      ; 0.945      ;
; -0.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 1.323      ; 0.923      ;
; -0.552 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 1.323      ; 0.923      ;
; -0.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 1.323      ; 0.945      ;
; -0.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 1.323      ; 0.945      ;
; -0.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; 0.000        ; 1.323      ; 0.945      ;
; -0.511 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 1.782      ; 0.923      ;
; -0.511 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 1.782      ; 0.923      ;
; -0.489 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 1.782      ; 0.945      ;
; -0.489 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 1.782      ; 0.945      ;
; -0.489 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]  ; -0.500       ; 1.782      ; 0.945      ;
; -0.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 1.126      ; 0.923      ;
; -0.355 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 1.126      ; 0.923      ;
; -0.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 1.126      ; 0.945      ;
; -0.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 1.126      ; 0.945      ;
; -0.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; 0.000        ; 1.126      ; 0.945      ;
; -0.215 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 1.486      ; 0.923      ;
; -0.215 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 1.486      ; 0.923      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 1.486      ; 0.945      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 1.486      ; 0.945      ;
; -0.193 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]  ; -0.500       ; 1.486      ; 0.945      ;
; -0.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 1.289      ; 0.923      ;
; -0.018 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 1.289      ; 0.923      ;
; 0.004  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 1.289      ; 0.945      ;
; 0.004  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 1.289      ; 0.945      ;
; 0.004  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]  ; -0.500       ; 1.289      ; 0.945      ;
; 0.099  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 0.672      ; 0.923      ;
; 0.099  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 0.672      ; 0.923      ;
; 0.121  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 0.672      ; 0.945      ;
; 0.121  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 0.672      ; 0.945      ;
; 0.121  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; 0.000        ; 0.672      ; 0.945      ;
; 0.329  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.442      ; 0.923      ;
; 0.329  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.442      ; 0.923      ;
; 0.351  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.442      ; 0.945      ;
; 0.351  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.442      ; 0.945      ;
; 0.351  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; 0.000        ; 0.442      ; 0.945      ;
; 0.379  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 0.392      ; 0.923      ;
; 0.379  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 0.392      ; 0.923      ;
; 0.401  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 0.392      ; 0.945      ;
; 0.401  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 0.392      ; 0.945      ;
; 0.401  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; 0.000        ; 0.392      ; 0.945      ;
; 0.436  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 0.835      ; 0.923      ;
; 0.436  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 0.835      ; 0.923      ;
; 0.458  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 0.835      ; 0.945      ;
; 0.458  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 0.835      ; 0.945      ;
; 0.458  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]  ; -0.500       ; 0.835      ; 0.945      ;
; 0.522  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.249      ; 0.923      ;
; 0.522  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.249      ; 0.923      ;
; 0.544  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.249      ; 0.945      ;
; 0.544  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.249      ; 0.945      ;
; 0.544  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.249      ; 0.945      ;
; 0.666  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 0.605      ; 0.923      ;
; 0.666  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 0.605      ; 0.923      ;
; 0.688  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 0.605      ; 0.945      ;
; 0.688  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 0.605      ; 0.945      ;
; 0.688  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]  ; -0.500       ; 0.605      ; 0.945      ;
; 0.713  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.058      ; 0.923      ;
; 0.713  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.058      ; 0.923      ;
; 0.716  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 0.555      ; 0.923      ;
; 0.716  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 0.555      ; 0.923      ;
; 0.735  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.058      ; 0.945      ;
; 0.735  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.058      ; 0.945      ;
; 0.735  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; 0.000        ; 0.058      ; 0.945      ;
; 0.738  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 0.555      ; 0.945      ;
; 0.738  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 0.555      ; 0.945      ;
; 0.738  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]  ; -0.500       ; 0.555      ; 0.945      ;
; 1.050  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.221      ; 0.923      ;
; 1.050  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.221      ; 0.923      ;
; 1.072  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.221      ; 0.945      ;
; 1.072  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.221      ; 0.945      ;
; 1.072  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.221      ; 0.945      ;
; 1.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.086      ; 0.923      ;
; 1.185  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.086      ; 0.923      ;
; 1.207  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.086      ; 0.945      ;
; 1.207  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.086      ; 0.945      ;
; 1.207  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; selBaud[0]  ; -0.500       ; 0.086      ; 0.945      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -0.656 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.923      ;
; -0.656 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.923      ;
; -0.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.945      ;
; -0.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.945      ;
; -0.634 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.427      ; 0.945      ;
; -0.456 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.923      ;
; -0.456 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.923      ;
; -0.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.945      ;
; -0.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.945      ;
; -0.434 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 1.227      ; 0.945      ;
; -0.160 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.931      ; 0.923      ;
; -0.160 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.931      ; 0.923      ;
; -0.138 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.931      ; 0.945      ;
; -0.138 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.931      ; 0.945      ;
; -0.138 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.931      ; 0.945      ;
; 0.037  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.734      ; 0.923      ;
; 0.037  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.734      ; 0.923      ;
; 0.059  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.734      ; 0.945      ;
; 0.059  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.734      ; 0.945      ;
; 0.059  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.734      ; 0.945      ;
; 0.491  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.280      ; 0.923      ;
; 0.491  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.280      ; 0.923      ;
; 0.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.280      ; 0.945      ;
; 0.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.280      ; 0.945      ;
; 0.513  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.280      ; 0.945      ;
; 0.721  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.050      ; 0.923      ;
; 0.721  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.050      ; 0.923      ;
; 0.743  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.050      ; 0.945      ;
; 0.743  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.050      ; 0.945      ;
; 0.743  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.050      ; 0.945      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 1.105  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.334     ; 0.923      ;
; 1.105  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.334     ; 0.923      ;
; 1.127  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.334     ; 0.945      ;
; 1.127  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.334     ; 0.945      ;
; 1.127  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 0.000        ; -0.334     ; 0.945      ;
; 1.577  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.306     ; 0.923      ;
; 1.577  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.306     ; 0.923      ;
; 1.599  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.306     ; 0.945      ;
; 1.599  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.306     ; 0.945      ;
; 1.599  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -0.500       ; -0.306     ; 0.945      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.923      ;
; -0.606 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.923      ;
; -0.584 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.945      ;
; -0.584 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.945      ;
; -0.584 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.377      ; 0.945      ;
; -0.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.923      ;
; -0.406 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.923      ;
; -0.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.945      ;
; -0.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.945      ;
; -0.384 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 1.177      ; 0.945      ;
; -0.110 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.881      ; 0.923      ;
; -0.110 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.881      ; 0.923      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.881      ; 0.945      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.881      ; 0.945      ;
; -0.088 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.881      ; 0.945      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.684      ; 0.923      ;
; 0.087  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.684      ; 0.923      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.684      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.684      ; 0.945      ;
; 0.109  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.684      ; 0.945      ;
; 0.541  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.230      ; 0.923      ;
; 0.541  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.230      ; 0.923      ;
; 0.563  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.230      ; 0.945      ;
; 0.563  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.230      ; 0.945      ;
; 0.563  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.230      ; 0.945      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.821  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.050     ; 0.923      ;
; 0.821  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.050     ; 0.923      ;
; 0.843  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.050     ; 0.945      ;
; 0.843  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.050     ; 0.945      ;
; 0.843  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.050     ; 0.945      ;
; 1.155  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.384     ; 0.923      ;
; 1.155  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.384     ; 0.923      ;
; 1.177  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.384     ; 0.945      ;
; 1.177  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.384     ; 0.945      ;
; 1.177  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; 0.000        ; -0.384     ; 0.945      ;
; 1.627  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.356     ; 0.923      ;
; 1.627  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.356     ; 0.923      ;
; 1.649  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.356     ; 0.945      ;
; 1.649  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.356     ; 0.945      ;
; 1.649  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; -0.500       ; -0.356     ; 0.945      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -0.376 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.923      ;
; -0.376 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.923      ;
; -0.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.945      ;
; -0.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.945      ;
; -0.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 1.147      ; 0.945      ;
; -0.176 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.923      ;
; -0.176 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.923      ;
; -0.154 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.945      ;
; -0.154 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.945      ;
; -0.154 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.947      ; 0.945      ;
; 0.120  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.651      ; 0.923      ;
; 0.120  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.651      ; 0.923      ;
; 0.142  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.651      ; 0.945      ;
; 0.142  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.651      ; 0.945      ;
; 0.142  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.651      ; 0.945      ;
; 0.317  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.454      ; 0.923      ;
; 0.317  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.454      ; 0.923      ;
; 0.339  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.454      ; 0.945      ;
; 0.339  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.454      ; 0.945      ;
; 0.339  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.454      ; 0.945      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 1.001  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.230     ; 0.923      ;
; 1.001  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.230     ; 0.923      ;
; 1.023  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.230     ; 0.945      ;
; 1.023  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.230     ; 0.945      ;
; 1.023  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.230     ; 0.945      ;
; 1.051  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.280     ; 0.923      ;
; 1.051  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.280     ; 0.923      ;
; 1.073  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.280     ; 0.945      ;
; 1.073  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.280     ; 0.945      ;
; 1.073  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.280     ; 0.945      ;
; 1.385  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.614     ; 0.923      ;
; 1.385  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.614     ; 0.923      ;
; 1.407  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.614     ; 0.945      ;
; 1.407  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.614     ; 0.945      ;
; 1.407  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; 0.000        ; -0.614     ; 0.945      ;
; 1.857  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.586     ; 0.923      ;
; 1.857  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.586     ; 0.923      ;
; 1.879  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.586     ; 0.945      ;
; 1.879  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.586     ; 0.945      ;
; 1.879  ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; -0.500       ; -0.586     ; 0.945      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.078 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.923      ;
; 0.078 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.923      ;
; 0.100 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.945      ;
; 0.100 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.945      ;
; 0.100 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.693      ; 0.945      ;
; 0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.923      ;
; 0.278 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.923      ;
; 0.300 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.945      ;
; 0.300 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.945      ;
; 0.300 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.493      ; 0.945      ;
; 0.574 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.197      ; 0.923      ;
; 0.574 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.197      ; 0.923      ;
; 0.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.197      ; 0.945      ;
; 0.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.197      ; 0.945      ;
; 0.596 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.197      ; 0.945      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 1.225 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.454     ; 0.923      ;
; 1.225 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.454     ; 0.923      ;
; 1.247 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.454     ; 0.945      ;
; 1.247 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.454     ; 0.945      ;
; 1.247 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.454     ; 0.945      ;
; 1.455 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.684     ; 0.923      ;
; 1.455 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.684     ; 0.923      ;
; 1.477 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.684     ; 0.945      ;
; 1.477 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.684     ; 0.945      ;
; 1.477 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.684     ; 0.945      ;
; 1.505 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.734     ; 0.923      ;
; 1.505 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.734     ; 0.923      ;
; 1.527 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.734     ; 0.945      ;
; 1.527 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.734     ; 0.945      ;
; 1.527 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -0.734     ; 0.945      ;
; 1.839 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.068     ; 0.923      ;
; 1.839 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.068     ; 0.923      ;
; 1.861 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.068     ; 0.945      ;
; 1.861 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.068     ; 0.945      ;
; 1.861 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; 0.000        ; -1.068     ; 0.945      ;
; 2.311 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.040     ; 0.923      ;
; 2.311 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.040     ; 0.923      ;
; 2.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.040     ; 0.945      ;
; 2.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.040     ; 0.945      ;
; 2.333 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; -0.500       ; -1.040     ; 0.945      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.275 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.923      ;
; 0.275 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.923      ;
; 0.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.945      ;
; 0.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.945      ;
; 0.297 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.496      ; 0.945      ;
; 0.475 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.923      ;
; 0.475 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.923      ;
; 0.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.945      ;
; 0.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.945      ;
; 0.497 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.296      ; 0.945      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.197     ; 0.923      ;
; 0.968 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.197     ; 0.923      ;
; 0.990 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.197     ; 0.945      ;
; 0.990 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.197     ; 0.945      ;
; 0.990 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.197     ; 0.945      ;
; 1.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.651     ; 0.923      ;
; 1.422 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.651     ; 0.923      ;
; 1.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.651     ; 0.945      ;
; 1.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.651     ; 0.945      ;
; 1.444 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.651     ; 0.945      ;
; 1.652 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.881     ; 0.923      ;
; 1.652 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.881     ; 0.923      ;
; 1.674 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.881     ; 0.945      ;
; 1.674 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.881     ; 0.945      ;
; 1.674 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.881     ; 0.945      ;
; 1.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.931     ; 0.923      ;
; 1.702 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.931     ; 0.923      ;
; 1.724 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.931     ; 0.945      ;
; 1.724 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.931     ; 0.945      ;
; 1.724 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -0.931     ; 0.945      ;
; 2.036 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.265     ; 0.923      ;
; 2.036 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.265     ; 0.923      ;
; 2.058 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.265     ; 0.945      ;
; 2.058 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.265     ; 0.945      ;
; 2.058 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; 0.000        ; -1.265     ; 0.945      ;
; 2.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -1.237     ; 0.923      ;
; 2.508 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -1.237     ; 0.923      ;
; 2.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -1.237     ; 0.945      ;
; 2.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -1.237     ; 0.945      ;
; 2.530 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; -0.500       ; -1.237     ; 0.945      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.571 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.923      ;
; 0.571 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.923      ;
; 0.593 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.945      ;
; 0.593 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.945      ;
; 0.593 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.200      ; 0.945      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 1.067 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.296     ; 0.923      ;
; 1.067 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.296     ; 0.923      ;
; 1.089 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.296     ; 0.945      ;
; 1.089 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.296     ; 0.945      ;
; 1.089 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.296     ; 0.945      ;
; 1.264 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.493     ; 0.923      ;
; 1.264 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.493     ; 0.923      ;
; 1.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.493     ; 0.945      ;
; 1.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.493     ; 0.945      ;
; 1.286 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.493     ; 0.945      ;
; 1.718 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.947     ; 0.923      ;
; 1.718 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.947     ; 0.923      ;
; 1.740 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.947     ; 0.945      ;
; 1.740 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.947     ; 0.945      ;
; 1.740 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -0.947     ; 0.945      ;
; 1.948 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.177     ; 0.923      ;
; 1.948 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.177     ; 0.923      ;
; 1.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.177     ; 0.945      ;
; 1.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.177     ; 0.945      ;
; 1.970 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.177     ; 0.945      ;
; 1.998 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.227     ; 0.923      ;
; 1.998 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.227     ; 0.923      ;
; 2.020 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.227     ; 0.945      ;
; 2.020 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.227     ; 0.945      ;
; 2.020 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.227     ; 0.945      ;
; 2.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.561     ; 0.923      ;
; 2.332 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.561     ; 0.923      ;
; 2.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.561     ; 0.945      ;
; 2.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.561     ; 0.945      ;
; 2.354 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; 0.000        ; -1.561     ; 0.945      ;
; 2.804 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -1.533     ; 0.923      ;
; 2.804 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -1.533     ; 0.923      ;
; 2.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -1.533     ; 0.945      ;
; 2.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -1.533     ; 0.945      ;
; 2.826 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; -0.500       ; -1.533     ; 0.945      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                                                                                               ;
+-------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.754 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 0.906      ;
; 0.831 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.984      ;
; 0.831 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.984      ;
; 0.831 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.984      ;
; 0.831 ; lab3:LAB3ENT|controleur:CONT|presentState.C ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 0.984      ;
; 0.899 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.000      ; 1.051      ;
; 0.977 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 1.130      ;
; 0.977 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 1.130      ;
; 0.977 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 1.130      ;
; 0.977 ; lab3:LAB3ENT|controleur:CONT|presentState.A ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.000        ; 0.001      ; 1.130      ;
+-------+---------------------------------------------+------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                   ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.764 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; 0.000        ; 0.000      ; 0.916      ;
+-------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                         ; Launch Clock                                                                      ; Latch Clock                                                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.923      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.793 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.971 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.923      ;
; 0.971 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.923      ;
; 0.993 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.945      ;
; 0.993 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.945      ;
; 0.993 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.200     ; 0.945      ;
; 1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.496     ; 0.923      ;
; 1.267 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.496     ; 0.923      ;
; 1.289 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.496     ; 0.945      ;
; 1.289 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.496     ; 0.945      ;
; 1.289 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.496     ; 0.945      ;
; 1.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.693     ; 0.923      ;
; 1.464 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.693     ; 0.923      ;
; 1.486 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.693     ; 0.945      ;
; 1.486 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.693     ; 0.945      ;
; 1.486 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -0.693     ; 0.945      ;
; 1.918 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.147     ; 0.923      ;
; 1.918 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.147     ; 0.923      ;
; 1.940 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.147     ; 0.945      ;
; 1.940 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.147     ; 0.945      ;
; 1.940 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.147     ; 0.945      ;
; 2.148 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.377     ; 0.923      ;
; 2.148 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.377     ; 0.923      ;
; 2.170 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.377     ; 0.945      ;
; 2.170 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.377     ; 0.945      ;
; 2.170 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.377     ; 0.945      ;
; 2.198 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.427     ; 0.923      ;
; 2.198 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.427     ; 0.923      ;
; 2.220 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.427     ; 0.945      ;
; 2.220 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.427     ; 0.945      ;
; 2.220 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.427     ; 0.945      ;
; 2.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.761     ; 0.923      ;
; 2.532 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.761     ; 0.923      ;
; 2.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.761     ; 0.945      ;
; 2.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.761     ; 0.945      ;
; 2.554 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; 0.000        ; -1.761     ; 0.945      ;
; 3.004 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -1.733     ; 0.923      ;
; 3.004 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -1.733     ; 0.923      ;
; 3.026 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -1.733     ; 0.945      ;
; 3.026 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -1.733     ; 0.945      ;
; 3.026 ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0] ; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; -0.500       ; -1.733     ; 0.945      ;
+-------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'selBaud[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; selBaud[0] ; Rise       ; selBaud[0]                                                                              ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.749 ; 0.251        ; 1.000          ; High Pulse Width ; selBaud[0] ; Fall       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.749 ; 0.251        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Fall       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; Low Pulse Width  ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.558 ; 0.442        ; 1.000          ; High Pulse Width ; selBaud[0] ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clock'                                                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clock ; Rise       ; i_clock                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|count_614Khz[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; UART:UART1|enARdFF_2:RTDV|int_q                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART:UART1|enARdFF_2:RTDV|int_q                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Mhz[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:first|int_q             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clock ; Rise       ; lab3:LAB3ENT|debouncer_2:rebondisseur|enARdFF_2:second|int_q            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[0]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[1]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[2]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[3]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|divHorloge|count_1Mhz[4]|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|rebondisseur|first|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|rebondisseur|first|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; LAB3ENT|rebondisseur|second|int_q|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; LAB3ENT|rebondisseur|second|int_q|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|RTDV|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|RTDV|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; UART1|vitesseDeBaud1|div41|count_614Khz[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; i_clock|combout                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; i_clock|combout                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; i_clock~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; i_clock~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clock ; Rise       ; i_clock~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clock ; Rise       ; i_clock~clkctrl|outclk                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div256|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div256|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                            ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                            ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                            ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                           ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|RDRD_compteur[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte4[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|compte8[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.DATA  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.PAUSE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.SAVE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|RecepteurControl:ControleurRecepteur|presentState.START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit0|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit1|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit2|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit3|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit4|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit5|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit6|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitRegister:RRD|enARdFF_2:bit7|int_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit0|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit1|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit2|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit3|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit4|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit5|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit6|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Recepteur:recepteur1|eightBitShiftRegister:RDRD|enARdFF_2:bit7|int_q         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|RDRD_compteur[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte4[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|compte8[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.DATA|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.IDLE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.PAUSE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.SAVE|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|ControleurRecepteur|presentState.START|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit0|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit1|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit2|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk ; Rise       ; UART1|recepteur1|RDRD|bit3|int_q|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|compte8[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DATA         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.DETECTED     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.IDLE         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.READY        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.START        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|EmetteurControl:control_emetteur|presentState.STOP         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit2|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit3|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit4|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit5|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit6|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitRegister:RTD|enARdFF_2:bit7|int_q                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit1|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit2|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit3|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit4|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit5|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2:bit6|int_q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit0|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART:UART1|Emetteur:emetteur1|eightBitShiftRegister_emetteur:RDTD|enARdFF_2R1:bit7|int_q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit0|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit0|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit1|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit1|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit2|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit2|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit3|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit3|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit4|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit4|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit5|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit5|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit6|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit6|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit7|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RDTD|bit7|int_q|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit2|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit2|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit3|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit3|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit4|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit4|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit5|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit5|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit6|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit6|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit7|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|RTD|bit7|int_q|clk                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[0]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[0]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[1]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[1]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[2]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[2]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[3]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|compte8[3]|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DATA|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DATA|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DETECTED|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.DETECTED|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.IDLE|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.IDLE|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.READY|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.READY|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.START|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.START|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.STOP|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|emetteur1|control_emetteur|presentState.STOP|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|regout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk~clkctrl|inclk[0]                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.A                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.B                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.C                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|controleur:CONT|presentState.D                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:msb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:smb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MST_Jaune|fourBitRegister:reg|enARdFF_2:ssb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:msb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:smb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:MS|fourBitRegister:reg|enARdFF_2:ssb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SST_Jaune|fourBitRegister:reg|enARdFF_2:lsb|int_q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; lab3:LAB3ENT|counter:SS|fourBitRegister:reg|enARdFF_2:lsb|int_q        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.A|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.A|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.B|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.B|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.C|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.C|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.D|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|CONT|presentState.D|clk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|msb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|msb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|smb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|smb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|ssb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MST_Jaune|reg|ssb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|msb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|msb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|smb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|smb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|ssb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|MS|reg|ssb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SST_Jaune|reg|lsb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SST_Jaune|reg|lsb|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SS|reg|lsb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|SS|reg|lsb|int_q|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz|regout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; Rise       ; LAB3ENT|divHorloge|clock_1Hz~clkctrl|outclk                            ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int'                                                                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10Khz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int ; Rise       ; LAB3ENT|divHorloge|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int'                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_10hz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int ; Rise       ; LAB3ENT|divHorloge|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1hz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int ; Rise       ; LAB3ENT|divHorloge|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int'                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_1Khz[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int ; Rise       ; LAB3ENT|divHorloge|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100hz[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int ; Rise       ; LAB3ENT|divHorloge|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|count_100Khz[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int ; Rise       ; LAB3ENT|divHorloge|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk'                                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div2|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div2|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|clk                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk'                                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                         ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div4|int_clk|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk ; Rise       ; UART1|vitesseDeBaud1|div8|div8|int_clk|clk                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz'                                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div256|div2|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div256|div2|int_clk|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|regout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz ; Rise       ; UART1|vitesseDeBaud1|div41|clock_614KHz|regout                                  ;
+--------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; SSCS        ; i_clock                                   ; 2.860 ; 2.860 ; Rise       ; i_clock                                   ;
; MSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.577 ; 3.577 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.571 ; 3.571 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.577 ; 3.577 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.412 ; 3.412 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.163 ; 3.163 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
; SSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.320 ; 1.320 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.320 ; 1.320 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.994 ; 0.994 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.777 ; 0.777 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 0.548 ; 0.548 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; SSCS        ; i_clock                                   ; -2.735 ; -2.735 ; Rise       ; i_clock                                   ;
; MSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.042 ; -3.042 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.450 ; -3.450 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.456 ; -3.456 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.291 ; -3.291 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.042 ; -3.042 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
; SSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.424 ; -0.424 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -1.196 ; -1.196 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.870 ; -0.870 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.653 ; -0.653 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.424 ; -0.424 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                             ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port    ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.857 ; 5.857 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.840 ; 5.840 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.843 ; 5.843 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.817 ; 5.817 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.857 ; 5.857 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.769 ; 5.769 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.744 ; 5.744 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.683 ; 5.683 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.719 ; 5.719 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.926 ; 4.926 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.909 ; 4.909 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.912 ; 4.912 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.886 ; 4.886 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.926 ; 4.926 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.838 ; 4.838 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.813 ; 4.813 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.752 ; 4.752 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.788 ; 4.788 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.807 ; 5.807 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.790 ; 5.790 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.793 ; 5.793 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.767 ; 5.767 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.807 ; 5.807 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.719 ; 5.719 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.694 ; 5.694 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.633 ; 5.633 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.669 ; 5.669 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.630 ; 4.630 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.613 ; 4.613 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.616 ; 4.616 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.590 ; 4.590 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.630 ; 4.630 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.542 ; 4.542 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.517 ; 4.517 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.456 ; 4.456 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.492 ; 4.492 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.577 ; 5.577 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.560 ; 5.560 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.563 ; 5.563 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.537 ; 5.537 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.577 ; 5.577 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.489 ; 5.489 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.464 ; 5.464 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.403 ; 5.403 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.439 ; 5.439 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.430 ; 4.430 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.413 ; 4.413 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.416 ; 4.416 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.390 ; 4.390 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.430 ; 4.430 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.342 ; 4.342 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.317 ; 4.317 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.256 ; 4.256 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.292 ; 4.292 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.123 ; 5.123 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.106 ; 5.106 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.109 ; 5.109 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.083 ; 5.083 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.123 ; 5.123 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.035 ; 5.035 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.010 ; 5.010 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.949 ; 4.949 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.985 ; 4.985 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
; BCD1[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.259 ; 4.259 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.259 ; 4.259 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.215 ; 4.215 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.219 ; 4.219 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.226 ; 4.226 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.231 ; 4.231 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.115 ; 4.115 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[6]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.113 ; 4.113 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; BCD2[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.838 ; 4.838 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.838 ; 4.838 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.720 ; 4.720 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.740 ; 4.740 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.569 ; 4.569 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; MSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.814 ; 3.814 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.490 ; 3.490 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.489 ; 3.489 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.814 ; 3.814 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; SSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.814 ; 3.814 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.470 ; 3.470 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.463 ; 3.463 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.814 ; 3.814 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 6.249 ; 6.249 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 6.232 ; 6.232 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 6.235 ; 6.235 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 6.209 ; 6.209 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 6.249 ; 6.249 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 6.161 ; 6.161 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 6.136 ; 6.136 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 6.075 ; 6.075 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 6.111 ; 6.111 ; Rise       ; selBaud[0]                                                                        ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 6.412 ; 6.412 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 6.395 ; 6.395 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 6.398 ; 6.398 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 6.372 ; 6.372 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 6.412 ; 6.412 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 6.324 ; 6.324 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 6.299 ; 6.299 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 6.238 ; 6.238 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 6.274 ; 6.274 ; Fall       ; selBaud[0]                                                                        ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                     ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port    ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.683 ; 5.683 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.840 ; 5.840 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.843 ; 5.843 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.817 ; 5.817 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.857 ; 5.857 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.769 ; 5.769 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.744 ; 5.744 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.683 ; 5.683 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.719 ; 5.719 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.752 ; 4.752 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.909 ; 4.909 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.912 ; 4.912 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.886 ; 4.886 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.926 ; 4.926 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.838 ; 4.838 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.813 ; 4.813 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.752 ; 4.752 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.788 ; 4.788 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.633 ; 5.633 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.790 ; 5.790 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.793 ; 5.793 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.767 ; 5.767 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.807 ; 5.807 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.719 ; 5.719 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.694 ; 5.694 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.633 ; 5.633 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.669 ; 5.669 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.456 ; 4.456 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.613 ; 4.613 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.616 ; 4.616 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.590 ; 4.590 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.630 ; 4.630 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.542 ; 4.542 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.517 ; 4.517 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.456 ; 4.456 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.492 ; 4.492 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.403 ; 5.403 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.560 ; 5.560 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.563 ; 5.563 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.537 ; 5.537 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.577 ; 5.577 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.489 ; 5.489 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.464 ; 5.464 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.403 ; 5.403 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.439 ; 5.439 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.256 ; 4.256 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.413 ; 4.413 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.416 ; 4.416 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.390 ; 4.390 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.430 ; 4.430 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.342 ; 4.342 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.317 ; 4.317 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.256 ; 4.256 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.292 ; 4.292 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.949 ; 4.949 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.106 ; 5.106 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.109 ; 5.109 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.083 ; 5.083 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.123 ; 5.123 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.035 ; 5.035 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.010 ; 5.010 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.949 ; 4.949 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.985 ; 4.985 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
; BCD1[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.941 ; 3.941 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.084 ; 4.084 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.043 ; 4.043 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.043 ; 4.043 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.057 ; 4.057 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.063 ; 4.063 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.944 ; 3.944 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[6]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.941 ; 3.941 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; BCD2[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.262 ; 4.262 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.531 ; 4.531 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.413 ; 4.413 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.433 ; 4.433 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.262 ; 4.262 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; MSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.489 ; 3.489 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.490 ; 3.490 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.489 ; 3.489 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.661 ; 3.661 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; SSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.463 ; 3.463 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.470 ; 3.470 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.463 ; 3.463 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.661 ; 3.661 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 6.017 ; 6.017 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 6.174 ; 6.174 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 6.177 ; 6.177 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 6.151 ; 6.151 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 6.191 ; 6.191 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 6.103 ; 6.103 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 6.078 ; 6.078 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 6.017 ; 6.017 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 6.053 ; 6.053 ; Rise       ; selBaud[0]                                                                        ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 5.989 ; 5.989 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 6.146 ; 6.146 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 6.149 ; 6.149 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 6.123 ; 6.123 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 6.163 ; 6.163 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 6.075 ; 6.075 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 6.050 ; 6.050 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 5.989 ; 5.989 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 6.025 ; 6.025 ; Fall       ; selBaud[0]                                                                        ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                 ;
+------------------------------------------------------------------------------------+----------+----------+----------+---------+---------------------+
; Clock                                                                              ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                                   ; -5.622   ; -7.419   ; -5.611   ; -2.537  ; -1.384              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -2.710   ; -5.917   ; -2.699   ; -1.478  ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -4.430   ; -4.197   ; -4.419   ; 0.242   ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -2.343   ; -6.284   ; -2.332   ; -1.845  ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -5.143   ; -3.484   ; -5.132   ; 0.571   ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -2.875   ; -5.752   ; -2.864   ; -1.313  ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -5.622   ; -3.005   ; -5.611   ; 0.771   ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -3.952   ; -4.675   ; -3.941   ; -0.236  ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; 0.842    ; -0.818   ; N/A      ; N/A     ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; 0.774    ; -0.681   ; N/A      ; N/A     ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; -0.743   ; 0.209    ; -0.658   ; 0.764   ; -0.500              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; 0.841    ; -0.817   ; N/A      ; N/A     ; -0.500              ;
;  i_clock                                                                           ; -0.691   ; -0.008   ; N/A      ; N/A     ; -1.380              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -0.068   ; -2.156   ; N/A      ; N/A     ; -0.500              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -0.060   ; -2.167   ; N/A      ; N/A     ; -0.500              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; -0.063   ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -0.064   ; -2.314   ; N/A      ; N/A     ; -0.500              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -1.639   ; 0.215    ; -1.161   ; 0.754   ; -0.500              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -0.061   ; -2.171   ; N/A      ; N/A     ; -0.500              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -0.071   ; -2.189   ; N/A      ; N/A     ; -0.500              ;
;  selBaud[0]                                                                        ; -1.933   ; -7.419   ; -1.922   ; -2.537  ; -1.384              ;
; Design-wide TNS                                                                    ; -823.161 ; -426.241 ; -155.384 ; -36.55  ; -468.48             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; -71.757  ; -75.479  ; -13.429  ; -7.291  ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; -123.357 ; -23.031  ; -22.029  ; 0.000   ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; -60.747  ; -87.543  ; -11.594  ; -9.126  ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; -144.747 ; -5.397   ; -25.594  ; 0.000   ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; -76.707  ; -71.189  ; -14.254  ; -6.466  ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; -159.117 ; -3.875   ; -27.989  ; 0.000   ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; -109.017 ; -37.663  ; -19.639  ; -1.081  ; -32.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; 0.000    ; -0.818   ; N/A      ; N/A     ; -1.000              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; 0.000    ; -0.681   ; N/A      ; N/A     ; -1.000              ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; -11.380  ; 0.000    ; -2.632   ; 0.000   ; -24.000             ;
;  UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; 0.000    ; -0.817   ; N/A      ; N/A     ; -1.000              ;
;  i_clock                                                                           ; -7.946   ; -0.008   ; N/A      ; N/A     ; -18.380             ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; -0.135   ; -2.156   ; N/A      ; N/A     ; -4.000              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; -0.127   ; -2.167   ; N/A      ; N/A     ; -4.000              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; -0.129   ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; -0.130   ; -2.314   ; N/A      ; N/A     ; -4.000              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; -9.131   ; 0.000    ; -8.680   ; 0.000   ; -12.000             ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; -0.140   ; -2.171   ; N/A      ; N/A     ; -4.000              ;
;  lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; -0.147   ; -2.189   ; N/A      ; N/A     ; -4.000              ;
;  selBaud[0]                                                                        ; -48.447  ; -108.751 ; -9.544   ; -12.586 ; -163.100            ;
+------------------------------------------------------------------------------------+----------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; SSCS        ; i_clock                                   ; 5.229 ; 5.229 ; Rise       ; i_clock                                   ;
; MSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.978 ; 6.978 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.978 ; 6.978 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.972 ; 6.972 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.545 ; 6.545 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 6.001 ; 6.001 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
; SSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.113 ; 3.113 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 3.113 ; 3.113 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 2.629 ; 2.629 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 2.137 ; 2.137 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; 1.584 ; 1.584 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
+-------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                         ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; SSCS        ; i_clock                                   ; -2.735 ; -2.735 ; Rise       ; i_clock                                   ;
; MSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.042 ; -3.042 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.450 ; -3.450 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.456 ; -3.456 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.291 ; -3.291 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  MSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -3.042 ; -3.042 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
; SSC_MAX[*]  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.424 ; -0.424 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[0] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -1.196 ; -1.196 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[1] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.870 ; -0.870 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[2] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.653 ; -0.653 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
;  SSC_MAX[3] ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ; -0.424 ; -0.424 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz ;
+-------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                               ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; Data Port    ; Clock Port                                                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                   ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.217 ; 11.217 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.179 ; 11.179 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.184 ; 11.184 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.155 ; 11.155 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 11.217 ; 11.217 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.986 ; 10.986 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.957 ; 10.957 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.741 ; 10.741 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 10.952 ; 10.952 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.497  ; 9.497  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.459  ; 9.459  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.464  ; 9.464  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.435  ; 9.435  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.497  ; 9.497  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.266  ; 9.266  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.237  ; 9.237  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.021  ; 9.021  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 9.232  ; 9.232  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.584 ; 11.584 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.546 ; 11.546 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.551 ; 11.551 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.522 ; 11.522 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.584 ; 11.584 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.353 ; 11.353 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.324 ; 11.324 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.108 ; 11.108 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 11.319 ; 11.319 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.784  ; 8.784  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.746  ; 8.746  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.751  ; 8.751  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.722  ; 8.722  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.784  ; 8.784  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.553  ; 8.553  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.524  ; 8.524  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.308  ; 8.308  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 8.519  ; 8.519  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.052 ; 11.052 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.014 ; 11.014 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.019 ; 11.019 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.990 ; 10.990 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 11.052 ; 11.052 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.821 ; 10.821 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.792 ; 10.792 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.576 ; 10.576 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 10.787 ; 10.787 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.305  ; 8.305  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.267  ; 8.267  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.272  ; 8.272  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.243  ; 8.243  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.305  ; 8.305  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.074  ; 8.074  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.045  ; 8.045  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 7.829  ; 7.829  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 8.040  ; 8.040  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.975  ; 9.975  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.937  ; 9.937  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.942  ; 9.942  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.913  ; 9.913  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.975  ; 9.975  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.744  ; 9.744  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.715  ; 9.715  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.499  ; 9.499  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 9.710  ; 9.710  ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
; BCD1[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.870  ; 7.870  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.870  ; 7.870  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.791  ; 7.791  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.816  ; 7.816  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.821  ; 7.821  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.835  ; 7.835  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.581  ; 7.581  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[6]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 7.580  ; 7.580  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; BCD2[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.156  ; 9.156  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.156  ; 9.156  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.009  ; 9.009  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 9.029  ; 9.029  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 8.682  ; 8.682  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; MSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.148  ; 6.148  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.145  ; 6.145  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; SSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.122  ; 6.122  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.110  ; 6.110  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 6.880  ; 6.880  ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 12.276 ; 12.276 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 12.238 ; 12.238 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 12.243 ; 12.243 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 12.214 ; 12.214 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 12.276 ; 12.276 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 12.045 ; 12.045 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 12.016 ; 12.016 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 11.800 ; 11.800 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 12.011 ; 12.011 ; Rise       ; selBaud[0]                                                                        ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 12.719 ; 12.719 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 12.681 ; 12.681 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 12.686 ; 12.686 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 12.657 ; 12.657 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 12.719 ; 12.719 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 12.488 ; 12.488 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 12.459 ; 12.459 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 12.243 ; 12.243 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 12.454 ; 12.454 ; Fall       ; selBaud[0]                                                                        ;
+--------------+-----------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                     ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port    ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.683 ; 5.683 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.840 ; 5.840 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.843 ; 5.843 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.817 ; 5.817 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.857 ; 5.857 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.769 ; 5.769 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.744 ; 5.744 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.683 ; 5.683 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5.719 ; 5.719 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.752 ; 4.752 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.909 ; 4.909 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.912 ; 4.912 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.886 ; 4.886 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.926 ; 4.926 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.838 ; 4.838 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.813 ; 4.813 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.752 ; 4.752 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 4.788 ; 4.788 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.633 ; 5.633 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.790 ; 5.790 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.793 ; 5.793 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.767 ; 5.767 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.807 ; 5.807 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.719 ; 5.719 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.694 ; 5.694 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.633 ; 5.633 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5.669 ; 5.669 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.456 ; 4.456 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.613 ; 4.613 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.616 ; 4.616 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.590 ; 4.590 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.630 ; 4.630 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.542 ; 4.542 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.517 ; 4.517 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.456 ; 4.456 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 4.492 ; 4.492 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.403 ; 5.403 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.560 ; 5.560 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.563 ; 5.563 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.537 ; 5.537 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.577 ; 5.577 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.489 ; 5.489 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.464 ; 5.464 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.403 ; 5.403 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5.439 ; 5.439 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.256 ; 4.256 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.413 ; 4.413 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.416 ; 4.416 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.390 ; 4.390 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.430 ; 4.430 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.342 ; 4.342 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.317 ; 4.317 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.256 ; 4.256 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 4.292 ; 4.292 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ;
; o_sortie[*]  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.949 ; 4.949 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[0] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.106 ; 5.106 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[1] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.109 ; 5.109 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[2] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.083 ; 5.083 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[3] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.123 ; 5.123 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[4] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.035 ; 5.035 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[5] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5.010 ; 5.010 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[6] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.949 ; 4.949 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
;  o_sortie[7] ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 4.985 ; 4.985 ; Rise       ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ;
; BCD1[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.941 ; 3.941 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.084 ; 4.084 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.043 ; 4.043 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.043 ; 4.043 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.057 ; 4.057 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.063 ; 4.063 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.944 ; 3.944 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD1[6]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.941 ; 3.941 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; BCD2[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.262 ; 4.262 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.531 ; 4.531 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[3]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.413 ; 4.413 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[4]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.433 ; 4.433 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  BCD2[5]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4.262 ; 4.262 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; MSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.489 ; 3.489 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.490 ; 3.490 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.489 ; 3.489 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  MSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.661 ; 3.661 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; SSTL[*]      ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.463 ; 3.463 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[0]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.470 ; 3.470 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[1]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.463 ; 3.463 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
;  SSTL[2]     ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 3.661 ; 3.661 ; Rise       ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 6.017 ; 6.017 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 6.174 ; 6.174 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 6.177 ; 6.177 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 6.151 ; 6.151 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 6.191 ; 6.191 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 6.103 ; 6.103 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 6.078 ; 6.078 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 6.017 ; 6.017 ; Rise       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 6.053 ; 6.053 ; Rise       ; selBaud[0]                                                                        ;
; o_sortie[*]  ; selBaud[0]                                                                        ; 5.989 ; 5.989 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[0] ; selBaud[0]                                                                        ; 6.146 ; 6.146 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[1] ; selBaud[0]                                                                        ; 6.149 ; 6.149 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[2] ; selBaud[0]                                                                        ; 6.123 ; 6.123 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[3] ; selBaud[0]                                                                        ; 6.163 ; 6.163 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[4] ; selBaud[0]                                                                        ; 6.075 ; 6.075 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[5] ; selBaud[0]                                                                        ; 6.050 ; 6.050 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[6] ; selBaud[0]                                                                        ; 5.989 ; 5.989 ; Fall       ; selBaud[0]                                                                        ;
;  o_sortie[7] ; selBaud[0]                                                                        ; 6.025 ; 6.025 ; Fall       ; selBaud[0]                                                                        ;
+--------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; i_clock                                                                           ; i_clock                                                                           ; 75       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; i_clock                                                                           ; 1        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; i_clock                                                                           ; 2        ; 0        ; 0        ; 0        ;
; i_clock                                                                           ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4        ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 64       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; 12       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; 11       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; selBaud[0]                                                                        ; 182      ; 182      ; 182      ; 182      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; selBaud[0]                                                                        ; 2        ; 2        ; 2        ; 2        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; selBaud[0]                                                                        ; 12       ; 0        ; 12       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; 1        ; 1        ; 0        ; 0        ;
; i_clock                                                                           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 2        ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 8        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 69       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 92       ; 1        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 92       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; i_clock                                                                           ; i_clock                                                                           ; 75       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; i_clock                                                                           ; 1        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; i_clock                                                                           ; 2        ; 0        ; 0        ; 0        ;
; i_clock                                                                           ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 4        ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 64       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int                                    ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; 12       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int                                    ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int                                   ; 11       ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int                                   ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; 1        ; 1        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int                                  ; 11       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; selBaud[0]                                                                        ; 182      ; 182      ; 182      ; 182      ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; selBaud[0]                                                                        ; 2        ; 2        ; 2        ; 2        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; selBaud[0]                                                                        ; 12       ; 0        ; 12       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]                                                                        ; 182      ; 0        ; 182      ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz              ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk     ; 1        ; 1        ; 0        ; 0        ;
; i_clock                                                                           ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 2        ; 0        ; 0        ; 0        ;
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 8        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 69       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 92       ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 92       ; 1        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 91       ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 1        ; 1        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 6        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 91       ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 92       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 16       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; selBaud[0]                                                                        ; 10       ; 10       ; 10       ; 10       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 4        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz                                         ; 16       ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; selBaud[0]                                                                        ; 10       ; 10       ; 10       ; 10       ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; selBaud[0]                                                                        ; 10       ; 0        ; 10       ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk     ; 4        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; 5        ; 0        ; 0        ; 0        ;
; selBaud[0]                                                                        ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 5        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk   ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk  ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 04 23:16:10 2015
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clock i_clock
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int
    Info (332105): create_clock -period 1.000 -name lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int
    Info (332105): create_clock -period 1.000 -name selBaud[0] selBaud[0]
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk
    Info (332105): create_clock -period 1.000 -name UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o  from: dataa  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~0  from: datac  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~1  from: datab  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~2  from: dataa  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~3  from: datab  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~4  from: dataa  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~5  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.622
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.622      -159.117 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -5.143      -144.747 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -4.430      -123.357 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -3.952      -109.017 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -2.875       -76.707 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -2.710       -71.757 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -2.343       -60.747 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -1.933       -48.447 selBaud[0] 
    Info (332119):    -1.639        -9.131 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):    -0.743       -11.380 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):    -0.691        -7.946 i_clock 
    Info (332119):    -0.071        -0.147 lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int 
    Info (332119):    -0.068        -0.135 lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int 
    Info (332119):    -0.064        -0.130 lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int 
    Info (332119):    -0.063        -0.129 lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int 
    Info (332119):    -0.061        -0.140 lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int 
    Info (332119):    -0.060        -0.127 lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int 
    Info (332119):     0.951         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk 
    Info (332119):     1.087         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz 
    Info (332119):     1.088         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk 
Info (332146): Worst-case hold slack is -7.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.419      -108.751 selBaud[0] 
    Info (332119):    -6.284       -87.543 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -5.917       -75.479 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -5.752       -71.189 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -4.675       -37.663 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -4.197       -23.031 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -3.484        -5.397 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -3.005        -3.875 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -2.314        -2.314 lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int 
    Info (332119):    -2.189        -2.189 lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int 
    Info (332119):    -2.171        -2.171 lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int 
    Info (332119):    -2.167        -2.167 lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int 
    Info (332119):    -2.156        -2.156 lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int 
    Info (332119):    -0.818        -0.818 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk 
    Info (332119):    -0.817        -0.817 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz 
    Info (332119):    -0.681        -0.681 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk 
    Info (332119):     0.154         0.000 i_clock 
    Info (332119):     0.350         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):     0.391         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int 
    Info (332119):     0.391         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
Info (332146): Worst-case recovery slack is -5.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.611       -27.989 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -5.132       -25.594 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -4.419       -22.029 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -3.941       -19.639 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -2.864       -14.254 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -2.699       -13.429 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -2.332       -11.594 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -1.922        -9.544 selBaud[0] 
    Info (332119):    -1.161        -8.680 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):    -0.658        -2.632 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
Info (332146): Worst-case removal slack is -2.537
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.537       -12.586 selBaud[0] 
    Info (332119):    -1.845        -9.126 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -1.478        -7.291 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -1.313        -6.466 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -0.236        -1.081 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):     0.242         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):     0.955         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):     1.428         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):     1.434         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):     1.440         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
Info (332146): Worst-case minimum pulse width slack is -1.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.384      -163.100 selBaud[0] 
    Info (332119):    -1.380       -18.380 i_clock 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -0.500       -24.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):    -0.500       -12.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int 
    Info (332119):    -0.500        -1.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk 
    Info (332119):    -0.500        -1.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk 
    Info (332119):    -0.500        -1.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o  from: dataa  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~0  from: datac  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~1  from: datab  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~2  from: dataa  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~3  from: datab  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~4  from: dataa  to: combout
    Info (332098): Cell: UART1|vitesseDeBaud1|mux|o~5  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.353       -65.463 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -2.153       -59.463 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -1.857       -50.583 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -1.660       -44.673 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -1.206       -31.053 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -0.976       -24.153 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -0.926       -22.653 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -0.592       -12.633 selBaud[0] 
    Info (332119):    -0.155        -0.319 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):     0.125         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):     0.161         0.000 i_clock 
    Info (332119):     0.506         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int 
    Info (332119):     0.508         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int 
    Info (332119):     0.508         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int 
    Info (332119):     0.509         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int 
    Info (332119):     0.510         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int 
    Info (332119):     0.510         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int 
    Info (332119):     0.774         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk 
    Info (332119):     0.841         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz 
    Info (332119):     0.842         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk 
Info (332146): Worst-case hold slack is -3.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.675       -49.728 selBaud[0] 
    Info (332119):    -3.120       -37.413 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -3.070       -36.257 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -2.840       -29.198 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -2.386       -15.053 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -2.189        -9.032 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -1.893        -2.403 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -1.693        -2.172 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -1.411        -1.411 lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int 
    Info (332119):    -1.346        -1.346 lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int 
    Info (332119):    -1.331        -1.331 lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int 
    Info (332119):    -1.327        -1.327 lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int 
    Info (332119):    -1.324        -1.324 lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int 
    Info (332119):    -0.462        -0.462 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk 
    Info (332119):    -0.461        -0.461 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz 
    Info (332119):    -0.394        -0.394 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk 
    Info (332119):    -0.008        -0.008 i_clock 
    Info (332119):     0.209         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):     0.215         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int 
    Info (332119):     0.215         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
Info (332146): Worst-case recovery slack is -2.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.395       -11.931 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -2.195       -10.931 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -1.899        -9.451 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -1.702        -8.466 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -1.248        -6.196 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -1.018        -5.046 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -0.968        -4.796 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -0.634        -3.126 selBaud[0] 
    Info (332119):    -0.097        -0.464 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):     0.116         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
Info (332146): Worst-case removal slack is -1.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.048        -5.174 selBaud[0] 
    Info (332119):    -0.656        -3.214 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -0.606        -2.964 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -0.376        -1.814 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):     0.078         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):     0.275         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):     0.571         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):     0.754         0.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):     0.764         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):     0.771         0.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -82.414 selBaud[0] 
    Info (332119):    -1.380       -18.380 i_clock 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div128|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div16|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div2|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div32|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div4|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div64|int_clk 
    Info (332119):    -0.500       -32.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div256|clk_div2:div8|int_clk 
    Info (332119):    -0.500       -24.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div8|int_clk 
    Info (332119):    -0.500       -12.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Hz 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_100Khz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_100hz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Hz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_10Khz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Khz_int 
    Info (332119):    -0.500        -4.000 lab3:LAB3ENT|clk_div:divHorloge|clock_1Mhz_int 
    Info (332119):    -0.500        -1.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div2|int_clk 
    Info (332119):    -0.500        -1.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div256:div8|clk_div2:div4|int_clk 
    Info (332119):    -0.500        -1.000 UART:UART1|VitesseDeBaud:vitesseDeBaud1|clk_div41:div41|clock_614KHz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 517 megabytes
    Info: Processing ended: Fri Dec 04 23:16:18 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


