Timing Analyzer report for ADC128S022_DRIVER
Wed Aug 03 22:12:02 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Setup: 'ADC_SCLK~reg0'
 14. Slow 1200mV 85C Model Hold: 'clk_in'
 15. Slow 1200mV 85C Model Hold: 'ADC_SCLK~reg0'
 16. Slow 1200mV 85C Model Recovery: 'ADC_SCLK~reg0'
 17. Slow 1200mV 85C Model Removal: 'ADC_SCLK~reg0'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk_in'
 26. Slow 1200mV 0C Model Setup: 'ADC_SCLK~reg0'
 27. Slow 1200mV 0C Model Hold: 'clk_in'
 28. Slow 1200mV 0C Model Hold: 'ADC_SCLK~reg0'
 29. Slow 1200mV 0C Model Recovery: 'ADC_SCLK~reg0'
 30. Slow 1200mV 0C Model Removal: 'ADC_SCLK~reg0'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk_in'
 38. Fast 1200mV 0C Model Setup: 'ADC_SCLK~reg0'
 39. Fast 1200mV 0C Model Hold: 'clk_in'
 40. Fast 1200mV 0C Model Hold: 'ADC_SCLK~reg0'
 41. Fast 1200mV 0C Model Recovery: 'ADC_SCLK~reg0'
 42. Fast 1200mV 0C Model Removal: 'ADC_SCLK~reg0'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ADC128S022_DRIVER                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; ADC_SCLK~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_SCLK~reg0 } ;
; clk_in        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }        ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                           ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 328.84 MHz ; 250.0 MHz       ; clk_in        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 523.83 MHz ; 500.0 MHz       ; ADC_SCLK~reg0 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -2.279 ; -21.989       ;
; ADC_SCLK~reg0 ; -0.909 ; -7.129        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_in        ; 0.358 ; 0.000         ;
; ADC_SCLK~reg0 ; 0.360 ; 0.000         ;
+---------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; ADC_SCLK~reg0 ; -0.493 ; -3.944        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; ADC_SCLK~reg0 ; 0.925 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; clk_in        ; -3.000 ; -19.000                  ;
; ADC_SCLK~reg0 ; -1.000 ; -24.000                  ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                       ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; -2.279 ; cnt_quantity_clk[4]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 2.047      ;
; -2.236 ; cnt_quantity_clk[4]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 2.004      ;
; -2.084 ; cnt_quantity_clk[5]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.852      ;
; -2.082 ; cnt_quantity_clk[5]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.850      ;
; -2.065 ; cnt_quantity_clk[0]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.833      ;
; -2.065 ; cnt_quantity_clk[0]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.833      ;
; -2.041 ; state.REVERSE_CLK    ; ADC_SCLK~reg0        ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 2.981      ;
; -2.019 ; cnt[0]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.951      ;
; -2.009 ; cnt[0]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.941      ;
; -1.926 ; cnt_quantity_clk[7]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.694      ;
; -1.917 ; cnt_quantity_clk[7]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.685      ;
; -1.899 ; cnt_quantity_clk[6]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.667      ;
; -1.897 ; cnt_quantity_clk[6]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.665      ;
; -1.886 ; cnt_quantity_clk[2]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.654      ;
; -1.872 ; cnt_quantity_clk[2]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.640      ;
; -1.868 ; cnt[1]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.800      ;
; -1.866 ; cnt[1]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.798      ;
; -1.792 ; cnt_quantity_clk[1]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.560      ;
; -1.782 ; cnt_quantity_clk[1]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.550      ;
; -1.750 ; cnt[5]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.682      ;
; -1.748 ; cnt[5]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.680      ;
; -1.738 ; cnt[3]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.670      ;
; -1.737 ; cnt[3]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.669      ;
; -1.733 ; cnt[6]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.665      ;
; -1.731 ; cnt[6]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.663      ;
; -1.681 ; state.START          ; process_flg          ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.613      ;
; -1.667 ; cnt[7]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.599      ;
; -1.665 ; cnt[7]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.597      ;
; -1.655 ; cnt_quantity_clk[5]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.423      ;
; -1.626 ; cnt[2]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.558      ;
; -1.604 ; cnt[4]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.536      ;
; -1.603 ; cnt_quantity_clk[3]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.371      ;
; -1.601 ; cnt_quantity_clk[3]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.369      ;
; -1.599 ; cnt[2]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.531      ;
; -1.594 ; cnt[5]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.526      ;
; -1.580 ; cnt[0]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.512      ;
; -1.577 ; cnt[6]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.509      ;
; -1.561 ; cnt[4]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.493      ;
; -1.530 ; state.START_GENERATE ; ADC_SCLK~reg0        ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 2.470      ;
; -1.511 ; cnt[7]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.443      ;
; -1.488 ; cnt_quantity_clk[7]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.256      ;
; -1.470 ; cnt_quantity_clk[6]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 1.238      ;
; -1.439 ; cnt[1]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.371      ;
; -1.396 ; cnt[4]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.328      ;
; -1.379 ; cnt[5]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.312      ;
; -1.362 ; cnt[6]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.295      ;
; -1.329 ; state.START_GENERATE ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.061     ; 2.263      ;
; -1.308 ; cnt[3]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.240      ;
; -1.296 ; cnt[7]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.229      ;
; -1.264 ; cnt[0]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.197      ;
; -1.261 ; cnt[5]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; cnt[5]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.194      ;
; -1.244 ; cnt[6]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.244 ; cnt[6]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.177      ;
; -1.192 ; cnt_quantity_clk[4]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.717     ; 0.960      ;
; -1.178 ; cnt[7]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.178 ; cnt[7]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.111      ;
; -1.170 ; cnt[2]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 2.102      ;
; -1.153 ; cnt[0]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.153 ; cnt[0]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.086      ;
; -1.123 ; cnt[1]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.056      ;
; -1.097 ; cnt[4]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 2.030      ;
; -1.042 ; state.START          ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.063     ; 1.974      ;
; -1.017 ; process_flg          ; process_flg          ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.950      ;
; -1.016 ; cnt[4]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.016 ; cnt[4]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.949      ;
; -1.015 ; process_flg          ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.061     ; 1.949      ;
; -1.012 ; cnt[1]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.945      ;
; -1.012 ; cnt[1]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.945      ;
; -1.012 ; cnt[1]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.062     ; 1.945      ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC_SCLK~reg0'                                                                                ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; -0.909 ; cnt_quantity_clk[1] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.841      ;
; -0.882 ; cnt_quantity_clk[1] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.814      ;
; -0.810 ; cnt_quantity_clk[2] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.742      ;
; -0.793 ; cnt_quantity_clk[1] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.725      ;
; -0.766 ; cnt_quantity_clk[1] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.698      ;
; -0.733 ; cnt_quantity_clk[0] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.665      ;
; -0.715 ; cnt_quantity_clk[4] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.647      ;
; -0.694 ; cnt_quantity_clk[2] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.626      ;
; -0.688 ; cnt_quantity_clk[2] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.620      ;
; -0.687 ; cnt_quantity_clk[0] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.619      ;
; -0.677 ; cnt_quantity_clk[1] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.609      ;
; -0.650 ; cnt_quantity_clk[1] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.582      ;
; -0.617 ; cnt_quantity_clk[0] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.549      ;
; -0.616 ; cnt_quantity_clk[3] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.548      ;
; -0.599 ; cnt_quantity_clk[4] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.531      ;
; -0.593 ; cnt_quantity_clk[4] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.525      ;
; -0.580 ; cnt_quantity_clk[6] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.512      ;
; -0.578 ; cnt_quantity_clk[2] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.510      ;
; -0.572 ; cnt_quantity_clk[2] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.504      ;
; -0.571 ; cnt_quantity_clk[0] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.503      ;
; -0.570 ; cnt_quantity_clk[3] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.502      ;
; -0.506 ; cnt_quantity_clk[5] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.438      ;
; -0.501 ; cnt_quantity_clk[0] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.433      ;
; -0.500 ; cnt_quantity_clk[3] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.432      ;
; -0.470 ; cnt_quantity_clk[5] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.402      ;
; -0.455 ; cnt_quantity_clk[0] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.387      ;
; -0.454 ; cnt_quantity_clk[3] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.386      ;
; -0.332 ; process_flg         ; data_out[8]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.318      ;
; -0.245 ; cnt_quantity_clk[1] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.177      ;
; -0.187 ; cnt_quantity_clk[7] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.119      ;
; -0.125 ; process_flg         ; data_out[15]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[14]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[13]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[12]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[11]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[10]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[9]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[7]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[6]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[5]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[4]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[3]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[2]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[1]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.125 ; process_flg         ; data_out[0]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.501      ; 1.111      ;
; -0.074 ; cnt_quantity_clk[5] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.006      ;
; -0.071 ; cnt_quantity_clk[0] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.003      ;
; -0.070 ; cnt_quantity_clk[3] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 1.002      ;
; -0.064 ; cnt_quantity_clk[4] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 0.996      ;
; -0.044 ; cnt_quantity_clk[6] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 0.976      ;
; -0.042 ; cnt_quantity_clk[2] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 0.974      ;
; 0.071  ; data_out[8]~reg0    ; data_out[9]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 0.861      ;
; 0.081  ; data_out[14]~reg0   ; data_out[15]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.852      ;
; 0.081  ; data_out[10]~reg0   ; data_out[11]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.852      ;
; 0.084  ; data_out[13]~reg0   ; data_out[14]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.849      ;
; 0.086  ; data_out[9]~reg0    ; data_out[10]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.847      ;
; 0.112  ; data_out[7]~reg0    ; data_out[8]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.821      ;
; 0.223  ; data_out[2]~reg0    ; data_out[3]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.710      ;
; 0.224  ; data_out[6]~reg0    ; data_out[7]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.709      ;
; 0.224  ; data_out[5]~reg0    ; data_out[6]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.709      ;
; 0.224  ; data_out[1]~reg0    ; data_out[2]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.709      ;
; 0.224  ; data_out[0]~reg0    ; data_out[1]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.709      ;
; 0.225  ; data_out[11]~reg0   ; data_out[12]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.708      ;
; 0.226  ; data_out[4]~reg0    ; data_out[5]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.707      ;
; 0.226  ; data_out[3]~reg0    ; data_out[4]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.707      ;
; 0.227  ; data_out[12]~reg0   ; data_out[13]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.062     ; 0.706      ;
; 0.273  ; cnt_quantity_clk[0] ; cnt_quantity_clk[0] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.063     ; 0.659      ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                       ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; 0.358 ; ADC_CS_N~reg0        ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.00000000       ; state.00000000       ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.START          ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.577      ;
; 0.524 ; cnt[7]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.743      ;
; 0.561 ; cnt[6]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; cnt[1]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.780      ;
; 0.575 ; state.00000000       ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.794      ;
; 0.583 ; cnt[0]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.802      ;
; 0.595 ; state.REVERSE_CLK    ; state.STOP           ; clk_in        ; clk_in      ; 0.000        ; 0.061      ; 0.813      ;
; 0.601 ; state.REVERSE_CLK    ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.061      ; 0.819      ;
; 0.705 ; cnt[3]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.924      ;
; 0.706 ; cnt[5]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.925      ;
; 0.708 ; cnt[2]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.927      ;
; 0.708 ; cnt[4]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 0.927      ;
; 0.757 ; state.START          ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.074      ; 0.988      ;
; 0.761 ; state.START_GENERATE ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.061      ; 0.979      ;
; 0.778 ; process_flg          ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 0.998      ;
; 0.790 ; state.STOP           ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.075      ; 1.022      ;
; 0.835 ; cnt[1]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.054      ;
; 0.848 ; cnt[6]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.067      ;
; 0.861 ; cnt[0]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; cnt[0]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.082      ;
; 0.885 ; state.REVERSE_CLK    ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.061      ; 1.103      ;
; 0.909 ; ADC_SCLK~reg0        ; ADC_SCLK~reg0        ; ADC_SCLK~reg0 ; clk_in      ; 0.000        ; 2.211      ; 3.506      ;
; 0.945 ; cnt[1]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.164      ;
; 0.947 ; cnt[1]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.166      ;
; 0.950 ; state.STOP           ; state.00000000       ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.170      ;
; 0.973 ; cnt[0]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; cnt[0]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.194      ;
; 0.979 ; cnt[3]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.198      ;
; 0.980 ; cnt[5]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.199      ;
; 0.996 ; cnt[4]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.215      ;
; 0.996 ; cnt[2]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.215      ;
; 0.998 ; cnt[2]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.217      ;
; 0.998 ; cnt[4]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.217      ;
; 1.052 ; process_flg          ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.272      ;
; 1.054 ; process_flg          ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.274      ;
; 1.057 ; cnt[1]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.276      ;
; 1.059 ; cnt[1]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.278      ;
; 1.085 ; cnt[0]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.304      ;
; 1.087 ; cnt[0]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.306      ;
; 1.089 ; cnt[3]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.308      ;
; 1.090 ; cnt[5]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.309      ;
; 1.091 ; cnt[3]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.310      ;
; 1.108 ; cnt[2]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.327      ;
; 1.108 ; cnt[4]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.327      ;
; 1.110 ; cnt[2]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.329      ;
; 1.164 ; process_flg          ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.384      ;
; 1.166 ; process_flg          ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.386      ;
; 1.169 ; cnt[1]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.388      ;
; 1.197 ; cnt[0]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.416      ;
; 1.201 ; cnt[3]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.420      ;
; 1.220 ; cnt[2]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.439      ;
; 1.276 ; process_flg          ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.496      ;
; 1.278 ; process_flg          ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.498      ;
; 1.318 ; cnt[2]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.537      ;
; 1.318 ; cnt[2]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.537      ;
; 1.328 ; cnt[2]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.547      ;
; 1.388 ; process_flg          ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.608      ;
; 1.424 ; cnt[3]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.643      ;
; 1.424 ; cnt[3]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.643      ;
; 1.424 ; cnt[3]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.643      ;
; 1.425 ; ADC_SCLK~reg0        ; ADC_SCLK~reg0        ; ADC_SCLK~reg0 ; clk_in      ; -0.500       ; 2.211      ; 3.522      ;
; 1.434 ; cnt[3]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.653      ;
; 1.444 ; state.STOP           ; process_flg          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.663      ;
; 1.455 ; state.STOP           ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.455 ; state.STOP           ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.063      ; 1.675      ;
; 1.469 ; state.START          ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.686      ;
; 1.547 ; cnt[1]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.766      ;
; 1.557 ; cnt[1]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.776      ;
; 1.558 ; process_flg          ; process_flg          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.777      ;
; 1.569 ; cnt[2]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.786      ;
; 1.593 ; cnt[2]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.810      ;
; 1.595 ; cnt[4]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.814      ;
; 1.595 ; cnt[4]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.814      ;
; 1.595 ; cnt[4]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.814      ;
; 1.595 ; cnt[4]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.814      ;
; 1.613 ; cnt[4]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.832      ;
; 1.614 ; cnt_quantity_clk[4]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; -0.500       ; -0.501     ; 0.800      ;
; 1.653 ; cnt[7]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.872      ;
; 1.668 ; cnt[4]               ; state.STOP           ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.885      ;
; 1.672 ; cnt[4]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.889      ;
; 1.675 ; cnt[3]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.892      ;
; 1.682 ; cnt_quantity_clk[4]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; -0.500       ; -0.501     ; 0.868      ;
; 1.690 ; cnt[7]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.690 ; cnt[7]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.690 ; cnt[7]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.690 ; cnt[7]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.690 ; cnt[7]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.690 ; cnt[7]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.690 ; cnt[7]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.909      ;
; 1.699 ; cnt[3]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.060      ; 1.916      ;
; 1.704 ; cnt[0]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.923      ;
; 1.727 ; cnt[6]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.062      ; 1.946      ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC_SCLK~reg0'                                                                                ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.360 ; cnt_quantity_clk[0] ; cnt_quantity_clk[0] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.580      ;
; 0.393 ; data_out[12]~reg0   ; data_out[13]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; data_out[11]~reg0   ; data_out[12]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; data_out[4]~reg0    ; data_out[5]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; data_out[3]~reg0    ; data_out[4]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; data_out[6]~reg0    ; data_out[7]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_out[5]~reg0    ; data_out[6]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_out[1]~reg0    ; data_out[2]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_out[0]~reg0    ; data_out[1]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; data_out[2]~reg0    ; data_out[3]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.614      ;
; 0.499 ; data_out[9]~reg0    ; data_out[10]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.718      ;
; 0.500 ; data_out[13]~reg0   ; data_out[14]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.719      ;
; 0.516 ; data_out[7]~reg0    ; data_out[8]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.736      ;
; 0.535 ; data_out[14]~reg0   ; data_out[15]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; data_out[10]~reg0   ; data_out[11]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.755      ;
; 0.545 ; data_out[8]~reg0    ; data_out[9]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.062      ; 0.764      ;
; 0.558 ; cnt_quantity_clk[3] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; cnt_quantity_clk[2] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.779      ;
; 0.560 ; cnt_quantity_clk[6] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.780      ;
; 0.573 ; cnt_quantity_clk[0] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; cnt_quantity_clk[5] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.794      ;
; 0.577 ; cnt_quantity_clk[4] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.797      ;
; 0.695 ; cnt_quantity_clk[7] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.915      ;
; 0.744 ; process_flg         ; data_out[15]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[14]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[13]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[12]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[11]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[10]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[9]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[7]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[6]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[5]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[4]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[3]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[2]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[1]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.744 ; process_flg         ; data_out[0]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.148      ;
; 0.756 ; cnt_quantity_clk[1] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 0.976      ;
; 0.833 ; cnt_quantity_clk[2] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.053      ;
; 0.834 ; cnt_quantity_clk[6] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.054      ;
; 0.846 ; cnt_quantity_clk[3] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.066      ;
; 0.847 ; cnt_quantity_clk[0] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; cnt_quantity_clk[3] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; cnt_quantity_clk[0] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.069      ;
; 0.852 ; cnt_quantity_clk[4] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.072      ;
; 0.861 ; cnt_quantity_clk[5] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.081      ;
; 0.863 ; cnt_quantity_clk[5] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.083      ;
; 0.936 ; process_flg         ; data_out[8]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.718      ; 1.341      ;
; 0.943 ; cnt_quantity_clk[2] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.163      ;
; 0.945 ; cnt_quantity_clk[2] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.165      ;
; 0.958 ; cnt_quantity_clk[3] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.178      ;
; 0.959 ; cnt_quantity_clk[0] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.179      ;
; 0.960 ; cnt_quantity_clk[3] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.180      ;
; 0.961 ; cnt_quantity_clk[0] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.181      ;
; 0.962 ; cnt_quantity_clk[4] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.182      ;
; 0.964 ; cnt_quantity_clk[4] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.184      ;
; 1.034 ; cnt_quantity_clk[1] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.254      ;
; 1.036 ; cnt_quantity_clk[1] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.256      ;
; 1.055 ; cnt_quantity_clk[2] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.275      ;
; 1.057 ; cnt_quantity_clk[2] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.277      ;
; 1.071 ; cnt_quantity_clk[0] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.291      ;
; 1.073 ; cnt_quantity_clk[0] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.293      ;
; 1.146 ; cnt_quantity_clk[1] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.366      ;
; 1.148 ; cnt_quantity_clk[1] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.368      ;
; 1.258 ; cnt_quantity_clk[1] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.478      ;
; 1.260 ; cnt_quantity_clk[1] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.063      ; 1.480      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ADC_SCLK~reg0'                                                                    ;
+--------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; -0.493 ; process_flg ; cnt_quantity_clk[4] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[1] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[7] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[6] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[3] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[2] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[5] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
; -0.493 ; process_flg ; cnt_quantity_clk[0] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.500      ; 1.478      ;
+--------+-------------+---------------------+--------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ADC_SCLK~reg0'                                                                    ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; 0.925 ; process_flg ; cnt_quantity_clk[4] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[1] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[7] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[6] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[3] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[2] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[5] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
; 0.925 ; process_flg ; cnt_quantity_clk[0] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.717      ; 1.329      ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                            ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 361.01 MHz ; 250.0 MHz       ; clk_in        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 592.07 MHz ; 500.0 MHz       ; ADC_SCLK~reg0 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -1.950 ; -18.092       ;
; ADC_SCLK~reg0 ; -0.689 ; -5.442        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_in        ; 0.312 ; 0.000         ;
; ADC_SCLK~reg0 ; 0.320 ; 0.000         ;
+---------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Recovery Summary  ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; ADC_SCLK~reg0 ; -0.408 ; -3.264        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Removal Summary  ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; ADC_SCLK~reg0 ; 0.928 ; 0.000         ;
+---------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clk_in        ; -3.000 ; -19.000                 ;
; ADC_SCLK~reg0 ; -1.000 ; -24.000                 ;
+---------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                        ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; -1.950 ; cnt_quantity_clk[4]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.825      ;
; -1.919 ; cnt_quantity_clk[4]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.794      ;
; -1.790 ; cnt_quantity_clk[5]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.665      ;
; -1.779 ; cnt_quantity_clk[5]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.654      ;
; -1.773 ; cnt_quantity_clk[0]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.648      ;
; -1.770 ; state.REVERSE_CLK    ; ADC_SCLK~reg0        ; clk_in        ; clk_in      ; 1.000        ; -0.048     ; 2.717      ;
; -1.765 ; cnt_quantity_clk[0]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.640      ;
; -1.736 ; cnt[0]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.675      ;
; -1.705 ; cnt[0]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.644      ;
; -1.654 ; cnt_quantity_clk[7]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.529      ;
; -1.639 ; cnt_quantity_clk[7]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.514      ;
; -1.626 ; cnt_quantity_clk[6]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.501      ;
; -1.618 ; cnt_quantity_clk[6]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.493      ;
; -1.608 ; cnt_quantity_clk[2]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.483      ;
; -1.599 ; cnt_quantity_clk[2]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.474      ;
; -1.590 ; cnt[1]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.529      ;
; -1.582 ; cnt[1]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.521      ;
; -1.526 ; cnt_quantity_clk[1]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.401      ;
; -1.515 ; cnt_quantity_clk[1]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.390      ;
; -1.479 ; cnt[3]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.418      ;
; -1.477 ; cnt[5]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.416      ;
; -1.471 ; cnt[3]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.410      ;
; -1.469 ; cnt[5]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.408      ;
; -1.464 ; cnt[6]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.403      ;
; -1.455 ; cnt[6]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.394      ;
; -1.410 ; cnt[7]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.349      ;
; -1.402 ; cnt[7]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.341      ;
; -1.400 ; cnt_quantity_clk[5]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.275      ;
; -1.398 ; state.START          ; process_flg          ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.337      ;
; -1.376 ; cnt[2]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.315      ;
; -1.355 ; cnt_quantity_clk[3]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.230      ;
; -1.353 ; cnt[4]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.292      ;
; -1.347 ; cnt_quantity_clk[3]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.222      ;
; -1.345 ; cnt[2]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.284      ;
; -1.339 ; cnt[5]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.278      ;
; -1.332 ; state.START_GENERATE ; ADC_SCLK~reg0        ; clk_in        ; clk_in      ; 1.000        ; -0.048     ; 2.279      ;
; -1.325 ; cnt[6]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.264      ;
; -1.323 ; cnt[0]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.262      ;
; -1.322 ; cnt[4]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.261      ;
; -1.272 ; cnt[7]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.211      ;
; -1.260 ; cnt_quantity_clk[7]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.135      ;
; -1.239 ; cnt_quantity_clk[6]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 1.114      ;
; -1.203 ; cnt[1]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.142      ;
; -1.126 ; cnt[4]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.065      ;
; -1.111 ; cnt[5]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 2.051      ;
; -1.097 ; cnt[6]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 2.037      ;
; -1.092 ; cnt[3]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 2.031      ;
; -1.058 ; state.START_GENERATE ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.054     ; 1.999      ;
; -1.044 ; cnt[7]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.984      ;
; -1.025 ; cnt[5]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; cnt[5]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.965      ;
; -1.011 ; cnt[6]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.011 ; cnt[6]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.951      ;
; -1.005 ; cnt[0]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.945      ;
; -0.986 ; cnt_quantity_clk[4]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.610     ; 0.861      ;
; -0.965 ; cnt[2]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.056     ; 1.904      ;
; -0.958 ; cnt[7]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; cnt[7]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.898      ;
; -0.928 ; cnt[0]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; cnt[0]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.868      ;
; -0.885 ; cnt[1]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.825      ;
; -0.868 ; cnt[4]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.808      ;
; -0.820 ; cnt[4]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.820 ; cnt[4]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.760      ;
; -0.808 ; cnt[1]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; cnt[1]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; cnt[1]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; cnt[1]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; cnt[1]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; cnt[1]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.055     ; 1.748      ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC_SCLK~reg0'                                                                                 ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; -0.689 ; cnt_quantity_clk[1] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.629      ;
; -0.680 ; cnt_quantity_clk[1] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.620      ;
; -0.599 ; cnt_quantity_clk[2] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.539      ;
; -0.589 ; cnt_quantity_clk[1] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.529      ;
; -0.580 ; cnt_quantity_clk[1] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.520      ;
; -0.539 ; cnt_quantity_clk[0] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.479      ;
; -0.520 ; cnt_quantity_clk[4] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.460      ;
; -0.499 ; cnt_quantity_clk[2] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.439      ;
; -0.496 ; cnt_quantity_clk[0] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.436      ;
; -0.489 ; cnt_quantity_clk[1] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.429      ;
; -0.481 ; cnt_quantity_clk[2] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.421      ;
; -0.480 ; cnt_quantity_clk[1] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.420      ;
; -0.439 ; cnt_quantity_clk[0] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.379      ;
; -0.438 ; cnt_quantity_clk[3] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.378      ;
; -0.420 ; cnt_quantity_clk[4] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.360      ;
; -0.403 ; cnt_quantity_clk[6] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.343      ;
; -0.402 ; cnt_quantity_clk[4] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.342      ;
; -0.399 ; cnt_quantity_clk[2] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.339      ;
; -0.396 ; cnt_quantity_clk[0] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.336      ;
; -0.395 ; cnt_quantity_clk[3] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.335      ;
; -0.381 ; cnt_quantity_clk[2] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.321      ;
; -0.341 ; cnt_quantity_clk[5] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.281      ;
; -0.339 ; cnt_quantity_clk[0] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.279      ;
; -0.338 ; cnt_quantity_clk[3] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.278      ;
; -0.310 ; cnt_quantity_clk[5] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.250      ;
; -0.296 ; cnt_quantity_clk[0] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.236      ;
; -0.295 ; cnt_quantity_clk[3] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.235      ;
; -0.289 ; process_flg         ; data_out[8]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.193      ;
; -0.103 ; process_flg         ; data_out[15]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[14]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[13]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[12]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[11]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[10]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[9]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[7]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[6]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[5]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[4]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[3]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[2]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[1]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.103 ; process_flg         ; data_out[0]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.419      ; 1.007      ;
; -0.101 ; cnt_quantity_clk[1] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 1.041      ;
; -0.057 ; cnt_quantity_clk[7] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.997      ;
; 0.046  ; cnt_quantity_clk[4] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.894      ;
; 0.047  ; cnt_quantity_clk[5] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.893      ;
; 0.049  ; cnt_quantity_clk[0] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.891      ;
; 0.050  ; cnt_quantity_clk[3] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.890      ;
; 0.065  ; cnt_quantity_clk[6] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.875      ;
; 0.069  ; cnt_quantity_clk[2] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.871      ;
; 0.176  ; data_out[14]~reg0   ; data_out[15]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.765      ;
; 0.176  ; data_out[10]~reg0   ; data_out[11]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.765      ;
; 0.182  ; data_out[13]~reg0   ; data_out[14]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.759      ;
; 0.182  ; data_out[8]~reg0    ; data_out[9]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.758      ;
; 0.184  ; data_out[9]~reg0    ; data_out[10]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.757      ;
; 0.215  ; data_out[7]~reg0    ; data_out[8]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.726      ;
; 0.311  ; data_out[2]~reg0    ; data_out[3]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.630      ;
; 0.312  ; data_out[6]~reg0    ; data_out[7]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.629      ;
; 0.312  ; data_out[5]~reg0    ; data_out[6]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.629      ;
; 0.312  ; data_out[1]~reg0    ; data_out[2]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.629      ;
; 0.312  ; data_out[0]~reg0    ; data_out[1]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.629      ;
; 0.313  ; data_out[11]~reg0   ; data_out[12]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.628      ;
; 0.314  ; data_out[4]~reg0    ; data_out[5]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.627      ;
; 0.314  ; data_out[3]~reg0    ; data_out[4]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.627      ;
; 0.315  ; data_out[12]~reg0   ; data_out[13]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.054     ; 0.626      ;
; 0.357  ; cnt_quantity_clk[0] ; cnt_quantity_clk[0] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                        ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; 0.312 ; ADC_CS_N~reg0        ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.00000000       ; state.00000000       ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.START          ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.511      ;
; 0.473 ; cnt[7]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.672      ;
; 0.503 ; cnt[1]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; cnt[6]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.703      ;
; 0.515 ; state.00000000       ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.527 ; cnt[0]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.726      ;
; 0.532 ; state.REVERSE_CLK    ; state.STOP           ; clk_in        ; clk_in      ; 0.000        ; 0.054      ; 0.730      ;
; 0.540 ; state.REVERSE_CLK    ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.054      ; 0.738      ;
; 0.639 ; cnt[3]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.838      ;
; 0.646 ; cnt[2]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.845      ;
; 0.646 ; cnt[4]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.845      ;
; 0.648 ; cnt[5]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.847      ;
; 0.692 ; state.START_GENERATE ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.054      ; 0.890      ;
; 0.699 ; state.START          ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.066      ; 0.909      ;
; 0.709 ; process_flg          ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 0.909      ;
; 0.721 ; state.STOP           ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.067      ; 0.932      ;
; 0.748 ; cnt[1]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.947      ;
; 0.753 ; cnt[6]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.952      ;
; 0.766 ; cnt[0]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.965      ;
; 0.773 ; cnt[0]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 0.972      ;
; 0.797 ; state.REVERSE_CLK    ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.054      ; 0.995      ;
; 0.837 ; cnt[1]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.036      ;
; 0.844 ; cnt[1]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.043      ;
; 0.862 ; cnt[0]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.061      ;
; 0.864 ; state.STOP           ; state.00000000       ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.064      ;
; 0.869 ; cnt[0]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.068      ;
; 0.884 ; cnt[3]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.083      ;
; 0.893 ; cnt[5]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.092      ;
; 0.895 ; ADC_SCLK~reg0        ; ADC_SCLK~reg0        ; ADC_SCLK~reg0 ; clk_in      ; 0.000        ; 2.001      ; 3.250      ;
; 0.895 ; cnt[4]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.094      ;
; 0.895 ; cnt[2]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.094      ;
; 0.902 ; cnt[2]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.101      ;
; 0.902 ; cnt[4]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.101      ;
; 0.933 ; cnt[1]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.132      ;
; 0.940 ; cnt[1]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.139      ;
; 0.944 ; process_flg          ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.144      ;
; 0.951 ; process_flg          ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.151      ;
; 0.958 ; cnt[0]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.157      ;
; 0.965 ; cnt[0]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.164      ;
; 0.973 ; cnt[3]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.172      ;
; 0.980 ; cnt[5]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.179      ;
; 0.980 ; cnt[3]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.179      ;
; 0.991 ; cnt[2]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.190      ;
; 0.991 ; cnt[4]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.190      ;
; 0.998 ; cnt[2]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.197      ;
; 1.029 ; cnt[1]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.228      ;
; 1.040 ; process_flg          ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.240      ;
; 1.047 ; process_flg          ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.247      ;
; 1.054 ; cnt[0]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.253      ;
; 1.069 ; cnt[3]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.268      ;
; 1.087 ; cnt[2]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.286      ;
; 1.136 ; process_flg          ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.336      ;
; 1.143 ; process_flg          ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.343      ;
; 1.200 ; cnt[2]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.399      ;
; 1.200 ; cnt[2]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.399      ;
; 1.214 ; cnt[2]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.413      ;
; 1.232 ; process_flg          ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.432      ;
; 1.292 ; ADC_SCLK~reg0        ; ADC_SCLK~reg0        ; ADC_SCLK~reg0 ; clk_in      ; -0.500       ; 2.001      ; 3.147      ;
; 1.295 ; cnt[3]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.494      ;
; 1.295 ; cnt[3]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.494      ;
; 1.295 ; cnt[3]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.494      ;
; 1.307 ; state.STOP           ; process_flg          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.506      ;
; 1.309 ; cnt[3]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.508      ;
; 1.326 ; state.STOP           ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.326 ; state.STOP           ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.056      ; 1.526      ;
; 1.339 ; state.START          ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.536      ;
; 1.402 ; cnt[2]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.599      ;
; 1.403 ; cnt[1]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.602      ;
; 1.417 ; cnt[1]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.616      ;
; 1.423 ; process_flg          ; process_flg          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.622      ;
; 1.433 ; cnt[4]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.632      ;
; 1.433 ; cnt[4]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.632      ;
; 1.433 ; cnt[4]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.632      ;
; 1.433 ; cnt[4]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.632      ;
; 1.448 ; cnt[4]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.647      ;
; 1.456 ; cnt[2]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.653      ;
; 1.466 ; cnt_quantity_clk[4]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; -0.500       ; -0.419     ; 0.721      ;
; 1.497 ; cnt[3]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.694      ;
; 1.499 ; cnt[7]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.698      ;
; 1.501 ; cnt[4]               ; state.STOP           ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.698      ;
; 1.512 ; cnt[4]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.709      ;
; 1.529 ; cnt[7]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.529 ; cnt[7]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.529 ; cnt[7]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.529 ; cnt[7]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.529 ; cnt[7]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.529 ; cnt[7]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.529 ; cnt[7]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.728      ;
; 1.532 ; cnt_quantity_clk[4]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; -0.500       ; -0.419     ; 0.787      ;
; 1.551 ; cnt[3]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.053      ; 1.748      ;
; 1.560 ; cnt[0]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.759      ;
; 1.565 ; cnt[6]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.055      ; 1.764      ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC_SCLK~reg0'                                                                                 ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.320 ; cnt_quantity_clk[0] ; cnt_quantity_clk[0] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.519      ;
; 0.357 ; data_out[12]~reg0   ; data_out[13]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; data_out[4]~reg0    ; data_out[5]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; data_out[3]~reg0    ; data_out[4]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.555      ;
; 0.358 ; data_out[11]~reg0   ; data_out[12]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; data_out[6]~reg0    ; data_out[7]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; data_out[5]~reg0    ; data_out[6]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; data_out[2]~reg0    ; data_out[3]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; data_out[1]~reg0    ; data_out[2]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; data_out[0]~reg0    ; data_out[1]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.557      ;
; 0.452 ; data_out[13]~reg0   ; data_out[14]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.650      ;
; 0.452 ; data_out[9]~reg0    ; data_out[10]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.650      ;
; 0.479 ; data_out[7]~reg0    ; data_out[8]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.678      ;
; 0.484 ; data_out[14]~reg0   ; data_out[15]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.682      ;
; 0.484 ; data_out[10]~reg0   ; data_out[11]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.682      ;
; 0.502 ; data_out[8]~reg0    ; data_out[9]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; cnt_quantity_clk[6] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; cnt_quantity_clk[3] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; cnt_quantity_clk[2] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.702      ;
; 0.517 ; cnt_quantity_clk[5] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; cnt_quantity_clk[0] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.716      ;
; 0.520 ; cnt_quantity_clk[4] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.719      ;
; 0.637 ; cnt_quantity_clk[7] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.836      ;
; 0.691 ; cnt_quantity_clk[1] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.890      ;
; 0.748 ; cnt_quantity_clk[2] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; cnt_quantity_clk[6] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.947      ;
; 0.752 ; cnt_quantity_clk[0] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; cnt_quantity_clk[3] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; process_flg         ; data_out[15]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[14]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[13]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[12]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[11]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[10]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[9]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[7]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[6]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[5]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[4]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[3]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[2]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[1]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.753 ; process_flg         ; data_out[0]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.037      ;
; 0.759 ; cnt_quantity_clk[3] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; cnt_quantity_clk[0] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.958      ;
; 0.764 ; cnt_quantity_clk[4] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.963      ;
; 0.766 ; cnt_quantity_clk[5] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.965      ;
; 0.773 ; cnt_quantity_clk[5] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 0.972      ;
; 0.837 ; cnt_quantity_clk[2] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.036      ;
; 0.844 ; cnt_quantity_clk[2] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.043      ;
; 0.848 ; cnt_quantity_clk[3] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; cnt_quantity_clk[0] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.047      ;
; 0.853 ; cnt_quantity_clk[4] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.052      ;
; 0.855 ; cnt_quantity_clk[3] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.054      ;
; 0.855 ; cnt_quantity_clk[0] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.054      ;
; 0.860 ; cnt_quantity_clk[4] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.059      ;
; 0.930 ; cnt_quantity_clk[1] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.129      ;
; 0.933 ; cnt_quantity_clk[2] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.132      ;
; 0.933 ; process_flg         ; data_out[8]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.611      ; 1.218      ;
; 0.937 ; cnt_quantity_clk[1] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.136      ;
; 0.940 ; cnt_quantity_clk[2] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.139      ;
; 0.944 ; cnt_quantity_clk[0] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.143      ;
; 0.951 ; cnt_quantity_clk[0] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.150      ;
; 1.026 ; cnt_quantity_clk[1] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.225      ;
; 1.033 ; cnt_quantity_clk[1] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.232      ;
; 1.122 ; cnt_quantity_clk[1] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.321      ;
; 1.129 ; cnt_quantity_clk[1] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.055      ; 1.328      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ADC_SCLK~reg0'                                                                     ;
+--------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; -0.408 ; process_flg ; cnt_quantity_clk[4] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[1] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[7] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[6] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[3] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[2] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[5] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
; -0.408 ; process_flg ; cnt_quantity_clk[0] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.418      ; 1.311      ;
+--------+-------------+---------------------+--------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ADC_SCLK~reg0'                                                                     ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; 0.928 ; process_flg ; cnt_quantity_clk[4] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[1] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[7] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[6] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[3] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[2] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[5] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
; 0.928 ; process_flg ; cnt_quantity_clk[0] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.610      ; 1.212      ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk_in        ; -1.194 ; -6.762        ;
; ADC_SCLK~reg0 ; -0.081 ; -0.135        ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_in        ; 0.186 ; 0.000         ;
; ADC_SCLK~reg0 ; 0.192 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; ADC_SCLK~reg0 ; 0.045 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Removal Summary  ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; ADC_SCLK~reg0 ; 0.566 ; 0.000         ;
+---------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; clk_in        ; -3.000 ; -19.932                 ;
; ADC_SCLK~reg0 ; -1.000 ; -24.000                 ;
+---------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                        ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; -1.194 ; cnt_quantity_clk[4]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 1.132      ;
; -1.162 ; cnt_quantity_clk[4]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 1.100      ;
; -1.079 ; cnt_quantity_clk[5]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 1.017      ;
; -1.075 ; cnt_quantity_clk[5]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 1.013      ;
; -1.067 ; cnt_quantity_clk[0]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 1.005      ;
; -1.065 ; cnt_quantity_clk[0]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 1.003      ;
; -0.983 ; cnt_quantity_clk[7]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.921      ;
; -0.975 ; cnt_quantity_clk[7]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.913      ;
; -0.969 ; cnt_quantity_clk[6]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.907      ;
; -0.965 ; cnt_quantity_clk[2]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.903      ;
; -0.964 ; cnt_quantity_clk[6]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.902      ;
; -0.941 ; cnt_quantity_clk[2]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.879      ;
; -0.915 ; cnt_quantity_clk[1]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.853      ;
; -0.895 ; cnt_quantity_clk[1]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.833      ;
; -0.847 ; cnt_quantity_clk[5]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.785      ;
; -0.813 ; cnt_quantity_clk[3]  ; state.REVERSE_CLK    ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.751      ;
; -0.809 ; cnt_quantity_clk[3]  ; state.STOP           ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.747      ;
; -0.743 ; cnt_quantity_clk[7]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.681      ;
; -0.732 ; cnt_quantity_clk[6]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.670      ;
; -0.670 ; state.REVERSE_CLK    ; ADC_SCLK~reg0        ; clk_in        ; clk_in      ; 1.000        ; -0.030     ; 1.627      ;
; -0.669 ; cnt[0]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.618      ;
; -0.665 ; cnt[0]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.614      ;
; -0.587 ; cnt[1]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.536      ;
; -0.586 ; cnt_quantity_clk[4]  ; state.START_GENERATE ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; -0.539     ; 0.524      ;
; -0.583 ; cnt[1]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.532      ;
; -0.558 ; state.START          ; process_flg          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.508      ;
; -0.530 ; cnt[5]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.479      ;
; -0.526 ; cnt[5]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.475      ;
; -0.520 ; cnt[6]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.469      ;
; -0.516 ; cnt[6]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.465      ;
; -0.512 ; cnt[3]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.461      ;
; -0.508 ; cnt[3]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.457      ;
; -0.480 ; cnt[7]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.429      ;
; -0.476 ; cnt[7]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.425      ;
; -0.461 ; state.START_GENERATE ; ADC_SCLK~reg0        ; clk_in        ; clk_in      ; 1.000        ; -0.030     ; 1.418      ;
; -0.459 ; cnt[5]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.408      ;
; -0.449 ; cnt[6]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.398      ;
; -0.441 ; cnt[2]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.390      ;
; -0.439 ; cnt[2]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.388      ;
; -0.437 ; cnt[0]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.386      ;
; -0.434 ; cnt[4]               ; state.STOP           ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.383      ;
; -0.409 ; cnt[7]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.358      ;
; -0.402 ; cnt[4]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.351      ;
; -0.382 ; ADC_SCLK~reg0        ; ADC_SCLK~reg0        ; ADC_SCLK~reg0 ; clk_in      ; 0.500        ; 1.204      ; 2.168      ;
; -0.355 ; cnt[1]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.304      ;
; -0.343 ; cnt[4]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.292      ;
; -0.341 ; state.START_GENERATE ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.036     ; 1.292      ;
; -0.339 ; cnt[5]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.289      ;
; -0.329 ; cnt[6]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.279      ;
; -0.289 ; cnt[7]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.239      ;
; -0.280 ; cnt[3]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.229      ;
; -0.272 ; cnt[0]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.222      ;
; -0.249 ; cnt[5]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.249 ; cnt[5]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.199      ;
; -0.239 ; cnt[6]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.239 ; cnt[6]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.189      ;
; -0.207 ; cnt[2]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.156      ;
; -0.199 ; cnt[7]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; cnt[7]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.149      ;
; -0.190 ; cnt[1]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.140      ;
; -0.180 ; cnt[4]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.130      ;
; -0.178 ; cnt[0]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; cnt[0]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.128      ;
; -0.154 ; state.START          ; state.START_GENERATE ; clk_in        ; clk_in      ; 1.000        ; -0.038     ; 1.103      ;
; -0.137 ; process_flg          ; process_flg          ; clk_in        ; clk_in      ; 1.000        ; -0.036     ; 1.088      ;
; -0.115 ; cnt[3]               ; state.START          ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.065      ;
; -0.112 ; process_flg          ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.036     ; 1.063      ;
; -0.096 ; cnt[1]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[2]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[3]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[4]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[7]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[6]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[5]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; cnt[1]               ; cnt[1]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.046      ;
; -0.093 ; cnt[4]               ; cnt[0]               ; clk_in        ; clk_in      ; 1.000        ; -0.037     ; 1.043      ;
+--------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC_SCLK~reg0'                                                                                 ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; -0.081 ; cnt_quantity_clk[1] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 1.030      ;
; -0.041 ; cnt_quantity_clk[1] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.990      ;
; -0.019 ; cnt_quantity_clk[2] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.968      ;
; -0.013 ; cnt_quantity_clk[1] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.962      ;
; 0.024  ; cnt_quantity_clk[0] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.925      ;
; 0.027  ; cnt_quantity_clk[1] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.922      ;
; 0.041  ; cnt_quantity_clk[4] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.908      ;
; 0.045  ; cnt_quantity_clk[2] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.904      ;
; 0.049  ; cnt_quantity_clk[2] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.900      ;
; 0.055  ; cnt_quantity_clk[1] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.894      ;
; 0.058  ; cnt_quantity_clk[0] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.891      ;
; 0.092  ; cnt_quantity_clk[0] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.857      ;
; 0.095  ; cnt_quantity_clk[1] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.854      ;
; 0.098  ; cnt_quantity_clk[3] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.851      ;
; 0.105  ; cnt_quantity_clk[4] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.844      ;
; 0.109  ; cnt_quantity_clk[4] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.840      ;
; 0.113  ; cnt_quantity_clk[2] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.836      ;
; 0.117  ; cnt_quantity_clk[2] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.832      ;
; 0.118  ; cnt_quantity_clk[6] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.831      ;
; 0.126  ; cnt_quantity_clk[0] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.823      ;
; 0.130  ; cnt_quantity_clk[3] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.819      ;
; 0.158  ; process_flg         ; data_out[8]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.409      ; 0.728      ;
; 0.160  ; cnt_quantity_clk[5] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.789      ;
; 0.160  ; cnt_quantity_clk[0] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.789      ;
; 0.166  ; cnt_quantity_clk[3] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.783      ;
; 0.191  ; cnt_quantity_clk[5] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.758      ;
; 0.194  ; cnt_quantity_clk[0] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.755      ;
; 0.198  ; cnt_quantity_clk[3] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.751      ;
; 0.280  ; process_flg         ; data_out[15]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[14]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[13]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[12]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[11]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[10]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[9]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[7]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[6]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[5]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[4]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[3]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[2]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[1]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.280  ; process_flg         ; data_out[0]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; 0.500        ; 0.408      ; 0.605      ;
; 0.291  ; cnt_quantity_clk[1] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.658      ;
; 0.324  ; cnt_quantity_clk[7] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.625      ;
; 0.395  ; cnt_quantity_clk[0] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.554      ;
; 0.396  ; cnt_quantity_clk[5] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.553      ;
; 0.401  ; cnt_quantity_clk[4] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.548      ;
; 0.401  ; cnt_quantity_clk[3] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.548      ;
; 0.410  ; cnt_quantity_clk[2] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.539      ;
; 0.411  ; cnt_quantity_clk[6] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.538      ;
; 0.470  ; data_out[8]~reg0    ; data_out[9]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.039     ; 0.478      ;
; 0.488  ; data_out[13]~reg0   ; data_out[14]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.461      ;
; 0.489  ; data_out[9]~reg0    ; data_out[10]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.460      ;
; 0.495  ; data_out[7]~reg0    ; data_out[8]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.037     ; 0.455      ;
; 0.500  ; data_out[14]~reg0   ; data_out[15]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.449      ;
; 0.500  ; data_out[10]~reg0   ; data_out[11]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.449      ;
; 0.562  ; data_out[2]~reg0    ; data_out[3]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.387      ;
; 0.563  ; data_out[1]~reg0    ; data_out[2]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.386      ;
; 0.564  ; data_out[11]~reg0   ; data_out[12]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.385      ;
; 0.564  ; data_out[5]~reg0    ; data_out[6]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.385      ;
; 0.564  ; data_out[0]~reg0    ; data_out[1]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.385      ;
; 0.565  ; data_out[12]~reg0   ; data_out[13]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.384      ;
; 0.565  ; data_out[6]~reg0    ; data_out[7]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.384      ;
; 0.565  ; data_out[4]~reg0    ; data_out[5]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.384      ;
; 0.565  ; data_out[3]~reg0    ; data_out[4]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.384      ;
; 0.590  ; cnt_quantity_clk[0] ; cnt_quantity_clk[0] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 1.000        ; -0.038     ; 0.359      ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                        ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+
; 0.186 ; state.00000000       ; state.00000000       ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.START          ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ADC_CS_N~reg0        ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.271 ; cnt[7]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.392      ;
; 0.298 ; cnt[6]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; cnt[1]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.420      ;
; 0.306 ; state.00000000       ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.311 ; cnt[0]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.432      ;
; 0.320 ; state.REVERSE_CLK    ; state.STOP           ; clk_in        ; clk_in      ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; state.REVERSE_CLK    ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.036      ; 0.442      ;
; 0.372 ; cnt[5]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; cnt[2]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.494      ;
; 0.373 ; cnt[3]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.494      ;
; 0.373 ; cnt[4]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.494      ;
; 0.396 ; state.START          ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.043      ; 0.523      ;
; 0.408 ; process_flg          ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.529      ;
; 0.409 ; state.START_GENERATE ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.036      ; 0.529      ;
; 0.417 ; ADC_SCLK~reg0        ; ADC_SCLK~reg0        ; ADC_SCLK~reg0 ; clk_in      ; 0.000        ; 1.256      ; 1.892      ;
; 0.418 ; state.STOP           ; ADC_CS_N~reg0        ; clk_in        ; clk_in      ; 0.000        ; 0.044      ; 0.546      ;
; 0.448 ; cnt[1]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.569      ;
; 0.456 ; cnt[6]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.577      ;
; 0.464 ; cnt[0]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; cnt[0]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; state.REVERSE_CLK    ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.036      ; 0.589      ;
; 0.495 ; state.STOP           ; state.00000000       ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.617      ;
; 0.511 ; cnt[1]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; cnt[1]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.635      ;
; 0.521 ; cnt[5]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; cnt[3]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.643      ;
; 0.530 ; cnt[0]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; cnt[4]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; cnt[2]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; cnt[0]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; cnt[2]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; cnt[4]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.655      ;
; 0.560 ; process_flg          ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.681      ;
; 0.563 ; process_flg          ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.684      ;
; 0.577 ; cnt[1]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.698      ;
; 0.580 ; cnt[1]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.701      ;
; 0.584 ; cnt[5]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; cnt[3]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.706      ;
; 0.588 ; cnt[3]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.709      ;
; 0.596 ; cnt[0]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; cnt[2]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.718      ;
; 0.597 ; cnt[4]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.718      ;
; 0.599 ; cnt[0]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.720      ;
; 0.600 ; cnt[2]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.721      ;
; 0.626 ; process_flg          ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.747      ;
; 0.629 ; process_flg          ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.750      ;
; 0.643 ; cnt[1]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.764      ;
; 0.651 ; cnt[3]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.772      ;
; 0.662 ; cnt[0]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.783      ;
; 0.663 ; cnt[2]               ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.784      ;
; 0.691 ; cnt[2]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.812      ;
; 0.691 ; cnt[2]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.812      ;
; 0.692 ; process_flg          ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.813      ;
; 0.695 ; process_flg          ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.816      ;
; 0.700 ; cnt[2]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.821      ;
; 0.751 ; cnt[3]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.872      ;
; 0.751 ; cnt[3]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.872      ;
; 0.751 ; cnt[3]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.872      ;
; 0.755 ; state.STOP           ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; state.STOP           ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.038      ; 0.877      ;
; 0.758 ; process_flg          ; cnt[7]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.879      ;
; 0.760 ; cnt[3]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.881      ;
; 0.782 ; state.START          ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 0.901      ;
; 0.788 ; state.STOP           ; process_flg          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.909      ;
; 0.817 ; process_flg          ; process_flg          ; clk_in        ; clk_in      ; 0.000        ; 0.036      ; 0.937      ;
; 0.821 ; cnt[1]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.942      ;
; 0.825 ; cnt[2]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 0.944      ;
; 0.830 ; cnt[1]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.951      ;
; 0.844 ; cnt[2]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 0.963      ;
; 0.861 ; cnt[4]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.982      ;
; 0.861 ; cnt[4]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.982      ;
; 0.861 ; cnt[4]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.982      ;
; 0.861 ; cnt[4]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.982      ;
; 0.865 ; cnt[4]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 0.986      ;
; 0.885 ; cnt[3]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 1.004      ;
; 0.885 ; cnt[7]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.006      ;
; 0.894 ; cnt[7]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; cnt[7]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; cnt[7]               ; cnt[3]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; cnt[7]               ; cnt[4]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; cnt[7]               ; cnt[6]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; cnt[7]               ; cnt[5]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; cnt[7]               ; cnt[1]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.015      ;
; 0.903 ; cnt[0]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.024      ;
; 0.904 ; cnt[3]               ; state.REVERSE_CLK    ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 1.023      ;
; 0.923 ; cnt[4]               ; state.STOP           ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 1.042      ;
; 0.925 ; cnt[4]               ; state.START_GENERATE ; clk_in        ; clk_in      ; 0.000        ; 0.035      ; 1.044      ;
; 0.926 ; cnt[6]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.047      ;
; 0.932 ; cnt[5]               ; state.START          ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.053      ;
; 0.935 ; cnt[6]               ; cnt[0]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.056      ;
; 0.935 ; cnt[6]               ; cnt[2]               ; clk_in        ; clk_in      ; 0.000        ; 0.037      ; 1.056      ;
+-------+----------------------+----------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC_SCLK~reg0'                                                                                 ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.192 ; cnt_quantity_clk[0] ; cnt_quantity_clk[0] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.314      ;
; 0.203 ; data_out[12]~reg0   ; data_out[13]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; data_out[11]~reg0   ; data_out[12]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; data_out[6]~reg0    ; data_out[7]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; data_out[4]~reg0    ; data_out[5]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; data_out[3]~reg0    ; data_out[4]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; data_out[5]~reg0    ; data_out[6]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; data_out[0]~reg0    ; data_out[1]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.326      ;
; 0.205 ; data_out[2]~reg0    ; data_out[3]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; data_out[1]~reg0    ; data_out[2]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.327      ;
; 0.263 ; data_out[7]~reg0    ; data_out[8]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.039      ; 0.386      ;
; 0.264 ; data_out[9]~reg0    ; data_out[10]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.386      ;
; 0.265 ; data_out[13]~reg0   ; data_out[14]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.387      ;
; 0.276 ; data_out[14]~reg0   ; data_out[15]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.398      ;
; 0.276 ; data_out[10]~reg0   ; data_out[11]~reg0   ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.398      ;
; 0.278 ; data_out[8]~reg0    ; data_out[9]~reg0    ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.037      ; 0.399      ;
; 0.297 ; cnt_quantity_clk[6] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; cnt_quantity_clk[3] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; cnt_quantity_clk[2] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.420      ;
; 0.305 ; cnt_quantity_clk[5] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.427      ;
; 0.307 ; cnt_quantity_clk[0] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.429      ;
; 0.309 ; cnt_quantity_clk[4] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.431      ;
; 0.365 ; cnt_quantity_clk[7] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.487      ;
; 0.403 ; cnt_quantity_clk[1] ; cnt_quantity_clk[1] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.525      ;
; 0.446 ; cnt_quantity_clk[6] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.568      ;
; 0.447 ; cnt_quantity_clk[2] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.569      ;
; 0.456 ; cnt_quantity_clk[3] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.578      ;
; 0.458 ; cnt_quantity_clk[4] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; cnt_quantity_clk[0] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.581      ;
; 0.459 ; cnt_quantity_clk[3] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.581      ;
; 0.462 ; cnt_quantity_clk[0] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; cnt_quantity_clk[5] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.585      ;
; 0.466 ; cnt_quantity_clk[5] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.588      ;
; 0.471 ; process_flg         ; data_out[15]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[14]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[13]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[12]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[11]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[10]~reg0   ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[9]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[7]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[6]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[5]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[4]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[3]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[2]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[1]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.471 ; process_flg         ; data_out[0]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.539      ; 0.624      ;
; 0.510 ; cnt_quantity_clk[2] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.632      ;
; 0.513 ; cnt_quantity_clk[2] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.635      ;
; 0.521 ; cnt_quantity_clk[4] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; cnt_quantity_clk[3] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.644      ;
; 0.524 ; cnt_quantity_clk[4] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.646      ;
; 0.525 ; cnt_quantity_clk[0] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; cnt_quantity_clk[3] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.647      ;
; 0.528 ; cnt_quantity_clk[0] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.650      ;
; 0.556 ; cnt_quantity_clk[1] ; cnt_quantity_clk[2] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.678      ;
; 0.559 ; cnt_quantity_clk[1] ; cnt_quantity_clk[3] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.681      ;
; 0.563 ; process_flg         ; data_out[8]~reg0    ; clk_in        ; ADC_SCLK~reg0 ; -0.500       ; 0.540      ; 0.717      ;
; 0.576 ; cnt_quantity_clk[2] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.698      ;
; 0.579 ; cnt_quantity_clk[2] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.701      ;
; 0.591 ; cnt_quantity_clk[0] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.713      ;
; 0.594 ; cnt_quantity_clk[0] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.716      ;
; 0.622 ; cnt_quantity_clk[1] ; cnt_quantity_clk[4] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.744      ;
; 0.625 ; cnt_quantity_clk[1] ; cnt_quantity_clk[5] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.747      ;
; 0.688 ; cnt_quantity_clk[1] ; cnt_quantity_clk[6] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.810      ;
; 0.691 ; cnt_quantity_clk[1] ; cnt_quantity_clk[7] ; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0.000        ; 0.038      ; 0.813      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ADC_SCLK~reg0'                                                                    ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; 0.045 ; process_flg ; cnt_quantity_clk[4] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[1] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[7] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[6] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[3] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[2] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[5] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
; 0.045 ; process_flg ; cnt_quantity_clk[0] ; clk_in       ; ADC_SCLK~reg0 ; 0.500        ; 0.407      ; 0.839      ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ADC_SCLK~reg0'                                                                     ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+
; 0.566 ; process_flg ; cnt_quantity_clk[4] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[1] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[7] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[6] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[3] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[2] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[5] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
; 0.566 ; process_flg ; cnt_quantity_clk[0] ; clk_in       ; ADC_SCLK~reg0 ; -0.500       ; 0.538      ; 0.718      ;
+-------+-------------+---------------------+--------------+---------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.279  ; 0.186 ; -0.493   ; 0.566   ; -3.000              ;
;  ADC_SCLK~reg0   ; -0.909  ; 0.192 ; -0.493   ; 0.566   ; -1.000              ;
;  clk_in          ; -2.279  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -29.118 ; 0.0   ; -3.944   ; 0.0     ; -43.932             ;
;  ADC_SCLK~reg0   ; -7.129  ; 0.000 ; -3.944   ; 0.000   ; -24.000             ;
;  clk_in          ; -21.989 ; 0.000 ; N/A      ; N/A     ; -19.932             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SADDR     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start_convert           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_CS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_SADDR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_CS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SADDR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_CS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SADDR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0        ; 0        ; 0        ; 51       ;
; clk_in        ; ADC_SCLK~reg0 ; 0        ; 0        ; 16       ; 0        ;
; ADC_SCLK~reg0 ; clk_in        ; 1        ; 29       ; 0        ; 0        ;
; clk_in        ; clk_in        ; 198      ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; 0        ; 0        ; 0        ; 51       ;
; clk_in        ; ADC_SCLK~reg0 ; 0        ; 0        ; 16       ; 0        ;
; ADC_SCLK~reg0 ; clk_in        ; 1        ; 29       ; 0        ; 0        ;
; clk_in        ; clk_in        ; 198      ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; clk_in     ; ADC_SCLK~reg0 ; 0        ; 0        ; 8        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; clk_in     ; ADC_SCLK~reg0 ; 0        ; 0        ; 8        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+----------------------------------------------------+
; Clock Status Summary                               ;
+---------------+---------------+------+-------------+
; Target        ; Clock         ; Type ; Status      ;
+---------------+---------------+------+-------------+
; ADC_SCLK~reg0 ; ADC_SCLK~reg0 ; Base ; Constrained ;
; clk_in        ; clk_in        ; Base ; Constrained ;
+---------------+---------------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; ADC_SDAT      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_convert ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ADC_CS_N     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; ADC_SDAT      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_convert ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ADC_CS_N     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Wed Aug 03 22:12:01 2022
Info: Command: quartus_sta ADC128S022_DRIVER -c ADC128S022_DRIVER
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC128S022_DRIVER.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ADC_SCLK~reg0 ADC_SCLK~reg0
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.279             -21.989 clk_in 
    Info (332119):    -0.909              -7.129 ADC_SCLK~reg0 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk_in 
    Info (332119):     0.360               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case recovery slack is -0.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.493              -3.944 ADC_SCLK~reg0 
Info (332146): Worst-case removal slack is 0.925
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.925               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk_in 
    Info (332119):    -1.000             -24.000 ADC_SCLK~reg0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.950             -18.092 clk_in 
    Info (332119):    -0.689              -5.442 ADC_SCLK~reg0 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk_in 
    Info (332119):     0.320               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case recovery slack is -0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.408              -3.264 ADC_SCLK~reg0 
Info (332146): Worst-case removal slack is 0.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.928               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk_in 
    Info (332119):    -1.000             -24.000 ADC_SCLK~reg0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.194              -6.762 clk_in 
    Info (332119):    -0.081              -0.135 ADC_SCLK~reg0 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk_in 
    Info (332119):     0.192               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case recovery slack is 0.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.045               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case removal slack is 0.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.566               0.000 ADC_SCLK~reg0 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.932 clk_in 
    Info (332119):    -1.000             -24.000 ADC_SCLK~reg0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Wed Aug 03 22:12:02 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


