# 2022Spring-CS202-Computer_Oganization
2022/5/11 刘乐奇\
目前在OJ上已经过了control32.v，dmemory32.v，decode32.v，但是Ifetc32.v （12分）和excut32.v（85分）仍然没过。 \
CPU.v是顶层模块，还需要进一步修改。MemOrIO.v是与IO对接的模块，同时dmemory32.v也需要对应更改（需要基础模块者编写）。\
IO需要看lab12和13的课件，lab12的内容如无意外已经完成；lab13是uart一点没动（需要IO者编写）。\
src文件夹内是源文件，constrs文件夹内是约束文件（需要整合者编写），asm文件夹内是汇编测试文件（需要测试者编写）。（测试和整合为一个人？）\
目前分工如下：整合测试（黄梓通），IO（金扬），基础模块（刘乐奇）


2022/5/11 晚上21：30 刘乐奇\
OJ上的五个基础组件control32.v，dmemory32.v，decode32.v，Ifetc32.v，excut32.v已经全部完成，并且通过OJ测试。通过的测试源码将会放在oj文件夹中。原有的src文件夹仍然装最终提交的源文件。


2022/5/18 下午15：50 刘乐奇\
src文件夹得Ifetch32.v（完成）、CPU.v（未完成）、dmemory32.v（完成）已经更改，添加了programrom.v（完成）。


2022/5/24 下午21：40 金扬\
完成顶层模块（CPU.v) 以及 IO模块（MemOrIO.v IORead.v switchs.v leds.v scan_seg.v) 的设计。通过BB站点上的LED test，其coe文件在srcs/LED_test_COE_files文件夹中。\
其中scan_seg.v作用为将8位16进制数输出到数码管上，目前还未添加数码管模块。\
未来计划：添加Uart模块，增加新的IO设备（数码管，按钮等）


2022/5/25 下午16：10 刘乐奇\
修改了top.v的内容，并改名为CPU_top.v。增加了uart模块，并完成了接线。


2022/5/25 下午16：20 金扬\
新增输出设备数码管。 假设1号寄存器值位0xFFFF_FC80, 执行 sw $28, 0($1) 后右边4个数码管的值会更新为28号寄存器里的值 假设1号寄存器值位0xFFFF_FC82, 执行 sw $28, 0($1) 后左边4个数码管的值会更新为28号寄存器里的值。


2022/5/25 下午17：00 金扬\
发现MemOrIO.v文件上传错误，已更正。


2022/5/25 下午17：40 刘乐奇\
顶层模块仍然为CPU.v，已经将LED-test-passed分支合并到main中。uart模块已经完成，但是仍然需要测试。


2022/5/26 下午21：00 刘乐奇\
发现CPU.v文件上传错误，已更正。


2022/5/26 上午11：40 刘乐奇\
金扬测试时发现beq和bne有错，在群友的提示下，发现是iftech的ip核设置错了。


2022/5/26 下午21：00 金扬\
课件上列出的所有minisys指令均已测试并全部通过。


2022/5/27 上午00：00 金扬\
testcase1完成,asm文件已上传。
使用方法：sw[23:21]表示case，范围为0-7。
        sw[16] == 0表示当前正在输入B， 为1表示当前正在输入A。
        在case0中，数码管显示A有效数字逆序输出的值，如A=32'b1010,数码管显示32'b101。
        在case1-7 中，数码管和LED显示一致。


2022/5/27 上午11：00 金扬\
给testcase1.asm写了注释。


2022/5/31 下午15：10 黄梓通\
上传mips2.asm，并添加了注释。


2022/5/31 下午20：55 刘乐奇\
新建了report文件夹，里面有最终报告（未完成），还有一个pic文件夹，是报告的图片文件。

2022/6/1 上午03：27 黄梓通\
testcase2全部完成，代码已上传
