{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "task2_tb": [
        "task2_tb",
        "qn2Gx",
        "module"
    ],
    "Memory": [
        "Memory",
        "f0K8C",
        "module"
    ],
    "CheckPeg": [
        "CheckPeg",
        "f8YD0",
        "module"
    ],
    "Mux2to1": [
        "Mux2to1",
        "wxUbx",
        "module"
    ],
    "Register": [
        "Register",
        "kynWL",
        "module"
    ],
    "ShiftRegister": [
        "ShiftRegister",
        "WB1J1",
        "module"
    ],
    "BarrelShiftRegister": [
        "BarrelShiftRegister",
        "ts568",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}