# FPGA创新设计大赛项目源文件
 主要源文件都上传了 ip核文件里面有一个rom的文件太大了，总上传失败就不上传了
 管脚文件也已经上传了 但是只有verilog文件，工程没有上传，因为学校网有问题不能直接git，单独上传也有问题
