/**********************************************************/
/* Sample program : DRAM initialization Header            */
/* File Name      : init_dram_tbl.h                       */
/* Copyright (C) Renesas Electronics Corp. 2016.          */
/**********************************************************/

#ifndef __INIT_DRAM_TBL_M3_ES10_
#define __INIT_DRAM_TBL_M3_ES10_

static const uint32_t DDR_PHY_SLICE_REGSET[128][2] =
{
 { 0x0800 , 0x76543210 } ,
 { 0x0801 , 0x0004F008 } ,
 { 0x0802 , 0x00000000 } ,
 { 0x0803 , 0x00000000 } ,
 { 0x0804 , 0x00000000| ((0x01)<<16) | ((0)<<8)} ,
 { 0x0805 , 0x00000000 | ((0x01) << 24) | (0x006E6E0E)} ,
 { 0x0806 , 0x02000000 | (0x006E6E0E) } ,
 { 0x0807 , 0x00010F00 } ,
 { 0x0808 , (0x04000100) } ,
 { 0x0809 , (0x00000300) } ,
 { 0x080A , 0x001700C0 } ,
 { 0x080B , 0x00CC0201 } ,
 { 0x080C , 0x00000066|(0) } ,
 { 0x080E , 0x00000001 } ,
 { 0x080F , 0x00000000 } ,
 { 0x0810 , 0x00000000 } ,
 { 0x0811 , 0x00000000 } ,
 { 0x0812 , 0x00000000 } ,
 { 0x0813 , 0x00000000 } ,
 { 0x0814 , 0x09000000 } ,
 { 0x0815 , 0x04080000 } ,
 { 0x0817 , 0x00000000 } ,
 { 0x0818 , 0x32103210 } ,
 { 0x0819 , 0x00C00708 } ,
 { 0x081A , 0x0001000C } ,
 { 0x081B , 0x00000100 } ,
 { 0x081C , 0x55555555 } ,
 { 0x081D , 0xAAAAAAAA } ,
 { 0x081E , 0x55555555 } ,
 { 0x081F , 0xAAAAAAAA } ,
 { 0x0820 , 0x00015555 } ,
 { 0x0830 , 0x00000000 } ,
 { 0x0833 , 0x00200000 } ,
 { 0x0834 , 0x08200820 } ,
 { 0x0835 , 0x08200820 } ,
 { 0x0836 , 0x08200820 } ,
 { 0x0837 , 0x08200820 } ,
 { 0x0838 , 0x08200820 } ,
 { 0x0839 , 0x00000820 } ,
 { 0x083A , 0x03000300 } ,
 { 0x083B , 0x03000300 } ,
 { 0x083C , 0x03000300 } ,
 { 0x083D , 0x03000300 } ,
 { 0x083E , 0x00000300 } ,
 { 0x083F , 0x00000000 } ,
 { 0x0840 , 0x00000000 } ,
 { 0x0841 , 0x00000000 } ,
 { 0x0842 , 0x00000000 } ,
 { 0x0843 , 0x00A00000 } ,
 { 0x0844 , 0x00A000A0 } ,
 { 0x0845 , 0x00A000A0 } ,
 { 0x0846 , 0x00A000A0 } ,
 { 0x0847 , 0x00A000A0 } ,
 { 0x0848 , 0x00A000A0 } ,
 { 0x0849 , 0x00A000A0 } ,
 { 0x084A , 0x00A000A0 } ,
 { 0x084B , 0x00A000A0 } ,
 { 0x084C , 0x010900A0 } ,
 { 0x084D , 0x01D00004 } ,
 { 0x084E , 0x00000000 } ,
 { 0x084F , 0x00010000 } ,
 { 0x0850 , 0x00000200 } ,
 { 0x0851 , (0x4141A141) } ,
 { 0x0852 , (0xC00141A0) } ,
 { 0x0853 , (0x0E0100C0) } ,
 { 0x0854 , (0x0010000C) } ,
 { 0x0855 , 0x0C064208 } ,
 { 0x0856 , 0x000F0C18 } ,
 { 0x0857 , 0x01000140 } ,
 { 0x0858 , 0x00000C20 } ,
 { 0xFFFFFFFF , 0xFFFFFFFF }
};
static const uint32_t DDR_PHY_ADR_V_REGSET[128][2] =
{
 { 0x0A00 , 0x00000000 } ,
 { 0x0A01 , 0x00000000 } ,
 { 0x0A02 , 0x00000000 } ,
 { 0x0A04 , 0x00000000 } ,
 { 0x0A05 , 0x00000000 } ,
 { 0x0A06 , 0x00000002 } ,
 { 0x0A07 , 0x00000000 } ,
 { 0x0A0A , 0x00400320 } ,
 { 0x0A0B , 0x00000040 } ,
 { 0x0A0C , 0x00DCBA98 } ,
 { 0x0A0D , 0x00000000 } ,
 { 0x0A0E , 0x00DCBA98 } ,
 { 0x0A0F , 0x00000000 | ((1)<<24) } ,
 { 0x0A10 , 0x00000000 | ((2)<<16) | ((3)<<0) } ,
 { 0x0A11 , 0x00000000 } ,
 { 0x0A14 , 0x0000002A } ,
 { 0x0A15 , 0x00000015 } ,
 { 0x0A16 , 0x00000015 } ,
 { 0x0A17 , 0x0000002A } ,
 { 0x0A18 , 0x00000033 } ,
 { 0x0A19 , 0x0000000C } ,
 { 0x0A1A , 0x0000000C } ,
 { 0x0A1B , 0x00000033 } ,
 { 0x0A1C , 0x0A418820 } ,
 { 0x0A1D , 0x003F0000 } ,
 { 0x0A1E , 0x0000003F } ,
 { 0x0A1F , 0x0000006E|((0x2c0)<<8) } ,
 { 0x0A20 , 0x00000000|((0x2c0)<<16)|((0x2c0)<<0) } ,
 { 0x0A21 , 0x00000000|((0x2c0)<<16)|((0x2c0)<<0) } ,
 { 0x0A22 , 0x00000000|((0x2c0)<<0) } ,
 { 0x0A23 , 0x42080010 } ,
 { 0x0A24 , 0x00000003 } ,
 { 0xFFFFFFFF , 0xFFFFFFFF }
};
static const uint32_t DDR_PHY_ADR_I_REGSET[128][2] =
{
 { 0x0A80 , 0x04040404 } ,
 { 0x0A81 , 0x00000404 } ,
 { 0x0A82 , 0x00000000 } ,
 { 0x0A84 , 0x00000000 } ,
 { 0x0A85 , 0x00000000 } ,
 { 0x0A86 , 0x00000002 } ,
 { 0x0A87 , 0x00000000 } ,
 { 0x0A8A , 0x00400320 } ,
 { 0x0A8B , 0x00000040 } ,
 { 0x0A8C , 0x00000000 } ,
 { 0x0A8D , 0x00000000 } ,
 { 0x0A8E , 0x00000000 } ,
 { 0x0A8F , 0x00000000 } ,
 { 0x0A90 , 0x00000000 } ,
 { 0x0A91 , 0x00000000 } ,
 { 0x0A94 , 0x0000002A } ,
 { 0x0A95 , 0x00000015 } ,
 { 0x0A96 , 0x00000015 } ,
 { 0x0A97 , 0x0000002A } ,
 { 0x0A98 , 0x00000033 } ,
 { 0x0A99 , 0x0000000C } ,
 { 0x0A9A , 0x0000000C } ,
 { 0x0A9B , 0x00000033 } ,
 { 0x0A9C , 0x00000000 } ,
 { 0x0A9D , 0x00000000 } ,
 { 0x0A9E , 0x00000000 } ,
 { 0x0A9F , 0x0000006E|((0x2c0)<<8) } ,
 { 0x0AA0 , 0x00000000|((0x2c0)<<16)|((0x2c0)<<0) } ,
 { 0x0AA1 , 0x00000000|((0x2c0)<<16)|((0x2c0)<<0) } ,
 { 0x0AA2 , 0x00000000|((0x2c0)<<0) } ,
 { 0x0AA3 , 0x42080010 } ,
 { 0x0AA4 , 0x00000003 } ,
 { 0xFFFFFFFF , 0xFFFFFFFF }
};
static const uint32_t DDR_PHY_ADR_G_REGSET[128][2] =
{
 { 0x0B80 , 0x00000001 } ,
 { 0x0B81 , 0x00000000 } ,
 { 0x0B82 , 0x00000005 } ,
 { 0x0B83 , 0x04000F00 } ,
 { 0x0B84 , 0x00020040 } ,
 { 0x0B85 , 0x00020055 } ,
 { 0x0B86 , 0x00000000 } ,
 { 0x0B89 , 0x00000050 } ,
 { 0x0B8A , 0x00000000 } ,
 { 0x0B8B , 0x01010100 } ,
 { 0x0B8C , 0x00000600 } ,
 { 0x0B8D , 0x50640000 } ,
 { 0x0B8E , 0x01421142 } ,
 { 0x0B8F , 0x00000142 } ,
 { 0x0B90 , 0x00000000 } ,
 { 0x0B91 , ((0x00000F19)<<8) | 0x0 } ,
 { 0x0B92 , ((0x00000F19)<<16)|(0x00000F19) } ,
 { 0x0B93 , ((0x00000F19)<<16)|(0x00000F19) } ,
 { 0x0B94 , 0x00000003 } ,
 { 0x0B95 , 0x00000000|((0x2c0)<<8) } ,
 { 0x0B96 , 0x00000000|((0x2c0)<<16)|((0x2c0)<<0) } ,
 { 0x0B97 , 0x00000000|((0x2c0)<<0) } ,
 { 0x0B98 , 0x00001000|((0x00000B42)<<16) | ((0x00000B42)<<0) } ,
 { 0x0B99 , 0x00000000|((0x00000B42)<<0) } ,
 { 0x0B9C , 0x05020000 } ,
 { 0x0B9D , 0x00000000|(0) } ,
 { 0x0B9E , 0x00007F6E|((((0x9F)>>0)&0x1)<<17) } ,
 { 0x0B9F , 0x007F007F|((((0x9F)>>2)&0x1)<<26) | ((((0x9F)>>1)&0x1)<<9) } ,
 { 0x0BA0 , 0x00007F6E|((((0x9F)>>3)&0x1)<<17) } ,
 { 0x0BA1 , 0x00007F6E|((((0x9F)>>4)&0x1)<<18) } ,
 { 0x0BA2 , (0x0001554F) | 0x00020000 } ,
 { 0x0BA3 , (0x0001554F) } ,
 { 0x0BA4 , (0x0001554F) } ,
 { 0x0BA5 , (0x0001554F) } ,
 { 0x0BA6 , (0x0001554F) } ,
 { 0x0BA7 , 0x00003FEE | ((((0x9F)>>5)&0x1)<<17) } ,
 { 0x0BA8 , (0x0001554F) } ,
 { 0x0BA9 , 0x00003FEE | ((((0x9F)>>6)&0x1)<<17) } ,
 { 0x0BAA , (0x0001554F) } ,
 { 0x0BAB , 0x00007F6E | ((((0x9F)>>7)&0x1)<<17) } ,
 { 0x0BAC , (0x0001554F) } ,
 { 0x0BAD , 0x00000000 } ,
 { 0x0BAE , 0x00000000 } ,
 { 0x0BAF , 0x00000000 } ,
 { 0x0BB0 , 0x75000000 } ,
 { 0x0BB1 , 0x00000000 } ,
 { 0x0BB2 , 0x00000000 } ,
 { 0x0BB3 , 0x0000061F } ,
 { 0x0BB6 , 0x00000000 } ,
 { 0x0BB7 , 0x00000000 } ,
 { 0x0BB8 , 0x00000000 } ,
 { 0x0BB9 , 0x00000000 } ,
 { 0x0BBB , 0x00000000 } ,
 { 0x0BBC , 0x06E40000 } ,
 { 0x0BBD , 0x00000000 } ,
 { 0x0BBE , 0x00000000 } ,
 { 0x0BBF , 0x00020000 } ,
 { 0xFFFFFFFF , 0xFFFFFFFF }
};
static const uint32_t DDR_PI_REGSET[255 +1][2] =
{
 { 0x0200 , 0x00000B00 } ,
 { 0x0201 , 0x00000100 } ,
 { 0x0202 , 0x00000000 } ,
 { 0x0203 , 0x0000ffff } ,
 { 0x0204 , 0x00000000 } ,
 { 0x0205 , 0x0000ffff } ,
 { 0x0206 , 0x00000000 } ,
 { 0x0207 , 0x008Cffff } ,
 { 0x0208 , 0x00000200 } ,
 { 0x0209 , 0x00000200 } ,
 { 0x020A , 0x00000200 } ,
 { 0x020B , 0x00000200 } ,
 { 0x020C , 0x0000304C } ,
 { 0x020D , 0x00000200 } ,
 { 0x020E , 0x00000200 } ,
 { 0x020F , 0x00000200 } ,
 { 0x0210 , 0x00000200 } ,
 { 0x0211 , 0x0000304C } ,
 { 0x0212 , 0x00000200 } ,
 { 0x0213 , 0x00000200 } ,
 { 0x0214 , 0x00000200 } ,
 { 0x0215 , 0x00000200 } ,
 { 0x0216 , 0x00010000 } ,
 { 0x0217 , 0x00000003 } ,
 { 0x0218 , 0x01000001 } ,
 { 0x0219 , 0x00000000 } ,
 { 0x021A , 0x00000000 } ,
 { 0x021B , 0x00000000 } ,
 { 0x021C , 0x00000000 } ,
 { 0x021D , 0x00000000 } ,
 { 0x021E , 0x00000000 } ,
 { 0x021F , 0x00000000 } ,
 { 0x0220 , 0x00000000 } ,
 { 0x0221 , 0x00000000 } ,
 { 0x0222 , 0x00000000 } ,
 { 0x0223 , 0x00000000 } ,
 { 0x0224 , 0x00000000 } ,
 { 0x0225 , 0x00000000 } ,
 { 0x0226 , 0x00000000 } ,
 { 0x0227 , 0x00000000 } ,
 { 0x0228 , 0x00000000 } ,
 { 0x0229 , 0x00000101|(((0xF & 0x0f) << 24)) } ,
 { 0x022A , 0x08492D25 } ,
 { 0x022B , 0x00000000|((0x0e)<<24)|(0x0C<<16)|(0x04<<0) } ,
 { 0x022C , 0x00000000|((0x0e)<<16)|(0x50<<8) } ,
 { 0x022D , 0x00000200|(0x50<<0) } ,
 { 0x022E , 0x00460003 } ,
 { 0x022F , 0x182600CF } ,
 { 0x0230 , 0x182600CF } ,
 { 0x0231 , 0x00000005 } ,
 { 0x0234 , 0x00000000 } ,
 { 0x0235 , 0x00000000 } ,
 { 0x0236 , 0x00000000 } ,
 { 0x0237 , 0x00000000 } ,
 { 0x0238 , 0x00000000 } ,
 { 0x0239 , 0x01000000 } ,
 { 0x023A , 0x00040404 } ,
 { 0x023B , 0x01280A00 } ,
 { 0x023C , 0x00000000 } ,
 { 0x023D , 0x00000000| ((0xF & 0x0f) << 16 ) } ,
 { 0x023E , 0x00001803 } ,
 { 0x023F , 0x00000000 } ,
 { 0x0240 , 0x00000000 } ,
 { 0x0241 , 0x00060002 } ,
 { 0x0242 , 0x00010001 } ,
 { 0x0243 , 0x01000101 } ,
 { 0x0244 , 0x04020201 } ,
 { 0x0245 , 0x00080804 } ,
 { 0x0246 , 0x00000000 } ,
 { 0x0247 , 0x08030000 } ,
 { 0x0248 , 0x15150408 } ,
 { 0x0249 , 0x00000000 } ,
 { 0x024A , 0x00000000 } ,
 { 0x024B , 0x00000000 } ,
 { 0x024C , 0x00000000|((0xF & 0x0f) << 16 ) | ((0xF & 0x0f) << 8 ) } ,
 { 0x024D , 0x0000001E } ,
 { 0x024E , 0x00000000 } ,
 { 0x024F , 0x01010300 } ,
 { 0x0250 , 0x00000000 } ,
 { 0x0251 , 0x00000000 } ,
 { 0x0252 , 0x01000000 } ,
 { 0x0253 , 0x00010101 } ,
 { 0x0254, ((0x0e)<<16)|((0x0e)<<8)|((0x0e)<<0)},
 { 0x0255, ((0x0c)<<16)|((0x0c)<<8)|((0x0c)<<0)},
 { 0x0256 , 0x02060601 } ,
 { 0x0257 , 0x00000000 } ,
 { 0x0258 , 0x00000003 } ,
 { 0x0259 , 0x00181700|((0x3 & 0x0f) << 0 ) } ,
 { 0x025A , 0x00280006 } ,
 { 0x025B , 0x00280016 } ,
 { 0x025C , 0x00000016 } ,
 { 0x025D , 0x00000000 } ,
 { 0x025E , 0x00000000 } ,
 { 0x025F , 0x00000000 } ,
 { 0x0260 , 0x140A0000 } ,
 { 0x0261 , 0x0005010A } ,
 { 0x0262 , 0x03018D03 } ,
 { 0x0263 , 0x010A018D } ,
 { 0x0264 , 0x00060100 } ,
 { 0x0265 , 0x01000006 } ,
 { 0x0266 , 0x018E018E } ,
 { 0x0267 , 0x018E018E } ,
 { 0x0268 , 0x1E1A018E } ,
 { 0x0269 , 0x10010204 } ,
 { 0x026A , 0x09090650 } ,
 { 0x026B , 0x20000202 } ,
 { 0x026C , 0x00201000 } ,
 { 0x026D , 0x00201000 } ,
 { 0x026E , 0x04041000 } ,
 { 0x026F , 0x18020100 } ,
 { 0x0270 , 0x00010018 } ,
 { 0x0271 , 0x004B004A } ,
 { 0x0272 , 0x00000000|(((0x11))<<24)|((0xF & 0x0f) << 16 ) } ,
 { 0x0273 , 0x01020200|(((0x11))<<0) } ,
 { 0x0274 , 0x34000000 } ,
 { 0x0275 , 0x00000000 } ,
 { 0x0276 , 0x00000000 } ,
 { 0x0277 , 0x00010000 } ,
 { 0x0278 , (0xd4<<8) } ,
 { 0x0279 , (0x31<<16)|(0x2e<<0) } ,
 { 0x027A , (((0x11))<<16)|(((0x11))<<8)|(((0x36))<<0) } ,
 { 0x027B , (0x2e<<16)|(0xd4<<0) } ,
 { 0x027C , (((0x11))<<24)|(((0x36))<<16)|(0x31<<0) } ,
 { 0x027D , (0xd4<<8)|(((0x11))<<0) } ,
 { 0x027E , (0x31<<16)|(0x2e<<0) } ,
 { 0x027F , (((0x11))<<16)|(((0x11))<<8)|(((0x36))<<0) } ,
 { 0x0280 , (0x2e<<16)|(0xd4<<0) } ,
 { 0x0281 , (((0x11))<<24)|(((0x36))<<16)|(0x31<<0) } ,
 { 0x0282 , (0xd4<<8)|(((0x11))<<0) } ,
 { 0x0283 , (0x31<<16)|(0x2e<<0) } ,
 { 0x0284 , (((0x11))<<16)|(((0x11))<<8)|(((0x36))<<0) } ,
 { 0x0285 , (0x2e<<16)|(0xd4<<0) } ,
 { 0x0286 , (((0x11))<<24)|(((0x36))<<16)|(0x31<<0) } ,
 { 0x0287 , (0xd4<<16)|(((0x11))<<0) } ,
 { 0x0288 , (0x31<<16)|(0x2e<<0) } ,
 { 0x0289 , (((0x11))<<16)|(((0x11))<<8)|(((0x36))<<0) } ,
 { 0x028A , (0x2e<<16)|(0xd4<<0) } ,
 { 0x028B , (((0x11))<<24)|(((0x36))<<16)|(0x31<<0) } ,
 { 0x028C , (0xd4<<8)|(((0x11))<<0) } ,
 { 0x028D , (0x31<<16)|(0x2e<<0) } ,
 { 0x028E , (((0x11))<<16)|(((0x11))<<8)|(((0x36))<<0) } ,
 { 0x028F , (0x2e<<16)|(0xd4<<0) } ,
 { 0x0290 , (((0x11))<<24)|(((0x36))<<16)|(0x31<<0) } ,
 { 0x0291 , (0xd4<<8)|(((0x11))<<0) } ,
 { 0x0292 , (0x31<<16)|(0x2e<<0) } ,
 { 0x0293 , (((0x11))<<16)|(((0x11))<<8)|(((0x36))<<0) } ,
 { 0x0294 , (0x2e<<16)|(0xd4<<8) } ,
 { 0x0295 , (((0x11))<<24)|(((0x36))<<16)|(0x31<<0) } ,
 { 0x0296 , 0x02000000|(((0x11))<<0) } ,
 { 0x0297 , (0x018D<<16)|(0x018D<<0) } ,
 { 0x0298 , 0x00080100|(0x0c<<24)|(0x018D<<0) } ,
 { 0x0299 , 0x040A0404 } ,
 { 0x029A , 0x0300057C } ,
 { 0x029B , 0x010A2001 } ,
 { 0x029C , 0x1D22000A|(0x0c<<8) } ,
 { 0x029D , 0x00001F12 } ,
 { 0x029E , 0x4301B344 } ,
 { 0x029F , 0x10172006 } ,
 { 0x02A0 , 0x1D220010|(0x0c<<8) } ,
 { 0x02A1 , 0x00001F12 } ,
 { 0x02A2 , 0x4301B344 } ,
 { 0x02A3 , 0x10172006 } ,
 { 0x02A4 , 0x02000210 } ,
 { 0x02A5 , 0x02000200 } ,
 { 0x02A6 , 0x02000200 } ,
 { 0x02A7 , 0x02000200 } ,
 { 0x02A8 , 0x02000200 } ,
 { 0x02A9 , 0x00000000 } ,
 { 0x02AA , 0x00000000 } ,
 { 0x02AB , 0x00000000 } ,
 { 0x02B5 , 0x00000400 } ,
 { 0x02B6 , 0x15141312 } ,
 { 0x02B7 , 0x11100F0E } ,
 { 0x02B8 , 0x080B0C0D } ,
 { 0x02B9 , 0x05040A09 } ,
 { 0x02BA , 0x01000706 } ,
 { 0x02BB , 0x00000302 } ,
 { 0x02BC , 0x01030201 } ,
 { 0x02BD , 0x00008C00 } ,
 { 0x02BE , 0x00000578 } ,
 { 0x02BF , 0x0000304C } ,
 { 0x02C0 , 0x0001E2F8 } ,
 { 0x02C1 , 0x0000304C } ,
 { 0x02C2 , 0x0001E2F8 } ,
 { 0x02C3 , 0x08000000 } ,
 { 0x02C4 , 0x00000100 } ,
 { 0x02C5 , 0x00000000 } ,
 { 0x02C6 , 0x00000000 } ,
 { 0x02C7 , 0x00000000 } ,
 { 0x02C8 , 0x00000000 } ,
 { 0x02C9 , 0x00000002 } ,
 { 0xFFFFFFFF , 0xFFFFFFFF }
};
static const uint32_t DDR_BOARD_SWAP[BOARDNUM][DRAM_CH_CNT][0 +1][2] = {
{
{
 { 0xFFFFFFFF , 0xFFFFFFFF }
}
,
{
 { 0xFFFFFFFF , 0xFFFFFFFF }
}
}
,
{
{
 { 0xFFFFFFFF , 0xFFFFFFFF }
},
{
 { 0xFFFFFFFF , 0xFFFFFFFF }
}
}
};

#endif /* __INIT_DRAM_TBL_M3_ES10_*/
