
module mux_4x1(i,s,z);

input [3:0] i;
input [1:0] s;

output z;

reg z; //���� �����ϴ� ����

always  @(i ,s)
    case(s)
        2'b00: z <= i[3]; //00�ϰ�� z�� i[3]�� ����
        2'b01: z <= i[2];
        2'b10: z <= i[1];
        2'b11: z <= i[0];
        default : z <= 0;
    endcase 
        
endmodule
