# <div align="center"> Progetto di Reti Logiche </div> <div align="center"> Prova Finale, AA. 2022-2023 </div>
## <div align="center"> Luca Simei, Alessio Spineto </div>

Questa è la prova finale per il corso di Reti Logiche @ Politecnico di Milano
Il progetto consiste nella progettazione e realizzazione di un modulo in linguaggio VHDL a partire da una specifica in linguaggio naturale del suo funzionamento.
Questo progetto è stato valutato con il massimo voto di **30L**.
