

================================================================
== Vitis HLS Report for 'lucas_kanade_hls'
================================================================
* Date:           Thu Dec 18 17:59:11 2025

* Version:        2025.2 (Build 6295257 on Nov 12 2025)
* Project:        lucas_kanade_hls
* Solution:       hls (Vivado IP Flow Target)
* Product family: kintexu
* Target device:  xcku115-flva1517-3-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+------------------------------------------------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    |                    Pipeline                    |
    |   min   |   max   |    min   |    max   |   min  |   max  |                      Type                      |
    +---------+---------+----------+----------+--------+--------+------------------------------------------------+
    |   666864|   666864|  6.669 ms|  6.669 ms|  666792|  666792|  loop auto-rewind stp (delay=0 clock cycles(s))|
    +---------+---------+----------+----------+--------+--------+------------------------------------------------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                   |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |             Loop Name             |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +-----------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- VITIS_LOOP_18_1_VITIS_LOOP_19_2  |   666862|   666862|       113|         42|          1|  15876|       yes|
        +-----------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+--------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT  | URAM|
+---------------------+---------+------+---------+--------+-----+
|DSP                  |        -|    43|        -|       -|    -|
|Expression           |        -|     -|        0|    4129|    -|
|FIFO                 |        -|     -|        -|       -|    -|
|Instance             |        2|     8|     8871|    7338|    0|
|Memory               |        -|     -|        -|       -|    -|
|Multiplexer          |        -|     -|        0|     518|    -|
|Register             |        -|     -|     3140|      64|    -|
+---------------------+---------+------+---------+--------+-----+
|Total                |        2|    51|    12011|   12049|    0|
+---------------------+---------+------+---------+--------+-----+
|Available SLR        |     2160|  2760|   663360|  331680|    0|
+---------------------+---------+------+---------+--------+-----+
|Utilization SLR (%)  |       ~0|     1|        1|       3|  100|
+---------------------+---------+------+---------+--------+-----+
|Available            |     4320|  5520|  1326720|  663360|    0|
+---------------------+---------+------+---------+--------+-----+
|Utilization (%)      |       ~0|    ~0|       ~0|       1|    0|
+---------------------+---------+------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+-----------------------+---------+----+------+------+-----+
    |          Instance         |         Module        | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +---------------------------+-----------------------+---------+----+------+------+-----+
    |control_r_s_axi_U          |control_r_s_axi        |        0|   0|   310|   552|    0|
    |control_s_axi_U            |control_s_axi          |        0|   0|    36|    40|    0|
    |gmem_m_axi_U               |gmem_m_axi             |        2|   0|   795|   802|    0|
    |mul_16s_16s_26_1_1_U1      |mul_16s_16s_26_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_26_1_1_U2      |mul_16s_16s_26_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_26_1_1_U3      |mul_16s_16s_26_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_26_1_1_U4      |mul_16s_16s_26_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_26_1_1_U5      |mul_16s_16s_26_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_26_1_1_U6      |mul_16s_16s_26_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_32_1_1_U7      |mul_16s_16s_32_1_1     |        0|   1|     0|     5|    0|
    |mul_16s_16s_32_1_1_U8      |mul_16s_16s_32_1_1     |        0|   1|     0|     5|    0|
    |sdiv_42ns_16s_42_46_1_U9   |sdiv_42ns_16s_42_46_1  |        0|   0|  3865|  2952|    0|
    |sdiv_42ns_16s_42_46_1_U10  |sdiv_42ns_16s_42_46_1  |        0|   0|  3865|  2952|    0|
    +---------------------------+-----------------------+---------+----+------+------+-----+
    |Total                      |                       |        2|   8|  8871|  7338|    0|
    +---------------------------+-----------------------+---------+----+------+------+-----+

    * DSP: 
    +-----------------------------------+-------------------------------+--------------+
    |              Instance             |             Module            |  Expression  |
    +-----------------------------------+-------------------------------+--------------+
    |mac_muladd_16s_16s_26s_26_4_1_U11  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U12  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U13  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U14  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U15  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U16  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U17  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U18  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U19  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U20  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U21  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U22  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U23  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U24  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U25  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U26  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U27  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U28  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U29  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U30  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U31  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U32  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U33  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U34  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U35  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U36  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U37  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U38  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U39  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U40  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U41  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U42  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U43  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U44  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U45  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U46  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U47  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i1|
    |mac_muladd_16s_16s_26s_26_4_1_U48  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U49  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_26s_26_4_1_U50  |mac_muladd_16s_16s_26s_26_4_1  |  i0 + i1 * i2|
    |mac_mulsub_16s_16s_26s_26_4_1_U51  |mac_mulsub_16s_16s_26s_26_4_1  |  i0 - i1 * i1|
    |mac_mulsub_16s_16s_32s_32_4_1_U52  |mac_mulsub_16s_16s_32s_32_4_1  |  i0 - i1 * i2|
    |mac_mulsub_16s_16s_32s_32_4_1_U53  |mac_mulsub_16s_16s_32s_32_4_1  |  i0 - i1 * i2|
    +-----------------------------------+-------------------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name          | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |add_ln18_fu_2041_p2               |         +|   0|  0|  21|          14|           1|
    |add_ln33_10_fu_551_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_11_fu_557_p2             |         +|   0|  0|  16|           9|           3|
    |add_ln33_12_fu_567_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_13_fu_573_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_14_fu_579_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_15_fu_585_p2             |         +|   0|  0|  64|          64|          64|
    |add_ln33_16_fu_591_p2             |         +|   0|  0|  64|          64|          64|
    |add_ln33_17_fu_597_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_18_fu_603_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_19_fu_609_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln33_1_fu_469_p2              |         +|   0|  0|  71|          64|          64|
    |add_ln33_20_fu_615_p2             |         +|   0|  0|  14|           7|           1|
    |add_ln33_21_fu_928_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln33_22_fu_741_p2             |         +|   0|  0|  14|           7|           1|
    |add_ln33_23_fu_1049_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_24_fu_1147_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_25_fu_1301_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_26_fu_1407_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_27_fu_1514_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_28_fu_2232_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_29_fu_2405_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_2_fu_475_p2              |         +|   0|  0|  23|          16|          10|
    |add_ln33_30_fu_2515_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln33_3_fu_485_p2              |         +|   0|  0|  71|          64|          64|
    |add_ln33_4_fu_511_p2              |         +|   0|  0|  71|          64|          64|
    |add_ln33_5_fu_517_p2              |         +|   0|  0|  71|          64|          64|
    |add_ln33_6_fu_523_p2              |         +|   0|  0|  16|           9|           8|
    |add_ln33_7_fu_533_p2              |         +|   0|  0|  64|          64|          64|
    |add_ln33_8_fu_539_p2              |         +|   0|  0|  64|          64|          64|
    |add_ln33_9_fu_545_p2              |         +|   0|  0|  71|          64|          64|
    |add_ln33_fu_459_p2                |         +|   0|  0|  23|          16|          10|
    |add_ln34_10_fu_2719_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln34_11_fu_2824_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln34_12_fu_2942_p2            |         +|   0|  0|  18|          18|          18|
    |add_ln34_1_fu_409_p2              |         +|   0|  0|  71|          64|          64|
    |add_ln34_2_fu_859_p2              |         +|   0|  0|  14|           7|           1|
    |add_ln34_3_fu_871_p2              |         +|   0|  0|  14|           7|           1|
    |add_ln34_4_fu_1584_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln34_5_fu_1717_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln34_6_fu_1854_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln34_7_fu_2075_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln34_8_fu_2155_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln34_9_fu_2333_p2             |         +|   0|  0|  18|          18|          18|
    |add_ln34_fu_403_p2                |         +|   0|  0|  71|          64|          64|
    |empty_24_fu_847_p2                |         +|   0|  0|  71|          64|          64|
    |empty_fu_835_p2                   |         +|   0|  0|  71|          64|          64|
    |grp_fu_291_p2                     |         -|   0|  0|  23|          16|          16|
    |grp_fu_297_p2                     |         -|   0|  0|  23|          16|          16|
    |it_1_fu_1002_p2                   |         -|   0|  0|  23|          16|          16|
    |it_3_fu_1364_p2                   |         -|   0|  0|  23|          16|          16|
    |it_4_fu_1377_p2                   |         -|   0|  0|  23|          16|          16|
    |it_7_fu_2296_p2                   |         -|   0|  0|  23|          16|          16|
    |sub_ln33_10_fu_1501_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln33_11_fu_1520_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln33_12_fu_2222_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln33_13_fu_2242_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln33_14_fu_2396_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln33_15_fu_2411_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln33_16_fu_2502_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln33_17_fu_2521_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln33_18_fu_952_p2             |         -|   0|  0|  25|           1|          18|
    |sub_ln33_19_fu_968_p2             |         -|   0|  0|  23|           1|          16|
    |sub_ln33_1_fu_938_p2              |         -|   0|  0|  18|          18|          18|
    |sub_ln33_20_fu_1073_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_21_fu_1089_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_22_fu_1166_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_23_fu_1182_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_24_fu_1324_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_25_fu_1340_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_26_fu_1427_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_27_fu_1443_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_28_fu_1533_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_29_fu_1549_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_2_fu_1035_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln33_30_fu_2256_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_31_fu_2272_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_32_fu_2424_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_33_fu_2440_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_34_fu_2534_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln33_35_fu_2550_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln33_3_fu_1059_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln33_4_fu_1134_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln33_5_fu_1153_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln33_6_fu_1291_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln33_7_fu_1310_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln33_8_fu_1397_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln33_9_fu_1413_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln33_fu_915_p2                |         -|   0|  0|  24|          17|          17|
    |sub_ln34_10_fu_2320_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln34_11_fu_2339_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln34_12_fu_2611_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln34_13_fu_2725_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln34_14_fu_2659_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln34_15_fu_2830_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln34_16_fu_2929_p2            |         -|   0|  0|  24|          17|          17|
    |sub_ln34_17_fu_2948_p2            |         -|   0|  0|  18|          18|          18|
    |sub_ln34_18_fu_1607_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_19_fu_1623_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_1_fu_1593_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln34_20_fu_1740_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_21_fu_1756_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_22_fu_1877_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_23_fu_1893_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_24_fu_2094_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_25_fu_2110_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_26_fu_2174_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_27_fu_2190_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_28_fu_2352_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_29_fu_2368_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_2_fu_1708_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln34_30_fu_2738_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_31_fu_2754_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_32_fu_2843_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_33_fu_2859_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_34_fu_2961_p2            |         -|   0|  0|  25|           1|          18|
    |sub_ln34_35_fu_2977_p2            |         -|   0|  0|  23|           1|          16|
    |sub_ln34_3_fu_1726_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln34_4_fu_1845_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln34_5_fu_1863_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln34_6_fu_2062_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln34_7_fu_2081_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln34_8_fu_2142_p2             |         -|   0|  0|  24|          17|          17|
    |sub_ln34_9_fu_2161_p2             |         -|   0|  0|  18|          18|          18|
    |sub_ln34_fu_1478_p2               |         -|   0|  0|  24|          17|          17|
    |ap_block_pp0_stage0_11001         |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage10_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage11_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage11_11001_grp5   |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage11_11001_grp6   |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage16_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage16_11001_grp11  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage16_11001_grp12  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage19_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage19_11001_grp15  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage19_11001_grp16  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage1_11001_grp1    |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage1_11001_grp45   |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage21_11001_grp18  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage21_11001_grp53  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage22_11001_grp19  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage22_11001_grp54  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage22_11001_grp55  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage23_11001_grp20  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage23_11001_grp56  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage24_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage24_11001_grp21  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage24_11001_grp22  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage27_11001_grp25  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage27_11001_grp26  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage27_11001_grp57  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage28_11001_grp27  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage28_11001_grp58  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage32_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage32_11001_grp31  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage32_11001_grp32  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage37_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage37_11001_grp37  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage37_11001_grp38  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage40_11001        |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage40_11001_grp41  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage40_11001_grp42  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage6_11001_grp2    |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage6_11001_grp50   |       and|   0|  0|   2|           1|           1|
    |ap_condition_1285                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5016                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5020                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5024                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5028                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5032                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5036                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5040                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5044                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5048                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5052                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5056                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5060                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5064                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5068                 |       and|   0|  0|   2|           1|           1|
    |ap_condition_5072                 |       and|   0|  0|   2|           1|           1|
    |icmp_ln18_fu_2047_p2              |      icmp|   0|  0|  21|          14|          10|
    |icmp_ln19_fu_865_p2               |      icmp|   0|  0|  14|           7|           2|
    |icmp_ln47_fu_3212_p2              |      icmp|   0|  0|  23|          16|           1|
    |ap_block_pp0_stage1_11001         |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage21_11001        |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage22_11001        |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage23_11001        |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage27_11001        |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage28_11001        |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage6_11001         |        or|   0|  0|   2|           1|           1|
    |i_3_fu_371_p3                     |    select|   0|  0|   7|           1|           7|
    |ix_1_fu_1105_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_2_fu_1198_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_3_fu_1356_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_4_fu_1459_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_5_fu_1565_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_6_fu_2288_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_7_fu_2456_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_8_fu_2566_p3                   |    select|   0|  0|  16|           1|          16|
    |ix_fu_984_p3                      |    select|   0|  0|  16|           1|          16|
    |iy_1_fu_1772_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_2_fu_1909_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_3_fu_2126_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_4_fu_2206_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_5_fu_2384_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_6_fu_2770_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_7_fu_2875_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_8_fu_2993_p3                   |    select|   0|  0|  16|           1|          16|
    |iy_fu_1639_p3                     |    select|   0|  0|  16|           1|          16|
    |j_3_fu_747_p3                     |    select|   0|  0|   7|           1|           2|
    |select_ln18_1_fu_363_p3           |    select|   0|  0|   7|           1|           7|
    |select_ln18_fu_355_p3             |    select|   0|  0|   7|           1|           1|
    |ap_enable_pp0                     |       xor|   0|  0|   2|           1|           2|
    +----------------------------------+----------+----+---+----+------------+------------+
    |Total                             |          |   0|  0|4129|        2580|        3360|
    +----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------------+-----+-----------+-----+-----------+
    |                      Name                     | LUT | Input Size| Bits| Total Bits|
    +-----------------------------------------------+-----+-----------+-----+-----------+
    |add_ln34_311_fu_168                            |    9|          2|    7|         14|
    |ap_NS_fsm                                      |  189|         43|    1|         43|
    |ap_done_int                                    |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0                        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2                        |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter1_reg               |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter2_reg               |    9|          2|    1|          2|
    |ap_phi_mux_icmp_ln1910_phi_fu_232_p4           |    9|          2|    1|          2|
    |ap_phi_reg_pp0_iter1_storemerge_reg_251        |    9|          2|   16|         32|
    |ap_phi_reg_pp0_iter1_storereflowmerge_reg_239  |    9|          2|   16|         32|
    |ap_phi_reg_pp0_iter2_storemerge_reg_251        |    9|          2|   16|         32|
    |ap_phi_reg_pp0_iter2_storereflowmerge_reg_239  |    9|          2|   16|         32|
    |ap_sig_allocacmp_add_ln34_311_load             |    9|          2|    7|         14|
    |ap_sig_allocacmp_i_2                           |    9|          2|    7|         14|
    |ap_sig_allocacmp_indvar458_load                |    9|          2|    7|         14|
    |ap_sig_allocacmp_indvar5_load                  |    9|          2|    7|         14|
    |ap_sig_allocacmp_j_1                           |    9|          2|    7|         14|
    |gmem_0_ARADDR                                  |   53|         11|   64|        704|
    |gmem_0_ARLEN                                   |   14|          3|   32|         96|
    |gmem_0_AWADDR                                  |   14|          3|   64|        192|
    |gmem_0_WDATA                                   |   14|          3|   16|         48|
    |gmem_blk_n_AR                                  |    9|          2|    1|          2|
    |gmem_blk_n_AW                                  |    9|          2|    1|          2|
    |gmem_blk_n_B                                   |    9|          2|    1|          2|
    |gmem_blk_n_R                                   |    9|          2|    1|          2|
    |gmem_blk_n_W                                   |    9|          2|    1|          2|
    |i_fu_152                                       |    9|          2|    7|         14|
    |indvar458_fu_160                               |    9|          2|    7|         14|
    |indvar5_fu_148                                 |    9|          2|    7|         14|
    |indvar_flatten4_fu_144                         |    9|          2|   14|         28|
    |j_fu_164                                       |    9|          2|    7|         14|
    +-----------------------------------------------+-----+-----------+-----+-----------+
    |Total                                          |  518|        115|  336|       1401|
    +-----------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------+----+----+-----+-----------+
    |                       Name                      | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------+----+----+-----+-----------+
    |add_ln34_227_fu_156                              |   7|   0|    7|          0|
    |add_ln34_311_fu_168                              |   7|   0|    7|          0|
    |ap_CS_fsm                                        |  42|   0|   42|          0|
    |ap_block_pp0_stage0_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage0_subdone_grp0_done_reg_iter0  |   1|   0|    1|          0|
    |ap_block_pp0_stage10_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage11_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage11_subdone_grp5_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage11_subdone_grp6_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage12_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage13_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage14_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage15_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage16_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage16_subdone_grp11_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage16_subdone_grp12_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage17_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage18_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage19_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage19_subdone_grp15_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage19_subdone_grp16_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage1_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage1_subdone_grp1_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage1_subdone_grp45_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage20_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage21_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage21_subdone_grp18_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage21_subdone_grp53_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage22_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage22_subdone_grp19_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage22_subdone_grp54_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage22_subdone_grp55_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage23_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage23_subdone_grp20_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage23_subdone_grp56_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage24_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage24_subdone_grp21_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage24_subdone_grp22_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage25_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage26_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage27_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage27_subdone_grp25_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage27_subdone_grp26_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage27_subdone_grp57_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage28_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage28_subdone_grp27_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage28_subdone_grp58_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage29_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage2_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage30_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage31_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage32_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage32_subdone_grp31_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage32_subdone_grp32_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage33_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage34_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage35_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage36_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage37_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage37_subdone_grp37_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage37_subdone_grp38_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage38_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage39_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage3_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage40_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage40_subdone_grp41_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage40_subdone_grp42_done_reg      |   1|   0|    1|          0|
    |ap_block_pp0_stage41_subdone_grp0_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage4_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage5_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage6_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage6_subdone_grp2_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage6_subdone_grp50_done_reg       |   1|   0|    1|          0|
    |ap_block_pp0_stage7_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage8_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_block_pp0_stage9_subdone_grp0_done_reg        |   1|   0|    1|          0|
    |ap_done_reg                                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                          |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg                 |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter1_storemerge_reg_251          |  16|   0|   16|          0|
    |ap_phi_reg_pp0_iter1_storereflowmerge_reg_239    |  16|   0|   16|          0|
    |ap_phi_reg_pp0_iter2_storemerge_reg_251          |  16|   0|   16|          0|
    |ap_phi_reg_pp0_iter2_storereflowmerge_reg_239    |  16|   0|   16|          0|
    |det_reg_4480                                     |  16|   0|   16|          0|
    |gmem_addr_10_reg_3744                            |  64|   0|   64|          0|
    |gmem_addr_11_reg_3751                            |  64|   0|   64|          0|
    |gmem_addr_1_reg_3690                             |  64|   0|   64|          0|
    |gmem_addr_2_reg_3696                             |  64|   0|   64|          0|
    |gmem_addr_3_read_2_reg_3884                      |  16|   0|   16|          0|
    |gmem_addr_3_reg_3702                             |  64|   0|   64|          0|
    |gmem_addr_4_read_1_reg_3894                      |  16|   0|   16|          0|
    |gmem_addr_4_read_2_reg_3900                      |  16|   0|   16|          0|
    |gmem_addr_4_read_reg_3889                        |  16|   0|   16|          0|
    |gmem_addr_4_reg_3708                             |  64|   0|   64|          0|
    |gmem_addr_5_reg_3714                             |  64|   0|   64|          0|
    |gmem_addr_6_reg_3720                             |  64|   0|   64|          0|
    |gmem_addr_7_reg_3726                             |  64|   0|   64|          0|
    |gmem_addr_8_reg_3732                             |  64|   0|   64|          0|
    |gmem_addr_9_reg_3738                             |  64|   0|   64|          0|
    |gmem_addr_reg_3684                               |  64|   0|   64|          0|
    |i_fu_152                                         |   7|   0|    7|          0|
    |icmp_ln18_reg_4119                               |   1|   0|    1|          0|
    |icmp_ln18_reg_4119_pp0_iter1_reg                 |   1|   0|    1|          0|
    |icmp_ln19_reg_3758                               |   1|   0|    1|          0|
    |icmp_ln47_reg_4485                               |   1|   0|    1|          0|
    |icmp_ln47_reg_4485_pp0_iter2_reg                 |   1|   0|    1|          0|
    |indvar458_fu_160                                 |   7|   0|    7|          0|
    |indvar5_fu_148                                   |   7|   0|    7|          0|
    |indvar_flatten4_fu_144                           |  14|   0|   14|          0|
    |it_1_reg_3786                                    |  16|   0|   16|          0|
    |it_4_reg_3934                                    |  16|   0|   16|          0|
    |it_6_reg_4141                                    |  16|   0|   16|          0|
    |it_7_reg_4169                                    |  16|   0|   16|          0|
    |ix_6_reg_4164                                    |  16|   0|   16|          0|
    |ix_7_reg_4192                                    |  16|   0|   16|          0|
    |ix_8_reg_4207                                    |  16|   0|   16|          0|
    |j_fu_164                                         |   7|   0|    7|          0|
    |mul_ln46_reg_4455                                |  26|   0|   26|          0|
    |mul_ln48_1_reg_4500                              |  32|   0|   32|          0|
    |mul_ln49_1_reg_4505                              |  32|   0|   32|          0|
    |reg_263                                          |  16|   0|   16|          0|
    |reg_267                                          |  16|   0|   16|          0|
    |reg_271                                          |  16|   0|   16|          0|
    |reg_275                                          |  16|   0|   16|          0|
    |reg_279                                          |  16|   0|   16|          0|
    |reg_283                                          |  16|   0|   16|          0|
    |reg_287                                          |  16|   0|   16|          0|
    |reg_303                                          |  16|   0|   16|          0|
    |sext_ln33_12_reg_3816                            |  18|   0|   18|          0|
    |sext_ln33_3_reg_3774                             |  18|   0|   18|          0|
    |sext_ln33_7_reg_3806                             |  17|   0|   17|          0|
    |sext_ln33_9_reg_3811                             |  18|   0|   18|          0|
    |sext_ln33_reg_3763                               |  17|   0|   17|          0|
    |sext_ln34_10_reg_3913                            |  18|   0|   18|          0|
    |sext_ln34_14_reg_3951                            |  17|   0|   17|          0|
    |sext_ln34_17_reg_3957                            |  18|   0|   18|          0|
    |sext_ln34_20_reg_4123                            |  17|   0|   17|          0|
    |sext_ln34_23_reg_4128                            |  18|   0|   18|          0|
    |sext_ln34_24_reg_4146                            |  17|   0|   17|          0|
    |sext_ln34_26_reg_4151                            |  18|   0|   18|          0|
    |sext_ln34_3_reg_3945                             |  18|   0|   18|          0|
    |sext_ln34_7_reg_3906                             |  17|   0|   17|          0|
    |sext_ln34_reg_3939                               |  17|   0|   17|          0|
    |sext_ln35_reg_3796                               |  17|   0|   17|          0|
    |sext_ln37_1_reg_3821                             |  26|   0|   26|          0|
    |sext_ln37_2_reg_3840                             |  26|   0|   26|          0|
    |sext_ln37_3_reg_3920                             |  26|   0|   26|          0|
    |sext_ln37_4_reg_3963                             |  26|   0|   26|          0|
    |sext_ln37_5_reg_3992                             |  26|   0|   26|          0|
    |sext_ln37_6_reg_4232                             |  26|   0|   26|          0|
    |sext_ln37_7_reg_4266                             |  26|   0|   26|          0|
    |sext_ln37_8_reg_4300                             |  26|   0|   26|          0|
    |sext_ln37_reg_3780                               |  26|   0|   26|          0|
    |sext_ln38_1_reg_4028                             |  26|   0|   26|          0|
    |sext_ln38_2_reg_4056                             |  26|   0|   26|          0|
    |sext_ln38_3_reg_4133                             |  26|   0|   26|          0|
    |sext_ln38_4_reg_4156                             |  26|   0|   26|          0|
    |sext_ln38_5_reg_4184                             |  26|   0|   26|          0|
    |sext_ln38_6_reg_4313                             |  26|   0|   26|          0|
    |sext_ln38_7_reg_4336                             |  26|   0|   26|          0|
    |sext_ln38_8_reg_4364                             |  26|   0|   26|          0|
    |sext_ln38_reg_4006                               |  26|   0|   26|          0|
    |sext_ln40_1_reg_3829                             |  26|   0|   26|          0|
    |sext_ln40_2_reg_3848                             |  26|   0|   26|          0|
    |sext_ln40_3_reg_3928                             |  26|   0|   26|          0|
    |sext_ln40_4_reg_3971                             |  26|   0|   26|          0|
    |sext_ln40_5_reg_4000                             |  26|   0|   26|          0|
    |sext_ln40_6_reg_4240                             |  26|   0|   26|          0|
    |sext_ln40_7_reg_4294                             |  26|   0|   26|          0|
    |sext_ln40_8_reg_4393                             |  26|   0|   26|          0|
    |sext_ln40_reg_3801                               |  26|   0|   26|          0|
    |sext_ln46_2_reg_4475                             |  32|   0|   32|          0|
    |sext_ln48_2_reg_4515                             |  42|   0|   42|          0|
    |sext_ln48_reg_4489                               |  32|   0|   32|          0|
    |sub_ln33_reg_3769                                |  17|   0|   17|          0|
    |sub_ln34_12_reg_4227                             |  17|   0|   17|          0|
    |sub_ln34_14_reg_4261                             |  17|   0|   17|          0|
    |sub_ln34_reg_3977                                |  17|   0|   17|          0|
    |sub_ln49_reg_4521                                |  32|   0|   32|          0|
    |tmp_10_reg_4099                                  |  16|   0|   16|          0|
    |tmp_11_reg_4104                                  |  16|   0|   16|          0|
    |tmp_12_reg_3879                                  |  16|   0|   16|          0|
    |tmp_13_reg_4114                                  |  16|   0|   16|          0|
    |tmp_1_reg_4036                                   |  16|   0|   16|          0|
    |tmp_20_reg_4217                                  |  16|   0|   16|          0|
    |tmp_23_reg_4274                                  |  16|   0|   16|          0|
    |tmp_24_reg_4064                                  |  16|   0|   16|          0|
    |tmp_25_reg_4284                                  |  16|   0|   16|          0|
    |tmp_26_reg_4256                                  |  16|   0|   16|          0|
    |tmp_27_reg_4069                                  |  16|   0|   16|          0|
    |tmp_28_reg_4331                                  |  16|   0|   16|          0|
    |tmp_2_reg_4013                                   |  16|   0|   16|          0|
    |tmp_32_reg_4326                                  |  16|   0|   16|          0|
    |tmp_33_reg_4414                                  |  16|   0|   16|          0|
    |tmp_35_reg_4404                                  |  16|   0|   16|          0|
    |tmp_37_reg_4372                                  |  16|   0|   16|          0|
    |tmp_3_reg_3835                                   |  16|   0|   16|          0|
    |tmp_4_reg_4051                                   |  16|   0|   16|          0|
    |tmp_reg_3791                                     |  16|   0|   16|          0|
    |tmp_s_reg_3874                                   |  16|   0|   16|          0|
    |trunc_ln3_reg_4377                               |  16|   0|   16|          0|
    |trunc_ln4_reg_4445                               |  16|   0|   16|          0|
    |trunc_ln5_reg_4429                               |  16|   0|   16|          0|
    |trunc_ln6_reg_4450                               |  16|   0|   16|          0|
    |gmem_addr_10_reg_3744                            |  64|  32|   64|          0|
    |gmem_addr_11_reg_3751                            |  64|  32|   64|          0|
    +-------------------------------------------------+----+----+-----+-----------+
    |Total                                            |3140|  64| 3140|          0|
    +-------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+-------------------------+-----+-----+------------+------------------+--------------+
|s_axi_control_AWVALID    |   in|    1|       s_axi|           control|   return void|
|s_axi_control_AWREADY    |  out|    1|       s_axi|           control|   return void|
|s_axi_control_AWADDR     |   in|    4|       s_axi|           control|   return void|
|s_axi_control_WVALID     |   in|    1|       s_axi|           control|   return void|
|s_axi_control_WREADY     |  out|    1|       s_axi|           control|   return void|
|s_axi_control_WDATA      |   in|   32|       s_axi|           control|   return void|
|s_axi_control_WSTRB      |   in|    4|       s_axi|           control|   return void|
|s_axi_control_ARVALID    |   in|    1|       s_axi|           control|   return void|
|s_axi_control_ARREADY    |  out|    1|       s_axi|           control|   return void|
|s_axi_control_ARADDR     |   in|    4|       s_axi|           control|   return void|
|s_axi_control_RVALID     |  out|    1|       s_axi|           control|   return void|
|s_axi_control_RREADY     |   in|    1|       s_axi|           control|   return void|
|s_axi_control_RDATA      |  out|   32|       s_axi|           control|   return void|
|s_axi_control_RRESP      |  out|    2|       s_axi|           control|   return void|
|s_axi_control_BVALID     |  out|    1|       s_axi|           control|   return void|
|s_axi_control_BREADY     |   in|    1|       s_axi|           control|   return void|
|s_axi_control_BRESP      |  out|    2|       s_axi|           control|   return void|
|s_axi_control_r_AWVALID  |   in|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_AWREADY  |  out|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_AWADDR   |   in|    6|       s_axi|         control_r|        scalar|
|s_axi_control_r_WVALID   |   in|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_WREADY   |  out|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_WDATA    |   in|   32|       s_axi|         control_r|        scalar|
|s_axi_control_r_WSTRB    |   in|    4|       s_axi|         control_r|        scalar|
|s_axi_control_r_ARVALID  |   in|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_ARREADY  |  out|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_ARADDR   |   in|    6|       s_axi|         control_r|        scalar|
|s_axi_control_r_RVALID   |  out|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_RREADY   |   in|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_RDATA    |  out|   32|       s_axi|         control_r|        scalar|
|s_axi_control_r_RRESP    |  out|    2|       s_axi|         control_r|        scalar|
|s_axi_control_r_BVALID   |  out|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_BREADY   |   in|    1|       s_axi|         control_r|        scalar|
|s_axi_control_r_BRESP    |  out|    2|       s_axi|         control_r|        scalar|
|ap_clk                   |   in|    1|  ap_ctrl_hs|  lucas_kanade_hls|  return value|
|ap_rst_n                 |   in|    1|  ap_ctrl_hs|  lucas_kanade_hls|  return value|
|interrupt                |  out|    1|  ap_ctrl_hs|  lucas_kanade_hls|  return value|
|m_axi_gmem_AWVALID       |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWREADY       |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWADDR        |  out|   64|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWID          |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWLEN         |  out|    8|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWSIZE        |  out|    3|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWBURST       |  out|    2|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWLOCK        |  out|    2|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWCACHE       |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWPROT        |  out|    3|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWQOS         |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWREGION      |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_AWUSER        |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_WVALID        |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_WREADY        |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_WDATA         |  out|   32|       m_axi|              gmem|       pointer|
|m_axi_gmem_WSTRB         |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_WLAST         |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_WID           |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_WUSER         |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARVALID       |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARREADY       |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARADDR        |  out|   64|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARID          |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARLEN         |  out|    8|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARSIZE        |  out|    3|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARBURST       |  out|    2|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARLOCK        |  out|    2|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARCACHE       |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARPROT        |  out|    3|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARQOS         |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARREGION      |  out|    4|       m_axi|              gmem|       pointer|
|m_axi_gmem_ARUSER        |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_RVALID        |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_RREADY        |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_RDATA         |   in|   32|       m_axi|              gmem|       pointer|
|m_axi_gmem_RLAST         |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_RID           |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_RUSER         |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_RRESP         |   in|    2|       m_axi|              gmem|       pointer|
|m_axi_gmem_BVALID        |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_BREADY        |  out|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_BRESP         |   in|    2|       m_axi|              gmem|       pointer|
|m_axi_gmem_BID           |   in|    1|       m_axi|              gmem|       pointer|
|m_axi_gmem_BUSER         |   in|    1|       m_axi|              gmem|       pointer|
+-------------------------+-----+-----+------------+------------------+--------------+

