###############################################################################
# Created by write_sdc
###############################################################################
current_design uart
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name core_clock -period 10.0000 [get_ports {clk_CPU}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################
