Timing Analyzer report for LSTM_network
Thu May 23 12:24:40 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; LSTM_network                                        ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL010YM164C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  12.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Thu May 23 12:24:38 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.52 MHz ; 39.52 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -5.304 ; -824.221           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 12.768 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.844 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 9.519 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                 ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.304 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.583     ;
; -5.302 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.581     ;
; -5.283 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.562     ;
; -5.281 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.560     ;
; -5.278 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.558     ;
; -5.273 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.556     ;
; -5.268 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.551     ;
; -5.257 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.537     ;
; -5.252 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.535     ;
; -5.247 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.530     ;
; -5.220 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.497     ;
; -5.219 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.496     ;
; -5.215 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.492     ;
; -5.206 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.487     ;
; -5.201 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.485     ;
; -5.199 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.476     ;
; -5.198 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.475     ;
; -5.196 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.476     ;
; -5.196 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.480     ;
; -5.194 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.471     ;
; -5.194 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.474     ;
; -5.187 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.466     ;
; -5.185 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.464     ;
; -5.185 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.466     ;
; -5.177 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.458     ;
; -5.172 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.456     ;
; -5.167 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.447     ;
; -5.167 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.451     ;
; -5.165 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.445     ;
; -5.164 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.445     ;
; -5.161 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.441     ;
; -5.159 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.441     ;
; -5.157 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.439     ;
; -5.156 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.439     ;
; -5.151 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.434     ;
; -5.148 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.426     ;
; -5.147 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.425     ;
; -5.143 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.421     ;
; -5.133 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.416     ;
; -5.128 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.271      ; 25.414     ;
; -5.123 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.271      ; 25.409     ;
; -5.121 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.402     ;
; -5.119 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.397     ;
; -5.119 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.400     ;
; -5.118 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.396     ;
; -5.118 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.399     ;
; -5.117 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.396     ;
; -5.116 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.400     ;
; -5.116 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.397     ;
; -5.115 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.264      ; 25.394     ;
; -5.114 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.392     ;
; -5.114 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.390     ;
; -5.113 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.389     ;
; -5.111 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.391     ;
; -5.111 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.395     ;
; -5.109 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.389     ;
; -5.103 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.380     ;
; -5.102 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.379     ;
; -5.098 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.379     ;
; -5.098 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.375     ;
; -5.097 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.378     ;
; -5.095 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.376     ;
; -5.093 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.369     ;
; -5.092 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.368     ;
; -5.091 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.371     ;
; -5.086 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.369     ;
; -5.081 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.268      ; 25.364     ;
; -5.077 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.359     ;
; -5.076 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.277      ; 25.368     ;
; -5.075 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.355     ;
; -5.074 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.354     ;
; -5.072 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.277      ; 25.364     ;
; -5.070 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.350     ;
; -5.068 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.349     ;
; -5.063 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.341     ;
; -5.062 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.340     ;
; -5.058 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.263      ; 25.336     ;
; -5.055 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.277      ; 25.347     ;
; -5.051 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.277      ; 25.343     ;
; -5.051 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[45] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.327     ;
; -5.049 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[45] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.325     ;
; -5.048 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.330     ;
; -5.047 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.329     ;
; -5.046 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.328     ;
; -5.044 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.326     ;
; -5.042 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.319     ;
; -5.041 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.318     ;
; -5.040 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.269      ; 25.324     ;
; -5.039 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.315     ;
; -5.033 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.267      ; 25.315     ;
; -5.033 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.310     ;
; -5.033 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.313     ;
; -5.032 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.309     ;
; -5.031 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.265      ; 25.311     ;
; -5.030 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[45] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.306     ;
; -5.028 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.270      ; 25.313     ;
; -5.028 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[45] ; clock        ; clock       ; 20.000       ; 0.261      ; 25.304     ;
; -5.028 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.262      ; 25.305     ;
; -5.023 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.266      ; 25.304     ;
; -5.023 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.270      ; 25.308     ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                          ;
+-------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; STATE.IDLE                                    ; STATE.IDLE                                     ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.355 ; STATE.READIN                                  ; STATE.READIN                                   ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.370 ; shiftReg:l0|reg[2][16]                        ; shiftReg:l0|reg[3][16]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.591      ;
; 0.371 ; STATE.S30                                     ; STATE.S31                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 0.593      ;
; 0.371 ; shiftReg:l0|reg[6][23]                        ; shiftReg:l0|reg[7][23]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; shiftReg:l0|reg[7][30]                        ; shiftReg:l0|reg[8][30]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; shiftReg:l0|reg[7][19]                        ; shiftReg:l0|reg[8][19]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; d_flip_flop:f0|q                              ; d_flip_flop:f1|q                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; shiftReg:l0|reg[4][26]                        ; shiftReg:l0|reg[5][26]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.592      ;
; 0.374 ; shiftReg:l0|reg[0][24]                        ; shiftReg:l0|reg[1][24]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.595      ;
; 0.374 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.snan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.594      ;
; 0.376 ; shiftReg:l0|reg[6][13]                        ; shiftReg:l0|reg[7][13]                         ; clock        ; clock       ; 0.000        ; 0.079      ; 0.612      ;
; 0.376 ; shiftReg:l0|reg[5][0]                         ; shiftReg:l0|reg[6][0]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.597      ;
; 0.377 ; shiftReg:l0|reg[4][27]                        ; shiftReg:l0|reg[5][27]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[7][6]                         ; shiftReg:l0|reg[8][6]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][5]                         ; shiftReg:l0|reg[6][5]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][22]                        ; shiftReg:l0|reg[6][22]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][11]                        ; shiftReg:l0|reg[6][11]                         ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.377 ; shiftReg:l0|reg[5][20]                        ; shiftReg:l0|reg[6][20]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[4][9]                         ; shiftReg:l0|reg[5][9]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[6][29]                        ; shiftReg:l0|reg[7][29]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[3][29]                        ; shiftReg:l0|reg[4][29]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[3][27]                        ; shiftReg:l0|reg[4][27]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[6][25]                        ; shiftReg:l0|reg[7][25]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][14]                        ; shiftReg:l0|reg[5][14]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[2][12]                        ; shiftReg:l0|reg[3][12]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[0][12]                        ; shiftReg:l0|reg[1][12]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][14]                        ; shiftReg:l0|reg[6][14]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][12]                        ; shiftReg:l0|reg[6][12]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][16]                        ; shiftReg:l0|reg[6][16]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[2][22]                        ; shiftReg:l0|reg[3][22]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][19]                        ; shiftReg:l0|reg[6][19]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][8]                         ; shiftReg:l0|reg[6][8]                          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][29]                        ; shiftReg:l0|reg[3][29]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[6][15]                        ; shiftReg:l0|reg[7][15]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][15]                        ; shiftReg:l0|reg[6][15]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][15]                        ; shiftReg:l0|reg[3][15]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][4]                         ; shiftReg:l0|reg[3][4]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[7][24]                        ; shiftReg:l0|reg[8][24]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[6][24]                        ; shiftReg:l0|reg[7][24]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][28]                        ; shiftReg:l0|reg[6][28]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[4][19]                        ; shiftReg:l0|reg[5][19]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[6][8]                         ; shiftReg:l0|reg[7][8]                          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.601      ;
; 0.379 ; shiftReg:l0|reg[5][9]                         ; shiftReg:l0|reg[6][9]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][18]                        ; shiftReg:l0|reg[6][18]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][29]                        ; shiftReg:l0|reg[6][29]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[1][27]                        ; shiftReg:l0|reg[2][27]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[4][25]                        ; shiftReg:l0|reg[5][25]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[3][25]                        ; shiftReg:l0|reg[4][25]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[1][22]                        ; shiftReg:l0|reg[2][22]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[0][4]                         ; shiftReg:l0|reg[1][4]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.602      ;
; 0.381 ; shiftReg:l0|reg[5][2]                         ; shiftReg:l0|reg[6][2]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.602      ;
; 0.392 ; shiftReg:l0|reg[7][7]                         ; shiftReg:l0|reg[8][7]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; shiftReg:l0|reg[6][12]                        ; shiftReg:l0|reg[7][12]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; shiftReg:l0|reg[4][17]                        ; shiftReg:l0|reg[5][17]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.613      ;
; 0.393 ; shiftReg:l0|reg[2][7]                         ; shiftReg:l0|reg[3][7]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.614      ;
; 0.478 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.698      ;
; 0.500 ; shiftReg:l0|reg[3][13]                        ; shiftReg:l0|reg[4][13]                         ; clock        ; clock       ; 0.000        ; 0.079      ; 0.736      ;
; 0.504 ; STATE.WAITIN                                  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.ready ; clock        ; clock       ; 0.000        ; 0.065      ; 0.726      ;
; 0.506 ; shiftReg:l0|reg[7][2]                         ; shiftReg:l0|reg[8][2]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.727      ;
; 0.507 ; shiftReg:l0|reg[1][23]                        ; shiftReg:l0|reg[2][23]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.727      ;
; 0.507 ; shiftReg:l0|reg[1][2]                         ; shiftReg:l0|reg[2][2]                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.743      ;
; 0.507 ; shiftReg:l0|reg[3][3]                         ; shiftReg:l0|reg[4][3]                          ; clock        ; clock       ; 0.000        ; 0.457      ; 1.121      ;
; 0.510 ; shiftReg:l0|reg[2][20]                        ; shiftReg:l0|reg[3][20]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.731      ;
; 0.511 ; shiftReg:l0|reg[7][1]                         ; shiftReg:l0|reg[8][1]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.732      ;
; 0.513 ; shiftReg:l0|reg[3][15]                        ; shiftReg:l0|reg[4][15]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][20]                        ; shiftReg:l0|reg[4][20]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][8]                         ; shiftReg:l0|reg[4][8]                          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.735      ;
; 0.513 ; STATE.S24                                     ; STATE.S25                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][16]                        ; shiftReg:l0|reg[4][16]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][5]                         ; shiftReg:l0|reg[4][5]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][24]                        ; shiftReg:l0|reg[4][24]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][11]                        ; shiftReg:l0|reg[4][11]                         ; clock        ; clock       ; 0.000        ; 0.065      ; 0.736      ;
; 0.514 ; shiftReg:l0|reg[4][8]                         ; shiftReg:l0|reg[5][8]                          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.736      ;
; 0.514 ; shiftReg:l0|reg[3][9]                         ; shiftReg:l0|reg[4][9]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[1][18]                        ; shiftReg:l0|reg[2][18]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][18]                        ; shiftReg:l0|reg[4][18]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[4][10]                        ; shiftReg:l0|reg[5][10]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][2]                         ; shiftReg:l0|reg[4][2]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][0]                         ; shiftReg:l0|reg[4][0]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.515 ; shiftReg:l0|reg[3][14]                        ; shiftReg:l0|reg[4][14]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[0][5]                         ; shiftReg:l0|reg[1][5]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][12]                        ; shiftReg:l0|reg[4][12]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][22]                        ; shiftReg:l0|reg[4][22]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][19]                        ; shiftReg:l0|reg[4][19]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[5][21]                        ; shiftReg:l0|reg[6][21]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; STATE.S22                                     ; STATE.S23                                      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][1]                         ; shiftReg:l0|reg[4][1]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.516 ; shiftReg:l0|reg[6][6]                         ; shiftReg:l0|reg[7][6]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.516 ; shiftReg:l0|reg[0][1]                         ; shiftReg:l0|reg[1][1]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.517 ; shiftReg:l0|reg[6][22]                        ; shiftReg:l0|reg[7][22]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.738      ;
; 0.517 ; shiftReg:l0|reg[0][19]                        ; shiftReg:l0|reg[1][19]                         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.519 ; shiftReg:l0|reg[7][8]                         ; shiftReg:l0|reg[8][8]                          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.741      ;
; 0.520 ; shiftReg:l0|reg[7][29]                        ; shiftReg:l0|reg[8][29]                         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.741      ;
; 0.520 ; shiftReg:l0|reg[8][11]                        ; shiftReg:l0|reg[9][11]                         ; clock        ; clock       ; 0.000        ; 0.065      ; 0.742      ;
; 0.520 ; shiftReg:l0|reg[8][8]                         ; shiftReg:l0|reg[9][8]                          ; clock        ; clock       ; 0.000        ; 0.065      ; 0.742      ;
; 0.520 ; shiftReg:l0|reg[6][2]                         ; shiftReg:l0|reg[7][2]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.741      ;
; 0.520 ; shiftReg:l0|reg[8][0]                         ; shiftReg:l0|reg[9][0]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.741      ;
; 0.520 ; shiftReg:l0|reg[5][1]                         ; shiftReg:l0|reg[6][1]                          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.741      ;
+-------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                          ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[12] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[15] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[14] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[20] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[8]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[22] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[23] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[7]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[11] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[10] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[17] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[16] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.768 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[19] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.175      ;
; 12.778 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[13] ; clock        ; clock       ; 20.000       ; -0.071     ; 7.166      ;
; 12.778 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[9]  ; clock        ; clock       ; 20.000       ; -0.071     ; 7.166      ;
; 12.778 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[0]  ; clock        ; clock       ; 20.000       ; -0.071     ; 7.166      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[2]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[28] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[21] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[1]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[29] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[27] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[4]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[18] ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[3]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 12.927 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[6]  ; clock        ; clock       ; 20.000       ; -0.072     ; 7.016      ;
; 13.004 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[0]  ; clock        ; clock       ; 20.000       ; -0.064     ; 6.947      ;
; 13.004 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[23] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.947      ;
; 13.004 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[17] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.947      ;
; 13.004 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[21] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.947      ;
; 13.004 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[11] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.947      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[14] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[21] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[6]  ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[16] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.034 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[20] ; clock        ; clock       ; 20.000       ; -0.073     ; 6.908      ;
; 13.124 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[7]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.819      ;
; 13.135 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[5]  ; clock        ; clock       ; 20.000       ; -0.080     ; 6.800      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[26] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.200 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[24] ; clock        ; clock       ; 20.000       ; -0.074     ; 6.741      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[0]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[1]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[17] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[4]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.272 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[5]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.671      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[15] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[2]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[16] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[14] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[28] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[6]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[12] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[18] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[11] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[8]  ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.344 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[22] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.599      ;
; 13.421 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[3]  ; clock        ; clock       ; 20.000       ; -0.070     ; 6.524      ;
; 13.421 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[2]  ; clock        ; clock       ; 20.000       ; -0.070     ; 6.524      ;
; 13.421 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 20.000       ; -0.070     ; 6.524      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[19] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[16] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[17] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[11] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[10] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[23] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[7]  ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[20] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[8]  ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[22] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[14] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[15] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.457 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[12] ; clock        ; clock       ; 20.000       ; -0.411     ; 6.147      ;
; 13.467 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[0]  ; clock        ; clock       ; 20.000       ; -0.410     ; 6.138      ;
; 13.467 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[9]  ; clock        ; clock       ; 20.000       ; -0.410     ; 6.138      ;
; 13.467 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[13] ; clock        ; clock       ; 20.000       ; -0.410     ; 6.138      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[30] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[31] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[26] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[29] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[27] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[25] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.500 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[24] ; clock        ; clock       ; 20.000       ; -0.072     ; 6.443      ;
; 13.616 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[3]  ; clock        ; clock       ; 20.000       ; -0.411     ; 5.988      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                  ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.844 ; STATE.S37 ; nReg:r3|Q[25] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.066      ;
; 1.844 ; STATE.S37 ; nReg:r3|Q[31] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.066      ;
; 1.844 ; STATE.S37 ; nReg:r3|Q[9]  ; clock        ; clock       ; 0.000        ; 0.065      ; 2.066      ;
; 1.844 ; STATE.S37 ; nReg:r3|Q[26] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.066      ;
; 1.844 ; STATE.S37 ; nReg:r3|Q[12] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.066      ;
; 2.044 ; STATE.S46 ; nReg:r9|Q[14] ; clock        ; clock       ; 0.000        ; 0.090      ; 2.291      ;
; 2.093 ; STATE.S34 ; nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.316      ;
; 2.107 ; STATE.S46 ; nReg:r9|Q[19] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.347      ;
; 2.107 ; STATE.S46 ; nReg:r9|Q[17] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.347      ;
; 2.107 ; STATE.S46 ; nReg:r9|Q[21] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.347      ;
; 2.107 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.347      ;
; 2.171 ; STATE.S37 ; nReg:r3|Q[10] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.393      ;
; 2.212 ; STATE.S46 ; nReg:r9|Q[7]  ; clock        ; clock       ; 0.000        ; 0.088      ; 2.457      ;
; 2.212 ; STATE.S46 ; nReg:r9|Q[6]  ; clock        ; clock       ; 0.000        ; 0.088      ; 2.457      ;
; 2.214 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.087      ; 2.458      ;
; 2.214 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.087      ; 2.458      ;
; 2.217 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.085      ; 2.459      ;
; 2.217 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.085      ; 2.459      ;
; 2.239 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.087      ; 2.483      ;
; 2.239 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.087      ; 2.483      ;
; 2.239 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.087      ; 2.483      ;
; 2.239 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.087      ; 2.483      ;
; 2.262 ; STATE.S46 ; nReg:r9|Q[20] ; clock        ; clock       ; 0.000        ; 0.088      ; 2.507      ;
; 2.269 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.523      ;
; 2.283 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.089      ; 2.529      ;
; 2.293 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.543      ;
; 2.293 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.093      ; 2.543      ;
; 2.309 ; STATE.S46 ; nReg:r9|Q[15] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.557      ;
; 2.332 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.580      ;
; 2.332 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.580      ;
; 2.332 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.580      ;
; 2.332 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.580      ;
; 2.332 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.091      ; 2.580      ;
; 2.355 ; STATE.S35 ; nReg:r1|Q[25] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.578      ;
; 2.355 ; STATE.S35 ; nReg:r1|Q[24] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.578      ;
; 2.355 ; STATE.S35 ; nReg:r1|Q[31] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.578      ;
; 2.355 ; STATE.S35 ; nReg:r1|Q[26] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.578      ;
; 2.355 ; STATE.S35 ; nReg:r1|Q[30] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.578      ;
; 2.364 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.615      ;
; 2.405 ; STATE.S37 ; nReg:r3|Q[24] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.619      ;
; 2.405 ; STATE.S37 ; nReg:r3|Q[27] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.619      ;
; 2.405 ; STATE.S37 ; nReg:r3|Q[29] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.619      ;
; 2.405 ; STATE.S37 ; nReg:r3|Q[30] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.619      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[19] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[18] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[16] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[20] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[22] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.458 ; STATE.S34 ; nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.682      ;
; 2.465 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.086      ; 2.708      ;
; 2.465 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.086      ; 2.708      ;
; 2.465 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.086      ; 2.708      ;
; 2.465 ; STATE.S46 ; nReg:r8|Q[19] ; clock        ; clock       ; 0.000        ; 0.086      ; 2.708      ;
; 2.465 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.086      ; 2.708      ;
; 2.489 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.086      ; 2.732      ;
; 2.489 ; STATE.S46 ; nReg:r9|Q[5]  ; clock        ; clock       ; 0.000        ; 0.086      ; 2.732      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[6]  ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[11] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[8]  ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.492 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.745      ;
; 2.527 ; STATE.S46 ; nReg:r8|Q[29] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.771      ;
; 2.527 ; STATE.S46 ; nReg:r8|Q[27] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.771      ;
; 2.527 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.771      ;
; 2.527 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.771      ;
; 2.537 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.089      ; 2.783      ;
; 2.582 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.099      ; 2.838      ;
; 2.674 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.098      ; 2.929      ;
; 2.674 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.098      ; 2.929      ;
; 2.674 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.098      ; 2.929      ;
; 2.674 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.098      ; 2.929      ;
; 2.713 ; STATE.S34 ; nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.938      ;
; 2.713 ; STATE.S34 ; nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.938      ;
; 2.713 ; STATE.S34 ; nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.938      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[17] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[4]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[19] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[23] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[1]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[5]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[13] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.714 ; STATE.S37 ; nReg:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.066      ; 2.937      ;
; 2.808 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.095      ; 3.060      ;
; 2.808 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.095      ; 3.060      ;
; 2.808 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.095      ; 3.060      ;
; 2.808 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.095      ; 3.060      ;
; 2.808 ; STATE.S46 ; nReg:r8|Q[14] ; clock        ; clock       ; 0.000        ; 0.095      ; 3.060      ;
; 2.868 ; STATE.S37 ; nReg:r3|Q[7]  ; clock        ; clock       ; 0.000        ; 0.067      ; 3.092      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.11 MHz ; 44.11 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.672 ; -295.985          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.296 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 13.522 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.677 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 9.546 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                  ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.672 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.933     ;
; -2.671 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.932     ;
; -2.650 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.910     ;
; -2.649 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.909     ;
; -2.630 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.890     ;
; -2.629 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.889     ;
; -2.618 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.878     ;
; -2.617 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.877     ;
; -2.593 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.859     ;
; -2.590 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.856     ;
; -2.571 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.836     ;
; -2.569 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.829     ;
; -2.568 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.828     ;
; -2.568 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.833     ;
; -2.567 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.248      ; 22.830     ;
; -2.558 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.248      ; 22.821     ;
; -2.558 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.823     ;
; -2.557 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.248      ; 22.820     ;
; -2.551 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.816     ;
; -2.548 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.813     ;
; -2.545 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.807     ;
; -2.539 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.804     ;
; -2.536 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.801     ;
; -2.536 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.249      ; 22.800     ;
; -2.534 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.794     ;
; -2.533 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.793     ;
; -2.525 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.787     ;
; -2.517 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.777     ;
; -2.516 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.245      ; 22.776     ;
; -2.516 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.249      ; 22.780     ;
; -2.513 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.775     ;
; -2.504 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.249      ; 22.768     ;
; -2.490 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.755     ;
; -2.488 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.750     ;
; -2.488 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.750     ;
; -2.487 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.752     ;
; -2.484 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.746     ;
; -2.480 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.741     ;
; -2.479 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.740     ;
; -2.479 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.253      ; 22.747     ;
; -2.476 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.253      ; 22.744     ;
; -2.466 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.727     ;
; -2.466 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.727     ;
; -2.464 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.726     ;
; -2.462 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.723     ;
; -2.455 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.720     ;
; -2.455 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.249      ; 22.719     ;
; -2.453 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.718     ;
; -2.452 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.717     ;
; -2.448 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.261      ; 22.724     ;
; -2.446 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.707     ;
; -2.446 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.707     ;
; -2.446 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.707     ;
; -2.445 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.706     ;
; -2.445 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.261      ; 22.721     ;
; -2.444 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.252      ; 22.711     ;
; -2.444 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.710     ;
; -2.444 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.710     ;
; -2.443 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.709     ;
; -2.442 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.703     ;
; -2.438 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.703     ;
; -2.435 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.700     ;
; -2.434 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.695     ;
; -2.434 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.695     ;
; -2.430 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.691     ;
; -2.429 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.691     ;
; -2.426 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.260      ; 22.701     ;
; -2.423 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.260      ; 22.698     ;
; -2.422 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.687     ;
; -2.422 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.687     ;
; -2.421 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.686     ;
; -2.420 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.249      ; 22.684     ;
; -2.419 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 20.000       ; 0.244      ; 22.678     ;
; -2.415 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.243      ; 22.673     ;
; -2.414 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.243      ; 22.672     ;
; -2.412 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.247      ; 22.674     ;
; -2.406 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.260      ; 22.681     ;
; -2.406 ; STATE.S7  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.248      ; 22.669     ;
; -2.406 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[41] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.672     ;
; -2.406 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[41] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.672     ;
; -2.405 ; STATE.S7  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.248      ; 22.668     ;
; -2.403 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.249      ; 22.667     ;
; -2.403 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.260      ; 22.678     ;
; -2.402 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.667     ;
; -2.402 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.667     ;
; -2.401 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.667     ;
; -2.401 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.666     ;
; -2.398 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.251      ; 22.664     ;
; -2.397 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 20.000       ; 0.243      ; 22.655     ;
; -2.394 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.260      ; 22.669     ;
; -2.393 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.242      ; 22.650     ;
; -2.392 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.242      ; 22.649     ;
; -2.391 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.260      ; 22.666     ;
; -2.390 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.655     ;
; -2.390 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.655     ;
; -2.389 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.654     ;
; -2.385 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.646     ;
; -2.385 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.246      ; 22.646     ;
; -2.384 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[41] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.649     ;
; -2.384 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[41] ; clock        ; clock       ; 20.000       ; 0.250      ; 22.649     ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                           ;
+-------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; STATE.IDLE                                    ; STATE.IDLE                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.511      ;
; 0.310 ; STATE.READIN                                  ; STATE.READIN                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.336 ; shiftReg:l0|reg[2][16]                        ; shiftReg:l0|reg[3][16]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; STATE.S30                                     ; STATE.S31                                      ; clock        ; clock       ; 0.000        ; 0.058      ; 0.539      ;
; 0.337 ; shiftReg:l0|reg[4][26]                        ; shiftReg:l0|reg[5][26]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[6][23]                        ; shiftReg:l0|reg[7][23]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[7][30]                        ; shiftReg:l0|reg[8][30]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[7][19]                        ; shiftReg:l0|reg[8][19]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; d_flip_flop:f0|q                              ; d_flip_flop:f1|q                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf   ; clock        ; clock       ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; shiftReg:l0|reg[0][24]                        ; shiftReg:l0|reg[1][24]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.540      ;
; 0.339 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.snan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.341 ; shiftReg:l0|reg[6][25]                        ; shiftReg:l0|reg[7][25]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.542      ;
; 0.341 ; shiftReg:l0|reg[2][15]                        ; shiftReg:l0|reg[3][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.543      ;
; 0.341 ; shiftReg:l0|reg[6][13]                        ; shiftReg:l0|reg[7][13]                         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.556      ;
; 0.341 ; shiftReg:l0|reg[5][0]                         ; shiftReg:l0|reg[6][0]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.542      ;
; 0.342 ; shiftReg:l0|reg[3][29]                        ; shiftReg:l0|reg[4][29]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[4][27]                        ; shiftReg:l0|reg[5][27]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[7][6]                         ; shiftReg:l0|reg[8][6]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][5]                         ; shiftReg:l0|reg[6][5]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[6][24]                        ; shiftReg:l0|reg[7][24]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][22]                        ; shiftReg:l0|reg[6][22]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][11]                        ; shiftReg:l0|reg[6][11]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.544      ;
; 0.342 ; shiftReg:l0|reg[5][20]                        ; shiftReg:l0|reg[6][20]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[4][9]                         ; shiftReg:l0|reg[5][9]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][9]                         ; shiftReg:l0|reg[6][9]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[6][29]                        ; shiftReg:l0|reg[7][29]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[2][29]                        ; shiftReg:l0|reg[3][29]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[3][27]                        ; shiftReg:l0|reg[4][27]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[4][25]                        ; shiftReg:l0|reg[5][25]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[6][15]                        ; shiftReg:l0|reg[7][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.545      ;
; 0.343 ; shiftReg:l0|reg[5][15]                        ; shiftReg:l0|reg[6][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.545      ;
; 0.343 ; shiftReg:l0|reg[2][12]                        ; shiftReg:l0|reg[3][12]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[0][12]                        ; shiftReg:l0|reg[1][12]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][12]                        ; shiftReg:l0|reg[6][12]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[2][22]                        ; shiftReg:l0|reg[3][22]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][19]                        ; shiftReg:l0|reg[6][19]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][8]                         ; shiftReg:l0|reg[6][8]                          ; clock        ; clock       ; 0.000        ; 0.058      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[4][14]                        ; shiftReg:l0|reg[5][14]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][14]                        ; shiftReg:l0|reg[6][14]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[2][4]                         ; shiftReg:l0|reg[3][4]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[7][24]                        ; shiftReg:l0|reg[8][24]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][28]                        ; shiftReg:l0|reg[6][28]                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][16]                        ; shiftReg:l0|reg[6][16]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[4][19]                        ; shiftReg:l0|reg[5][19]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[6][8]                         ; shiftReg:l0|reg[7][8]                          ; clock        ; clock       ; 0.000        ; 0.058      ; 0.546      ;
; 0.344 ; shiftReg:l0|reg[5][18]                        ; shiftReg:l0|reg[6][18]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[5][29]                        ; shiftReg:l0|reg[6][29]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[1][27]                        ; shiftReg:l0|reg[2][27]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[3][25]                        ; shiftReg:l0|reg[4][25]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[0][4]                         ; shiftReg:l0|reg[1][4]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.345 ; shiftReg:l0|reg[1][22]                        ; shiftReg:l0|reg[2][22]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[5][2]                         ; shiftReg:l0|reg[6][2]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.547      ;
; 0.355 ; shiftReg:l0|reg[6][12]                        ; shiftReg:l0|reg[7][12]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.556      ;
; 0.355 ; shiftReg:l0|reg[4][17]                        ; shiftReg:l0|reg[5][17]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.556      ;
; 0.356 ; shiftReg:l0|reg[7][7]                         ; shiftReg:l0|reg[8][7]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.557      ;
; 0.356 ; shiftReg:l0|reg[2][7]                         ; shiftReg:l0|reg[3][7]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.557      ;
; 0.431 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.631      ;
; 0.448 ; STATE.WAITIN                                  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.ready ; clock        ; clock       ; 0.000        ; 0.057      ; 0.649      ;
; 0.451 ; shiftReg:l0|reg[3][13]                        ; shiftReg:l0|reg[4][13]                         ; clock        ; clock       ; 0.000        ; 0.070      ; 0.665      ;
; 0.456 ; shiftReg:l0|reg[1][2]                         ; shiftReg:l0|reg[2][2]                          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.671      ;
; 0.462 ; shiftReg:l0|reg[3][15]                        ; shiftReg:l0|reg[4][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.664      ;
; 0.462 ; shiftReg:l0|reg[3][8]                         ; shiftReg:l0|reg[4][8]                          ; clock        ; clock       ; 0.000        ; 0.058      ; 0.664      ;
; 0.462 ; shiftReg:l0|reg[7][2]                         ; shiftReg:l0|reg[8][2]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.663      ;
; 0.463 ; shiftReg:l0|reg[3][16]                        ; shiftReg:l0|reg[4][16]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][5]                         ; shiftReg:l0|reg[4][5]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][24]                        ; shiftReg:l0|reg[4][24]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][20]                        ; shiftReg:l0|reg[4][20]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[1][18]                        ; shiftReg:l0|reg[2][18]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][18]                        ; shiftReg:l0|reg[4][18]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[4][10]                        ; shiftReg:l0|reg[5][10]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][2]                         ; shiftReg:l0|reg[4][2]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; STATE.S24                                     ; STATE.S25                                      ; clock        ; clock       ; 0.000        ; 0.058      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][14]                        ; shiftReg:l0|reg[4][14]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[0][5]                         ; shiftReg:l0|reg[1][5]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][22]                        ; shiftReg:l0|reg[4][22]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][19]                        ; shiftReg:l0|reg[4][19]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][11]                        ; shiftReg:l0|reg[4][11]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.666      ;
; 0.464 ; shiftReg:l0|reg[3][9]                         ; shiftReg:l0|reg[4][9]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[5][21]                        ; shiftReg:l0|reg[6][21]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][0]                         ; shiftReg:l0|reg[4][0]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][1]                         ; shiftReg:l0|reg[4][1]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[6][6]                         ; shiftReg:l0|reg[7][6]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][12]                        ; shiftReg:l0|reg[4][12]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[0][19]                        ; shiftReg:l0|reg[1][19]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[2][20]                        ; shiftReg:l0|reg[3][20]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; STATE.S22                                     ; STATE.S23                                      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[0][1]                         ; shiftReg:l0|reg[1][1]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[3][3]                         ; shiftReg:l0|reg[4][3]                          ; clock        ; clock       ; 0.000        ; 0.416      ; 1.026      ;
; 0.467 ; shiftReg:l0|reg[7][8]                         ; shiftReg:l0|reg[8][8]                          ; clock        ; clock       ; 0.000        ; 0.058      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[7][15]                        ; shiftReg:l0|reg[8][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
; 0.468 ; shiftReg:l0|reg[8][29]                        ; shiftReg:l0|reg[9][29]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[7][29]                        ; shiftReg:l0|reg[8][29]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[8][15]                        ; shiftReg:l0|reg[9][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
; 0.468 ; shiftReg:l0|reg[0][15]                        ; shiftReg:l0|reg[1][15]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
; 0.468 ; shiftReg:l0|reg[8][6]                         ; shiftReg:l0|reg[9][6]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[5][24]                        ; shiftReg:l0|reg[6][24]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[8][16]                        ; shiftReg:l0|reg[9][16]                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[6][9]                         ; shiftReg:l0|reg[7][9]                          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[8][13]                        ; shiftReg:l0|reg[9][13]                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
+-------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[12] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[15] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[14] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[20] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[8]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[22] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[23] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[7]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[11] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[10] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[17] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[16] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.522 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[19] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.432      ;
; 13.552 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[13] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.402      ;
; 13.552 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[9]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.402      ;
; 13.552 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[0]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.402      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[2]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[28] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[21] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[1]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[29] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[27] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[4]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[18] ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[3]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.677 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[6]  ; clock        ; clock       ; 20.000       ; -0.061     ; 6.277      ;
; 13.731 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[0]  ; clock        ; clock       ; 20.000       ; -0.057     ; 6.227      ;
; 13.731 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[23] ; clock        ; clock       ; 20.000       ; -0.057     ; 6.227      ;
; 13.731 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[17] ; clock        ; clock       ; 20.000       ; -0.057     ; 6.227      ;
; 13.731 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[21] ; clock        ; clock       ; 20.000       ; -0.057     ; 6.227      ;
; 13.731 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[11] ; clock        ; clock       ; 20.000       ; -0.057     ; 6.227      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[14] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[21] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[6]  ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[16] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.781 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[20] ; clock        ; clock       ; 20.000       ; -0.063     ; 6.171      ;
; 13.847 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[7]  ; clock        ; clock       ; 20.000       ; -0.062     ; 6.106      ;
; 13.862 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[5]  ; clock        ; clock       ; 20.000       ; -0.069     ; 6.084      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[26] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.921 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[24] ; clock        ; clock       ; 20.000       ; -0.064     ; 6.030      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[0]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[1]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[17] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[4]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 13.998 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[5]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.955      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[15] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[2]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[16] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[14] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[28] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[6]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[12] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[18] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[11] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[8]  ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.072 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[22] ; clock        ; clock       ; 20.000       ; -0.062     ; 5.881      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[19] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[16] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[17] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[11] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[10] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[23] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[7]  ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[20] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[8]  ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[22] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[14] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[15] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.128 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[12] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.511      ;
; 14.132 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[3]  ; clock        ; clock       ; 20.000       ; -0.059     ; 5.824      ;
; 14.132 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[2]  ; clock        ; clock       ; 20.000       ; -0.059     ; 5.824      ;
; 14.132 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 20.000       ; -0.059     ; 5.824      ;
; 14.158 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[0]  ; clock        ; clock       ; 20.000       ; -0.376     ; 5.481      ;
; 14.158 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[9]  ; clock        ; clock       ; 20.000       ; -0.376     ; 5.481      ;
; 14.158 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[13] ; clock        ; clock       ; 20.000       ; -0.376     ; 5.481      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[30] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[31] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[26] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[29] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[27] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[25] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.208 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[24] ; clock        ; clock       ; 20.000       ; -0.063     ; 5.744      ;
; 14.285 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[3]  ; clock        ; clock       ; 20.000       ; -0.376     ; 5.354      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.677 ; STATE.S37 ; nReg:r3|Q[25] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.879      ;
; 1.677 ; STATE.S37 ; nReg:r3|Q[9]  ; clock        ; clock       ; 0.000        ; 0.058      ; 1.879      ;
; 1.677 ; STATE.S37 ; nReg:r3|Q[31] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.879      ;
; 1.677 ; STATE.S37 ; nReg:r3|Q[26] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.879      ;
; 1.677 ; STATE.S37 ; nReg:r3|Q[12] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.879      ;
; 1.859 ; STATE.S46 ; nReg:r9|Q[14] ; clock        ; clock       ; 0.000        ; 0.082      ; 2.085      ;
; 1.910 ; STATE.S34 ; nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.058      ; 2.112      ;
; 1.914 ; STATE.S46 ; nReg:r9|Q[19] ; clock        ; clock       ; 0.000        ; 0.076      ; 2.134      ;
; 1.914 ; STATE.S46 ; nReg:r9|Q[17] ; clock        ; clock       ; 0.000        ; 0.076      ; 2.134      ;
; 1.914 ; STATE.S46 ; nReg:r9|Q[21] ; clock        ; clock       ; 0.000        ; 0.076      ; 2.134      ;
; 1.914 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.076      ; 2.134      ;
; 1.992 ; STATE.S37 ; nReg:r3|Q[10] ; clock        ; clock       ; 0.000        ; 0.057      ; 2.193      ;
; 2.009 ; STATE.S46 ; nReg:r9|Q[7]  ; clock        ; clock       ; 0.000        ; 0.082      ; 2.235      ;
; 2.009 ; STATE.S46 ; nReg:r9|Q[6]  ; clock        ; clock       ; 0.000        ; 0.082      ; 2.235      ;
; 2.013 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.237      ;
; 2.013 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.237      ;
; 2.018 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.240      ;
; 2.018 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.240      ;
; 2.042 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.266      ;
; 2.042 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.266      ;
; 2.042 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.266      ;
; 2.042 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.266      ;
; 2.057 ; STATE.S46 ; nReg:r9|Q[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.282      ;
; 2.072 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.090      ; 2.306      ;
; 2.078 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.305      ;
; 2.089 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.085      ; 2.318      ;
; 2.089 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.085      ; 2.318      ;
; 2.101 ; STATE.S46 ; nReg:r9|Q[15] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.329      ;
; 2.121 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.348      ;
; 2.121 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.348      ;
; 2.121 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.348      ;
; 2.121 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.348      ;
; 2.121 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.083      ; 2.348      ;
; 2.147 ; STATE.S35 ; nReg:r1|Q[25] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.350      ;
; 2.147 ; STATE.S35 ; nReg:r1|Q[24] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.350      ;
; 2.147 ; STATE.S35 ; nReg:r1|Q[31] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.350      ;
; 2.147 ; STATE.S35 ; nReg:r1|Q[26] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.350      ;
; 2.147 ; STATE.S35 ; nReg:r1|Q[30] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.350      ;
; 2.150 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.086      ; 2.380      ;
; 2.191 ; STATE.S37 ; nReg:r3|Q[24] ; clock        ; clock       ; 0.000        ; 0.051      ; 2.386      ;
; 2.191 ; STATE.S37 ; nReg:r3|Q[27] ; clock        ; clock       ; 0.000        ; 0.051      ; 2.386      ;
; 2.191 ; STATE.S37 ; nReg:r3|Q[29] ; clock        ; clock       ; 0.000        ; 0.051      ; 2.386      ;
; 2.191 ; STATE.S37 ; nReg:r3|Q[30] ; clock        ; clock       ; 0.000        ; 0.051      ; 2.386      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[19] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[18] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[16] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[22] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[20] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.256 ; STATE.S34 ; nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.060      ; 2.460      ;
; 2.258 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.079      ; 2.481      ;
; 2.258 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.079      ; 2.481      ;
; 2.258 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.079      ; 2.481      ;
; 2.258 ; STATE.S46 ; nReg:r8|Q[19] ; clock        ; clock       ; 0.000        ; 0.079      ; 2.481      ;
; 2.258 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.079      ; 2.481      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[6]  ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[11] ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[8]  ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.269 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.088      ; 2.501      ;
; 2.277 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.079      ; 2.500      ;
; 2.277 ; STATE.S46 ; nReg:r9|Q[5]  ; clock        ; clock       ; 0.000        ; 0.079      ; 2.500      ;
; 2.307 ; STATE.S46 ; nReg:r8|Q[29] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.531      ;
; 2.307 ; STATE.S46 ; nReg:r8|Q[27] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.531      ;
; 2.307 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.531      ;
; 2.307 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.531      ;
; 2.314 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.538      ;
; 2.352 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.092      ; 2.588      ;
; 2.438 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.090      ; 2.672      ;
; 2.438 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.090      ; 2.672      ;
; 2.438 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.090      ; 2.672      ;
; 2.438 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.090      ; 2.672      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[17] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[4]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[19] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[23] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[1]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[5]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[13] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.480 ; STATE.S37 ; nReg:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.059      ; 2.683      ;
; 2.485 ; STATE.S34 ; nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.689      ;
; 2.485 ; STATE.S34 ; nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.689      ;
; 2.485 ; STATE.S34 ; nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.689      ;
; 2.573 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.804      ;
; 2.573 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.804      ;
; 2.573 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.804      ;
; 2.573 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.804      ;
; 2.573 ; STATE.S46 ; nReg:r8|Q[14] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.804      ;
; 2.604 ; STATE.S37 ; nReg:r3|Q[7]  ; clock        ; clock       ; 0.000        ; 0.060      ; 2.808      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 5.426 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 15.624 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.009 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 9.344 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                 ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.426 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.719     ;
; 5.427 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.718     ;
; 5.441 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.704     ;
; 5.442 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.703     ;
; 5.451 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.695     ;
; 5.452 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.694     ;
; 5.457 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.694     ;
; 5.461 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.690     ;
; 5.463 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.688     ;
; 5.472 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.679     ;
; 5.476 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.675     ;
; 5.478 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.673     ;
; 5.482 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.670     ;
; 5.486 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.666     ;
; 5.488 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.664     ;
; 5.510 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.636     ;
; 5.510 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.637     ;
; 5.511 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.635     ;
; 5.511 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.635     ;
; 5.512 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.634     ;
; 5.515 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.631     ;
; 5.525 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.622     ;
; 5.525 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.141      ; 14.623     ;
; 5.526 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.620     ;
; 5.526 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.141      ; 14.622     ;
; 5.527 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.619     ;
; 5.527 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.618     ;
; 5.528 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.617     ;
; 5.529 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.616     ;
; 5.530 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.138      ; 14.615     ;
; 5.530 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.616     ;
; 5.535 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.141      ; 14.613     ;
; 5.536 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.611     ;
; 5.537 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.610     ;
; 5.537 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.610     ;
; 5.538 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.609     ;
; 5.540 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.607     ;
; 5.541 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.611     ;
; 5.541 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.151      ; 14.617     ;
; 5.545 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.607     ;
; 5.545 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.151      ; 14.613     ;
; 5.547 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.605     ;
; 5.549 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.597     ;
; 5.550 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.596     ;
; 5.551 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.601     ;
; 5.552 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.600     ;
; 5.552 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.600     ;
; 5.556 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.151      ; 14.602     ;
; 5.556 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.147      ; 14.598     ;
; 5.558 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.593     ;
; 5.560 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.151      ; 14.598     ;
; 5.560 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.591     ;
; 5.560 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.147      ; 14.594     ;
; 5.560 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.583     ;
; 5.560 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.583     ;
; 5.562 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.589     ;
; 5.562 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.147      ; 14.592     ;
; 5.564 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.587     ;
; 5.564 ; STATE.S20 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.587     ;
; 5.566 ; STATE.S17 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.144      ; 14.585     ;
; 5.566 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.586     ;
; 5.566 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.580     ;
; 5.566 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[9]  ; clock        ; clock       ; 20.000       ; 0.152      ; 14.593     ;
; 5.567 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.585     ;
; 5.567 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.585     ;
; 5.567 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.139      ; 14.579     ;
; 5.568 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.146      ; 14.585     ;
; 5.570 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[9]  ; clock        ; clock       ; 20.000       ; 0.152      ; 14.589     ;
; 5.572 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.146      ; 14.581     ;
; 5.574 ; STATE.S34 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.146      ; 14.579     ;
; 5.575 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.568     ;
; 5.575 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.568     ;
; 5.576 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[19] ; clock        ; clock       ; 20.000       ; 0.146      ; 14.577     ;
; 5.577 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[51] ; clock        ; clock       ; 20.000       ; 0.146      ; 14.576     ;
; 5.577 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[19] ; clock        ; clock       ; 20.000       ; 0.146      ; 14.576     ;
; 5.580 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.572     ;
; 5.584 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.568     ;
; 5.584 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[45] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.559     ;
; 5.585 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 20.000       ; 0.137      ; 14.559     ;
; 5.585 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 20.000       ; 0.137      ; 14.559     ;
; 5.586 ; STATE.S36 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.566     ;
; 5.586 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[45] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.557     ;
; 5.594 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.141      ; 14.554     ;
; 5.595 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.552     ;
; 5.596 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[16] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.551     ;
; 5.596 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[41] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.556     ;
; 5.597 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.555     ;
; 5.597 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[41] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.555     ;
; 5.599 ; STATE.S33 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[16] ; clock        ; clock       ; 20.000       ; 0.140      ; 14.548     ;
; 5.599 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[45] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.544     ;
; 5.601 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[45] ; clock        ; clock       ; 20.000       ; 0.136      ; 14.542     ;
; 5.601 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[17] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.551     ;
; 5.601 ; STATE.S7  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[18] ; clock        ; clock       ; 20.000       ; 0.141      ; 14.547     ;
; 5.601 ; STATE.S15 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[50] ; clock        ; clock       ; 20.000       ; 0.137      ; 14.543     ;
; 5.602 ; STATE.S7  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[18] ; clock        ; clock       ; 20.000       ; 0.141      ; 14.546     ;
; 5.603 ; STATE.S44 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[51] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.549     ;
; 5.609 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[50] ; clock        ; clock       ; 20.000       ; 0.143      ; 14.541     ;
; 5.609 ; STATE.S32 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[45] ; clock        ; clock       ; 20.000       ; 0.137      ; 14.535     ;
; 5.610 ; STATE.S37 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[48] ; clock        ; clock       ; 20.000       ; 0.142      ; 14.539     ;
; 5.611 ; STATE.S29 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[41] ; clock        ; clock       ; 20.000       ; 0.145      ; 14.541     ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                          ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; STATE.IDLE                                    ; STATE.IDLE                                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; STATE.READIN                                  ; STATE.READIN                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; shiftReg:l0|reg[2][16]                        ; shiftReg:l0|reg[3][16]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; STATE.S30                                     ; STATE.S31                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[6][23]                        ; shiftReg:l0|reg[7][23]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[7][19]                        ; shiftReg:l0|reg[8][19]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; d_flip_flop:f0|q                              ; d_flip_flop:f1|q                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[4][26]                        ; shiftReg:l0|reg[5][26]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[7][30]                        ; shiftReg:l0|reg[8][30]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.inf  ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.inf  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; shiftReg:l0|reg[6][25]                        ; shiftReg:l0|reg[7][25]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; shiftReg:l0|reg[0][24]                        ; shiftReg:l0|reg[1][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; shiftReg:l0|reg[5][5]                         ; shiftReg:l0|reg[6][5]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][12]                        ; shiftReg:l0|reg[6][12]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][16]                        ; shiftReg:l0|reg[6][16]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.snan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.snan ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; shiftReg:l0|reg[5][22]                        ; shiftReg:l0|reg[6][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][19]                        ; shiftReg:l0|reg[6][19]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][8]                         ; shiftReg:l0|reg[6][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[4][9]                         ; shiftReg:l0|reg[5][9]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[6][13]                        ; shiftReg:l0|reg[7][13]                        ; clock        ; clock       ; 0.000        ; 0.045      ; 0.325      ;
; 0.196 ; shiftReg:l0|reg[5][0]                         ; shiftReg:l0|reg[6][0]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; shiftReg:l0|reg[2][29]                        ; shiftReg:l0|reg[3][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[3][29]                        ; shiftReg:l0|reg[4][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[4][25]                        ; shiftReg:l0|reg[5][25]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[6][15]                        ; shiftReg:l0|reg[7][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[0][12]                        ; shiftReg:l0|reg[1][12]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[7][24]                        ; shiftReg:l0|reg[8][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][14]                        ; shiftReg:l0|reg[6][14]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[2][15]                        ; shiftReg:l0|reg[3][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][11]                        ; shiftReg:l0|reg[6][11]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.319      ;
; 0.197 ; shiftReg:l0|reg[5][20]                        ; shiftReg:l0|reg[6][20]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][18]                        ; shiftReg:l0|reg[6][18]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; shiftReg:l0|reg[6][29]                        ; shiftReg:l0|reg[7][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[4][27]                        ; shiftReg:l0|reg[5][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][15]                        ; shiftReg:l0|reg[6][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[7][6]                         ; shiftReg:l0|reg[8][6]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[4][14]                        ; shiftReg:l0|reg[5][14]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][12]                        ; shiftReg:l0|reg[3][12]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[6][24]                        ; shiftReg:l0|reg[7][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][28]                        ; shiftReg:l0|reg[6][28]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[2][22]                        ; shiftReg:l0|reg[3][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[4][19]                        ; shiftReg:l0|reg[5][19]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][29]                        ; shiftReg:l0|reg[6][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[3][27]                        ; shiftReg:l0|reg[4][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[1][27]                        ; shiftReg:l0|reg[2][27]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[3][25]                        ; shiftReg:l0|reg[4][25]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[6][8]                         ; shiftReg:l0|reg[7][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[5][9]                         ; shiftReg:l0|reg[6][9]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[2][4]                         ; shiftReg:l0|reg[3][4]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[1][22]                        ; shiftReg:l0|reg[2][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; shiftReg:l0|reg[5][2]                         ; shiftReg:l0|reg[6][2]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.201 ; shiftReg:l0|reg[0][4]                         ; shiftReg:l0|reg[1][4]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.204 ; shiftReg:l0|reg[6][12]                        ; shiftReg:l0|reg[7][12]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; shiftReg:l0|reg[4][17]                        ; shiftReg:l0|reg[5][17]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; shiftReg:l0|reg[7][7]                         ; shiftReg:l0|reg[8][7]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; shiftReg:l0|reg[2][7]                         ; shiftReg:l0|reg[3][7]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.327      ;
; 0.246 ; shiftReg:l0|reg[3][3]                         ; shiftReg:l0|reg[4][3]                         ; clock        ; clock       ; 0.000        ; 0.249      ; 0.579      ;
; 0.253 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.qnan ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.qnan ; clock        ; clock       ; 0.000        ; 0.036      ; 0.373      ;
; 0.259 ; shiftReg:l0|reg[3][13]                        ; shiftReg:l0|reg[4][13]                        ; clock        ; clock       ; 0.000        ; 0.044      ; 0.387      ;
; 0.260 ; shiftReg:l0|reg[1][23]                        ; shiftReg:l0|reg[2][23]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; shiftReg:l0|reg[3][31]                        ; shiftReg:l0|reg[4][31]                        ; clock        ; clock       ; 0.000        ; 0.238      ; 0.583      ;
; 0.261 ; shiftReg:l0|reg[7][2]                         ; shiftReg:l0|reg[8][2]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; shiftReg:l0|reg[7][1]                         ; shiftReg:l0|reg[8][1]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; shiftReg:l0|reg[2][20]                        ; shiftReg:l0|reg[3][20]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; shiftReg:l0|reg[1][2]                         ; shiftReg:l0|reg[2][2]                         ; clock        ; clock       ; 0.000        ; 0.045      ; 0.391      ;
; 0.264 ; shiftReg:l0|reg[4][8]                         ; shiftReg:l0|reg[5][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; shiftReg:l0|reg[6][22]                        ; shiftReg:l0|reg[7][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; shiftReg:l0|reg[3][16]                        ; shiftReg:l0|reg[4][16]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][15]                        ; shiftReg:l0|reg[4][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][5]                         ; shiftReg:l0|reg[4][5]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][24]                        ; shiftReg:l0|reg[4][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][22]                        ; shiftReg:l0|reg[4][22]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][19]                        ; shiftReg:l0|reg[4][19]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][20]                        ; shiftReg:l0|reg[4][20]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][8]                         ; shiftReg:l0|reg[4][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][9]                         ; shiftReg:l0|reg[4][9]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[1][18]                        ; shiftReg:l0|reg[2][18]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; shiftReg:l0|reg[3][2]                         ; shiftReg:l0|reg[4][2]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; STATE.S24                                     ; STATE.S25                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[0][5]                         ; shiftReg:l0|reg[1][5]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][11]                        ; shiftReg:l0|reg[4][11]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.389      ;
; 0.267 ; shiftReg:l0|reg[3][18]                        ; shiftReg:l0|reg[4][18]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; STATE.S22                                     ; STATE.S23                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[5][21]                        ; shiftReg:l0|reg[6][21]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[4][10]                        ; shiftReg:l0|reg[5][10]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][0]                         ; shiftReg:l0|reg[4][0]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][1]                         ; shiftReg:l0|reg[4][1]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][12]                        ; shiftReg:l0|reg[4][12]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[0][19]                        ; shiftReg:l0|reg[1][19]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[0][1]                         ; shiftReg:l0|reg[1][1]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; shiftReg:l0|reg[6][6]                         ; shiftReg:l0|reg[7][6]                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; shiftReg:l0|reg[3][14]                        ; shiftReg:l0|reg[4][14]                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; shiftReg:l0|reg[7][8]                         ; shiftReg:l0|reg[8][8]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; shiftReg:l0|reg[1][10]                        ; shiftReg:l0|reg[2][10]                        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.388      ;
; 0.269 ; shiftReg:l0|reg[5][1]                         ; shiftReg:l0|reg[6][1]                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; shiftReg:l0|reg[8][29]                        ; shiftReg:l0|reg[9][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; shiftReg:l0|reg[7][29]                        ; shiftReg:l0|reg[8][29]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; shiftReg:l0|reg[7][15]                        ; shiftReg:l0|reg[8][15]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; shiftReg:l0|reg[5][24]                        ; shiftReg:l0|reg[6][24]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                           ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[12] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[20] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[22] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[23] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[7]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[10] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[17] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[16] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.624 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[19] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.341      ;
; 15.637 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[13] ; clock        ; clock       ; 20.000       ; -0.041     ; 4.329      ;
; 15.637 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[9]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.329      ;
; 15.637 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[0]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.329      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[28] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[21] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[1]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[29] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[27] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[4]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[18] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[3]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.732 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r1|Q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.233      ;
; 15.786 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[0]  ; clock        ; clock       ; 20.000       ; -0.037     ; 4.184      ;
; 15.786 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[23] ; clock        ; clock       ; 20.000       ; -0.037     ; 4.184      ;
; 15.786 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[17] ; clock        ; clock       ; 20.000       ; -0.037     ; 4.184      ;
; 15.786 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[21] ; clock        ; clock       ; 20.000       ; -0.037     ; 4.184      ;
; 15.786 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[11] ; clock        ; clock       ; 20.000       ; -0.037     ; 4.184      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[28] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[21] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[16] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[18] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[22] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.808 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[20] ; clock        ; clock       ; 20.000       ; -0.042     ; 4.157      ;
; 15.868 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[5]  ; clock        ; clock       ; 20.000       ; -0.047     ; 4.092      ;
; 15.870 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[7]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.096      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[26] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[30] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[25] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[31] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[27] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[28] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[29] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.920 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[24] ; clock        ; clock       ; 20.000       ; -0.044     ; 4.043      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[0]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[13] ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[1]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[23] ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[3]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[19] ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[17] ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[4]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 15.961 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[5]  ; clock        ; clock       ; 20.000       ; -0.041     ; 4.005      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[15] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[2]  ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[16] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[14] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[28] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[6]  ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[12] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[18] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[11] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[8]  ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.009 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[22] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.955      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[19] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[16] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[17] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[11] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[10] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[23] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[7]  ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[20] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[8]  ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[22] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[14] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[15] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.057 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[12] ; clock        ; clock       ; 20.000       ; -0.226     ; 3.724      ;
; 16.061 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[3]  ; clock        ; clock       ; 20.000       ; -0.039     ; 3.907      ;
; 16.061 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[2]  ; clock        ; clock       ; 20.000       ; -0.039     ; 3.907      ;
; 16.061 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r0|Q[1]  ; clock        ; clock       ; 20.000       ; -0.039     ; 3.907      ;
; 16.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[0]  ; clock        ; clock       ; 20.000       ; -0.225     ; 3.712      ;
; 16.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[9]  ; clock        ; clock       ; 20.000       ; -0.225     ; 3.712      ;
; 16.070 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.sign_rnd ; nReg:r1|Q[13] ; clock        ; clock       ; 20.000       ; -0.225     ; 3.712      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[30] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[31] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[26] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[29] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[27] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[25] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.104 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r2|Q[24] ; clock        ; clock       ; 20.000       ; -0.043     ; 3.860      ;
; 16.164 ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_2.ready    ; nReg:r3|Q[29] ; clock        ; clock       ; 20.000       ; -0.047     ; 3.796      ;
+--------+---------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.009 ; STATE.S37 ; nReg:r3|Q[25] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; STATE.S37 ; nReg:r3|Q[9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; STATE.S37 ; nReg:r3|Q[31] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; STATE.S37 ; nReg:r3|Q[26] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; STATE.S37 ; nReg:r3|Q[12] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.130      ;
; 1.126 ; STATE.S34 ; nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.251      ;
; 1.133 ; STATE.S46 ; nReg:r9|Q[14] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.274      ;
; 1.172 ; STATE.S46 ; nReg:r9|Q[19] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.310      ;
; 1.172 ; STATE.S46 ; nReg:r9|Q[17] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.310      ;
; 1.172 ; STATE.S46 ; nReg:r9|Q[21] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.310      ;
; 1.172 ; STATE.S46 ; nReg:r9|Q[18] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.310      ;
; 1.179 ; STATE.S37 ; nReg:r3|Q[10] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.302      ;
; 1.228 ; STATE.S46 ; nReg:r9|Q[7]  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.369      ;
; 1.228 ; STATE.S46 ; nReg:r9|Q[6]  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.369      ;
; 1.234 ; STATE.S46 ; nReg:r9|Q[8]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.374      ;
; 1.234 ; STATE.S46 ; nReg:r9|Q[9]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.374      ;
; 1.238 ; STATE.S46 ; nReg:r9|Q[13] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.376      ;
; 1.238 ; STATE.S46 ; nReg:r9|Q[10] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.376      ;
; 1.251 ; STATE.S46 ; nReg:r9|Q[20] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.392      ;
; 1.255 ; STATE.S46 ; nReg:r9|Q[1]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.394      ;
; 1.255 ; STATE.S46 ; nReg:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.394      ;
; 1.255 ; STATE.S46 ; nReg:r9|Q[2]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.394      ;
; 1.255 ; STATE.S46 ; nReg:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.394      ;
; 1.262 ; STATE.S46 ; nReg:r8|Q[13] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.405      ;
; 1.262 ; STATE.S46 ; nReg:r8|Q[9]  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.405      ;
; 1.270 ; STATE.S46 ; nReg:r9|Q[22] ; clock        ; clock       ; 0.000        ; 0.064      ; 1.418      ;
; 1.283 ; STATE.S46 ; nReg:r9|Q[25] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.426      ;
; 1.291 ; STATE.S46 ; nReg:r9|Q[15] ; clock        ; clock       ; 0.000        ; 0.055      ; 1.430      ;
; 1.293 ; STATE.S46 ; nReg:r8|Q[23] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.435      ;
; 1.293 ; STATE.S46 ; nReg:r9|Q[23] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.435      ;
; 1.293 ; STATE.S46 ; nReg:r9|Q[28] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.435      ;
; 1.293 ; STATE.S46 ; nReg:r8|Q[28] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.435      ;
; 1.293 ; STATE.S46 ; nReg:r8|Q[16] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.435      ;
; 1.311 ; STATE.S35 ; nReg:r1|Q[25] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.433      ;
; 1.311 ; STATE.S35 ; nReg:r1|Q[24] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.433      ;
; 1.311 ; STATE.S35 ; nReg:r1|Q[31] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.433      ;
; 1.311 ; STATE.S35 ; nReg:r1|Q[26] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.433      ;
; 1.311 ; STATE.S35 ; nReg:r1|Q[30] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.433      ;
; 1.313 ; STATE.S37 ; nReg:r3|Q[24] ; clock        ; clock       ; 0.000        ; 0.033      ; 1.430      ;
; 1.313 ; STATE.S37 ; nReg:r3|Q[27] ; clock        ; clock       ; 0.000        ; 0.033      ; 1.430      ;
; 1.313 ; STATE.S37 ; nReg:r3|Q[29] ; clock        ; clock       ; 0.000        ; 0.033      ; 1.430      ;
; 1.313 ; STATE.S37 ; nReg:r3|Q[30] ; clock        ; clock       ; 0.000        ; 0.033      ; 1.430      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[19] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[18] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[16] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[22] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[20] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.317 ; STATE.S34 ; nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.441      ;
; 1.326 ; STATE.S46 ; nReg:r9|Q[12] ; clock        ; clock       ; 0.000        ; 0.062      ; 1.472      ;
; 1.366 ; STATE.S46 ; nReg:r8|Q[25] ; clock        ; clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.366 ; STATE.S46 ; nReg:r8|Q[4]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.366 ; STATE.S46 ; nReg:r8|Q[5]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.366 ; STATE.S46 ; nReg:r8|Q[19] ; clock        ; clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.366 ; STATE.S46 ; nReg:r8|Q[2]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.370 ; STATE.S46 ; nReg:r9|Q[26] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.510      ;
; 1.370 ; STATE.S46 ; nReg:r9|Q[5]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.510      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[26] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[17] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[11] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[8]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[0]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[15] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.396 ; STATE.S46 ; nReg:r8|Q[12] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.541      ;
; 1.404 ; STATE.S46 ; nReg:r8|Q[29] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.544      ;
; 1.404 ; STATE.S46 ; nReg:r8|Q[27] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.544      ;
; 1.404 ; STATE.S46 ; nReg:r8|Q[30] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.544      ;
; 1.404 ; STATE.S46 ; nReg:r8|Q[24] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.544      ;
; 1.414 ; STATE.S46 ; nReg:r9|Q[30] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.556      ;
; 1.451 ; STATE.S46 ; nReg:r9|Q[11] ; clock        ; clock       ; 0.000        ; 0.066      ; 1.601      ;
; 1.456 ; STATE.S34 ; nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.581      ;
; 1.456 ; STATE.S34 ; nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.581      ;
; 1.456 ; STATE.S34 ; nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 1.581      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[17] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[4]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[19] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[23] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[1]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[5]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[13] ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.469 ; STATE.S37 ; nReg:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.593      ;
; 1.476 ; STATE.S46 ; nReg:r8|Q[7]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.623      ;
; 1.476 ; STATE.S46 ; nReg:r8|Q[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.623      ;
; 1.476 ; STATE.S46 ; nReg:r8|Q[31] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.623      ;
; 1.476 ; STATE.S46 ; nReg:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.623      ;
; 1.552 ; STATE.S37 ; nReg:r3|Q[7]  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.676      ;
; 1.562 ; STATE.S46 ; nReg:r8|Q[22] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.706      ;
; 1.562 ; STATE.S46 ; nReg:r8|Q[20] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.706      ;
; 1.562 ; STATE.S46 ; nReg:r8|Q[21] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.706      ;
; 1.562 ; STATE.S46 ; nReg:r8|Q[18] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.706      ;
; 1.562 ; STATE.S46 ; nReg:r8|Q[14] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.706      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.304   ; 0.178 ; 12.768   ; 1.009   ; 9.344               ;
;  clock           ; -5.304   ; 0.178 ; 12.768   ; 1.009   ; 9.344               ;
; Design-wide TNS  ; -824.221 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; -824.221 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdone         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1095     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu May 23 12:24:37 2024
Info: Command: quartus_sta LSTM -c LSTM_network
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.304            -824.221 clock 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clock 
Info (332146): Worst-case recovery slack is 12.768
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.768               0.000 clock 
Info (332146): Worst-case removal slack is 1.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.844               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 9.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.519               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.672
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.672            -295.985 clock 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 clock 
Info (332146): Worst-case recovery slack is 13.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.522               0.000 clock 
Info (332146): Worst-case removal slack is 1.677
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.677               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 9.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.546               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.426               0.000 clock 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clock 
Info (332146): Worst-case recovery slack is 15.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.624               0.000 clock 
Info (332146): Worst-case removal slack is 1.009
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.009               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 9.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.344               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4816 megabytes
    Info: Processing ended: Thu May 23 12:24:40 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


