\begin{table}[ht!]
\centering
\caption{Utilização de recursos da FPGA pelo Accelerator para cada DNN}
\label{tab:5-vivado-accelerator}
\begin{tabular}{lrrrr}
\toprule
 & Logic LUTs & FFs & RAMB36 & DSP Blocks \\
DNN &  &  &  &  \\
\midrule
$D_1$ &       4428 & 5360 &     74 &         27 \\
$D_2$ &       3923 & 5307 &     34 &         27 \\
$D_3$ &       4343 & 5333 &     72 &         27 \\
$D_4$ &       4358 & 5351 &     72 &         27 \\
$S_1$ &       2821 & 3618 &     35 &         18 \\
$S_2$ &       3171 & 3640 &     73 &         18 \\
\bottomrule
\end{tabular}
\end{table}
