<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:31.3031</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7028164</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 메모리 장치</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICES</inventionTitleEng><openDate>2024.09.10</openDate><openNumber>10-2024-0135007</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D 메모리 장치 및 이를 형성하는 방법의 실시예가 개시된다. 일 예에서, 3D 메모리 장치는 다층 적층 구조체를 포함하며, 다층 적층 구조체는 복수의 교대로 적층된 전도층 및 유전체층을 포함한다. 3D 메모리 장치는 다층 적층 구조 위의 반도체층 및 다층 적층 구조체와 반도체층을 관통하는 복수의 채널 구조체를 더 포함한다. 각각의 채널 구조체의 제1 단부는 반도체층 내에 위치되고, 복수의 채널 구조체의 제1 단부들은 서로 정렬된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.23</internationOpenDate><internationOpenNumber>WO2024103569</internationOpenNumber><internationalApplicationDate>2023.03.02</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/079247</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(three-dimensional, 3D) 메모리 장치를 형성하기 위한 방법으로서,반도체 구조체를 제공하는 단계 — 상기 반도체 구조체는 다층 적층 구조체, 상기 다층 적층 구조체 위의 제1 반도체층, 상기 제1 반도체층 위의 유전체층, 및 상기 유전체층 위의 기판을 포함하고, 상기 다층 적층 구조체는 복수의 교대로 적층된 전도층 및 유전체층을 포함하며, 상기 반도체 구조체는 상기 다층 적층 구조체, 상기 제1 반도체층, 상기 유전체층 및 상기 기판을 관통하는 복수의 채널 구조체를 더 포함함 —; 상기 유전체층을 노출시키기 위해 상기 기판을 제거하는 단계; 상기 유전체층과 상기 채널 구조체의 각각의 일부를 제거하는 단계; 및 상기 제1 반도체층 위에 제2 반도체층을 증착하는 단계를 포함하며,상기 채널 구조체는 상기 제2 반도체층에 전기적으로 결합되는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,각각의 특정 채널 구조체에 좁은 부분을 형성하기 위해 상기 채널 구조체의 각각을 처리하는 단계를 더 포함하며, 상기 각각의 특정 채널 구조체의 좁은 부분은 상기 특정 채널 구조체의 다른 부분보다 더 작은 임계 치수를 갖는,3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 각각의 특정 채널 구조체의 좁은 부분 내에 각각의 반도체 플러그를 형성하는 단계를 더 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 채널 구조체의 각각은 유전체 필러층(filler layer), 반도체 채널층 및 채널 필름을 포함하며, 상기 채널 필름은 터널링층(tunneling layer), 저장층 및 차단층을 포함하는,3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 유전체층과 상기 채널 구조체의 각각의 일부를 제거하는 단계는, 상기 유전체층의 일부와 상기 각각의 채널 구조체의 채널 필름의 일부를 제거하기 위해 상기 채널 구조체와 상기 유전체층을 식각하는 단계; 및 상기 유전체층의 나머지 부분을 넘어 연장되는 각각의 채널 구조체의 반도체 채널층의 일부를 제거하는 단계를 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 유전체층과 상기 채널 구조체의 각각의 일부를 제거하는 단계는, 상기 각각의 채널 구조체의 반도체 채널층의 나머지 부분이 상기 제1 반도체층을 넘어 연장되도록 상기 각각의 채널 구조체의 유전체 필러층과 상기 유전체층의 나머지 부분을 식각하는 단계를 더 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 유전체층과 상기 채널 구조체의 각각의 일부를 제거하는 단계는,상기 각각의 채널 구조체의 유전체 필러층의 나머지 부분의 상단 표면이 상기 제1 반도체층의 상단 표면 아래에 있도록 상기 각각의 채널 구조체의 유전체 필러층과 상기 유전체층의 나머지 부분을 식각하는 단계를 더 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서,상기 유전체층과 상기 채널 구조체의 각각의 일부를 제거하는 단계는,상기 유전체층 위에 차단층을 증착하는 단계 — 상기 채널 구조체 중 하나 이상의 일부는 상기 차단층을 넘어 연장됨 —; 및 상기 차단층을 넘어 연장되는 채널 구조체 중 하나 이상의 일부를 제거하는 단계를 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 유전체층과 상기 채널 구조체의 각각의 일부를 제거하는 단계는,상기 유전체층을 노출시키기 위해 상기 차단층을 제거하는 단계; 상기 제1 반도체층을 노출시키기 위해 상기 유전체층을 제거하는 단계; 및상기 각각의 채널 구조체의 반도체 채널층의 나머지 부분이 상기 제1 반도체층을 넘어 연장되도록 상기 채널 구조체의 각각의 나머지 부분을 식각하는 단계를 더 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 제1 반도체층 위에 상기 제2 반도체층을 증착하는 단계는,화학적 기상 증착(chemical vapor deposition, CVD) 방법을 사용하여 상기 제2 반도체층을 증착하는 단계를 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서,상기 제1 반도체층 위에 상기 제2 반도체층을 증착하는 단계 전에, 상기 3차원 메모리 장치를 형성하기 위한 방법은,상기 유전체층의 유전체 재료가 상기 채널 구조체의 각각을 부분적으로 채우도록 상기 제1 반도체층 위에 상기 유전체층을 증착하는 단계; 및 상기 채널 구조체의 각각에 유전체 밀봉 구조체를 형성하기 위해 상기 유전체층과 상기 채널 구조체의 각각을 부분적으로 채우는 유전체 재료를 식각하는 단계를 더 포함하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서,복합 반도체층을 생성하기 위해 상기 제1 반도체층과 상기 제2 반도체층의 레이저 어닐링(annealing)을 수행하는 단계를 더 포함하며, 상기 채널 구조체의 각각의 나머지 부분은 상기 복합 반도체층 내로 관통하는, 3차원 메모리 장치를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>13. 3차원(3D) 메모리 장치로서,다층 적층 구조체 — 상기 다층 적층 구조체는 복수의 교대로 적층된 전도층 및 유전체층을 포함함 —; 상기 다층 적층 구조체 위의 반도체층; 및 상기 다층 적층 구조체와 상기 반도체층을 관통하는 복수의 채널 구조체를 포함하며, 각각의 채널 구조체의 제1 단부는 상기 반도체층 내부에 위치되고, 상기 복수의 채널 구조체의 제1 단부들은 서로 정렬되는,3차원 메모리 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,각각의 특정 채널 구조체는 좁은 부분을 포함하며, 상기 각각의 특정 채널 구조체의 좁은 부분은 상기 특정 채널 구조체의 제1 단부에 증착되고 상기 반도체층에 의해 측면으로 둘러싸여 있으며, 상기 각각의 특정 채널 구조체의 좁은 부분은 상기 특정 채널 구조체의 다른 부분보다 더 작은 임계 치수를 갖는,3차원 메모리 장치.</claim></claimInfo><claimInfo><claim>15. 제13항 내지 제14항 중 어느 한 항에 있어서,상기 3D 메모리 장치는 상기 각각의 특정 채널 구조체의 제2 단부에 증착된 복수의 제1 반도체 플러그를 더 포함하는,3차원 메모리 장치.</claim></claimInfo><claimInfo><claim>16. 제13항 내지 제15항 중 어느 한 항에 있어서,상기 채널 구조체의 각각은 유전체 필러층, 반도체 채널층 및 채널 필름을 포함하며, 상기 채널 필름은 터널링층, 저장층 및 차단층을 포함하는,3차원 메모리 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 각각의 채널 구조체의 유전체 필러층의 상단 표면은 각각의 채널 구조체의 반도체 채널층 및 채널 필름의 상단 표면 아래에 있는,3차원 메모리 장치.</claim></claimInfo><claimInfo><claim>18. 제13항 내지 제17항 중 어느 한 항에 있어서,유전체 밀봉 구조체는 상기 채널 구조체의 각각의 제1 단부에 있는 상기 채널 구조체의 각각의 내부에 증착되고, 각각의 제2 반도체 플러그는 상기 채널 구조체의 각각의 유전체 밀봉 구조체 위에 증착되는,3차원 메모리 장치.</claim></claimInfo><claimInfo><claim>19. 시스템으로서,제어기; 및상기 제어기에 결합된 3차원(3D) 메모리 장치를 포함하며,상기 제어기는 상기 3D 메모리 장치를 제어하도록 구성되고, 상기 3D 메모리 장치는, 다층 적층 구조체 — 상기 다층 적층 구조체는 복수의 교대로 적층된 전도층 및 유전체층을 포함함 —;  상기 다층 적층 구조체 위의 반도체층; 및  상기 다층 적층 구조체와 상기 반도체층을 관통하는 복수의 채널 구조체 를 포함하며,  각각의 채널 구조체의 제1 단부는 상기 반도체층 내부에 위치되고, 상기 복수의 채널 구조체의 제1 단부들은 실질적으로 서로 정렬되는,시스템.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,각각의 특정 채널 구조체는 좁은 부분을 포함하며, 상기 각각의 특정 채널 구조체의 좁은 부분은 상기 특정 채널 구조체의 제1 단부에 증착되고 상기 반도체층에 의해 측면으로 둘러싸여 있으며, 상기 각각의 특정 채널 구조체의 좁은 부분은 상기 특정 채널 구조체의 다른 부분보다 더 작은 임계 치수를 갖는,시스템.</claim></claimInfo><claimInfo><claim>21. 제19항 내지 제20항 중 어느 한 항에 있어서,상기 3D 메모리 장치는 상기 각각의 특정 채널 구조체의 제2 단부에 증착된 복수의 제1 반도체 플러그를 더 포함하는,시스템.</claim></claimInfo><claimInfo><claim>22. 제19항 내지 제22항 중 어느 한 항에 있어서,상기 제어기는 상보형 금속 산화 반도체(complementary metal-oxide-semiconductor, CMOS) 회로를 포함하는,시스템.</claim></claimInfo><claimInfo><claim>23. 제19항 내지 제22항 중 어느 한 항에 있어서,상기 채널 구조체의 각각은 유전체 필러층, 반도체 채널층 및 채널 필름을 포함하며, 상기 채널 필름은 터널링층, 저장층 및 차단층을 포함하는,시스템.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 각각의 채널 구조체의 유전체 필러층의 상단 표면은 상기 각각의 채널 구조체의 반도체 채널층 및 채널 필름의 상단 표면 아래에 있는,시스템.</claim></claimInfo><claimInfo><claim>25. 제19항 내지 제24항 중 어느 한 항에 있어서,유전체 밀봉 구조체는 상기 채널 구조체의 각각의 제1 단부에 있는 상기 채널 구조체의 각각의 내부에 증착되고, 각각의 제2 반도체 플러그는 상기 채널 구조체의 각각의 유전체 밀봉 구조체 위에 증착되는,시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHANG, Mingkang</engName><name>장 밍캉</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>XIAO, Liang</engName><name>샤오 량</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHAO, Yi</engName><name>자오 이</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>WU, Shu</engName><name>우 수</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHOU, Wenbin</engName><name>저우 원빈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.11.16</priorityApplicationDate><priorityApplicationNumber>202211461085.4</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.22</receiptDate><receiptNumber>1-1-2024-0916762-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.22</receiptDate><receiptNumber>1-1-2024-0916461-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.08.22</receiptDate><receiptNumber>1-1-2024-0916761-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.23</receiptDate><receiptNumber>1-5-2024-0138300-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.19</receiptDate><receiptNumber>9-5-2025-0470797-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>1-1-2025-0775285-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>1-1-2025-0775286-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247028164.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931d5ee70f056b2e1c78ea8736d8cdce8c56e05356caec13e967dc1cb574c6304e59a95d173a9add1bae55d1d4642381e320680fd9d90f677e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbed3ba128b257e588b3dd9dc9701abd4c7af737da5a112f9b876349e31ff784e44734f802677c1e9a6d42afee2e1549337ebb43063c6c7ac</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>