//oanab
//19 oct 2007
csl_bitrange br(8,1);
csl_unit u1{
    csl_port p1(output,br);
    csl_port clk(input);
    u1(){ }
};
csl_unit u2{
    csl_port p2(input,br);
    csl_port clk(input);
    u2(){}
};
csl_unit top{
    csl_signal data(wire,br),clk;
    u1 u1(.p1(data),.clk(clk));
    u2 u2(.p2(data),.clk(clk));
    top(){
         clk.set_attr(clock);}
};