#  Implementaci贸n de la Unidad de Control en la M谩quina BLUE

La BLUE es una **m谩quina s铆ncrona**, es decir, opera con un **reloj maestro** que emite pulsos en intervalos regulares (cada 125 nanosegundos). Su unidad de control se implementa con **tres biestables principales**:

## 1. RUN (Arranque)
- Tipo: Biestable **Set-Reset (S-R)**
- Funci贸n: Controla si la CPU est谩 en ejecuci贸n.
- Se activa (`Q = 1`) con el bot贸n `START`.
- Se desactiva (`Q = 0`) con:
  - El bot贸n `STOP`
  - La instrucci贸n `HALT`
  - Un **overflow aritm茅tico**

## 2. STATE (Estado)
- Tipo: Biestable **D**
- Determina el estado de la CPU:
  - `Fetch` (b煤squeda)
  - `Execute` (ejecuci贸n)

## 3. CLOCK (Reloj)
- Tipo: Biestable **Set-Reset**
- Controla el inicio y propagaci贸n de pulsos temporales (cada ciclo tiene 8 pasos de 125 ns)
- Se activa tras presionar `START` y genera una secuencia de pulsos

---

#  Ciclo de B煤squeda (Fetch Cycle)

Se activa cuando:
- `RUN` est谩 en `ON`
- `STATE` est谩 en modo `Fetch`

## Pulso a Pulso:
1. **Pulso 1**:  
   - El contenido del **PC** se copia a:
     - **MAR** (registro de direcciones de memoria)
     - **Registro Z** de la ALU  
   - Se inicia lectura de memoria

2. **Pulso 2**:  
   - Se coloca `+1` en el **registro Y** de la ALU

3. **Pulso 3**:  
   - Se realiza la suma `PC + 1`

4. **Pulso 4**:  
   - Se actualiza el **PC** con el resultado (PC incrementado)

5. **Pulso 5**:  
   - El dato de memoria va al **MBR** (registro buffer)

6. **Pulso 6**:  
   - El MBR se copia al **IR** (registro de instrucci贸n)
   - Comienza la decodificaci贸n

7. **Pulso 7 y 8**:  
   - Tiempo donde la memoria no est谩 disponible
   - Algunas instrucciones se finalizan aqu铆:
     - `HALT`, `NOP`, `JMP`, `JMA`, `SRJ`, `CSA`, `NOT`, `RAL`

---

# И Ejemplo de Ejecuci贸n

1. **PC = 300**  
   - Direcci贸n con instrucci贸n `Codop = 1`, direcci贸n = 940  
   - Se carga dato = 3 desde memoria a AC (acumulador)

2. **PC = 301**  
   - Instrucci贸n `Codop = 5`, direcci贸n = 941  
   - Suma `dato(2) + AC(3) = 5`

3. **PC = 302**  
   - Instrucci贸n `Codop = 2`, direcci贸n = 941  
   - Guarda el contenido del AC (5) en la direcci贸n 941

---

# М Instrucciones de Dos Ciclos

Estas requieren **dos accesos a memoria**:
- Primer ciclo: traer la instrucci贸n
- Segundo ciclo: operar con datos de memoria

## Instrucciones que requieren ciclo de ejecuci贸n:
- `LDA` (load)
- `STA` (store)
- `ADD` (suma)
- `XOR` (operaci贸n l贸gica)
- `AND` (operaci贸n l贸gica)
- `IOR` (OR l贸gico)

> Estas instrucciones acceden a memoria para buscar o almacenar datos.
