Timing Analyzer report for uart
Mon Jun 12 23:46:09 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   0.2%      ;
;     Processor 4            ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 441.31 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.266 ; -23.697            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -32.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.266 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.198      ;
; -1.266 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.198      ;
; -1.237 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.169      ;
; -1.237 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.169      ;
; -1.204 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.136      ;
; -1.203 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.135      ;
; -1.192 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.124      ;
; -1.191 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 2.123      ;
; -1.054 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.987      ;
; -1.044 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.977      ;
; -1.000 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.933      ;
; -0.998 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.931      ;
; -0.944 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.877      ;
; -0.942 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.875      ;
; -0.940 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.873      ;
; -0.937 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.870      ;
; -0.919 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.851      ;
; -0.915 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.848      ;
; -0.913 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.846      ;
; -0.911 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.844      ;
; -0.908 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.842      ;
; -0.908 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.842      ;
; -0.908 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.842      ;
; -0.908 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.842      ;
; -0.891 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.823      ;
; -0.891 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.823      ;
; -0.890 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.823      ;
; -0.885 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.817      ;
; -0.884 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.816      ;
; -0.882 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.815      ;
; -0.881 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.814      ;
; -0.880 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.813      ;
; -0.879 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.811      ;
; -0.879 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.811      ;
; -0.879 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.812      ;
; -0.879 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.812      ;
; -0.878 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.811      ;
; -0.878 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.811      ;
; -0.870 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.803      ;
; -0.868 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.801      ;
; -0.866 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.799      ;
; -0.861 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.794      ;
; -0.860 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.793      ;
; -0.860 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.793      ;
; -0.860 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.793      ;
; -0.860 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.793      ;
; -0.860 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.793      ;
; -0.857 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 2.143      ;
; -0.856 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.788      ;
; -0.855 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.787      ;
; -0.850 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.782      ;
; -0.850 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.782      ;
; -0.847 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; -0.077     ; 1.765      ;
; -0.844 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.776      ;
; -0.842 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.775      ;
; -0.841 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.774      ;
; -0.834 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.767      ;
; -0.833 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.765      ;
; -0.832 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.765      ;
; -0.831 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 2.117      ;
; -0.831 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.764      ;
; -0.824 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.757      ;
; -0.818 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.751      ;
; -0.818 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.751      ;
; -0.806 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.738      ;
; -0.805 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.737      ;
; -0.800 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.732      ;
; -0.800 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.732      ;
; -0.800 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.732      ;
; -0.795 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.728      ;
; -0.791 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.724      ;
; -0.773 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.772 ; transmitter:uart_tx|data[0]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 2.058      ;
; -0.771 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.705      ;
; -0.771 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.705      ;
; -0.771 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.705      ;
; -0.771 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.705      ;
; -0.771 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.704      ;
; -0.763 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 1.695      ;
; -0.751 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 2.037      ;
; -0.744 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.677      ;
; -0.743 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.062     ; 1.676      ;
; -0.740 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.673      ;
; -0.740 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.673      ;
; -0.738 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.671      ;
; -0.713 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.291      ; 1.999      ;
; -0.710 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.643      ;
; -0.694 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.693 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 1.626      ;
; -0.687 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.620      ;
; -0.687 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.620      ;
; -0.687 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.620      ;
; -0.687 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.620      ;
; -0.678 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.611      ;
; -0.677 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.610      ;
; -0.675 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[2]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.608      ;
; -0.675 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[0]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.608      ;
; -0.675 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[1]     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.608      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                               ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; receiver:uart_rx|temp_data[3]   ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|temp_data[2]   ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|temp_data[1]   ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|temp_data[0]   ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|ready          ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.436 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.023      ;
; 0.561 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.575 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.580 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.599 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.818      ;
; 0.603 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.822      ;
; 0.606 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.825      ;
; 0.612 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.831      ;
; 0.647 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.866      ;
; 0.650 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.869      ;
; 0.693 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.280      ;
; 0.707 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.926      ;
; 0.712 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.932      ;
; 0.715 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.935      ;
; 0.730 ; transmitter:uart_tx|data[1]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.317      ;
; 0.733 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.953      ;
; 0.733 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.952      ;
; 0.746 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.965      ;
; 0.747 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.966      ;
; 0.750 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.969      ;
; 0.751 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.970      ;
; 0.768 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.355      ;
; 0.775 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.994      ;
; 0.780 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.999      ;
; 0.780 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.000      ;
; 0.782 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.001      ;
; 0.806 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.393      ;
; 0.819 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.038      ;
; 0.827 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.046      ;
; 0.828 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.047      ;
; 0.832 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.836 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.055      ;
; 0.855 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.075      ;
; 0.856 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.076      ;
; 0.857 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.077      ;
; 0.873 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.092      ;
; 0.874 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.461      ;
; 0.881 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.099      ;
; 0.882 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.101      ;
; 0.886 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.104      ;
; 0.900 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.119      ;
; 0.906 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.493      ;
; 0.924 ; transmitter:uart_tx|data[3]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.511      ;
; 0.929 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.163      ;
; 0.944 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.947 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.950 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.950 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.962 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.182      ;
; 0.964 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.184      ;
; 0.964 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.993 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.212      ;
; 0.998 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.217      ;
; 1.000 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.587      ;
; 1.006 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.224      ;
; 1.011 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.229      ;
; 1.011 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.230      ;
; 1.011 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.230      ;
; 1.015 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.234      ;
; 1.017 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.236      ;
; 1.019 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.238      ;
; 1.020 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.239      ;
; 1.023 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.242      ;
; 1.023 ; transmitter:uart_tx|data[2]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.430      ; 1.610      ;
; 1.029 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.249      ;
; 1.029 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.248      ;
; 1.030 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.250      ;
; 1.032 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.251      ;
; 1.033 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.252      ;
; 1.037 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.256      ;
; 1.038 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.257      ;
; 1.042 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.261      ;
; 1.042 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.260      ;
; 1.047 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.265      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 494.32 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.023 ; -18.284           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.023 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.962      ;
; -1.023 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.962      ;
; -0.998 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.937      ;
; -0.998 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.937      ;
; -0.969 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.908      ;
; -0.968 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.907      ;
; -0.960 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.899      ;
; -0.959 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.898      ;
; -0.859 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.798      ;
; -0.849 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.788      ;
; -0.786 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.725      ;
; -0.784 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.723      ;
; -0.733 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.672      ;
; -0.732 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.672      ;
; -0.729 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.669      ;
; -0.728 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.668      ;
; -0.717 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.656      ;
; -0.717 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.656      ;
; -0.715 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.655      ;
; -0.715 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.655      ;
; -0.715 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.655      ;
; -0.715 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.655      ;
; -0.707 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.647      ;
; -0.704 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.644      ;
; -0.703 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.643      ;
; -0.689 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.628      ;
; -0.689 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.628      ;
; -0.686 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.625      ;
; -0.685 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.625      ;
; -0.685 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.624      ;
; -0.685 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.624      ;
; -0.683 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.622      ;
; -0.682 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.622      ;
; -0.681 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.621      ;
; -0.676 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.615      ;
; -0.676 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.616      ;
; -0.675 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.614      ;
; -0.673 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.613      ;
; -0.672 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.612      ;
; -0.670 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.609      ;
; -0.670 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.609      ;
; -0.669 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.609      ;
; -0.669 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.609      ;
; -0.669 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.609      ;
; -0.669 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.609      ;
; -0.666 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.605      ;
; -0.665 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.604      ;
; -0.661 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.600      ;
; -0.661 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.600      ;
; -0.659 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.262      ; 1.916      ;
; -0.656 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.595      ;
; -0.656 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.595      ;
; -0.655 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.594      ;
; -0.654 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.593      ;
; -0.651 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.590      ;
; -0.650 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; -0.068     ; 1.577      ;
; -0.649 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.262      ; 1.906      ;
; -0.646 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.585      ;
; -0.645 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.584      ;
; -0.645 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.584      ;
; -0.632 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.571      ;
; -0.617 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.556      ;
; -0.614 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.553      ;
; -0.613 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.552      ;
; -0.609 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.548      ;
; -0.609 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.548      ;
; -0.608 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.547      ;
; -0.608 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.547      ;
; -0.606 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.545      ;
; -0.599 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.539      ;
; -0.599 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.539      ;
; -0.599 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.539      ;
; -0.599 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.539      ;
; -0.597 ; transmitter:uart_tx|data[0]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.262      ; 1.854      ;
; -0.586 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.525      ;
; -0.584 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.523      ;
; -0.582 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.521      ;
; -0.574 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.513      ;
; -0.568 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.262      ; 1.825      ;
; -0.566 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.505      ;
; -0.564 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.503      ;
; -0.564 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.056     ; 1.503      ;
; -0.564 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.503      ;
; -0.552 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.492      ;
; -0.531 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.470      ;
; -0.528 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.262      ; 1.785      ;
; -0.524 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.463      ;
; -0.523 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.462      ;
; -0.514 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.453      ;
; -0.514 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[0]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.453      ;
; -0.514 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.453      ;
; -0.514 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|data[3]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.453      ;
; -0.514 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.454      ;
; -0.514 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.454      ;
; -0.514 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.454      ;
; -0.514 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.454      ;
; -0.514 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.453      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; receiver:uart_rx|temp_data[3]   ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|temp_data[2]   ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|temp_data[1]   ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|temp_data[0]   ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|ready          ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.398 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 0.928      ;
; 0.514 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.517 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.521 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.534 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.734      ;
; 0.541 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.741      ;
; 0.544 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.744      ;
; 0.547 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.747      ;
; 0.579 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.779      ;
; 0.582 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.782      ;
; 0.634 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.164      ;
; 0.635 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.835      ;
; 0.646 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.846      ;
; 0.649 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.849      ;
; 0.660 ; transmitter:uart_tx|data[1]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.190      ;
; 0.666 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.865      ;
; 0.667 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.867      ;
; 0.667 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.867      ;
; 0.668 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.868      ;
; 0.671 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.871      ;
; 0.671 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.871      ;
; 0.695 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.225      ;
; 0.706 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.905      ;
; 0.710 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.909      ;
; 0.710 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.909      ;
; 0.713 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.913      ;
; 0.727 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.927      ;
; 0.728 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.257      ;
; 0.740 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.940      ;
; 0.740 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.940      ;
; 0.744 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.945      ;
; 0.753 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.953      ;
; 0.781 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.981      ;
; 0.781 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.980      ;
; 0.782 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.982      ;
; 0.783 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.983      ;
; 0.787 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.316      ;
; 0.797 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.802 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.001      ;
; 0.805 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.005      ;
; 0.813 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.012      ;
; 0.827 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.357      ;
; 0.829 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.041      ;
; 0.842 ; transmitter:uart_tx|data[3]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.372      ;
; 0.844 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.045      ;
; 0.845 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.045      ;
; 0.850 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.850 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.854 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.858 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.866 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.066      ;
; 0.867 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.067      ;
; 0.885 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.085      ;
; 0.898 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.098      ;
; 0.906 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.106      ;
; 0.908 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.437      ;
; 0.911 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.110      ;
; 0.920 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.119      ;
; 0.920 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.119      ;
; 0.921 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.120      ;
; 0.921 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.120      ;
; 0.922 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.121      ;
; 0.925 ; transmitter:uart_tx|data[2]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.455      ;
; 0.926 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.125      ;
; 0.926 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.126      ;
; 0.926 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.125      ;
; 0.928 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.128      ;
; 0.931 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.130      ;
; 0.931 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.131      ;
; 0.932 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.132      ;
; 0.933 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.133      ;
; 0.934 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.134      ;
; 0.935 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.135      ;
; 0.944 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.143      ;
; 0.945 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.145      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.259 ; -1.678            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -40.128                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.259 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.209      ;
; -0.259 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.209      ;
; -0.245 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.195      ;
; -0.245 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.195      ;
; -0.232 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.182      ;
; -0.231 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.181      ;
; -0.221 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.171      ;
; -0.220 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.170      ;
; -0.133 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.084      ;
; -0.124 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.075      ;
; -0.119 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.086 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.037      ;
; -0.085 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.035      ;
; -0.083 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.033      ;
; -0.075 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.025      ;
; -0.072 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.022      ;
; -0.071 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.021      ;
; -0.069 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.019      ;
; -0.068 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.065 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.015      ;
; -0.064 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.014      ;
; -0.059 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.009      ;
; -0.058 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.008      ;
; -0.053 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.003      ;
; -0.051 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.001      ;
; -0.050 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.000      ;
; -0.048 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.998      ;
; -0.047 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.998      ;
; -0.046 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.997      ;
; -0.046 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.997      ;
; -0.046 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.997      ;
; -0.045 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.995      ;
; -0.045 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.995      ;
; -0.044 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.994      ;
; -0.043 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.185      ;
; -0.041 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.991      ;
; -0.040 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.990      ;
; -0.039 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.989      ;
; -0.039 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.990      ;
; -0.037 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.987      ;
; -0.036 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.986      ;
; -0.034 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.985      ;
; -0.028 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.170      ;
; -0.025 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; -0.044     ; 0.968      ;
; -0.023 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.973      ;
; -0.023 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.973      ;
; -0.020 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.970      ;
; -0.017 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.968      ;
; -0.016 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.966      ;
; -0.016 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.967      ;
; -0.013 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.964      ;
; -0.012 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.963      ;
; -0.011 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.961      ;
; -0.010 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.008 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.959      ;
; -0.007 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.958      ;
; -0.003 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; 0.004  ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.946      ;
; 0.006  ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.945      ;
; 0.007  ; transmitter:uart_tx|data[0]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.135      ;
; 0.010  ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.941      ;
; 0.011  ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.940      ;
; 0.016  ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.935      ;
; 0.023  ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.119      ;
; 0.026  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.924      ;
; 0.027  ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.923      ;
; 0.043  ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.908      ;
; 0.044  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.907      ;
; 0.044  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.907      ;
; 0.052  ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.898      ;
; 0.052  ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.090      ;
; 0.054  ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.896      ;
; 0.059  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.066  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.884      ;
; 0.068  ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.069  ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.881      ;
; 0.070  ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.072      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; receiver:uart_rx|temp_data[3]   ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|temp_data[2]   ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|temp_data[1]   ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|temp_data[0]   ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|ready          ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|c_bits[2]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_bits[1]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.226 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.545      ;
; 0.292 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.310 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; transmitter:uart_tx|c_clocks[2] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.321 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.327 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.330 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.330 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.349 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.354 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|state[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.475      ;
; 0.365 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.684      ;
; 0.374 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.376 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.377 ; transmitter:uart_tx|data[1]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.696      ;
; 0.379 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.382 ; receiver:uart_rx|c_bits[1]      ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.390 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.394 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.395 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.516      ;
; 0.398 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.398 ; receiver:uart_rx|rx_sync        ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.408 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.727      ;
; 0.412 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.533      ;
; 0.414 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.415 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.536      ;
; 0.430 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.749      ;
; 0.436 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.437 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.558      ;
; 0.441 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.445 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.450 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_bits[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.452 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_clocks[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.459 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.462 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.468 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.476 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.795      ;
; 0.479 ; transmitter:uart_tx|c_bits[2]   ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.798      ;
; 0.483 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|state[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; transmitter:uart_tx|data[3]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.804      ;
; 0.490 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.497 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.512 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; transmitter:uart_tx|tx          ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.641      ;
; 0.515 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.517 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; receiver:uart_rx|state[0]       ; receiver:uart_rx|temp_data[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.524 ; transmitter:uart_tx|c_clocks[0] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.845      ;
; 0.530 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; transmitter:uart_tx|data[2]     ; transmitter:uart_tx|tx          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.849      ;
; 0.532 ; transmitter:uart_tx|c_bits[0]   ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; receiver:uart_rx|c_clocks[1]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; transmitter:uart_tx|c_clocks[1] ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; transmitter:uart_tx|c_clocks[3] ; transmitter:uart_tx|state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.537 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; receiver:uart_rx|c_bits[0]      ; receiver:uart_rx|temp_data[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.538 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.539 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; receiver:uart_rx|c_clocks[0]    ; receiver:uart_rx|c_clocks[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; transmitter:uart_tx|state[1]    ; transmitter:uart_tx|c_clocks[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.661      ;
; 0.546 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
; 0.548 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.669      ;
; 0.548 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|c_bits[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.669      ;
; 0.550 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; receiver:uart_rx|c_clocks[3]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.672      ;
; 0.556 ; transmitter:uart_tx|state[0]    ; transmitter:uart_tx|c_bits[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.676      ;
; 0.557 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|c_bits[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.678      ;
; 0.559 ; receiver:uart_rx|state[1]       ; receiver:uart_rx|state[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.680      ;
; 0.560 ; receiver:uart_rx|c_clocks[2]    ; receiver:uart_rx|ready          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.681      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.266  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.266  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -23.697 ; 0.0   ; 0.0      ; 0.0     ; -40.128             ;
;  clk             ; -23.697 ; 0.000 ; N/A      ; N/A     ; -40.128             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_busy       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ready_clr               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_en                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rstn                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; tx_busy       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; ready         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; tx_busy       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; ready         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx_busy       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ready         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 306      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 306      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_en    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_en    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Jun 12 23:46:07 2023
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.266             -23.697 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.023             -18.284 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.259
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.259              -1.678 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.128 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Mon Jun 12 23:46:09 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


