TimeQuest Timing Analyzer report for music_cal
Wed Jun 28 11:22:02 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divider:inst5|OUT_clk1'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'divider:inst5|OUT_clk1'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'divider:inst5|OUT_clk1'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'divider:inst5|OUT_clk1'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; music_cal                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C5Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; divider:inst5|OUT_clk1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divider:inst5|OUT_clk1 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-------------------------------------------------------------+
; Slow Model Fmax Summary                                     ;
+-----------+-----------------+------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name             ; Note ;
+-----------+-----------------+------------------------+------+
; 44.06 MHz ; 44.06 MHz       ; divider:inst5|OUT_clk1 ;      ;
; 117.7 MHz ; 117.7 MHz       ; CLK                    ;      ;
+-----------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; divider:inst5|OUT_clk1 ; -21.697 ; -1023.214     ;
; CLK                    ; -7.496  ; -209.897      ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -2.590 ; -2.590        ;
; divider:inst5|OUT_clk1 ; 0.499  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.941 ; -50.913       ;
; divider:inst5|OUT_clk1 ; -0.742 ; -323.512      ;
+------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divider:inst5|OUT_clk1'                                                                                                   ;
+---------+---------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node           ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -21.697 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.744     ;
; -21.697 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.744     ;
; -21.696 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.743     ;
; -21.664 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.711     ;
; -21.664 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.711     ;
; -21.663 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.710     ;
; -21.612 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.659     ;
; -21.612 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.659     ;
; -21.611 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.658     ;
; -21.439 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.486     ;
; -21.439 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.486     ;
; -21.438 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.485     ;
; -21.326 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.373     ;
; -21.326 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.373     ;
; -21.325 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.372     ;
; -21.071 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.118     ;
; -21.071 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.118     ;
; -21.070 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 22.117     ;
; -20.539 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.586     ;
; -20.539 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.586     ;
; -20.538 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.585     ;
; -20.394 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.441     ;
; -20.394 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.441     ;
; -20.393 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.440     ;
; -20.273 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.320     ;
; -20.273 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.320     ;
; -20.272 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 21.319     ;
; -20.250 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 21.295     ;
; -20.250 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 21.295     ;
; -20.249 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 21.294     ;
; -20.202 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 21.248     ;
; -20.169 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 21.215     ;
; -20.117 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 21.163     ;
; -20.050 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 21.099     ;
; -20.049 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 21.098     ;
; -20.017 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 21.066     ;
; -20.016 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 21.065     ;
; -19.965 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 21.014     ;
; -19.964 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 21.013     ;
; -19.944 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.990     ;
; -19.893 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.939     ;
; -19.893 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 20.938     ;
; -19.893 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 20.938     ;
; -19.892 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 20.937     ;
; -19.860 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.906     ;
; -19.831 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.877     ;
; -19.808 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.854     ;
; -19.792 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 20.841     ;
; -19.791 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 20.840     ;
; -19.679 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 20.728     ;
; -19.678 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 20.727     ;
; -19.635 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.681     ;
; -19.576 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.622     ;
; -19.522 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.568     ;
; -19.424 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 20.473     ;
; -19.423 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 20.472     ;
; -19.267 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.313     ;
; -19.044 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 20.090     ;
; -18.965 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 20.012     ;
; -18.965 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 20.012     ;
; -18.964 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 20.011     ;
; -18.899 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 19.945     ;
; -18.892 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 19.941     ;
; -18.891 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 19.940     ;
; -18.778 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 19.824     ;
; -18.755 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 19.799     ;
; -18.747 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 19.796     ;
; -18.746 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 19.795     ;
; -18.735 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 19.781     ;
; -18.626 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 19.675     ;
; -18.625 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 19.674     ;
; -18.603 ; BCD:inst8|rhexd[14] ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 19.650     ;
; -18.602 ; BCD:inst8|rhexd[14] ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 19.649     ;
; -18.590 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 19.636     ;
; -18.469 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 19.515     ;
; -18.446 ; BCD:inst8|rhexd[14] ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 19.490     ;
; -18.398 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 19.442     ;
; -18.246 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 19.293     ;
; -18.245 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 19.292     ;
; -18.089 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 19.133     ;
; -17.470 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 18.516     ;
; -17.318 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 18.367     ;
; -17.317 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 18.366     ;
; -17.161 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.006      ; 18.207     ;
; -16.690 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 17.737     ;
; -16.657 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 17.704     ;
; -16.605 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 17.652     ;
; -16.432 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 17.479     ;
; -16.319 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 17.366     ;
; -16.074 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 17.119     ;
; -16.064 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 17.111     ;
; -16.041 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 17.086     ;
; -15.989 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 17.034     ;
; -15.816 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 16.861     ;
; -15.703 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 16.748     ;
; -15.549 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resb[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 16.594     ;
; -15.532 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.007      ; 16.579     ;
; -15.516 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resb[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 16.561     ;
; -15.464 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resb[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 16.509     ;
; -15.448 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 16.493     ;
+---------+---------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                      ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -7.496 ; divider:inst5|n1[0]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.529      ;
; -7.496 ; divider:inst5|n1[0]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.529      ;
; -7.496 ; divider:inst5|n1[0]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.529      ;
; -7.495 ; divider:inst5|n1[0]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.528      ;
; -7.495 ; divider:inst5|n1[0]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.528      ;
; -7.495 ; divider:inst5|n1[0]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.528      ;
; -7.317 ; divider:inst5|n1[2]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.350      ;
; -7.317 ; divider:inst5|n1[2]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.350      ;
; -7.317 ; divider:inst5|n1[2]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.350      ;
; -7.316 ; divider:inst5|n1[2]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.349      ;
; -7.316 ; divider:inst5|n1[2]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.349      ;
; -7.316 ; divider:inst5|n1[2]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.349      ;
; -7.253 ; divider:inst5|n1[3]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.286      ;
; -7.253 ; divider:inst5|n1[3]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.286      ;
; -7.253 ; divider:inst5|n1[3]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.286      ;
; -7.252 ; divider:inst5|n1[3]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.285      ;
; -7.252 ; divider:inst5|n1[3]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.285      ;
; -7.252 ; divider:inst5|n1[3]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.285      ;
; -7.113 ; divider:inst5|n1[5]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.146      ;
; -7.113 ; divider:inst5|n1[5]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.146      ;
; -7.113 ; divider:inst5|n1[5]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.146      ;
; -7.112 ; divider:inst5|n1[5]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.145      ;
; -7.112 ; divider:inst5|n1[5]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.145      ;
; -7.112 ; divider:inst5|n1[5]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.145      ;
; -7.006 ; divider:inst5|n1[0]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.046      ;
; -6.996 ; divider:inst5|n1[1]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.036      ;
; -6.996 ; divider:inst5|n1[1]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.036      ;
; -6.996 ; divider:inst5|n1[1]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.036      ;
; -6.995 ; divider:inst5|n1[1]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.035      ;
; -6.995 ; divider:inst5|n1[1]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.035      ;
; -6.995 ; divider:inst5|n1[1]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.035      ;
; -6.984 ; divider:inst5|n1[6]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.017      ;
; -6.984 ; divider:inst5|n1[6]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.017      ;
; -6.984 ; divider:inst5|n1[6]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.017      ;
; -6.983 ; divider:inst5|n1[6]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.016      ;
; -6.983 ; divider:inst5|n1[6]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.016      ;
; -6.983 ; divider:inst5|n1[6]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.016      ;
; -6.831 ; divider:inst5|n1[0]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.871      ;
; -6.831 ; divider:inst5|n1[0]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.871      ;
; -6.830 ; divider:inst5|n1[0]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.870      ;
; -6.829 ; divider:inst5|n1[0]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.869      ;
; -6.829 ; divider:inst5|n1[0]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.869      ;
; -6.829 ; divider:inst5|n1[0]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.869      ;
; -6.828 ; divider:inst5|n1[0]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.868      ;
; -6.828 ; divider:inst5|n1[0]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.868      ;
; -6.828 ; divider:inst5|n1[0]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.868      ;
; -6.827 ; divider:inst5|n1[2]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.867      ;
; -6.826 ; divider:inst5|n1[0]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.866      ;
; -6.763 ; divider:inst5|n1[3]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.803      ;
; -6.738 ; divider:inst5|n1[4]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.778      ;
; -6.738 ; divider:inst5|n1[4]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.778      ;
; -6.738 ; divider:inst5|n1[4]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.778      ;
; -6.737 ; divider:inst5|n1[4]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.777      ;
; -6.737 ; divider:inst5|n1[4]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.777      ;
; -6.737 ; divider:inst5|n1[4]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.777      ;
; -6.665 ; divider:inst5|n1[9]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.698      ;
; -6.665 ; divider:inst5|n1[9]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.698      ;
; -6.665 ; divider:inst5|n1[9]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.698      ;
; -6.664 ; divider:inst5|n1[9]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.697      ;
; -6.664 ; divider:inst5|n1[9]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.697      ;
; -6.664 ; divider:inst5|n1[9]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.697      ;
; -6.652 ; divider:inst5|n1[2]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.692      ;
; -6.652 ; divider:inst5|n1[2]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.692      ;
; -6.651 ; divider:inst5|n1[2]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.691      ;
; -6.650 ; divider:inst5|n1[2]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.690      ;
; -6.650 ; divider:inst5|n1[2]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.690      ;
; -6.650 ; divider:inst5|n1[2]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.690      ;
; -6.649 ; divider:inst5|n1[2]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.689      ;
; -6.649 ; divider:inst5|n1[2]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.689      ;
; -6.649 ; divider:inst5|n1[2]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.689      ;
; -6.647 ; divider:inst5|n1[2]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.687      ;
; -6.623 ; divider:inst5|n1[5]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.663      ;
; -6.588 ; divider:inst5|n1[3]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.628      ;
; -6.588 ; divider:inst5|n1[3]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.628      ;
; -6.587 ; divider:inst5|n1[3]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.627      ;
; -6.586 ; divider:inst5|n1[3]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.626      ;
; -6.586 ; divider:inst5|n1[3]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.626      ;
; -6.586 ; divider:inst5|n1[3]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.626      ;
; -6.585 ; divider:inst5|n1[3]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.625      ;
; -6.585 ; divider:inst5|n1[3]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.625      ;
; -6.585 ; divider:inst5|n1[3]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.625      ;
; -6.583 ; divider:inst5|n1[3]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.623      ;
; -6.580 ; divider:inst5|n1[10] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.613      ;
; -6.580 ; divider:inst5|n1[10] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.613      ;
; -6.580 ; divider:inst5|n1[10] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.613      ;
; -6.579 ; divider:inst5|n1[10] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.612      ;
; -6.579 ; divider:inst5|n1[10] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.612      ;
; -6.579 ; divider:inst5|n1[10] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.612      ;
; -6.506 ; divider:inst5|n1[1]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.007      ; 7.553      ;
; -6.494 ; divider:inst5|n1[6]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.534      ;
; -6.493 ; divider:inst5|n1[11] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.526      ;
; -6.493 ; divider:inst5|n1[11] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.526      ;
; -6.493 ; divider:inst5|n1[11] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.526      ;
; -6.492 ; divider:inst5|n1[11] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.525      ;
; -6.492 ; divider:inst5|n1[11] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.525      ;
; -6.492 ; divider:inst5|n1[11] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.525      ;
; -6.485 ; divider:inst5|n1[7]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.525      ;
; -6.485 ; divider:inst5|n1[7]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.525      ;
; -6.485 ; divider:inst5|n1[7]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.525      ;
; -6.484 ; divider:inst5|n1[7]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.524      ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                   ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.590 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; 0.000        ; 2.785      ; 0.805      ;
; -2.090 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; -0.500       ; 2.785      ; 0.805      ;
; 0.733  ; divider:inst5|n1[31]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 1.905  ; divider:inst5|n1[31]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.198      ;
; 1.907  ; divider:inst5|n1[31]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.200      ;
; 1.907  ; divider:inst5|n1[31]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.200      ;
; 1.908  ; divider:inst5|n1[31]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.201      ;
; 1.909  ; divider:inst5|n1[31]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.202      ;
; 1.910  ; divider:inst5|n1[31]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.203      ;
; 1.910  ; divider:inst5|n1[31]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.203      ;
; 1.910  ; divider:inst5|n1[31]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.203      ;
; 1.910  ; divider:inst5|n1[31]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.203      ;
; 1.910  ; divider:inst5|n1[31]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.203      ;
; 1.911  ; divider:inst5|n1[31]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.204      ;
; 1.912  ; divider:inst5|n1[31]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.205      ;
; 1.915  ; divider:inst5|n1[31]   ; divider:inst5|n1[16]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.208      ;
; 1.916  ; divider:inst5|n1[31]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.209      ;
; 1.916  ; divider:inst5|n1[31]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 2.209      ;
; 1.963  ; divider:inst5|n1[30]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.282      ;
; 1.976  ; divider:inst5|n1[29]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.295      ;
; 2.112  ; divider:inst5|n1[31]   ; divider:inst5|n1[6]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.418      ;
; 2.114  ; divider:inst5|n1[31]   ; divider:inst5|n1[10]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.420      ;
; 2.114  ; divider:inst5|n1[31]   ; divider:inst5|OUT_clk1 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.420      ;
; 2.115  ; divider:inst5|n1[31]   ; divider:inst5|n1[2]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.421      ;
; 2.115  ; divider:inst5|n1[31]   ; divider:inst5|n1[3]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.421      ;
; 2.116  ; divider:inst5|n1[31]   ; divider:inst5|n1[9]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.422      ;
; 2.116  ; divider:inst5|n1[31]   ; divider:inst5|n1[5]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.422      ;
; 2.116  ; divider:inst5|n1[31]   ; divider:inst5|n1[13]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.422      ;
; 2.117  ; divider:inst5|n1[31]   ; divider:inst5|n1[11]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.423      ;
; 2.117  ; divider:inst5|n1[31]   ; divider:inst5|n1[0]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.423      ;
; 2.118  ; divider:inst5|n1[31]   ; divider:inst5|n1[12]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.424      ;
; 2.142  ; divider:inst5|n1[28]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.461      ;
; 2.231  ; divider:inst5|n1[27]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.550      ;
; 2.317  ; divider:inst5|n1[26]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.636      ;
; 2.342  ; divider:inst5|n1[29]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.648      ;
; 2.342  ; divider:inst5|n1[17]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.648      ;
; 2.363  ; divider:inst5|n1[31]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; -0.007     ; 2.662      ;
; 2.372  ; divider:inst5|n1[31]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; -0.007     ; 2.671      ;
; 2.373  ; divider:inst5|n1[31]   ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; -0.007     ; 2.672      ;
; 2.373  ; divider:inst5|n1[31]   ; divider:inst5|n1[7]    ; CLK                    ; CLK         ; 0.000        ; -0.007     ; 2.672      ;
; 2.373  ; divider:inst5|n1[31]   ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; -0.007     ; 2.672      ;
; 2.373  ; divider:inst5|n1[23]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.679      ;
; 2.374  ; divider:inst5|n1[31]   ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; -0.007     ; 2.673      ;
; 2.401  ; divider:inst5|n1[25]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.720      ;
; 2.410  ; divider:inst5|n1[30]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.716      ;
; 2.410  ; divider:inst5|n1[24]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.716      ;
; 2.416  ; divider:inst5|n1[22]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.722      ;
; 2.421  ; divider:inst5|n1[25]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.727      ;
; 2.421  ; divider:inst5|n1[27]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.727      ;
; 2.422  ; divider:inst5|n1[28]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.728      ;
; 2.470  ; divider:inst5|n1[21]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.776      ;
; 2.471  ; divider:inst5|n1[20]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.777      ;
; 2.490  ; divider:inst5|n1[24]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 2.809      ;
; 2.728  ; divider:inst5|n1[7]    ; divider:inst5|n1[7]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.034      ;
; 2.729  ; divider:inst5|n1[23]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.048      ;
; 2.763  ; divider:inst5|n1[22]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.082      ;
; 2.769  ; divider:inst5|n1[14]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.075      ;
; 2.780  ; divider:inst5|n1[15]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.086      ;
; 2.811  ; divider:inst5|n1[22]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.117      ;
; 2.816  ; divider:inst5|n1[29]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.122      ;
; 2.822  ; divider:inst5|n1[18]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.128      ;
; 2.850  ; divider:inst5|n1[4]    ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.156      ;
; 2.856  ; divider:inst5|n1[8]    ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.162      ;
; 2.878  ; divider:inst5|n1[19]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.184      ;
; 2.885  ; divider:inst5|n1[26]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.191      ;
; 2.898  ; divider:inst5|n1[21]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.217      ;
; 2.900  ; divider:inst5|n1[26]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.206      ;
; 2.901  ; divider:inst5|n1[28]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.207      ;
; 2.903  ; divider:inst5|n1[24]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.209      ;
; 2.904  ; divider:inst5|n1[27]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.210      ;
; 2.925  ; divider:inst5|n1[16]   ; divider:inst5|n1[16]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.231      ;
; 2.944  ; divider:inst5|n1[21]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.250      ;
; 2.945  ; divider:inst5|n1[20]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.251      ;
; 2.946  ; divider:inst5|n1[21]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.252      ;
; 2.950  ; divider:inst5|n1[16]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.256      ;
; 2.956  ; divider:inst5|n1[19]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.262      ;
; 2.979  ; divider:inst5|n1[20]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.298      ;
; 2.982  ; divider:inst5|n1[28]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.288      ;
; 2.984  ; divider:inst5|n1[25]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.290      ;
; 2.985  ; divider:inst5|n1[18]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.291      ;
; 2.990  ; divider:inst5|n1[27]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.296      ;
; 2.990  ; divider:inst5|n1[26]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.296      ;
; 2.998  ; divider:inst5|n1[17]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.304      ;
; 3.025  ; divider:inst5|n1[20]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.331      ;
; 3.027  ; divider:inst5|n1[20]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.333      ;
; 3.036  ; divider:inst5|n1[19]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.342      ;
; 3.042  ; divider:inst5|n1[23]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.348      ;
; 3.065  ; divider:inst5|n1[18]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.371      ;
; 3.070  ; divider:inst5|n1[19]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.389      ;
; 3.071  ; divider:inst5|n1[27]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.377      ;
; 3.073  ; divider:inst5|n1[24]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.379      ;
; 3.074  ; divider:inst5|n1[25]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.380      ;
; 3.076  ; divider:inst5|n1[26]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.382      ;
; 3.076  ; divider:inst5|n1[22]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.382      ;
; 3.078  ; divider:inst5|n1[17]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.384      ;
; 3.090  ; divider:inst5|n1[14]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 3.390      ;
; 3.098  ; divider:inst5|n1[15]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 3.398      ;
; 3.099  ; divider:inst5|n1[18]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.418      ;
; 3.112  ; divider:inst5|n1[17]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 3.431      ;
; 3.116  ; divider:inst5|n1[19]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.422      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divider:inst5|OUT_clk1'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.499 ; keyboard:inst7|OUT_value[1]      ; keyboard:inst7|OUT_value[1]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; keyboard:inst7|flag[0]           ; keyboard:inst7|flag[0]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; keyboard:inst7|flag[1]           ; keyboard:inst7|flag[1]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; keyboard:inst7|OUT_key           ; keyboard:inst7|OUT_key           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|state.s1           ; key_out:inst6|state.s1           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|state.s3           ; key_out:inst6|state.s3           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|state.00           ; key_out:inst6|state.00           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|OUT_finish         ; key_out:inst6|OUT_finish         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|OUT_flag[0]        ; key_out:inst6|OUT_flag[0]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|state.s3          ; Core_unit:inst|state.s3          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|state.00          ; Core_unit:inst|state.00          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|temp1[0]           ; key_out:inst6|temp1[0]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|temp2[0]           ; key_out:inst6|temp2[0]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[15]      ; Core_unit:inst|temp_ans[15]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[7]       ; Core_unit:inst|temp_ans[7]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[2]       ; Core_unit:inst|temp_ans[2]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[10]      ; Core_unit:inst|temp_ans[10]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[11]      ; Core_unit:inst|temp_ans[11]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[3]       ; Core_unit:inst|temp_ans[3]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[12]      ; Core_unit:inst|temp_ans[12]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[4]       ; Core_unit:inst|temp_ans[4]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[13]      ; Core_unit:inst|temp_ans[13]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[5]       ; Core_unit:inst|temp_ans[5]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[6]       ; Core_unit:inst|temp_ans[6]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[14]      ; Core_unit:inst|temp_ans[14]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[9]       ; Core_unit:inst|temp_ans[9]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[1]       ; Core_unit:inst|temp_ans[1]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[8]       ; Core_unit:inst|temp_ans[8]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_ans[0]       ; Core_unit:inst|temp_ans[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|OUT_carry_out     ; Core_unit:inst|OUT_carry_out     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|temp_zero         ; Core_unit:inst|temp_zero         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|OUT_less_than     ; Core_unit:inst|OUT_less_than     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst|OUT_off_number[2] ; Core_unit:inst|OUT_off_number[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.736 ; Core_unit:inst|temp_zero         ; Core_unit:inst|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; BCD:inst8|rhexa[0]               ; BCD:inst8|resa[0]                ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.742 ; Core_unit:inst|temp_h2[0]        ; Core_unit:inst|OUT_data_b[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Core_unit:inst|temp_ans[11]      ; Core_unit:inst|temp_h1[3]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; key_out:inst6|temp2[4]           ; Core_unit:inst|OUT_data_b[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.760 ; Core_unit:inst|temp_op[1]        ; Core_unit:inst|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.066      ;
; 0.773 ; key_out:inst6|state.s3           ; key_out:inst6|state.00           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.079      ;
; 0.779 ; display:inst4|state.00           ; display:inst4|state.S1           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.085      ;
; 0.784 ; display:inst4|state.S2           ; display:inst4|state.S3           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.090      ;
; 0.800 ; display:inst4|state.S3           ; display:inst4|state.00           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.106      ;
; 0.802 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[5]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.108      ;
; 0.901 ; keyboard:inst7|OUT_key           ; anti_shake:inst3|state           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; Core_unit:inst|temp_ans[9]       ; Core_unit:inst|temp_h1[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.209      ;
; 0.927 ; Core_unit:inst|temp_op[2]        ; Core_unit:inst|OUT_ALU_OP[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.233      ;
; 0.937 ; anti_shake:inst3|temp_value[3]   ; anti_shake:inst3|OUT_key         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.243      ;
; 0.937 ; Core_unit:inst|state.s1          ; Core_unit:inst|OUT_state[1]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.243      ;
; 0.958 ; key_out:inst6|state.s1           ; key_out:inst6|state.s2           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.264      ;
; 1.011 ; Core_unit:inst|temp_ans[12]      ; Core_unit:inst|temp_h1[4]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 1.315      ;
; 1.038 ; Core_unit:inst|temp_h2[5]        ; Core_unit:inst|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.003      ; 1.347      ;
; 1.057 ; key_out:inst6|OUT_ALU_OP[3]      ; Core_unit:inst|temp_op[3]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.368      ;
; 1.058 ; key_out:inst6|OUT_ALU_OP[3]      ; Core_unit:inst|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.369      ;
; 1.069 ; display:inst4|state.S1           ; keyboard:inst7|OUT_value[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.375      ;
; 1.070 ; Core_unit:inst|OUT_value[0]      ; Core_unit:inst|temp_ans[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.002      ; 1.378      ;
; 1.079 ; BCD:inst8|rhex[0][1]             ; BCD:inst8|rhexa[4]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.386      ;
; 1.087 ; display:inst4|state.S1           ; display:inst4|state.S2           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.393      ;
; 1.119 ; Core_unit:inst|state.s1          ; Core_unit:inst|state.s2          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 1.423      ;
; 1.126 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[15]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.437      ;
; 1.131 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[13]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.442      ;
; 1.158 ; Core_unit:inst|temp_ans[14]      ; Core_unit:inst|temp_h1[6]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.464      ;
; 1.166 ; Core_unit:inst|temp_ans[15]      ; Core_unit:inst|temp_h1[7]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.472      ;
; 1.169 ; key_out:inst6|temp1[1]           ; key_out:inst6|temp1[2]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; keyboard:inst7|flag[0]           ; keyboard:inst7|OUT_key           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.475      ;
; 1.171 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[6]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.478      ;
; 1.171 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[7]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.478      ;
; 1.174 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[5]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.481      ;
; 1.175 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[9]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.482      ;
; 1.176 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[8]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.483      ;
; 1.176 ; keyboard:inst7|flag[0]           ; keyboard:inst7|flag[1]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; BCD:inst8|rhexc[12]              ; BCD:inst8|resd[0]                ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.483      ;
; 1.187 ; BCD:inst8|rhex[0][0]             ; BCD:inst8|rhexa[0]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.494      ;
; 1.190 ; key_out:inst6|OUT_flag[0]        ; Core_unit:inst|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.496      ;
; 1.198 ; Core_unit:inst|state.s3          ; Core_unit:inst|state.00          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.504      ;
; 1.222 ; keyboard:inst7|flag[1]           ; keyboard:inst7|OUT_key           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; Core_unit:inst|state.s2          ; Core_unit:inst|state.s3          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; Core_unit:inst|temp_op[0]        ; Core_unit:inst|OUT_ALU_OP[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; key_out:inst6|state.00           ; key_out:inst6|state.s1           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; key_out:inst6|OUT_flag[0]        ; key_out:inst6|OUT_flag[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; Core_unit:inst|temp_ans[13]      ; Core_unit:inst|temp_h1[5]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 1.531      ;
; 1.227 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[7]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.533      ;
; 1.230 ; Core_unit:inst|temp_h1[7]        ; Core_unit:inst|OUT_data_a[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.005     ; 1.531      ;
; 1.232 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[2]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[3]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.539      ;
; 1.238 ; key_out:inst6|temp2[7]           ; Core_unit:inst|OUT_data_b[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 1.543      ;
; 1.240 ; display:inst4|state.S3           ; keyboard:inst7|OUT_value[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.546      ;
; 1.252 ; key_out:inst6|state.s2           ; key_out:inst6|state.s3           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.558      ;
; 1.262 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.568      ;
; 1.265 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[1]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.571      ;
; 1.269 ; key_out:inst6|temp2[1]           ; Core_unit:inst|OUT_data_b[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 1.574      ;
; 1.271 ; key_out:inst6|temp2[5]           ; Core_unit:inst|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 1.576      ;
; 1.303 ; BCD:inst8|rhex[0][2]             ; BCD:inst8|rhexa[4]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.610      ;
; 1.328 ; Core_unit:inst|OUT_value[10]     ; Core_unit:inst|temp_ans[10]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.634      ;
; 1.369 ; display:inst4|state.00           ; keyboard:inst7|OUT_value[3]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.675      ;
; 1.393 ; key_out:inst6|temp1[10]          ; Core_unit:inst|OUT_value[10]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.704      ;
; 1.404 ; key_out:inst6|temp1[13]          ; Core_unit:inst|OUT_value[13]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.715      ;
; 1.406 ; key_out:inst6|temp1[15]          ; Core_unit:inst|OUT_value[15]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 1.717      ;
; 1.410 ; key_out:inst6|temp2[9]           ; Core_unit:inst|temp_h2[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.005     ; 1.711      ;
; 1.428 ; key_out:inst6|temp2[2]           ; Core_unit:inst|OUT_data_b[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.003      ; 1.737      ;
+-------+----------------------------------+----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[20]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[8]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[8]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[9]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[9]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[10]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[10]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[11]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[11]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[12]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[12]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[13]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[13]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[2]   ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; 9.467 ; 9.467 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; 9.455 ; 9.455 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; 9.467 ; 9.467 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; 8.231 ; 8.231 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; 7.395 ; 7.395 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; -4.359 ; -4.359 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; -5.146 ; -5.146 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; -5.365 ; -5.365 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; -5.182 ; -5.182 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; -4.359 ; -4.359 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 8.174  ; 8.174  ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 8.282  ; 8.282  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 8.222  ; 8.222  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 8.253  ; 8.253  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 8.282  ; 8.282  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 8.221  ; 8.221  ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 7.931  ; 7.931  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 7.931  ; 7.931  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 7.899  ; 7.899  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 7.926  ; 7.926  ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 8.232  ; 8.232  ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 8.571  ; 8.571  ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 14.437 ; 14.437 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 13.477 ; 13.477 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 13.950 ; 13.950 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 13.279 ; 13.279 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 14.397 ; 14.397 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 14.437 ; 14.437 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 13.455 ; 13.455 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 13.664 ; 13.664 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 8.563  ; 8.563  ; Rise       ; divider:inst5|OUT_clk1 ;
; state[*]   ; divider:inst5|OUT_clk1 ; 8.613  ; 8.613  ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[0]  ; divider:inst5|OUT_clk1 ; 8.613  ; 8.613  ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[1]  ; divider:inst5|OUT_clk1 ; 8.560  ; 8.560  ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 8.174  ; 8.174  ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 8.221  ; 8.221  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 8.222  ; 8.222  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 8.253  ; 8.253  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 8.282  ; 8.282  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 8.221  ; 8.221  ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 7.931  ; 7.931  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 7.899  ; 7.899  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 7.926  ; 7.926  ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 8.232  ; 8.232  ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 8.571  ; 8.571  ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 10.504 ; 10.504 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 10.961 ; 10.961 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 10.504 ; 10.504 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 11.013 ; 11.013 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 10.937 ; 10.937 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 10.892 ; 10.892 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 10.727 ; 10.727 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 10.603 ; 10.603 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 8.563  ; 8.563  ; Rise       ; divider:inst5|OUT_clk1 ;
; state[*]   ; divider:inst5|OUT_clk1 ; 8.560  ; 8.560  ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[0]  ; divider:inst5|OUT_clk1 ; 8.613  ; 8.613  ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[1]  ; divider:inst5|OUT_clk1 ; 8.560  ; 8.560  ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; divider:inst5|OUT_clk1 ; -5.626 ; -194.135      ;
; CLK                    ; -1.940 ; -54.261       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.395 ; -1.395        ;
; divider:inst5|OUT_clk1 ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.380 ; -34.380       ;
; divider:inst5|OUT_clk1 ; -0.500 ; -218.000      ;
+------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divider:inst5|OUT_clk1'                                                                                                  ;
+--------+---------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; -5.626 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.663      ;
; -5.625 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.662      ;
; -5.625 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.662      ;
; -5.623 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.660      ;
; -5.622 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.659      ;
; -5.622 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.659      ;
; -5.609 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.646      ;
; -5.608 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.645      ;
; -5.608 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.645      ;
; -5.554 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.591      ;
; -5.553 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.590      ;
; -5.553 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.590      ;
; -5.548 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.585      ;
; -5.547 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.584      ;
; -5.547 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.584      ;
; -5.472 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.509      ;
; -5.471 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.508      ;
; -5.471 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.508      ;
; -5.308 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.345      ;
; -5.307 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.344      ;
; -5.307 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.344      ;
; -5.268 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.304      ;
; -5.267 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.303      ;
; -5.267 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.303      ;
; -5.258 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.295      ;
; -5.257 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.294      ;
; -5.257 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.294      ;
; -5.216 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.253      ;
; -5.215 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.252      ;
; -5.215 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 6.252      ;
; -5.177 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.213      ;
; -5.174 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.210      ;
; -5.160 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.196      ;
; -5.144 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.185      ;
; -5.142 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.183      ;
; -5.142 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.178      ;
; -5.141 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.177      ;
; -5.141 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.177      ;
; -5.141 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.182      ;
; -5.139 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.180      ;
; -5.127 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.168      ;
; -5.125 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.166      ;
; -5.105 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.141      ;
; -5.099 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.135      ;
; -5.084 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.120      ;
; -5.081 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.117      ;
; -5.072 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.113      ;
; -5.070 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.111      ;
; -5.067 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.103      ;
; -5.066 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.107      ;
; -5.064 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.105      ;
; -5.023 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.059      ;
; -5.012 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.048      ;
; -5.006 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 6.042      ;
; -4.990 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.031      ;
; -4.988 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 6.029      ;
; -4.930 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.966      ;
; -4.859 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.895      ;
; -4.845 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.882      ;
; -4.844 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.881      ;
; -4.844 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.881      ;
; -4.826 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.867      ;
; -4.824 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.865      ;
; -4.819 ; BCD:inst8|rhexd[14] ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.003      ; 5.854      ;
; -4.809 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.845      ;
; -4.786 ; BCD:inst8|rhexd[14] ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.008      ; 5.826      ;
; -4.784 ; BCD:inst8|rhexd[14] ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.008      ; 5.824      ;
; -4.776 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.817      ;
; -4.774 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.815      ;
; -4.767 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.803      ;
; -4.766 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.802      ;
; -4.734 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.775      ;
; -4.732 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.773      ;
; -4.726 ; BCD:inst8|rhexd[14] ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.003      ; 5.761      ;
; -4.716 ; BCD:inst8|rhexc[2]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.752      ;
; -4.693 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.003      ; 5.728      ;
; -4.674 ; BCD:inst8|rhexc[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.710      ;
; -4.660 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.008      ; 5.700      ;
; -4.658 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.008      ; 5.698      ;
; -4.600 ; BCD:inst8|rhexd[4]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.003      ; 5.635      ;
; -4.396 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resd[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.432      ;
; -4.363 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resc[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.404      ;
; -4.361 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resc[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.009      ; 5.402      ;
; -4.303 ; BCD:inst8|rhexd[3]  ; BCD:inst8|resc[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.339      ;
; -4.144 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.181      ;
; -4.141 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.178      ;
; -4.127 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.164      ;
; -4.072 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.109      ;
; -4.066 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.103      ;
; -3.990 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 5.027      ;
; -3.972 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.008      ;
; -3.969 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 5.005      ;
; -3.955 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.991      ;
; -3.900 ; BCD:inst8|rhexa[2]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.936      ;
; -3.894 ; BCD:inst8|rhexb[3]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.930      ;
; -3.826 ; BCD:inst8|rhexc[4]  ; BCD:inst8|resc[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.005      ; 4.863      ;
; -3.820 ; BCD:inst8|rhexb[2]  ; BCD:inst8|resb[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.856      ;
; -3.818 ; BCD:inst8|rhexa[3]  ; BCD:inst8|resb[3] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.854      ;
; -3.817 ; BCD:inst8|rhexa[1]  ; BCD:inst8|resb[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.853      ;
; -3.803 ; BCD:inst8|rhexb[4]  ; BCD:inst8|resb[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.004      ; 4.839      ;
+--------+---------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                     ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.940 ; divider:inst5|n1[0] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.967      ;
; -1.939 ; divider:inst5|n1[0] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.966      ;
; -1.939 ; divider:inst5|n1[0] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.966      ;
; -1.936 ; divider:inst5|n1[0] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.963      ;
; -1.936 ; divider:inst5|n1[0] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.963      ;
; -1.936 ; divider:inst5|n1[0] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.963      ;
; -1.868 ; divider:inst5|n1[2] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.895      ;
; -1.867 ; divider:inst5|n1[2] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.894      ;
; -1.867 ; divider:inst5|n1[2] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.894      ;
; -1.864 ; divider:inst5|n1[2] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.891      ;
; -1.864 ; divider:inst5|n1[2] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.891      ;
; -1.864 ; divider:inst5|n1[2] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.891      ;
; -1.843 ; divider:inst5|n1[3] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.870      ;
; -1.842 ; divider:inst5|n1[3] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.869      ;
; -1.842 ; divider:inst5|n1[3] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.869      ;
; -1.839 ; divider:inst5|n1[3] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.866      ;
; -1.839 ; divider:inst5|n1[3] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.866      ;
; -1.839 ; divider:inst5|n1[3] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.866      ;
; -1.779 ; divider:inst5|n1[5] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.806      ;
; -1.778 ; divider:inst5|n1[5] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.805      ;
; -1.778 ; divider:inst5|n1[5] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.805      ;
; -1.775 ; divider:inst5|n1[5] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.802      ;
; -1.775 ; divider:inst5|n1[5] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.802      ;
; -1.775 ; divider:inst5|n1[5] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.802      ;
; -1.771 ; divider:inst5|n1[1] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.803      ;
; -1.770 ; divider:inst5|n1[1] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.802      ;
; -1.770 ; divider:inst5|n1[1] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.802      ;
; -1.767 ; divider:inst5|n1[1] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.799      ;
; -1.767 ; divider:inst5|n1[1] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.799      ;
; -1.767 ; divider:inst5|n1[1] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.799      ;
; -1.744 ; divider:inst5|n1[0] ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.776      ;
; -1.744 ; divider:inst5|n1[0] ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.776      ;
; -1.743 ; divider:inst5|n1[0] ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.775      ;
; -1.743 ; divider:inst5|n1[0] ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.775      ;
; -1.742 ; divider:inst5|n1[0] ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.774      ;
; -1.742 ; divider:inst5|n1[0] ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.774      ;
; -1.742 ; divider:inst5|n1[0] ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.774      ;
; -1.742 ; divider:inst5|n1[0] ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.774      ;
; -1.741 ; divider:inst5|n1[0] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.773      ;
; -1.741 ; divider:inst5|n1[0] ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.773      ;
; -1.740 ; divider:inst5|n1[0] ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.772      ;
; -1.735 ; divider:inst5|n1[6] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.762      ;
; -1.734 ; divider:inst5|n1[6] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.761      ;
; -1.734 ; divider:inst5|n1[6] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.761      ;
; -1.731 ; divider:inst5|n1[6] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.758      ;
; -1.731 ; divider:inst5|n1[6] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.758      ;
; -1.731 ; divider:inst5|n1[6] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.758      ;
; -1.672 ; divider:inst5|n1[2] ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.704      ;
; -1.672 ; divider:inst5|n1[2] ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.704      ;
; -1.671 ; divider:inst5|n1[2] ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.703      ;
; -1.671 ; divider:inst5|n1[2] ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.703      ;
; -1.670 ; divider:inst5|n1[2] ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.702      ;
; -1.670 ; divider:inst5|n1[2] ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.702      ;
; -1.670 ; divider:inst5|n1[2] ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.702      ;
; -1.670 ; divider:inst5|n1[2] ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.702      ;
; -1.669 ; divider:inst5|n1[2] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.701      ;
; -1.669 ; divider:inst5|n1[2] ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.701      ;
; -1.668 ; divider:inst5|n1[2] ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.700      ;
; -1.665 ; divider:inst5|n1[4] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.697      ;
; -1.664 ; divider:inst5|n1[4] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.696      ;
; -1.664 ; divider:inst5|n1[4] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.696      ;
; -1.661 ; divider:inst5|n1[4] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.693      ;
; -1.661 ; divider:inst5|n1[4] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.693      ;
; -1.661 ; divider:inst5|n1[4] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.693      ;
; -1.647 ; divider:inst5|n1[3] ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.679      ;
; -1.647 ; divider:inst5|n1[3] ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.679      ;
; -1.646 ; divider:inst5|n1[3] ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.678      ;
; -1.646 ; divider:inst5|n1[3] ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.678      ;
; -1.645 ; divider:inst5|n1[3] ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.677      ;
; -1.645 ; divider:inst5|n1[3] ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.677      ;
; -1.645 ; divider:inst5|n1[3] ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.677      ;
; -1.645 ; divider:inst5|n1[3] ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.677      ;
; -1.644 ; divider:inst5|n1[3] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.676      ;
; -1.644 ; divider:inst5|n1[3] ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.676      ;
; -1.643 ; divider:inst5|n1[3] ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.675      ;
; -1.583 ; divider:inst5|n1[5] ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.615      ;
; -1.583 ; divider:inst5|n1[5] ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.615      ;
; -1.582 ; divider:inst5|n1[5] ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.614      ;
; -1.582 ; divider:inst5|n1[5] ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.614      ;
; -1.581 ; divider:inst5|n1[5] ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.613      ;
; -1.581 ; divider:inst5|n1[5] ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.613      ;
; -1.581 ; divider:inst5|n1[5] ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.613      ;
; -1.581 ; divider:inst5|n1[5] ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.613      ;
; -1.580 ; divider:inst5|n1[9] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.607      ;
; -1.580 ; divider:inst5|n1[5] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.612      ;
; -1.580 ; divider:inst5|n1[5] ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.612      ;
; -1.579 ; divider:inst5|n1[9] ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.606      ;
; -1.579 ; divider:inst5|n1[9] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.606      ;
; -1.579 ; divider:inst5|n1[5] ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.611      ;
; -1.576 ; divider:inst5|n1[9] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.603      ;
; -1.576 ; divider:inst5|n1[9] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.603      ;
; -1.576 ; divider:inst5|n1[9] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.603      ;
; -1.575 ; divider:inst5|n1[1] ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.612      ;
; -1.575 ; divider:inst5|n1[1] ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.612      ;
; -1.574 ; divider:inst5|n1[1] ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.611      ;
; -1.574 ; divider:inst5|n1[1] ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.611      ;
; -1.573 ; divider:inst5|n1[1] ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.610      ;
; -1.573 ; divider:inst5|n1[1] ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.610      ;
; -1.573 ; divider:inst5|n1[1] ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.610      ;
; -1.573 ; divider:inst5|n1[1] ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.610      ;
+--------+---------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                   ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.395 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; 0.000        ; 1.469      ; 0.367      ;
; -0.895 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; -0.500       ; 1.469      ; 0.367      ;
; 0.236  ; divider:inst5|n1[31]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.582  ; divider:inst5|n1[30]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.747      ;
; 0.612  ; divider:inst5|n1[29]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.777      ;
; 0.655  ; divider:inst5|n1[28]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.820      ;
; 0.678  ; divider:inst5|n1[31]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.817      ;
; 0.680  ; divider:inst5|n1[31]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.819      ;
; 0.680  ; divider:inst5|n1[31]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.819      ;
; 0.680  ; divider:inst5|n1[31]   ; divider:inst5|OUT_clk1 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.681  ; divider:inst5|n1[31]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.820      ;
; 0.681  ; divider:inst5|n1[31]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.820      ;
; 0.681  ; divider:inst5|n1[31]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.820      ;
; 0.682  ; divider:inst5|n1[31]   ; divider:inst5|n1[6]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.683  ; divider:inst5|n1[31]   ; divider:inst5|n1[10]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.835      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[2]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.836      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[3]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.836      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.823      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.823      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.823      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.823      ;
; 0.684  ; divider:inst5|n1[31]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.823      ;
; 0.685  ; divider:inst5|n1[31]   ; divider:inst5|n1[5]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.685  ; divider:inst5|n1[31]   ; divider:inst5|n1[16]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.824      ;
; 0.685  ; divider:inst5|n1[31]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.824      ;
; 0.686  ; divider:inst5|n1[31]   ; divider:inst5|n1[9]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.838      ;
; 0.686  ; divider:inst5|n1[31]   ; divider:inst5|n1[13]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.838      ;
; 0.686  ; divider:inst5|n1[31]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.825      ;
; 0.686  ; divider:inst5|n1[31]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; -0.013     ; 0.825      ;
; 0.687  ; divider:inst5|n1[31]   ; divider:inst5|n1[11]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; divider:inst5|n1[31]   ; divider:inst5|n1[12]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; divider:inst5|n1[31]   ; divider:inst5|n1[0]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.692  ; divider:inst5|n1[27]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.857      ;
; 0.722  ; divider:inst5|n1[29]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.874      ;
; 0.722  ; divider:inst5|n1[17]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.874      ;
; 0.724  ; divider:inst5|n1[30]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.876      ;
; 0.725  ; divider:inst5|n1[23]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.726  ; divider:inst5|n1[24]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.878      ;
; 0.728  ; divider:inst5|n1[22]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.880      ;
; 0.729  ; divider:inst5|n1[25]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.881      ;
; 0.729  ; divider:inst5|n1[28]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.881      ;
; 0.729  ; divider:inst5|n1[26]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.894      ;
; 0.730  ; divider:inst5|n1[27]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.882      ;
; 0.744  ; divider:inst5|n1[20]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.896      ;
; 0.744  ; divider:inst5|n1[21]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.896      ;
; 0.761  ; divider:inst5|n1[25]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.926      ;
; 0.762  ; divider:inst5|n1[31]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; -0.005     ; 0.909      ;
; 0.772  ; divider:inst5|n1[31]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; -0.005     ; 0.919      ;
; 0.774  ; divider:inst5|n1[31]   ; divider:inst5|n1[7]    ; CLK                    ; CLK         ; 0.000        ; -0.005     ; 0.921      ;
; 0.774  ; divider:inst5|n1[31]   ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; -0.005     ; 0.921      ;
; 0.775  ; divider:inst5|n1[31]   ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; -0.005     ; 0.922      ;
; 0.775  ; divider:inst5|n1[31]   ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; -0.005     ; 0.922      ;
; 0.798  ; divider:inst5|n1[24]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 0.963      ;
; 0.826  ; divider:inst5|n1[7]    ; divider:inst5|n1[7]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.833  ; divider:inst5|n1[14]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.985      ;
; 0.838  ; divider:inst5|n1[15]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.990      ;
; 0.843  ; divider:inst5|n1[18]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.995      ;
; 0.844  ; divider:inst5|n1[8]    ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.996      ;
; 0.856  ; divider:inst5|n1[19]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.008      ;
; 0.856  ; divider:inst5|n1[22]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.008      ;
; 0.857  ; divider:inst5|n1[29]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.009      ;
; 0.858  ; divider:inst5|n1[4]    ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.010      ;
; 0.866  ; divider:inst5|n1[16]   ; divider:inst5|n1[16]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.018      ;
; 0.866  ; divider:inst5|n1[26]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.018      ;
; 0.868  ; divider:inst5|n1[28]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.020      ;
; 0.869  ; divider:inst5|n1[24]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.021      ;
; 0.869  ; divider:inst5|n1[27]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.021      ;
; 0.870  ; divider:inst5|n1[26]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.022      ;
; 0.879  ; divider:inst5|n1[21]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.031      ;
; 0.881  ; divider:inst5|n1[16]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.033      ;
; 0.882  ; divider:inst5|n1[20]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.034      ;
; 0.885  ; divider:inst5|n1[19]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.037      ;
; 0.895  ; divider:inst5|n1[23]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 1.060      ;
; 0.900  ; divider:inst5|n1[28]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.052      ;
; 0.902  ; divider:inst5|n1[25]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.902  ; divider:inst5|n1[18]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.904  ; divider:inst5|n1[21]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 0.905  ; divider:inst5|n1[27]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.057      ;
; 0.906  ; divider:inst5|n1[26]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.058      ;
; 0.912  ; divider:inst5|n1[20]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.918  ; divider:inst5|n1[19]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.070      ;
; 0.926  ; divider:inst5|n1[23]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.078      ;
; 0.926  ; divider:inst5|n1[22]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 1.091      ;
; 0.933  ; divider:inst5|n1[1]    ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.933  ; divider:inst5|n1[17]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.935  ; divider:inst5|n1[18]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.087      ;
; 0.937  ; divider:inst5|n1[27]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.089      ;
; 0.937  ; divider:inst5|n1[20]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.089      ;
; 0.938  ; divider:inst5|n1[25]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.939  ; divider:inst5|n1[24]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.942  ; divider:inst5|n1[26]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.943  ; divider:inst5|n1[15]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.008     ; 1.087      ;
; 0.948  ; divider:inst5|n1[19]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.100      ;
; 0.957  ; divider:inst5|n1[22]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.109      ;
; 0.965  ; divider:inst5|n1[18]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.117      ;
; 0.966  ; divider:inst5|n1[23]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.118      ;
; 0.966  ; divider:inst5|n1[17]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.118      ;
; 0.970  ; divider:inst5|n1[14]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.122      ;
; 0.973  ; divider:inst5|n1[19]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.125      ;
; 0.974  ; divider:inst5|n1[21]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.013      ; 1.139      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divider:inst5|OUT_clk1'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; keyboard:inst7|OUT_value[1]      ; keyboard:inst7|OUT_value[1]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:inst7|flag[0]           ; keyboard:inst7|flag[0]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:inst7|flag[1]           ; keyboard:inst7|flag[1]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:inst7|OUT_key           ; keyboard:inst7|OUT_key           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|state.s1           ; key_out:inst6|state.s1           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|state.s3           ; key_out:inst6|state.s3           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|state.00           ; key_out:inst6|state.00           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|OUT_finish         ; key_out:inst6|OUT_finish         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|OUT_flag[0]        ; key_out:inst6|OUT_flag[0]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|state.s3          ; Core_unit:inst|state.s3          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|state.00          ; Core_unit:inst|state.00          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|temp1[0]           ; key_out:inst6|temp1[0]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|temp2[0]           ; key_out:inst6|temp2[0]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[15]      ; Core_unit:inst|temp_ans[15]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[7]       ; Core_unit:inst|temp_ans[7]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[2]       ; Core_unit:inst|temp_ans[2]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[10]      ; Core_unit:inst|temp_ans[10]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[11]      ; Core_unit:inst|temp_ans[11]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[3]       ; Core_unit:inst|temp_ans[3]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[12]      ; Core_unit:inst|temp_ans[12]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[4]       ; Core_unit:inst|temp_ans[4]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[13]      ; Core_unit:inst|temp_ans[13]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[5]       ; Core_unit:inst|temp_ans[5]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[6]       ; Core_unit:inst|temp_ans[6]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[14]      ; Core_unit:inst|temp_ans[14]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[9]       ; Core_unit:inst|temp_ans[9]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[1]       ; Core_unit:inst|temp_ans[1]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[8]       ; Core_unit:inst|temp_ans[8]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_ans[0]       ; Core_unit:inst|temp_ans[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|OUT_carry_out     ; Core_unit:inst|OUT_carry_out     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|temp_zero         ; Core_unit:inst|temp_zero         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|OUT_less_than     ; Core_unit:inst|OUT_less_than     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst|OUT_off_number[2] ; Core_unit:inst|OUT_off_number[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Core_unit:inst|temp_zero         ; Core_unit:inst|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; BCD:inst8|rhexa[0]               ; BCD:inst8|resa[0]                ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Core_unit:inst|temp_h2[0]        ; Core_unit:inst|OUT_data_b[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; key_out:inst6|temp2[4]           ; Core_unit:inst|OUT_data_b[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Core_unit:inst|temp_ans[11]      ; Core_unit:inst|temp_h1[3]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.246 ; Core_unit:inst|temp_op[1]        ; Core_unit:inst|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.254 ; key_out:inst6|state.s3           ; key_out:inst6|state.00           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; display:inst4|state.S2           ; display:inst4|state.S3           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.407      ;
; 0.268 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[5]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.420      ;
; 0.274 ; display:inst4|state.00           ; display:inst4|state.S1           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.426      ;
; 0.286 ; Core_unit:inst|temp_ans[9]       ; Core_unit:inst|temp_h1[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.438      ;
; 0.289 ; display:inst4|state.S3           ; display:inst4|state.00           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.441      ;
; 0.293 ; Core_unit:inst|temp_op[2]        ; Core_unit:inst|OUT_ALU_OP[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.445      ;
; 0.297 ; Core_unit:inst|state.s1          ; Core_unit:inst|OUT_state[1]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.449      ;
; 0.299 ; anti_shake:inst3|temp_value[3]   ; anti_shake:inst3|OUT_key         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.451      ;
; 0.312 ; key_out:inst6|state.s1           ; key_out:inst6|state.s2           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; Core_unit:inst|temp_h2[5]        ; Core_unit:inst|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.005      ; 0.473      ;
; 0.325 ; key_out:inst6|OUT_ALU_OP[3]      ; Core_unit:inst|temp_op[3]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.004      ; 0.481      ;
; 0.326 ; key_out:inst6|OUT_ALU_OP[3]      ; Core_unit:inst|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.004      ; 0.482      ;
; 0.327 ; keyboard:inst7|OUT_key           ; anti_shake:inst3|state           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.479      ;
; 0.331 ; display:inst4|state.S1           ; keyboard:inst7|OUT_value[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.482      ;
; 0.331 ; Core_unit:inst|OUT_value[0]      ; Core_unit:inst|temp_ans[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.484      ;
; 0.339 ; Core_unit:inst|temp_ans[12]      ; Core_unit:inst|temp_h1[4]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.490      ;
; 0.340 ; BCD:inst8|rhex[0][1]             ; BCD:inst8|rhexa[4]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.493      ;
; 0.341 ; display:inst4|state.S1           ; display:inst4|state.S2           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.493      ;
; 0.353 ; Core_unit:inst|state.s1          ; Core_unit:inst|state.s2          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.504      ;
; 0.355 ; Core_unit:inst|temp_ans[14]      ; Core_unit:inst|temp_h1[6]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; Core_unit:inst|temp_ans[15]      ; Core_unit:inst|temp_h1[7]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; key_out:inst6|temp1[1]           ; key_out:inst6|temp1[2]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[15]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.004      ; 0.516      ;
; 0.361 ; BCD:inst8|rhexc[12]              ; BCD:inst8|resd[0]                ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; keyboard:inst7|flag[0]           ; keyboard:inst7|OUT_key           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[13]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.004      ; 0.520      ;
; 0.368 ; keyboard:inst7|flag[0]           ; keyboard:inst7|flag[1]           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Core_unit:inst|temp_op[0]        ; Core_unit:inst|OUT_ALU_OP[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; key_out:inst6|state.00           ; key_out:inst6|state.s1           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; keyboard:inst7|flag[1]           ; keyboard:inst7|OUT_key           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.376 ; Core_unit:inst|temp_ans[13]      ; Core_unit:inst|temp_h1[5]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.527      ;
; 0.377 ; Core_unit:inst|state.s3          ; Core_unit:inst|state.00          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.529      ;
; 0.381 ; Core_unit:inst|temp_h1[7]        ; Core_unit:inst|OUT_data_a[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.004     ; 0.529      ;
; 0.381 ; display:inst4|state.S3           ; keyboard:inst7|OUT_value[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.532      ;
; 0.382 ; key_out:inst6|temp2[7]           ; Core_unit:inst|OUT_data_b[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.533      ;
; 0.385 ; key_out:inst6|state.s2           ; key_out:inst6|state.s3           ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; Core_unit:inst|state.s2          ; Core_unit:inst|temp_ans[7]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[6]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.539      ;
; 0.386 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[7]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.539      ;
; 0.387 ; Core_unit:inst|state.s2          ; Core_unit:inst|state.s3          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; key_out:inst6|OUT_flag[0]        ; Core_unit:inst|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[5]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.543      ;
; 0.391 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[8]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.544      ;
; 0.391 ; BCD:inst8|rhex[1][2]             ; BCD:inst8|rhexb[9]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.544      ;
; 0.393 ; key_out:inst6|OUT_flag[0]        ; key_out:inst6|OUT_flag[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.545      ;
; 0.396 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; key_out:inst6|temp2[1]           ; Core_unit:inst|OUT_data_b[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.548      ;
; 0.397 ; key_out:inst6|temp2[5]           ; Core_unit:inst|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.548      ;
; 0.400 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[1]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.552      ;
; 0.401 ; BCD:inst8|rhex[0][0]             ; BCD:inst8|rhexa[0]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.554      ;
; 0.402 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[2]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; anti_shake:inst3|OUT_key         ; key_out:inst6|OUT_ALU_OP[3]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.555      ;
; 0.410 ; Core_unit:inst|OUT_value[10]     ; Core_unit:inst|temp_ans[10]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.562      ;
; 0.420 ; BCD:inst8|rhex[0][2]             ; BCD:inst8|rhexa[4]               ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.573      ;
; 0.423 ; key_out:inst6|temp1[10]          ; Core_unit:inst|OUT_value[10]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.003      ; 0.578      ;
; 0.428 ; key_out:inst6|temp1[15]          ; Core_unit:inst|OUT_value[15]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.003      ; 0.583      ;
; 0.429 ; key_out:inst6|temp1[13]          ; Core_unit:inst|OUT_value[13]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.003      ; 0.584      ;
; 0.432 ; display:inst4|state.00           ; keyboard:inst7|OUT_value[3]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.584      ;
; 0.436 ; key_out:inst6|temp2[9]           ; Core_unit:inst|temp_h2[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.005     ; 0.583      ;
; 0.438 ; key_out:inst6|temp2[2]           ; Core_unit:inst|OUT_data_b[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.002      ; 0.592      ;
+-------+----------------------------------+----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[20]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resa[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resb[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|resd[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhex[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexa[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexb[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst8|rhexc[2]   ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; 3.734 ; 3.734 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; 3.734 ; 3.734 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; 3.725 ; 3.725 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; 3.342 ; 3.342 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; 3.096 ; 3.096 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; -2.196 ; -2.196 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; -2.455 ; -2.455 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; -2.509 ; -2.509 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; -2.431 ; -2.431 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; -2.196 ; -2.196 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 3.522 ; 3.522 ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 3.592 ; 3.592 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 3.576 ; 3.576 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 3.592 ; 3.592 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 3.495 ; 3.495 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 3.495 ; 3.495 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 3.471 ; 3.471 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 3.473 ; 3.473 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 3.489 ; 3.489 ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 3.563 ; 3.563 ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 3.659 ; 3.659 ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 5.464 ; 5.464 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 5.120 ; 5.120 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 5.313 ; 5.313 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 5.126 ; 5.126 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 5.464 ; 5.464 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 5.440 ; 5.440 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 5.240 ; 5.240 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 5.237 ; 5.237 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 3.644 ; 3.644 ; Rise       ; divider:inst5|OUT_clk1 ;
; state[*]   ; divider:inst5|OUT_clk1 ; 3.685 ; 3.685 ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[0]  ; divider:inst5|OUT_clk1 ; 3.685 ; 3.685 ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[1]  ; divider:inst5|OUT_clk1 ; 3.641 ; 3.641 ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 3.522 ; 3.522 ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 3.576 ; 3.576 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 3.592 ; 3.592 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 3.471 ; 3.471 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 3.495 ; 3.495 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 3.471 ; 3.471 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 3.473 ; 3.473 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 3.489 ; 3.489 ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 3.563 ; 3.563 ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 3.659 ; 3.659 ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 4.351 ; 4.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 4.395 ; 4.395 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 4.351 ; 4.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 4.468 ; 4.468 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 4.448 ; 4.448 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 4.442 ; 4.442 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 4.380 ; 4.380 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 4.356 ; 4.356 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 3.644 ; 3.644 ; Rise       ; divider:inst5|OUT_clk1 ;
; state[*]   ; divider:inst5|OUT_clk1 ; 3.641 ; 3.641 ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[0]  ; divider:inst5|OUT_clk1 ; 3.685 ; 3.685 ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[1]  ; divider:inst5|OUT_clk1 ; 3.641 ; 3.641 ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -21.697   ; -2.590 ; N/A      ; N/A     ; -1.941              ;
;  CLK                    ; -7.496    ; -2.590 ; N/A      ; N/A     ; -1.941              ;
;  divider:inst5|OUT_clk1 ; -21.697   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS         ; -1233.111 ; -2.59  ; 0.0      ; 0.0     ; -374.425            ;
;  CLK                    ; -209.897  ; -2.590 ; N/A      ; N/A     ; -50.913             ;
;  divider:inst5|OUT_clk1 ; -1023.214 ; 0.000  ; N/A      ; N/A     ; -323.512            ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; 9.467 ; 9.467 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; 9.455 ; 9.455 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; 9.467 ; 9.467 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; 8.231 ; 8.231 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; 7.395 ; 7.395 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; -2.196 ; -2.196 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; -2.455 ; -2.455 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; -2.509 ; -2.509 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; -2.431 ; -2.431 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; -2.196 ; -2.196 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 8.174  ; 8.174  ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 8.282  ; 8.282  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 8.222  ; 8.222  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 8.253  ; 8.253  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 8.282  ; 8.282  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 8.221  ; 8.221  ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 7.931  ; 7.931  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 7.931  ; 7.931  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 7.899  ; 7.899  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 7.926  ; 7.926  ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 8.232  ; 8.232  ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 8.571  ; 8.571  ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 14.437 ; 14.437 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 13.477 ; 13.477 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 13.950 ; 13.950 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 13.279 ; 13.279 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 14.397 ; 14.397 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 14.437 ; 14.437 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 13.455 ; 13.455 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 13.664 ; 13.664 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 8.563  ; 8.563  ; Rise       ; divider:inst5|OUT_clk1 ;
; state[*]   ; divider:inst5|OUT_clk1 ; 8.613  ; 8.613  ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[0]  ; divider:inst5|OUT_clk1 ; 8.613  ; 8.613  ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[1]  ; divider:inst5|OUT_clk1 ; 8.560  ; 8.560  ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 3.522 ; 3.522 ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 3.576 ; 3.576 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 3.592 ; 3.592 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 3.559 ; 3.559 ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 3.471 ; 3.471 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 3.495 ; 3.495 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 3.471 ; 3.471 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 3.473 ; 3.473 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 3.489 ; 3.489 ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 3.563 ; 3.563 ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 3.659 ; 3.659 ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 4.351 ; 4.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 4.395 ; 4.395 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 4.351 ; 4.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 4.468 ; 4.468 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 4.448 ; 4.448 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 4.442 ; 4.442 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 4.380 ; 4.380 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 4.356 ; 4.356 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 3.644 ; 3.644 ; Rise       ; divider:inst5|OUT_clk1 ;
; state[*]   ; divider:inst5|OUT_clk1 ; 3.641 ; 3.641 ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[0]  ; divider:inst5|OUT_clk1 ; 3.685 ; 3.685 ; Rise       ; divider:inst5|OUT_clk1 ;
;  state[1]  ; divider:inst5|OUT_clk1 ; 3.641 ; 3.641 ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; CLK                    ; CLK                    ; 9814      ; 0        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; CLK                    ; 1         ; 1        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 218405526 ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; CLK                    ; CLK                    ; 9814      ; 0        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; CLK                    ; 1         ; 1        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 218405526 ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 168   ; 168  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed Jun 28 11:22:01 2017
Info: Command: quartus_sta music_cal -c music_cal
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'music_cal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divider:inst5|OUT_clk1 divider:inst5|OUT_clk1
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.697     -1023.214 divider:inst5|OUT_clk1 
    Info (332119):    -7.496      -209.897 CLK 
Info (332146): Worst-case hold slack is -2.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.590        -2.590 CLK 
    Info (332119):     0.499         0.000 divider:inst5|OUT_clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -50.913 CLK 
    Info (332119):    -0.742      -323.512 divider:inst5|OUT_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.626      -194.135 divider:inst5|OUT_clk1 
    Info (332119):    -1.940       -54.261 CLK 
Info (332146): Worst-case hold slack is -1.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.395        -1.395 CLK 
    Info (332119):     0.215         0.000 divider:inst5|OUT_clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 CLK 
    Info (332119):    -0.500      -218.000 divider:inst5|OUT_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Wed Jun 28 11:22:02 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


