// -p validate -p dead-assign-removal

import "primitives/compile.futil";

component main() -> () {
    cells {
        r = std_reg(32);
        add = std_add(32);
    }
    wires {
        group false_guard {
            r.write_en = !1'd1 ? 1'd1;
            r.in = 32'd10;
            false_guard[done] = r.done;
        }

        static<1> group unused_add {
            r.in = 32'd10;
            r.write_en = 1'd1;
            add.left = r.out;
            add.right = r.out;
        }
    }
    control {
        false_guard;
        unused_add;
    }
}