# lab01- sumador 
Laboratorio 01: Introducción a HDL
Nisefoles Vargas Yepes

1.Sumador de 1 bit.

Primero identificamos las entradas, salidas y cables necesarios para crear nuestro sumador de 1 bit.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/sum1bcc_primitive.PNG)

Podemos verificar que el código corresponde con nuestro modelo mediante el RTL viewer.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/Sumador%20primitive.PNG)

2.Generamos un almacenamiento de 2 bit.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/sum1bcc.PNG) 

3.Hacemos que nuestras entradas cambien cada 200, 400 y 800ns, esto mediante nuestro simulador RTL, obteniendo los siguientes resultados que son los esperados.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/Sumador%201%20bit%20800ns.PNG)

4.Adicionalmente podemos ver un diagrama de nuestro sumador.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/sumador%201%20bit%20diagrama.PNG)


Sumador 4 bits.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/sum4bcc.PNG)

EL sumador de 4 bits se ve de la siguiente manera.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/Sumador%204%20bits%20diagrama.PNG)

Podemos ver la simulación RTL, y vemos que funciona adecuadamente.

![conex](https://github.com/unal-edigital1-lab/lab00-NisefolesVargas/blob/master/wave%20testbench.PNG)



