# Reading pref.tcl
# do procesadorArm_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying D:/Programas/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/ram.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/ram.v 
# -- Compiling module ram
# 
# Top level modules:
# 	ram
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv 
# -- Compiling module PipeRegMW
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv(6): (vlog-13314) Defaulting port 'ALUOutM' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv(7): (vlog-13314) Defaulting port 'ReadDataM' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	PipeRegMW
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 2
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv 
# -- Compiling module PipeRegFD
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv(15): (vlog-2597) '3221225472' is being treated as 32-bit signed integer and will overflow.
# 
# Top level modules:
# 	PipeRegFD
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv 
# -- Compiling module PipeRegEM
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv(6): (vlog-13314) Defaulting port 'ALUResultE' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv(7): (vlog-13314) Defaulting port 'WriteDataE' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	PipeRegEM
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 2
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv 
# -- Compiling module PipeRegDE
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv(6): (vlog-13314) Defaulting port 'RD1D' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv(7): (vlog-13314) Defaulting port 'RD2D' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	PipeRegDE
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 2
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv 
# -- Compiling module RegisterFile
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv(4): (vlog-13314) Defaulting port 'wd3' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	RegisterFile
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv 
# -- Compiling module MainDecoder
# 
# Top level modules:
# 	MainDecoder
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv 
# -- Compiling module AluDecoder
# 
# Top level modules:
# 	AluDecoder
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv 
# -- Compiling module PCLogic
# 
# Top level modules:
# 	PCLogic
# End time: 16:11:19 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:19 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv 
# -- Compiling module Decoder
# 
# Top level modules:
# 	Decoder
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv 
# -- Compiling module ConditionCheck
# 
# Top level modules:
# 	ConditionCheck
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv 
# -- Compiling module ConditionLogic
# 
# Top level modules:
# 	ConditionLogic
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Extend.sv 
# -- Compiling module Extend
# 
# Top level modules:
# 	Extend
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/plus_n.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/plus_n.sv 
# -- Compiling module plus_n
# 
# Top level modules:
# 	plus_n
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv 
# -- Compiling module mux_2_to_1_32
# 
# Top level modules:
# 	mux_2_to_1_32
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv 
# -- Compiling module mux_2_to_1_4
# 
# Top level modules:
# 	mux_2_to_1_4
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv 
# -- Compiling module alu
# 
# Top level modules:
# 	alu
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv 
# -- Compiling module arith_alu
# -- Compiling module resultado
# -- Compiling module n_bit_substractor
# -- Compiling module n_bit_adder
# -- Compiling module n_bit_adder_sub
# -- Compiling module full_adder
# -- Compiling module n_bit_compare
# -- Compiling module bit_compare
# -- Compiling module shiftR_arith
# -- Compiling module shift_a
# 
# Top level modules:
# 	arith_alu
# 	bit_compare
# 	shift_a
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv 
# -- Compiling module logic_alu
# -- Compiling module and_gate
# -- Compiling module or_gate
# -- Compiling module xor_gate
# -- Compiling module not_gate
# -- Compiling module shiftR_gate
# -- Compiling module shiftL_gate
# 
# Top level modules:
# 	logic_alu
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv 
# -- Compiling module pcRegister
# 
# Top level modules:
# 	pcRegister
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/cpu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/cpu.sv 
# -- Compiling module cpu
# ** Warning: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/cpu.sv(3): (vlog-13314) Defaulting port 'dataRead' kind to 'var' rather than 'wire' due to default compile option setting of -svinputport=relaxed.
# 
# Top level modules:
# 	cpu
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv 
# -- Compiling module procesador
# 
# Top level modules:
# 	procesador
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv 
# -- Compiling module procesadorArm
# 
# Top level modules:
# 	procesadorArm
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv 
# -- Compiling module multiplyUnit
# 
# Top level modules:
# 	multiplyUnit
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/divUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/divUnit.sv 
# -- Compiling module divUnit
# 
# Top level modules:
# 	divUnit
# End time: 16:11:20 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:20 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv 
# -- Compiling module mux_2_to_1_32_vec
# 
# Top level modules:
# 	mux_2_to_1_32_vec
# End time: 16:11:21 on Mar 16,2024, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/modUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:21 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/modUnit.sv 
# -- Compiling module modUnit
# 
# Top level modules:
# 	modUnit
# End time: 16:11:21 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:21 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv 
# -- Compiling module mem_control
# 
# Top level modules:
# 	mem_control
# End time: 16:11:21 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:21 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv 
# -- Compiling module InstructionMemory
# 
# Top level modules:
# 	InstructionMemory
# End time: 16:11:21 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1 {D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 16:11:21 on Mar 16,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1" D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv 
# -- Compiling module program_final_tb
# 
# Top level modules:
# 	program_final_tb
# End time: 16:11:21 on Mar 16,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  program_final_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" program_final_tb 
# Start time: 16:11:21 on Mar 16,2024
# Loading sv_std.std
# Loading work.program_final_tb
# Loading work.procesadorArm
# Loading work.procesador
# Loading work.pcRegister
# Loading work.InstructionMemory
# Loading work.PipeRegFD
# Loading work.cpu
# Loading work.Decoder
# Loading work.MainDecoder
# Loading work.PCLogic
# Loading work.AluDecoder
# Loading work.PipeRegDE
# Loading work.ConditionLogic
# Loading work.ConditionCheck
# Loading work.PipeRegEM
# Loading work.PipeRegMW
# Loading work.mux_2_to_1_4
# Loading work.plus_n
# Loading work.RegisterFile
# Loading work.Extend
# Loading work.mux_2_to_1_32_vec
# Loading work.alu
# Loading work.logic_alu
# Loading work.and_gate
# Loading work.or_gate
# Loading work.xor_gate
# Loading work.shiftR_gate
# Loading work.shiftL_gate
# Loading work.not_gate
# Loading work.arith_alu
# Loading work.n_bit_adder
# Loading work.n_bit_adder_sub
# Loading work.n_bit_substractor
# Loading work.n_bit_compare
# Loading work.resultado
# Loading work.shiftR_arith
# Loading work.multiplyUnit
# Loading work.divUnit
# Loading work.modUnit
# Loading work.mux_2_to_1_32
# Loading work.mem_control
# Loading work.ram
# Loading altera_mf_ver.altsyncram
# Loading work.full_adder
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcin'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcout'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (3) for port 'aluControl'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/D0/A0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv Line: 13
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'data'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(4).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'q'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
# 
# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: INTEL  Hostname: DESKTOP-LMJ5G1R  ProcessID: 26120
#           Attempting to use alternate WLF file "./wlfthczt9r".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlfthczt9r
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
add wave -position end  sim:/program_final_tb/PARM/PR/CPU/R0/rf_v[2]
add wave -position end  sim:/program_final_tb/PARM/PR/CPU/R0/rf_v[1]
add wave -position end  sim:/program_final_tb/PARM/PR/CPU/R0/rf_v[0]
restart -f -nolog
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcin'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcout'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (3) for port 'aluControl'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/D0/A0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv Line: 13
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'data'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(4).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'q'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
run -all
add wave -position end  sim:/program_final_tb/PARM/PR/MEM/vec_scalar
add wave -position end  sim:/program_final_tb/PARM/PR/MEM/wren
add wave -position end  sim:/program_final_tb/PARM/PR/MEM/address
restart -f -nolog
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcin'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcout'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (3) for port 'aluControl'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/D0/A0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv Line: 13
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'data'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(4).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'q'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
run -all
add wave -position end  sim:/program_final_tb/PARM/PR/MEM/q
restart -f -nolog
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcin'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcout'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (3) for port 'aluControl'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/D0/A0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv Line: 13
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'data'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(4).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'q'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
run -all
add wave -position end  sim:/program_final_tb/PARM/PR/MEM/data
restart -f -nolog
# ** Note: (vsim-12125) Error and warning message counts have been reset to '0' because of 'restart'.
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcin'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (33) does not match connection size (32) for port 'pcout'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/P0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 38
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (3) for port 'aluControl'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/D0/A0 File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/Decoder.sv Line: 13
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A0/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A1/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A2/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A3/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A4/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A5/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A6/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A7/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A8/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A9/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A10/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A11/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A12/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A13/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A14/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_and'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_or'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_xor'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftR'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_shiftL'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'r_not'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/LU File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 18
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUS File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'option'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv(6).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/CPU/A15/AUR File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/alu.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'data'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(4).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
# ** Warning: (vsim-3015) [PCDPC] - Port size (256) does not match connection size (512) for port 'q'. The port definition is at: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/mem_control.sv(8).
#    Time: 0 ps  Iteration: 0  Instance: /program_final_tb/PARM/PR/MEM File: D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/procesador.sv Line: 46
run -all
# End time: 16:28:59 on Mar 16,2024, Elapsed time: 0:17:38
# Errors: 0, Warnings: 133
