<?xml version="1.0" encoding="utf-8"?>
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
"http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml" lang="en" xml:lang="en">
<head>
<!-- 2023-06-07 Wed 15:36 -->
<meta http-equiv="Content-Type" content="text/html;charset=utf-8" />
<meta name="viewport" content="width=device-width, initial-scale=1" />
<title>Memory</title>
<meta name="generator" content="Org mode" />
<style type="text/css">
 <!--/*--><![CDATA[/*><!--*/
  .title  { text-align: center;
             margin-bottom: .2em; }
  .subtitle { text-align: center;
              font-size: medium;
              font-weight: bold;
              margin-top:0; }
  .todo   { font-family: monospace; color: red; }
  .done   { font-family: monospace; color: green; }
  .priority { font-family: monospace; color: orange; }
  .tag    { background-color: #eee; font-family: monospace;
            padding: 2px; font-size: 80%; font-weight: normal; }
  .timestamp { color: #bebebe; }
  .timestamp-kwd { color: #5f9ea0; }
  .org-right  { margin-left: auto; margin-right: 0px;  text-align: right; }
  .org-left   { margin-left: 0px;  margin-right: auto; text-align: left; }
  .org-center { margin-left: auto; margin-right: auto; text-align: center; }
  .underline { text-decoration: underline; }
  #postamble p, #preamble p { font-size: 90%; margin: .2em; }
  p.verse { margin-left: 3%; }
  pre {
    border: 1px solid #ccc;
    box-shadow: 3px 3px 3px #eee;
    padding: 8pt;
    font-family: monospace;
    overflow: auto;
    margin: 1.2em;
  }
  pre.src {
    position: relative;
    overflow: visible;
    padding-top: 1.2em;
  }
  pre.src:before {
    display: none;
    position: absolute;
    background-color: white;
    top: -10px;
    right: 10px;
    padding: 3px;
    border: 1px solid black;
  }
  pre.src:hover:before { display: inline;}
  /* Languages per Org manual */
  pre.src-asymptote:before { content: 'Asymptote'; }
  pre.src-awk:before { content: 'Awk'; }
  pre.src-C:before { content: 'C'; }
  /* pre.src-C++ doesn't work in CSS */
  pre.src-clojure:before { content: 'Clojure'; }
  pre.src-css:before { content: 'CSS'; }
  pre.src-D:before { content: 'D'; }
  pre.src-ditaa:before { content: 'ditaa'; }
  pre.src-dot:before { content: 'Graphviz'; }
  pre.src-calc:before { content: 'Emacs Calc'; }
  pre.src-emacs-lisp:before { content: 'Emacs Lisp'; }
  pre.src-fortran:before { content: 'Fortran'; }
  pre.src-gnuplot:before { content: 'gnuplot'; }
  pre.src-haskell:before { content: 'Haskell'; }
  pre.src-hledger:before { content: 'hledger'; }
  pre.src-java:before { content: 'Java'; }
  pre.src-js:before { content: 'Javascript'; }
  pre.src-latex:before { content: 'LaTeX'; }
  pre.src-ledger:before { content: 'Ledger'; }
  pre.src-lisp:before { content: 'Lisp'; }
  pre.src-lilypond:before { content: 'Lilypond'; }
  pre.src-lua:before { content: 'Lua'; }
  pre.src-matlab:before { content: 'MATLAB'; }
  pre.src-mscgen:before { content: 'Mscgen'; }
  pre.src-ocaml:before { content: 'Objective Caml'; }
  pre.src-octave:before { content: 'Octave'; }
  pre.src-org:before { content: 'Org mode'; }
  pre.src-oz:before { content: 'OZ'; }
  pre.src-plantuml:before { content: 'Plantuml'; }
  pre.src-processing:before { content: 'Processing.js'; }
  pre.src-python:before { content: 'Python'; }
  pre.src-R:before { content: 'R'; }
  pre.src-ruby:before { content: 'Ruby'; }
  pre.src-sass:before { content: 'Sass'; }
  pre.src-scheme:before { content: 'Scheme'; }
  pre.src-screen:before { content: 'Gnu Screen'; }
  pre.src-sed:before { content: 'Sed'; }
  pre.src-sh:before { content: 'shell'; }
  pre.src-sql:before { content: 'SQL'; }
  pre.src-sqlite:before { content: 'SQLite'; }
  /* additional languages in org.el's org-babel-load-languages alist */
  pre.src-forth:before { content: 'Forth'; }
  pre.src-io:before { content: 'IO'; }
  pre.src-J:before { content: 'J'; }
  pre.src-makefile:before { content: 'Makefile'; }
  pre.src-maxima:before { content: 'Maxima'; }
  pre.src-perl:before { content: 'Perl'; }
  pre.src-picolisp:before { content: 'Pico Lisp'; }
  pre.src-scala:before { content: 'Scala'; }
  pre.src-shell:before { content: 'Shell Script'; }
  pre.src-ebnf2ps:before { content: 'ebfn2ps'; }
  /* additional language identifiers per "defun org-babel-execute"
       in ob-*.el */
  pre.src-cpp:before  { content: 'C++'; }
  pre.src-abc:before  { content: 'ABC'; }
  pre.src-coq:before  { content: 'Coq'; }
  pre.src-groovy:before  { content: 'Groovy'; }
  /* additional language identifiers from org-babel-shell-names in
     ob-shell.el: ob-shell is the only babel language using a lambda to put
     the execution function name together. */
  pre.src-bash:before  { content: 'bash'; }
  pre.src-csh:before  { content: 'csh'; }
  pre.src-ash:before  { content: 'ash'; }
  pre.src-dash:before  { content: 'dash'; }
  pre.src-ksh:before  { content: 'ksh'; }
  pre.src-mksh:before  { content: 'mksh'; }
  pre.src-posh:before  { content: 'posh'; }
  /* Additional Emacs modes also supported by the LaTeX listings package */
  pre.src-ada:before { content: 'Ada'; }
  pre.src-asm:before { content: 'Assembler'; }
  pre.src-caml:before { content: 'Caml'; }
  pre.src-delphi:before { content: 'Delphi'; }
  pre.src-html:before { content: 'HTML'; }
  pre.src-idl:before { content: 'IDL'; }
  pre.src-mercury:before { content: 'Mercury'; }
  pre.src-metapost:before { content: 'MetaPost'; }
  pre.src-modula-2:before { content: 'Modula-2'; }
  pre.src-pascal:before { content: 'Pascal'; }
  pre.src-ps:before { content: 'PostScript'; }
  pre.src-prolog:before { content: 'Prolog'; }
  pre.src-simula:before { content: 'Simula'; }
  pre.src-tcl:before { content: 'tcl'; }
  pre.src-tex:before { content: 'TeX'; }
  pre.src-plain-tex:before { content: 'Plain TeX'; }
  pre.src-verilog:before { content: 'Verilog'; }
  pre.src-vhdl:before { content: 'VHDL'; }
  pre.src-xml:before { content: 'XML'; }
  pre.src-nxml:before { content: 'XML'; }
  /* add a generic configuration mode; LaTeX export needs an additional
     (add-to-list 'org-latex-listings-langs '(conf " ")) in .emacs */
  pre.src-conf:before { content: 'Configuration File'; }

  table { border-collapse:collapse; }
  caption.t-above { caption-side: top; }
  caption.t-bottom { caption-side: bottom; }
  td, th { vertical-align:top;  }
  th.org-right  { text-align: center;  }
  th.org-left   { text-align: center;   }
  th.org-center { text-align: center; }
  td.org-right  { text-align: right;  }
  td.org-left   { text-align: left;   }
  td.org-center { text-align: center; }
  dt { font-weight: bold; }
  .footpara { display: inline; }
  .footdef  { margin-bottom: 1em; }
  .figure { padding: 1em; }
  .figure p { text-align: center; }
  .inlinetask {
    padding: 10px;
    border: 2px solid gray;
    margin: 10px;
    background: #ffffcc;
  }
  #org-div-home-and-up
   { text-align: right; font-size: 70%; white-space: nowrap; }
  textarea { overflow-x: auto; }
  .linenr { font-size: smaller }
  .code-highlighted { background-color: #ffff00; }
  .org-info-js_info-navigation { border-style: none; }
  #org-info-js_console-label
    { font-size: 10px; font-weight: bold; white-space: nowrap; }
  .org-info-js_search-highlight
    { background-color: #ffff00; color: #000000; font-weight: bold; }
  .org-svg { width: 90%; }
  /*]]>*/-->
</style>
<script type="text/javascript">
/*
@licstart  The following is the entire license notice for the
JavaScript code in this tag.

Copyright (C) 2012-2019 Free Software Foundation, Inc.

The JavaScript code in this tag is free software: you can
redistribute it and/or modify it under the terms of the GNU
General Public License (GNU GPL) as published by the Free Software
Foundation, either version 3 of the License, or (at your option)
any later version.  The code is distributed WITHOUT ANY WARRANTY;
without even the implied warranty of MERCHANTABILITY or FITNESS
FOR A PARTICULAR PURPOSE.  See the GNU GPL for more details.

As additional permission under GNU GPL version 3 section 7, you
may distribute non-source (e.g., minimized or compacted) forms of
that code without the copy of the GNU GPL normally required by
section 4, provided you include this license notice and a URL
through which recipients can access the Corresponding Source.


@licend  The above is the entire license notice
for the JavaScript code in this tag.
*/
<!--/*--><![CDATA[/*><!--*/
 function CodeHighlightOn(elem, id)
 {
   var target = document.getElementById(id);
   if(null != target) {
     elem.cacheClassElem = elem.className;
     elem.cacheClassTarget = target.className;
     target.className = "code-highlighted";
     elem.className   = "code-highlighted";
   }
 }
 function CodeHighlightOff(elem, id)
 {
   var target = document.getElementById(id);
   if(elem.cacheClassElem)
     elem.className = elem.cacheClassElem;
   if(elem.cacheClassTarget)
     target.className = elem.cacheClassTarget;
 }
/*]]>*///-->
</script>
<script type="text/x-mathjax-config">
    MathJax.Hub.Config({
        displayAlign: "center",
        displayIndent: "0em",

        "HTML-CSS": { scale: 100,
                        linebreaks: { automatic: "false" },
                        webFont: "TeX"
                       },
        SVG: {scale: 100,
              linebreaks: { automatic: "false" },
              font: "TeX"},
        NativeMML: {scale: 100},
        TeX: { equationNumbers: {autoNumber: "AMS"},
               MultLineWidth: "85%",
               TagSide: "right",
               TagIndent: ".8em"
             }
});
</script>
<script type="text/javascript"
        src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.0/MathJax.js?config=TeX-AMS_HTML"></script>
</head>
<body>
<div id="content">
<h1 class="title">Memory</h1>
<div id="table-of-contents">
<h2>Table of Contents</h2>
<div id="text-table-of-contents">
<ul>
<li><a href="#org71500a2">1. Beginning</a></li>
<li><a href="#orgb277726">2. 概述</a>
<ul>
<li><a href="#orgb95c68f">2.1. 分类学</a></li>
<li><a href="#org45c54cf">2.2. Memory heirarchy</a></li>
<li><a href="#org22c3fcf">2.3. Main 存</a></li>
</ul>
</li>
<li><a href="#orga48295f">3. SemiConductors Chips</a>
<ul>
<li><a href="#org6c1e0bd">3.1. 半导体存储芯片的基本结构</a></li>
<li><a href="#orge1d01a0">3.2. RAM</a>
<ul>
<li><a href="#orgd4fd4e1">3.2.1. SRAM 和 DRAM</a></li>
<li><a href="#orgf2a055e">3.2.2. SRAM 和 DRAM 的结构示意图</a></li>
<li><a href="#org9ba5fc3">3.2.3. 时序分析</a></li>
<li><a href="#org472a250">3.2.4. DRAM 的刷新方式</a></li>
</ul>
</li>
<li><a href="#orgafaadd8">3.3. ROM</a>
<ul>
<li><a href="#org3dbf599">3.3.1. ROM 的简单分类学</a></li>
<li><a href="#orgd00b59b">3.3.2. EPROM 的结构介绍</a></li>
</ul>
</li>
<li><a href="#org2062593">3.4. main 存和 CPU 的链接. (shabi东西) 重点</a></li>
<li><a href="#orgcbf5a30">3.5. 存储器的校验 Parity</a>
<ul>
<li><a href="#org9b24b22">3.5.1. 校验的电路结构</a></li>
<li><a href="#orgf83bfd5">3.5.2. Hamming Code</a></li>
</ul>
</li>
<li><a href="#org085fe73">3.6. 提高访问速度的方式</a>
<ul>
<li><a href="#orgf17ebb3">3.6.1. 总结</a></li>
<li><a href="#org15b2737">3.6.2. 单体多字</a></li>
<li><a href="#org4d42d53">3.6.3. 多体并行</a></li>
<li><a href="#org61c3ded">3.6.4. 存控</a></li>
<li><a href="#org0ae9872">3.6.5. <span class="todo TODO">TODO</span> Synchronized DRAM</a></li>
<li><a href="#org27d8462">3.6.6. <span class="todo TODO">TODO</span> Rambus DRAM</a></li>
<li><a href="#org95b3694">3.6.7. <span class="todo TODO">TODO</span> Cache DRAM</a></li>
</ul>
</li>
</ul>
</li>
<li><a href="#orgac6cb83">4. Cache</a>
<ul>
<li><a href="#orgd23e125">4.1. An introduction</a></li>
<li><a href="#org2df5d05">4.2. <span class="todo TODO">TODO</span> The Elements of Cache</a>
<ul>
<li><a href="#orgc462ac6">4.2.1. Hit and Miss</a></li>
<li><a href="#org9487635">4.2.2. The Structure of the Cache</a></li>
<li><a href="#org3719585">4.2.3. Block Size and its Effect to Hit Rate</a></li>
</ul>
</li>
<li><a href="#org19e881d">4.3. <span class="todo TODO">TODO</span> Mapping Strategy</a>
<ul>
<li><a href="#orgef187dc">4.3.1. Direct Mapping</a></li>
<li><a href="#org647bc5c">4.3.2. Associative Mapping</a></li>
<li><a href="#org66b059f">4.3.3. Set-Associative Mapping</a></li>
</ul>
</li>
<li><a href="#org98de0ac">4.4. <span class="todo TODO">TODO</span> Write Policy</a>
<ul>
<li><a href="#orgd35e2ad">4.4.1. <span class="todo TODO">TODO</span> why we have to maintain the consistency of the memory heirarchy</a></li>
</ul>
</li>
<li><a href="#orgdec511e">4.5. <span class="todo TODO">TODO</span> Ways to Improve the Performance of Cache</a></li>
<li><a href="#org5827d8c">4.6. <span class="todo TODO">TODO</span> Replacement Algorithm</a></li>
</ul>
</li>
</ul>
</div>
</div>
<div id="outline-container-org71500a2" class="outline-2">
<h2 id="org71500a2"><span class="section-number-2">1</span> Beginning</h2>
<div class="outline-text-2" id="text-1">
<div class="org-center">
<p>
<b>Chapter 06 Memory Shit chapter from Tang Shuo Fei</b>
</p>
</div>
<p>
我们来看一下 Tang 的目录. Gosh, 如果能够居中就好了.
</p>
<ol class="org-ol">
<li>概述</li>
<li>Main Memory. 内存也称为 Main 存</li>
<li>Cache. Main 存和 CPU (Processor) 之间的</li>
<li>虚拟 Memory. Main 存相关的.</li>
<li>辅助存储器. External 存储器. 比如说硬盘.</li>
</ol>
</div>
</div>
<div id="outline-container-orgb277726" class="outline-2">
<h2 id="orgb277726"><span class="section-number-2">2</span> 概述</h2>
<div class="outline-text-2" id="text-2">
<p>
为什么研究存储器非常重要?
</p>
<ul class="org-ul">
<li>CPU 的运行速度变得高的同时, 存储器的读取速度跟不上这个发展, 于是说计
算机系统的运行速度很大程度上收到了存储器的制约.</li>
<li>另一方面, 当我们 IO 设备的数量不断增多, 若是 IO 设备和存储器之间的信
息交换都是直接通过 CPU 来实现. 那么其将降低 CPU 的运转效率.</li>
</ul>

<p>
随后我们对存储器进行分类, 因为, 嘛, 反正我们有很多存储器. 随后, 这种分
类让我们看到的那些区别, 正是这些区别让我们有 Memory Heirarchy. 目前我
们有三种分类方法: 
</p>
<ol class="org-ol">
<li>按照存储介质进行分类;</li>
<li>按照存取方式进行分类;</li>
<li>按照功能进行分类.</li>
</ol>
<p>
这些分类方法是让我们看见这些存储方式的特点. 总之是有好处的.
</p>
</div>
<div id="outline-container-orgb95c68f" class="outline-3">
<h3 id="orgb95c68f"><span class="section-number-3">2.1</span> 分类学</h3>
<div class="outline-text-3" id="text-2-1">
<hr />
<p>
按照存储介质进行分类:
</p>
<ol class="org-ol">
<li>SemiConductor 存储器. 这是一种 volatile 的存储器, 也就是 "断电会丢
失" 的存储器.</li>
<li>磁表面存储器. Magnetic Disk. 使用了磁介质来存储.</li>
<li>磁芯存储器. ?什么价吧.</li>
<li>光盘存储器. 在读写过程之中应用了激光.</li>
</ol>

<hr />
<p>
然后我们还可以按照存储方式分类
</p>
<ol class="org-ol">
<li>RAM. 可读可写的存储器. 有 SRAM (Static RAM) 和 DRAM (Dynamic RAM).</li>
<li>ROM. 只可读的存储器. 有很多种, 比如说 EPROM, EEPROM, Flash
Memory. 值得注意的是, Flash Memory 的功能并不是很一样, 虽然其也是
ROM 的一种, 但是从结果上来看, 功能已经很不一样了.</li>
<li>串行访问存储器. 简单来说, 就是和 Random accessing 相反的一个存在.
RA 指的是, 能够通过地址来进行访问. 这种就是随机访问, 也就是说, 给定
了一个地址, 我们能够直接访问到那个地址里面的数据. 串行访问存储器就
是不能够做到这一点的存储器.</li>
</ol>

<hr />
<p>
然后我们还可以按照功能进行分类. 这里就不进行分类了, 因为分类是显然的.
这是由他们的物理特性决定的.
</p>
</div>
</div>

<div id="outline-container-org45c54cf" class="outline-3">
<h3 id="org45c54cf"><span class="section-number-3">2.2</span> Memory heirarchy</h3>
<div class="outline-text-3" id="text-2-2">
<p>
这里是一个类似于金字塔的东西. 记忆也是简单的. 就是说, 越接近 CPU, 存储
器就越快, 越贵; 越远离 CPU, 存储器就越慢, 越便宜, 于是相应的就越多. 我
们稍微看一下这个层级,简单来说, 我们有
</p>

<div class="org-center">
<p>
CPU &lt;-&gt; 缓存 &lt;-&gt; Main 存 &lt;-&gt; 辅存
</p>
</div>

<p>
Main 存就是我们常说的内存啦. 缓存的存在是为了加速 CPU 和 Main 存之间的
交互. 如果说我们知道了 hit rate 的概念, 当这个 hit rate 的数值接近于 1
的时候, 我们就可以说, CPU 能够以 "缓存的速度" 去访问 Main 存, 也就是说,
相当于缓存的大小被扩张为 Main 存的大小.
</p>

<p>
值得注意的是, Main 存以及 Cache 可以被称为 Internal Memory. 因为其是放
在板上的, 与之相对的是, 辅存被称为 External Memory. 这是说, 存储设备是
和 Chip 分开的. 于是我们能够知道访问 External Memory 的时候, 需要涉及
Bus. 应该.
</p>

<hr />

<p>
在 main 存和 CPU 之间还发展出来了虚拟存储. 简单来说, 这是一层抽象.  因
为我们的 Main 存的大小是实际上并没有那么大, 这层抽象让我们可以将一些并
不是 Main 存的地方 "看作" 是 Main 存. 剩下的细节交给系统和操作系统进行
处理.
</p>

<p>
这里面我们有两种概念: 1. 逻辑 (Logical) 地址; 2. 物理 (Physical) 地址.
前者就是一种逻辑上的地址, 已经被封装过了的地址, 而物理地址就是实际的,
Chip 上面的地址, 程序执行过程之中真正访问的地址.
</p>

<hr />
</div>
</div>

<div id="outline-container-org22c3fcf" class="outline-3">
<h3 id="org22c3fcf"><span class="section-number-3">2.3</span> Main 存</h3>
<div class="outline-text-3" id="text-2-3">
<div class="org-center">
<p>
Word
</p>
</div>

<p>
字长便是 word 的长度. 如果说内部有 4 个 bytes, 这四个字节是可以独立寻
址的. 也就是说, 有一个特定的地址和其对应. 如果说地址长度是 n, word 的
长度是 2<sup>m</sup> bytes 的话, "寻址范围" 为 2<sup>n-m</sup> 以及 2<sup>n</sup>.
</p>

<p>
我们能够有按 word寻址, 也能够按照 bytes 寻址
</p>

<ul class="org-ul">
<li>寻址范围</li>
</ul>
<p>
一般来说, 地址的长度就能够算出 "寻址范围", 虽然说是范围, 但实际上, 我
们可以直接认为是, "能够访问的单元个数的多少". 这里我们可以讨论两种寻址
方式的 "寻址范围". 是很简单的东西.
</p>

<hr />

<div class="org-center">
<p>
技术指标
</p>
</div>

<p>
简单来说, 有两个指标: 1. Capacity; 2. Speed. 
</p>

<p>
Capacity: 对于前者我们可以计算一个 Main 存之中的 bits 数量, 也可以计算
其中 bytes数量. 这很明显是废话. 一般来说, 我们以 bytes 为单位. 当我们
说出 1M 的存储容量的时候, 我们能够知道其地址长度为 20. 因为 2<sup>20</sup> 约等
于 1M, 也即, 我们能够访问 1M 的数量的 bytes.
</p>


<p>
Speed: 指的是存储器获取到数据所用的时间. 这个指标可能还可以使用
Latency 来描述
</p>

<p>
带宽: 表示单位时间内, 存储器存取的信息量. 能够知道, 带宽和 bandwidth
和 Speed 之间有强关联.
</p>
</div>
</div>
</div>

<div id="outline-container-orga48295f" class="outline-2">
<h2 id="orga48295f"><span class="section-number-2">3</span> SemiConductors Chips</h2>
<div class="outline-text-2" id="text-3">
</div>
<div id="outline-container-org6c1e0bd" class="outline-3">
<h3 id="org6c1e0bd"><span class="section-number-3">3.1</span> 半导体存储芯片的基本结构</h3>
<div class="outline-text-3" id="text-3-1">
<p>
我们看芯片的接线就行了. <b>地址线</b>, 输入地址; <b>片选器</b>: 选择芯片内部的 RAM
芯片, 这是说, 一个存储器可以由很多个 RAM 芯片组成, 我们通过这个片选器
来选择具体是哪一个芯片.  <b>数据线</b>, 从芯片之中接出来的线, 大小为一个
word, 一般. <b>读写控制器</b>, 控制读写的使能.
</p>
</div>
</div>

<div id="outline-container-orge1d01a0" class="outline-3">
<h3 id="orge1d01a0"><span class="section-number-3">3.2</span> RAM</h3>
<div class="outline-text-3" id="text-3-2">
</div>
<div id="outline-container-orgd4fd4e1" class="outline-4">
<h4 id="orgd4fd4e1"><span class="section-number-4">3.2.1</span> SRAM 和 DRAM</h4>
<div class="outline-text-4" id="text-3-2-1">
<p>
SRAM 使用了多个晶体管 (6个, 具体来说), 而 DRAM 使用了 1 个晶体管和一个
电容 (这是指一个存储单元内部用到的元件). 后者的造价便宜, 但是访问速度
比较慢, 并且需要刷新, 这个刷新是很有意思的概念, 这是说, DRAM 之中的数
据会 fade away, 于是说, 经常需要刷新. 其在读取之后, 内部的存储信息也会
失效, 于是需要将原本存储的信息再放回去.
</p>

<p>
我们先是介绍 DRAM 的结构: 我这里建议读者直接查看书本. 稍微了解到这个晶
体管是如何工作的. 这里说, 当我们读取数据的时候, 电容 (Capacitor) 放电,
于是我们得到了信息, 但是同时电容将电放出, 于是这里需要 recharge.
</p>

<p>
随后是介绍 SRAM 的结构: 我这里建议读者直接查看书本. 当我们知道了晶体管
是怎么工作的之后, 了解 SRAM 的结构就不是一件难事了. SRAM 里面是一个
Latch. 这是一个简单的 latch. 有两个端: A<sub>1</sub>, A<sub>2</sub>. 我们有一个 bit 的输入,
记为 B, 那么我们将 B 接入 A<sub>1</sub>, bar B接入 A<sub>2</sub>. 这就是一个 bit 的写操作.
</p>

<p>
OK, 去读, 去看图. 参见 Tang 第二版 76 页. 值得注意的是, Tang 写得一坨
答辩. 可以先去 81 页了解一下 DRAM 的工作原理, 因为 Tang 并没有介绍晶体
管是怎么工作的. 也可以参考 Stallings 的书.
</p>
</div>
</div>

<div id="outline-container-orgf2a055e" class="outline-4">
<h4 id="orgf2a055e"><span class="section-number-4">3.2.2</span> SRAM 和 DRAM 的结构示意图</h4>
<div class="outline-text-4" id="text-3-2-2">
<p>
草泥马这写的是什么几把. 建议查看 <a href="https:en.wikipedia.org/wiki/Dynamic_random-access_memory">wikipedia</a> for more information. 主要
是接线很多, 但是又不知道接线是用来干什么的. 首先我们要认知到, SRAM 和
DRAM 的基本存储单元是什么? 有多少个接线. 随后我们才能读懂书上的这些图.
</p>

<p>
DRAM 和 SRAM 的单元是类似的, 都有着: 
</p>
<ul class="org-ul">
<li>读选择线, 写选择线</li>
<li>读数据线, 写数据线</li>
</ul>
<p>
就是说, 一个单元格具有两个输入和两个输出. 这里有一点不同, 就是 DRAM 有
一个预充电信号. 
总之略, 最好还是看看书. 我这里就不进行抄写了.
</p>
</div>
</div>

<div id="outline-container-org9ba5fc3" class="outline-4">
<h4 id="org9ba5fc3"><span class="section-number-4">3.2.3</span> 时序分析</h4>
<div class="outline-text-4" id="text-3-2-3">
<p>
略, 基本上是废话.
</p>
</div>
</div>

<div id="outline-container-org472a250" class="outline-4">
<h4 id="org472a250"><span class="section-number-4">3.2.4</span> DRAM 的刷新方式</h4>
<div class="outline-text-4" id="text-3-2-4">
<p>
有三种刷新方式, 我们依次介绍其特点. 以一个 128 × 128 的 DRAM 为例子.
刷新 128 行需要 64 μs, 我们每 2ms 就需要刷新.
</p>

<div class="org-center">
<p>
集中刷新
</p>
</div>

<p>
2ms 之中抽出 64 μs 专门用来刷新. 
</p>

<div class="org-center">
<p>
分散刷新
</p>
</div>

<p>
每次进行一个读取操作的时候就进行一个行的刷新.
</p>

<div class="org-center">
<p>
异步刷新
</p>
</div>

<p>
每隔 \(\displaystyle \frac{64\, \mathrm{\mu s}}{128}\) 就刷新一次. 因
为刷新操作和读写操作并不是同步的, 于是称为异步的. 基本上都是废话.
</p>
</div>
</div>
</div>

<div id="outline-container-orgafaadd8" class="outline-3">
<h3 id="orgafaadd8"><span class="section-number-3">3.3</span> ROM</h3>
<div class="outline-text-3" id="text-3-3">
</div>
<div id="outline-container-org3dbf599" class="outline-4">
<h4 id="org3dbf599"><span class="section-number-4">3.3.1</span> ROM 的简单分类学</h4>
<div class="outline-text-4" id="text-3-3-1">
<ul class="org-ul">
<li><b>基本ROM</b> (read-only memory) 介绍过的. 在一个节点上面放着一个电容, 导通的时候接入低电压
(因为电容接地了); 如果没有电容, 读出的时候就是高电压.</li>

<li><b>PROM</b> (Programmable ROM) 其内部有一个熔丝, 通过是否熔断这个熔丝来达成
program. 这种 program 是一次性的. 但是比基本ROM要方便.</li>

<li><b>EPROM</b> (Erasable) 可擦除的, optically erasable. 结构不介绍了. 几把.</li>

<li><b>EEPROM</b> (electrically erasable) 可电擦除的, 不知道用来干嘛.</li>

<li><b>Flash Memory</b> 用于手机等, 功能已经和 RAM 差不多了.</li>
</ul>
</div>
</div>

<div id="outline-container-orgd00b59b" class="outline-4">
<h4 id="orgd00b59b"><span class="section-number-4">3.3.2</span> EPROM 的结构介绍</h4>
<div class="outline-text-4" id="text-3-3-2">
<p>
简单来说, 就是使用了一个特殊的晶体管, 这个晶体管叫什么, 雪崩注入式的晶
体管. 总之是一个很奇怪的名字. 这个晶体管之中有一个名为浮动栅的结构. 当
晶体管上面的一个 D 口接入了电源之后, 这个东西就能开始运作了, 其能够阻
断晶体管内部的电流的流通. 那么当这个电压接入的时候, 其存的就是 0. 没有
接入的话, 存的就是 1.
</p>

<p>
其实是很简单的东西. 我们稍微看一下就知道是什么了.
</p>
</div>
</div>
</div>

<div id="outline-container-org2062593" class="outline-3">
<h3 id="org2062593"><span class="section-number-3">3.4</span> main 存和 CPU 的链接. (shabi东西) 重点</h3>
<div class="outline-text-3" id="text-3-4">
<p>
这里可以出题, 傻逼, 就喜欢能出题的东西. 什么题? CPU 和 RAM 或者 ROM 之
间的 chip 链接. 大概是什么样:
</p>

<p>
给定了 chip 和一个 74138 译码器, 要你将 CPU 和 chip 之间连接起来. 这里
需要知道, 片选信号一般连入高位, 地址一般连入低位.
</p>

<p>
根据高位的这些信号决定片选信号的产生. 片选信号产生了之后, 会链接到 ROM
RAM 芯片的 CS 段上.
</p>

<p>
解题步骤为:
</p>
<ol class="org-ol">
<li>根据地址范围写出相应的二进制地址. 以方便决定如何使用 74138 译码器.</li>
<li>根据地址范围的大小, 决定使用的 chip</li>
<li>分配 CPU 地址线. 一般来说这是简单的.</li>
<li>决定片选信号. 查看第一步的二进制地址. 且, CPU 的 MREQ 信号一般要接
入译码器的使能端.</li>
</ol>

<p>
还需要查看 Tang 99页的例题. 令人无语的题. 大概就考这种程度的东西. 真是
丢人. 令人叹息, 说到底就是喜欢这种垃圾.
</p>
</div>
</div>

<div id="outline-container-orgcbf5a30" class="outline-3">
<h3 id="orgcbf5a30"><span class="section-number-3">3.5</span> 存储器的校验 Parity</h3>
<div class="outline-text-3" id="text-3-5">
<p>
建议阅读 Stallings 一节.
</p>
</div>

<div id="outline-container-org9b24b22" class="outline-4">
<h4 id="org9b24b22"><span class="section-number-4">3.5.1</span> 校验的电路结构</h4>
<div class="outline-text-4" id="text-3-5-1">
<p>
参考 Stallings 一节. 我们说我们有一串数据需要传输. 在传输之前, 我们通
过函数 f, 生成一个 K bits 的校验码. 传输了之后我们再次进行校验码的生成.
</p>

<p>
对比两次得到的校验码, 我们知道, 数据是否有损坏. 两次校验码取 XOR 得到
数据, 通过这点来得到信息. 这个 XOR 得到的结果称为 Syndrome Word
</p>

<p>
我们假设 N 是 数据的长度. 因为 K bits 的校验码, 其能够做到 2<sup>K</sup> 的定位.
那么我们实际上有不等式:
</p>

<p>
\[
2 ^ K  - 1 \ge  N  + K 
\]
</p>

<p>
实际上我们还能够确认 K bits 的校验码在传输的过程之中是否有发生错误. 所
以说不等号后面加上了一个 K. 还有, 如果说 Syndrome Word 是0的话, 其就说
明这里并没有错误. 于是说不等号前面有一个 -1, 因为其中有一个值拿去放到
别的地方了.
</p>
</div>
</div>

<div id="outline-container-orgf83bfd5" class="outline-4">
<h4 id="orgf83bfd5"><span class="section-number-4">3.5.2</span> Hamming Code</h4>
<div class="outline-text-4" id="text-3-5-2">
<p>
Hamming Code 是常见的 single error correction code. 其能够检测出一位数
据的错误. n其工作原理就是将某些位取 XOR 得到的结果. 直观理解请看
Stallings 的书.
</p>

<p>
在这里我们进一步采用一个模式, 这个模式能够让我们比较简单的生成 Hamming
Code. 我们将 Hamming Code 和 数据 bits 放到一排. 对于 2 的次幂的位置,
其上面放的是 Hamming Code 的位. 我们设 C1 C2 C4 为 Code 的位, 设 Dn 是第n个数据位. 然后我们有
</p>


<pre class="example">
C1C2D1C4D2D3D4
</pre>

<p>
上面是一个 4 位数据的校验码, 校验码是三位. 我们按照下面方式得出 Cn. 考虑位置码, 也就是位置的二进制码, 比如说第6位就是 110.
我们说 C1 的值为, 位置码个位数是 1 的数据位的 XOR. 类似的 C2 的值为, 位置码 第二位数 为 1 的数据位的 XOR.
</p>

<table border="2" cellspacing="0" cellpadding="6" rules="groups" frame="hsides">


<colgroup>
<col  class="org-left" />

<col  class="org-right" />

<col  class="org-right" />

<col  class="org-right" />

<col  class="org-right" />

<col  class="org-right" />

<col  class="org-right" />

<col  class="org-right" />
</colgroup>
<tbody>
<tr>
<td class="org-left">位置吗</td>
<td class="org-right">001</td>
<td class="org-right">010</td>
<td class="org-right">011</td>
<td class="org-right">100</td>
<td class="org-right">101</td>
<td class="org-right">110</td>
<td class="org-right">111</td>
</tr>

<tr>
<td class="org-left">位置</td>
<td class="org-right">1</td>
<td class="org-right">2</td>
<td class="org-right">3</td>
<td class="org-right">4</td>
<td class="org-right">5</td>
<td class="org-right">6</td>
<td class="org-right">7</td>
</tr>

<tr>
<td class="org-left">数据</td>
<td class="org-right">C1</td>
<td class="org-right">C2</td>
<td class="org-right">D1</td>
<td class="org-right">C4</td>
<td class="org-right">D2</td>
<td class="org-right">D3</td>
<td class="org-right">D4</td>
</tr>
</tbody>
</table>

<pre class="example">
C1 = D1 ^ D2 ^ D4
</pre>

<p>
答案是明显的
</p>
</div>
</div>
</div>

<div id="outline-container-org085fe73" class="outline-3">
<h3 id="org085fe73"><span class="section-number-3">3.6</span> 提高访问速度的方式</h3>
<div class="outline-text-3" id="text-3-6">
</div>
<div id="outline-container-orgf17ebb3" class="outline-4">
<h4 id="orgf17ebb3"><span class="section-number-4">3.6.1</span> 总结</h4>
<div class="outline-text-4" id="text-3-6-1">
<p>
总共分为两个部分: 1. 单字多体和多体并行; 2. 高性能存储芯片. 第二个部分主要抄袭 Stallings 的对应部分. 有兴趣的读者可以选择查看后者.
</p>

<p>
对于第一个部分: 什么是"体"? 体就是一个模块. 模块就是体. 在这里, 体是半个 RAM 或者别的东西. 其能够独立的工作, 结构上也相对独立, 也就是说, 其有独立的控制单元什么的, 我们用其来实现加速, 比如说利用流水线的思想.
</p>

<p>
对于第二个部分: 可以参考 Stallings. 其告诉了三种结构: 1. Synchronized DRAM; 2. Rambus DRAM; 3. Cache DRAM. 能够看出为什么这里是抄袭. 因为第二个部分针对的是 DRAM, 这样考虑的话, 这个部分应当放到前面来讲述, 但是 Tang 并没有这么做, 使得编排的逻辑并不是很规整. 并且, Cache 还没有介绍.
</p>

<p>
对于 SDRAM, 其思想很简单. 为 RAM 增加一个时钟. 我们利用起这个时钟. 一般来说, 当我们传输数据的时候, 需要和 CPU 同步, 并且应当指定地址. 但是 SDRAM 使用了 Burst Mode. 我输入了一个地址, 指定了传输数据的大小 (有多少个 word), 随后 SDRAM 就能够一直传输, 直到传输的数据达到了所需的大小. 这便是 burst mode. 有兴趣的可以查看 wikipedia. 
</p>

<p>
随后是 Rambus DRAM. 我不知道是什么
</p>

<p>
随后是 Cache DRAM. 关于这点, 可以查看 Patterson 相关部分. 其说明得更多. 简单来说, 就是运用了 Cache 的思想, 使用 SRAM 作为一个 buffer.
</p>
</div>
</div>

<div id="outline-container-org15b2737" class="outline-4">
<h4 id="org15b2737"><span class="section-number-4">3.6.2</span> 单体多字</h4>
<div class="outline-text-4" id="text-3-6-2">
<p>
整一个 bandwidth 为多个字节的存储器, 设为 \(n\). 根据地址, 一次取出
\(n\) 个字节, 送入选择器之类的东西. 使得每隔 \( \frac{T}{n} \) 就能送
入一个字节的数据.
</p>
</div>
</div>

<div id="outline-container-org4d42d53" class="outline-4">
<h4 id="org4d42d53"><span class="section-number-4">3.6.3</span> 多体并行</h4>
<div class="outline-text-4" id="text-3-6-3">
<p>
一个正常的地址可以看为两个部分: 1. 体编号; 2. 体内地址. 前者告诉我们应当在哪一个体内寻找数据, 后者告诉我们在体内的哪里寻找数据.
</p>

<p>
这种将地址分为两个部分处理的东西称为交叉编址. 常用的有两种编址: 我们可以将低位地址看为体编号, 或者是相反, 将高位地址看作是体编号. 前者称为低位交叉编址, 后者称为高位交叉编址. 
</p>

<p>
多体并行运用了类似于流水线的思想. 当我们要 <b>交叉地访问不同体</b> 的时候, 速度是最大的. 如果说 <b>连续的数据</b> (地址连续) 都在 <b>一个体内</b>, 我们访问连续的数据的时候速度就没有变化. 高位编址就是这种情况. 连续的地址, 其高位不容易改变, 那么, 它们倾向于放在同一个体内. 于是高位编址对于 <b>访问连续的数据</b> 来说, 并没有加速作用. 相反地, 低位编址就能够加速.
</p>

<p>
注: 似乎 高位编址 又称为 顺序存储; 低位编址 又称为 交叉存储. 建议 Tang 同学下次抄教材的时候将别人的东西抄完整来.
</p>
</div>
</div>

<div id="outline-container-org61c3ded" class="outline-4">
<h4 id="org61c3ded"><span class="section-number-4">3.6.4</span> 存控</h4>
<div class="outline-text-4" id="text-3-6-4">
<p>
看就完了, 这实际上是排队器. 这点 Patterson 有提及. 也就是将访问的请求进行一个排队. 理解是简单的.
</p>
</div>
</div>

<div id="outline-container-org0ae9872" class="outline-4">
<h4 id="org0ae9872"><span class="section-number-4">3.6.5</span> <span class="todo TODO">TODO</span> Synchronized DRAM</h4>
</div>
<div id="outline-container-org27d8462" class="outline-4">
<h4 id="org27d8462"><span class="section-number-4">3.6.6</span> <span class="todo TODO">TODO</span> Rambus DRAM</h4>
</div>
<div id="outline-container-org95b3694" class="outline-4">
<h4 id="org95b3694"><span class="section-number-4">3.6.7</span> <span class="todo TODO">TODO</span> Cache DRAM</h4>
</div>
</div>
</div>

<div id="outline-container-orgac6cb83" class="outline-2">
<h2 id="orgac6cb83"><span class="section-number-2">4</span> Cache</h2>
<div class="outline-text-2" id="text-4">
</div>
<div id="outline-container-orgd23e125" class="outline-3">
<h3 id="orgd23e125"><span class="section-number-3">4.1</span> An introduction</h3>
<div class="outline-text-3" id="text-4-1">
<p>
This section tells the principle of cache and then tells some key concepts like <b>hit</b>, <b>miss</b> and so on.
</p>

<p>
Anyway. A cache is memory that lies between processor and main memory. It is used to speed up the accessing time. Some blocks of the data are loaded into cache. (Mind the word "block") And if processor want to access to the data, it will check cache first. And if the data is indeed in the cache, then the processor can just get the data via accessing to cache, none of main memory's business. 
</p>

<p>
So it will speed up the accessing time, since the cache is faster (and is more expensive than main memory).
</p>

<p>
If the data is on the cache, then it is called a <b>hit</b>; if not, it is called a <b>miss</b>. If a miss occurs, we will have to access to the main memory, and send the data to cache and to processor. The extra time that it takes is called <b>miss penalty</b>.
</p>
</div>
</div>

<div id="outline-container-org2df5d05" class="outline-3">
<h3 id="org2df5d05"><span class="section-number-3">4.2</span> <span class="todo TODO">TODO</span> The Elements of Cache</h3>
<div class="outline-text-3" id="text-4-2">
<p>
Anyway, we are going to talk about the structure of the cache here. And moreover we are going to 
talk something about the attributes of a cache.
</p>
</div>

<div id="outline-container-orgc462ac6" class="outline-4">
<h4 id="orgc462ac6"><span class="section-number-4">4.2.1</span> Hit and Miss</h4>
</div>

<div id="outline-container-org9487635" class="outline-4">
<h4 id="org9487635"><span class="section-number-4">4.2.2</span> The Structure of the Cache</h4>
<div class="outline-text-4" id="text-4-2-2">
<p>
This part is rather simple, for we have already been familiar with the structure of cache. 
</p>

<p>
The data transferred between cache and main memory is by <b>blocks</b>. A block consists of words.
</p>

<p>
It use the principle of locality, to improve the performance. So we know that a block has usually more than one word.
The main memory is divided into blocks. Cache loads a block of data from memory from time to time. The <b>mapping</b> between the blocks in main memory and the block number in cache (that is called <b>line</b> number, which is the position that in cache).
</p>

<p>
A line in a cache is the basic unit of a cache. It consists of a block and some extra information field including tag field and valid-tag field. The name of line is used, to note the difference of the blocks that in main memory and that in cache, and to note that there is some other information in the cache. 
</p>
</div>
</div>

<div id="outline-container-org3719585" class="outline-4">
<h4 id="org3719585"><span class="section-number-4">4.2.3</span> Block Size and its Effect to Hit Rate</h4>
<div class="outline-text-4" id="text-4-2-3">
<p>
According to the principle of locality, the bigger block size can improve the hit rate, subsequently improving the performance. 
</p>

<p>
But if we consider the latency (that is the miss penalty), things get interesting, because if the improvement brought by the increase of hit rate is less greater than the degeneration brought by the increase of miss penalty, then the performance is actually being worse. For more information, you can check <i>Patterson</i> for more information.
</p>
</div>
</div>
</div>

<div id="outline-container-org19e881d" class="outline-3">
<h3 id="org19e881d"><span class="section-number-3">4.3</span> <span class="todo TODO">TODO</span> Mapping Strategy</h3>
<div class="outline-text-3" id="text-4-3">
<p>
The mapping is from the blocks in the memory to the line in the cache, that is to say when given the position of a block, how do we find the corresponding position in the cache? There are some strategies of mapping.
</p>

<p>
The simplest one is called <b>Direct Mapping</b>. It is simple. There are also other ways called <b>associative mapping</b> and *set-associative mapping". 
</p>
</div>

<div id="outline-container-orgef187dc" class="outline-4">
<h4 id="orgef187dc"><span class="section-number-4">4.3.1</span> Direct Mapping</h4>
</div>

<div id="outline-container-org647bc5c" class="outline-4">
<h4 id="org647bc5c"><span class="section-number-4">4.3.2</span> Associative Mapping</h4>
</div>

<div id="outline-container-org66b059f" class="outline-4">
<h4 id="org66b059f"><span class="section-number-4">4.3.3</span> Set-Associative Mapping</h4>
</div>
</div>

<div id="outline-container-org98de0ac" class="outline-3">
<h3 id="org98de0ac"><span class="section-number-3">4.4</span> <span class="todo TODO">TODO</span> Write Policy</h3>
<div class="outline-text-3" id="text-4-4">
</div>
<div id="outline-container-orgd35e2ad" class="outline-4">
<h4 id="orgd35e2ad"><span class="section-number-4">4.4.1</span> <span class="todo TODO">TODO</span> why we have to maintain the consistency of the memory heirarchy</h4>
<div class="outline-text-4" id="text-4-4-1">
<p>
There are ways to maintain the consistency. In short, there are two ways: write-through and write-back.
</p>

<p>
Let us look at write-through, to check how it maintain the
consistency. Write-through is to say, when you want to change some
data, if it is on cache, you need to change the content of cache and
that of the main memory.
</p>
</div>
</div>
</div>


<div id="outline-container-orgdec511e" class="outline-3">
<h3 id="orgdec511e"><span class="section-number-3">4.5</span> <span class="todo TODO">TODO</span> Ways to Improve the Performance of Cache</h3>
</div>
<div id="outline-container-org5827d8c" class="outline-3">
<h3 id="org5827d8c"><span class="section-number-3">4.6</span> <span class="todo TODO">TODO</span> Replacement Algorithm</h3>
</div>
</div>
</div>
<div id="postamble" class="status">
<p class="date">Created: 2023-06-07 Wed 15:36</p>
<p class="validation"><a href="http://validator.w3.org/check?uri=referer">Validate</a></p>
</div>
</body>
</html>