TimeQuest Timing Analyzer report for wsprberry
Sat Apr 21 17:07:13 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 13. Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 14. Slow 1200mV 85C Model Setup: 'spi_sck'
 15. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 16. Slow 1200mV 85C Model Setup: 'spi_ce[0]'
 17. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 19. Slow 1200mV 85C Model Hold: 'spi_sck'
 20. Slow 1200mV 85C Model Hold: 'spi_ce[0]'
 21. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 22. Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 23. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 24. Slow 1200mV 85C Model Recovery: 'spi_ce[0]'
 25. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 26. Slow 1200mV 85C Model Recovery: 'spi_sck'
 27. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 28. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 29. Slow 1200mV 85C Model Removal: 'spi_sck'
 30. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 31. Slow 1200mV 85C Model Removal: 'spi_ce[0]'
 32. Slow 1200mV 85C Model Metastability Summary
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 40. Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 41. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 42. Slow 1200mV 0C Model Setup: 'spi_sck'
 43. Slow 1200mV 0C Model Setup: 'spi_ce[0]'
 44. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 45. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 46. Slow 1200mV 0C Model Hold: 'spi_sck'
 47. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 48. Slow 1200mV 0C Model Hold: 'spi_ce[0]'
 49. Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 50. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 51. Slow 1200mV 0C Model Recovery: 'spi_ce[0]'
 52. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 53. Slow 1200mV 0C Model Recovery: 'spi_sck'
 54. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 55. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 56. Slow 1200mV 0C Model Removal: 'spi_sck'
 57. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 58. Slow 1200mV 0C Model Removal: 'spi_ce[0]'
 59. Slow 1200mV 0C Model Metastability Summary
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'ad9866_clk'
 66. Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 67. Fast 1200mV 0C Model Setup: 'spi_sck'
 68. Fast 1200mV 0C Model Setup: 'clk_10mhz'
 69. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 70. Fast 1200mV 0C Model Setup: 'spi_ce[0]'
 71. Fast 1200mV 0C Model Hold: 'ad9866_clk'
 72. Fast 1200mV 0C Model Hold: 'clk_10mhz'
 73. Fast 1200mV 0C Model Hold: 'spi_sck'
 74. Fast 1200mV 0C Model Hold: 'spi_ce[0]'
 75. Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 76. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 77. Fast 1200mV 0C Model Recovery: 'spi_ce[0]'
 78. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
 79. Fast 1200mV 0C Model Recovery: 'spi_sck'
 80. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
 81. Fast 1200mV 0C Model Removal: 'ad9866_clk'
 82. Fast 1200mV 0C Model Removal: 'spi_sck'
 83. Fast 1200mV 0C Model Removal: 'spi_ce[0]'
 84. Fast 1200mV 0C Model Removal: 'clk_10mhz'
 85. Fast 1200mV 0C Model Metastability Summary
 86. Multicorner Timing Analysis Summary
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Recovery Transfers
 95. Removal Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths Summary
 99. Clock Status Summary
100. Unconstrained Input Ports
101. Unconstrained Output Ports
102. Unconstrained Input Ports
103. Unconstrained Output Ports
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                 ;
; Revision Name         ; wsprberry                                           ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  26.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866:ad9866_inst|dut1_pc[0] }    ;
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_ce[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ce[0] }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 122.61 MHz ; 122.61 MHz      ; spi_sck                          ;                                                   ;
; 124.84 MHz ; 124.84 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 135.76 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 140.85 MHz ; 140.85 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 164.15 MHz ; 164.15 MHz      ; clk_10mhz                        ;                                                   ;
; 272.11 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -13.860 ; -56970.544    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.914  ; -63.754       ;
; spi_sck                          ; -5.165  ; -404.175      ;
; clk_10mhz                        ; -5.092  ; -234.236      ;
; spi_ce[0]                        ; -3.971  ; -736.131      ;
; spi_slave:spi_slave_rx_inst|done ; -3.505  ; -657.457      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.075 ; -0.311        ;
; spi_sck                          ; 0.251  ; 0.000         ;
; spi_ce[0]                        ; 0.438  ; 0.000         ;
; clk_10mhz                        ; 0.454  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 1.023  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 1.197  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_ce[0]  ; -3.164 ; -585.712         ;
; clk_10mhz  ; -2.409 ; -67.588          ;
; spi_sck    ; -2.155 ; -232.585         ;
; ad9866_clk ; -0.891 ; -232.873         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 0.851 ; 0.000            ;
; spi_sck    ; 1.665 ; 0.000            ;
; clk_10mhz  ; 2.232 ; 0.000            ;
; spi_ce[0]  ; 2.405 ; 0.000            ;
+------------+-------+------------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -32978.747    ;
; spi_ce[0]                        ; -14.686 ; -595.978      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -822.656      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -0.016  ; -0.130        ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -13.860 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.860 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.801     ;
; -13.831 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.831 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.772     ;
; -13.753 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.753 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.697     ;
; -13.724 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.724 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.453      ; 14.668     ;
; -13.714 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.714 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.655     ;
; -13.679 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
; -13.679 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.450      ; 14.620     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.914 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.323      ; 9.231      ;
; -6.863 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.323      ; 9.180      ;
; -6.781 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.321      ; 9.289      ;
; -6.757 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.323      ; 9.270      ;
; -6.743 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.318      ; 9.240      ;
; -6.730 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.321      ; 9.238      ;
; -6.706 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.323      ; 9.219      ;
; -6.692 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.318      ; 9.189      ;
; -6.562 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.323      ; 8.879      ;
; -6.552 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.463      ; 9.211      ;
; -6.501 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.463      ; 9.160      ;
; -6.474 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 9.132      ;
; -6.450 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.312      ; 8.756      ;
; -6.448 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.508      ; 9.143      ;
; -6.429 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.321      ; 8.937      ;
; -6.423 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 9.081      ;
; -6.405 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.323      ; 8.918      ;
; -6.397 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.508      ; 9.092      ;
; -6.391 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.318      ; 8.888      ;
; -6.317 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.310      ; 8.814      ;
; -6.293 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.312      ; 8.795      ;
; -6.279 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.307      ; 8.765      ;
; -6.200 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.463      ; 8.859      ;
; -6.122 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 8.780      ;
; -6.096 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.508      ; 8.791      ;
; -6.088 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.452      ; 8.736      ;
; -6.010 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 8.657      ;
; -5.984 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.497      ; 8.668      ;
; -3.109 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 5.394      ;
; -3.106 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 5.391      ;
; -3.105 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 5.390      ;
; -3.054 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 5.339      ;
; -3.050 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.479      ; 8.294      ;
; -2.917 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.477      ; 8.352      ;
; -2.894 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.479      ; 8.334      ;
; -2.853 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.315      ; 5.161      ;
; -2.823 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.315      ; 5.131      ;
; -2.788 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 5.109      ;
; -2.785 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 5.106      ;
; -2.773 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.529      ; 8.567      ;
; -2.771 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 5.056      ;
; -2.766 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.474      ; 8.190      ;
; -2.753 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 5.038      ;
; -2.697 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 5.017      ;
; -2.696 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.619      ; 8.282      ;
; -2.694 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 5.014      ;
; -2.658 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.439      ; 7.870      ;
; -2.654 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.471      ; 7.889      ;
; -2.640 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.527      ; 8.625      ;
; -2.618 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.618      ; 8.203      ;
; -2.616 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.529      ; 8.606      ;
; -2.604 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.183      ; 5.791      ;
; -2.602 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.524      ; 8.576      ;
; -2.566 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.181      ; 5.944      ;
; -2.533 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.318      ; 5.040      ;
; -2.530 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.318      ; 5.037      ;
; -2.525 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.890      ; 5.409      ;
; -2.514 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.323      ; 6.043      ;
; -2.501 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.315      ; 4.809      ;
; -2.501 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.272      ; 4.775      ;
; -2.494 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.272      ; 4.768      ;
; -2.487 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.439      ; 7.699      ;
; -2.478 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.473      ; 7.725      ;
; -2.450 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 4.771      ;
; -2.436 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.304      ; 4.733      ;
; -2.424 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.183      ; 5.807      ;
; -2.411 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.669      ; 8.547      ;
; -2.374 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.473      ; 7.622      ;
; -2.371 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.890      ; 5.451      ;
; -2.359 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 4.679      ;
; -2.346 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.890      ; 5.230      ;
; -2.333 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.668      ; 8.468      ;
; -2.332 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.664      ; 7.954      ;
; -2.324 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.178      ; 5.691      ;
; -2.307 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.714      ; 8.479      ;
; -2.287 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.322      ; 5.815      ;
; -2.210 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.888      ; 5.285      ;
; -2.203 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.439      ; 7.915      ;
; -2.195 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.318      ; 4.702      ;
; -2.188 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.890      ; 5.268      ;
; -2.173 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.306      ; 4.483      ;
; -2.152 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.884      ; 5.039      ;
; -2.148 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.474      ; 7.582      ;
; -2.097 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.306      ; 4.406      ;
; -2.064 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.075      ; 5.326      ;
; -2.033 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.882      ; 4.908      ;
; -2.030 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.888      ; 5.105      ;
; -2.014 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.471      ; 7.749      ;
; -2.003 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.030      ; 5.229      ;
; -1.957 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.439      ; 7.669      ;
; -1.953 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.307      ; 4.449      ;
; -1.931 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.029      ; 5.156      ;
; -1.886 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.885      ; 4.950      ;
; -1.845 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.075      ; 5.107      ;
; -1.764 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.473      ; 7.511      ;
; -1.749 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.885      ; 4.813      ;
; -1.746 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.030      ; 4.972      ;
; -1.674 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.029      ; 4.899      ;
; -1.664 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.882      ; 4.539      ;
; -1.650 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.473      ; 7.398      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.165 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.279      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.130 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.254      ;
; -5.129 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.273      ;
; -5.129 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.273      ;
; -5.129 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.273      ;
; -5.129 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.273      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.078 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 6.192      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.195      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.195      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.195      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.195      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.195      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.195      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.043 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 6.167      ;
; -5.042 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.186      ;
; -5.042 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.186      ;
; -5.042 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.186      ;
; -5.042 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.123      ; 6.186      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -5.021 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.221      ;
; -4.995 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; 0.140      ; 6.156      ;
; -4.990 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.108      ;
; -4.990 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.108      ;
; -4.990 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.108      ;
; -4.990 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.108      ;
; -4.990 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.108      ;
; -4.990 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.097      ; 6.108      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.934 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.179      ; 6.134      ;
; -4.928 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; 0.205      ; 6.154      ;
; -4.908 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; 0.140      ; 6.069      ;
; -4.841 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; 0.205      ; 6.067      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.751 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.093      ; 5.865      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
; -4.716 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.840      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                        ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.092 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.419      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.041 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.368      ;
; -5.024 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.352      ;
; -5.024 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.352      ;
; -5.021 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.349      ;
; -5.021 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.349      ;
; -4.973 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.301      ;
; -4.973 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.301      ;
; -4.970 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.298      ;
; -4.970 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.298      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.816 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.174      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.775 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 5.133      ;
; -4.748 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.107      ;
; -4.748 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.107      ;
; -4.745 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.104      ;
; -4.745 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.104      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.067      ;
; -4.707 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.066      ;
; -4.707 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.066      ;
; -4.704 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.063      ;
; -4.704 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.642     ; 5.063      ;
; -4.701 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.028      ;
; -4.701 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.028      ;
; -4.701 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 5.028      ;
; -4.672 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.000      ;
; -4.672 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 5.000      ;
; -4.669 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 4.997      ;
; -4.669 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.673     ; 4.997      ;
; -4.650 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 4.977      ;
; -4.650 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 4.977      ;
; -4.650 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 4.977      ;
; -4.562 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 4.889      ;
; -4.511 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.674     ; 4.838      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.498 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.856      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.478 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.836      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
; -4.437 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.643     ; 4.795      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.971 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.053     ; 3.456      ;
; -3.758 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.053     ; 3.243      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.754 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 3.100      ;
; -3.712 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.824     ; 3.426      ;
; -3.638 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.917     ; 3.212      ;
; -3.638 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.917     ; 3.212      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.617 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.318      ;
; -3.599 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.068     ; 3.022      ;
; -3.599 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.068     ; 3.022      ;
; -3.594 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.317     ; 2.768      ;
; -3.594 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.317     ; 2.768      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.590 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.060     ; 2.936      ;
; -3.589 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.012     ; 3.068      ;
; -3.589 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.012     ; 3.068      ;
; -3.545 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.675     ; 3.361      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.705     ; 3.231      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                 ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.505 ; nnrx[0]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.505 ; nnrx[0]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.352     ; 3.405      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.472 ; nnrx[0]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.353     ; 3.371      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[0][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.369      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.468 ; nnrx[0]   ; rx_freq[1][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.363     ; 3.357      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.444 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.360     ; 3.336      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.432 ; nnrx[0]   ; rx_freq[0][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.351     ; 3.333      ;
; -3.422 ; nnrx[0]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.365     ; 3.309      ;
; -3.422 ; nnrx[0]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.365     ; 3.309      ;
; -3.422 ; nnrx[0]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.365     ; 3.309      ;
; -3.422 ; nnrx[0]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.365     ; 3.309      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.075 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.564      ; 1.231      ;
; -0.073 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.564      ; 1.233      ;
; -0.063 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.549      ; 1.228      ;
; -0.056 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.549      ; 1.235      ;
; -0.023 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.858      ; 1.577      ;
; -0.021 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.564      ; 1.285      ;
; 0.051  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.443      ; 1.236      ;
; 0.067  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.421      ; 1.230      ;
; 0.074  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.421      ; 1.237      ;
; 0.106  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.283      ; 1.131      ;
; 0.108  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.396      ; 1.246      ;
; 0.109  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.541      ; 1.392      ;
; 0.130  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.322      ; 1.194      ;
; 0.135  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.361      ; 1.238      ;
; 0.140  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.350      ; 1.232      ;
; 0.148  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.396      ; 1.286      ;
; 0.158  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.339      ; 1.239      ;
; 0.165  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.283      ; 1.190      ;
; 0.172  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.419      ; 0.803      ;
; 0.172  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.419      ; 0.803      ;
; 0.193  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.294      ; 1.229      ;
; 0.209  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.538      ; 1.489      ;
; 0.209  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.518      ; 1.469      ;
; 0.215  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.279      ; 1.236      ;
; 0.216  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.279      ; 1.237      ;
; 0.277  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.214      ; 1.233      ;
; 0.296  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.419      ; 0.927      ;
; 0.312  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.294      ; 0.818      ;
; 0.339  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.294      ; 0.845      ;
; 0.347  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.892      ; 0.981      ;
; 0.370  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.419      ; 1.001      ;
; 0.375  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.419      ; 1.006      ;
; 0.394  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.419      ; 1.025      ;
; 0.419  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.019      ; 1.180      ;
; 0.450  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[22]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[22]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 0.999      ;
; 0.453  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.294      ; 0.959      ;
; 0.454  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[18]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[18]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.673      ; 1.339      ;
; 0.461  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[12]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[12]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 1.010      ;
; 0.462  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[3]                       ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.341      ; 1.015      ;
; 0.466  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[21]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[21]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 1.015      ;
; 0.477  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[17]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 1.026      ;
; 0.477  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.478  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.479  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[16]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 1.028      ;
; 0.480  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.107      ; 0.800      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.482  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.484  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.324      ; 1.020      ;
; 0.486  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.107      ; 0.805      ;
; 0.488  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Raccum[16]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Racc[16]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.504      ; 1.204      ;
; 0.491  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[3]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[3]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.298      ; 1.001      ;
; 0.493  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[28]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[28]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.324      ; 1.029      ;
; 0.497  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.294      ; 1.003      ;
; 0.499  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.107      ; 0.818      ;
; 0.503  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Raccum[21]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Racc[21]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.504      ; 1.219      ;
; 0.517  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[30]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.269      ; 0.998      ;
; 0.523  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.523  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.523  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.523  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.523  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.523  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.524  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.524  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.849      ; 4.342      ;
; 0.251 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.849      ; 4.342      ;
; 0.251 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.849      ; 4.342      ;
; 0.251 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.849      ; 4.342      ;
; 0.251 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.849      ; 4.342      ;
; 0.251 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.849      ; 4.342      ;
; 0.303 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.845      ; 4.390      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.334 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.585      ; 4.161      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.874      ; 4.519      ;
; 0.440 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.778      ; 4.460      ;
; 0.440 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.778      ; 4.460      ;
; 0.440 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.778      ; 4.460      ;
; 0.440 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.778      ; 4.460      ;
; 0.440 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.778      ; 4.460      ;
; 0.440 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.778      ; 4.460      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.474 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.877      ; 4.593      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.102      ; 0.801      ;
; 0.488 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.102      ; 0.802      ;
; 0.488 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.102      ; 0.802      ;
; 0.489 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.102      ; 0.803      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.944      ; 4.683      ;
; 0.524 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.794      ;
; 0.524 ; spi_slave:spi_slave_rx_inst|rreg[37] ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.794      ;
; 0.525 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.795      ;
; 0.526 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 0.000        ; 0.065      ; 0.803      ;
; 0.532 ; spi_slave:spi_slave_rx_inst|rreg[21] ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.801      ;
; 0.534 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.864      ; 4.640      ;
; 0.534 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.864      ; 4.640      ;
; 0.534 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.864      ; 4.640      ;
; 0.534 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.864      ; 4.640      ;
; 0.534 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.864      ; 4.640      ;
; 0.535 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.804      ;
; 0.535 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.803      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.801      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.805      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.541 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.068      ; 0.821      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rreg[4]  ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.820      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.820      ;
; 0.551 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.858      ; 4.651      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.821      ;
; 0.562 ; spi_slave:spi_slave_rx_inst|rreg[21] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.802      ;
; 0.563 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.803      ;
; 0.564 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 0.000        ; 0.028      ; 0.804      ;
; 0.575 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.834      ; 4.651      ;
; 0.575 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.834      ; 4.651      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.821      ;
; 0.586 ; spi_slave:spi_slave_rx_inst|rreg[8]  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.822      ;
; 0.593 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.197      ; 1.002      ;
; 0.603 ; spi_slave:spi_slave_rx_inst|rreg[27] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.189      ; 1.004      ;
; 0.664 ; spi_slave:spi_slave_rx_inst|treg[29] ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.934      ;
; 0.664 ; spi_slave:spi_slave_rx_inst|treg[12] ; spi_slave:spi_slave_rx_inst|treg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.059      ; 0.935      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[34] ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.934      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[33] ; spi_slave:spi_slave_rx_inst|treg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.934      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[31] ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.934      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[27] ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.936      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[21] ; spi_slave:spi_slave_rx_inst|treg[22]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.935      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[39] ; spi_slave:spi_slave_rx_inst|treg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.934      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[28] ; spi_slave:spi_slave_rx_inst|treg[29]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.937      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[24] ; spi_slave:spi_slave_rx_inst|treg[25]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.936      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[43] ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.934      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[40] ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.935      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[37] ; spi_slave:spi_slave_rx_inst|treg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.935      ;
; 0.668 ; spi_slave:spi_slave_rx_inst|treg[26] ; spi_slave:spi_slave_rx_inst|treg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.058      ; 0.938      ;
; 0.668 ; spi_slave:spi_slave_rx_inst|treg[38] ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.936      ;
; 0.669 ; spi_slave:spi_slave_rx_inst|treg[32] ; spi_slave:spi_slave_rx_inst|treg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.937      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|treg[17] ; spi_slave:spi_slave_rx_inst|treg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.935      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|treg[18] ; spi_slave:spi_slave_rx_inst|treg[19]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.935      ;
; 0.685 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.102      ; 0.999      ;
; 0.704 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.102      ; 1.018      ;
; 0.706 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.942      ;
; 0.719 ; spi_slave:spi_slave_rx_inst|rreg[6]  ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.068      ; 0.999      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.438 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.169      ; 0.819      ;
; 0.440 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.042      ;
; 0.440 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.042      ;
; 0.456 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.169      ; 0.837      ;
; 0.476 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.053      ; 0.746      ;
; 0.508 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.777      ;
; 0.555 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.825      ;
; 0.558 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.827      ;
; 0.573 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.841      ;
; 0.586 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.761      ; 1.559      ;
; 0.590 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.178      ; 0.980      ;
; 0.644 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.121      ; 0.977      ;
; 0.648 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.918      ;
; 0.649 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.918      ;
; 0.649 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.917      ;
; 0.677 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.013      ;
; 0.688 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.958      ;
; 0.698 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.967      ;
; 0.763 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.033      ;
; 0.764 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.034      ;
; 0.769 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.219      ; 1.200      ;
; 0.804 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.037      ; 1.053      ;
; 0.829 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.431      ;
; 0.830 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.432      ;
; 0.855 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.457      ;
; 0.857 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.459      ;
; 0.864 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.132      ;
; 0.880 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.148      ;
; 0.883 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.219      ; 1.314      ;
; 0.892 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 1.159      ;
; 0.897 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.165      ;
; 0.898 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.166      ;
; 0.907 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.175      ;
; 0.911 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.222      ; 1.345      ;
; 0.927 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.121      ; 1.260      ;
; 0.954 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 1.217      ;
; 0.959 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.227      ;
; 0.963 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.157     ; 1.018      ;
; 0.964 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.233      ;
; 0.978 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.363      ;
; 0.986 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.157     ; 1.041      ;
; 1.004 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.157     ; 1.059      ;
; 1.006 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.342      ;
; 1.008 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.379      ;
; 1.018 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.389      ;
; 1.021 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.282      ;
; 1.030 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.401      ;
; 1.045 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.430      ;
; 1.045 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.430      ;
; 1.053 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.424      ;
; 1.058 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.443      ;
; 1.059 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.444      ;
; 1.060 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.445      ;
; 1.061 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 1.446      ;
; 1.070 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.338      ;
; 1.074 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.066      ; 1.352      ;
; 1.076 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.345      ;
; 1.081 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 1.348      ;
; 1.084 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.345      ;
; 1.093 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.361      ;
; 1.096 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.698      ;
; 1.115 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.053      ; 1.380      ;
; 1.115 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.344      ;
; 1.117 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 1.346      ;
; 1.118 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.197      ; 1.569      ;
; 1.120 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.163     ; 1.211      ;
; 1.120 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.197      ; 1.571      ;
; 1.122 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.081      ; 1.415      ;
; 1.127 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.540      ;
; 1.127 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.081      ; 1.420      ;
; 1.129 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.398      ;
; 1.131 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.197      ; 1.582      ;
; 1.155 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.757      ;
; 1.158 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.122      ; 1.534      ;
; 1.165 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.767      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.454 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.758      ;
; 0.503 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.506 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.798      ;
; 0.512 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.804      ;
; 0.533 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 3.167      ; 4.203      ;
; 0.559 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.943      ; 1.744      ;
; 0.562 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.943      ; 1.747      ;
; 0.575 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.673      ; 1.460      ;
; 0.584 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.673      ; 1.469      ;
; 0.590 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.943      ; 1.775      ;
; 0.643 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.937      ;
; 0.655 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 3.156      ; 4.314      ;
; 0.655 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 3.156      ; 4.314      ;
; 0.655 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 3.156      ; 4.314      ;
; 0.672 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.673      ; 1.557      ;
; 0.681 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.673      ; 1.566      ;
; 0.686 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.978      ;
; 0.715 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.673      ; 1.600      ;
; 0.736 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.028      ;
; 0.737 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.742 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.035      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.758 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.943      ; 1.943      ;
; 0.763 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.059      ;
; 0.779 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.069      ;
; 0.780 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.071      ;
; 0.801 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.054      ; 1.067      ;
; 0.806 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.098      ;
; 0.808 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.099      ;
; 0.812 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.673      ; 1.697      ;
; 0.830 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.122      ;
; 0.836 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.128      ;
; 0.844 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.136      ;
; 0.879 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.943      ; 2.064      ;
; 0.893 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.185      ;
; 0.916 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.208      ;
; 0.951 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.243      ;
; 0.960 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.252      ;
; 0.989 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.281      ;
; 1.001 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 3.156      ; 4.160      ;
; 1.001 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 3.156      ; 4.160      ;
; 1.001 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 3.156      ; 4.160      ;
; 1.005 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.297      ;
; 1.006 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.298      ;
; 1.013 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.305      ;
; 1.014 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.943      ; 2.199      ;
; 1.015 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.307      ;
; 1.020 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.312      ;
; 1.022 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.314      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 1.023 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.387      ; 4.440      ;
; 1.052 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.237      ; 4.319      ;
; 1.069 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.234      ; 4.333      ;
; 1.091 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.237      ; 4.358      ;
; 1.107 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.388      ; 4.525      ;
; 1.129 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.720      ; 7.110      ;
; 1.132 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.719      ; 7.112      ;
; 1.153 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.435      ; 4.618      ;
; 1.178 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.237      ; 4.445      ;
; 1.228 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.843      ; 4.101      ;
; 1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.891      ; 4.155      ;
; 1.240 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.719      ; 7.220      ;
; 1.278 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.387      ; 4.695      ;
; 1.308 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.435      ; 4.773      ;
; 1.309 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.236      ; 4.575      ;
; 1.320 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.194      ;
; 1.345 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.240      ; 4.615      ;
; 1.345 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.688      ; 5.053      ;
; 1.362 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.388      ; 4.780      ;
; 1.379 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.234      ; 4.643      ;
; 1.398 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.684      ; 7.343      ;
; 1.401 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.843      ; 4.274      ;
; 1.435 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.681      ; 4.146      ;
; 1.441 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.242      ; 4.713      ;
; 1.460 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.681      ; 4.171      ;
; 1.461 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.682      ; 4.173      ;
; 1.471 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.717      ; 7.449      ;
; 1.477 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.538      ; 5.035      ;
; 1.479 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.698      ; 4.207      ;
; 1.482 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.690      ; 4.202      ;
; 1.483 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.242      ; 4.755      ;
; 1.485 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.359      ;
; 1.490 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.240      ; 4.760      ;
; 1.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.696      ; 4.230      ;
; 1.527 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.543      ; 5.090      ;
; 1.528 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.698      ; 4.256      ;
; 1.537 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.891      ; 4.458      ;
; 1.563 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.543      ; 5.126      ;
; 1.564 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.645      ; 4.239      ;
; 1.577 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.242      ; 4.849      ;
; 1.584 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.891      ; 4.505      ;
; 1.585 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.242      ; 4.857      ;
; 1.597 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.656      ; 4.283      ;
; 1.603 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.689      ; 5.312      ;
; 1.644 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.683      ; 7.588      ;
; 1.660 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.541      ; 5.221      ;
; 1.664 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.692      ; 4.386      ;
; 1.674 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.693      ; 4.397      ;
; 1.702 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.692      ; 4.424      ;
; 1.709 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.820      ; 7.790      ;
; 1.721 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.696      ; 4.447      ;
; 1.724 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.843      ; 4.597      ;
; 1.731 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.646      ; 4.407      ;
; 1.740 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.693      ; 4.463      ;
; 1.751 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.679      ; 4.460      ;
; 1.752 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.692      ; 4.474      ;
; 1.765 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.720      ; 7.266      ;
; 1.782 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.657      ; 4.469      ;
; 1.788 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.696      ; 4.514      ;
; 1.796 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.698      ; 4.524      ;
; 1.798 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.821      ; 7.880      ;
; 1.808 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.682      ;
; 1.828 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.719      ; 7.328      ;
; 1.839 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.698      ; 4.567      ;
; 1.856 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.918      ; 7.555      ;
; 1.873 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.870      ; 7.524      ;
; 1.880 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.698      ; 4.608      ;
; 1.889 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.690      ; 4.609      ;
; 1.896 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.693      ; 4.619      ;
; 1.908 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.698      ; 4.636      ;
; 1.908 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.683      ; 7.372      ;
; 1.926 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.719      ; 7.426      ;
; 1.941 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.868      ; 8.070      ;
; 1.963 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.871      ; 7.615      ;
; 1.974 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.692      ; 4.696      ;
; 1.993 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.675      ; 7.929      ;
; 2.002 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.675      ; 7.938      ;
; 2.012 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.693      ; 4.735      ;
; 2.016 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.657      ; 4.703      ;
; 2.021 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.670      ; 7.952      ;
; 2.033 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.673      ; 7.967      ;
; 2.037 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.692      ; 4.759      ;
; 2.069 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.720      ; 7.570      ;
; 2.075 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.693      ; 4.798      ;
; 2.079 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.684      ; 7.544      ;
; 2.087 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.692      ; 4.809      ;
; 2.087 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.717      ; 7.585      ;
; 2.126 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.656      ; 4.812      ;
; 2.143 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.693      ; 4.866      ;
; 2.150 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.725      ; 7.656      ;
; 2.152 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.656      ; 4.838      ;
; 2.159 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.725      ; 7.665      ;
; 2.189 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.723      ; 7.693      ;
; 2.219 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.690      ; 4.939      ;
; 2.288 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.657      ; 4.975      ;
; 4.721 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.880      ; 7.631      ;
; 4.738 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.832      ; 7.600      ;
; 4.828 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.833      ; 7.691      ;
; 4.934 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.682      ; 7.646      ;
; 5.015 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.687      ; 7.732      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                         ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 1.197 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.421      ; 1.860      ;
; 1.278 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.377      ; 1.897      ;
; 1.377 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.000      ;
; 1.397 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.029      ;
; 1.400 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.032      ;
; 1.406 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.029      ;
; 1.412 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.044      ;
; 1.412 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.035      ;
; 1.414 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.037      ;
; 1.417 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.294      ; 1.020      ;
; 1.419 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.042      ;
; 1.425 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.057      ;
; 1.437 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.069      ;
; 1.437 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.069      ;
; 1.477 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.235      ; 1.021      ;
; 1.645 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.277      ;
; 1.648 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.280      ;
; 1.653 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.276      ;
; 1.667 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.299      ;
; 1.673 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.296      ; 1.278      ;
; 1.673 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.294      ; 1.276      ;
; 1.678 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.294      ; 1.281      ;
; 1.687 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.310      ;
; 1.710 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.294      ; 1.313      ;
; 1.731 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.355      ;
; 1.738 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.363      ;
; 1.741 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.374      ;
; 1.742 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.375      ;
; 1.743 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.321      ; 1.373      ;
; 1.767 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.317      ; 1.393      ;
; 1.769 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.296      ; 1.374      ;
; 1.773 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.321      ; 1.403      ;
; 1.774 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.407      ;
; 1.775 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.304      ; 1.388      ;
; 1.775 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.408      ;
; 1.776 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.410      ;
; 1.776 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.409      ;
; 1.778 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.411      ;
; 1.779 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.412      ;
; 1.779 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.413      ;
; 1.782 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.406      ;
; 1.786 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.304      ; 1.399      ;
; 1.792 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.235      ; 1.336      ;
; 1.797 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.431      ;
; 1.797 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.430      ;
; 1.798 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.297      ; 1.404      ;
; 1.801 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.297      ; 1.407      ;
; 1.803 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.304      ; 1.416      ;
; 1.805 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.238      ; 1.352      ;
; 1.825 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.458      ;
; 1.831 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.304      ; 1.444      ;
; 1.834 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.238      ; 1.381      ;
; 1.844 ; spi_slave:spi_slave_rx_inst|rdata[36] ; rx_gain[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.106     ; 0.980      ;
; 1.847 ; spi_slave:spi_slave_rx_inst|rdata[35] ; rx_gain[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.106     ; 0.983      ;
; 1.868 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.241      ; 1.418      ;
; 1.874 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[1][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.237      ; 1.420      ;
; 1.877 ; spi_slave:spi_slave_rx_inst|rdata[32] ; rx_gain[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.106     ; 1.013      ;
; 1.878 ; spi_slave:spi_slave_rx_inst|rdata[34] ; rx_gain[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.106     ; 1.014      ;
; 1.879 ; spi_slave:spi_slave_rx_inst|rdata[37] ; rx_gain[5]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.106     ; 1.015      ;
; 1.882 ; spi_slave:spi_slave_rx_inst|rdata[33] ; rx_gain[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.106     ; 1.018      ;
; 1.934 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.558      ;
; 1.938 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.561      ;
; 1.946 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.321      ; 1.576      ;
; 1.947 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.323      ; 1.579      ;
; 1.957 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.590      ;
; 1.958 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.583      ;
; 1.958 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.317      ; 1.584      ;
; 1.961 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.586      ;
; 1.962 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.321      ; 1.592      ;
; 1.964 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.588      ;
; 1.980 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.604      ;
; 1.981 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.606      ;
; 1.982 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[2][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.615      ;
; 1.985 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.618      ;
; 1.986 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.296      ; 1.591      ;
; 1.987 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.620      ;
; 1.988 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.622      ;
; 1.992 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.625      ;
; 1.993 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.627      ;
; 1.993 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.627      ;
; 1.996 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.621      ;
; 1.997 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.622      ;
; 1.997 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.321      ; 1.627      ;
; 1.997 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.297      ; 1.603      ;
; 1.999 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.632      ;
; 1.999 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.314      ; 1.622      ;
; 2.002 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[2][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.626      ;
; 2.005 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.639      ;
; 2.005 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.326      ; 1.640      ;
; 2.005 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.630      ;
; 2.005 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.297      ; 1.611      ;
; 2.006 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.317      ; 1.632      ;
; 2.013 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.315      ; 1.637      ;
; 2.013 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.317      ; 1.639      ;
; 2.013 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.317      ; 1.639      ;
; 2.014 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.295      ; 1.618      ;
; 2.015 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.316      ; 1.640      ;
; 2.017 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.296      ; 1.622      ;
; 2.018 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.324      ; 1.651      ;
; 2.019 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.317      ; 1.645      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.211      ; 3.781      ;
; -3.064 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.218      ; 3.820      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.440      ; 3.781      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.863 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 3.787      ;
; -2.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.447      ; 3.820      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.559      ; 3.789      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; -0.046     ; 3.266      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; -0.046     ; 3.266      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.409 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.306      ;
; -2.409 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.306      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.305      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.305      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.305      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.305      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.305      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.408 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.105     ; 3.304      ;
; -2.390 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.284      ;
; -2.390 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.284      ;
; -2.390 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.284      ;
; -2.390 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.284      ;
; -2.390 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.107     ; 3.284      ;
; -1.872 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.432      ; 3.305      ;
; -1.872 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.432      ; 3.305      ;
; -1.872 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.432      ; 3.305      ;
; -1.860 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.443      ; 3.304      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                     ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 3.277      ;
; -2.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 3.277      ;
; -2.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 3.277      ;
; -2.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 3.277      ;
; -2.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 3.277      ;
; -2.149 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.634      ; 3.274      ;
; -2.149 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.634      ; 3.274      ;
; -2.149 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.634      ; 3.274      ;
; -2.125 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.658      ; 3.274      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.678      ; 3.275      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.678      ; 3.275      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.678      ; 3.275      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.678      ; 3.275      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.678      ; 3.275      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.678      ; 3.275      ;
; -2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.689      ; 3.277      ;
; -2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.689      ; 3.277      ;
; -2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.689      ; 3.277      ;
; -2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.689      ; 3.277      ;
; -2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.689      ; 3.277      ;
; -2.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.699      ; 3.275      ;
; -2.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.699      ; 3.275      ;
; -2.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.699      ; 3.275      ;
; -2.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.699      ; 3.275      ;
; -2.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.699      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.084 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.700      ; 3.275      ;
; -2.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.713      ; 3.275      ;
; -2.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.713      ; 3.275      ;
; -2.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.713      ; 3.275      ;
; -2.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.713      ; 3.275      ;
; -2.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.713      ; 3.275      ;
; -1.856 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.926      ; 3.273      ;
; -1.856 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.926      ; 3.273      ;
; -1.856 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.926      ; 3.273      ;
; -1.856 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.926      ; 3.273      ;
; -1.856 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.926      ; 3.273      ;
; -1.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.965      ; 3.286      ;
; -1.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.965      ; 3.286      ;
; -1.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.965      ; 3.286      ;
; -1.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.965      ; 3.286      ;
; -1.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.965      ; 3.286      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.698 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.585      ; 3.274      ;
; -1.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.771      ; 3.303      ;
; -1.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.771      ; 3.303      ;
; -1.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.771      ; 3.303      ;
; -1.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.771      ; 3.303      ;
; -1.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.771      ; 3.303      ;
; -1.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.771      ; 3.303      ;
; -1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.807      ; 3.303      ;
; -1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.807      ; 3.303      ;
; -1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.807      ; 3.303      ;
; -1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.807      ; 3.303      ;
; -1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.807      ; 3.303      ;
; -1.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.807      ; 3.303      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.803      ; 3.280      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.477 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.813      ; 3.281      ;
; -1.468 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.824      ; 3.283      ;
; -1.468 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.824      ; 3.283      ;
; -1.459 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.833      ; 3.283      ;
; -1.459 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.833      ; 3.283      ;
; -1.459 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.833      ; 3.283      ;
; -1.459 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.833      ; 3.283      ;
; -1.457 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.834      ; 3.282      ;
; -1.451 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.838      ; 3.280      ;
; -1.451 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.838      ; 3.280      ;
; -1.451 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.838      ; 3.280      ;
; -1.451 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.838      ; 3.280      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.891 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.272      ;
; -0.891 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.272      ;
; -0.891 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.272      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.390      ; 3.269      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.873 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.413      ; 3.276      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.423      ; 3.274      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.420      ; 3.266      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.824 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.457      ; 3.272      ;
; -0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.458      ; 3.266      ;
; -0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.458      ; 3.266      ;
; -0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.458      ; 3.266      ;
; -0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.458      ; 3.266      ;
; -0.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.458      ; 3.266      ;
; -0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.474      ; 3.277      ;
; -0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.474      ; 3.277      ;
; -0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.474      ; 3.277      ;
; -0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.474      ; 3.277      ;
; -0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.474      ; 3.277      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.483      ; 3.278      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.483      ; 3.278      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.478      ; 3.271      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.478      ; 3.271      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.478      ; 3.271      ;
; -0.802 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.478      ; 3.271      ;
; -0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.471      ; 3.263      ;
; -0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.471      ; 3.263      ;
; -0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.471      ; 3.263      ;
; -0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.471      ; 3.263      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.487      ; 3.277      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
; -0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.484      ; 3.272      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 2.000      ; 3.093      ;
; 0.910 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.939      ; 3.091      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.914 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.932      ; 3.088      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.935      ; 3.097      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.927 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.088      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.931 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.919      ; 3.092      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.924      ; 3.099      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.915      ; 3.095      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.915      ; 3.095      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.915      ; 3.095      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.915      ; 3.095      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.915      ; 3.095      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.915      ; 3.095      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.092      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.092      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.092      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.868      ; 3.087      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.868      ; 3.087      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.851      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
; 1.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 3.096      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                     ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.665 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 3.102      ;
; 1.697 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.158      ; 3.097      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 3.102      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.737 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.128      ; 3.107      ;
; 1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.115      ; 3.105      ;
; 1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.115      ; 3.105      ;
; 1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.115      ; 3.105      ;
; 1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.115      ; 3.105      ;
; 1.748 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.115      ; 3.105      ;
; 1.749 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.112      ; 3.103      ;
; 1.753 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.109      ; 3.104      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.125      ; 3.121      ;
; 1.762 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.100      ; 3.104      ;
; 1.762 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.100      ; 3.104      ;
; 1.762 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.100      ; 3.104      ;
; 1.762 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.100      ; 3.104      ;
; 1.762 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.100      ; 3.104      ;
; 1.762 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.100      ; 3.104      ;
; 1.768 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.096      ; 3.106      ;
; 1.770 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 3.107      ;
; 1.770 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 3.107      ;
; 1.770 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 3.107      ;
; 1.770 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.095      ; 3.107      ;
; 1.774 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 3.101      ;
; 1.774 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 3.101      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.790 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.073      ; 3.105      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.799 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.063      ; 3.104      ;
; 1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.067      ; 3.122      ;
; 1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.067      ; 3.122      ;
; 1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.067      ; 3.122      ;
; 1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.067      ; 3.122      ;
; 1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.067      ; 3.122      ;
; 1.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.067      ; 3.122      ;
; 1.851 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.122      ;
; 1.851 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.122      ;
; 1.851 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.122      ;
; 1.851 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.122      ;
; 1.851 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.122      ;
; 1.851 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.029      ; 3.122      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.018 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.836      ; 3.096      ;
; 2.134 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.228      ; 3.104      ;
; 2.134 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.228      ; 3.104      ;
; 2.134 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.228      ; 3.104      ;
; 2.134 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.228      ; 3.104      ;
; 2.134 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.228      ; 3.104      ;
; 2.165 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.188      ; 3.095      ;
; 2.165 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.188      ; 3.095      ;
; 2.165 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.188      ; 3.095      ;
; 2.165 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.188      ; 3.095      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.232 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.679      ; 3.123      ;
; 2.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.668      ; 3.124      ;
; 2.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.668      ; 3.124      ;
; 2.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.668      ; 3.124      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.108      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.108      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.108      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.108      ;
; 2.805 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.108      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.094      ; 3.124      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.094      ; 3.124      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.094      ; 3.124      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.094      ; 3.124      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.123      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
; 2.819 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.093      ; 3.124      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.405 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 3.099      ;
; 2.432 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.924      ; 3.098      ;
; 2.443 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 3.089      ;
; 2.443 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 3.089      ;
; 2.443 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 3.089      ;
; 2.443 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 3.089      ;
; 2.443 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 3.089      ;
; 2.443 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 3.089      ;
; 2.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.897      ; 3.097      ;
; 2.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.873      ; 3.096      ;
; 2.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.873      ; 3.096      ;
; 2.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.873      ; 3.096      ;
; 2.506 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.841      ; 3.089      ;
; 2.506 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.841      ; 3.089      ;
; 2.506 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.841      ; 3.089      ;
; 2.506 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.841      ; 3.089      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.844      ; 3.094      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.816      ; 3.096      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.816      ; 3.096      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 3.096      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 3.096      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 3.096      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 3.096      ;
; 2.581 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.096      ;
; 2.581 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.096      ;
; 2.581 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.096      ;
; 2.581 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.096      ;
; 2.611 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.736      ; 3.089      ;
; 2.611 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.736      ; 3.089      ;
; 2.710 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.636      ; 3.088      ;
; 2.711 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.646      ; 3.099      ;
; 2.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.622      ; 3.093      ;
; 2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.613      ; 3.095      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.597      ; 3.094      ;
; 2.761 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.590      ; 3.093      ;
; 2.763 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.592      ; 3.097      ;
; 2.763 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.592      ; 3.097      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.788 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.565      ; 3.095      ;
; 2.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.556      ; 3.089      ;
; 2.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.556      ; 3.089      ;
; 2.846 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.501      ; 3.089      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.495      ; 3.088      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.495      ; 3.088      ;
; 2.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.495      ; 3.088      ;
; 2.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.497      ; 3.096      ;
; 2.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.493      ; 3.095      ;
; 2.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.493      ; 3.095      ;
; 2.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 3.097      ;
; 2.870 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.485      ; 3.097      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.434      ; 3.096      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.434      ; 3.096      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.832      ; 3.558      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 3.534      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.807      ; 3.561      ;
; 2.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.800      ; 3.561      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
; 2.999 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.799      ; 3.539      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 126.97 MHz ; 126.97 MHz      ; spi_sck                          ;                                                   ;
; 128.24 MHz ; 128.24 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 147.58 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 149.7 MHz  ; 149.7 MHz       ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 172.44 MHz ; 172.44 MHz      ; clk_10mhz                        ;                                                   ;
; 300.57 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -12.398 ; -51752.596    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.697  ; -61.369       ;
; clk_10mhz                        ; -4.799  ; -214.546      ;
; spi_sck                          ; -4.735  ; -369.719      ;
; spi_ce[0]                        ; -3.628  ; -682.259      ;
; spi_slave:spi_slave_rx_inst|done ; -3.399  ; -635.902      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.202 ; -1.540        ;
; spi_sck                          ; 0.260  ; 0.000         ;
; clk_10mhz                        ; 0.402  ; 0.000         ;
; spi_ce[0]                        ; 0.411  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.903  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 1.179  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -2.795 ; -518.240        ;
; clk_10mhz  ; -2.080 ; -58.264         ;
; spi_sck    ; -1.893 ; -185.564        ;
; ad9866_clk ; -0.547 ; -128.971        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.574 ; 0.000           ;
; spi_sck    ; 1.317 ; 0.000           ;
; clk_10mhz  ; 1.994 ; 0.000           ;
; spi_ce[0]  ; 2.211 ; 0.000           ;
+------------+-------+-----------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -32945.145    ;
; spi_ce[0]                        ; -14.686 ; -596.416      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -831.606      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -128.065      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -0.074  ; -1.083        ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                        ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.398 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.398 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.528     ;
; -12.320 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.320 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.450     ;
; -12.269 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.643      ; 13.404     ;
; -12.269 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.269 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.638      ; 13.399     ;
; -12.231 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.231 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.559      ; 13.282     ;
; -12.223 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
; -12.223 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.562      ; 13.277     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.697 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.095      ; 8.862      ;
; -6.639 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.095      ; 8.804      ;
; -6.586 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.093      ; 8.922      ;
; -6.558 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.094      ; 8.898      ;
; -6.556 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 8.878      ;
; -6.528 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.093      ; 8.864      ;
; -6.500 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.094      ; 8.840      ;
; -6.498 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 8.820      ;
; -6.371 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 8.844      ;
; -6.355 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.095      ; 8.520      ;
; -6.313 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 8.786      ;
; -6.301 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 8.773      ;
; -6.283 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 8.439      ;
; -6.269 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.263      ; 8.775      ;
; -6.244 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.093      ; 8.580      ;
; -6.243 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 8.715      ;
; -6.216 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.094      ; 8.556      ;
; -6.214 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 8.536      ;
; -6.211 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.263      ; 8.717      ;
; -6.172 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.084      ; 8.499      ;
; -6.144 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 8.475      ;
; -6.142 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.077      ; 8.455      ;
; -6.029 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 8.502      ;
; -5.959 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 8.431      ;
; -5.957 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 8.421      ;
; -5.927 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.263      ; 8.433      ;
; -5.887 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 8.350      ;
; -5.855 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.254      ; 8.352      ;
; -3.047 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.055      ; 5.179      ;
; -2.989 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.055      ; 5.121      ;
; -2.883 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.056      ; 5.016      ;
; -2.880 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.056      ; 5.013      ;
; -2.869 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.038      ; 8.227      ;
; -2.840 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.985      ; 7.645      ;
; -2.758 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.036      ; 8.287      ;
; -2.730 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.037      ; 8.263      ;
; -2.729 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.983      ; 7.705      ;
; -2.728 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.029      ; 8.243      ;
; -2.727 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.787      ; 5.594      ;
; -2.705 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.055      ; 4.837      ;
; -2.702 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.785      ; 5.740      ;
; -2.701 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.984      ; 7.681      ;
; -2.676 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.083      ; 4.828      ;
; -2.658 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.913      ; 5.833      ;
; -2.618 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.083      ; 4.770      ;
; -2.605 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.976      ; 7.567      ;
; -2.580 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.056      ; 4.713      ;
; -2.580 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 4.745      ;
; -2.577 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 4.742      ;
; -2.575 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.786      ; 5.617      ;
; -2.543 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.164      ; 8.209      ;
; -2.523 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.111      ; 7.636      ;
; -2.502 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 4.665      ;
; -2.499 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 4.662      ;
; -2.491 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.619      ; 5.180      ;
; -2.473 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.164      ; 8.138      ;
; -2.473 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.946      ; 7.246      ;
; -2.464 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.046      ; 4.587      ;
; -2.457 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.778      ; 5.481      ;
; -2.453 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.111      ; 7.565      ;
; -2.448 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.913      ; 5.622      ;
; -2.441 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.206      ; 8.140      ;
; -2.422 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.973      ; 7.214      ;
; -2.348 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.047      ; 4.472      ;
; -2.343 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 4.675      ;
; -2.336 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.945      ; 7.608      ;
; -2.334 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.083      ; 4.486      ;
; -2.325 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.619      ; 5.014      ;
; -2.325 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.618      ; 5.189      ;
; -2.322 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 4.654      ;
; -2.282 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.975      ; 7.085      ;
; -2.277 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 4.442      ;
; -2.234 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.074      ; 4.377      ;
; -2.211 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.617      ; 5.071      ;
; -2.201 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.975      ; 7.006      ;
; -2.199 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.085      ; 4.362      ;
; -2.186 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.618      ; 5.050      ;
; -2.143 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.609      ; 4.830      ;
; -2.126 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.945      ; 6.898      ;
; -2.045 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.617      ; 4.905      ;
; -2.037 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.076      ; 4.193      ;
; -2.022 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.086      ; 4.354      ;
; -2.006 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.973      ; 7.298      ;
; -1.978 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.153      ; 7.124      ;
; -1.975 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.976      ; 6.947      ;
; -1.974 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.787      ; 5.004      ;
; -1.960 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.076      ; 4.114      ;
; -1.931 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.946      ; 7.204      ;
; -1.923 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.745      ; 4.920      ;
; -1.897 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.610      ; 4.743      ;
; -1.859 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.745      ; 4.855      ;
; -1.851 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.607      ; 4.527      ;
; -1.816 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.077      ; 4.139      ;
; -1.792 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.787      ; 4.822      ;
; -1.785 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.610      ; 4.631      ;
; -1.747 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.975      ; 7.050      ;
; -1.705 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.745      ; 4.702      ;
; -1.655 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.975      ; 6.960      ;
; -1.641 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.745      ; 4.637      ;
; -1.533 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.607      ; 4.209      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.799 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.182      ;
; -4.744 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.128      ;
; -4.744 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.128      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 5.124      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.125      ;
; -4.741 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.125      ;
; -4.686 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.070      ;
; -4.686 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.070      ;
; -4.683 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.067      ;
; -4.683 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 5.067      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.457 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.840      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.450 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.863      ;
; -4.420 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.803      ;
; -4.420 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.803      ;
; -4.420 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.803      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.416 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.829      ;
; -4.402 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 4.786      ;
; -4.402 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 4.786      ;
; -4.399 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 4.783      ;
; -4.399 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.618     ; 4.783      ;
; -4.395 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.809      ;
; -4.395 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.809      ;
; -4.392 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.806      ;
; -4.392 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.806      ;
; -4.362 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.745      ;
; -4.362 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.745      ;
; -4.362 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.745      ;
; -4.361 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.775      ;
; -4.361 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.775      ;
; -4.358 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.772      ;
; -4.358 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.772      ;
; -4.302 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.685      ;
; -4.244 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.627      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.171 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.584      ;
; -4.116 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.530      ;
; -4.116 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.530      ;
; -4.113 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.527      ;
; -4.113 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.588     ; 4.527      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.111 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.524      ;
; -4.078 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.461      ;
; -4.078 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.461      ;
; -4.078 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.619     ; 4.461      ;
; -4.077 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.490      ;
; -4.077 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.589     ; 4.490      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.735 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.859      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.714 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.838      ;
; -4.707 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.853      ;
; -4.707 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.853      ;
; -4.707 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.853      ;
; -4.707 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.853      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.655 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.779      ;
; -4.650 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.775      ;
; -4.650 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.775      ;
; -4.650 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.775      ;
; -4.650 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.775      ;
; -4.650 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.775      ;
; -4.650 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.775      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.634 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.758      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.773      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.773      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.773      ;
; -4.627 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.124      ; 5.773      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.799      ;
; -4.571 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; 0.142      ; 5.735      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.695      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.695      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.695      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.695      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.695      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.103      ; 5.695      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.517 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.180      ; 5.719      ;
; -4.514 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; 0.195      ; 5.731      ;
; -4.491 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; 0.142      ; 5.655      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.436 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.560      ;
; -4.434 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; 0.195      ; 5.651      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
; -4.421 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.102      ; 5.545      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                               ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.628 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.989     ; 3.168      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.448 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.866      ;
; -3.432 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.989     ; 2.972      ;
; -3.400 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.024     ; 2.868      ;
; -3.400 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.024     ; 2.868      ;
; -3.400 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.792     ; 3.137      ;
; -3.395 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.880     ; 3.007      ;
; -3.395 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.880     ; 3.007      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.379 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.117      ;
; -3.360 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.968     ; 2.884      ;
; -3.360 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.968     ; 2.884      ;
; -3.303 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.235     ; 2.560      ;
; -3.303 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.235     ; 2.560      ;
; -3.300 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.672     ; 3.120      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.024     ; 2.759      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.024     ; 2.759      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.291 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.996     ; 2.709      ;
; -3.281 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.573     ; 3.200      ;
; -3.277 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.832     ; 2.937      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
; -3.270 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.676     ; 3.008      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.399 ; nnrx[0]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.399 ; nnrx[0]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.238      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.377 ; nnrx[0]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.431     ; 3.215      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.375 ; nnrx[0]   ; rx_freq[0][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.430     ; 3.214      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.367 ; nnrx[0]   ; rx_freq[1][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 3.195      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.341 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.439     ; 3.171      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.336 ; nnrx[0]   ; rx_freq[0][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.429     ; 3.176      ;
; -3.318 ; nnrx[0]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 3.143      ;
; -3.318 ; nnrx[0]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 3.143      ;
; -3.318 ; nnrx[0]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 3.143      ;
; -3.318 ; nnrx[0]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 3.143      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.202 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.594      ; 1.117      ;
; -0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.594      ; 1.120      ;
; -0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.590      ; 1.118      ;
; -0.191 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.590      ; 1.124      ;
; -0.168 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.590      ; 1.147      ;
; -0.158 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.844      ; 1.411      ;
; -0.085 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.476      ; 1.116      ;
; -0.074 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.466      ; 1.117      ;
; -0.074 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.466      ; 1.117      ;
; -0.055 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.439      ; 1.109      ;
; -0.051 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.571      ; 1.245      ;
; -0.030 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.421      ; 1.116      ;
; -0.026 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.342      ; 1.041      ;
; -0.015 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.439      ; 1.149      ;
; -0.010 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.409      ; 1.124      ;
; -0.004 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.387      ; 1.108      ;
; -0.001 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.393      ; 1.117      ;
; 0.035  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.552      ; 1.312      ;
; 0.039  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.342      ; 1.106      ;
; 0.044  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.583      ; 1.352      ;
; 0.055  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.341      ; 1.121      ;
; 0.063  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.329      ; 1.117      ;
; 0.075  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.329      ; 1.129      ;
; 0.111  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.278      ; 1.114      ;
; 0.155  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.745      ;
; 0.155  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.745      ;
; 0.167  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.987      ; 0.879      ;
; 0.242  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.107      ; 1.074      ;
; 0.265  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.855      ;
; 0.286  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.763      ;
; 0.305  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.782      ;
; 0.325  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.915      ;
; 0.327  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.917      ;
; 0.333  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.923      ;
; 0.352  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[18]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[18]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.658      ; 1.205      ;
; 0.362  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[22]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[22]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 0.894      ;
; 0.368  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[12]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[12]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 0.900      ;
; 0.370  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.012      ; 1.107      ;
; 0.373  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[21]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[21]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 0.905      ;
; 0.384  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[17]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 0.916      ;
; 0.386  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[16]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.337      ; 0.918      ;
; 0.393  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[3]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[3]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.310      ; 0.898      ;
; 0.402  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[3]                       ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.314      ; 0.911      ;
; 0.405  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 0.902      ;
; 0.408  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.885      ;
; 0.422  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Raccum[16]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Racc[16]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.504      ; 1.121      ;
; 0.422  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.669      ;
; 0.422  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.669      ;
; 0.422  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.669      ;
; 0.423  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.424  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.426  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.296      ; 0.917      ;
; 0.426  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.427  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.428  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[29]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 0.925      ;
; 0.430  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[4]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[4]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.310      ; 0.935      ;
; 0.434  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[28]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[28]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.296      ; 0.925      ;
; 0.435  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Raccum[21]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Racc[21]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.504      ; 1.134      ;
; 0.444  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.103      ; 0.742      ;
; 0.448  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.925      ;
; 0.449  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[30]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[30]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.253      ; 0.897      ;
; 0.449  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.103      ; 0.747      ;
; 0.459  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Raccum[18]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Racc[18]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.504      ; 1.158      ;
; 0.459  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:A|Raccum[15]                                                                          ; receiver:NRX[0].receiver_inst|firX8R8:fir2|Racc[15]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.504      ; 1.158      ;
; 0.463  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[38]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[38]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.296      ; 0.954      ;
; 0.464  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[33]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[33]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.409      ; 1.068      ;
; 0.466  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst|out_data[38]                       ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst|out_data[38]                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.235      ; 0.896      ;
; 0.466  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.103      ; 0.764      ;
; 0.471  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.248      ; 0.914      ;
; 0.474  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.951      ;
; 0.475  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[21]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[21]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.510      ; 1.180      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.260 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.677      ; 4.162      ;
; 0.260 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.677      ; 4.162      ;
; 0.260 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.677      ; 4.162      ;
; 0.260 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.677      ; 4.162      ;
; 0.260 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.677      ; 4.162      ;
; 0.260 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.677      ; 4.162      ;
; 0.316 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.670      ; 4.211      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.347 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.408      ; 3.980      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.689      ; 4.325      ;
; 0.449 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.599      ; 4.273      ;
; 0.449 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.599      ; 4.273      ;
; 0.449 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.599      ; 4.273      ;
; 0.449 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.599      ; 4.273      ;
; 0.449 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.599      ; 4.273      ;
; 0.449 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.599      ; 4.273      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.097      ; 0.744      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.097      ; 0.744      ;
; 0.453 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.097      ; 0.745      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.097      ; 0.746      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.472 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.694      ; 4.391      ;
; 0.492 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.738      ;
; 0.492 ; spi_slave:spi_slave_rx_inst|rreg[37] ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.738      ;
; 0.493 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.739      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.497 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.761      ; 4.483      ;
; 0.498 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.746      ;
; 0.499 ; spi_slave:spi_slave_rx_inst|rreg[21] ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.744      ;
; 0.500 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.744      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.745      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.745      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.745      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.745      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.747      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.747      ;
; 0.509 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.761      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[4]  ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.760      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.518 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.184      ; 0.897      ;
; 0.531 ; spi_slave:spi_slave_rx_inst|rreg[21] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 0.000        ; 0.018      ; 0.744      ;
; 0.533 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 0.000        ; 0.018      ; 0.746      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 0.000        ; 0.018      ; 0.747      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[27] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.167      ; 0.900      ;
; 0.540 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.679      ; 4.444      ;
; 0.540 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.679      ; 4.444      ;
; 0.540 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.679      ; 4.444      ;
; 0.540 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.679      ; 4.444      ;
; 0.540 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.679      ; 4.444      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 0.000        ; 0.015      ; 0.761      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[8]  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.015      ; 0.762      ;
; 0.554 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.677      ; 3.956      ;
; 0.554 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.677      ; 3.956      ;
; 0.554 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.677      ; 3.956      ;
; 0.554 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.677      ; 3.956      ;
; 0.554 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.677      ; 3.956      ;
; 0.554 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.677      ; 3.956      ;
; 0.557 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.665      ; 4.447      ;
; 0.576 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.658      ; 4.459      ;
; 0.576 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.658      ; 4.459      ;
; 0.593 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.670      ; 3.988      ;
; 0.621 ; spi_slave:spi_slave_rx_inst|treg[43] ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.865      ;
; 0.621 ; spi_slave:spi_slave_rx_inst|treg[12] ; spi_slave:spi_slave_rx_inst|treg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.866      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[34] ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.865      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[33] ; spi_slave:spi_slave_rx_inst|treg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.865      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[29] ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.866      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[21] ; spi_slave:spi_slave_rx_inst|treg[22]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.866      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[40] ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.866      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[39] ; spi_slave:spi_slave_rx_inst|treg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.866      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[37] ; spi_slave:spi_slave_rx_inst|treg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.866      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|treg[31] ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.866      ;
; 0.624 ; spi_slave:spi_slave_rx_inst|treg[38] ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.867      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|treg[17] ; spi_slave:spi_slave_rx_inst|treg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.046      ; 0.866      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|treg[18] ; spi_slave:spi_slave_rx_inst|treg[19]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.046      ; 0.866      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|treg[24] ; spi_slave:spi_slave_rx_inst|treg[25]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.868      ;
; 0.625 ; spi_slave:spi_slave_rx_inst|treg[27] ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.868      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.402 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.684      ;
; 0.469 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.736      ;
; 0.471 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.738      ;
; 0.475 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.742      ;
; 0.524 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.618      ; 1.337      ;
; 0.526 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.899      ; 3.890      ;
; 0.539 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.618      ; 1.352      ;
; 0.558 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.769      ; 1.552      ;
; 0.563 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.769      ; 1.557      ;
; 0.586 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.769      ; 1.580      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.867      ;
; 0.602 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.618      ; 1.415      ;
; 0.602 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.869      ;
; 0.608 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.875      ;
; 0.622 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.618      ; 1.435      ;
; 0.646 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.618      ; 1.459      ;
; 0.683 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.966      ;
; 0.708 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.712 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.073      ; 0.981      ;
; 0.717 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.986      ;
; 0.724 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.618      ; 1.537      ;
; 0.725 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.991      ;
; 0.736 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 1.001      ;
; 0.742 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.049      ; 0.986      ;
; 0.748 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.890      ; 4.103      ;
; 0.748 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.890      ; 4.103      ;
; 0.748 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.890      ; 4.103      ;
; 0.750 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.017      ;
; 0.752 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.018      ;
; 0.764 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.769      ; 1.758      ;
; 0.776 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.043      ;
; 0.779 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.046      ;
; 0.784 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.051      ;
; 0.811 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.078      ;
; 0.845 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.112      ;
; 0.862 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.129      ;
; 0.876 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.769      ; 1.870      ;
; 0.876 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.143      ;
; 0.879 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.146      ;
; 0.895 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 2.890      ; 3.750      ;
; 0.895 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 2.890      ; 3.750      ;
; 0.895 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 2.890      ; 3.750      ;
; 0.915 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.182      ;
; 0.948 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.215      ;
; 0.952 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.049      ; 1.196      ;
; 0.953 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.220      ;
; 0.953 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 1.218      ;
; 0.955 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 1.220      ;
; 0.956 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.223      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 0.759      ;
; 0.415 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 0.951      ;
; 0.415 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 0.951      ;
; 0.421 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 0.769      ;
; 0.422 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.469 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.716      ;
; 0.515 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.762      ;
; 0.516 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.761      ;
; 0.529 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.773      ;
; 0.537 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.157      ; 0.889      ;
; 0.538 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.659      ; 1.392      ;
; 0.599 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.106      ; 0.900      ;
; 0.600 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.847      ;
; 0.601 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.846      ;
; 0.602 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.846      ;
; 0.610 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.112      ; 0.917      ;
; 0.637 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.882      ;
; 0.645 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.892      ;
; 0.710 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.955      ;
; 0.712 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.957      ;
; 0.722 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.033      ; 0.950      ;
; 0.730 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.193      ; 1.118      ;
; 0.747 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 1.283      ;
; 0.747 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 1.283      ;
; 0.805 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.049      ;
; 0.815 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.193      ; 1.203      ;
; 0.815 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 1.351      ;
; 0.816 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.060      ;
; 0.817 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.187      ; 1.199      ;
; 0.817 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 1.353      ;
; 0.833 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.076      ;
; 0.837 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.081      ;
; 0.842 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.086      ;
; 0.843 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.106      ; 1.144      ;
; 0.850 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.094      ;
; 0.855 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.137     ; 0.913      ;
; 0.875 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.119      ;
; 0.886 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.243      ;
; 0.890 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.137     ; 0.948      ;
; 0.893 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.112      ; 1.200      ;
; 0.897 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.137     ; 0.955      ;
; 0.897 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.040      ; 1.132      ;
; 0.898 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.142      ;
; 0.916 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.034      ; 1.145      ;
; 0.927 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.284      ;
; 0.931 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.135      ; 1.261      ;
; 0.932 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.135      ; 1.262      ;
; 0.943 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.300      ;
; 0.945 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.302      ;
; 0.946 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.303      ;
; 0.947 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.304      ;
; 0.949 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.135      ; 1.279      ;
; 0.955 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.207      ;
; 0.957 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.135      ; 1.287      ;
; 0.970 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.162      ; 1.327      ;
; 0.980 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.224      ;
; 0.980 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.034      ; 1.209      ;
; 0.987 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 1.523      ;
; 0.995 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.238      ;
; 1.000 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.243      ;
; 1.000 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.270      ;
; 1.003 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.247      ;
; 1.005 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.187      ; 1.422      ;
; 1.007 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.133     ; 1.104      ;
; 1.007 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.277      ;
; 1.010 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.187      ; 1.427      ;
; 1.011 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.157      ; 1.398      ;
; 1.013 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 1.231      ;
; 1.015 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 1.233      ;
; 1.019 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.263      ;
; 1.022 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.187      ; 1.439      ;
; 1.036 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.280      ;
; 1.041 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.341      ; 1.577      ;
; 1.042 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.312      ;
; 1.051 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.157      ; 1.438      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.903 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.934      ; 3.867      ;
; 0.945 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.073      ; 4.048      ;
; 1.024 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.074      ; 4.128      ;
; 1.055 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.934      ; 4.019      ;
; 1.069 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.117      ; 4.216      ;
; 1.073 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.931      ; 4.034      ;
; 1.077 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.934      ; 4.041      ;
; 1.140 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.933      ; 4.103      ;
; 1.160 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.571      ; 3.761      ;
; 1.169 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.940      ; 4.139      ;
; 1.170 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.615      ; 3.815      ;
; 1.190 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.073      ; 4.293      ;
; 1.226 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.117      ; 4.373      ;
; 1.227 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.254      ; 4.501      ;
; 1.246 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.206      ; 6.692      ;
; 1.248 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.204      ; 6.692      ;
; 1.248 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.572      ; 3.850      ;
; 1.255 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.942      ; 4.227      ;
; 1.269 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.074      ; 4.373      ;
; 1.291 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.942      ; 4.263      ;
; 1.296 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.571      ; 3.897      ;
; 1.333 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.205      ; 6.778      ;
; 1.342 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.940      ; 4.312      ;
; 1.357 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.931      ; 4.318      ;
; 1.363 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.942      ; 4.335      ;
; 1.365 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.115      ; 4.500      ;
; 1.370 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.391      ; 3.791      ;
; 1.373 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.440      ; 3.843      ;
; 1.375 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.572      ; 3.977      ;
; 1.387 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.422      ; 3.839      ;
; 1.394 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.123      ; 4.537      ;
; 1.395 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.615      ; 4.040      ;
; 1.397 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.438      ; 3.865      ;
; 1.408 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.421      ; 3.859      ;
; 1.409 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.400      ; 3.839      ;
; 1.411 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.423      ; 3.864      ;
; 1.420 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.615      ; 4.065      ;
; 1.428 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.942      ; 4.400      ;
; 1.429 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.440      ; 3.899      ;
; 1.437 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.123      ; 4.580      ;
; 1.448 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.429      ; 3.907      ;
; 1.468 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.430      ; 3.928      ;
; 1.474 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.255      ; 4.749      ;
; 1.484 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.174      ; 6.898      ;
; 1.499 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.432      ; 3.961      ;
; 1.505 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.438      ; 3.973      ;
; 1.513 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.121      ; 4.654      ;
; 1.515 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.571      ; 4.116      ;
; 1.564 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.400      ; 3.994      ;
; 1.570 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.440      ; 4.040      ;
; 1.575 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.203      ; 7.018      ;
; 1.594 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.572      ; 4.196      ;
; 1.602 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.438      ; 4.070      ;
; 1.605 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.440      ; 4.075      ;
; 1.616 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.389      ; 6.765      ;
; 1.626 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.345      ; 6.731      ;
; 1.639 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.431      ; 4.100      ;
; 1.643 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.391      ; 4.064      ;
; 1.670 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.174      ; 6.604      ;
; 1.673 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.432      ; 4.135      ;
; 1.675 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.432      ; 4.137      ;
; 1.677 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.440      ; 4.147      ;
; 1.680 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.430      ; 4.140      ;
; 1.687 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.440      ; 4.157      ;
; 1.695 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.420      ; 4.145      ;
; 1.696 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.206      ; 6.662      ;
; 1.712 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.346      ; 6.818      ;
; 1.751 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.292      ; 7.283      ;
; 1.772 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.204      ; 6.736      ;
; 1.802 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.429      ; 4.261      ;
; 1.820 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.206      ; 6.786      ;
; 1.837 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.293      ; 7.370      ;
; 1.847 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.205      ; 6.812      ;
; 1.872 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.400      ; 4.302      ;
; 1.872 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.174      ; 7.286      ;
; 1.875 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.214      ; 6.849      ;
; 1.877 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.214      ; 6.851      ;
; 1.890 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.431      ; 4.351      ;
; 1.893 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.400      ; 4.323      ;
; 1.906 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.212      ; 6.878      ;
; 1.909 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.400      ; 4.339      ;
; 1.926 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.432      ; 4.388      ;
; 1.964 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.431      ; 4.425      ;
; 1.972 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.203      ; 6.935      ;
; 2.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.432      ; 4.462      ;
; 2.005 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.430      ; 4.465      ;
; 2.005 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.174      ; 6.939      ;
; 2.009 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.161      ; 7.410      ;
; 2.011 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.161      ; 7.412      ;
; 2.036 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.432      ; 4.498      ;
; 2.040 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.159      ; 7.439      ;
; 2.044 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.153      ; 7.437      ;
; 2.091 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.429      ; 4.550      ;
; 2.160 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.400      ; 4.590      ;
; 2.164 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.336      ; 7.740      ;
; 4.185 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.606      ; 6.821      ;
; 4.195 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.562      ; 6.787      ;
; 4.281 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.563      ; 6.874      ;
; 4.389 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.423      ; 6.842      ;
; 4.444 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.431      ; 6.905      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 1.179 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.278      ; 1.682      ;
; 1.241 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.245      ; 1.711      ;
; 1.527 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.928      ;
; 1.551 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.952      ;
; 1.552 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.953      ;
; 1.558 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.959      ;
; 1.562 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.963      ;
; 1.563 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.050      ; 0.942      ;
; 1.564 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.965      ;
; 1.565 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.966      ;
; 1.566 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.967      ;
; 1.570 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.971      ;
; 1.587 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.988      ;
; 1.590 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 0.991      ;
; 1.622 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; -0.009     ; 0.942      ;
; 1.746 ; spi_slave:spi_slave_rx_inst|rdata[35] ; rx_gain[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.056     ; 0.915      ;
; 1.746 ; spi_slave:spi_slave_rx_inst|rdata[36] ; rx_gain[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.056     ; 0.915      ;
; 1.747 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.148      ;
; 1.748 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.149      ;
; 1.751 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.152      ;
; 1.769 ; spi_slave:spi_slave_rx_inst|rdata[32] ; rx_gain[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.056     ; 0.938      ;
; 1.769 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.170      ;
; 1.770 ; spi_slave:spi_slave_rx_inst|rdata[33] ; rx_gain[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.056     ; 0.939      ;
; 1.770 ; spi_slave:spi_slave_rx_inst|rdata[34] ; rx_gain[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.056     ; 0.939      ;
; 1.771 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.052      ; 1.152      ;
; 1.772 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.050      ; 1.151      ;
; 1.772 ; spi_slave:spi_slave_rx_inst|rdata[37] ; rx_gain[5]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -1.056     ; 0.941      ;
; 1.776 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.050      ; 1.155      ;
; 1.778 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.179      ;
; 1.805 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.050      ; 1.184      ;
; 1.825 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.227      ;
; 1.828 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.231      ;
; 1.838 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.249      ;
; 1.842 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.069      ; 1.240      ;
; 1.844 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.243      ;
; 1.856 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.075      ; 1.260      ;
; 1.857 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.052      ; 1.238      ;
; 1.865 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.060      ; 1.254      ;
; 1.865 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.276      ;
; 1.867 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.069      ; 1.265      ;
; 1.867 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.269      ;
; 1.869 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.280      ;
; 1.869 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.280      ;
; 1.873 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.272      ;
; 1.874 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.060      ; 1.263      ;
; 1.875 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.275      ;
; 1.876 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.276      ;
; 1.876 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.275      ;
; 1.881 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; -0.009     ; 1.201      ;
; 1.886 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.053      ; 1.268      ;
; 1.886 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.053      ; 1.268      ;
; 1.888 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.060      ; 1.277      ;
; 1.893 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.293      ;
; 1.893 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.292      ;
; 1.899 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; -0.006     ; 1.222      ;
; 1.907 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.318      ;
; 1.914 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.060      ; 1.303      ;
; 1.927 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; -0.008     ; 1.248      ;
; 1.955 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; -0.003     ; 1.281      ;
; 1.961 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[1][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; -0.006     ; 1.284      ;
; 2.001 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.402      ;
; 2.001 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.403      ;
; 2.015 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.069      ; 1.413      ;
; 2.020 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.423      ;
; 2.022 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.423      ;
; 2.022 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.425      ;
; 2.026 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.075      ; 1.430      ;
; 2.030 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.432      ;
; 2.032 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.069      ; 1.430      ;
; 2.034 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.433      ;
; 2.039 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.442      ;
; 2.041 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.443      ;
; 2.048 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.459      ;
; 2.051 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.052      ; 1.432      ;
; 2.052 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[2][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.451      ;
; 2.053 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.456      ;
; 2.054 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.457      ;
; 2.055 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.454      ;
; 2.059 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.072      ; 1.460      ;
; 2.060 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[2][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.462      ;
; 2.061 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.472      ;
; 2.061 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.070      ; 1.460      ;
; 2.062 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.465      ;
; 2.063 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.463      ;
; 2.063 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.463      ;
; 2.064 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.069      ; 1.462      ;
; 2.064 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.075      ; 1.468      ;
; 2.064 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.053      ; 1.446      ;
; 2.068 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.074      ; 1.471      ;
; 2.069 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.469      ;
; 2.069 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.084      ; 1.482      ;
; 2.069 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.071      ; 1.469      ;
; 2.069 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.075      ; 1.473      ;
; 2.070 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.053      ; 1.452      ;
; 2.071 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.073      ; 1.473      ;
; 2.074 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.082      ; 1.485      ;
; 2.076 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.051      ; 1.456      ;
; 2.076 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.052      ; 1.457      ;
; 2.076 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.075      ; 1.480      ;
; 2.080 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.075      ; 1.484      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.203      ; 3.412      ;
; -2.692 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.210      ; 3.431      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.598 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.400      ; 3.412      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.471      ; 3.419      ;
; -2.498 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; -0.036     ; 2.954      ;
; -2.498 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; -0.036     ; 2.954      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.497 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.510      ; 3.421      ;
; -2.495 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.407      ; 3.431      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.989      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.989      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.989      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.989      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.988      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.988      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.988      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.988      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.988      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.988      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 2.988      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.079 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 2.987      ;
; -2.070 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 2.976      ;
; -2.070 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 2.976      ;
; -2.070 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 2.976      ;
; -2.070 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 2.976      ;
; -2.070 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 2.976      ;
; -1.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.402      ; 2.988      ;
; -1.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.402      ; 2.988      ;
; -1.584 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.402      ; 2.988      ;
; -1.574 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.411      ; 2.987      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.893 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.581      ; 2.966      ;
; -1.893 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.581      ; 2.966      ;
; -1.893 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.581      ; 2.966      ;
; -1.893 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.581      ; 2.966      ;
; -1.893 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.581      ; 2.966      ;
; -1.886 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.585      ; 2.963      ;
; -1.886 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.585      ; 2.963      ;
; -1.886 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.585      ; 2.963      ;
; -1.863 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 2.962      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.613      ; 2.963      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.613      ; 2.963      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.613      ; 2.963      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.613      ; 2.963      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.613      ; 2.963      ;
; -1.858 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.613      ; 2.963      ;
; -1.843 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 2.966      ;
; -1.843 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 2.966      ;
; -1.843 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 2.966      ;
; -1.843 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 2.966      ;
; -1.843 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.631      ; 2.966      ;
; -1.828 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.644      ; 2.964      ;
; -1.828 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.644      ; 2.964      ;
; -1.828 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.644      ; 2.964      ;
; -1.828 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.644      ; 2.964      ;
; -1.828 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.644      ; 2.964      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.646      ; 2.963      ;
; -1.818 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.654      ; 2.964      ;
; -1.818 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.654      ; 2.964      ;
; -1.818 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.654      ; 2.964      ;
; -1.818 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.654      ; 2.964      ;
; -1.818 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.654      ; 2.964      ;
; -1.637 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.833      ; 2.962      ;
; -1.637 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.833      ; 2.962      ;
; -1.637 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.833      ; 2.962      ;
; -1.637 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.833      ; 2.962      ;
; -1.637 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.833      ; 2.962      ;
; -1.607 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.868      ; 2.967      ;
; -1.607 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.868      ; 2.967      ;
; -1.607 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.868      ; 2.967      ;
; -1.607 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.868      ; 2.967      ;
; -1.607 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.868      ; 2.967      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.662      ; 2.962      ;
; -1.148 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.846      ; 2.986      ;
; -1.148 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.846      ; 2.986      ;
; -1.148 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.846      ; 2.986      ;
; -1.148 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.846      ; 2.986      ;
; -1.148 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.846      ; 2.986      ;
; -1.148 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.846      ; 2.986      ;
; -1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.882      ; 2.986      ;
; -1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.882      ; 2.986      ;
; -1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.882      ; 2.986      ;
; -1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.882      ; 2.986      ;
; -1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.882      ; 2.986      ;
; -1.112 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.882      ; 2.986      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.099 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.972      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.881      ; 2.971      ;
; -1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.903      ; 2.975      ;
; -1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.903      ; 2.975      ;
; -1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.903      ; 2.975      ;
; -1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.903      ; 2.975      ;
; -1.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.902      ; 2.965      ;
; -1.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.902      ; 2.965      ;
; -1.068 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.914      ; 2.974      ;
; -1.066 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.909      ; 2.967      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.932      ; 2.985      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.932      ; 2.985      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.932      ; 2.985      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.547 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.424      ; 2.963      ;
; -0.547 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.424      ; 2.963      ;
; -0.547 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.424      ; 2.963      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.539 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.429      ; 2.960      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.527 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 2.965      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.449      ; 2.964      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.513 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.450      ; 2.955      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.462      ; 2.962      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 2.955      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 2.955      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 2.955      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 2.955      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 2.955      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.493      ; 2.963      ;
; -0.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 2.966      ;
; -0.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 2.966      ;
; -0.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 2.966      ;
; -0.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 2.966      ;
; -0.476 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 2.966      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 2.960      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 2.960      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 2.960      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 2.960      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.512      ; 2.967      ;
; -0.463 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.512      ; 2.967      ;
; -0.461 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.499      ; 2.952      ;
; -0.461 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.499      ; 2.952      ;
; -0.461 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.499      ; 2.952      ;
; -0.461 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.499      ; 2.952      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.515      ; 2.965      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.515      ; 2.965      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.515      ; 2.965      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.515      ; 2.965      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.515      ; 2.965      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
; -0.453 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.518      ; 2.963      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.979      ; 2.778      ;
; 0.625 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.928      ; 2.778      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.931      ; 2.782      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.632 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.775      ;
; 0.635 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 2.780      ;
; 0.635 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 2.780      ;
; 0.635 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 2.780      ;
; 0.635 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 2.780      ;
; 0.635 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 2.780      ;
; 0.635 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 2.780      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.783      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.647 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.903      ; 2.775      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.905      ; 2.779      ;
; 0.668 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.886      ; 2.779      ;
; 0.668 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.886      ; 2.779      ;
; 0.668 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.886      ; 2.779      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.850      ; 2.774      ;
; 0.699 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.850      ; 2.774      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.704 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.778      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.853      ; 2.784      ;
; 0.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.841      ; 2.783      ;
; 0.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.841      ; 2.783      ;
; 0.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.841      ; 2.783      ;
; 0.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.841      ; 2.783      ;
; 0.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.841      ; 2.783      ;
; 0.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.841      ; 2.783      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.244      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.200      ; 2.786      ;
; 1.365 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.195      ; 2.785      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.389 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.177      ; 2.791      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 2.789      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 2.789      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 2.789      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 2.789      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.162      ; 2.789      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.160      ; 2.789      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.160      ; 2.789      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.160      ; 2.789      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.160      ; 2.789      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.160      ; 2.789      ;
; 1.404 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.160      ; 2.789      ;
; 1.405 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.161      ; 2.791      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.412 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.172      ; 2.809      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.153      ; 2.792      ;
; 1.420 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.148      ; 2.793      ;
; 1.424 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.141      ; 2.790      ;
; 1.424 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.141      ; 2.790      ;
; 1.424 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 2.791      ;
; 1.424 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 2.791      ;
; 1.424 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 2.791      ;
; 1.424 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.142      ; 2.791      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.445 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 2.789      ;
; 1.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.809      ;
; 1.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.809      ;
; 1.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.809      ;
; 1.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.809      ;
; 1.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.809      ;
; 1.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.809      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 2.809      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 2.809      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 2.809      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 2.809      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 2.809      ;
; 1.502 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 2.809      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.667 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.891      ; 2.783      ;
; 1.969 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.099      ; 2.793      ;
; 1.969 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.099      ; 2.793      ;
; 1.969 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.099      ; 2.793      ;
; 1.969 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.099      ; 2.793      ;
; 1.969 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.099      ; 2.793      ;
; 1.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.062      ; 2.780      ;
; 1.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.062      ; 2.780      ;
; 1.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.062      ; 2.780      ;
; 1.993 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.062      ; 2.780      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.994 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.622      ; 2.811      ;
; 2.004 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.613      ; 2.812      ;
; 2.004 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.613      ; 2.812      ;
; 2.004 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.613      ; 2.812      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.795      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.795      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.795      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.795      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.795      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.811      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 2.812      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 2.812      ;
; 2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 2.813      ;
; 2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.812      ;
; 2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.812      ;
; 2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 2.813      ;
; 2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.082      ; 2.812      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.211 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.847      ; 2.783      ;
; 2.234 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.824      ; 2.783      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.776      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.776      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.776      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.776      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.776      ;
; 2.253 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.776      ;
; 2.259 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.798      ; 2.782      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.770      ; 2.781      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.770      ; 2.781      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.770      ; 2.781      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.744      ; 2.779      ;
; 2.318 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.733      ; 2.776      ;
; 2.318 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.733      ; 2.776      ;
; 2.318 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.733      ; 2.776      ;
; 2.318 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.733      ; 2.776      ;
; 2.337 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 2.781      ;
; 2.337 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 2.781      ;
; 2.344 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.712      ; 2.781      ;
; 2.344 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.712      ; 2.781      ;
; 2.344 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.712      ; 2.781      ;
; 2.344 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.712      ; 2.781      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 2.781      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 2.781      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 2.781      ;
; 2.374 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 2.781      ;
; 2.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.649      ; 2.776      ;
; 2.402 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.649      ; 2.776      ;
; 2.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.577      ; 2.784      ;
; 2.498 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.552      ; 2.775      ;
; 2.499 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.554      ; 2.778      ;
; 2.514 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.541      ; 2.780      ;
; 2.526 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.528      ; 2.779      ;
; 2.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.524      ; 2.778      ;
; 2.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.527      ; 2.782      ;
; 2.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.527      ; 2.782      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.555 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.500      ; 2.780      ;
; 2.556 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.495      ; 2.776      ;
; 2.556 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.495      ; 2.776      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.444      ; 2.776      ;
; 2.613 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.437      ; 2.775      ;
; 2.613 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.437      ; 2.775      ;
; 2.613 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.437      ; 2.775      ;
; 2.619 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.436      ; 2.780      ;
; 2.619 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.436      ; 2.780      ;
; 2.619 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.440      ; 2.784      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.426      ; 2.784      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.426      ; 2.784      ;
; 2.682 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.377      ; 2.784      ;
; 2.682 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.377      ; 2.784      ;
; 2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.749      ; 3.211      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.718 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 3.178      ;
; 2.723 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.731      ; 3.214      ;
; 2.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.718      ; 3.214      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
; 2.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.183      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -6.057 ; -15618.344    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -2.591 ; -23.078       ;
; spi_sck                          ; -1.687 ; -123.490      ;
; clk_10mhz                        ; -1.666 ; -58.420       ;
; spi_slave:spi_slave_rx_inst|done ; -1.232 ; -215.658      ;
; spi_ce[0]                        ; -1.031 ; -156.575      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; ad9866_clk                       ; 0.015 ; 0.000         ;
; clk_10mhz                        ; 0.047 ; 0.000         ;
; spi_sck                          ; 0.060 ; 0.000         ;
; spi_ce[0]                        ; 0.127 ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.272 ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.319 ; 0.000         ;
+----------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -0.659 ; -97.562         ;
; clk_10mhz  ; -0.616 ; -16.593         ;
; spi_sck    ; -0.358 ; -31.024         ;
; ad9866_clk ; -0.006 ; -0.174          ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.435 ; 0.000           ;
; spi_sck    ; 0.624 ; 0.000           ;
; spi_ce[0]  ; 0.768 ; 0.000           ;
; clk_10mhz  ; 0.955 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -9.457 ; -29503.241    ;
; spi_ce[0]                        ; -9.457 ; -335.020      ;
; spi_sck                          ; -3.000 ; -246.025      ;
; clk_10mhz                        ; -3.000 ; -114.827      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -200.000      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.364  ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.057 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.057 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.487      ;
; -6.045 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.045 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.475      ;
; -6.027 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.027 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.459      ;
; -6.015 ; rx_freq[2][31] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][30] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][29] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][28] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][27] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][26] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][25] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][24] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][23] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][22] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][21] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][20] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][19] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -6.015 ; rx_freq[2][18] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.045     ; 6.447      ;
; -5.989 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.989 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.419      ;
; -5.976 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
; -5.976 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.406      ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -2.591 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.047      ; 4.187      ;
; -2.591 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.047      ; 4.187      ;
; -2.511 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 4.203      ;
; -2.511 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 4.203      ;
; -2.488 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.046      ; 4.182      ;
; -2.488 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.046      ; 4.182      ;
; -2.463 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 4.152      ;
; -2.463 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 4.152      ;
; -2.441 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.047      ; 4.037      ;
; -2.429 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.101      ; 4.186      ;
; -2.429 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.101      ; 4.186      ;
; -2.388 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.121      ; 4.160      ;
; -2.388 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.121      ; 4.160      ;
; -2.375 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 3.969      ;
; -2.375 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.100      ; 4.131      ;
; -2.375 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.100      ; 4.131      ;
; -2.361 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 4.053      ;
; -2.338 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.046      ; 4.032      ;
; -2.313 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 4.002      ;
; -2.295 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.043      ; 3.985      ;
; -2.279 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.101      ; 4.036      ;
; -2.272 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.044      ; 3.964      ;
; -2.247 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.043      ; 3.934      ;
; -2.238 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.121      ; 4.010      ;
; -2.225 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.100      ; 3.981      ;
; -2.213 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.099      ; 3.968      ;
; -2.172 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.119      ; 3.942      ;
; -2.159 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.098      ; 3.913      ;
; -1.257 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.499      ; 3.920      ;
; -1.183 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.478      ; 3.828      ;
; -1.177 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.497      ; 3.936      ;
; -1.154 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.498      ; 3.915      ;
; -1.129 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.497      ; 3.885      ;
; -1.095 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.553      ; 3.919      ;
; -1.054 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.573      ; 3.893      ;
; -1.041 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.552      ; 3.864      ;
; -1.007 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.493      ; 3.663      ;
; -0.999 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.479      ; 3.646      ;
; -0.944 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.496      ; 3.609      ;
; -0.887 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.495      ; 3.551      ;
; -0.813 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.497      ; 3.573      ;
; -0.780 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.026      ; 2.358      ;
; -0.780 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.026      ; 2.358      ;
; -0.730 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.027      ; 2.310      ;
; -0.727 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.027      ; 2.307      ;
; -0.630 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.026      ; 2.208      ;
; -0.622 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.041      ; 2.211      ;
; -0.622 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.041      ; 2.211      ;
; -0.601 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.027      ; 2.181      ;
; -0.579 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.043      ; 2.176      ;
; -0.578 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.043      ; 2.175      ;
; -0.573 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.024      ; 2.149      ;
; -0.566 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.044      ; 2.164      ;
; -0.563 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.044      ; 2.161      ;
; -0.511 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.370      ; 2.430      ;
; -0.505 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.025      ; 2.083      ;
; -0.495 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 2.188      ;
; -0.492 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 2.185      ;
; -0.472 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.041      ; 2.061      ;
; -0.469 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.558      ; 2.586      ;
; -0.454 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.518      ; 3.636      ;
; -0.452 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.612      ; 2.730      ;
; -0.441 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.556      ; 2.654      ;
; -0.439 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.043      ; 2.036      ;
; -0.438 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.039      ; 2.025      ;
; -0.437 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.044      ; 2.035      ;
; -0.419 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.370      ; 2.338      ;
; -0.378 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.369      ; 2.395      ;
; -0.374 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.516      ; 3.652      ;
; -0.366 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.045      ; 2.059      ;
; -0.363 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.367      ; 2.284      ;
; -0.360 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.556      ; 2.570      ;
; -0.359 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.557      ; 2.574      ;
; -0.355 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.041      ; 1.950      ;
; -0.355 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.368      ; 2.370      ;
; -0.351 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.517      ; 3.631      ;
; -0.346 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.516      ; 3.621      ;
; -0.342 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.042      ; 1.938      ;
; -0.332 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.369      ; 2.349      ;
; -0.299 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.572      ; 3.642      ;
; -0.293 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.479      ; 3.440      ;
; -0.288 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.611      ; 2.565      ;
; -0.287 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.043      ; 1.978      ;
; -0.262 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.368      ; 2.277      ;
; -0.245 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.571      ; 3.587      ;
; -0.234 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.444      ; 2.329      ;
; -0.229 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.496      ; 3.394      ;
; -0.220 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.478      ; 3.365      ;
; -0.202 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.368      ; 2.214      ;
; -0.202 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.493      ; 3.358      ;
; -0.201 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.424      ; 2.281      ;
; -0.188 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.364      ; 2.100      ;
; -0.154 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.423      ; 2.233      ;
; -0.150 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 3.314      ;
; -0.143 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.444      ; 2.238      ;
; -0.125 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.368      ; 2.137      ;
; -0.117 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.592      ; 3.475      ;
; -0.094 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.424      ; 2.174      ;
; -0.093 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.497      ; 3.353      ;
; -0.060 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.364      ; 1.972      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.687 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.710      ;
; -1.675 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.719      ;
; -1.675 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.719      ;
; -1.675 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.719      ;
; -1.675 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.719      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.663 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.708      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.643 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.666      ;
; -1.642 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.675      ;
; -1.642 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.675      ;
; -1.642 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.675      ;
; -1.642 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.675      ;
; -1.642 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.675      ;
; -1.642 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.675      ;
; -1.631 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.675      ;
; -1.631 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.675      ;
; -1.631 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.675      ;
; -1.631 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.675      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.619 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.664      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.615 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.686      ;
; -1.598 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.631      ;
; -1.598 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.631      ;
; -1.598 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.631      ;
; -1.598 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.631      ;
; -1.598 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.631      ;
; -1.598 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.026      ; 2.631      ;
; -1.597 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 2.645      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.016      ; 2.606      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.615      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.615      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.615      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.037      ; 2.615      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.571 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.064      ; 2.642      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; 0.080      ; 2.649      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
; -1.559 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; 0.038      ; 2.604      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.666 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.278      ;
; -1.634 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.248      ;
; -1.634 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.248      ;
; -1.634 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.248      ;
; -1.634 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.248      ;
; -1.630 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.244      ;
; -1.630 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.244      ;
; -1.630 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.244      ;
; -1.630 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.244      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.548 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.176      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.534 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.162      ;
; -1.521 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.134      ;
; -1.521 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.134      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 2.128      ;
; -1.516 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.146      ;
; -1.516 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.146      ;
; -1.512 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.142      ;
; -1.512 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.142      ;
; -1.502 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.132      ;
; -1.502 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.132      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.115      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.115      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.115      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.115      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.115      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.115      ;
; -1.498 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.128      ;
; -1.498 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.128      ;
; -1.484 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.098      ;
; -1.484 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.098      ;
; -1.480 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.094      ;
; -1.480 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.373     ; 2.094      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.419 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 2.047      ;
; -1.403 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 2.032      ;
; -1.394 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.374     ; 2.007      ;
; -1.389 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 2.018      ;
; -1.387 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.017      ;
; -1.387 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.017      ;
; -1.384 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 2.013      ;
; -1.384 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 2.013      ;
; -1.384 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 2.013      ;
; -1.383 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.013      ;
; -1.383 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.357     ; 2.013      ;
; -1.370 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 1.999      ;
; -1.370 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 1.999      ;
; -1.370 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.358     ; 1.999      ;
; -1.358 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 1.986      ;
; -1.358 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 1.986      ;
; -1.358 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 1.986      ;
; -1.358 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 1.986      ;
; -1.358 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.359     ; 1.986      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.232 ; nnrx[0]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.232 ; nnrx[0]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.584      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.215 ; nnrx[0]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.021     ; 1.566      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.211 ; nnrx[0]   ; rx_freq[0][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.019     ; 1.564      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.197 ; nnrx[0]   ; rx_freq[1][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.029     ; 1.540      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.196 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.026     ; 1.542      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.186 ; nnrx[0]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.031     ; 1.527      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
; -1.184 ; nnrx[0]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.028     ; 1.528      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                               ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.031 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.013      ; 1.543      ;
; -0.939 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.013      ; 1.451      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.927 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.384      ;
; -0.916 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.121      ; 1.536      ;
; -0.856 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.087     ; 1.246      ;
; -0.856 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.087     ; 1.246      ;
; -0.848 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.022      ; 1.347      ;
; -0.848 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.022      ; 1.347      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.835 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.012      ; 1.292      ;
; -0.824 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.121      ; 1.444      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.821 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.199      ; 1.465      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
; -0.819 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.120      ; 1.384      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.015 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.219      ; 0.318      ;
; 0.015 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.219      ; 0.318      ;
; 0.075 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.219      ; 0.378      ;
; 0.088 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.329      ;
; 0.090 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.219      ; 0.393      ;
; 0.094 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.219      ; 0.397      ;
; 0.096 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.219      ; 0.399      ;
; 0.097 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.338      ;
; 0.144 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.168      ; 0.396      ;
; 0.145 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[11][17]                                                                              ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[12][17]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.403      ;
; 0.149 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[3]                       ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.160      ; 0.393      ;
; 0.150 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[28]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[28]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.168      ; 0.402      ;
; 0.153 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.394      ;
; 0.160 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.401      ;
; 0.162 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[38]                      ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[38]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.168      ; 0.414      ;
; 0.166 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.407      ;
; 0.171 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.138      ; 0.393      ;
; 0.175 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[30]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[30]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.387      ;
; 0.177 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.208      ; 0.489      ;
; 0.182 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.208      ; 0.494      ;
; 0.188 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[1]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.467      ;
; 0.189 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.316      ;
; 0.190 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.431      ;
; 0.193 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.208      ; 0.505      ;
; 0.193 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[12]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[12]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.390      ;
; 0.193 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[22]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[22]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.390      ;
; 0.193 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.320      ;
; 0.194 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[9]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.473      ;
; 0.196 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[3]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.208      ; 0.508      ;
; 0.196 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[18]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[18]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.269      ; 0.549      ;
; 0.197 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[21]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[21]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.394      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.198 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:B|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.208      ; 0.510      ;
; 0.198 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.157      ; 0.440      ;
; 0.199 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.201 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[3]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[3]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.102      ; 0.387      ;
; 0.201 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.043      ; 0.328      ;
; 0.201 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[6]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.480      ;
; 0.202 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[17]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.399      ;
; 0.202 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|out_data[13]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.173      ; 0.479      ;
; 0.203 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[16]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.113      ; 0.400      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[2]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.482      ;
; 0.203 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[3]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.482      ;
; 0.203 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[5]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.482      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|out_data[8]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.173      ; 0.481      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.047 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.543      ; 0.704      ;
; 0.048 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.543      ; 0.705      ;
; 0.053 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.452      ; 1.724      ;
; 0.053 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.452      ; 1.724      ;
; 0.053 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.452      ; 1.724      ;
; 0.062 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.543      ; 0.719      ;
; 0.092 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.454      ; 1.765      ;
; 0.132 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.543      ; 0.789      ;
; 0.148 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.374      ; 0.606      ;
; 0.151 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.374      ; 0.609      ;
; 0.182 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.543      ; 0.839      ;
; 0.186 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.374      ; 0.647      ;
; 0.192 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.374      ; 0.650      ;
; 0.193 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.315      ;
; 0.203 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.324      ;
; 0.209 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.330      ;
; 0.214 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.374      ; 0.672      ;
; 0.247 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.543      ; 0.904      ;
; 0.253 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.374      ; 0.713      ;
; 0.255 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.376      ;
; 0.260 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.380      ;
; 0.291 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.314 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.034      ; 0.433      ;
; 0.320 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.441      ;
; 0.323 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.024      ; 0.431      ;
; 0.327 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.448      ;
; 0.329 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.449      ;
; 0.334 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.455      ;
; 0.340 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.343 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.463      ;
; 0.364 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.485      ;
; 0.366 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.487      ;
; 0.370 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.491      ;
; 0.376 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.129      ; 1.724      ;
; 0.376 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.129      ; 1.724      ;
; 0.376 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.129      ; 1.724      ;
; 0.378 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.500      ;
; 0.397 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.518      ;
; 0.403 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.523      ;
; 0.407 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.527      ;
; 0.409 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.128      ; 1.756      ;
; 0.409 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.128      ; 1.756      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.060 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.585      ; 1.759      ;
; 0.060 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.585      ; 1.759      ;
; 0.060 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.585      ; 1.759      ;
; 0.060 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.585      ; 1.759      ;
; 0.060 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.585      ; 1.759      ;
; 0.060 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.585      ; 1.759      ;
; 0.073 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.587      ; 1.774      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.078 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.504      ; 1.696      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.576      ; 1.782      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.576      ; 1.782      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.576      ; 1.782      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.576      ; 1.782      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.576      ; 1.782      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.576      ; 1.782      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.132 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.645      ; 1.891      ;
; 0.136 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.618      ; 1.868      ;
; 0.136 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.618      ; 1.868      ;
; 0.136 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.618      ; 1.868      ;
; 0.136 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.618      ; 1.868      ;
; 0.136 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.618      ; 1.868      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.145 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.606      ; 1.865      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.621      ; 1.883      ;
; 0.174 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[34]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.226      ; 2.014      ;
; 0.174 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.226      ; 2.014      ;
; 0.174 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[33]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.226      ; 2.014      ;
; 0.174 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.226      ; 2.014      ;
; 0.174 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.226      ; 2.014      ;
; 0.185 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.587      ; 1.886      ;
; 0.185 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.587      ; 1.886      ;
; 0.190 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.043      ; 0.317      ;
; 0.190 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.043      ; 0.317      ;
; 0.191 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.043      ; 0.318      ;
; 0.192 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.043      ; 0.319      ;
; 0.194 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.233      ; 2.041      ;
; 0.194 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[40]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.233      ; 2.041      ;
; 0.194 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.233      ; 2.041      ;
; 0.194 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[38]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.233      ; 2.041      ;
; 0.194 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[37]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.233      ; 2.041      ;
; 0.196 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.598      ; 1.908      ;
; 0.196 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 0.000        ; 0.039      ; 0.319      ;
; 0.202 ; spi_slave:spi_slave_rx_inst|rreg[27] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.390      ;
; 0.206 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.314      ;
; 0.206 ; spi_slave:spi_slave_rx_inst|rreg[37] ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.314      ;
; 0.207 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.315      ;
; 0.207 ; spi_slave:spi_slave_rx_inst|rreg[21] ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.317      ;
; 0.208 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.317      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[25] ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.319      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.318      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.318      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.318      ;
; 0.210 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.320      ;
; 0.211 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.321      ;
; 0.216 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.234      ; 2.064      ;
; 0.216 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[43]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.234      ; 2.064      ;
; 0.216 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[42]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.234      ; 2.064      ;
; 0.216 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[10]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.234      ; 2.064      ;
; 0.216 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[9]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.234      ; 2.064      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[4]  ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.326      ;
; 0.217 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.236      ; 2.067      ;
; 0.218 ; spi_slave:spi_slave_rx_inst|rreg[21] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 0.000        ; 0.015      ; 0.317      ;
; 0.219 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 0.000        ; 0.015      ; 0.318      ;
; 0.219 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.327      ;
; 0.221 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 0.000        ; 0.015      ; 0.320      ;
; 0.230 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 0.000        ; 0.013      ; 0.327      ;
; 0.231 ; spi_slave:spi_slave_rx_inst|rreg[8]  ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.013      ; 0.328      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.127 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.412      ;
; 0.127 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.412      ;
; 0.143 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.325      ;
; 0.161 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.343      ;
; 0.180 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.357      ; 0.621      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.104      ; 0.383      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.314      ;
; 0.226 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.338      ;
; 0.228 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.340      ;
; 0.233 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.344      ;
; 0.257 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.402      ;
; 0.257 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.401      ;
; 0.260 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.372      ;
; 0.261 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.373      ;
; 0.262 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.372      ;
; 0.271 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.126      ; 0.481      ;
; 0.280 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.392      ;
; 0.281 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.566      ;
; 0.282 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.567      ;
; 0.286 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.398      ;
; 0.303 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.415      ;
; 0.304 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.416      ;
; 0.311 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.596      ;
; 0.312 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.597      ;
; 0.314 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.126      ; 0.524      ;
; 0.314 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.017      ; 0.415      ;
; 0.334 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.109      ; 0.527      ;
; 0.352 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.463      ;
; 0.353 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.498      ;
; 0.360 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.472      ;
; 0.361 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.473      ;
; 0.363 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.474      ;
; 0.363 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.545      ;
; 0.368 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.479      ;
; 0.372 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.483      ;
; 0.372 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                      ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.482      ;
; 0.382 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.493      ;
; 0.382 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.526      ;
; 0.387 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.553      ;
; 0.387 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.569      ;
; 0.389 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.555      ;
; 0.390 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.675      ;
; 0.390 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.572      ;
; 0.391 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.573      ;
; 0.391 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 0.487      ;
; 0.392 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.574      ;
; 0.394 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.576      ;
; 0.394 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.560      ;
; 0.394 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.576      ;
; 0.398 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.564      ;
; 0.401 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.085     ; 0.400      ;
; 0.410 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.695      ;
; 0.411 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.085     ; 0.410      ;
; 0.414 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.013      ; 0.511      ;
; 0.416 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.701      ;
; 0.419 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.085     ; 0.418      ;
; 0.422 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.707      ;
; 0.423 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.535      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.537      ;
; 0.428 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.013      ; 0.525      ;
; 0.431 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.542      ;
; 0.436 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.548      ;
; 0.436 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]              ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.104      ; 0.624      ;
; 0.438 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.018      ; 0.540      ;
; 0.438 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.038      ; 0.560      ;
; 0.439 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.038      ; 0.561      ;
; 0.442 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.553      ;
; 0.442 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.727      ;
; 0.444 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 0.626      ;
; 0.445 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.557      ;
; 0.453 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.201      ; 0.738      ;
; 0.454 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.038      ; 0.576      ;
; 0.457 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                   ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 0.694      ;
; 0.460 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.095      ; 0.659      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.272 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.527      ; 1.829      ;
; 0.288 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.524      ; 1.842      ;
; 0.295 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.584      ; 1.909      ;
; 0.325 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.585      ; 1.940      ;
; 0.326 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.527      ; 1.883      ;
; 0.349 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.527      ; 1.906      ;
; 0.382 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.769      ; 2.171      ;
; 0.387 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.607      ; 2.024      ;
; 0.389 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.527      ; 1.946      ;
; 0.400 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.524      ; 1.954      ;
; 0.402 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.526      ; 1.958      ;
; 0.422 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.584      ; 2.036      ;
; 0.434 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.529      ; 1.993      ;
; 0.438 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.529      ; 1.997      ;
; 0.444 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.712      ; 2.176      ;
; 0.450 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.714      ; 2.184      ;
; 0.452 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.585      ; 2.067      ;
; 0.457 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.527      ; 2.014      ;
; 0.472 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.607      ; 2.109      ;
; 0.478 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.603      ; 3.186      ;
; 0.481 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.529      ; 2.040      ;
; 0.485 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.714      ; 2.219      ;
; 0.489 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.605      ; 3.199      ;
; 0.493 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.273      ; 1.796      ;
; 0.502 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.770      ; 2.292      ;
; 0.506 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.529      ; 2.065      ;
; 0.517 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.296      ; 1.843      ;
; 0.523 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.602      ; 3.230      ;
; 0.532 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.274      ; 1.836      ;
; 0.533 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.712      ; 2.265      ;
; 0.535 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.643      ; 3.283      ;
; 0.537 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.586      ; 3.228      ;
; 0.538 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.666      ; 3.309      ;
; 0.554 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.604      ; 3.263      ;
; 0.555 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.273      ; 1.858      ;
; 0.570 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.644      ; 3.319      ;
; 0.577 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.218      ; 1.825      ;
; 0.585 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.274      ; 1.889      ;
; 0.588 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.213      ; 1.831      ;
; 0.591 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.213      ; 1.834      ;
; 0.597 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.296      ; 1.923      ;
; 0.599 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.195      ; 1.824      ;
; 0.601 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.586      ; 3.292      ;
; 0.611 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.197      ; 1.838      ;
; 0.617 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.212      ; 1.859      ;
; 0.618 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 1.864      ;
; 0.618 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 1.864      ;
; 0.625 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.586      ; 3.316      ;
; 0.632 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.214      ; 1.876      ;
; 0.632 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.218      ; 1.880      ;
; 0.632 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.214      ; 1.876      ;
; 0.636 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.296      ; 1.962      ;
; 0.636 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 1.882      ;
; 0.636 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.211      ; 1.877      ;
; 0.640 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.273      ; 1.943      ;
; 0.642 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 3.335      ;
; 0.651 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 3.344      ;
; 0.661 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.215      ; 1.906      ;
; 0.667 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.586      ; 3.358      ;
; 0.670 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.274      ; 1.974      ;
; 0.675 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.218      ; 1.923      ;
; 0.678 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 1.924      ;
; 0.678 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.218      ; 1.926      ;
; 0.678 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.197      ; 1.905      ;
; 0.680 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.213      ; 1.923      ;
; 0.694 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 1.940      ;
; 0.696 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.218      ; 1.944      ;
; 0.699 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 1.945      ;
; 0.704 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.214      ; 1.948      ;
; 0.726 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.218      ; 1.974      ;
; 0.762 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.195      ; 1.987      ;
; 0.789 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.215      ; 2.034      ;
; 0.797 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.197      ; 2.024      ;
; 0.805 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.215      ; 2.050      ;
; 0.806 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.197      ; 2.033      ;
; 0.812 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.213      ; 2.055      ;
; 0.822 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 2.068      ;
; 0.825 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.197      ; 2.052      ;
; 0.837 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 2.083      ;
; 0.838 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.214      ; 2.082      ;
; 0.889 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 2.135      ;
; 0.953 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.197      ; 2.180      ;
; 1.185 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.603      ; 3.413      ;
; 1.192 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.605      ; 3.422      ;
; 1.240 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.604      ; 3.469      ;
; 1.260 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.662      ; 3.547      ;
; 1.285 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.586      ; 3.496      ;
; 1.296 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.663      ; 3.584      ;
; 1.296 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.602      ; 3.523      ;
; 1.337 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.605      ; 3.567      ;
; 1.374 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.607      ; 3.606      ;
; 1.382 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.685      ; 3.692      ;
; 1.383 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.607      ; 3.615      ;
; 1.399 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.605      ; 3.629      ;
; 1.454 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.586      ; 3.665      ;
; 2.034 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.271      ; 3.335      ;
; 2.037 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.294      ; 3.361      ;
; 2.069 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.272      ; 3.371      ;
; 2.124 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.214      ; 3.368      ;
; 2.141 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.216      ; 3.387      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.319 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.311      ; 0.744      ;
; 0.349 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.282      ; 0.745      ;
; 0.596 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.413      ;
; 0.598 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.415      ;
; 0.603 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.420      ;
; 0.605 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.422      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.402      ;
; 0.611 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.428      ;
; 0.611 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.428      ;
; 0.613 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.410      ;
; 0.617 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.413      ;
; 0.619 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.415      ;
; 0.620 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.416      ;
; 0.620 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.416      ;
; 0.643 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.360      ; 0.410      ;
; 0.702 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.519      ;
; 0.706 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.523      ;
; 0.713 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.530      ;
; 0.718 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.517      ;
; 0.721 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.518      ;
; 0.722 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.519      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.519      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.522      ;
; 0.740 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.537      ;
; 0.741 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.408      ; 0.556      ;
; 0.746 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.565      ;
; 0.747 ; spi_slave:spi_slave_rx_inst|rdata[35] ; rx_gain[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.475     ; 0.386      ;
; 0.747 ; spi_slave:spi_slave_rx_inst|rdata[36] ; rx_gain[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.475     ; 0.386      ;
; 0.752 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.550      ;
; 0.752 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.408      ; 0.567      ;
; 0.757 ; spi_slave:spi_slave_rx_inst|rdata[32] ; rx_gain[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.475     ; 0.396      ;
; 0.757 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.556      ;
; 0.757 ; spi_slave:spi_slave_rx_inst|rdata[34] ; rx_gain[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.475     ; 0.396      ;
; 0.758 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.578      ;
; 0.758 ; spi_slave:spi_slave_rx_inst|rdata[33] ; rx_gain[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.475     ; 0.397      ;
; 0.758 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.577      ;
; 0.758 ; spi_slave:spi_slave_rx_inst|rdata[37] ; rx_gain[5]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.475     ; 0.397      ;
; 0.759 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.556      ;
; 0.760 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.580      ;
; 0.761 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[2][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.580      ;
; 0.762 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.398      ; 0.567      ;
; 0.762 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.566      ;
; 0.767 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.587      ;
; 0.767 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.586      ;
; 0.770 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.398      ; 0.575      ;
; 0.770 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[2][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.569      ;
; 0.772 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.360      ; 0.539      ;
; 0.774 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.398      ; 0.579      ;
; 0.774 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.578      ;
; 0.774 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.393      ; 0.574      ;
; 0.775 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.579      ;
; 0.775 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.579      ;
; 0.776 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.393      ; 0.576      ;
; 0.778 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.575      ;
; 0.779 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.363      ; 0.549      ;
; 0.782 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.398      ; 0.587      ;
; 0.791 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.595      ;
; 0.797 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.364      ; 0.568      ;
; 0.803 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[1][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.362      ; 0.572      ;
; 0.808 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.366      ; 0.581      ;
; 0.840 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.408      ; 0.655      ;
; 0.842 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.638      ;
; 0.842 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.410      ; 0.659      ;
; 0.842 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.408      ; 0.657      ;
; 0.847 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.666      ;
; 0.852 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.408      ; 0.667      ;
; 0.853 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.651      ;
; 0.854 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.651      ;
; 0.855 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.675      ;
; 0.855 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.653      ;
; 0.855 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.674      ;
; 0.855 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.674      ;
; 0.856 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.676      ;
; 0.856 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[2][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.412      ; 0.675      ;
; 0.858 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.678      ;
; 0.859 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[2][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.679      ;
; 0.859 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.658      ;
; 0.863 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.661      ;
; 0.863 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.662      ;
; 0.866 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[2][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.663      ;
; 0.869 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.667      ;
; 0.869 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.668      ;
; 0.869 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.666      ;
; 0.872 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.670      ;
; 0.872 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.393      ; 0.672      ;
; 0.874 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.678      ;
; 0.875 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.673      ;
; 0.876 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.397      ; 0.680      ;
; 0.876 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.413      ; 0.696      ;
; 0.877 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.389      ; 0.673      ;
; 0.877 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.675      ;
; 0.877 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.676      ;
; 0.878 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.393      ; 0.678      ;
; 0.879 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.408      ; 0.694      ;
; 0.880 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.678      ;
; 0.880 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[2][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.390      ; 0.677      ;
; 0.880 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.678      ;
; 0.880 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[2][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.679      ;
; 0.881 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.392      ; 0.680      ;
; 0.882 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.391      ; 0.680      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.617      ; 1.721      ;
; -0.622 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.618      ; 1.739      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.551 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.725      ; 1.721      ;
; -0.533 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 1.528      ;
; -0.533 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.518      ; 1.528      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.765      ; 1.725      ;
; -0.514 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.726      ; 1.739      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
; -0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.726      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.549      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.549      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.549      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.054     ; 1.549      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.548      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.616 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.056     ; 1.547      ;
; -0.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.058     ; 1.537      ;
; -0.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.058     ; 1.537      ;
; -0.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.058     ; 1.537      ;
; -0.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.058     ; 1.537      ;
; -0.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.058     ; 1.537      ;
; -0.309 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.252      ; 1.548      ;
; -0.309 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.252      ; 1.548      ;
; -0.309 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.252      ; 1.548      ;
; -0.306 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.254      ; 1.547      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.197      ; 1.532      ;
; -0.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.266      ; 1.546      ;
; -0.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.266      ; 1.546      ;
; -0.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.266      ; 1.546      ;
; -0.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.266      ; 1.546      ;
; -0.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.266      ; 1.546      ;
; -0.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.266      ; 1.546      ;
; -0.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.279      ; 1.546      ;
; -0.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.279      ; 1.546      ;
; -0.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.279      ; 1.546      ;
; -0.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.279      ; 1.546      ;
; -0.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.279      ; 1.546      ;
; -0.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.279      ; 1.546      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.286 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.269      ; 1.532      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.274      ; 1.532      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.277      ; 1.535      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.274      ; 1.532      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.274      ; 1.532      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.274      ; 1.532      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.274      ; 1.532      ;
; -0.281 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.274      ; 1.532      ;
; -0.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.277      ; 1.534      ;
; -0.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.277      ; 1.534      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.274 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.295      ; 1.546      ;
; -0.273 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.287      ; 1.537      ;
; -0.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.290      ; 1.536      ;
; -0.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.290      ; 1.536      ;
; -0.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.290      ; 1.536      ;
; -0.269 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.290      ; 1.536      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.291      ; 1.533      ;
; -0.265 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.294      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.306      ; 1.533      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.306      ; 1.533      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.306      ; 1.533      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.309      ; 1.536      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.306      ; 1.533      ;
; -0.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.306      ; 1.533      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.236 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.317      ; 1.530      ;
; -0.233 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.323      ; 1.533      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.221 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.332      ; 1.530      ;
; -0.178 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.881      ; 1.536      ;
; -0.178 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.881      ; 1.536      ;
; -0.178 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.881      ; 1.536      ;
; -0.178 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.881      ; 1.536      ;
; -0.178 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.881      ; 1.536      ;
; -0.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.887      ; 1.533      ;
; -0.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.887      ; 1.533      ;
; -0.169 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.887      ; 1.533      ;
; -0.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.901      ; 1.532      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.006 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.545      ; 1.528      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.529      ;
; -0.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.534      ;
; -0.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.533      ;
; -0.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.533      ;
; -0.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.552      ; 1.533      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.000  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.536      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.003  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.560      ; 1.534      ;
; 0.007  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.566      ; 1.536      ;
; 0.007  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.566      ; 1.536      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.019  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.574      ; 1.532      ;
; 0.024  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.572      ; 1.525      ;
; 0.024  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.572      ; 1.525      ;
; 0.024  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.572      ; 1.525      ;
; 0.024  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.572      ; 1.525      ;
; 0.025  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.578      ; 1.530      ;
; 0.025  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.578      ; 1.530      ;
; 0.025  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.578      ; 1.530      ;
; 0.025  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.578      ; 1.530      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.031  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.586      ; 1.532      ;
; 0.041  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.589      ; 1.525      ;
; 0.041  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.589      ; 1.525      ;
; 0.041  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.589      ; 1.525      ;
; 0.043  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.528      ;
; 0.043  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.528      ;
; 0.043  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.528      ;
; 0.043  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.528      ;
; 0.043  ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.528      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.435 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.844      ; 1.393      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.831      ; 1.396      ;
; 0.456 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.823      ; 1.393      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.458 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.826      ; 1.398      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.471 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.809      ; 1.394      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.482 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.390      ;
; 0.485 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.394      ;
; 0.485 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.394      ;
; 0.485 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.394      ;
; 0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.395      ;
; 0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.395      ;
; 0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.395      ;
; 0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.395      ;
; 0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.395      ;
; 0.489 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.395      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.783      ; 1.390      ;
; 0.496 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.390      ;
; 0.496 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.390      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.394      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.394      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.394      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.394      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.394      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.508 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.770      ; 1.392      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
; 0.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.395      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.624 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.160      ; 1.398      ;
; 0.624 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.160      ; 1.398      ;
; 0.624 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.160      ; 1.398      ;
; 0.624 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.160      ; 1.398      ;
; 0.624 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.160      ; 1.398      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.129      ; 1.395      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.129      ; 1.395      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.129      ; 1.395      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.129      ; 1.395      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.129      ; 1.395      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.738 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.045      ; 1.397      ;
; 0.740 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.043      ; 1.397      ;
; 0.740 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.043      ; 1.397      ;
; 0.740 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.043      ; 1.397      ;
; 0.740 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.043      ; 1.397      ;
; 0.740 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.043      ; 1.397      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.042      ; 1.397      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.042      ; 1.397      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.042      ; 1.397      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.042      ; 1.397      ;
; 0.741 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.042      ; 1.397      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.032      ; 1.396      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.032      ; 1.396      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.032      ; 1.396      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.032      ; 1.396      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.032      ; 1.396      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.035      ; 1.399      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.035      ; 1.399      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.035      ; 1.399      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.035      ; 1.399      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.035      ; 1.399      ;
; 0.750 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.032      ; 1.396      ;
; 0.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.025      ; 1.395      ;
; 0.772 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.010      ; 1.396      ;
; 0.772 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.010      ; 1.396      ;
; 0.772 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.010      ; 1.396      ;
; 0.780 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.005      ; 1.399      ;
; 0.780 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.005      ; 1.399      ;
; 0.780 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.005      ; 1.399      ;
; 0.780 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.005      ; 1.399      ;
; 0.780 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.005      ; 1.399      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.825 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.454      ; 1.393      ;
; 0.838 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.445      ; 1.397      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.841 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.438      ; 1.393      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.427      ; 1.396      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.427      ; 1.396      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.427      ; 1.396      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.427      ; 1.396      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.427      ; 1.396      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.430      ; 1.399      ;
; 0.868 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.414      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.871 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.411      ; 1.396      ;
; 0.875 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.410      ; 1.399      ;
; 0.875 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.410      ; 1.399      ;
; 0.875 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.410      ; 1.399      ;
; 0.875 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.410      ; 1.399      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.407      ; 1.398      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
; 0.877 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.415      ; 1.406      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.768 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.016      ; 1.398      ;
; 0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.000      ; 1.398      ;
; 0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.991      ; 1.396      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.391      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.391      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.391      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.391      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.391      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.391      ;
; 0.811 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.970      ; 1.395      ;
; 0.811 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.970      ; 1.395      ;
; 0.811 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.970      ; 1.395      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.394      ;
; 0.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.935      ; 1.391      ;
; 0.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.935      ; 1.391      ;
; 0.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.935      ; 1.391      ;
; 0.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.935      ; 1.391      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.395      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.395      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.395      ;
; 0.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.395      ;
; 0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.396      ;
; 0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.396      ;
; 0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 1.396      ;
; 0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 1.396      ;
; 0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 1.396      ;
; 0.878 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.904      ; 1.396      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.884      ; 1.391      ;
; 0.893 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.884      ; 1.391      ;
; 0.923 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.862      ; 1.399      ;
; 0.940 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.838      ; 1.392      ;
; 0.945 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.837      ; 1.396      ;
; 0.945 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.837      ; 1.396      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.834      ; 1.395      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.829      ; 1.390      ;
; 0.951 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.828      ; 1.393      ;
; 0.957 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.822      ; 1.393      ;
; 0.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.807      ; 1.391      ;
; 0.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.807      ; 1.391      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 1.394      ;
; 1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.776      ; 1.391      ;
; 1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.396      ;
; 1.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.772      ; 1.390      ;
; 1.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.772      ; 1.390      ;
; 1.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.772      ; 1.390      ;
; 1.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.767      ; 1.395      ;
; 1.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.768      ; 1.396      ;
; 1.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.768      ; 1.396      ;
; 1.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.767      ; 1.395      ;
; 1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.930      ; 1.594      ;
; 1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.597      ;
; 1.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 1.396      ;
; 1.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.740      ; 1.396      ;
; 1.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.914      ; 1.597      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.927      ; 1.602      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
; 1.062 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.923      ; 1.605      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.955 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.368      ; 1.407      ;
; 0.958 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.366      ; 1.408      ;
; 0.958 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.366      ; 1.408      ;
; 0.958 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.366      ; 1.408      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 1.401      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 1.401      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 1.401      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 1.401      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 1.401      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.408      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 1.409      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.408      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.408      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 1.409      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.407      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.408      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.409      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.408      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.408      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.038      ; 1.408      ;
; 1.286 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.409      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 27
Shortest Synchronizer Chain: 9 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 3.767 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Worst-case Slack                  ; -13.860    ; -0.202 ; -3.164    ; 0.435   ; -14.686             ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -6.914     ; 0.272  ; N/A       ; N/A     ; -0.074              ;
;  ad9866_clk                       ; -13.860    ; -0.202 ; -0.891    ; 0.435   ; -14.686             ;
;  clk_10mhz                        ; -5.092     ; 0.047  ; -2.409    ; 0.955   ; -3.000              ;
;  spi_ce[0]                        ; -3.971     ; 0.127  ; -3.164    ; 0.768   ; -14.686             ;
;  spi_sck                          ; -5.165     ; 0.060  ; -2.155    ; 0.624   ; -3.000              ;
;  spi_slave:spi_slave_rx_inst|done ; -3.505     ; 0.319  ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -59066.297 ; -1.54  ; -1118.758 ; 0.0     ; -34735.112          ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -63.754    ; 0.000  ; N/A       ; N/A     ; -1.083              ;
;  ad9866_clk                       ; -56970.544 ; -1.540 ; -232.873  ; 0.000   ; -32978.747          ;
;  clk_10mhz                        ; -234.236   ; 0.000  ; -67.588   ; 0.000   ; -128.065            ;
;  spi_ce[0]                        ; -736.131   ; 0.000  ; -585.712  ; 0.000   ; -596.416            ;
;  spi_sck                          ; -404.175   ; 0.000  ; -232.585  ; 0.000   ; -246.025            ;
;  spi_slave:spi_slave_rx_inst|done ; -657.457   ; 0.000  ; N/A       ; N/A     ; -831.606            ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 96       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 96       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                     ;
+----------------------------------+----------------------------------+------+-------------+
; Target                           ; Clock                            ; Type ; Status      ;
+----------------------------------+----------------------------------+------+-------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; Constrained ;
; ad9866_clk                       ; ad9866_clk                       ; Base ; Constrained ;
; clk_10mhz                        ; clk_10mhz                        ; Base ; Constrained ;
; spi_ce[0]                        ; spi_ce[0]                        ; Base ; Constrained ;
; spi_sck                          ; spi_sck                          ; Base ; Constrained ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; Base ; Constrained ;
+----------------------------------+----------------------------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition
    Info: Processing started: Sat Apr 21 17:06:57 2018
Info: Command: quartus_sta WSPRBerry -c wsprberry
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtl/radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_ce[0] spi_ce[0]
    Info (332105): create_clock -period 1.000 -name ad9866:ad9866_inst|dut1_pc[0] ad9866:ad9866_inst|dut1_pc[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.860
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.860          -56970.544 ad9866_clk 
    Info (332119):    -6.914             -63.754 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -5.165            -404.175 spi_sck 
    Info (332119):    -5.092            -234.236 clk_10mhz 
    Info (332119):    -3.971            -736.131 spi_ce[0] 
    Info (332119):    -3.505            -657.457 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.075              -0.311 ad9866_clk 
    Info (332119):     0.251               0.000 spi_sck 
    Info (332119):     0.438               0.000 spi_ce[0] 
    Info (332119):     0.454               0.000 clk_10mhz 
    Info (332119):     1.023               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     1.197               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.164            -585.712 spi_ce[0] 
    Info (332119):    -2.409             -67.588 clk_10mhz 
    Info (332119):    -2.155            -232.585 spi_sck 
    Info (332119):    -0.891            -232.873 ad9866_clk 
Info (332146): Worst-case removal slack is 0.851
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.851               0.000 ad9866_clk 
    Info (332119):     1.665               0.000 spi_sck 
    Info (332119):     2.232               0.000 clk_10mhz 
    Info (332119):     2.405               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -32978.747 ad9866_clk 
    Info (332119):   -14.686            -595.978 spi_ce[0] 
    Info (332119):    -4.000            -822.656 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):    -0.016              -0.130 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.398          -51752.596 ad9866_clk 
    Info (332119):    -6.697             -61.369 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -4.799            -214.546 clk_10mhz 
    Info (332119):    -4.735            -369.719 spi_sck 
    Info (332119):    -3.628            -682.259 spi_ce[0] 
    Info (332119):    -3.399            -635.902 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.202              -1.540 ad9866_clk 
    Info (332119):     0.260               0.000 spi_sck 
    Info (332119):     0.402               0.000 clk_10mhz 
    Info (332119):     0.411               0.000 spi_ce[0] 
    Info (332119):     0.903               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     1.179               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -2.795
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.795            -518.240 spi_ce[0] 
    Info (332119):    -2.080             -58.264 clk_10mhz 
    Info (332119):    -1.893            -185.564 spi_sck 
    Info (332119):    -0.547            -128.971 ad9866_clk 
Info (332146): Worst-case removal slack is 0.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.574               0.000 ad9866_clk 
    Info (332119):     1.317               0.000 spi_sck 
    Info (332119):     1.994               0.000 clk_10mhz 
    Info (332119):     2.211               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -32945.145 ad9866_clk 
    Info (332119):   -14.686            -596.416 spi_ce[0] 
    Info (332119):    -4.000            -831.606 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -128.065 clk_10mhz 
    Info (332119):    -0.074              -1.083 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.057          -15618.344 ad9866_clk 
    Info (332119):    -2.591             -23.078 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -1.687            -123.490 spi_sck 
    Info (332119):    -1.666             -58.420 clk_10mhz 
    Info (332119):    -1.232            -215.658 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -1.031            -156.575 spi_ce[0] 
Info (332146): Worst-case hold slack is 0.015
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.015               0.000 ad9866_clk 
    Info (332119):     0.047               0.000 clk_10mhz 
    Info (332119):     0.060               0.000 spi_sck 
    Info (332119):     0.127               0.000 spi_ce[0] 
    Info (332119):     0.272               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.319               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -0.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.659             -97.562 spi_ce[0] 
    Info (332119):    -0.616             -16.593 clk_10mhz 
    Info (332119):    -0.358             -31.024 spi_sck 
    Info (332119):    -0.006              -0.174 ad9866_clk 
Info (332146): Worst-case removal slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 ad9866_clk 
    Info (332119):     0.624               0.000 spi_sck 
    Info (332119):     0.768               0.000 spi_ce[0] 
    Info (332119):     0.955               0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -9.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.457          -29503.241 ad9866_clk 
    Info (332119):    -9.457            -335.020 spi_ce[0] 
    Info (332119):    -3.000            -246.025 spi_sck 
    Info (332119):    -3.000            -114.827 clk_10mhz 
    Info (332119):    -1.000            -200.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.364               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 27
    Info (332114): Shortest Synchronizer Chain: 9 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 3.767 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 913 megabytes
    Info: Processing ended: Sat Apr 21 17:07:13 2018
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:18


