#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 846 846 1
2 279 279 1
3 150 150 0
4 279 279 1
5 436 436 1
6 561 561 1
7 400 400 1
8 336 336 0
9 37 37 0
10 336 336 0
11 37 37 0
12 279 279 1
13 500 500 1
14 1017 1017 1
15 487 487 1
16 1108 1108 1
17 586 586 1
18 1017 1017 1
19 437 437 1
20 342 342 1
21 536 536 1
22 37 37 0
23 468 468 1
24 205 205 1
25 37 37 0
26 37 37 0
27 125 125 0
28 468 468 1
29 150 150 0
30 150 150 0
31 37 37 0
32 37 37 0
33 279 279 1
34 336 336 0
35 37 37 0
36 37 37 0
37 37 37 0
38 125 125 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 4 37
1 0 4 37
1 2 1 93
2 1 1 93
1 3 1 75
3 1 1 75
1 4 1 93
4 1 1 93
1 5 1 125
5 1 1 125
1 8 2 112
8 1 2 112
1 9 4 37
9 1 4 37
1 10 1 112
10 1 1 112
1 11 4 37
11 1 4 37
1 7 8 125
7 1 8 125
2 12 7 93
12 2 7 93
2 6 6 93
6 2 6 93
3 7 1 75
7 3 1 75
4 6 2 93
6 4 2 93
4 12 1 93
12 4 1 93
5 12 1 93
12 5 1 93
5 33 2 93
33 5 2 93
5 6 3 125
6 5 3 125
6 13 1 125
13 6 1 125
6 28 1 125
28 6 1 125
7 17 1 125
17 7 1 125
7 29 1 75
29 7 1 75
8 14 2 112
14 8 2 112
8 18 9 112
18 8 9 112
10 17 4 112
17 10 4 112
10 21 6 112
21 10 6 112
13 14 2 125
14 13 2 125
13 28 1 125
28 13 1 125
13 18 2 125
18 13 2 125
14 15 13 125
15 14 13 125
14 16 21 218
16 14 21 218
14 23 3 125
23 14 3 125
14 17 5 156
17 14 5 156
14 21 7 156
21 14 7 156
15 18 13 125
18 15 13 125
15 19 1 125
19 15 1 125
15 34 8 112
34 15 8 112
16 20 32 156
20 16 32 156
16 24 37 93
24 16 37 93
16 31 2 37
31 16 2 37
16 32 31 37
32 16 31 37
16 36 3 37
36 16 3 37
16 30 3 75
30 16 3 75
16 34 5 112
34 16 5 112
16 19 1 125
19 16 1 125
16 18 5 218
18 16 5 218
17 35 4 37
35 17 4 37
17 18 3 156
18 17 3 156
18 21 2 156
21 18 2 156
18 23 2 125
23 18 2 125
19 30 1 75
30 19 1 75
19 34 4 112
34 19 4 112
20 25 1 37
25 20 1 37
20 26 3 37
26 20 3 37
20 37 1 37
37 20 1 37
20 38 4 75
38 20 4 75
21 22 1 37
22 21 1 37
21 29 4 75
29 21 4 75
23 28 1 125
28 23 1 125
23 33 9 93
33 23 9 93
24 27 5 75
27 24 5 75
24 39 1 37
39 24 1 37
27 38 7 50
38 27 7 50
28 33 4 93
33 28 4 93
