import chisel3._
import chisel3.util._

class WTA_mux extends  Module{
    val io = IO(new Bundle {
      val sel = Input(UInt(4.W))
      val en = Input(Bool())
      val muxOut = Output(UInt(16.W))
      val wta_N = Input(UInt(16.W))
      val wta_M  = Input(UInt(16.W))
      val wta_P  = Input(UInt(16.W))
      val wta_R1  = Input(UInt(16.W))
      val wta_ROW = Input(UInt(16.W))
      val wta_COL  = Input(UInt(16.W))
      val wta_CURR  = Input(UInt(16.W))
      val wta_SUM  = Input(UInt(16.W))
      val wta_STA = Input(UInt(16.W))
      val wta_STB  = Input(UInt(16.W))
      val wta_STC  = Input(UInt(16.W))
      val wta_A  = Input(UInt(16.W))
      val wta_B  = Input(UInt(16.W))
      val wta_R = Input(UInt(16.W))
      val wta_CoreID = Input(UInt(16.W))
    })

  val sel = io.sel
  val en = io.en

  val wta_N = io.wta_N
  val wta_M  = io.wta_M
  val wta_P  = io.wta_P
  val wta_R1  = io.wta_R1
  val wta_ROW = io.wta_ROW
  val wta_COL  = io.wta_COL
  val wta_CURR  = io.wta_CURR
  val wta_SUM  = io.wta_SUM
  val wta_STA = io.wta_STA
  val wta_STB  = io.wta_STB
  val wta_STC  = io.wta_STB
  val wta_A  = io.wta_A
  val wta_B  = io.wta_B
  val wta_R = io.wta_R
  val wta_CoreID = io.wta_CoreID

 val muxOut = WireInit(0.U(16.W))
 when(io.en){
  muxOut := MuxLookup(sel, 0.U,
    Array(
      1.U -> wta_N,
      2.U -> wta_M,
      3.U -> io.wta_P,
      4.U -> io.wta_R1,
      5.U -> io.wta_ROW,
      6.U -> io.wta_COL,
      7.U -> io.wta_CURR,
      8.U -> io.wta_SUM,
      9.U -> io.wta_STA,
      10.U -> io.wta_STB,
      11.U -> io.wta_STB,
      12.U -> io.wta_A,
      13.U -> io.wta_B,
      14.U -> io.wta_R,
      15.U -> io.wta_CoreID
    ))

 }

  io.muxOut := muxOut

}


// object MuxMain extends App {
//   println("Generating the Mux hardware")
//   (new chisel3.stage.ChiselStage).emitVerilog(new WTA_mux(), Array("--target-dir", "generated"))
// //   (new chisel3.stage.ChiselStage).emitVerilog(new Memory(), Array("--target-dir", "generated"))
// }