----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -2.213 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 100C Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                                                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.213 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.316      ;
; -2.213 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.316      ;
; -2.212 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.316      ;
; -2.212 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.316      ;
; -2.209 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.312      ;
; -2.209 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.312      ;
; -2.208 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.312      ;
; -2.208 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.312      ;
; -2.205 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.311      ;
; -2.205 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.311      ;
; -2.204 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.311      ;
; -2.204 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.311      ;
; -2.196 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.299      ;
; -2.196 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.299      ;
; -2.195 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.299      ;
; -2.195 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.054     ; 7.299      ;
; -2.191 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.297      ;
; -2.191 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.297      ;
; -2.190 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.297      ;
; -2.190 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.051     ; 7.297      ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -2.213 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.882                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.213 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.316  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 15    ; -0.002      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.139       ; 43         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 3.954       ; 54         ; 0.000  ; 0.160 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.882   ; 7.316    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.433 ;   0.086  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.576 ;   0.143  ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.691 ;   0.115  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.746 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.746 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.796 ;   0.050  ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.800 ;   0.004  ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.800 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.856 ;   0.056  ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.906 ;   0.050  ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   12.997 ;   0.091  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.072 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.071 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.117 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.122 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.122 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.180 ;   0.058  ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.290 ;   0.110  ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.374 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.424 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.424 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.600 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.606 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.606 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.663 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.778 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.835 ;   0.057  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.835 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.882 ;   0.047  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.888 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.888 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.940 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.018 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.054 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.053 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.319 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.323 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.323 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.376 ;   0.053  ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.461 ;   0.085  ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.591 ;   0.130  ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.699 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.737 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.737 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   14.976 ;   0.239  ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.981 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.981 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.021 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.069  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.168 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.168 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.214 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.218 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.218 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.273 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.395 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.430 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.430 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.204 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.204 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.218 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.218 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.218 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.531 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.537 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.537 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.598 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.729 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.828 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.883 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.882 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.882 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -2.213 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.882                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.213 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.316  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 15    ; -0.002      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.139       ; 43         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 3.954       ; 54         ; 0.000  ; 0.160 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.882   ; 7.316    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.433 ;   0.086  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.576 ;   0.143  ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.691 ;   0.115  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.746 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.746 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.796 ;   0.050  ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.800 ;   0.004  ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.800 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.856 ;   0.056  ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.906 ;   0.050  ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   12.997 ;   0.091  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.072 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.071 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.117 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.122 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.122 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.180 ;   0.058  ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.290 ;   0.110  ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.374 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.424 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.424 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.600 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.606 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.606 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.663 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.778 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.835 ;   0.057  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.835 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.882 ;   0.047  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.888 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.888 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.940 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.018 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.054 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.053 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.319 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.323 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.323 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.376 ;   0.053  ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.461 ;   0.085  ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.591 ;   0.130  ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.699 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.737 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.737 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   14.976 ;   0.239  ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.981 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.981 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.021 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.069  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.168 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.168 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.214 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.218 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.218 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.273 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.395 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.430 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.430 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.204 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.204 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.218 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.218 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.218 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.531 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.537 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.537 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.598 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.729 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.828 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.883 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.882 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.882 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -2.212 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.882                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.212 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.316  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 15    ; -0.002      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.139       ; 43         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 3.954       ; 54         ; 0.000  ; 0.160 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.882   ; 7.316    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.433 ;   0.086  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.576 ;   0.143  ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.691 ;   0.115  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.746 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.746 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.796 ;   0.050  ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.800 ;   0.004  ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.800 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.856 ;   0.056  ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.906 ;   0.050  ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   12.997 ;   0.091  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.072 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.071 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.117 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.122 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.122 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.180 ;   0.058  ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.290 ;   0.110  ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.374 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.424 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.424 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.600 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.606 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.606 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.663 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.778 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.835 ;   0.057  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.835 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.882 ;   0.047  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.888 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.888 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.940 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.018 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.054 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.053 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.319 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.323 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.323 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.376 ;   0.053  ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.461 ;   0.085  ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.591 ;   0.130  ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.699 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.737 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.737 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   14.976 ;   0.239  ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.981 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.981 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.021 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.069  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.168 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.168 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.214 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.218 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.218 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.273 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.395 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.430 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.430 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.204 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.204 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.218 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.218 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.218 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.531 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.537 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.537 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.598 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.729 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.828 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.883 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.882 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.882 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -2.212 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.882                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.212 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.316  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 15    ; -0.002      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.139       ; 43         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 3.954       ; 54         ; 0.000  ; 0.160 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.882   ; 7.316    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.433 ;   0.086  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.576 ;   0.143  ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.691 ;   0.115  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.746 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.746 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.796 ;   0.050  ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.800 ;   0.004  ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.800 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.856 ;   0.056  ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.906 ;   0.050  ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   12.997 ;   0.091  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.072 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.071 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.117 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.122 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.122 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.180 ;   0.058  ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.290 ;   0.110  ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.374 ;   0.084  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.424 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.424 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.600 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.606 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.606 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.663 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.778 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.835 ;   0.057  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.835 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.882 ;   0.047  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.888 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.888 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.940 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.018 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.054 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.053 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.319 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.323 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.323 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.376 ;   0.053  ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.461 ;   0.085  ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.591 ;   0.130  ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.699 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.737 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.737 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   14.976 ;   0.239  ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.981 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.981 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.021 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.069  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.168 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.168 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.214 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.218 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.218 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.273 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.395 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.430 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.430 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.204 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.204 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.218 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.218 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.218 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.531 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.537 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.537 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.598 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.729 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.828 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.883 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.882 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.882 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -2.209 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.878                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.209 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.312  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; -0.004      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.954       ; 40         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 67    ; 4.137       ; 57         ; 0.000  ; 0.229 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.878   ; 7.312    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.432 ;   0.085  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.534 ;   0.102  ; RR ; RE   ; 1      ; R3_X90_Y118_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   12.677 ;   0.143  ; RR ; RE   ; 2      ; C4_X91_Y119_N0_I26                 ; High Speed ; V4                                                                                                                             ;
;   12.786 ;   0.109  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y122_N0_I43 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.840 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y122_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   12.840 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y122_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|dataf                   ;
;   12.890 ;   0.050  ; RF ; CELL ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|combout                 ;
;   12.894 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150~la_lab/laboutb[8]       ;
;   12.894 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.938 ;   0.044  ; RF ; RE   ; 2      ; LAB_RE_X91_Y122_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.075 ;   0.137  ; FF ; RE   ; 1      ; C4_X91_Y123_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   13.164 ;   0.089  ; FF ; RE   ; 1      ; R3_X89_Y126_N0_I20                 ; High Speed ; H3                                                                                                                             ;
;   13.250 ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y126_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.328 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I15             ; High Speed ; leimf1_[1]                                                                                                                     ;
;   13.327 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X91_Y126_N9                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|dataf                   ;
;   13.372 ;   0.045  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|combout                 ;
;   13.377 ;   0.005  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162~la_lab/laboutt[7]       ;
;   13.377 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y126_N9                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.424 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I97             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.477 ;   0.053  ; FF ; RE   ; 1      ; R6_X91_Y126_N0_I8                  ; High Speed ; H6                                                                                                                             ;
;   13.706 ;   0.229  ; FF ; RE   ; 2      ; C4_X91_Y122_N0_I41                 ; High Speed ; V4                                                                                                                             ;
;   13.831 ;   0.125  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I40 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I64             ; High Speed ; leimf0_[8]                                                                                                                     ;
;   13.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|dataf                        ;
;   13.956 ;   0.047  ; FR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.961 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.961 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.016 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.108 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.149 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.148 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.408 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.413 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.413 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.464 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.533 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.579 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.579 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.713 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.717 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.717 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.773 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.878 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.006 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.056 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.054 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.210 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.214 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.214 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.269 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.391 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.426 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.426 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.200 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.200 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.214 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.214 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.214 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.527 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.533 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.533 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.594 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.725 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.824 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.879 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.878 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.878 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -2.209 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.878                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.209 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.312  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; -0.004      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.954       ; 40         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 67    ; 4.137       ; 57         ; 0.000  ; 0.229 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.878   ; 7.312    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.432 ;   0.085  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.534 ;   0.102  ; RR ; RE   ; 1      ; R3_X90_Y118_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   12.677 ;   0.143  ; RR ; RE   ; 2      ; C4_X91_Y119_N0_I26                 ; High Speed ; V4                                                                                                                             ;
;   12.786 ;   0.109  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y122_N0_I43 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.840 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y122_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   12.840 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y122_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|dataf                   ;
;   12.890 ;   0.050  ; RF ; CELL ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|combout                 ;
;   12.894 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150~la_lab/laboutb[8]       ;
;   12.894 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.938 ;   0.044  ; RF ; RE   ; 2      ; LAB_RE_X91_Y122_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.075 ;   0.137  ; FF ; RE   ; 1      ; C4_X91_Y123_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   13.164 ;   0.089  ; FF ; RE   ; 1      ; R3_X89_Y126_N0_I20                 ; High Speed ; H3                                                                                                                             ;
;   13.250 ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y126_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.328 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I15             ; High Speed ; leimf1_[1]                                                                                                                     ;
;   13.327 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X91_Y126_N9                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|dataf                   ;
;   13.372 ;   0.045  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|combout                 ;
;   13.377 ;   0.005  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162~la_lab/laboutt[7]       ;
;   13.377 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y126_N9                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.424 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I97             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.477 ;   0.053  ; FF ; RE   ; 1      ; R6_X91_Y126_N0_I8                  ; High Speed ; H6                                                                                                                             ;
;   13.706 ;   0.229  ; FF ; RE   ; 2      ; C4_X91_Y122_N0_I41                 ; High Speed ; V4                                                                                                                             ;
;   13.831 ;   0.125  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I40 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I64             ; High Speed ; leimf0_[8]                                                                                                                     ;
;   13.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|dataf                        ;
;   13.956 ;   0.047  ; FR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.961 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.961 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.016 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.108 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.149 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.148 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.408 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.413 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.413 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.464 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.533 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.579 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.579 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.713 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.717 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.717 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.773 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.878 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.006 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.056 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.054 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.210 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.214 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.214 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.269 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.391 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.426 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.426 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.200 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.200 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.214 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.214 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.214 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.527 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.533 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.533 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.594 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.725 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.824 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.879 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.878 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.878 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -2.208 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.878                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.208 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.312  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; -0.004      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.954       ; 40         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 67    ; 4.137       ; 57         ; 0.000  ; 0.229 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.878   ; 7.312    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.432 ;   0.085  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.534 ;   0.102  ; RR ; RE   ; 1      ; R3_X90_Y118_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   12.677 ;   0.143  ; RR ; RE   ; 2      ; C4_X91_Y119_N0_I26                 ; High Speed ; V4                                                                                                                             ;
;   12.786 ;   0.109  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y122_N0_I43 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.840 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y122_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   12.840 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y122_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|dataf                   ;
;   12.890 ;   0.050  ; RF ; CELL ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|combout                 ;
;   12.894 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150~la_lab/laboutb[8]       ;
;   12.894 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.938 ;   0.044  ; RF ; RE   ; 2      ; LAB_RE_X91_Y122_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.075 ;   0.137  ; FF ; RE   ; 1      ; C4_X91_Y123_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   13.164 ;   0.089  ; FF ; RE   ; 1      ; R3_X89_Y126_N0_I20                 ; High Speed ; H3                                                                                                                             ;
;   13.250 ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y126_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.328 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I15             ; High Speed ; leimf1_[1]                                                                                                                     ;
;   13.327 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X91_Y126_N9                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|dataf                   ;
;   13.372 ;   0.045  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|combout                 ;
;   13.377 ;   0.005  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162~la_lab/laboutt[7]       ;
;   13.377 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y126_N9                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.424 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I97             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.477 ;   0.053  ; FF ; RE   ; 1      ; R6_X91_Y126_N0_I8                  ; High Speed ; H6                                                                                                                             ;
;   13.706 ;   0.229  ; FF ; RE   ; 2      ; C4_X91_Y122_N0_I41                 ; High Speed ; V4                                                                                                                             ;
;   13.831 ;   0.125  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I40 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I64             ; High Speed ; leimf0_[8]                                                                                                                     ;
;   13.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|dataf                        ;
;   13.956 ;   0.047  ; FR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.961 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.961 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.016 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.108 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.149 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.148 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.408 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.413 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.413 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.464 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.533 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.579 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.579 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.713 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.717 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.717 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.773 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.878 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.006 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.056 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.054 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.210 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.214 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.214 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.269 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.391 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.426 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.426 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.200 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.200 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.214 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.214 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.214 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.527 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.533 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.533 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.594 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.725 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.824 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.879 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.878 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.878 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -2.208 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.878                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.208 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.312  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; -0.004      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.954       ; 40         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 67    ; 4.137       ; 57         ; 0.000  ; 0.229 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.878   ; 7.312    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.572 ;   0.087  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.732 ;   0.160  ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   10.847 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.897 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   10.895 ;   -0.002 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.076 ;   0.181  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.082 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.082 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.136 ;   0.054  ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.215 ;   0.079  ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.317 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.368 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.369 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.539 ;   0.170  ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.545 ;   0.006  ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.545 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.593 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.657 ;   0.064  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.737 ;   0.080  ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.737 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.783 ;   0.046  ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.788 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.788 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.849 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.938 ;   0.089  ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.039 ;   0.101  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.079 ;   0.040  ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.080 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.341 ;   0.261  ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.347 ;   0.006  ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.347 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.432 ;   0.085  ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.534 ;   0.102  ; RR ; RE   ; 1      ; R3_X90_Y118_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   12.677 ;   0.143  ; RR ; RE   ; 2      ; C4_X91_Y119_N0_I26                 ; High Speed ; V4                                                                                                                             ;
;   12.786 ;   0.109  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y122_N0_I43 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.840 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y122_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   12.840 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y122_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|dataf                   ;
;   12.890 ;   0.050  ; RF ; CELL ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150|combout                 ;
;   12.894 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y122_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~150~la_lab/laboutb[8]       ;
;   12.894 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y122_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.938 ;   0.044  ; RF ; RE   ; 2      ; LAB_RE_X91_Y122_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.075 ;   0.137  ; FF ; RE   ; 1      ; C4_X91_Y123_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   13.164 ;   0.089  ; FF ; RE   ; 1      ; R3_X89_Y126_N0_I20                 ; High Speed ; H3                                                                                                                             ;
;   13.250 ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y126_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.328 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I15             ; High Speed ; leimf1_[1]                                                                                                                     ;
;   13.327 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X91_Y126_N9                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|dataf                   ;
;   13.372 ;   0.045  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162|combout                 ;
;   13.377 ;   0.005  ; FF ; CELL ; 2      ; LABCELL_X91_Y126_N9                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~162~la_lab/laboutt[7]       ;
;   13.377 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y126_N9                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.424 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X91_Y126_N0_I97             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.477 ;   0.053  ; FF ; RE   ; 1      ; R6_X91_Y126_N0_I8                  ; High Speed ; H6                                                                                                                             ;
;   13.706 ;   0.229  ; FF ; RE   ; 2      ; C4_X91_Y122_N0_I41                 ; High Speed ; V4                                                                                                                             ;
;   13.831 ;   0.125  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I40 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.078  ; FF ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I64             ; High Speed ; leimf0_[8]                                                                                                                     ;
;   13.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|dataf                        ;
;   13.956 ;   0.047  ; FR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.961 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.961 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.016 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.108 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.149 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.148 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.408 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.413 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.413 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.464 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.533 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.579 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.579 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.713 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.717 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.717 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.773 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.878 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.006 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.056 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.054 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.210 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.214 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.214 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.269 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.391 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.426 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.426 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.200 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.200 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.214 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.214 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.214 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.527 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.533 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.533 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.594 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.725 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.824 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.879 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.878 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.878 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -2.205 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                      ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.874                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.205 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.311  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 25    ; 2.767       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 66    ; 4.318       ; 59         ; 0.000  ; 0.200 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.874   ; 7.311    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.675 ;   0.131  ; FR ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.679 ;   0.004  ; RR ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.679 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.746 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.851 ;   0.105  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I9                  ; High Speed ; H6                                                                                                                             ;
;   12.016 ;   0.165  ; RR ; RE   ; 3      ; C4_X87_Y122_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   12.132 ;   0.116  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y125_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.182 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y125_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   12.182 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y125_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|datad                 ;
;   12.358 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|combout               ;
;   12.364 ;   0.006  ; RR ; CELL ; 4      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34~la_mlab/laboutt[4]    ;
;   12.364 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.421 ;   0.057  ; FR ; RE   ; 3      ; LAB_RE_X88_Y125_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.621 ;   0.200  ; RR ; RE   ; 2      ; C4_X88_Y121_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.743 ;   0.122  ; RR ; RE   ; 1      ; C4_X88_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.845 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.892 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.892 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|datad                   ;
;   13.026 ;   0.134  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|combout                 ;
;   13.030 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152~la_lab/laboutb[2]       ;
;   13.030 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.080 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.195 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I5  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.240 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.241 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|datae                   ;
;   13.376 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|combout                 ;
;   13.380 ;   0.004  ; RR ; CELL ; 3      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157~la_lab/laboutt[4]       ;
;   13.380 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.437 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X89_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.524 ;   0.087  ; RR ; RE   ; 1      ; R6_X90_Y120_N0_I10                 ; High Speed ; H6                                                                                                                             ;
;   13.691 ;   0.167  ; RR ; RE   ; 1      ; C4_X91_Y121_N0_I12                 ; High Speed ; V4                                                                                                                             ;
;   13.817 ;   0.126  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.871 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I40             ; High Speed ; leimf0_[5]                                                                                                                     ;
;   13.871 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|dataf                   ;
;   13.917 ;   0.046  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|combout                 ;
;   13.922 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158~la_mlab/laboutb[0]      ;
;   13.922 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.972 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I110            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.046 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I31 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.102 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   14.102 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|dataf                       ;
;   14.150 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|combout                     ;
;   14.154 ;   0.004  ; FF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11~la_lab/laboutt[12]          ;
;   14.154 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.197 ;   0.043  ; RF ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.289 ;   0.092  ; FF ; RE   ; 1      ; C4_X93_Y123_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   14.396 ;   0.107  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I3  ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.456 ;   0.060  ; FF ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   14.457 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|dataa              ;
;   14.709 ;   0.252  ; FR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.713 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.713 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.769 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.874 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.002 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.052 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.050 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.206 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.210 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.210 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.265 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.387 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.422 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.422 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.196 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.196 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.210 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.210 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.210 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.523 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.529 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.529 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.590 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.721 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.820 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.875 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.874 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.874 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -2.205 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                      ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.874                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.205 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.311  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 25    ; 2.767       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 66    ; 4.318       ; 59         ; 0.000  ; 0.200 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.874   ; 7.311    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.675 ;   0.131  ; FR ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.679 ;   0.004  ; RR ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.679 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.746 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.851 ;   0.105  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I9                  ; High Speed ; H6                                                                                                                             ;
;   12.016 ;   0.165  ; RR ; RE   ; 3      ; C4_X87_Y122_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   12.132 ;   0.116  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y125_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.182 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y125_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   12.182 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y125_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|datad                 ;
;   12.358 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|combout               ;
;   12.364 ;   0.006  ; RR ; CELL ; 4      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34~la_mlab/laboutt[4]    ;
;   12.364 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.421 ;   0.057  ; FR ; RE   ; 3      ; LAB_RE_X88_Y125_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.621 ;   0.200  ; RR ; RE   ; 2      ; C4_X88_Y121_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.743 ;   0.122  ; RR ; RE   ; 1      ; C4_X88_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.845 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.892 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.892 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|datad                   ;
;   13.026 ;   0.134  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|combout                 ;
;   13.030 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152~la_lab/laboutb[2]       ;
;   13.030 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.080 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.195 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I5  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.240 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.241 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|datae                   ;
;   13.376 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|combout                 ;
;   13.380 ;   0.004  ; RR ; CELL ; 3      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157~la_lab/laboutt[4]       ;
;   13.380 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.437 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X89_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.524 ;   0.087  ; RR ; RE   ; 1      ; R6_X90_Y120_N0_I10                 ; High Speed ; H6                                                                                                                             ;
;   13.691 ;   0.167  ; RR ; RE   ; 1      ; C4_X91_Y121_N0_I12                 ; High Speed ; V4                                                                                                                             ;
;   13.817 ;   0.126  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.871 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I40             ; High Speed ; leimf0_[5]                                                                                                                     ;
;   13.871 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|dataf                   ;
;   13.917 ;   0.046  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|combout                 ;
;   13.922 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158~la_mlab/laboutb[0]      ;
;   13.922 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.972 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I110            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.046 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I31 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.102 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   14.102 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|dataf                       ;
;   14.150 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|combout                     ;
;   14.154 ;   0.004  ; FF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11~la_lab/laboutt[12]          ;
;   14.154 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.197 ;   0.043  ; RF ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.289 ;   0.092  ; FF ; RE   ; 1      ; C4_X93_Y123_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   14.396 ;   0.107  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I3  ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.456 ;   0.060  ; FF ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   14.457 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|dataa              ;
;   14.709 ;   0.252  ; FR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.713 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.713 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.769 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.874 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.002 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.052 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.050 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.206 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.210 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.210 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.265 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.387 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.422 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.422 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.196 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.196 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.210 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.210 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.210 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.523 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.529 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.529 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.590 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.721 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.820 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.875 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.874 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.874 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -2.204 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]            ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.874                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.204 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.311  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 25    ; 2.767       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 66    ; 4.318       ; 59         ; 0.000  ; 0.200 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.874   ; 7.311    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.675 ;   0.131  ; FR ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.679 ;   0.004  ; RR ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.679 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.746 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.851 ;   0.105  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I9                  ; High Speed ; H6                                                                                                                             ;
;   12.016 ;   0.165  ; RR ; RE   ; 3      ; C4_X87_Y122_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   12.132 ;   0.116  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y125_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.182 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y125_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   12.182 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y125_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|datad                 ;
;   12.358 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|combout               ;
;   12.364 ;   0.006  ; RR ; CELL ; 4      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34~la_mlab/laboutt[4]    ;
;   12.364 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.421 ;   0.057  ; FR ; RE   ; 3      ; LAB_RE_X88_Y125_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.621 ;   0.200  ; RR ; RE   ; 2      ; C4_X88_Y121_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.743 ;   0.122  ; RR ; RE   ; 1      ; C4_X88_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.845 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.892 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.892 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|datad                   ;
;   13.026 ;   0.134  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|combout                 ;
;   13.030 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152~la_lab/laboutb[2]       ;
;   13.030 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.080 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.195 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I5  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.240 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.241 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|datae                   ;
;   13.376 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|combout                 ;
;   13.380 ;   0.004  ; RR ; CELL ; 3      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157~la_lab/laboutt[4]       ;
;   13.380 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.437 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X89_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.524 ;   0.087  ; RR ; RE   ; 1      ; R6_X90_Y120_N0_I10                 ; High Speed ; H6                                                                                                                             ;
;   13.691 ;   0.167  ; RR ; RE   ; 1      ; C4_X91_Y121_N0_I12                 ; High Speed ; V4                                                                                                                             ;
;   13.817 ;   0.126  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.871 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I40             ; High Speed ; leimf0_[5]                                                                                                                     ;
;   13.871 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|dataf                   ;
;   13.917 ;   0.046  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|combout                 ;
;   13.922 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158~la_mlab/laboutb[0]      ;
;   13.922 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.972 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I110            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.046 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I31 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.102 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   14.102 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|dataf                       ;
;   14.150 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|combout                     ;
;   14.154 ;   0.004  ; FF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11~la_lab/laboutt[12]          ;
;   14.154 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.197 ;   0.043  ; RF ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.289 ;   0.092  ; FF ; RE   ; 1      ; C4_X93_Y123_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   14.396 ;   0.107  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I3  ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.456 ;   0.060  ; FF ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   14.457 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|dataa              ;
;   14.709 ;   0.252  ; FR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.713 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.713 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.769 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.874 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.002 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.052 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.050 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.206 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.210 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.210 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.265 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.387 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.422 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.422 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.196 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.196 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.210 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.210 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.210 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.523 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.529 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.529 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.590 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.721 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.820 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.875 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.874 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.874 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -2.204 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]            ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.874                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.204 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.311  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 25    ; 2.767       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 66    ; 4.318       ; 59         ; 0.000  ; 0.200 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.874   ; 7.311    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.675 ;   0.131  ; FR ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.679 ;   0.004  ; RR ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.679 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.746 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.851 ;   0.105  ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I9                  ; High Speed ; H6                                                                                                                             ;
;   12.016 ;   0.165  ; RR ; RE   ; 3      ; C4_X87_Y122_N0_I21                 ; High Speed ; V4                                                                                                                             ;
;   12.132 ;   0.116  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y125_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.182 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y125_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   12.182 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y125_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|datad                 ;
;   12.358 ;   0.176  ; RR ; CELL ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34|combout               ;
;   12.364 ;   0.006  ; RR ; CELL ; 4      ; MLABCELL_X88_Y125_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~34~la_mlab/laboutt[4]    ;
;   12.364 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y125_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.421 ;   0.057  ; FR ; RE   ; 3      ; LAB_RE_X88_Y125_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.621 ;   0.200  ; RR ; RE   ; 2      ; C4_X88_Y121_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.743 ;   0.122  ; RR ; RE   ; 1      ; C4_X88_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   12.845 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.892 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.892 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|datad                   ;
;   13.026 ;   0.134  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152|combout                 ;
;   13.030 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~152~la_lab/laboutb[2]       ;
;   13.030 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.080 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.195 ;   0.115  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y120_N0_I5  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.240 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y120_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.241 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y120_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|datae                   ;
;   13.376 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157|combout                 ;
;   13.380 ;   0.004  ; RR ; CELL ; 3      ; LABCELL_X89_Y120_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~157~la_lab/laboutt[4]       ;
;   13.380 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y120_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.437 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X89_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.524 ;   0.087  ; RR ; RE   ; 1      ; R6_X90_Y120_N0_I10                 ; High Speed ; H6                                                                                                                             ;
;   13.691 ;   0.167  ; RR ; RE   ; 1      ; C4_X91_Y121_N0_I12                 ; High Speed ; V4                                                                                                                             ;
;   13.817 ;   0.126  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.871 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I40             ; High Speed ; leimf0_[5]                                                                                                                     ;
;   13.871 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|dataf                   ;
;   13.917 ;   0.046  ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158|combout                 ;
;   13.922 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~158~la_mlab/laboutb[0]      ;
;   13.922 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.972 ;   0.050  ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I110            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.046 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I31 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.102 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   14.102 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|dataf                       ;
;   14.150 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11|combout                     ;
;   14.154 ;   0.004  ; FF ; CELL ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~11~la_lab/laboutt[12]          ;
;   14.154 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X93_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.197 ;   0.043  ; RF ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.289 ;   0.092  ; FF ; RE   ; 1      ; C4_X93_Y123_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   14.396 ;   0.107  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I3  ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.456 ;   0.060  ; FF ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   14.457 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|dataa              ;
;   14.709 ;   0.252  ; FR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.713 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.713 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.769 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.874 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.002 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.052 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.050 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.206 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.210 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.210 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.265 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.387 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.422 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.422 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.196 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.196 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.210 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.210 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.210 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.523 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.529 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.529 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.590 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.721 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.820 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.875 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.874 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.874 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -2.196 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.865                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.196 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.299  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.005      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.613       ; 49         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 61    ; 3.466       ; 47         ; 0.000  ; 0.141 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.865   ; 7.299    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.569 ;   0.084  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.661 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.714 ;   0.053  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.713 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   10.869 ;   0.156  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   10.875 ;   0.006  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   10.875 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.942 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.070 ;   0.128  ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.153 ;   0.083  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.250 ;   0.097  ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.295 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.295 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.429 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.434 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.434 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.492 ;   0.058  ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.591 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.646 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.646 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.690 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.696 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.696 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.745 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.820 ;   0.075  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.961 ;   0.141  ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.094 ;   0.133  ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.109  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.248 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.248 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.824 ;   0.576  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.824 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.838 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.838 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.838 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   12.950 ;   0.112  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   12.950 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   12.984 ;   0.034  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   12.984 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.008 ;   0.024  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.008 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.256 ;   0.248  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.262 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.262 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.328 ;   0.066  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.433 ;   0.105  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.538 ;   0.105  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.659 ;   0.121  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.759 ;   0.100  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.804 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.803 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   13.943 ;   0.140  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.948 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.948 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.003 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.095 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.136 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.135 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.395 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.400 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.400 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.451 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.520 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.566 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.566 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.700 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.704 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.704 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.760 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.865 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   14.993 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.043 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.041 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.197 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.201 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.201 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.256 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.378 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.413 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.413 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.187 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.187 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.201 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.201 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.201 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.514 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.520 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.520 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.581 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.712 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.811 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.866 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.865 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.865 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -2.196 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.865                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.196 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.299  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.005      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.613       ; 49         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 61    ; 3.466       ; 47         ; 0.000  ; 0.141 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.865   ; 7.299    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.569 ;   0.084  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.661 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.714 ;   0.053  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.713 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   10.869 ;   0.156  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   10.875 ;   0.006  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   10.875 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.942 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.070 ;   0.128  ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.153 ;   0.083  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.250 ;   0.097  ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.295 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.295 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.429 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.434 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.434 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.492 ;   0.058  ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.591 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.646 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.646 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.690 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.696 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.696 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.745 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.820 ;   0.075  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.961 ;   0.141  ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.094 ;   0.133  ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.109  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.248 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.248 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.824 ;   0.576  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.824 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.838 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.838 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.838 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   12.950 ;   0.112  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   12.950 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   12.984 ;   0.034  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   12.984 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.008 ;   0.024  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.008 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.256 ;   0.248  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.262 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.262 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.328 ;   0.066  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.433 ;   0.105  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.538 ;   0.105  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.659 ;   0.121  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.759 ;   0.100  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.804 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.803 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   13.943 ;   0.140  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.948 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.948 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.003 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.095 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.136 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.135 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.395 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.400 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.400 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.451 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.520 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.566 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.566 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.700 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.704 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.704 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.760 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.865 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   14.993 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.043 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.041 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.197 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.201 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.201 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.256 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.378 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.413 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.413 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.187 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.187 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.201 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.201 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.201 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.514 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.520 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.520 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.581 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.712 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.811 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.866 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.865 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.865 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -2.195 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.865                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.195 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.299  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.005      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.613       ; 49         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 61    ; 3.466       ; 47         ; 0.000  ; 0.141 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.865   ; 7.299    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.569 ;   0.084  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.661 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.714 ;   0.053  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.713 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   10.869 ;   0.156  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   10.875 ;   0.006  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   10.875 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.942 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.070 ;   0.128  ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.153 ;   0.083  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.250 ;   0.097  ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.295 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.295 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.429 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.434 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.434 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.492 ;   0.058  ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.591 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.646 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.646 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.690 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.696 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.696 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.745 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.820 ;   0.075  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.961 ;   0.141  ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.094 ;   0.133  ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.109  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.248 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.248 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.824 ;   0.576  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.824 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.838 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.838 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.838 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   12.950 ;   0.112  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   12.950 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   12.984 ;   0.034  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   12.984 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.008 ;   0.024  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.008 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.256 ;   0.248  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.262 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.262 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.328 ;   0.066  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.433 ;   0.105  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.538 ;   0.105  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.659 ;   0.121  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.759 ;   0.100  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.804 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.803 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   13.943 ;   0.140  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.948 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.948 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.003 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.095 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.136 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.135 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.395 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.400 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.400 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.451 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.520 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.566 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.566 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.700 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.704 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.704 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.760 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.865 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   14.993 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.043 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.041 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.197 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.201 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.201 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.256 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.378 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.413 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.413 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.187 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.187 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.201 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.201 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.201 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.514 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.520 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.520 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.581 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.712 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.811 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.866 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.865 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.865 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -2.195 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.865                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.195 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.054 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.299  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.566       ; 100        ; 9.566  ; 9.566 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.005      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.613       ; 49         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 61    ; 3.466       ; 47         ; 0.000  ; 0.141 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.566    ; 9.566    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.566  ;   9.566  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.566  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.865   ; 7.299    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.791  ;   0.225  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   9.982  ;   0.191  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   9.982  ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.045 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.123 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.159 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.160 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.426 ;   0.266  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.430 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.430 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.485 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.569 ;   0.084  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.661 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.714 ;   0.053  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.713 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   10.869 ;   0.156  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   10.875 ;   0.006  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   10.875 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.942 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.070 ;   0.128  ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.153 ;   0.083  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.250 ;   0.097  ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.295 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.295 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.429 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.434 ;   0.005  ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.434 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.492 ;   0.058  ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.591 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.646 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.646 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.690 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.696 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.696 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.745 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.820 ;   0.075  ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.961 ;   0.141  ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.094 ;   0.133  ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.109  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.248 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.248 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.824 ;   0.576  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.824 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.838 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.838 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.838 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   12.950 ;   0.112  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   12.950 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   12.984 ;   0.034  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   12.984 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.008 ;   0.024  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.008 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.256 ;   0.248  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.262 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.262 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.328 ;   0.066  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.433 ;   0.105  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.538 ;   0.105  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.659 ;   0.121  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.759 ;   0.100  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.804 ;   0.045  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.803 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   13.943 ;   0.140  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   13.948 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   13.948 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.003 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.095 ;   0.092  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.136 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.135 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.395 ;   0.260  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.400 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.400 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.451 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.520 ;   0.069  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.566 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.566 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.700 ;   0.134  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.704 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.704 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.760 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.865 ;   0.105  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   14.993 ;   0.128  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.043 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.041 ;   -0.002 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.197 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.201 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.201 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.256 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.378 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.413 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.413 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.187 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.187 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.201 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.201 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.201 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.514 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.520 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.520 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.581 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.712 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.811 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.866 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.865 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.865 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -2.191 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                      ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.860                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.191 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.297  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; 0.004       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.789       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 4.279       ; 59         ; 0.000  ; 0.210 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.860   ; 7.297    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.660 ;   0.116  ; FF ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.664 ;   0.004  ; FF ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.664 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.716 ;   0.052  ; RF ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.792 ;   0.076  ; FF ; RE   ; 1      ; C4_X85_Y117_N0_I53                 ; High Speed ; V4                                                                                                                             ;
;   11.918 ;   0.126  ; FF ; RE   ; 2      ; R3_X86_Y120_N0_I2                  ; High Speed ; H3                                                                                                                             ;
;   12.038 ;   0.120  ; FF ; RE   ; 2      ; C4_X87_Y116_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   12.150 ;   0.112  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y119_N0_I15 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.213 ;   0.063  ; FF ; RE   ; 1      ; LAB_RE_X87_Y119_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.214 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|datae                 ;
;   12.369 ;   0.155  ; FF ; CELL ; 2      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|combout               ;
;   12.373 ;   0.004  ; FF ; CELL ; 3      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31~la_lab/laboutb[2]     ;
;   12.373 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X87_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.419 ;   0.046  ; RF ; RE   ; 2      ; LAB_RE_X87_Y119_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.496 ;   0.077  ; FF ; RE   ; 1      ; R3_X88_Y119_N0_I5                  ; High Speed ; H3                                                                                                                             ;
;   12.706 ;   0.210  ; FF ; RE   ; 1      ; C4_X89_Y120_N0_I5                  ; High Speed ; V4                                                                                                                             ;
;   12.833 ;   0.127  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X90_Y122_N0_I56 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.907 ;   0.074  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   12.907 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|datac                   ;
;   13.062 ;   0.155  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|combout                 ;
;   13.068 ;   0.006  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240~la_mlab/laboutt[1]      ;
;   13.068 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.113 ;   0.045  ; RF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I91             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.183 ;   0.070  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y122_N0_I50 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.260 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I68             ; High Speed ; leimdc0_[8]                                                                                                                    ;
;   13.261 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|datac                   ;
;   13.416 ;   0.155  ; FR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|combout                 ;
;   13.421 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241~la_mlab/laboutb[12]     ;
;   13.421 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y122_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.482 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X90_Y122_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.652 ;   0.170  ; RR ; RE   ; 1      ; C4_X90_Y123_N0_I17                 ; High Speed ; V4                                                                                                                             ;
;   13.750 ;   0.098  ; RR ; RE   ; 1      ; R3_X91_Y124_N0_I10                 ; High Speed ; H3                                                                                                                             ;
;   13.864 ;   0.114  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.906 ;   0.042  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.907 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|datae               ;
;   14.042 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|combout             ;
;   14.047 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22~la_lab/laboutt[5]   ;
;   14.047 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.098 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I95             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.200 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I25 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.254 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   14.254 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|dataf               ;
;   14.302 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|combout             ;
;   14.306 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23~la_lab/laboutb[8]   ;
;   14.306 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.349 ;   0.043  ; RF ; RE   ; 2      ; LAB_RE_X91_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.415 ;   0.066  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.487 ;   0.072  ; FF ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   14.487 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|datac               ;
;   14.632 ;   0.145  ; FR ; CELL ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|combout             ;
;   14.636 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8~la_lab/laboutt[10]  ;
;   14.636 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.687 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I100            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.765 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X92_Y124_N0_I45 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.811 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   14.811 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|datae              ;
;   14.950 ;   0.139  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.955 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.955 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.004 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.146 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.146 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.192 ;   0.046  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.196 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.196 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.251 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.373 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.408 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.408 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.182 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.182 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.196 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.196 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.196 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.509 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.515 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.515 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.576 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.707 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.806 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.861 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.860 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.860 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -2.191 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                      ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.860                                                                                                  ;
; Data Required Time ; 14.669                                                                                                  ;
; Slack              ; -2.191 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.297  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; 0.004       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.789       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 4.279       ; 59         ; 0.000  ; 0.210 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.860   ; 7.297    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.660 ;   0.116  ; FF ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.664 ;   0.004  ; FF ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.664 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.716 ;   0.052  ; RF ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.792 ;   0.076  ; FF ; RE   ; 1      ; C4_X85_Y117_N0_I53                 ; High Speed ; V4                                                                                                                             ;
;   11.918 ;   0.126  ; FF ; RE   ; 2      ; R3_X86_Y120_N0_I2                  ; High Speed ; H3                                                                                                                             ;
;   12.038 ;   0.120  ; FF ; RE   ; 2      ; C4_X87_Y116_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   12.150 ;   0.112  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y119_N0_I15 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.213 ;   0.063  ; FF ; RE   ; 1      ; LAB_RE_X87_Y119_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.214 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|datae                 ;
;   12.369 ;   0.155  ; FF ; CELL ; 2      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|combout               ;
;   12.373 ;   0.004  ; FF ; CELL ; 3      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31~la_lab/laboutb[2]     ;
;   12.373 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X87_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.419 ;   0.046  ; RF ; RE   ; 2      ; LAB_RE_X87_Y119_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.496 ;   0.077  ; FF ; RE   ; 1      ; R3_X88_Y119_N0_I5                  ; High Speed ; H3                                                                                                                             ;
;   12.706 ;   0.210  ; FF ; RE   ; 1      ; C4_X89_Y120_N0_I5                  ; High Speed ; V4                                                                                                                             ;
;   12.833 ;   0.127  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X90_Y122_N0_I56 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.907 ;   0.074  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   12.907 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|datac                   ;
;   13.062 ;   0.155  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|combout                 ;
;   13.068 ;   0.006  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240~la_mlab/laboutt[1]      ;
;   13.068 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.113 ;   0.045  ; RF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I91             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.183 ;   0.070  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y122_N0_I50 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.260 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I68             ; High Speed ; leimdc0_[8]                                                                                                                    ;
;   13.261 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|datac                   ;
;   13.416 ;   0.155  ; FR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|combout                 ;
;   13.421 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241~la_mlab/laboutb[12]     ;
;   13.421 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y122_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.482 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X90_Y122_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.652 ;   0.170  ; RR ; RE   ; 1      ; C4_X90_Y123_N0_I17                 ; High Speed ; V4                                                                                                                             ;
;   13.750 ;   0.098  ; RR ; RE   ; 1      ; R3_X91_Y124_N0_I10                 ; High Speed ; H3                                                                                                                             ;
;   13.864 ;   0.114  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.906 ;   0.042  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.907 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|datae               ;
;   14.042 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|combout             ;
;   14.047 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22~la_lab/laboutt[5]   ;
;   14.047 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.098 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I95             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.200 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I25 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.254 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   14.254 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|dataf               ;
;   14.302 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|combout             ;
;   14.306 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23~la_lab/laboutb[8]   ;
;   14.306 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.349 ;   0.043  ; RF ; RE   ; 2      ; LAB_RE_X91_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.415 ;   0.066  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.487 ;   0.072  ; FF ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   14.487 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|datac               ;
;   14.632 ;   0.145  ; FR ; CELL ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|combout             ;
;   14.636 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8~la_lab/laboutt[10]  ;
;   14.636 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.687 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I100            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.765 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X92_Y124_N0_I45 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.811 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   14.811 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|datae              ;
;   14.950 ;   0.139  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.955 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.955 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.004 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.146 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.146 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.192 ;   0.046  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.196 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.196 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.251 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.373 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.408 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.408 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.182 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.182 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.196 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.196 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.196 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.509 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.515 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.515 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.576 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.707 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.806 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.861 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.860 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.860 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.669   ; 0.307   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -2.190 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]            ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.860                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.190 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.297  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; 0.004       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.789       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 4.279       ; 59         ; 0.000  ; 0.210 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.860   ; 7.297    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.660 ;   0.116  ; FF ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.664 ;   0.004  ; FF ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.664 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.716 ;   0.052  ; RF ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.792 ;   0.076  ; FF ; RE   ; 1      ; C4_X85_Y117_N0_I53                 ; High Speed ; V4                                                                                                                             ;
;   11.918 ;   0.126  ; FF ; RE   ; 2      ; R3_X86_Y120_N0_I2                  ; High Speed ; H3                                                                                                                             ;
;   12.038 ;   0.120  ; FF ; RE   ; 2      ; C4_X87_Y116_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   12.150 ;   0.112  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y119_N0_I15 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.213 ;   0.063  ; FF ; RE   ; 1      ; LAB_RE_X87_Y119_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.214 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|datae                 ;
;   12.369 ;   0.155  ; FF ; CELL ; 2      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|combout               ;
;   12.373 ;   0.004  ; FF ; CELL ; 3      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31~la_lab/laboutb[2]     ;
;   12.373 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X87_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.419 ;   0.046  ; RF ; RE   ; 2      ; LAB_RE_X87_Y119_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.496 ;   0.077  ; FF ; RE   ; 1      ; R3_X88_Y119_N0_I5                  ; High Speed ; H3                                                                                                                             ;
;   12.706 ;   0.210  ; FF ; RE   ; 1      ; C4_X89_Y120_N0_I5                  ; High Speed ; V4                                                                                                                             ;
;   12.833 ;   0.127  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X90_Y122_N0_I56 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.907 ;   0.074  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   12.907 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|datac                   ;
;   13.062 ;   0.155  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|combout                 ;
;   13.068 ;   0.006  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240~la_mlab/laboutt[1]      ;
;   13.068 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.113 ;   0.045  ; RF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I91             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.183 ;   0.070  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y122_N0_I50 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.260 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I68             ; High Speed ; leimdc0_[8]                                                                                                                    ;
;   13.261 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|datac                   ;
;   13.416 ;   0.155  ; FR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|combout                 ;
;   13.421 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241~la_mlab/laboutb[12]     ;
;   13.421 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y122_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.482 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X90_Y122_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.652 ;   0.170  ; RR ; RE   ; 1      ; C4_X90_Y123_N0_I17                 ; High Speed ; V4                                                                                                                             ;
;   13.750 ;   0.098  ; RR ; RE   ; 1      ; R3_X91_Y124_N0_I10                 ; High Speed ; H3                                                                                                                             ;
;   13.864 ;   0.114  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.906 ;   0.042  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.907 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|datae               ;
;   14.042 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|combout             ;
;   14.047 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22~la_lab/laboutt[5]   ;
;   14.047 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.098 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I95             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.200 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I25 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.254 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   14.254 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|dataf               ;
;   14.302 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|combout             ;
;   14.306 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23~la_lab/laboutb[8]   ;
;   14.306 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.349 ;   0.043  ; RF ; RE   ; 2      ; LAB_RE_X91_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.415 ;   0.066  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.487 ;   0.072  ; FF ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   14.487 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|datac               ;
;   14.632 ;   0.145  ; FR ; CELL ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|combout             ;
;   14.636 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8~la_lab/laboutt[10]  ;
;   14.636 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.687 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I100            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.765 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X92_Y124_N0_I45 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.811 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   14.811 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|datae              ;
;   14.950 ;   0.139  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.955 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.955 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.004 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.146 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.146 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.192 ;   0.046  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.196 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.196 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.251 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.373 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.408 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.408 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.182 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.182 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.196 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.196 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.196 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.509 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.515 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.515 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.576 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.707 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.806 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.861 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.860 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.860 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -2.190 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]            ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.860                                                                                        ;
; Data Required Time ; 14.670                                                                                        ;
; Slack              ; -2.190 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.051 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.297  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.563       ; 100        ; 9.563  ; 9.563 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; 0.004       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 27    ; 2.789       ; 38         ; 0.000  ; 0.774 ;
;    uTco                   ;        ; 1     ; 0.225       ; 3          ; 0.225  ; 0.225 ;
;    Routing Element        ;        ; 69    ; 4.279       ; 59         ; 0.000  ; 0.210 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.253       ; 100        ; 8.253  ; 8.253 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.563    ; 9.563    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.563  ;   9.563  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.563  ;   0.000  ;    ;      ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]                                             ;
; 16.860   ; 7.297    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.788  ;   0.225  ; RR ; uTco ; 1      ; FF_X87_Y121_N22                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]|q                                           ;
;   9.919  ;   0.131  ; RR ; CELL ; 2      ; FF_X87_Y121_N22                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|w_op[1]~la_lab/laboutt[14]                          ;
;   9.919  ;   0.000  ; RF ; RE   ; 1      ; FF_X87_Y121_N22                    ; High Speed ; FF                                                                                                                             ;
;   9.970  ;   0.051  ; FR ; RE   ; 2      ; LAB_RE_X87_Y121_N0_I104            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.049 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y121_N0_I13 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.085 ;   0.036  ; RR ; RE   ; 1      ; LAB_RE_X87_Y121_N0_I75             ; High Speed ; leimb[9]                                                                                                                       ;
;   10.086 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y121_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|datab                                    ;
;   10.351 ;   0.265  ; RR ; CELL ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1|combout                                  ;
;   10.355 ;   0.004  ; RR ; CELL ; 22     ; LABCELL_X87_Y121_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|w_wEn~1~la_lab/laboutb[16]                       ;
;   10.355 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y121_N54               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.428 ;   0.073  ; FR ; RE   ; 6      ; LAB_RE_X87_Y121_N0_I126            ; High Speed ; LAB_RE                                                                                                                         ;
;   10.536 ;   0.108  ; RR ; RE   ; 3      ; R6_X82_Y121_N0_I57                 ; High Speed ; H6                                                                                                                             ;
;   10.651 ;   0.115  ; RR ; RE   ; 1      ; C4_X85_Y117_N0_I55                 ; High Speed ; V4                                                                                                                             ;
;   10.745 ;   0.094  ; RR ; RE   ; 1      ; R3_X86_Y120_N0_I6                  ; High Speed ; H3                                                                                                                             ;
;   10.851 ;   0.106  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y120_N0_I9  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.903 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X86_Y120_N0_I12             ; High Speed ; leimdc0_[1]                                                                                                                    ;
;   10.904 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X86_Y120_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|datac                      ;
;   11.059 ;   0.155  ; RF ; CELL ; 2      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11|combout                    ;
;   11.065 ;   0.006  ; FF ; CELL ; 9      ; MLABCELL_X86_Y120_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~11~la_mlab/laboutt[4]         ;
;   11.065 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X86_Y120_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.118 ;   0.053  ; RF ; RE   ; 4      ; LAB_RE_X86_Y120_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.191 ;   0.073  ; FF ; RE   ; 1      ; R3_X84_Y120_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   11.304 ;   0.113  ; FF ; RE   ; 1      ; C4_X85_Y121_N0_I2                  ; High Speed ; V4                                                                                                                             ;
;   11.401 ;   0.097  ; FF ; RE   ; 1      ; R6_X86_Y121_N0_I1                  ; High Speed ; H6                                                                                                                             ;
;   11.480 ;   0.079  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X85_Y121_N0_I2  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X85_Y121_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   11.544 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X85_Y121_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|datae                      ;
;   11.660 ;   0.116  ; FF ; CELL ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43|combout                    ;
;   11.664 ;   0.004  ; FF ; CELL ; 10     ; LABCELL_X85_Y121_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_A_in[0]~43~la_lab/laboutb[8]          ;
;   11.664 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X85_Y121_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.716 ;   0.052  ; RF ; RE   ; 5      ; LAB_RE_X85_Y121_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.792 ;   0.076  ; FF ; RE   ; 1      ; C4_X85_Y117_N0_I53                 ; High Speed ; V4                                                                                                                             ;
;   11.918 ;   0.126  ; FF ; RE   ; 2      ; R3_X86_Y120_N0_I2                  ; High Speed ; H3                                                                                                                             ;
;   12.038 ;   0.120  ; FF ; RE   ; 2      ; C4_X87_Y116_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   12.150 ;   0.112  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y119_N0_I15 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.213 ;   0.063  ; FF ; RE   ; 1      ; LAB_RE_X87_Y119_N0_I46             ; High Speed ; leime1_[5]                                                                                                                     ;
;   12.214 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X87_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|datae                 ;
;   12.369 ;   0.155  ; FF ; CELL ; 2      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31|combout               ;
;   12.373 ;   0.004  ; FF ; CELL ; 3      ; LABCELL_X87_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_left_0~31~la_lab/laboutb[2]     ;
;   12.373 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X87_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.419 ;   0.046  ; RF ; RE   ; 2      ; LAB_RE_X87_Y119_N0_I112            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.496 ;   0.077  ; FF ; RE   ; 1      ; R3_X88_Y119_N0_I5                  ; High Speed ; H3                                                                                                                             ;
;   12.706 ;   0.210  ; FF ; RE   ; 1      ; C4_X89_Y120_N0_I5                  ; High Speed ; V4                                                                                                                             ;
;   12.833 ;   0.127  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X90_Y122_N0_I56 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.907 ;   0.074  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   12.907 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|datac                   ;
;   13.062 ;   0.155  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240|combout                 ;
;   13.068 ;   0.006  ; FF ; CELL ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~240~la_mlab/laboutt[1]      ;
;   13.068 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X90_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.113 ;   0.045  ; RF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I91             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.183 ;   0.070  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y122_N0_I50 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.260 ;   0.077  ; FF ; RE   ; 1      ; LAB_RE_X90_Y122_N0_I68             ; High Speed ; leimdc0_[8]                                                                                                                    ;
;   13.261 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X90_Y122_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|datac                   ;
;   13.416 ;   0.155  ; FR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241|combout                 ;
;   13.421 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X90_Y122_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~241~la_mlab/laboutb[12]     ;
;   13.421 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X90_Y122_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.482 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X90_Y122_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.652 ;   0.170  ; RR ; RE   ; 1      ; C4_X90_Y123_N0_I17                 ; High Speed ; V4                                                                                                                             ;
;   13.750 ;   0.098  ; RR ; RE   ; 1      ; R3_X91_Y124_N0_I10                 ; High Speed ; H3                                                                                                                             ;
;   13.864 ;   0.114  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.906 ;   0.042  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I9              ; High Speed ; leime0_[1]                                                                                                                     ;
;   13.907 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|datae               ;
;   14.042 ;   0.135  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22|combout             ;
;   14.047 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_22~la_lab/laboutt[5]   ;
;   14.047 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.098 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I95             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.200 ;   0.102  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I25 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.254 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I56             ; High Speed ; leimf0_[7]                                                                                                                     ;
;   14.254 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|dataf               ;
;   14.302 ;   0.048  ; RF ; CELL ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23|combout             ;
;   14.306 ;   0.004  ; FF ; CELL ; 2      ; LABCELL_X91_Y124_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~8_RESYN_23~la_lab/laboutb[8]   ;
;   14.306 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X91_Y124_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.349 ;   0.043  ; RF ; RE   ; 2      ; LAB_RE_X91_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.415 ;   0.066  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X91_Y124_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.487 ;   0.072  ; FF ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   14.487 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y124_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|datac               ;
;   14.632 ;   0.145  ; FR ; CELL ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8|combout             ;
;   14.636 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X91_Y124_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~8~la_lab/laboutt[10]  ;
;   14.636 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y124_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.687 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X91_Y124_N0_I100            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.765 ;   0.078  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X92_Y124_N0_I45 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.811 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I57             ; High Speed ; leime0_[7]                                                                                                                     ;
;   14.811 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|datae              ;
;   14.950 ;   0.139  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   14.955 ;   0.005  ; RR ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   14.955 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.004 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.090 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.146 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.146 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.192 ;   0.046  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.196 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.196 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.251 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.373 ;   0.122  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.408 ;   0.035  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.408 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.182 ;   0.774  ; RR ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.182 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.196 ;   0.014  ; FF ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.196 ;   0.000  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.196 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.509 ;   0.313  ; RR ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.515 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.515 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.576 ;   0.061  ; FR ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.707 ;   0.131  ; RR ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.806 ;   0.099  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.861 ;   0.055  ; RR ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.860 ;   -0.001 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.860 ;   0.000  ; RR ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.512   ; 9.512   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.253 ;   8.253 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.512 ;   1.259 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.362   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.670   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


