# Laboratórios de Sistemas Digitais
## Trabalho prático 07
### Tópicos da aula:
* #### Construção e utilização de testbenches em VHDL
* #### Simulação comportamental e temporal
* #### Depuração de circuitos em FPGA

---

* [Slides](https://github.com/TiagoRG/uaveiro-leci/blob/master/1ano/2semestre/lsd/slides/LSD_2022-23_AulaTP07.pdf)
* [Guião](https://github.com/TiagoRG/uaveiro-leci/blob/master/1ano/2semestre/lsd/pratica03/LSD_2022-23_TrabPrat07.pdf)

---
*Pode conter erros, caso encontre algum, crie um* [*ticket*](https://github.com/TiagoRG/uaveiro-leci/issues/new)
