TimeQuest Timing Analyzer report for register_8bit
Sun Nov 12 17:55:58 2017
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Slow 1100mV 85C Model Setup Summary
  7. Slow 1100mV 85C Model Hold Summary
  8. Slow 1100mV 85C Model Recovery Summary
  9. Slow 1100mV 85C Model Removal Summary
 10. Slow 1100mV 85C Model Minimum Pulse Width Summary
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Propagation Delay
 16. Minimum Propagation Delay
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Slow 1100mV 0C Model Metastability Report
 31. Fast 1100mV 0C Model Setup Summary
 32. Fast 1100mV 0C Model Hold Summary
 33. Fast 1100mV 0C Model Recovery Summary
 34. Fast 1100mV 0C Model Removal Summary
 35. Fast 1100mV 0C Model Minimum Pulse Width Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Fast 1100mV 0C Model Metastability Report
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Board Trace Model Assignments
 51. Input Transition Times
 52. Signal Integrity Metrics (Slow 1100mv 0c Model)
 53. Signal Integrity Metrics (Slow 1100mv 85c Model)
 54. Signal Integrity Metrics (Fast 1100mv 0c Model)
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; register_8bit                                     ;
; Device Family      ; Cyclone V                                         ;
; Device Name        ; 5CGXFC7C7F23C8                                    ;
; Timing Models      ; Preliminary                                       ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; clr        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clr } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


--------------------------------------
; Slow 1100mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.214 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.496 ; -3.109            ;
+-------+--------+-------------------+


+----------------------------------------+
; Slow 1100mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.182 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1100mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.596 ; -4.650               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -0.724 ; -8.861                           ;
; clr   ; 0.417  ; 0.000                            ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; clk        ; -0.903 ; -0.828 ; Rise       ; clk             ;
;  D[0]     ; clk        ; -1.138 ; -1.068 ; Rise       ; clk             ;
;  D[1]     ; clk        ; -1.159 ; -0.998 ; Rise       ; clk             ;
;  D[2]     ; clk        ; -0.903 ; -0.828 ; Rise       ; clk             ;
;  D[3]     ; clk        ; -1.249 ; -1.156 ; Rise       ; clk             ;
;  D[4]     ; clk        ; -1.176 ; -1.175 ; Rise       ; clk             ;
;  D[5]     ; clk        ; -1.996 ; -2.006 ; Rise       ; clk             ;
;  D[6]     ; clk        ; -1.841 ; -1.760 ; Rise       ; clk             ;
;  D[7]     ; clk        ; -1.094 ; -0.991 ; Rise       ; clk             ;
; D[*]      ; clr        ; 1.899  ; 1.972  ; Fall       ; clr             ;
;  D[0]     ; clr        ; 1.851  ; 1.849  ; Fall       ; clr             ;
;  D[1]     ; clr        ; 1.899  ; 1.972  ; Fall       ; clr             ;
;  D[2]     ; clr        ; 1.830  ; 1.833  ; Fall       ; clr             ;
;  D[3]     ; clr        ; 1.681  ; 1.686  ; Fall       ; clr             ;
;  D[4]     ; clr        ; 1.203  ; 1.142  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.919  ; 0.847  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.636  ; 0.644  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 1.284  ; 1.315  ; Fall       ; clr             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; clk        ; 2.614  ; 2.637  ; Rise       ; clk             ;
;  D[0]     ; clk        ; 1.915  ; 1.853  ; Rise       ; clk             ;
;  D[1]     ; clk        ; 1.979  ; 1.749  ; Rise       ; clk             ;
;  D[2]     ; clk        ; 1.682  ; 1.618  ; Rise       ; clk             ;
;  D[3]     ; clk        ; 2.059  ; 1.892  ; Rise       ; clk             ;
;  D[4]     ; clk        ; 1.965  ; 1.953  ; Rise       ; clk             ;
;  D[5]     ; clk        ; 2.614  ; 2.637  ; Rise       ; clk             ;
;  D[6]     ; clk        ; 2.549  ; 2.477  ; Rise       ; clk             ;
;  D[7]     ; clk        ; 1.870  ; 1.778  ; Rise       ; clk             ;
; D[*]      ; clr        ; 0.673  ; 0.652  ; Fall       ; clr             ;
;  D[0]     ; clr        ; -0.373 ; -0.384 ; Fall       ; clr             ;
;  D[1]     ; clr        ; -0.523 ; -0.611 ; Fall       ; clr             ;
;  D[2]     ; clr        ; -0.590 ; -0.603 ; Fall       ; clr             ;
;  D[3]     ; clr        ; -0.449 ; -0.474 ; Fall       ; clr             ;
;  D[4]     ; clr        ; 0.099  ; 0.138  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.325  ; 0.372  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.673  ; 0.652  ; Fall       ; clr             ;
;  D[7]     ; clr        ; -0.005 ; -0.046 ; Fall       ; clr             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 9.621 ; 9.749 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 9.377 ; 9.574 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 8.869 ; 8.935 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 9.351 ; 9.506 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 9.621 ; 9.749 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 8.930 ; 9.027 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 9.457 ; 9.531 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 9.452 ; 9.434 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 9.444 ; 9.400 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 7.163 ; 7.298 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 7.163 ; 7.298 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 6.628 ; 6.625 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 6.745 ; 6.814 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 6.911 ; 6.990 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 6.590 ; 6.659 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 6.960 ; 6.985 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 6.592 ; 6.572 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 6.506 ; 6.508 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 8.209 ; 8.289 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 7.330 ; 7.518 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 6.794 ; 6.840 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 8.209 ; 8.289 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 7.146 ; 7.235 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 7.542 ; 7.578 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 7.149 ; 7.243 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 7.204 ; 7.239 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 6.862 ; 6.892 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 8.377 ; 8.425 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 8.846 ; 9.017 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 8.377 ; 8.425 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 8.798 ; 8.882 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 9.008 ; 9.170 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 8.435 ; 8.514 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 8.870 ; 8.982 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 8.823 ; 8.819 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 8.814 ; 8.793 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 5.937 ; 6.082 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 6.683 ; 6.826 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 6.205 ; 6.214 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 6.175 ; 6.383 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 6.457 ; 6.541 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 6.016 ; 6.224 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 6.486 ; 6.520 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 6.127 ; 6.127 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 5.937 ; 6.082 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 5.937 ; 6.082 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 6.683 ; 6.826 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 6.205 ; 6.214 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 6.175 ; 6.383 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 6.457 ; 6.541 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 6.016 ; 6.224 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 6.486 ; 6.520 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 6.127 ; 6.127 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 5.937 ; 6.082 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 6.833 ;    ;    ; 7.059 ;
; D[1]       ; DOUT[1]     ; 6.852 ;    ;    ; 6.978 ;
; D[2]       ; DOUT[2]     ; 7.234 ;    ;    ; 7.332 ;
; D[3]       ; DOUT[3]     ; 7.053 ;    ;    ; 7.193 ;
; D[4]       ; DOUT[4]     ; 6.318 ;    ;    ; 6.404 ;
; D[5]       ; DOUT[5]     ; 6.647 ;    ;    ; 6.656 ;
; D[6]       ; DOUT[6]     ; 5.433 ;    ;    ; 5.664 ;
; D[7]       ; DOUT[7]     ; 6.341 ;    ;    ; 6.432 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 6.455 ;    ;    ; 6.693 ;
; D[1]       ; DOUT[1]     ; 6.453 ;    ;    ; 6.587 ;
; D[2]       ; DOUT[2]     ; 6.796 ;    ;    ; 6.911 ;
; D[3]       ; DOUT[3]     ; 6.630 ;    ;    ; 6.777 ;
; D[4]       ; DOUT[4]     ; 5.981 ;    ;    ; 6.090 ;
; D[5]       ; DOUT[5]     ; 6.251 ;    ;    ; 6.276 ;
; D[6]       ; DOUT[6]     ; 5.166 ;    ;    ; 5.406 ;
; D[7]       ; DOUT[7]     ; 6.002 ;    ;    ; 6.114 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1100mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.180 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.656 ; -3.790           ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1100mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.201 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1100mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.797 ; -6.252              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -0.724 ; -8.831                          ;
; clr   ; 0.341  ; 0.000                           ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; clk        ; -0.872 ; -0.734 ; Rise       ; clk             ;
;  D[0]     ; clk        ; -1.150 ; -1.003 ; Rise       ; clk             ;
;  D[1]     ; clk        ; -1.194 ; -0.983 ; Rise       ; clk             ;
;  D[2]     ; clk        ; -0.872 ; -0.734 ; Rise       ; clk             ;
;  D[3]     ; clk        ; -1.295 ; -1.152 ; Rise       ; clk             ;
;  D[4]     ; clk        ; -1.189 ; -1.122 ; Rise       ; clk             ;
;  D[5]     ; clk        ; -2.085 ; -2.038 ; Rise       ; clk             ;
;  D[6]     ; clk        ; -1.887 ; -1.735 ; Rise       ; clk             ;
;  D[7]     ; clk        ; -1.101 ; -0.923 ; Rise       ; clk             ;
; D[*]      ; clr        ; 1.937  ; 2.034  ; Fall       ; clr             ;
;  D[0]     ; clr        ; 1.937  ; 1.995  ; Fall       ; clr             ;
;  D[1]     ; clr        ; 1.902  ; 2.034  ; Fall       ; clr             ;
;  D[2]     ; clr        ; 1.825  ; 1.874  ; Fall       ; clr             ;
;  D[3]     ; clr        ; 1.709  ; 1.771  ; Fall       ; clr             ;
;  D[4]     ; clr        ; 1.185  ; 1.176  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.910  ; 0.874  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.564  ; 0.626  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 1.275  ; 1.364  ; Fall       ; clr             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; clk        ; 2.681  ; 2.656  ; Rise       ; clk             ;
;  D[0]     ; clk        ; 1.919  ; 1.790  ; Rise       ; clk             ;
;  D[1]     ; clk        ; 2.023  ; 1.747  ; Rise       ; clk             ;
;  D[2]     ; clk        ; 1.643  ; 1.525  ; Rise       ; clk             ;
;  D[3]     ; clk        ; 2.113  ; 1.901  ; Rise       ; clk             ;
;  D[4]     ; clk        ; 1.974  ; 1.901  ; Rise       ; clk             ;
;  D[5]     ; clk        ; 2.681  ; 2.656  ; Rise       ; clk             ;
;  D[6]     ; clk        ; 2.592  ; 2.459  ; Rise       ; clk             ;
;  D[7]     ; clk        ; 1.870  ; 1.714  ; Rise       ; clk             ;
; D[*]      ; clr        ; 0.748  ; 0.678  ; Fall       ; clr             ;
;  D[0]     ; clr        ; -0.394 ; -0.461 ; Fall       ; clr             ;
;  D[1]     ; clr        ; -0.551 ; -0.695 ; Fall       ; clr             ;
;  D[2]     ; clr        ; -0.656 ; -0.712 ; Fall       ; clr             ;
;  D[3]     ; clr        ; -0.462 ; -0.542 ; Fall       ; clr             ;
;  D[4]     ; clr        ; 0.141  ; 0.131  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.353  ; 0.363  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.748  ; 0.678  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 0.028  ; -0.066 ; Fall       ; clr             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 9.426 ; 9.612 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 9.171 ; 9.428 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 8.695 ; 8.769 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 9.169 ; 9.382 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 9.426 ; 9.612 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 8.766 ; 8.860 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 9.282 ; 9.417 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 9.334 ; 9.323 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 9.357 ; 9.329 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 7.068 ; 7.255 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 7.068 ; 7.255 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 6.563 ; 6.556 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 6.547 ; 6.743 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 6.804 ; 6.931 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 6.426 ; 6.576 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 6.846 ; 6.922 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 6.527 ; 6.513 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 6.322 ; 6.433 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 8.015 ; 8.136 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 7.163 ; 7.419 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 6.666 ; 6.720 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 8.015 ; 8.136 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 6.854 ; 7.116 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 7.516 ; 7.543 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 6.971 ; 7.127 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 7.105 ; 7.161 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 6.727 ; 6.782 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 8.253 ; 8.307 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 8.686 ; 8.910 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 8.253 ; 8.307 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 8.640 ; 8.775 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 8.872 ; 9.096 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 8.304 ; 8.379 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 8.739 ; 8.916 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 8.756 ; 8.762 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 8.739 ; 8.741 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 5.743 ; 5.946 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 6.526 ; 6.721 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 6.084 ; 6.091 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 5.962 ; 6.242 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 6.297 ; 6.425 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 5.839 ; 6.077 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 6.323 ; 6.404 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 6.002 ; 6.011 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 5.743 ; 5.946 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 5.743 ; 5.946 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 6.526 ; 6.721 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 6.084 ; 6.091 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 5.962 ; 6.242 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 6.297 ; 6.425 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 5.839 ; 6.077 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 6.323 ; 6.404 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 6.002 ; 6.011 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 5.743 ; 5.946 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 6.596 ;    ;    ; 6.952 ;
; D[1]       ; DOUT[1]     ; 6.733 ;    ;    ; 6.924 ;
; D[2]       ; DOUT[2]     ; 7.124 ;    ;    ; 7.321 ;
; D[3]       ; DOUT[3]     ; 6.879 ;    ;    ; 7.133 ;
; D[4]       ; DOUT[4]     ; 6.115 ;    ;    ; 6.269 ;
; D[5]       ; DOUT[5]     ; 6.478 ;    ;    ; 6.583 ;
; D[6]       ; DOUT[6]     ; 5.182 ;    ;    ; 5.505 ;
; D[7]       ; DOUT[7]     ; 6.127 ;    ;    ; 6.315 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 6.235 ;    ;    ; 6.592 ;
; D[1]       ; DOUT[1]     ; 6.344 ;    ;    ; 6.539 ;
; D[2]       ; DOUT[2]     ; 6.691 ;    ;    ; 6.900 ;
; D[3]       ; DOUT[3]     ; 6.469 ;    ;    ; 6.721 ;
; D[4]       ; DOUT[4]     ; 5.793 ;    ;    ; 5.965 ;
; D[5]       ; DOUT[5]     ; 6.095 ;    ;    ; 6.210 ;
; D[6]       ; DOUT[6]     ; 4.931 ;    ;    ; 5.253 ;
; D[7]       ; DOUT[7]     ; 5.803 ;    ;    ; 6.007 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.531 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.244 ; -1.605           ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1100mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.506 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1100mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.048 ; -8.272              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -0.105 ; -0.825                          ;
; clr   ; 0.015  ; 0.000                           ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; clk        ; -1.126 ; -0.611 ; Rise       ; clk             ;
;  D[0]     ; clk        ; -1.224 ; -0.746 ; Rise       ; clk             ;
;  D[1]     ; clk        ; -1.126 ; -0.611 ; Rise       ; clk             ;
;  D[2]     ; clk        ; -1.140 ; -0.655 ; Rise       ; clk             ;
;  D[3]     ; clk        ; -1.196 ; -0.712 ; Rise       ; clk             ;
;  D[4]     ; clk        ; -1.244 ; -0.786 ; Rise       ; clk             ;
;  D[5]     ; clk        ; -1.539 ; -1.102 ; Rise       ; clk             ;
;  D[6]     ; clk        ; -1.538 ; -1.064 ; Rise       ; clk             ;
;  D[7]     ; clk        ; -1.176 ; -0.686 ; Rise       ; clk             ;
; D[*]      ; clr        ; 0.339  ; 0.834  ; Fall       ; clr             ;
;  D[0]     ; clr        ; 0.215  ; 0.679  ; Fall       ; clr             ;
;  D[1]     ; clr        ; 0.339  ; 0.834  ; Fall       ; clr             ;
;  D[2]     ; clr        ; 0.181  ; 0.652  ; Fall       ; clr             ;
;  D[3]     ; clr        ; 0.223  ; 0.689  ; Fall       ; clr             ;
;  D[4]     ; clr        ; -0.057 ; 0.388  ; Fall       ; clr             ;
;  D[5]     ; clr        ; -0.166 ; 0.253  ; Fall       ; clr             ;
;  D[6]     ; clr        ; -0.301 ; 0.158  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 0.019  ; 0.495  ; Fall       ; clr             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; D[*]      ; clk        ; 1.791 ; 1.343  ; Rise       ; clk             ;
;  D[0]     ; clk        ; 1.500 ; 1.030  ; Rise       ; clk             ;
;  D[1]     ; clk        ; 1.421 ; 0.908  ; Rise       ; clk             ;
;  D[2]     ; clk        ; 1.417 ; 0.939  ; Rise       ; clk             ;
;  D[3]     ; clk        ; 1.484 ; 1.000  ; Rise       ; clk             ;
;  D[4]     ; clk        ; 1.520 ; 1.067  ; Rise       ; clk             ;
;  D[5]     ; clk        ; 1.774 ; 1.343  ; Rise       ; clk             ;
;  D[6]     ; clk        ; 1.791 ; 1.325  ; Rise       ; clk             ;
;  D[7]     ; clk        ; 1.453 ; 0.971  ; Rise       ; clk             ;
; D[*]      ; clr        ; 0.767 ; 0.312  ; Fall       ; clr             ;
;  D[0]     ; clr        ; 0.285 ; -0.174 ; Fall       ; clr             ;
;  D[1]     ; clr        ; 0.152 ; -0.337 ; Fall       ; clr             ;
;  D[2]     ; clr        ; 0.219 ; -0.248 ; Fall       ; clr             ;
;  D[3]     ; clr        ; 0.206 ; -0.256 ; Fall       ; clr             ;
;  D[4]     ; clr        ; 0.501 ; 0.059  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.594 ; 0.175  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.767 ; 0.312  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 0.424 ; -0.047 ; Fall       ; clr             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 4.861 ; 5.006 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 4.861 ; 5.006 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 4.596 ; 4.664 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 4.823 ; 4.941 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 4.845 ; 4.986 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 4.626 ; 4.702 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 4.776 ; 4.886 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 4.758 ; 4.811 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 4.790 ; 4.831 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 3.651 ; 3.781 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 3.651 ; 3.781 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 3.370 ; 3.422 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 3.459 ; 3.573 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 3.463 ; 3.581 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 3.414 ; 3.501 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 3.512 ; 3.614 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 3.385 ; 3.439 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 3.380 ; 3.450 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 4.262 ; 4.360 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 3.728 ; 3.876 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 3.448 ; 3.513 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 4.262 ; 4.360 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 3.541 ; 3.684 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 3.759 ; 3.821 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 3.598 ; 3.715 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 3.610 ; 3.696 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 3.534 ; 3.592 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 4.449 ; 4.509 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 4.699 ; 4.833 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 4.449 ; 4.509 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 4.650 ; 4.741 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 4.669 ; 4.785 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 4.477 ; 4.546 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 4.596 ; 4.712 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 4.571 ; 4.626 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 4.601 ; 4.643 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 2.772 ; 2.842 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 3.055 ; 3.182 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 2.797 ; 2.848 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 2.857 ; 2.979 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 2.878 ; 2.992 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 2.801 ; 2.897 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 2.914 ; 3.012 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 2.787 ; 2.842 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 2.772 ; 2.852 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 2.772 ; 2.842 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 3.055 ; 3.182 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 2.797 ; 2.848 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 2.857 ; 2.979 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 2.878 ; 2.992 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 2.801 ; 2.897 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 2.914 ; 3.012 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 2.787 ; 2.842 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 2.772 ; 2.852 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 3.146 ;    ;    ; 3.751 ;
; D[1]       ; DOUT[1]     ; 3.126 ;    ;    ; 3.683 ;
; D[2]       ; DOUT[2]     ; 3.238 ;    ;    ; 3.812 ;
; D[3]       ; DOUT[3]     ; 3.160 ;    ;    ; 3.755 ;
; D[4]       ; DOUT[4]     ; 2.881 ;    ;    ; 3.404 ;
; D[5]       ; DOUT[5]     ; 2.924 ;    ;    ; 3.456 ;
; D[6]       ; DOUT[6]     ; 2.477 ;    ;    ; 3.050 ;
; D[7]       ; DOUT[7]     ; 2.932 ;    ;    ; 3.462 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 3.022 ;    ;    ; 3.623 ;
; D[1]       ; DOUT[1]     ; 3.001 ;    ;    ; 3.550 ;
; D[2]       ; DOUT[2]     ; 3.104 ;    ;    ; 3.669 ;
; D[3]       ; DOUT[3]     ; 3.028 ;    ;    ; 3.614 ;
; D[4]       ; DOUT[4]     ; 2.775 ;    ;    ; 3.299 ;
; D[5]       ; DOUT[5]     ; 2.803 ;    ;    ; 3.330 ;
; D[6]       ; DOUT[6]     ; 2.392 ;    ;    ; 2.963 ;
; D[7]       ; DOUT[7]     ; 2.825 ;    ;    ; 3.354 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+-------+--------+----------+---------+---------------------+
; Clock            ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack ; 0.180 ; -0.656 ; 0.182    ; -1.048  ; -0.724              ;
;  clk             ; 0.180 ; -0.656 ; 0.182    ; -1.048  ; -0.724              ;
;  clr             ; N/A   ; N/A    ; N/A      ; N/A     ; 0.015               ;
; Design-wide TNS  ; 0.0   ; -3.79  ; 0.0      ; -8.272  ; -8.861              ;
;  clk             ; 0.000 ; -3.790 ; 0.000    ; -8.272  ; -8.861              ;
;  clr             ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; clk        ; -0.872 ; -0.611 ; Rise       ; clk             ;
;  D[0]     ; clk        ; -1.138 ; -0.746 ; Rise       ; clk             ;
;  D[1]     ; clk        ; -1.126 ; -0.611 ; Rise       ; clk             ;
;  D[2]     ; clk        ; -0.872 ; -0.655 ; Rise       ; clk             ;
;  D[3]     ; clk        ; -1.196 ; -0.712 ; Rise       ; clk             ;
;  D[4]     ; clk        ; -1.176 ; -0.786 ; Rise       ; clk             ;
;  D[5]     ; clk        ; -1.539 ; -1.102 ; Rise       ; clk             ;
;  D[6]     ; clk        ; -1.538 ; -1.064 ; Rise       ; clk             ;
;  D[7]     ; clk        ; -1.094 ; -0.686 ; Rise       ; clk             ;
; D[*]      ; clr        ; 1.937  ; 2.034  ; Fall       ; clr             ;
;  D[0]     ; clr        ; 1.937  ; 1.995  ; Fall       ; clr             ;
;  D[1]     ; clr        ; 1.902  ; 2.034  ; Fall       ; clr             ;
;  D[2]     ; clr        ; 1.830  ; 1.874  ; Fall       ; clr             ;
;  D[3]     ; clr        ; 1.709  ; 1.771  ; Fall       ; clr             ;
;  D[4]     ; clr        ; 1.203  ; 1.176  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.919  ; 0.874  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.636  ; 0.644  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 1.284  ; 1.364  ; Fall       ; clr             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; D[*]      ; clk        ; 2.681 ; 2.656  ; Rise       ; clk             ;
;  D[0]     ; clk        ; 1.919 ; 1.853  ; Rise       ; clk             ;
;  D[1]     ; clk        ; 2.023 ; 1.749  ; Rise       ; clk             ;
;  D[2]     ; clk        ; 1.682 ; 1.618  ; Rise       ; clk             ;
;  D[3]     ; clk        ; 2.113 ; 1.901  ; Rise       ; clk             ;
;  D[4]     ; clk        ; 1.974 ; 1.953  ; Rise       ; clk             ;
;  D[5]     ; clk        ; 2.681 ; 2.656  ; Rise       ; clk             ;
;  D[6]     ; clk        ; 2.592 ; 2.477  ; Rise       ; clk             ;
;  D[7]     ; clk        ; 1.870 ; 1.778  ; Rise       ; clk             ;
; D[*]      ; clr        ; 0.767 ; 0.678  ; Fall       ; clr             ;
;  D[0]     ; clr        ; 0.285 ; -0.174 ; Fall       ; clr             ;
;  D[1]     ; clr        ; 0.152 ; -0.337 ; Fall       ; clr             ;
;  D[2]     ; clr        ; 0.219 ; -0.248 ; Fall       ; clr             ;
;  D[3]     ; clr        ; 0.206 ; -0.256 ; Fall       ; clr             ;
;  D[4]     ; clr        ; 0.501 ; 0.138  ; Fall       ; clr             ;
;  D[5]     ; clr        ; 0.594 ; 0.372  ; Fall       ; clr             ;
;  D[6]     ; clr        ; 0.767 ; 0.678  ; Fall       ; clr             ;
;  D[7]     ; clr        ; 0.424 ; -0.046 ; Fall       ; clr             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 9.621 ; 9.749 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 9.377 ; 9.574 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 8.869 ; 8.935 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 9.351 ; 9.506 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 9.621 ; 9.749 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 8.930 ; 9.027 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 9.457 ; 9.531 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 9.452 ; 9.434 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 9.444 ; 9.400 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 7.163 ; 7.298 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 7.163 ; 7.298 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 6.628 ; 6.625 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 6.745 ; 6.814 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 6.911 ; 6.990 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 6.590 ; 6.659 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 6.960 ; 6.985 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 6.592 ; 6.572 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 6.506 ; 6.508 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 8.209 ; 8.289 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 7.330 ; 7.518 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 6.794 ; 6.840 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 8.209 ; 8.289 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 7.146 ; 7.235 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 7.542 ; 7.578 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 7.149 ; 7.243 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 7.204 ; 7.239 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 6.862 ; 6.892 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; clk        ; 4.449 ; 4.509 ; Rise       ; clk             ;
;  DOUT[0]  ; clk        ; 4.699 ; 4.833 ; Rise       ; clk             ;
;  DOUT[1]  ; clk        ; 4.449 ; 4.509 ; Rise       ; clk             ;
;  DOUT[2]  ; clk        ; 4.650 ; 4.741 ; Rise       ; clk             ;
;  DOUT[3]  ; clk        ; 4.669 ; 4.785 ; Rise       ; clk             ;
;  DOUT[4]  ; clk        ; 4.477 ; 4.546 ; Rise       ; clk             ;
;  DOUT[5]  ; clk        ; 4.596 ; 4.712 ; Rise       ; clk             ;
;  DOUT[6]  ; clk        ; 4.571 ; 4.626 ; Rise       ; clk             ;
;  DOUT[7]  ; clk        ; 4.601 ; 4.643 ; Rise       ; clk             ;
; DOUT[*]   ; clr        ; 2.772 ; 2.842 ; Rise       ; clr             ;
;  DOUT[0]  ; clr        ; 3.055 ; 3.182 ; Rise       ; clr             ;
;  DOUT[1]  ; clr        ; 2.797 ; 2.848 ; Rise       ; clr             ;
;  DOUT[2]  ; clr        ; 2.857 ; 2.979 ; Rise       ; clr             ;
;  DOUT[3]  ; clr        ; 2.878 ; 2.992 ; Rise       ; clr             ;
;  DOUT[4]  ; clr        ; 2.801 ; 2.897 ; Rise       ; clr             ;
;  DOUT[5]  ; clr        ; 2.914 ; 3.012 ; Rise       ; clr             ;
;  DOUT[6]  ; clr        ; 2.787 ; 2.842 ; Rise       ; clr             ;
;  DOUT[7]  ; clr        ; 2.772 ; 2.852 ; Rise       ; clr             ;
; DOUT[*]   ; clr        ; 2.772 ; 2.842 ; Fall       ; clr             ;
;  DOUT[0]  ; clr        ; 3.055 ; 3.182 ; Fall       ; clr             ;
;  DOUT[1]  ; clr        ; 2.797 ; 2.848 ; Fall       ; clr             ;
;  DOUT[2]  ; clr        ; 2.857 ; 2.979 ; Fall       ; clr             ;
;  DOUT[3]  ; clr        ; 2.878 ; 2.992 ; Fall       ; clr             ;
;  DOUT[4]  ; clr        ; 2.801 ; 2.897 ; Fall       ; clr             ;
;  DOUT[5]  ; clr        ; 2.914 ; 3.012 ; Fall       ; clr             ;
;  DOUT[6]  ; clr        ; 2.787 ; 2.842 ; Fall       ; clr             ;
;  DOUT[7]  ; clr        ; 2.772 ; 2.852 ; Fall       ; clr             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 6.833 ;    ;    ; 7.059 ;
; D[1]       ; DOUT[1]     ; 6.852 ;    ;    ; 6.978 ;
; D[2]       ; DOUT[2]     ; 7.234 ;    ;    ; 7.332 ;
; D[3]       ; DOUT[3]     ; 7.053 ;    ;    ; 7.193 ;
; D[4]       ; DOUT[4]     ; 6.318 ;    ;    ; 6.404 ;
; D[5]       ; DOUT[5]     ; 6.647 ;    ;    ; 6.656 ;
; D[6]       ; DOUT[6]     ; 5.433 ;    ;    ; 5.664 ;
; D[7]       ; DOUT[7]     ; 6.341 ;    ;    ; 6.432 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; D[0]       ; DOUT[0]     ; 3.022 ;    ;    ; 3.623 ;
; D[1]       ; DOUT[1]     ; 3.001 ;    ;    ; 3.550 ;
; D[2]       ; DOUT[2]     ; 3.104 ;    ;    ; 3.669 ;
; D[3]       ; DOUT[3]     ; 3.028 ;    ;    ; 3.614 ;
; D[4]       ; DOUT[4]     ; 2.775 ;    ;    ; 3.299 ;
; D[5]       ; DOUT[5]     ; 2.803 ;    ;    ; 3.330 ;
; D[6]       ; DOUT[6]     ; 2.392 ;    ;    ; 2.963 ;
; D[7]       ; DOUT[7]     ; 2.825 ;    ;    ; 3.354 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin     ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DOUT[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; clr  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.0441 V           ; 0.165 V                              ; 0.093 V                              ; 4.45e-10 s                  ; 4.29e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.0441 V          ; 0.165 V                             ; 0.093 V                             ; 4.45e-10 s                 ; 4.29e-10 s                 ; No                        ; Yes                       ;
; DOUT[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.0441 V           ; 0.165 V                              ; 0.093 V                              ; 4.45e-10 s                  ; 4.29e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.0441 V          ; 0.165 V                             ; 0.093 V                             ; 4.45e-10 s                 ; 4.29e-10 s                 ; No                        ; Yes                       ;
; DOUT[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.0441 V           ; 0.166 V                              ; 0.093 V                              ; 4.44e-10 s                  ; 4.29e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.0441 V          ; 0.166 V                             ; 0.093 V                             ; 4.44e-10 s                 ; 4.29e-10 s                 ; No                        ; Yes                       ;
; DOUT[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.044 V            ; 0.171 V                              ; 0.094 V                              ; 4.48e-10 s                  ; 4.36e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.044 V           ; 0.171 V                             ; 0.094 V                             ; 4.48e-10 s                 ; 4.36e-10 s                 ; No                        ; Yes                       ;
; DOUT[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.0441 V           ; 0.165 V                              ; 0.093 V                              ; 4.45e-10 s                  ; 4.29e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.0441 V          ; 0.165 V                             ; 0.093 V                             ; 4.45e-10 s                 ; 4.29e-10 s                 ; No                        ; Yes                       ;
; DOUT[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.043 V            ; 0.169 V                              ; 0.096 V                              ; 4.48e-10 s                  ; 4.36e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.043 V           ; 0.169 V                             ; 0.096 V                             ; 4.48e-10 s                 ; 4.36e-10 s                 ; No                        ; Yes                       ;
; DOUT[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.043 V            ; 0.169 V                              ; 0.096 V                              ; 4.48e-10 s                  ; 4.36e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.043 V           ; 0.169 V                             ; 0.096 V                             ; 4.48e-10 s                 ; 4.36e-10 s                 ; No                        ; Yes                       ;
; DOUT[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-08 V                   ; 2.4 V               ; -0.0441 V           ; 0.166 V                              ; 0.093 V                              ; 4.44e-10 s                  ; 4.29e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.67e-08 V                  ; 2.4 V              ; -0.0441 V          ; 0.166 V                             ; 0.093 V                             ; 4.44e-10 s                 ; 4.29e-10 s                 ; No                        ; Yes                       ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.0308 V           ; 0.195 V                              ; 0.151 V                              ; 4.64e-10 s                  ; 4.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.0308 V          ; 0.195 V                             ; 0.151 V                             ; 4.64e-10 s                 ; 4.71e-10 s                 ; No                        ; Yes                       ;
; DOUT[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.0308 V           ; 0.195 V                              ; 0.151 V                              ; 4.64e-10 s                  ; 4.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.0308 V          ; 0.195 V                             ; 0.151 V                             ; 4.64e-10 s                 ; 4.71e-10 s                 ; No                        ; Yes                       ;
; DOUT[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.0305 V           ; 0.192 V                              ; 0.15 V                               ; 4.65e-10 s                  ; 4.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.0305 V          ; 0.192 V                             ; 0.15 V                              ; 4.65e-10 s                 ; 4.71e-10 s                 ; No                        ; Yes                       ;
; DOUT[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.0299 V           ; 0.203 V                              ; 0.161 V                              ; 4.69e-10 s                  ; 4.79e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.0299 V          ; 0.203 V                             ; 0.161 V                             ; 4.69e-10 s                 ; 4.79e-10 s                 ; No                        ; Yes                       ;
; DOUT[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.0308 V           ; 0.195 V                              ; 0.151 V                              ; 4.64e-10 s                  ; 4.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.0308 V          ; 0.195 V                             ; 0.151 V                             ; 4.64e-10 s                 ; 4.71e-10 s                 ; No                        ; Yes                       ;
; DOUT[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.03 V             ; 0.202 V                              ; 0.161 V                              ; 4.69e-10 s                  ; 4.79e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.03 V            ; 0.202 V                             ; 0.161 V                             ; 4.69e-10 s                 ; 4.79e-10 s                 ; No                        ; Yes                       ;
; DOUT[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.03 V             ; 0.202 V                              ; 0.161 V                              ; 4.69e-10 s                  ; 4.79e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.03 V            ; 0.202 V                             ; 0.161 V                             ; 4.69e-10 s                 ; 4.79e-10 s                 ; No                        ; Yes                       ;
; DOUT[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.99e-06 V                   ; 2.38 V              ; -0.0305 V           ; 0.192 V                              ; 0.15 V                               ; 4.65e-10 s                  ; 4.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.99e-06 V                  ; 2.38 V             ; -0.0305 V          ; 0.192 V                             ; 0.15 V                              ; 4.65e-10 s                 ; 4.71e-10 s                 ; No                        ; Yes                       ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.126 V            ; 0.275 V                              ; 0.235 V                              ; 2.67e-10 s                  ; 2.62e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.126 V           ; 0.275 V                             ; 0.235 V                             ; 2.67e-10 s                 ; 2.62e-10 s                 ; No                        ; Yes                       ;
; DOUT[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.126 V            ; 0.275 V                              ; 0.235 V                              ; 2.67e-10 s                  ; 2.62e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.126 V           ; 0.275 V                             ; 0.235 V                             ; 2.67e-10 s                 ; 2.62e-10 s                 ; No                        ; Yes                       ;
; DOUT[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.122 V            ; 0.275 V                              ; 0.234 V                              ; 2.67e-10 s                  ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.122 V           ; 0.275 V                             ; 0.234 V                             ; 2.67e-10 s                 ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.12 V             ; 0.282 V                              ; 0.242 V                              ; 2.7e-10 s                   ; 2.67e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.12 V            ; 0.282 V                             ; 0.242 V                             ; 2.7e-10 s                  ; 2.67e-10 s                 ; No                        ; Yes                       ;
; DOUT[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.126 V            ; 0.275 V                              ; 0.235 V                              ; 2.67e-10 s                  ; 2.62e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.126 V           ; 0.275 V                             ; 0.235 V                             ; 2.67e-10 s                 ; 2.62e-10 s                 ; No                        ; Yes                       ;
; DOUT[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.119 V            ; 0.284 V                              ; 0.244 V                              ; 2.7e-10 s                   ; 2.67e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.119 V           ; 0.284 V                             ; 0.244 V                             ; 2.7e-10 s                  ; 2.67e-10 s                 ; No                        ; Yes                       ;
; DOUT[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.119 V            ; 0.284 V                              ; 0.244 V                              ; 2.7e-10 s                   ; 2.67e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.119 V           ; 0.284 V                             ; 0.244 V                             ; 2.7e-10 s                  ; 2.67e-10 s                 ; No                        ; Yes                       ;
; DOUT[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.36e-06 V                   ; 2.89 V              ; -0.122 V            ; 0.275 V                              ; 0.234 V                              ; 2.67e-10 s                  ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 3.36e-06 V                  ; 2.89 V             ; -0.122 V           ; 0.275 V                             ; 0.234 V                             ; 2.67e-10 s                 ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clr        ; clk      ; 0        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clr        ; clk      ; 0        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clr        ; clk      ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clr        ; clk      ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sun Nov 12 17:55:24 2017
Info: Command: quartus_sta register_8bit -c register_8bit
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'register_8bit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clr clr
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.214         0.000 clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.496        -3.109 clk 
Info (332146): Worst-case recovery slack is 0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.182         0.000 clk 
Info (332146): Worst-case removal slack is -0.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.596        -4.650 clk 
Info (332146): Worst-case minimum pulse width slack is -0.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.724        -8.861 clk 
    Info (332119):     0.417         0.000 clr 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7C7F23C8 are preliminary
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.180         0.000 clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.656        -3.790 clk 
Info (332146): Worst-case recovery slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk 
Info (332146): Worst-case removal slack is -0.797
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.797        -6.252 clk 
Info (332146): Worst-case minimum pulse width slack is -0.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.724        -8.831 clk 
    Info (332119):     0.341         0.000 clr 
Info: Analyzing Fast 1100mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.531         0.000 clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.244        -1.605 clk 
Info (332146): Worst-case recovery slack is 0.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.506         0.000 clk 
Info (332146): Worst-case removal slack is -1.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.048        -8.272 clk 
Info (332146): Worst-case minimum pulse width slack is -0.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.105        -0.825 clk 
    Info (332119):     0.015         0.000 clr 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 2878 megabytes
    Info: Processing ended: Sun Nov 12 17:55:58 2017
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:24


