<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sparc_exu_rml_inc3.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_rml_inc3.v</a>
time_elapsed: 0.004s
ram usage: 9552 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sparc_exu_rml_inc3 <a href="../../../../third_party/tests/utd-sv/sparc_exu_rml_inc3.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_rml_inc3.v</a>
entity @sparc_exu_rml_inc3 (i3$ %din, i1$ %inc) -&gt; (i3$ %dout) {
    %0 = const i32 2
    %1 = const i3 0
    %2 = sig i3 %1
    %3 = shr i3$ %dout, i3$ %2, i32 %0
    %4 = exts i1$, i3$ %3, 0, 1
    %din1 = prb i3$ %din
    %5 = const i32 2
    %6 = const i3 0
    %7 = shr i3 %din1, i3 %6, i32 %5
    %8 = exts i1, i3 %7, 0, 1
    %9 = not i1 %8
    %din2 = prb i3$ %din
    %10 = const i32 1
    %11 = const i3 0
    %12 = shr i3 %din2, i3 %11, i32 %10
    %13 = exts i1, i3 %12, 0, 1
    %14 = not i1 %13
    %15 = and i1 %9, %14
    %din3 = prb i3$ %din
    %16 = const i32 0
    %17 = const i3 0
    %18 = shr i3 %din3, i3 %17, i32 %16
    %19 = exts i1, i3 %18, 0, 1
    %20 = not i1 %19
    %21 = and i1 %15, %20
    %inc1 = prb i1$ %inc
    %22 = not i1 %inc1
    %23 = and i1 %21, %22
    %din4 = prb i3$ %din
    %24 = const i32 2
    %25 = const i3 0
    %26 = shr i3 %din4, i3 %25, i32 %24
    %27 = exts i1, i3 %26, 0, 1
    %28 = not i1 %27
    %din5 = prb i3$ %din
    %29 = const i32 1
    %30 = const i3 0
    %31 = shr i3 %din5, i3 %30, i32 %29
    %32 = exts i1, i3 %31, 0, 1
    %33 = and i1 %28, %32
    %din6 = prb i3$ %din
    %34 = const i32 0
    %35 = const i3 0
    %36 = shr i3 %din6, i3 %35, i32 %34
    %37 = exts i1, i3 %36, 0, 1
    %38 = and i1 %33, %37
    %inc2 = prb i1$ %inc
    %39 = and i1 %38, %inc2
    %40 = or i1 %23, %39
    %din7 = prb i3$ %din
    %41 = const i32 2
    %42 = const i3 0
    %43 = shr i3 %din7, i3 %42, i32 %41
    %44 = exts i1, i3 %43, 0, 1
    %din8 = prb i3$ %din
    %45 = const i32 1
    %46 = const i3 0
    %47 = shr i3 %din8, i3 %46, i32 %45
    %48 = exts i1, i3 %47, 0, 1
    %49 = and i1 %44, %48
    %din9 = prb i3$ %din
    %50 = const i32 0
    %51 = const i3 0
    %52 = shr i3 %din9, i3 %51, i32 %50
    %53 = exts i1, i3 %52, 0, 1
    %54 = not i1 %53
    %55 = and i1 %49, %54
    %56 = or i1 %40, %55
    %din10 = prb i3$ %din
    %57 = const i32 2
    %58 = const i3 0
    %59 = shr i3 %din10, i3 %58, i32 %57
    %60 = exts i1, i3 %59, 0, 1
    %din11 = prb i3$ %din
    %61 = const i32 1
    %62 = const i3 0
    %63 = shr i3 %din11, i3 %62, i32 %61
    %64 = exts i1, i3 %63, 0, 1
    %65 = not i1 %64
    %66 = and i1 %60, %65
    %inc3 = prb i1$ %inc
    %67 = and i1 %66, %inc3
    %68 = or i1 %56, %67
    %din12 = prb i3$ %din
    %69 = const i32 2
    %70 = const i3 0
    %71 = shr i3 %din12, i3 %70, i32 %69
    %72 = exts i1, i3 %71, 0, 1
    %din13 = prb i3$ %din
    %73 = const i32 0
    %74 = const i3 0
    %75 = shr i3 %din13, i3 %74, i32 %73
    %76 = exts i1, i3 %75, 0, 1
    %77 = and i1 %72, %76
    %inc4 = prb i1$ %inc
    %78 = not i1 %inc4
    %79 = and i1 %77, %78
    %80 = or i1 %68, %79
    %81 = const time 0s 1e
    drv i1$ %4, %80, %81
    %82 = const i32 1
    %83 = const i3 0
    %84 = sig i3 %83
    %85 = shr i3$ %dout, i3$ %84, i32 %82
    %86 = exts i1$, i3$ %85, 0, 1
    %din14 = prb i3$ %din
    %87 = const i32 1
    %88 = const i3 0
    %89 = shr i3 %din14, i3 %88, i32 %87
    %90 = exts i1, i3 %89, 0, 1
    %91 = not i1 %90
    %din15 = prb i3$ %din
    %92 = const i32 0
    %93 = const i3 0
    %94 = shr i3 %din15, i3 %93, i32 %92
    %95 = exts i1, i3 %94, 0, 1
    %96 = not i1 %95
    %97 = and i1 %91, %96
    %inc5 = prb i1$ %inc
    %98 = not i1 %inc5
    %99 = and i1 %97, %98
    %din16 = prb i3$ %din
    %100 = const i32 1
    %101 = const i3 0
    %102 = shr i3 %din16, i3 %101, i32 %100
    %103 = exts i1, i3 %102, 0, 1
    %din17 = prb i3$ %din
    %104 = const i32 0
    %105 = const i3 0
    %106 = shr i3 %din17, i3 %105, i32 %104
    %107 = exts i1, i3 %106, 0, 1
    %108 = not i1 %107
    %109 = and i1 %103, %108
    %inc6 = prb i1$ %inc
    %110 = and i1 %109, %inc6
    %111 = or i1 %99, %110
    %din18 = prb i3$ %din
    %112 = const i32 1
    %113 = const i3 0
    %114 = shr i3 %din18, i3 %113, i32 %112
    %115 = exts i1, i3 %114, 0, 1
    %116 = not i1 %115
    %din19 = prb i3$ %din
    %117 = const i32 0
    %118 = const i3 0
    %119 = shr i3 %din19, i3 %118, i32 %117
    %120 = exts i1, i3 %119, 0, 1
    %121 = and i1 %116, %120
    %inc7 = prb i1$ %inc
    %122 = and i1 %121, %inc7
    %123 = or i1 %111, %122
    %din20 = prb i3$ %din
    %124 = const i32 1
    %125 = const i3 0
    %126 = shr i3 %din20, i3 %125, i32 %124
    %127 = exts i1, i3 %126, 0, 1
    %din21 = prb i3$ %din
    %128 = const i32 0
    %129 = const i3 0
    %130 = shr i3 %din21, i3 %129, i32 %128
    %131 = exts i1, i3 %130, 0, 1
    %132 = and i1 %127, %131
    %inc8 = prb i1$ %inc
    %133 = not i1 %inc8
    %134 = and i1 %132, %133
    %135 = or i1 %123, %134
    %136 = const time 0s 1e
    drv i1$ %86, %135, %136
    %137 = const i32 0
    %138 = const i3 0
    %139 = sig i3 %138
    %140 = shr i3$ %dout, i3$ %139, i32 %137
    %141 = exts i1$, i3$ %140, 0, 1
    %din22 = prb i3$ %din
    %142 = const i32 0
    %143 = const i3 0
    %144 = shr i3 %din22, i3 %143, i32 %142
    %145 = exts i1, i3 %144, 0, 1
    %146 = not i1 %145
    %147 = const time 0s 1e
    drv i1$ %141, %146, %147
    %148 = const i3 0
    %149 = const time 0s
    drv i3$ %dout, %148, %149
}

</pre>
</body>