
GccApplication1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000004ee  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000542  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  00000542  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000574  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 000001b8  00000000  00000000  000005b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000013a6  00000000  00000000  00000768  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000919  00000000  00000000  00001b0e  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000a57  00000000  00000000  00002427  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000308  00000000  00000000  00002e80  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000005fd  00000000  00000000  00003188  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000009bd  00000000  00000000  00003785  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000158  00000000  00000000  00004142  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a0 36       	cpi	r26, 0x60	; 96
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 88 01 	call	0x310	; 0x310 <main>
  74:	0c 94 75 02 	jmp	0x4ea	; 0x4ea <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <DIO_SETPINDIR>:
  7c:	44 23       	and	r20, r20
  7e:	19 f0       	breq	.+6      	; 0x86 <DIO_SETPINDIR+0xa>
  80:	41 30       	cpi	r20, 0x01	; 1
  82:	c9 f1       	breq	.+114    	; 0xf6 <DIO_SETPINDIR+0x7a>
  84:	08 95       	ret
  86:	81 30       	cpi	r24, 0x01	; 1
  88:	91 f0       	breq	.+36     	; 0xae <DIO_SETPINDIR+0x32>
  8a:	28 f0       	brcs	.+10     	; 0x96 <DIO_SETPINDIR+0x1a>
  8c:	82 30       	cpi	r24, 0x02	; 2
  8e:	d9 f0       	breq	.+54     	; 0xc6 <DIO_SETPINDIR+0x4a>
  90:	83 30       	cpi	r24, 0x03	; 3
  92:	29 f1       	breq	.+74     	; 0xde <DIO_SETPINDIR+0x62>
  94:	08 95       	ret
  96:	2a b3       	in	r18, 0x1a	; 26
  98:	81 e0       	ldi	r24, 0x01	; 1
  9a:	90 e0       	ldi	r25, 0x00	; 0
  9c:	02 c0       	rjmp	.+4      	; 0xa2 <DIO_SETPINDIR+0x26>
  9e:	88 0f       	add	r24, r24
  a0:	99 1f       	adc	r25, r25
  a2:	6a 95       	dec	r22
  a4:	e2 f7       	brpl	.-8      	; 0x9e <DIO_SETPINDIR+0x22>
  a6:	80 95       	com	r24
  a8:	82 23       	and	r24, r18
  aa:	8a bb       	out	0x1a, r24	; 26
  ac:	08 95       	ret
  ae:	27 b3       	in	r18, 0x17	; 23
  b0:	81 e0       	ldi	r24, 0x01	; 1
  b2:	90 e0       	ldi	r25, 0x00	; 0
  b4:	02 c0       	rjmp	.+4      	; 0xba <DIO_SETPINDIR+0x3e>
  b6:	88 0f       	add	r24, r24
  b8:	99 1f       	adc	r25, r25
  ba:	6a 95       	dec	r22
  bc:	e2 f7       	brpl	.-8      	; 0xb6 <DIO_SETPINDIR+0x3a>
  be:	80 95       	com	r24
  c0:	82 23       	and	r24, r18
  c2:	87 bb       	out	0x17, r24	; 23
  c4:	08 95       	ret
  c6:	24 b3       	in	r18, 0x14	; 20
  c8:	81 e0       	ldi	r24, 0x01	; 1
  ca:	90 e0       	ldi	r25, 0x00	; 0
  cc:	02 c0       	rjmp	.+4      	; 0xd2 <DIO_SETPINDIR+0x56>
  ce:	88 0f       	add	r24, r24
  d0:	99 1f       	adc	r25, r25
  d2:	6a 95       	dec	r22
  d4:	e2 f7       	brpl	.-8      	; 0xce <DIO_SETPINDIR+0x52>
  d6:	80 95       	com	r24
  d8:	82 23       	and	r24, r18
  da:	84 bb       	out	0x14, r24	; 20
  dc:	08 95       	ret
  de:	21 b3       	in	r18, 0x11	; 17
  e0:	81 e0       	ldi	r24, 0x01	; 1
  e2:	90 e0       	ldi	r25, 0x00	; 0
  e4:	02 c0       	rjmp	.+4      	; 0xea <DIO_SETPINDIR+0x6e>
  e6:	88 0f       	add	r24, r24
  e8:	99 1f       	adc	r25, r25
  ea:	6a 95       	dec	r22
  ec:	e2 f7       	brpl	.-8      	; 0xe6 <DIO_SETPINDIR+0x6a>
  ee:	80 95       	com	r24
  f0:	82 23       	and	r24, r18
  f2:	81 bb       	out	0x11, r24	; 17
  f4:	08 95       	ret
  f6:	81 30       	cpi	r24, 0x01	; 1
  f8:	89 f0       	breq	.+34     	; 0x11c <DIO_SETPINDIR+0xa0>
  fa:	28 f0       	brcs	.+10     	; 0x106 <DIO_SETPINDIR+0x8a>
  fc:	82 30       	cpi	r24, 0x02	; 2
  fe:	c9 f0       	breq	.+50     	; 0x132 <DIO_SETPINDIR+0xb6>
 100:	83 30       	cpi	r24, 0x03	; 3
 102:	11 f1       	breq	.+68     	; 0x148 <DIO_SETPINDIR+0xcc>
 104:	08 95       	ret
 106:	2a b3       	in	r18, 0x1a	; 26
 108:	81 e0       	ldi	r24, 0x01	; 1
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	02 c0       	rjmp	.+4      	; 0x112 <DIO_SETPINDIR+0x96>
 10e:	88 0f       	add	r24, r24
 110:	99 1f       	adc	r25, r25
 112:	6a 95       	dec	r22
 114:	e2 f7       	brpl	.-8      	; 0x10e <DIO_SETPINDIR+0x92>
 116:	82 2b       	or	r24, r18
 118:	8a bb       	out	0x1a, r24	; 26
 11a:	08 95       	ret
 11c:	27 b3       	in	r18, 0x17	; 23
 11e:	81 e0       	ldi	r24, 0x01	; 1
 120:	90 e0       	ldi	r25, 0x00	; 0
 122:	02 c0       	rjmp	.+4      	; 0x128 <DIO_SETPINDIR+0xac>
 124:	88 0f       	add	r24, r24
 126:	99 1f       	adc	r25, r25
 128:	6a 95       	dec	r22
 12a:	e2 f7       	brpl	.-8      	; 0x124 <DIO_SETPINDIR+0xa8>
 12c:	82 2b       	or	r24, r18
 12e:	87 bb       	out	0x17, r24	; 23
 130:	08 95       	ret
 132:	24 b3       	in	r18, 0x14	; 20
 134:	81 e0       	ldi	r24, 0x01	; 1
 136:	90 e0       	ldi	r25, 0x00	; 0
 138:	02 c0       	rjmp	.+4      	; 0x13e <DIO_SETPINDIR+0xc2>
 13a:	88 0f       	add	r24, r24
 13c:	99 1f       	adc	r25, r25
 13e:	6a 95       	dec	r22
 140:	e2 f7       	brpl	.-8      	; 0x13a <DIO_SETPINDIR+0xbe>
 142:	82 2b       	or	r24, r18
 144:	84 bb       	out	0x14, r24	; 20
 146:	08 95       	ret
 148:	21 b3       	in	r18, 0x11	; 17
 14a:	81 e0       	ldi	r24, 0x01	; 1
 14c:	90 e0       	ldi	r25, 0x00	; 0
 14e:	02 c0       	rjmp	.+4      	; 0x154 <DIO_SETPINDIR+0xd8>
 150:	88 0f       	add	r24, r24
 152:	99 1f       	adc	r25, r25
 154:	6a 95       	dec	r22
 156:	e2 f7       	brpl	.-8      	; 0x150 <DIO_SETPINDIR+0xd4>
 158:	82 2b       	or	r24, r18
 15a:	81 bb       	out	0x11, r24	; 17
 15c:	08 95       	ret

0000015e <DIO_SETPINVAL>:
 15e:	44 23       	and	r20, r20
 160:	19 f0       	breq	.+6      	; 0x168 <DIO_SETPINVAL+0xa>
 162:	41 30       	cpi	r20, 0x01	; 1
 164:	c9 f1       	breq	.+114    	; 0x1d8 <DIO_SETPINVAL+0x7a>
 166:	08 95       	ret
 168:	81 30       	cpi	r24, 0x01	; 1
 16a:	91 f0       	breq	.+36     	; 0x190 <DIO_SETPINVAL+0x32>
 16c:	28 f0       	brcs	.+10     	; 0x178 <DIO_SETPINVAL+0x1a>
 16e:	82 30       	cpi	r24, 0x02	; 2
 170:	d9 f0       	breq	.+54     	; 0x1a8 <DIO_SETPINVAL+0x4a>
 172:	83 30       	cpi	r24, 0x03	; 3
 174:	29 f1       	breq	.+74     	; 0x1c0 <DIO_SETPINVAL+0x62>
 176:	08 95       	ret
 178:	2b b3       	in	r18, 0x1b	; 27
 17a:	81 e0       	ldi	r24, 0x01	; 1
 17c:	90 e0       	ldi	r25, 0x00	; 0
 17e:	02 c0       	rjmp	.+4      	; 0x184 <DIO_SETPINVAL+0x26>
 180:	88 0f       	add	r24, r24
 182:	99 1f       	adc	r25, r25
 184:	6a 95       	dec	r22
 186:	e2 f7       	brpl	.-8      	; 0x180 <DIO_SETPINVAL+0x22>
 188:	80 95       	com	r24
 18a:	82 23       	and	r24, r18
 18c:	8b bb       	out	0x1b, r24	; 27
 18e:	08 95       	ret
 190:	28 b3       	in	r18, 0x18	; 24
 192:	81 e0       	ldi	r24, 0x01	; 1
 194:	90 e0       	ldi	r25, 0x00	; 0
 196:	02 c0       	rjmp	.+4      	; 0x19c <DIO_SETPINVAL+0x3e>
 198:	88 0f       	add	r24, r24
 19a:	99 1f       	adc	r25, r25
 19c:	6a 95       	dec	r22
 19e:	e2 f7       	brpl	.-8      	; 0x198 <DIO_SETPINVAL+0x3a>
 1a0:	80 95       	com	r24
 1a2:	82 23       	and	r24, r18
 1a4:	88 bb       	out	0x18, r24	; 24
 1a6:	08 95       	ret
 1a8:	25 b3       	in	r18, 0x15	; 21
 1aa:	81 e0       	ldi	r24, 0x01	; 1
 1ac:	90 e0       	ldi	r25, 0x00	; 0
 1ae:	02 c0       	rjmp	.+4      	; 0x1b4 <DIO_SETPINVAL+0x56>
 1b0:	88 0f       	add	r24, r24
 1b2:	99 1f       	adc	r25, r25
 1b4:	6a 95       	dec	r22
 1b6:	e2 f7       	brpl	.-8      	; 0x1b0 <DIO_SETPINVAL+0x52>
 1b8:	80 95       	com	r24
 1ba:	82 23       	and	r24, r18
 1bc:	85 bb       	out	0x15, r24	; 21
 1be:	08 95       	ret
 1c0:	22 b3       	in	r18, 0x12	; 18
 1c2:	81 e0       	ldi	r24, 0x01	; 1
 1c4:	90 e0       	ldi	r25, 0x00	; 0
 1c6:	02 c0       	rjmp	.+4      	; 0x1cc <DIO_SETPINVAL+0x6e>
 1c8:	88 0f       	add	r24, r24
 1ca:	99 1f       	adc	r25, r25
 1cc:	6a 95       	dec	r22
 1ce:	e2 f7       	brpl	.-8      	; 0x1c8 <DIO_SETPINVAL+0x6a>
 1d0:	80 95       	com	r24
 1d2:	82 23       	and	r24, r18
 1d4:	82 bb       	out	0x12, r24	; 18
 1d6:	08 95       	ret
 1d8:	81 30       	cpi	r24, 0x01	; 1
 1da:	89 f0       	breq	.+34     	; 0x1fe <DIO_SETPINVAL+0xa0>
 1dc:	28 f0       	brcs	.+10     	; 0x1e8 <DIO_SETPINVAL+0x8a>
 1de:	82 30       	cpi	r24, 0x02	; 2
 1e0:	c9 f0       	breq	.+50     	; 0x214 <DIO_SETPINVAL+0xb6>
 1e2:	83 30       	cpi	r24, 0x03	; 3
 1e4:	11 f1       	breq	.+68     	; 0x22a <DIO_SETPINVAL+0xcc>
 1e6:	08 95       	ret
 1e8:	2b b3       	in	r18, 0x1b	; 27
 1ea:	81 e0       	ldi	r24, 0x01	; 1
 1ec:	90 e0       	ldi	r25, 0x00	; 0
 1ee:	02 c0       	rjmp	.+4      	; 0x1f4 <DIO_SETPINVAL+0x96>
 1f0:	88 0f       	add	r24, r24
 1f2:	99 1f       	adc	r25, r25
 1f4:	6a 95       	dec	r22
 1f6:	e2 f7       	brpl	.-8      	; 0x1f0 <DIO_SETPINVAL+0x92>
 1f8:	82 2b       	or	r24, r18
 1fa:	8b bb       	out	0x1b, r24	; 27
 1fc:	08 95       	ret
 1fe:	28 b3       	in	r18, 0x18	; 24
 200:	81 e0       	ldi	r24, 0x01	; 1
 202:	90 e0       	ldi	r25, 0x00	; 0
 204:	02 c0       	rjmp	.+4      	; 0x20a <DIO_SETPINVAL+0xac>
 206:	88 0f       	add	r24, r24
 208:	99 1f       	adc	r25, r25
 20a:	6a 95       	dec	r22
 20c:	e2 f7       	brpl	.-8      	; 0x206 <DIO_SETPINVAL+0xa8>
 20e:	82 2b       	or	r24, r18
 210:	88 bb       	out	0x18, r24	; 24
 212:	08 95       	ret
 214:	25 b3       	in	r18, 0x15	; 21
 216:	81 e0       	ldi	r24, 0x01	; 1
 218:	90 e0       	ldi	r25, 0x00	; 0
 21a:	02 c0       	rjmp	.+4      	; 0x220 <DIO_SETPINVAL+0xc2>
 21c:	88 0f       	add	r24, r24
 21e:	99 1f       	adc	r25, r25
 220:	6a 95       	dec	r22
 222:	e2 f7       	brpl	.-8      	; 0x21c <DIO_SETPINVAL+0xbe>
 224:	82 2b       	or	r24, r18
 226:	85 bb       	out	0x15, r24	; 21
 228:	08 95       	ret
 22a:	22 b3       	in	r18, 0x12	; 18
 22c:	81 e0       	ldi	r24, 0x01	; 1
 22e:	90 e0       	ldi	r25, 0x00	; 0
 230:	02 c0       	rjmp	.+4      	; 0x236 <DIO_SETPINVAL+0xd8>
 232:	88 0f       	add	r24, r24
 234:	99 1f       	adc	r25, r25
 236:	6a 95       	dec	r22
 238:	e2 f7       	brpl	.-8      	; 0x232 <DIO_SETPINVAL+0xd4>
 23a:	82 2b       	or	r24, r18
 23c:	82 bb       	out	0x12, r24	; 18
 23e:	08 95       	ret

00000240 <DIO_PINTOGGLE>:
 240:	81 30       	cpi	r24, 0x01	; 1
 242:	89 f0       	breq	.+34     	; 0x266 <DIO_PINTOGGLE+0x26>
 244:	28 f0       	brcs	.+10     	; 0x250 <DIO_PINTOGGLE+0x10>
 246:	82 30       	cpi	r24, 0x02	; 2
 248:	c9 f0       	breq	.+50     	; 0x27c <DIO_PINTOGGLE+0x3c>
 24a:	83 30       	cpi	r24, 0x03	; 3
 24c:	11 f1       	breq	.+68     	; 0x292 <DIO_PINTOGGLE+0x52>
 24e:	08 95       	ret
 250:	2b b3       	in	r18, 0x1b	; 27
 252:	81 e0       	ldi	r24, 0x01	; 1
 254:	90 e0       	ldi	r25, 0x00	; 0
 256:	02 c0       	rjmp	.+4      	; 0x25c <DIO_PINTOGGLE+0x1c>
 258:	88 0f       	add	r24, r24
 25a:	99 1f       	adc	r25, r25
 25c:	6a 95       	dec	r22
 25e:	e2 f7       	brpl	.-8      	; 0x258 <DIO_PINTOGGLE+0x18>
 260:	82 27       	eor	r24, r18
 262:	8b bb       	out	0x1b, r24	; 27
 264:	08 95       	ret
 266:	28 b3       	in	r18, 0x18	; 24
 268:	81 e0       	ldi	r24, 0x01	; 1
 26a:	90 e0       	ldi	r25, 0x00	; 0
 26c:	02 c0       	rjmp	.+4      	; 0x272 <DIO_PINTOGGLE+0x32>
 26e:	88 0f       	add	r24, r24
 270:	99 1f       	adc	r25, r25
 272:	6a 95       	dec	r22
 274:	e2 f7       	brpl	.-8      	; 0x26e <DIO_PINTOGGLE+0x2e>
 276:	82 27       	eor	r24, r18
 278:	88 bb       	out	0x18, r24	; 24
 27a:	08 95       	ret
 27c:	25 b3       	in	r18, 0x15	; 21
 27e:	81 e0       	ldi	r24, 0x01	; 1
 280:	90 e0       	ldi	r25, 0x00	; 0
 282:	02 c0       	rjmp	.+4      	; 0x288 <DIO_PINTOGGLE+0x48>
 284:	88 0f       	add	r24, r24
 286:	99 1f       	adc	r25, r25
 288:	6a 95       	dec	r22
 28a:	e2 f7       	brpl	.-8      	; 0x284 <DIO_PINTOGGLE+0x44>
 28c:	82 27       	eor	r24, r18
 28e:	85 bb       	out	0x15, r24	; 21
 290:	08 95       	ret
 292:	22 b3       	in	r18, 0x12	; 18
 294:	81 e0       	ldi	r24, 0x01	; 1
 296:	90 e0       	ldi	r25, 0x00	; 0
 298:	02 c0       	rjmp	.+4      	; 0x29e <DIO_PINTOGGLE+0x5e>
 29a:	88 0f       	add	r24, r24
 29c:	99 1f       	adc	r25, r25
 29e:	6a 95       	dec	r22
 2a0:	e2 f7       	brpl	.-8      	; 0x29a <DIO_PINTOGGLE+0x5a>
 2a2:	82 27       	eor	r24, r18
 2a4:	82 bb       	out	0x12, r24	; 18
 2a6:	08 95       	ret

000002a8 <LED_INIT>:
 2a8:	81 30       	cpi	r24, 0x01	; 1
 2aa:	59 f0       	breq	.+22     	; 0x2c2 <LED_INIT+0x1a>
 2ac:	28 f0       	brcs	.+10     	; 0x2b8 <LED_INIT+0x10>
 2ae:	82 30       	cpi	r24, 0x02	; 2
 2b0:	69 f0       	breq	.+26     	; 0x2cc <LED_INIT+0x24>
 2b2:	83 30       	cpi	r24, 0x03	; 3
 2b4:	81 f0       	breq	.+32     	; 0x2d6 <LED_INIT+0x2e>
 2b6:	08 95       	ret
 2b8:	41 e0       	ldi	r20, 0x01	; 1
 2ba:	80 e0       	ldi	r24, 0x00	; 0
 2bc:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 2c0:	08 95       	ret
 2c2:	41 e0       	ldi	r20, 0x01	; 1
 2c4:	81 e0       	ldi	r24, 0x01	; 1
 2c6:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 2ca:	08 95       	ret
 2cc:	41 e0       	ldi	r20, 0x01	; 1
 2ce:	82 e0       	ldi	r24, 0x02	; 2
 2d0:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 2d4:	08 95       	ret
 2d6:	41 e0       	ldi	r20, 0x01	; 1
 2d8:	83 e0       	ldi	r24, 0x03	; 3
 2da:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 2de:	08 95       	ret

000002e0 <LED_TOGGLE>:
 2e0:	81 30       	cpi	r24, 0x01	; 1
 2e2:	51 f0       	breq	.+20     	; 0x2f8 <LED_TOGGLE+0x18>
 2e4:	28 f0       	brcs	.+10     	; 0x2f0 <LED_TOGGLE+0x10>
 2e6:	82 30       	cpi	r24, 0x02	; 2
 2e8:	59 f0       	breq	.+22     	; 0x300 <LED_TOGGLE+0x20>
 2ea:	83 30       	cpi	r24, 0x03	; 3
 2ec:	69 f0       	breq	.+26     	; 0x308 <LED_TOGGLE+0x28>
 2ee:	08 95       	ret
 2f0:	80 e0       	ldi	r24, 0x00	; 0
 2f2:	0e 94 20 01 	call	0x240	; 0x240 <DIO_PINTOGGLE>
 2f6:	08 95       	ret
 2f8:	81 e0       	ldi	r24, 0x01	; 1
 2fa:	0e 94 20 01 	call	0x240	; 0x240 <DIO_PINTOGGLE>
 2fe:	08 95       	ret
 300:	82 e0       	ldi	r24, 0x02	; 2
 302:	0e 94 20 01 	call	0x240	; 0x240 <DIO_PINTOGGLE>
 306:	08 95       	ret
 308:	83 e0       	ldi	r24, 0x03	; 3
 30a:	0e 94 20 01 	call	0x240	; 0x240 <DIO_PINTOGGLE>
 30e:	08 95       	ret

00000310 <main>:
{
    u_int8 rx_data = 0 ;
	
	u_int8 tx_data = 0 ; 
	
	LED_INIT(DIO_PORTC , DIO_PIN0);
 310:	60 e0       	ldi	r22, 0x00	; 0
 312:	82 e0       	ldi	r24, 0x02	; 2
 314:	0e 94 54 01 	call	0x2a8	; 0x2a8 <LED_INIT>
	
	LED_INIT(DIO_PORTC , DIO_PIN1);
 318:	61 e0       	ldi	r22, 0x01	; 1
 31a:	82 e0       	ldi	r24, 0x02	; 2
 31c:	0e 94 54 01 	call	0x2a8	; 0x2a8 <LED_INIT>
	
	MOTOR_INIT();
 320:	0e 94 bf 01 	call	0x37e	; 0x37e <MOTOR_INIT>
	
	SPI_INIT_SLAVE();
 324:	0e 94 fe 01 	call	0x3fc	; 0x3fc <SPI_INIT_SLAVE>
	
    while (1) 
    {
		
		rx_data = SPI_RECEIVE_BYTE(tx_data);
 328:	80 e0       	ldi	r24, 0x00	; 0
 32a:	90 e0       	ldi	r25, 0x00	; 0
 32c:	0e 94 17 02 	call	0x42e	; 0x42e <SPI_RECEIVE_BYTE>
		
		while(rx_data == 0);
 330:	81 11       	cpse	r24, r1
 332:	01 c0       	rjmp	.+2      	; 0x336 <main+0x26>
 334:	ff cf       	rjmp	.-2      	; 0x334 <main+0x24>
		
		switch(rx_data)
 336:	83 34       	cpi	r24, 0x43	; 67
 338:	b1 f0       	breq	.+44     	; 0x366 <main+0x56>
 33a:	28 f4       	brcc	.+10     	; 0x346 <main+0x36>
 33c:	81 34       	cpi	r24, 0x41	; 65
 33e:	49 f0       	breq	.+18     	; 0x352 <main+0x42>
 340:	82 34       	cpi	r24, 0x42	; 66
 342:	61 f0       	breq	.+24     	; 0x35c <main+0x4c>
 344:	f1 cf       	rjmp	.-30     	; 0x328 <main+0x18>
 346:	85 34       	cpi	r24, 0x45	; 69
 348:	a1 f0       	breq	.+40     	; 0x372 <main+0x62>
 34a:	80 f0       	brcs	.+32     	; 0x36c <main+0x5c>
 34c:	86 34       	cpi	r24, 0x46	; 70
 34e:	a1 f0       	breq	.+40     	; 0x378 <main+0x68>
 350:	eb cf       	rjmp	.-42     	; 0x328 <main+0x18>
		{
			case TOGGLE_GREEN_LED :
			 LED_TOGGLE(DIO_PORTC , DIO_PIN0 );
 352:	60 e0       	ldi	r22, 0x00	; 0
 354:	82 e0       	ldi	r24, 0x02	; 2
 356:	0e 94 70 01 	call	0x2e0	; 0x2e0 <LED_TOGGLE>
			break;
 35a:	e6 cf       	rjmp	.-52     	; 0x328 <main+0x18>
			
			case TOGGLE_YELLOW_LED:
			 LED_TOGGLE(DIO_PORTC , DIO_PIN1 );
 35c:	61 e0       	ldi	r22, 0x01	; 1
 35e:	82 e0       	ldi	r24, 0x02	; 2
 360:	0e 94 70 01 	call	0x2e0	; 0x2e0 <LED_TOGGLE>
			break;
 364:	e1 cf       	rjmp	.-62     	; 0x328 <main+0x18>
			
			case TURN_ON_LOW_SPEED_MOTOR:
			 APPLY_LOW_SPEED();
 366:	0e 94 e0 01 	call	0x3c0	; 0x3c0 <APPLY_LOW_SPEED>
			break;
 36a:	de cf       	rjmp	.-68     	; 0x328 <main+0x18>
			
			case TURN_ON_MIDIUM_SPEED_MOTOR:
			 APPLY_MIDIUM_SPEED();
 36c:	0e 94 ea 01 	call	0x3d4	; 0x3d4 <APPLY_MIDIUM_SPEED>
			break;
 370:	db cf       	rjmp	.-74     	; 0x328 <main+0x18>
			
			case TURN_ON_HIGH_SPEED_MOTOR:
			 APPLY_HIGH_SPEED();
 372:	0e 94 f4 01 	call	0x3e8	; 0x3e8 <APPLY_HIGH_SPEED>
			break;
 376:	d8 cf       	rjmp	.-80     	; 0x328 <main+0x18>
			
			case TURN_FF_MOTOR:
			 TURN_OFF_MOTOR();
 378:	0e 94 d5 01 	call	0x3aa	; 0x3aa <TURN_OFF_MOTOR>
			break;
 37c:	d5 cf       	rjmp	.-86     	; 0x328 <main+0x18>

0000037e <MOTOR_INIT>:
 37e:	41 e0       	ldi	r20, 0x01	; 1
 380:	62 e0       	ldi	r22, 0x02	; 2
 382:	82 e0       	ldi	r24, 0x02	; 2
 384:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 388:	41 e0       	ldi	r20, 0x01	; 1
 38a:	63 e0       	ldi	r22, 0x03	; 3
 38c:	82 e0       	ldi	r24, 0x02	; 2
 38e:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 392:	08 95       	ret

00000394 <TURN_CLOCK_DIR>:
 394:	41 e0       	ldi	r20, 0x01	; 1
 396:	62 e0       	ldi	r22, 0x02	; 2
 398:	82 e0       	ldi	r24, 0x02	; 2
 39a:	0e 94 af 00 	call	0x15e	; 0x15e <DIO_SETPINVAL>
 39e:	40 e0       	ldi	r20, 0x00	; 0
 3a0:	63 e0       	ldi	r22, 0x03	; 3
 3a2:	82 e0       	ldi	r24, 0x02	; 2
 3a4:	0e 94 af 00 	call	0x15e	; 0x15e <DIO_SETPINVAL>
 3a8:	08 95       	ret

000003aa <TURN_OFF_MOTOR>:
 3aa:	40 e0       	ldi	r20, 0x00	; 0
 3ac:	62 e0       	ldi	r22, 0x02	; 2
 3ae:	82 e0       	ldi	r24, 0x02	; 2
 3b0:	0e 94 af 00 	call	0x15e	; 0x15e <DIO_SETPINVAL>
 3b4:	40 e0       	ldi	r20, 0x00	; 0
 3b6:	63 e0       	ldi	r22, 0x03	; 3
 3b8:	82 e0       	ldi	r24, 0x02	; 2
 3ba:	0e 94 af 00 	call	0x15e	; 0x15e <DIO_SETPINVAL>
 3be:	08 95       	ret

000003c0 <APPLY_LOW_SPEED>:
 3c0:	0e 94 ca 01 	call	0x394	; 0x394 <TURN_CLOCK_DIR>
 3c4:	0e 94 20 02 	call	0x440	; 0x440 <TMR0_INIT>
 3c8:	0e 94 43 02 	call	0x486	; 0x486 <TMR0_PWM_START>
 3cc:	89 e1       	ldi	r24, 0x19	; 25
 3ce:	0e 94 30 02 	call	0x460	; 0x460 <TMR0_PWM_DUTYCYCLE>
 3d2:	08 95       	ret

000003d4 <APPLY_MIDIUM_SPEED>:
 3d4:	0e 94 ca 01 	call	0x394	; 0x394 <TURN_CLOCK_DIR>
 3d8:	0e 94 20 02 	call	0x440	; 0x440 <TMR0_INIT>
 3dc:	0e 94 43 02 	call	0x486	; 0x486 <TMR0_PWM_START>
 3e0:	82 e3       	ldi	r24, 0x32	; 50
 3e2:	0e 94 30 02 	call	0x460	; 0x460 <TMR0_PWM_DUTYCYCLE>
 3e6:	08 95       	ret

000003e8 <APPLY_HIGH_SPEED>:
 3e8:	0e 94 ca 01 	call	0x394	; 0x394 <TURN_CLOCK_DIR>
 3ec:	0e 94 20 02 	call	0x440	; 0x440 <TMR0_INIT>
 3f0:	0e 94 43 02 	call	0x486	; 0x486 <TMR0_PWM_START>
 3f4:	84 e6       	ldi	r24, 0x64	; 100
 3f6:	0e 94 30 02 	call	0x460	; 0x460 <TMR0_PWM_DUTYCYCLE>
 3fa:	08 95       	ret

000003fc <SPI_INIT_SLAVE>:
 3fc:	40 e0       	ldi	r20, 0x00	; 0
 3fe:	64 e0       	ldi	r22, 0x04	; 4
 400:	81 e0       	ldi	r24, 0x01	; 1
 402:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 406:	40 e0       	ldi	r20, 0x00	; 0
 408:	65 e0       	ldi	r22, 0x05	; 5
 40a:	81 e0       	ldi	r24, 0x01	; 1
 40c:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 410:	41 e0       	ldi	r20, 0x01	; 1
 412:	66 e0       	ldi	r22, 0x06	; 6
 414:	81 e0       	ldi	r24, 0x01	; 1
 416:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 41a:	40 e0       	ldi	r20, 0x00	; 0
 41c:	67 e0       	ldi	r22, 0x07	; 7
 41e:	81 e0       	ldi	r24, 0x01	; 1
 420:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 424:	6c 98       	cbi	0x0d, 4	; 13
 426:	6e 9a       	sbi	0x0d, 6	; 13
 428:	6b 98       	cbi	0x0d, 3	; 13
 42a:	6a 98       	cbi	0x0d, 2	; 13
 42c:	08 95       	ret

0000042e <SPI_RECEIVE_BYTE>:
 42e:	8e b1       	in	r24, 0x0e	; 14
 430:	88 1f       	adc	r24, r24
 432:	88 27       	eor	r24, r24
 434:	88 1f       	adc	r24, r24
 436:	8e b9       	out	0x0e, r24	; 14
 438:	88 23       	and	r24, r24
 43a:	c9 f3       	breq	.-14     	; 0x42e <SPI_RECEIVE_BYTE>
 43c:	8f b1       	in	r24, 0x0f	; 15
 43e:	08 95       	ret

00000440 <TMR0_INIT>:
 440:	83 b7       	in	r24, 0x33	; 51
 442:	80 68       	ori	r24, 0x80	; 128
 444:	83 bf       	out	0x33, r24	; 51
 446:	83 b7       	in	r24, 0x33	; 51
 448:	80 64       	ori	r24, 0x40	; 64
 44a:	83 bf       	out	0x33, r24	; 51
 44c:	83 b7       	in	r24, 0x33	; 51
 44e:	88 60       	ori	r24, 0x08	; 8
 450:	83 bf       	out	0x33, r24	; 51
 452:	83 b7       	in	r24, 0x33	; 51
 454:	8f 7e       	andi	r24, 0xEF	; 239
 456:	83 bf       	out	0x33, r24	; 51
 458:	83 b7       	in	r24, 0x33	; 51
 45a:	80 62       	ori	r24, 0x20	; 32
 45c:	83 bf       	out	0x33, r24	; 51
 45e:	08 95       	ret

00000460 <TMR0_PWM_DUTYCYCLE>:
 460:	cf 93       	push	r28
 462:	c8 2f       	mov	r28, r24
 464:	41 e0       	ldi	r20, 0x01	; 1
 466:	63 e0       	ldi	r22, 0x03	; 3
 468:	81 e0       	ldi	r24, 0x01	; 1
 46a:	0e 94 3e 00 	call	0x7c	; 0x7c <DIO_SETPINDIR>
 46e:	2f ef       	ldi	r18, 0xFF	; 255
 470:	c2 9f       	mul	r28, r18
 472:	c0 01       	movw	r24, r0
 474:	11 24       	eor	r1, r1
 476:	64 e6       	ldi	r22, 0x64	; 100
 478:	70 e0       	ldi	r23, 0x00	; 0
 47a:	0e 94 4d 02 	call	0x49a	; 0x49a <__divmodhi4>
 47e:	61 50       	subi	r22, 0x01	; 1
 480:	6c bf       	out	0x3c, r22	; 60
 482:	cf 91       	pop	r28
 484:	08 95       	ret

00000486 <TMR0_PWM_START>:
 486:	83 b7       	in	r24, 0x33	; 51
 488:	81 60       	ori	r24, 0x01	; 1
 48a:	83 bf       	out	0x33, r24	; 51
 48c:	83 b7       	in	r24, 0x33	; 51
 48e:	8d 7f       	andi	r24, 0xFD	; 253
 490:	83 bf       	out	0x33, r24	; 51
 492:	83 b7       	in	r24, 0x33	; 51
 494:	84 60       	ori	r24, 0x04	; 4
 496:	83 bf       	out	0x33, r24	; 51
 498:	08 95       	ret

0000049a <__divmodhi4>:
 49a:	97 fb       	bst	r25, 7
 49c:	07 2e       	mov	r0, r23
 49e:	16 f4       	brtc	.+4      	; 0x4a4 <__divmodhi4+0xa>
 4a0:	00 94       	com	r0
 4a2:	07 d0       	rcall	.+14     	; 0x4b2 <__divmodhi4_neg1>
 4a4:	77 fd       	sbrc	r23, 7
 4a6:	09 d0       	rcall	.+18     	; 0x4ba <__divmodhi4_neg2>
 4a8:	0e 94 61 02 	call	0x4c2	; 0x4c2 <__udivmodhi4>
 4ac:	07 fc       	sbrc	r0, 7
 4ae:	05 d0       	rcall	.+10     	; 0x4ba <__divmodhi4_neg2>
 4b0:	3e f4       	brtc	.+14     	; 0x4c0 <__divmodhi4_exit>

000004b2 <__divmodhi4_neg1>:
 4b2:	90 95       	com	r25
 4b4:	81 95       	neg	r24
 4b6:	9f 4f       	sbci	r25, 0xFF	; 255
 4b8:	08 95       	ret

000004ba <__divmodhi4_neg2>:
 4ba:	70 95       	com	r23
 4bc:	61 95       	neg	r22
 4be:	7f 4f       	sbci	r23, 0xFF	; 255

000004c0 <__divmodhi4_exit>:
 4c0:	08 95       	ret

000004c2 <__udivmodhi4>:
 4c2:	aa 1b       	sub	r26, r26
 4c4:	bb 1b       	sub	r27, r27
 4c6:	51 e1       	ldi	r21, 0x11	; 17
 4c8:	07 c0       	rjmp	.+14     	; 0x4d8 <__udivmodhi4_ep>

000004ca <__udivmodhi4_loop>:
 4ca:	aa 1f       	adc	r26, r26
 4cc:	bb 1f       	adc	r27, r27
 4ce:	a6 17       	cp	r26, r22
 4d0:	b7 07       	cpc	r27, r23
 4d2:	10 f0       	brcs	.+4      	; 0x4d8 <__udivmodhi4_ep>
 4d4:	a6 1b       	sub	r26, r22
 4d6:	b7 0b       	sbc	r27, r23

000004d8 <__udivmodhi4_ep>:
 4d8:	88 1f       	adc	r24, r24
 4da:	99 1f       	adc	r25, r25
 4dc:	5a 95       	dec	r21
 4de:	a9 f7       	brne	.-22     	; 0x4ca <__udivmodhi4_loop>
 4e0:	80 95       	com	r24
 4e2:	90 95       	com	r25
 4e4:	bc 01       	movw	r22, r24
 4e6:	cd 01       	movw	r24, r26
 4e8:	08 95       	ret

000004ea <_exit>:
 4ea:	f8 94       	cli

000004ec <__stop_program>:
 4ec:	ff cf       	rjmp	.-2      	; 0x4ec <__stop_program>
