var g_data = {"name":"/home/noname/Documents/project_tiny/Floating_point/Verision1/02_rlt/LOPD_16bit.sv","src":"module LOPD_16bit(\n    input logic [15:0]       i_data  ,\n    output logic [3:0]      o_pos_one,\n    output logic            o_zero_flag\n);\n\n////////////////////////////////////////////////////////////\n// LOPD_8bit_unit_0\n////////////////////////////////////////////////////////////\nlogic [2:0]         w_pos_one_0;  \nlogic               w_zero_flag_0;\nLOPD_8bit LOPD_8bit_unit_0(\n    .i_data         (i_data[7:0]),\n    .o_pos_one      (w_pos_one_0),\n    .o_zero_flag    (w_zero_flag_0)\n);\n////////////////////////////////////////////////////////////\n// LOPD_8bit_unit_1\n////////////////////////////////////////////////////////////\nlogic [2:0]         w_pos_one_1;  \nlogic               w_zero_flag_1;\nLOPD_8bit LOPD_8bit_unit_1(\n    .i_data         (i_data[15:8]),\n    .o_pos_one      (w_pos_one_1),\n    .o_zero_flag    (w_zero_flag_1)\n);\n\n////////////////////////////////////////////////////////////\n// LOD_16bit_unit\n////////////////////////////////////////////////////////////\nlogic [3:0] w_o_pos_one;\nassign o_zero_flag = w_zero_flag_0 & w_zero_flag_1;\nassign w_o_pos_one[3] = w_zero_flag_1;\nassign w_o_pos_one[2] = w_zero_flag_1 ? w_pos_one_0[2] : w_pos_one_1[2];\nassign w_o_pos_one[1] = w_zero_flag_1 ? w_pos_one_0[1] : w_pos_one_1[1];\nassign w_o_pos_one[0] = w_zero_flag_1 ? w_pos_one_0[0] : w_pos_one_1[0];\nassign o_pos_one = o_zero_flag ? '0 : w_o_pos_one;\n\nendmodule","lang":"verilog"};
processSrcData(g_data);