TimeQuest Timing Analyzer report for projeto_8
Sat Dec 16 22:22:57 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CK'
 13. Slow 1200mV 85C Model Hold: 'CK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CK'
 27. Slow 1200mV 0C Model Hold: 'CK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CK'
 40. Fast 1200mV 0C Model Hold: 'CK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto_8                                                         ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX50DF27C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CK         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.15 MHz ; 188.15 MHz      ; CK         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CK    ; -4.315 ; -30.720            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CK    ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CK    ; -3.000 ; -37.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CK'                                                                                                                                                    ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.315 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.591      ;
; -4.155 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.431      ;
; -4.154 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 5.074      ;
; -4.142 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 5.419      ;
; -4.096 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.372      ;
; -4.036 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.312      ;
; -3.994 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.914      ;
; -3.987 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.263      ;
; -3.987 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 5.264      ;
; -3.975 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.251      ;
; -3.961 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.882      ;
; -3.935 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.855      ;
; -3.902 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 5.182      ;
; -3.894 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 5.174      ;
; -3.872 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 5.152      ;
; -3.860 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 5.140      ;
; -3.827 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.103      ;
; -3.827 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.103      ;
; -3.813 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 5.090      ;
; -3.806 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.727      ;
; -3.801 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.721      ;
; -3.801 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 5.078      ;
; -3.799 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 5.079      ;
; -3.791 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.711      ;
; -3.775 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 5.052      ;
; -3.768 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.044      ;
; -3.755 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.675      ;
; -3.724 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 5.000      ;
; -3.720 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 5.000      ;
; -3.691 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.968      ;
; -3.673 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.950      ;
; -3.666 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.586      ;
; -3.663 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.939      ;
; -3.661 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.582      ;
; -3.658 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.935      ;
; -3.641 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.561      ;
; -3.619 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.896      ;
; -3.602 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.526      ;
; -3.594 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.518      ;
; -3.590 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.870      ;
; -3.584 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.504      ;
; -3.582 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.502      ;
; -3.582 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.862      ;
; -3.572 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.496      ;
; -3.560 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.840      ;
; -3.560 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.484      ;
; -3.555 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.835      ;
; -3.548 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.828      ;
; -3.532 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.808      ;
; -3.515 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.435      ;
; -3.506 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.427      ;
; -3.505 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.426      ;
; -3.499 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.775      ;
; -3.499 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.423      ;
; -3.496 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.417      ;
; -3.489 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.766      ;
; -3.487 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.767      ;
; -3.463 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.740      ;
; -3.445 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.721      ;
; -3.438 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.359      ;
; -3.420 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.344      ;
; -3.408 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.688      ;
; -3.391 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.312      ;
; -3.379 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.656      ;
; -3.376 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.297      ;
; -3.361 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.638      ;
; -3.354 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.278      ;
; -3.346 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.270      ;
; -3.324 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.248      ;
; -3.313 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.233      ;
; -3.312 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.236      ;
; -3.287 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.564      ;
; -3.270 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.190      ;
; -3.255 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.179      ;
; -3.251 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.175      ;
; -3.243 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.523      ;
; -3.220 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.496      ;
; -3.212 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.489      ;
; -3.200 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.121      ;
; -3.172 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 4.096      ;
; -3.145 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.065      ;
; -3.135 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.056      ;
; -3.133 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.409      ;
; -3.084 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 4.005      ;
; -3.080 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 4.000      ;
; -3.062 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 3.983      ;
; -3.036 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.074     ; 3.957      ;
; -3.007 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.071     ; 3.931      ;
; -2.970 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.285      ; 4.250      ;
; -2.963 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.074     ; 3.884      ;
; -2.907 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.184      ;
; -2.900 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.177      ;
; -2.860 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.136      ;
; -2.853 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.129      ;
; -2.834 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.075     ; 3.754      ;
; -2.811 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.087      ;
; -2.791 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.068      ;
; -2.788 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.282      ; 4.065      ;
; -2.745 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q ; CK           ; CK          ; 1.000        ; 0.281      ; 4.021      ;
; -2.712 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.281      ; 3.988      ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CK'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.010      ;
; 0.490 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.097      ;
; 0.699 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.090      ; 0.946      ;
; 0.714 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.090      ; 0.961      ;
; 0.744 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ; CK           ; CK          ; 0.000        ; -0.281     ; 0.620      ;
; 0.770 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.377      ;
; 0.845 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; -0.281     ; 0.721      ;
; 0.851 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; CK           ; CK          ; 0.000        ; 0.074      ; 1.082      ;
; 0.862 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; CK           ; CK          ; 0.000        ; 0.074      ; 1.093      ;
; 0.904 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.511      ;
; 0.907 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; CK           ; CK          ; 0.000        ; 0.074      ; 1.138      ;
; 0.927 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; -0.281     ; 0.803      ;
; 0.990 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.597      ;
; 1.005 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.612      ;
; 1.048 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ; CK           ; CK          ; 0.000        ; -0.281     ; 0.924      ;
; 1.058 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; CK           ; CK          ; 0.000        ; 0.074      ; 1.289      ;
; 1.111 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; CK           ; CK          ; 0.000        ; 0.072      ; 1.340      ;
; 1.159 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.766      ;
; 1.199 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 1.802      ;
; 1.252 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 1.855      ;
; 1.287 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 1.890      ;
; 1.328 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 1.932      ;
; 1.329 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 1.932      ;
; 1.337 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 1.940      ;
; 1.338 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 1.945      ;
; 1.399 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; CK           ; CK          ; 0.000        ; 0.072      ; 1.628      ;
; 1.405 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.009      ;
; 1.412 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; CK           ; CK          ; 0.000        ; 0.072      ; 1.641      ;
; 1.437 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.040      ;
; 1.449 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.052      ;
; 1.466 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.070      ;
; 1.471 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.078      ;
; 1.497 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.101      ;
; 1.514 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.118      ;
; 1.525 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.128      ;
; 1.526 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.133      ;
; 1.526 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.130      ;
; 1.533 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.136      ;
; 1.540 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; CK           ; CK          ; 0.000        ; 0.072      ; 1.769      ;
; 1.544 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.151      ;
; 1.564 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.171      ;
; 1.569 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.173      ;
; 1.570 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.177      ;
; 1.592 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.195      ;
; 1.597 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.201      ;
; 1.627 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.234      ;
; 1.639 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.246      ;
; 1.690 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.297      ;
; 1.693 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.296      ;
; 1.693 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.297      ;
; 1.715 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.322      ;
; 1.724 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.331      ;
; 1.743 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.346      ;
; 1.758 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.365      ;
; 1.765 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.369      ;
; 1.790 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.393      ;
; 1.836 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.443      ;
; 1.843 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.446      ;
; 1.866 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.079      ; 2.102      ;
; 1.871 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.475      ;
; 1.874 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.481      ;
; 1.883 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.486      ;
; 1.895 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.499      ;
; 1.898 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.505      ;
; 1.904 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.507      ;
; 1.907 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.510      ;
; 1.922 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.529      ;
; 1.956 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.560      ;
; 1.962 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.566      ;
; 1.971 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.574      ;
; 1.986 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.590      ;
; 1.988 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.592      ;
; 2.006 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.613      ;
; 2.020 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.624      ;
; 2.045 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.652      ;
; 2.047 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.075      ; 2.279      ;
; 2.050 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.653      ;
; 2.052 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.659      ;
; 2.056 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.660      ;
; 2.057 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.660      ;
; 2.061 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.665      ;
; 2.075 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.682      ;
; 2.081 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.685      ;
; 2.090 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.697      ;
; 2.093 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.696      ;
; 2.125 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.732      ;
; 2.132 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.736      ;
; 2.143 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.750      ;
; 2.144 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.075      ; 2.376      ;
; 2.158 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.079      ; 2.394      ;
; 2.164 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.079      ; 2.400      ;
; 2.182 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.786      ;
; 2.184 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.447      ; 2.788      ;
; 2.206 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.450      ; 2.813      ;
; 2.230 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.833      ;
; 2.241 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.844      ;
; 2.251 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.446      ; 2.854      ;
; 2.255 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.079      ; 2.491      ;
; 2.255 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.075      ; 2.487      ;
; 2.260 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.075      ; 2.492      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CK'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CK    ; Rise       ; CK                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CK    ; Rise       ; CK~input|o                                              ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; 1.581 ; 2.017 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; 1.438 ; 1.857 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; 1.581 ; 2.017 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; 1.489 ; 1.909 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; 1.453 ; 1.883 ; Rise       ; CK              ;
; EN_COD        ; CK         ; 2.010 ; 2.430 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; 1.834 ; 1.760 ; Rise       ; CK              ;
; LD_R          ; CK         ; 1.717 ; 2.111 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; 2.826 ; 3.270 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; 2.719 ; 3.173 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; 2.826 ; 3.270 ; Rise       ; CK              ;
; Y[*]          ; CK         ; 1.823 ; 2.237 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; 1.266 ; 1.690 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; 1.559 ; 1.995 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; 1.823 ; 2.237 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; 1.212 ; 1.621 ; Rise       ; CK              ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; -0.807 ; -1.225 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; -0.807 ; -1.225 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; -0.914 ; -1.346 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; -0.851 ; -1.261 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; -0.839 ; -1.267 ; Rise       ; CK              ;
; EN_COD        ; CK         ; -1.483 ; -1.899 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; -0.582 ; -0.528 ; Rise       ; CK              ;
; LD_R          ; CK         ; -1.203 ; -1.597 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; -2.166 ; -2.583 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; -2.166 ; -2.583 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; -2.250 ; -2.672 ; Rise       ; CK              ;
; Y[*]          ; CK         ; -0.793 ; -1.195 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; -0.844 ; -1.261 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; -1.125 ; -1.553 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; -1.380 ; -1.788 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; -0.793 ; -1.195 ; Rise       ; CK              ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 7.619 ; 7.635 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 7.615 ; 7.614 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 7.314 ; 7.313 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 7.055 ; 7.058 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 7.039 ; 7.047 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 7.188 ; 7.221 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 7.299 ; 7.353 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 7.289 ; 7.296 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 7.619 ; 7.635 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 6.877 ; 6.882 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 6.934 ; 6.935 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 6.649 ; 6.653 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 7.358 ; 7.356 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 7.068 ; 7.067 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 6.821 ; 6.823 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 6.805 ; 6.811 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 6.948 ; 6.979 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 7.055 ; 7.105 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 7.045 ; 7.051 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 7.362 ; 7.376 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 6.649 ; 6.653 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 6.705 ; 6.705 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.75 MHz ; 210.75 MHz      ; CK         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CK    ; -3.745 ; -25.637           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CK    ; 0.370 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CK    ; -3.000 ; -37.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CK'                                                                                                                                                     ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.745 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.998      ;
; -3.626 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.554      ;
; -3.603 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.856      ;
; -3.601 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.855      ;
; -3.552 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.805      ;
; -3.507 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.760      ;
; -3.484 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.412      ;
; -3.475 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.729      ;
; -3.470 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.723      ;
; -3.456 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.709      ;
; -3.455 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 4.384      ;
; -3.433 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.361      ;
; -3.372 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.628      ;
; -3.355 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.611      ;
; -3.329 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.583      ;
; -3.329 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 4.258      ;
; -3.328 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.584      ;
; -3.319 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.575      ;
; -3.317 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.570      ;
; -3.314 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.567      ;
; -3.308 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.236      ;
; -3.304 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.232      ;
; -3.284 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.538      ;
; -3.273 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.529      ;
; -3.267 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.195      ;
; -3.263 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.516      ;
; -3.240 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.494      ;
; -3.235 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.488      ;
; -3.203 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.457      ;
; -3.202 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.458      ;
; -3.198 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.126      ;
; -3.198 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.451      ;
; -3.197 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.066     ; 4.126      ;
; -3.180 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.434      ;
; -3.166 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.094      ;
; -3.161 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.415      ;
; -3.121 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.374      ;
; -3.121 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 4.052      ;
; -3.115 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.043      ;
; -3.112 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 4.040      ;
; -3.101 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 4.032      ;
; -3.100 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.356      ;
; -3.083 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.339      ;
; -3.074 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 4.005      ;
; -3.071 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.066     ; 4.000      ;
; -3.065 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.996      ;
; -3.060 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.316      ;
; -3.056 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.984      ;
; -3.056 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.312      ;
; -3.047 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.303      ;
; -3.045 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.298      ;
; -3.040 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.969      ;
; -3.028 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.281      ;
; -3.022 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.953      ;
; -3.012 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.266      ;
; -3.004 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.933      ;
; -3.001 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.257      ;
; -2.981 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.234      ;
; -2.975 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.903      ;
; -2.968 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.222      ;
; -2.948 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.879      ;
; -2.940 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.869      ;
; -2.930 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.186      ;
; -2.927 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.856      ;
; -2.925 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.856      ;
; -2.908 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.162      ;
; -2.904 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.835      ;
; -2.889 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.143      ;
; -2.880 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.808      ;
; -2.878 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.809      ;
; -2.868 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.799      ;
; -2.849 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.102      ;
; -2.837 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.765      ;
; -2.826 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.757      ;
; -2.806 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.737      ;
; -2.788 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.261      ; 4.044      ;
; -2.783 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.259      ; 4.037      ;
; -2.773 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 4.026      ;
; -2.761 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.690      ;
; -2.751 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.682      ;
; -2.737 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.665      ;
; -2.717 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.645      ;
; -2.709 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.258      ; 3.962      ;
; -2.665 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.594      ;
; -2.658 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.587      ;
; -2.637 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.565      ;
; -2.609 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.064     ; 3.540      ;
; -2.606 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.535      ;
; -2.575 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.066     ; 3.504      ;
; -2.539 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.261      ; 3.795      ;
; -2.534 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.259      ; 3.788      ;
; -2.511 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.259      ; 3.765      ;
; -2.493 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.258      ; 3.746      ;
; -2.483 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.258      ; 3.736      ;
; -2.455 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.067     ; 3.383      ;
; -2.454 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.258      ; 3.707      ;
; -2.434 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.259      ; 3.688      ;
; -2.424 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.259      ; 3.678      ;
; -2.366 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q ; CK           ; CK          ; 1.000        ; 0.258      ; 3.619      ;
; -2.360 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.258      ; 3.613      ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CK'                                                                                                                                                                 ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.370 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 0.922      ;
; 0.447 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 0.999      ;
; 0.641 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.080      ; 0.865      ;
; 0.655 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.080      ; 0.879      ;
; 0.665 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.217      ;
; 0.676 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ; CK           ; CK          ; 0.000        ; -0.258     ; 0.562      ;
; 0.767 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; -0.258     ; 0.653      ;
; 0.781 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; CK           ; CK          ; 0.000        ; 0.067      ; 0.992      ;
; 0.792 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; CK           ; CK          ; 0.000        ; 0.066      ; 1.002      ;
; 0.828 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.380      ;
; 0.835 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; CK           ; CK          ; 0.000        ; 0.066      ; 1.045      ;
; 0.840 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; -0.258     ; 0.726      ;
; 0.906 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.458      ;
; 0.921 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.473      ;
; 0.964 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ; CK           ; CK          ; 0.000        ; -0.258     ; 0.850      ;
; 0.978 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; CK           ; CK          ; 0.000        ; 0.066      ; 1.188      ;
; 1.013 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; CK           ; CK          ; 0.000        ; 0.064      ; 1.221      ;
; 1.036 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.588      ;
; 1.073 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.622      ;
; 1.125 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.674      ;
; 1.184 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.733      ;
; 1.217 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.766      ;
; 1.220 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.769      ;
; 1.229 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.781      ;
; 1.229 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.778      ;
; 1.279 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.828      ;
; 1.280 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; CK           ; CK          ; 0.000        ; 0.064      ; 1.488      ;
; 1.298 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; CK           ; CK          ; 0.000        ; 0.064      ; 1.506      ;
; 1.311 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.860      ;
; 1.312 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.861      ;
; 1.324 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.873      ;
; 1.332 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.884      ;
; 1.346 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.895      ;
; 1.359 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.911      ;
; 1.383 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.932      ;
; 1.388 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.937      ;
; 1.400 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.949      ;
; 1.407 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.956      ;
; 1.409 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.958      ;
; 1.413 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; CK           ; CK          ; 0.000        ; 0.064      ; 1.621      ;
; 1.417 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.969      ;
; 1.419 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.971      ;
; 1.423 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 1.975      ;
; 1.439 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 1.988      ;
; 1.455 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.007      ;
; 1.460 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.009      ;
; 1.470 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.022      ;
; 1.486 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.035      ;
; 1.507 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.059      ;
; 1.522 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.074      ;
; 1.529 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.078      ;
; 1.530 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.082      ;
; 1.547 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.096      ;
; 1.573 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.125      ;
; 1.578 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.127      ;
; 1.590 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.139      ;
; 1.630 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.179      ;
; 1.641 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.193      ;
; 1.650 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.070      ; 1.864      ;
; 1.689 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.238      ;
; 1.692 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.241      ;
; 1.694 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.243      ;
; 1.714 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.263      ;
; 1.721 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.273      ;
; 1.729 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.281      ;
; 1.735 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.284      ;
; 1.741 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.293      ;
; 1.754 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.303      ;
; 1.760 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.309      ;
; 1.798 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.347      ;
; 1.808 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.357      ;
; 1.809 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.358      ;
; 1.817 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.366      ;
; 1.822 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.374      ;
; 1.827 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.376      ;
; 1.841 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.390      ;
; 1.841 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.393      ;
; 1.843 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.395      ;
; 1.847 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.396      ;
; 1.849 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.398      ;
; 1.863 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.415      ;
; 1.867 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.416      ;
; 1.875 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.067      ; 2.086      ;
; 1.884 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.433      ;
; 1.904 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.456      ;
; 1.919 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.070      ; 2.133      ;
; 1.922 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.471      ;
; 1.945 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.497      ;
; 1.956 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.067      ; 2.167      ;
; 1.956 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.508      ;
; 1.964 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.070      ; 2.178      ;
; 1.976 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.525      ;
; 1.989 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.538      ;
; 1.994 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.408      ; 2.546      ;
; 2.002 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.551      ;
; 2.006 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.555      ;
; 2.021 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.070      ; 2.235      ;
; 2.031 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.580      ;
; 2.032 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.067      ; 2.243      ;
; 2.036 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.405      ; 2.585      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CK'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CK    ; Rise       ; CK                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; 1.342 ; 1.681 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; 1.220 ; 1.537 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; 1.342 ; 1.681 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; 1.268 ; 1.582 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; 1.236 ; 1.556 ; Rise       ; CK              ;
; EN_COD        ; CK         ; 1.752 ; 2.053 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; 1.656 ; 1.681 ; Rise       ; CK              ;
; LD_R          ; CK         ; 1.486 ; 1.773 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; 2.460 ; 2.840 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; 2.399 ; 2.729 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; 2.460 ; 2.840 ; Rise       ; CK              ;
; Y[*]          ; CK         ; 1.566 ; 1.886 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; 1.063 ; 1.388 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; 1.338 ; 1.661 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; 1.566 ; 1.886 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; 1.011 ; 1.330 ; Rise       ; CK              ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; -0.655 ; -0.978 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; -0.655 ; -0.978 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; -0.742 ; -1.086 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; -0.686 ; -1.013 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; -0.680 ; -1.012 ; Rise       ; CK              ;
; EN_COD        ; CK         ; -1.271 ; -1.587 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; -0.529 ; -0.572 ; Rise       ; CK              ;
; LD_R          ; CK         ; -1.015 ; -1.318 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; -1.872 ; -2.230 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; -1.872 ; -2.230 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; -1.950 ; -2.298 ; Rise       ; CK              ;
; Y[*]          ; CK         ; -0.638 ; -0.954 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; -0.688 ; -1.010 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; -0.952 ; -1.272 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; -1.172 ; -1.489 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; -0.638 ; -0.954 ; Rise       ; CK              ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 6.848 ; 6.825 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 6.848 ; 6.806 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 6.564 ; 6.536 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 6.328 ; 6.308 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 6.313 ; 6.294 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 6.458 ; 6.442 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 6.556 ; 6.563 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 6.544 ; 6.520 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 6.843 ; 6.825 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 6.168 ; 6.143 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 6.221 ; 6.194 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 5.967 ; 5.942 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 6.622 ; 6.581 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 6.349 ; 6.320 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 6.122 ; 6.102 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 6.107 ; 6.088 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 6.246 ; 6.230 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 6.341 ; 6.346 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 6.329 ; 6.305 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 6.617 ; 6.598 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 5.967 ; 5.942 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 6.019 ; 5.992 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CK    ; -1.987 ; -11.383           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CK    ; 0.208 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CK    ; -3.000 ; -37.516                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CK'                                                                                                                                                     ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.987 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 3.123      ;
; -1.900 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 3.036      ;
; -1.894 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 3.031      ;
; -1.882 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.825      ;
; -1.865 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 3.001      ;
; -1.806 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.943      ;
; -1.804 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.940      ;
; -1.802 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.938      ;
; -1.795 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.738      ;
; -1.790 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.926      ;
; -1.789 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.733      ;
; -1.776 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.916      ;
; -1.760 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.703      ;
; -1.754 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.894      ;
; -1.753 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.893      ;
; -1.738 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.878      ;
; -1.717 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.853      ;
; -1.712 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.848      ;
; -1.711 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.848      ;
; -1.710 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.850      ;
; -1.701 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.645      ;
; -1.689 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.826      ;
; -1.686 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.823      ;
; -1.685 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.628      ;
; -1.682 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.818      ;
; -1.681 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.624      ;
; -1.673 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.810      ;
; -1.653 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.793      ;
; -1.648 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.785      ;
; -1.648 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.591      ;
; -1.632 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.768      ;
; -1.623 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.760      ;
; -1.611 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.558      ;
; -1.611 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.747      ;
; -1.607 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.550      ;
; -1.606 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.746      ;
; -1.602 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.546      ;
; -1.594 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.537      ;
; -1.589 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.536      ;
; -1.588 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.535      ;
; -1.587 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.723      ;
; -1.584 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.724      ;
; -1.583 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.723      ;
; -1.573 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.520      ;
; -1.568 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.708      ;
; -1.559 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.502      ;
; -1.558 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.698      ;
; -1.545 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.492      ;
; -1.543 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.679      ;
; -1.540 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.680      ;
; -1.536 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.479      ;
; -1.534 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.478      ;
; -1.529 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.665      ;
; -1.522 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.465      ;
; -1.521 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.465      ;
; -1.519 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.656      ;
; -1.516 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.653      ;
; -1.514 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.650      ;
; -1.514 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.458      ;
; -1.508 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.452      ;
; -1.503 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.640      ;
; -1.488 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.435      ;
; -1.483 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.427      ;
; -1.483 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.623      ;
; -1.482 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.425      ;
; -1.478 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.615      ;
; -1.473 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.420      ;
; -1.451 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.398      ;
; -1.450 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.397      ;
; -1.435 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.382      ;
; -1.407 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.354      ;
; -1.406 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.349      ;
; -1.404 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.540      ;
; -1.396 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.339      ;
; -1.393 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.340      ;
; -1.388 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.528      ;
; -1.376 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.513      ;
; -1.373 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.509      ;
; -1.350 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.297      ;
; -1.349 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.292      ;
; -1.346 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.290      ;
; -1.344 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.480      ;
; -1.333 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.277      ;
; -1.308 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.252      ;
; -1.295 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.238      ;
; -1.284 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.227      ;
; -1.255 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.199      ;
; -1.255 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.040     ; 2.202      ;
; -1.246 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q ; CK           ; CK          ; 1.000        ; 0.153      ; 2.386      ;
; -1.221 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q ; CK           ; CK          ; 1.000        ; -0.043     ; 2.165      ;
; -1.210 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.347      ;
; -1.206 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.343      ;
; -1.185 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.321      ;
; -1.174 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q ; CK           ; CK          ; 1.000        ; -0.044     ; 2.117      ;
; -1.164 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.300      ;
; -1.152 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.288      ;
; -1.144 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.281      ;
; -1.138 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.274      ;
; -1.132 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q ; CK           ; CK          ; 1.000        ; 0.150      ; 2.269      ;
; -1.104 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q ; CK           ; CK          ; 1.000        ; 0.149      ; 2.240      ;
+--------+---------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CK'                                                                                                                                                                 ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.540      ;
; 0.260 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.592      ;
; 0.365 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.052      ; 0.501      ;
; 0.373 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.052      ; 0.509      ;
; 0.395 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ; CK           ; CK          ; 0.000        ; -0.149     ; 0.330      ;
; 0.397 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.729      ;
; 0.440 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; CK           ; CK          ; 0.000        ; 0.044      ; 0.568      ;
; 0.448 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; CK           ; CK          ; 0.000        ; 0.043      ; 0.575      ;
; 0.453 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; -0.149     ; 0.388      ;
; 0.468 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; CK           ; CK          ; 0.000        ; 0.043      ; 0.595      ;
; 0.477 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.809      ;
; 0.499 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; -0.149     ; 0.434      ;
; 0.525 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.857      ;
; 0.529 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.861      ;
; 0.550 ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ; CK           ; CK          ; 0.000        ; -0.149     ; 0.485      ;
; 0.551 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; CK           ; CK          ; 0.000        ; 0.043      ; 0.678      ;
; 0.587 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; CK           ; CK          ; 0.000        ; 0.041      ; 0.712      ;
; 0.619 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 0.951      ;
; 0.630 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 0.959      ;
; 0.658 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 0.987      ;
; 0.673 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.002      ;
; 0.703 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.035      ;
; 0.709 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.039      ;
; 0.716 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.045      ;
; 0.723 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.052      ;
; 0.730 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.059      ;
; 0.744 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; CK           ; CK          ; 0.000        ; 0.041      ; 0.869      ;
; 0.754 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; CK           ; CK          ; 0.000        ; 0.040      ; 0.878      ;
; 0.758 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.087      ;
; 0.764 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.093      ;
; 0.783 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.113      ;
; 0.791 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.121      ;
; 0.802 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.134      ;
; 0.812 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.144      ;
; 0.812 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.142      ;
; 0.815 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.145      ;
; 0.817 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.149      ;
; 0.823 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.152      ;
; 0.824 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.156      ;
; 0.825 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; CK           ; CK          ; 0.000        ; 0.041      ; 0.950      ;
; 0.830 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.159      ;
; 0.834 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.164      ;
; 0.840 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.169      ;
; 0.841 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.173      ;
; 0.843 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.172      ;
; 0.868 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.200      ;
; 0.880 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.212      ;
; 0.885 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.214      ;
; 0.885 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.217      ;
; 0.898 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.228      ;
; 0.906 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.238      ;
; 0.908 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.237      ;
; 0.914 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.246      ;
; 0.934 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.263      ;
; 0.941 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.271      ;
; 0.945 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.277      ;
; 0.958 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.290      ;
; 0.962 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.291      ;
; 0.974 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.304      ;
; 0.978 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.047      ; 1.109      ;
; 0.991 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.320      ;
; 0.993 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.325      ;
; 1.002 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.331      ;
; 1.002 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.334      ;
; 1.004 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.333      ;
; 1.008 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.338      ;
; 1.018 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.350      ;
; 1.019 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.349      ;
; 1.033 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.363      ;
; 1.038 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.368      ;
; 1.041 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.370      ;
; 1.050 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.382      ;
; 1.052 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.382      ;
; 1.069 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.399      ;
; 1.077 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.044      ; 1.205      ;
; 1.078 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.407      ;
; 1.081 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.413      ;
; 1.087 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.417      ;
; 1.089 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.419      ;
; 1.092 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.421      ;
; 1.097 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.427      ;
; 1.097 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.429      ;
; 1.102 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.434      ;
; 1.105 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.437      ;
; 1.120 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.452      ;
; 1.123 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.455      ;
; 1.124 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.453      ;
; 1.132 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.044      ; 1.260      ;
; 1.136 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.047      ; 1.267      ;
; 1.139 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.469      ;
; 1.144 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.047      ; 1.275      ;
; 1.145 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.475      ;
; 1.154 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.248      ; 1.486      ;
; 1.155 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.485      ;
; 1.169 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.498      ;
; 1.183 ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.246      ; 1.513      ;
; 1.183 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ; CK           ; CK          ; 0.000        ; 0.044      ; 1.311      ;
; 1.191 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.520      ;
; 1.196 ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ; CK           ; CK          ; 0.000        ; 0.245      ; 1.525      ;
; 1.200 ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ; CK           ; CK          ; 0.000        ; 0.047      ; 1.331      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CK'                                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CK    ; Rise       ; CK                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF0|q             ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF1|q             ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF2|q             ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF3|q             ;
; -0.034 ; 0.150        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF6|q             ;
; -0.034 ; 0.150        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF7|q             ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_00|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_01|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF0|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF1|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF2|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGC00|ffd:FF3|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF0|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF1|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF2|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; BLOCO_BXC:BL_RXC_02|REGISTRADOR_4_BITS:REGY00|ffd:FF3|q ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF4|q             ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF5|q             ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF8|q             ;
; -0.011 ; 0.173        ; 0.184          ; Low Pulse Width ; CK    ; Rise       ; REGISTRADOR_10_BITS:REG_01_10BITS|ffd:FF9|q             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; CK~input|o                                              ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; CK~inputclkctrl|inclk[0]                                ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; CK~inputclkctrl|outclk                                  ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; REG_01_10BITS|FF0|q|clk                                 ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; REG_01_10BITS|FF1|q|clk                                 ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; REG_01_10BITS|FF2|q|clk                                 ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; REG_01_10BITS|FF3|q|clk                                 ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; REG_01_10BITS|FF6|q|clk                                 ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; REG_01_10BITS|FF7|q|clk                                 ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGC00|FF0|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGC00|FF1|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGC00|FF2|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGC00|FF3|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGY00|FF0|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGY00|FF1|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGY00|FF2|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_00|REGY00|FF3|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGC00|FF0|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGC00|FF1|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGC00|FF2|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGC00|FF3|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGY00|FF0|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGY00|FF1|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGY00|FF2|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_01|REGY00|FF3|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_02|REGC00|FF0|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_02|REGC00|FF1|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_02|REGC00|FF2|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_02|REGC00|FF3|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_02|REGY00|FF0|q|clk                              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width ; CK    ; Rise       ; BL_RXC_02|REGY00|FF1|q|clk                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; 0.782 ; 1.397 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; 0.716 ; 1.300 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; 0.782 ; 1.397 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; 0.728 ; 1.324 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; 0.717 ; 1.306 ; Rise       ; CK              ;
; EN_COD        ; CK         ; 1.025 ; 1.628 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; 1.163 ; 1.232 ; Rise       ; CK              ;
; LD_R          ; CK         ; 0.878 ; 1.452 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; 1.541 ; 2.125 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; 1.471 ; 2.094 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; 1.541 ; 2.125 ; Rise       ; CK              ;
; Y[*]          ; CK         ; 0.941 ; 1.554 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; 0.609 ; 1.194 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; 0.783 ; 1.389 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; 0.941 ; 1.554 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; 0.596 ; 1.160 ; Rise       ; CK              ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; -0.361 ; -0.933 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; -0.361 ; -0.933 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; -0.415 ; -1.005 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; -0.388 ; -0.955 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; -0.371 ; -0.947 ; Rise       ; CK              ;
; EN_COD        ; CK         ; -0.726 ; -1.313 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; -0.433 ; -0.540 ; Rise       ; CK              ;
; LD_R          ; CK         ; -0.586 ; -1.146 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; -1.162 ; -1.704 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; -1.162 ; -1.704 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; -1.200 ; -1.754 ; Rise       ; CK              ;
; Y[*]          ; CK         ; -0.358 ; -0.916 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; -0.370 ; -0.948 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; -0.537 ; -1.135 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; -0.689 ; -1.294 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; -0.358 ; -0.916 ; Rise       ; CK              ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 4.515 ; 4.631 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 4.515 ; 4.616 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 4.338 ; 4.424 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 4.201 ; 4.267 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 4.185 ; 4.254 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 4.287 ; 4.393 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 4.354 ; 4.481 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 4.331 ; 4.416 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 4.515 ; 4.631 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 4.102 ; 4.184 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 4.147 ; 4.227 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 3.967 ; 4.046 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 4.364 ; 4.462 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 4.193 ; 4.276 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 4.063 ; 4.126 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 4.046 ; 4.113 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 4.145 ; 4.247 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 4.209 ; 4.332 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 4.187 ; 4.269 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 4.363 ; 4.475 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 3.967 ; 4.046 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 4.011 ; 4.088 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.315  ; 0.208 ; N/A      ; N/A     ; -3.000              ;
;  CK              ; -4.315  ; 0.208 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -30.72  ; 0.0   ; 0.0      ; 0.0     ; -37.516             ;
;  CK              ; -30.720 ; 0.000 ; N/A      ; N/A     ; -37.516             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; 1.581 ; 2.017 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; 1.438 ; 1.857 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; 1.581 ; 2.017 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; 1.489 ; 1.909 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; 1.453 ; 1.883 ; Rise       ; CK              ;
; EN_COD        ; CK         ; 2.010 ; 2.430 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; 1.834 ; 1.760 ; Rise       ; CK              ;
; LD_R          ; CK         ; 1.717 ; 2.111 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; 2.826 ; 3.270 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; 2.719 ; 3.173 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; 2.826 ; 3.270 ; Rise       ; CK              ;
; Y[*]          ; CK         ; 1.823 ; 2.237 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; 1.266 ; 1.690 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; 1.559 ; 1.995 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; 1.823 ; 2.237 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; 1.212 ; 1.621 ; Rise       ; CK              ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C_0_1_2_3[*]  ; CK         ; -0.361 ; -0.933 ; Rise       ; CK              ;
;  C_0_1_2_3[0] ; CK         ; -0.361 ; -0.933 ; Rise       ; CK              ;
;  C_0_1_2_3[1] ; CK         ; -0.415 ; -1.005 ; Rise       ; CK              ;
;  C_0_1_2_3[2] ; CK         ; -0.388 ; -0.955 ; Rise       ; CK              ;
;  C_0_1_2_3[3] ; CK         ; -0.371 ; -0.947 ; Rise       ; CK              ;
; EN_COD        ; CK         ; -0.726 ; -1.313 ; Rise       ; CK              ;
; LD_OUT        ; CK         ; -0.433 ; -0.528 ; Rise       ; CK              ;
; LD_R          ; CK         ; -0.586 ; -1.146 ; Rise       ; CK              ;
; S_COD[*]      ; CK         ; -1.162 ; -1.704 ; Rise       ; CK              ;
;  S_COD[0]     ; CK         ; -1.162 ; -1.704 ; Rise       ; CK              ;
;  S_COD[1]     ; CK         ; -1.200 ; -1.754 ; Rise       ; CK              ;
; Y[*]          ; CK         ; -0.358 ; -0.916 ; Rise       ; CK              ;
;  Y[0]         ; CK         ; -0.370 ; -0.948 ; Rise       ; CK              ;
;  Y[1]         ; CK         ; -0.537 ; -1.135 ; Rise       ; CK              ;
;  Y[2]         ; CK         ; -0.689 ; -1.294 ; Rise       ; CK              ;
;  Y[3]         ; CK         ; -0.358 ; -0.916 ; Rise       ; CK              ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 7.619 ; 7.635 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 7.615 ; 7.614 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 7.314 ; 7.313 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 7.055 ; 7.058 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 7.039 ; 7.047 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 7.188 ; 7.221 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 7.299 ; 7.353 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 7.289 ; 7.296 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 7.619 ; 7.635 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 6.877 ; 6.882 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 6.934 ; 6.935 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; F[*]      ; CK         ; 3.967 ; 4.046 ; Rise       ; CK              ;
;  F[0]     ; CK         ; 4.364 ; 4.462 ; Rise       ; CK              ;
;  F[1]     ; CK         ; 4.193 ; 4.276 ; Rise       ; CK              ;
;  F[2]     ; CK         ; 4.063 ; 4.126 ; Rise       ; CK              ;
;  F[3]     ; CK         ; 4.046 ; 4.113 ; Rise       ; CK              ;
;  F[4]     ; CK         ; 4.145 ; 4.247 ; Rise       ; CK              ;
;  F[5]     ; CK         ; 4.209 ; 4.332 ; Rise       ; CK              ;
;  F[6]     ; CK         ; 4.187 ; 4.269 ; Rise       ; CK              ;
;  F[7]     ; CK         ; 4.363 ; 4.475 ; Rise       ; CK              ;
;  F[8]     ; CK         ; 3.967 ; 4.046 ; Rise       ; CK              ;
;  F[9]     ; CK         ; 4.011 ; 4.088 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; F[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; CK                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLR_AS              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LD_OUT              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLR_R               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LD_R                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_0_1_2_3[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_COD[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN_COD              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_COD[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_0_1_2_3[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_0_1_2_3[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_0_1_2_3[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; F[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; F[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.21e-09 V                   ; 2.38 V              ; -0.0507 V           ; 0.161 V                              ; 0.093 V                              ; 2.91e-10 s                  ; 2.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.21e-09 V                  ; 2.38 V             ; -0.0507 V          ; 0.161 V                             ; 0.093 V                             ; 2.91e-10 s                 ; 2.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; F[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; F[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.5e-07 V                    ; 2.35 V              ; -0.0159 V           ; 0.081 V                              ; 0.032 V                              ; 4.24e-10 s                  ; 3.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 8.5e-07 V                   ; 2.35 V             ; -0.0159 V          ; 0.081 V                             ; 0.032 V                             ; 4.24e-10 s                 ; 3.5e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; F[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 6138     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 6138     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 16 22:22:51 2023
Info: Command: quartus_sta projeto_8 -c projeto_8
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK CK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.315
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.315       -30.720 CK 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.000 CK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.745       -25.637 CK 
Info (332146): Worst-case hold slack is 0.370
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.370         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.000 CK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.987       -11.383 CK 
Info (332146): Worst-case hold slack is 0.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.208         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.516 CK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Sat Dec 16 22:22:57 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:01


