# Verilog模块基本结构说明

## 1. 模块声明
```verilog
module module_name (
    input wire clk,
    input wire reset,
    output reg [7:0] data_out,
    inout wire [3:0] bus
);
```

## 2. 声明部分
- **输入/输出端口**：定义模块的接口
- **内部信号**：reg和wire类型的变量

## 3. 语句块
- **initial块**：仿真初始化
- **always块**：过程控制语句
- **assign语句**：连续赋值

## 4. 例化其他模块
```verilog
other_module u1 (
    .clk(clk),
    .reset(reset),
    .data_in(data_in)
);
```

## 5. 完整示例
```verilog
module simple_counter (
    input wire clk,
    input wire reset,
    output reg [3:0] count
);

    always @(posedge clk or posedge reset) begin
        if (reset)
            count <= 4'b0;
        else
            count <= count + 1;
    end
endmodule
```