// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2018.3
// Copyright (C) 1986-2018 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _Block_proc_HH_
#define _Block_proc_HH_

#include "systemc.h"
#include "AESL_pkg.h"


namespace ap_rtl {

struct Block_proc : public sc_module {
    // Port declarations 199
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_in< sc_logic > ap_continue;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_in< sc_lv<32> > input_0_axi_V;
    sc_out< sc_lv<32> > input_0_V;
    sc_out< sc_logic > input_0_V_ap_vld;
    sc_in< sc_lv<16> > input_1_axi_V;
    sc_out< sc_lv<16> > input_1_V;
    sc_out< sc_logic > input_1_V_ap_vld;
    sc_in< sc_lv<16> > input_2_axi_V;
    sc_out< sc_lv<16> > input_2_V;
    sc_out< sc_logic > input_2_V_ap_vld;
    sc_in< sc_lv<24> > input_3_axi_V;
    sc_out< sc_lv<24> > input_3_V;
    sc_out< sc_logic > input_3_V_ap_vld;
    sc_in< sc_lv<32> > input_4_axi_V;
    sc_out< sc_lv<32> > input_4_V;
    sc_out< sc_logic > input_4_V_ap_vld;
    sc_in< sc_lv<16> > input_5_axi_V;
    sc_out< sc_lv<16> > input_5_V;
    sc_out< sc_logic > input_5_V_ap_vld;
    sc_in< sc_lv<16> > input_6_axi_V;
    sc_out< sc_lv<16> > input_6_V;
    sc_out< sc_logic > input_6_V_ap_vld;
    sc_in< sc_lv<24> > input_7_axi_V;
    sc_out< sc_lv<24> > input_7_V;
    sc_out< sc_logic > input_7_V_ap_vld;
    sc_in< sc_lv<32> > input_8_axi_V;
    sc_out< sc_lv<32> > input_8_V;
    sc_out< sc_logic > input_8_V_ap_vld;
    sc_in< sc_lv<16> > input_9_axi_V;
    sc_out< sc_lv<16> > input_9_V;
    sc_out< sc_logic > input_9_V_ap_vld;
    sc_in< sc_lv<16> > input_10_axi_V;
    sc_out< sc_lv<16> > input_10_V;
    sc_out< sc_logic > input_10_V_ap_vld;
    sc_in< sc_lv<24> > input_11_axi_V;
    sc_out< sc_lv<24> > input_11_V;
    sc_out< sc_logic > input_11_V_ap_vld;
    sc_in< sc_lv<32> > input_12_axi_V;
    sc_out< sc_lv<32> > input_12_V;
    sc_out< sc_logic > input_12_V_ap_vld;
    sc_in< sc_lv<16> > input_13_axi_V;
    sc_out< sc_lv<16> > input_13_V;
    sc_out< sc_logic > input_13_V_ap_vld;
    sc_in< sc_lv<16> > input_14_axi_V;
    sc_out< sc_lv<16> > input_14_V;
    sc_out< sc_logic > input_14_V_ap_vld;
    sc_in< sc_lv<24> > input_15_axi_V;
    sc_out< sc_lv<24> > input_15_V;
    sc_out< sc_logic > input_15_V_ap_vld;
    sc_in< sc_lv<32> > input_16_axi_V;
    sc_out< sc_lv<32> > input_16_V;
    sc_out< sc_logic > input_16_V_ap_vld;
    sc_in< sc_lv<16> > input_17_axi_V;
    sc_out< sc_lv<16> > input_17_V;
    sc_out< sc_logic > input_17_V_ap_vld;
    sc_in< sc_lv<16> > input_18_axi_V;
    sc_out< sc_lv<16> > input_18_V;
    sc_out< sc_logic > input_18_V_ap_vld;
    sc_in< sc_lv<24> > input_19_axi_V;
    sc_out< sc_lv<24> > input_19_V;
    sc_out< sc_logic > input_19_V_ap_vld;
    sc_in< sc_lv<32> > input_20_axi_V;
    sc_out< sc_lv<32> > input_20_V;
    sc_out< sc_logic > input_20_V_ap_vld;
    sc_in< sc_lv<16> > input_21_axi_V;
    sc_out< sc_lv<16> > input_21_V;
    sc_out< sc_logic > input_21_V_ap_vld;
    sc_in< sc_lv<16> > input_22_axi_V;
    sc_out< sc_lv<16> > input_22_V;
    sc_out< sc_logic > input_22_V_ap_vld;
    sc_in< sc_lv<24> > input_23_axi_V;
    sc_out< sc_lv<24> > input_23_V;
    sc_out< sc_logic > input_23_V_ap_vld;
    sc_in< sc_lv<32> > input_24_axi_V;
    sc_out< sc_lv<32> > input_24_V;
    sc_out< sc_logic > input_24_V_ap_vld;
    sc_in< sc_lv<16> > input_25_axi_V;
    sc_out< sc_lv<16> > input_25_V;
    sc_out< sc_logic > input_25_V_ap_vld;
    sc_in< sc_lv<16> > input_26_axi_V;
    sc_out< sc_lv<16> > input_26_V;
    sc_out< sc_logic > input_26_V_ap_vld;
    sc_in< sc_lv<24> > input_27_axi_V;
    sc_out< sc_lv<24> > input_27_V;
    sc_out< sc_logic > input_27_V_ap_vld;
    sc_in< sc_lv<32> > input_28_axi_V;
    sc_out< sc_lv<32> > input_28_V;
    sc_out< sc_logic > input_28_V_ap_vld;
    sc_in< sc_lv<16> > input_29_axi_V;
    sc_out< sc_lv<16> > input_29_V;
    sc_out< sc_logic > input_29_V_ap_vld;
    sc_in< sc_lv<16> > input_30_axi_V;
    sc_out< sc_lv<16> > input_30_V;
    sc_out< sc_logic > input_30_V_ap_vld;
    sc_in< sc_lv<24> > input_31_axi_V;
    sc_out< sc_lv<24> > input_31_V;
    sc_out< sc_logic > input_31_V_ap_vld;
    sc_in< sc_lv<32> > input_32_axi_V;
    sc_out< sc_lv<32> > input_32_V;
    sc_out< sc_logic > input_32_V_ap_vld;
    sc_in< sc_lv<16> > input_33_axi_V;
    sc_out< sc_lv<16> > input_33_V;
    sc_out< sc_logic > input_33_V_ap_vld;
    sc_in< sc_lv<16> > input_34_axi_V;
    sc_out< sc_lv<16> > input_34_V;
    sc_out< sc_logic > input_34_V_ap_vld;
    sc_in< sc_lv<24> > input_35_axi_V;
    sc_out< sc_lv<24> > input_35_V;
    sc_out< sc_logic > input_35_V_ap_vld;
    sc_in< sc_lv<32> > input_36_axi_V;
    sc_out< sc_lv<32> > input_36_V;
    sc_out< sc_logic > input_36_V_ap_vld;
    sc_in< sc_lv<16> > input_37_axi_V;
    sc_out< sc_lv<16> > input_37_V;
    sc_out< sc_logic > input_37_V_ap_vld;
    sc_in< sc_lv<16> > input_38_axi_V;
    sc_out< sc_lv<16> > input_38_V;
    sc_out< sc_logic > input_38_V_ap_vld;
    sc_in< sc_lv<24> > input_39_axi_V;
    sc_out< sc_lv<24> > input_39_V;
    sc_out< sc_logic > input_39_V_ap_vld;
    sc_in< sc_lv<32> > input_40_axi_V;
    sc_out< sc_lv<32> > input_40_V;
    sc_out< sc_logic > input_40_V_ap_vld;
    sc_in< sc_lv<16> > input_41_axi_V;
    sc_out< sc_lv<16> > input_41_V;
    sc_out< sc_logic > input_41_V_ap_vld;
    sc_in< sc_lv<16> > input_42_axi_V;
    sc_out< sc_lv<16> > input_42_V;
    sc_out< sc_logic > input_42_V_ap_vld;
    sc_in< sc_lv<24> > input_43_axi_V;
    sc_out< sc_lv<24> > input_43_V;
    sc_out< sc_logic > input_43_V_ap_vld;
    sc_in< sc_lv<32> > input_44_axi_V;
    sc_out< sc_lv<32> > input_44_V;
    sc_out< sc_logic > input_44_V_ap_vld;
    sc_in< sc_lv<16> > input_45_axi_V;
    sc_out< sc_lv<16> > input_45_V;
    sc_out< sc_logic > input_45_V_ap_vld;
    sc_in< sc_lv<16> > input_46_axi_V;
    sc_out< sc_lv<16> > input_46_V;
    sc_out< sc_logic > input_46_V_ap_vld;
    sc_in< sc_lv<24> > input_47_axi_V;
    sc_out< sc_lv<24> > input_47_V;
    sc_out< sc_logic > input_47_V_ap_vld;
    sc_in< sc_lv<32> > input_48_axi_V;
    sc_out< sc_lv<32> > input_48_V;
    sc_out< sc_logic > input_48_V_ap_vld;
    sc_in< sc_lv<16> > input_49_axi_V;
    sc_out< sc_lv<16> > input_49_V;
    sc_out< sc_logic > input_49_V_ap_vld;
    sc_in< sc_lv<16> > input_50_axi_V;
    sc_out< sc_lv<16> > input_50_V;
    sc_out< sc_logic > input_50_V_ap_vld;
    sc_in< sc_lv<24> > input_51_axi_V;
    sc_out< sc_lv<24> > input_51_V;
    sc_out< sc_logic > input_51_V_ap_vld;
    sc_in< sc_lv<32> > input_52_axi_V;
    sc_out< sc_lv<32> > input_52_V;
    sc_out< sc_logic > input_52_V_ap_vld;
    sc_in< sc_lv<16> > input_53_axi_V;
    sc_out< sc_lv<16> > input_53_V;
    sc_out< sc_logic > input_53_V_ap_vld;
    sc_in< sc_lv<16> > input_54_axi_V;
    sc_out< sc_lv<16> > input_54_V;
    sc_out< sc_logic > input_54_V_ap_vld;
    sc_in< sc_lv<24> > input_55_axi_V;
    sc_out< sc_lv<24> > input_55_V;
    sc_out< sc_logic > input_55_V_ap_vld;
    sc_in< sc_lv<32> > input_56_axi_V;
    sc_out< sc_lv<32> > input_56_V;
    sc_out< sc_logic > input_56_V_ap_vld;
    sc_in< sc_lv<16> > input_57_axi_V;
    sc_out< sc_lv<16> > input_57_V;
    sc_out< sc_logic > input_57_V_ap_vld;
    sc_in< sc_lv<16> > input_58_axi_V;
    sc_out< sc_lv<16> > input_58_V;
    sc_out< sc_logic > input_58_V_ap_vld;
    sc_in< sc_lv<24> > input_59_axi_V;
    sc_out< sc_lv<24> > input_59_V;
    sc_out< sc_logic > input_59_V_ap_vld;
    sc_in< sc_lv<32> > input_60_axi_V;
    sc_out< sc_lv<32> > input_60_V;
    sc_out< sc_logic > input_60_V_ap_vld;
    sc_in< sc_lv<16> > input_61_axi_V;
    sc_out< sc_lv<16> > input_61_V;
    sc_out< sc_logic > input_61_V_ap_vld;
    sc_in< sc_lv<16> > input_62_axi_V;
    sc_out< sc_lv<16> > input_62_V;
    sc_out< sc_logic > input_62_V_ap_vld;
    sc_in< sc_lv<24> > input_63_axi_V;
    sc_out< sc_lv<24> > input_63_V;
    sc_out< sc_logic > input_63_V_ap_vld;


    // Module declarations
    Block_proc(sc_module_name name);
    SC_HAS_PROCESS(Block_proc);

    ~Block_proc();

    sc_trace_file* mVcdFile;

    sc_signal< sc_logic > ap_done_reg;
    sc_signal< sc_lv<1> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< bool > ap_block_state1;
    sc_signal< sc_lv<32> > input_0_V_preg;
    sc_signal< sc_lv<16> > input_1_V_preg;
    sc_signal< sc_lv<16> > input_2_V_preg;
    sc_signal< sc_lv<24> > input_3_V_preg;
    sc_signal< sc_lv<32> > input_4_V_preg;
    sc_signal< sc_lv<16> > input_5_V_preg;
    sc_signal< sc_lv<16> > input_6_V_preg;
    sc_signal< sc_lv<24> > input_7_V_preg;
    sc_signal< sc_lv<32> > input_8_V_preg;
    sc_signal< sc_lv<16> > input_9_V_preg;
    sc_signal< sc_lv<16> > input_10_V_preg;
    sc_signal< sc_lv<24> > input_11_V_preg;
    sc_signal< sc_lv<32> > input_12_V_preg;
    sc_signal< sc_lv<16> > input_13_V_preg;
    sc_signal< sc_lv<16> > input_14_V_preg;
    sc_signal< sc_lv<24> > input_15_V_preg;
    sc_signal< sc_lv<32> > input_16_V_preg;
    sc_signal< sc_lv<16> > input_17_V_preg;
    sc_signal< sc_lv<16> > input_18_V_preg;
    sc_signal< sc_lv<24> > input_19_V_preg;
    sc_signal< sc_lv<32> > input_20_V_preg;
    sc_signal< sc_lv<16> > input_21_V_preg;
    sc_signal< sc_lv<16> > input_22_V_preg;
    sc_signal< sc_lv<24> > input_23_V_preg;
    sc_signal< sc_lv<32> > input_24_V_preg;
    sc_signal< sc_lv<16> > input_25_V_preg;
    sc_signal< sc_lv<16> > input_26_V_preg;
    sc_signal< sc_lv<24> > input_27_V_preg;
    sc_signal< sc_lv<32> > input_28_V_preg;
    sc_signal< sc_lv<16> > input_29_V_preg;
    sc_signal< sc_lv<16> > input_30_V_preg;
    sc_signal< sc_lv<24> > input_31_V_preg;
    sc_signal< sc_lv<32> > input_32_V_preg;
    sc_signal< sc_lv<16> > input_33_V_preg;
    sc_signal< sc_lv<16> > input_34_V_preg;
    sc_signal< sc_lv<24> > input_35_V_preg;
    sc_signal< sc_lv<32> > input_36_V_preg;
    sc_signal< sc_lv<16> > input_37_V_preg;
    sc_signal< sc_lv<16> > input_38_V_preg;
    sc_signal< sc_lv<24> > input_39_V_preg;
    sc_signal< sc_lv<32> > input_40_V_preg;
    sc_signal< sc_lv<16> > input_41_V_preg;
    sc_signal< sc_lv<16> > input_42_V_preg;
    sc_signal< sc_lv<24> > input_43_V_preg;
    sc_signal< sc_lv<32> > input_44_V_preg;
    sc_signal< sc_lv<16> > input_45_V_preg;
    sc_signal< sc_lv<16> > input_46_V_preg;
    sc_signal< sc_lv<24> > input_47_V_preg;
    sc_signal< sc_lv<32> > input_48_V_preg;
    sc_signal< sc_lv<16> > input_49_V_preg;
    sc_signal< sc_lv<16> > input_50_V_preg;
    sc_signal< sc_lv<24> > input_51_V_preg;
    sc_signal< sc_lv<32> > input_52_V_preg;
    sc_signal< sc_lv<16> > input_53_V_preg;
    sc_signal< sc_lv<16> > input_54_V_preg;
    sc_signal< sc_lv<24> > input_55_V_preg;
    sc_signal< sc_lv<32> > input_56_V_preg;
    sc_signal< sc_lv<16> > input_57_V_preg;
    sc_signal< sc_lv<16> > input_58_V_preg;
    sc_signal< sc_lv<24> > input_59_V_preg;
    sc_signal< sc_lv<32> > input_60_V_preg;
    sc_signal< sc_lv<16> > input_61_V_preg;
    sc_signal< sc_lv<16> > input_62_V_preg;
    sc_signal< sc_lv<24> > input_63_V_preg;
    sc_signal< sc_lv<1> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<1> ap_ST_fsm_state1;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<16> ap_const_lv16_0;
    static const sc_lv<24> ap_const_lv24_0;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_ap_CS_fsm_state1();
    void thread_ap_block_state1();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_input_0_V();
    void thread_input_0_V_ap_vld();
    void thread_input_10_V();
    void thread_input_10_V_ap_vld();
    void thread_input_11_V();
    void thread_input_11_V_ap_vld();
    void thread_input_12_V();
    void thread_input_12_V_ap_vld();
    void thread_input_13_V();
    void thread_input_13_V_ap_vld();
    void thread_input_14_V();
    void thread_input_14_V_ap_vld();
    void thread_input_15_V();
    void thread_input_15_V_ap_vld();
    void thread_input_16_V();
    void thread_input_16_V_ap_vld();
    void thread_input_17_V();
    void thread_input_17_V_ap_vld();
    void thread_input_18_V();
    void thread_input_18_V_ap_vld();
    void thread_input_19_V();
    void thread_input_19_V_ap_vld();
    void thread_input_1_V();
    void thread_input_1_V_ap_vld();
    void thread_input_20_V();
    void thread_input_20_V_ap_vld();
    void thread_input_21_V();
    void thread_input_21_V_ap_vld();
    void thread_input_22_V();
    void thread_input_22_V_ap_vld();
    void thread_input_23_V();
    void thread_input_23_V_ap_vld();
    void thread_input_24_V();
    void thread_input_24_V_ap_vld();
    void thread_input_25_V();
    void thread_input_25_V_ap_vld();
    void thread_input_26_V();
    void thread_input_26_V_ap_vld();
    void thread_input_27_V();
    void thread_input_27_V_ap_vld();
    void thread_input_28_V();
    void thread_input_28_V_ap_vld();
    void thread_input_29_V();
    void thread_input_29_V_ap_vld();
    void thread_input_2_V();
    void thread_input_2_V_ap_vld();
    void thread_input_30_V();
    void thread_input_30_V_ap_vld();
    void thread_input_31_V();
    void thread_input_31_V_ap_vld();
    void thread_input_32_V();
    void thread_input_32_V_ap_vld();
    void thread_input_33_V();
    void thread_input_33_V_ap_vld();
    void thread_input_34_V();
    void thread_input_34_V_ap_vld();
    void thread_input_35_V();
    void thread_input_35_V_ap_vld();
    void thread_input_36_V();
    void thread_input_36_V_ap_vld();
    void thread_input_37_V();
    void thread_input_37_V_ap_vld();
    void thread_input_38_V();
    void thread_input_38_V_ap_vld();
    void thread_input_39_V();
    void thread_input_39_V_ap_vld();
    void thread_input_3_V();
    void thread_input_3_V_ap_vld();
    void thread_input_40_V();
    void thread_input_40_V_ap_vld();
    void thread_input_41_V();
    void thread_input_41_V_ap_vld();
    void thread_input_42_V();
    void thread_input_42_V_ap_vld();
    void thread_input_43_V();
    void thread_input_43_V_ap_vld();
    void thread_input_44_V();
    void thread_input_44_V_ap_vld();
    void thread_input_45_V();
    void thread_input_45_V_ap_vld();
    void thread_input_46_V();
    void thread_input_46_V_ap_vld();
    void thread_input_47_V();
    void thread_input_47_V_ap_vld();
    void thread_input_48_V();
    void thread_input_48_V_ap_vld();
    void thread_input_49_V();
    void thread_input_49_V_ap_vld();
    void thread_input_4_V();
    void thread_input_4_V_ap_vld();
    void thread_input_50_V();
    void thread_input_50_V_ap_vld();
    void thread_input_51_V();
    void thread_input_51_V_ap_vld();
    void thread_input_52_V();
    void thread_input_52_V_ap_vld();
    void thread_input_53_V();
    void thread_input_53_V_ap_vld();
    void thread_input_54_V();
    void thread_input_54_V_ap_vld();
    void thread_input_55_V();
    void thread_input_55_V_ap_vld();
    void thread_input_56_V();
    void thread_input_56_V_ap_vld();
    void thread_input_57_V();
    void thread_input_57_V_ap_vld();
    void thread_input_58_V();
    void thread_input_58_V_ap_vld();
    void thread_input_59_V();
    void thread_input_59_V_ap_vld();
    void thread_input_5_V();
    void thread_input_5_V_ap_vld();
    void thread_input_60_V();
    void thread_input_60_V_ap_vld();
    void thread_input_61_V();
    void thread_input_61_V_ap_vld();
    void thread_input_62_V();
    void thread_input_62_V_ap_vld();
    void thread_input_63_V();
    void thread_input_63_V_ap_vld();
    void thread_input_6_V();
    void thread_input_6_V_ap_vld();
    void thread_input_7_V();
    void thread_input_7_V_ap_vld();
    void thread_input_8_V();
    void thread_input_8_V_ap_vld();
    void thread_input_9_V();
    void thread_input_9_V_ap_vld();
    void thread_ap_NS_fsm();
};

}

using namespace ap_rtl;

#endif
