TimeQuest Timing Analyzer report for adders
Sun Jan 21 17:29:43 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock'
 25. Fast Model Hold: 'clock'
 26. Fast Model Minimum Pulse Width: 'clock'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; adders                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; adders.sdc    ; OK     ; Sun Jan 21 17:29:43 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.55 MHz ; 211.55 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.727 ; -31.542       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.149 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.941 ; -52.397               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                             ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -3.727 ; reg_A[0]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.764      ;
; -3.641 ; reg_A[0]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.678      ;
; -3.627 ; reg_A[2]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.664      ;
; -3.555 ; reg_A[0]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.592      ;
; -3.541 ; reg_A[2]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.578      ;
; -3.469 ; reg_A[0]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.506      ;
; -3.458 ; reg_A[4]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.495      ;
; -3.455 ; reg_A[2]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.492      ;
; -3.442 ; reg_B[0]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.479      ;
; -3.415 ; reg_A[1]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.452      ;
; -3.369 ; reg_A[2]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.406      ;
; -3.356 ; reg_B[1]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.393      ;
; -3.356 ; reg_B[0]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.393      ;
; -3.331 ; reg_A[4]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.368      ;
; -3.329 ; reg_A[1]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.366      ;
; -3.312 ; reg_A[5]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.349      ;
; -3.279 ; reg_A[0]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.316      ;
; -3.279 ; reg_B[2]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.316      ;
; -3.270 ; reg_B[1]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.307      ;
; -3.270 ; reg_B[0]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.307      ;
; -3.245 ; reg_A[4]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.282      ;
; -3.243 ; reg_A[1]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.280      ;
; -3.241 ; reg_B[3]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.278      ;
; -3.193 ; reg_A[0]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.230      ;
; -3.193 ; reg_B[2]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.230      ;
; -3.189 ; reg_A[3]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.226      ;
; -3.184 ; reg_B[1]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.221      ;
; -3.184 ; reg_B[0]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.221      ;
; -3.179 ; reg_A[2]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.216      ;
; -3.159 ; reg_A[4]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.196      ;
; -3.157 ; reg_A[1]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.194      ;
; -3.114 ; reg_B[3]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.151      ;
; -3.107 ; reg_A[0]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.144      ;
; -3.107 ; reg_B[2]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.144      ;
; -3.106 ; reg_B[4]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.143      ;
; -3.098 ; reg_B[1]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.135      ;
; -3.093 ; reg_A[2]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.130      ;
; -3.070 ; reg_B[5]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.107      ;
; -3.067 ; reg_A[5]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.104      ;
; -3.062 ; reg_A[3]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.099      ;
; -3.028 ; reg_B[3]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.065      ;
; -3.021 ; reg_B[2]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.058      ;
; -3.019 ; reg_A[0]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.056      ;
; -2.994 ; reg_B[0]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.031      ;
; -2.984 ; reg_B[6]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.021      ;
; -2.981 ; reg_A[5]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.018      ;
; -2.979 ; reg_B[4]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.016      ;
; -2.976 ; reg_A[3]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.013      ;
; -2.967 ; reg_A[1]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 4.004      ;
; -2.942 ; reg_B[3]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.979      ;
; -2.930 ; reg_A[6]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.967      ;
; -2.908 ; reg_B[1]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.945      ;
; -2.908 ; reg_B[0]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.945      ;
; -2.906 ; reg_A[7]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.943      ;
; -2.893 ; reg_B[4]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.930      ;
; -2.890 ; reg_A[3]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.927      ;
; -2.881 ; reg_A[1]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.918      ;
; -2.854 ; reg_B[7]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.891      ;
; -2.831 ; reg_B[2]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.868      ;
; -2.825 ; reg_B[5]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.862      ;
; -2.822 ; reg_B[1]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.859      ;
; -2.822 ; reg_B[0]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.859      ;
; -2.807 ; reg_B[4]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.844      ;
; -2.795 ; reg_A[1]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.832      ;
; -2.746 ; reg_B[3]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.783      ;
; -2.745 ; reg_B[2]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.782      ;
; -2.739 ; reg_B[5]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.776      ;
; -2.736 ; reg_B[1]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.773      ;
; -2.734 ; reg_B[0]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.771      ;
; -2.694 ; reg_A[3]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.731      ;
; -2.667 ; reg_B[6]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.704      ;
; -2.617 ; reg_A[2]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.654      ;
; -2.613 ; reg_A[6]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.650      ;
; -2.612 ; reg_A[5]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.649      ;
; -2.572 ; reg_A[4]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.609      ;
; -2.539 ; reg_A[0]  ; reg_sum[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.576      ;
; -2.426 ; reg_A[7]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.463      ;
; -2.377 ; reg_B[5]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.414      ;
; -2.374 ; reg_B[7]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.411      ;
; -2.318 ; reg_A[1]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.355      ;
; -2.315 ; reg_B[3]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.352      ;
; -2.268 ; reg_B[2]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.305      ;
; -2.262 ; reg_B[6]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.299      ;
; -2.259 ; reg_B[1]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.296      ;
; -2.256 ; reg_A[3]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.293      ;
; -2.254 ; reg_B[0]  ; reg_sum[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.291      ;
; -2.219 ; reg_B[4]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.256      ;
; -2.207 ; reg_A[6]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.244      ;
; -2.140 ; reg_A[2]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.177      ;
; -2.094 ; reg_A[4]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.131      ;
; -2.085 ; reg_C[4]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.010     ; 3.115      ;
; -2.015 ; reg_A[5]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.052      ;
; -2.013 ; reg_A[0]  ; reg_sum[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.050      ;
; -1.999 ; reg_C[4]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.010     ; 3.029      ;
; -1.995 ; reg_C[5]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.010     ; 3.025      ;
; -1.913 ; reg_C[4]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.010     ; 2.943      ;
; -1.909 ; reg_C[5]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.010     ; 2.939      ;
; -1.835 ; reg_B[3]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 2.872      ;
; -1.833 ; reg_A[1]  ; reg_sum[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 2.870      ;
; -1.827 ; reg_C[4]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.010     ; 2.857      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                             ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 1.149 ; reg_C[1]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.158 ; reg_C[3]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.464      ;
; 1.167 ; reg_C[2]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.473      ;
; 1.213 ; reg_C[0]  ; reg_sum[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.519      ;
; 1.472 ; reg_C[7]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.778      ;
; 1.557 ; reg_C[6]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.863      ;
; 1.636 ; reg_C[1]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.942      ;
; 1.645 ; reg_C[3]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; reg_C[2]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.951      ;
; 1.690 ; reg_C[0]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.996      ;
; 1.722 ; reg_C[1]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.028      ;
; 1.731 ; reg_C[3]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.037      ;
; 1.731 ; reg_C[2]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.037      ;
; 1.776 ; reg_C[0]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.082      ;
; 1.808 ; reg_C[1]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.114      ;
; 1.817 ; reg_C[2]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.123      ;
; 1.862 ; reg_C[0]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.168      ;
; 1.877 ; reg_C[5]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.173      ;
; 1.894 ; reg_C[4]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.190      ;
; 1.894 ; reg_C[1]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.200      ;
; 1.921 ; reg_C[3]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.227      ;
; 1.948 ; reg_C[0]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.254      ;
; 1.952 ; reg_C[7]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.258      ;
; 2.007 ; reg_C[3]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.313      ;
; 2.007 ; reg_C[2]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.313      ;
; 2.034 ; reg_C[0]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.340      ;
; 2.034 ; reg_C[6]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.340      ;
; 2.038 ; reg_C[7]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.344      ;
; 2.084 ; reg_C[1]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.390      ;
; 2.093 ; reg_C[3]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.399      ;
; 2.093 ; reg_C[2]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.399      ;
; 2.120 ; reg_C[6]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.426      ;
; 2.170 ; reg_C[1]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.476      ;
; 2.179 ; reg_C[3]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.485      ;
; 2.179 ; reg_C[2]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.485      ;
; 2.206 ; reg_C[6]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.512      ;
; 2.224 ; reg_C[0]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.530      ;
; 2.256 ; reg_C[1]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.562      ;
; 2.265 ; reg_C[2]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.571      ;
; 2.310 ; reg_C[0]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.616      ;
; 2.342 ; reg_C[1]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.648      ;
; 2.371 ; reg_C[4]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.667      ;
; 2.377 ; reg_B[7]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.680      ;
; 2.396 ; reg_C[0]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.702      ;
; 2.432 ; reg_A[7]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.735      ;
; 2.461 ; reg_B[0]  ; reg_sum[0] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.764      ;
; 2.463 ; reg_A[6]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.766      ;
; 2.471 ; reg_C[5]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.767      ;
; 2.475 ; reg_B[4]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.778      ;
; 2.482 ; reg_C[0]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.788      ;
; 2.501 ; reg_B[1]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.804      ;
; 2.510 ; reg_A[3]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.813      ;
; 2.514 ; reg_B[5]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.817      ;
; 2.518 ; reg_B[6]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.821      ;
; 2.525 ; reg_B[2]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.828      ;
; 2.557 ; reg_C[5]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.853      ;
; 2.561 ; reg_C[4]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.857      ;
; 2.567 ; reg_A[1]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.870      ;
; 2.569 ; reg_B[3]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.872      ;
; 2.643 ; reg_C[5]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.939      ;
; 2.647 ; reg_C[4]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.010     ; 2.943      ;
; 2.729 ; reg_C[5]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.010     ; 3.025      ;
; 2.733 ; reg_C[4]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.010     ; 3.029      ;
; 2.747 ; reg_A[0]  ; reg_sum[0] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.050      ;
; 2.749 ; reg_A[5]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.052      ;
; 2.819 ; reg_C[4]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.010     ; 3.115      ;
; 2.828 ; reg_A[4]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.131      ;
; 2.860 ; reg_A[6]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.163      ;
; 2.864 ; reg_B[7]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.167      ;
; 2.874 ; reg_A[2]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.177      ;
; 2.914 ; reg_B[6]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.217      ;
; 2.919 ; reg_A[7]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.222      ;
; 2.939 ; reg_B[0]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.242      ;
; 2.944 ; reg_B[4]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.247      ;
; 2.950 ; reg_B[7]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.253      ;
; 2.950 ; reg_A[3]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.253      ;
; 2.981 ; reg_B[1]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.284      ;
; 2.995 ; reg_B[5]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.298      ;
; 2.999 ; reg_B[2]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.302      ;
; 3.000 ; reg_B[5]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.303      ;
; 3.002 ; reg_B[3]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.305      ;
; 3.005 ; reg_A[7]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.308      ;
; 3.025 ; reg_B[0]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.328      ;
; 3.027 ; reg_A[6]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.330      ;
; 3.027 ; reg_A[3]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.330      ;
; 3.031 ; reg_B[4]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.334      ;
; 3.036 ; reg_B[4]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.339      ;
; 3.038 ; reg_B[2]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.341      ;
; 3.047 ; reg_A[1]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.350      ;
; 3.067 ; reg_B[1]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.370      ;
; 3.079 ; reg_B[3]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.382      ;
; 3.082 ; reg_B[6]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.385      ;
; 3.111 ; reg_B[0]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.414      ;
; 3.113 ; reg_A[6]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.416      ;
; 3.114 ; reg_A[3]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.417      ;
; 3.114 ; reg_B[1]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.417      ;
; 3.115 ; reg_B[2]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.418      ;
; 3.119 ; reg_A[3]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.422      ;
; 3.133 ; reg_A[1]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.436      ;
; 3.166 ; reg_B[3]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.003     ; 3.469      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[3]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[3]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[4]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[4]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_A[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_A[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[3]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[3]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[4]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[4]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_B[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_B[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[3]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[3]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[4]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[4]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_C[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_C[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[3]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[3]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[4]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[4]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[5]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[5]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[6]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[6]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[7]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[7]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[8]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[8]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; reg_sum[9]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[4]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 0.614 ; 0.614 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
; B[*]      ; clock      ; 5.422 ; 5.422 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 1.078 ; 1.078 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 5.371 ; 5.371 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 4.694 ; 4.694 ; Rise       ; clock           ;
;  B[4]     ; clock      ; 5.422 ; 5.422 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 5.420 ; 5.420 ; Rise       ; clock           ;
;  B[6]     ; clock      ; 4.895 ; 4.895 ; Rise       ; clock           ;
;  B[7]     ; clock      ; 5.105 ; 5.105 ; Rise       ; clock           ;
; C[*]      ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  C[0]     ; clock      ; 0.662 ; 0.662 ; Rise       ; clock           ;
;  C[1]     ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  C[2]     ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  C[3]     ; clock      ; 5.433 ; 5.433 ; Rise       ; clock           ;
;  C[4]     ; clock      ; 4.634 ; 4.634 ; Rise       ; clock           ;
;  C[5]     ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  C[6]     ; clock      ; 4.166 ; 4.166 ; Rise       ; clock           ;
;  C[7]     ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; -0.348 ; -0.348 ; Rise       ; clock           ;
;  A[0]     ; clock      ; -0.348 ; -0.348 ; Rise       ; clock           ;
;  A[1]     ; clock      ; -5.008 ; -5.008 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -4.605 ; -4.605 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -4.258 ; -4.258 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -4.701 ; -4.701 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -4.386 ; -4.386 ; Rise       ; clock           ;
;  A[6]     ; clock      ; -4.282 ; -4.282 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -4.595 ; -4.595 ; Rise       ; clock           ;
; B[*]      ; clock      ; -0.812 ; -0.812 ; Rise       ; clock           ;
;  B[0]     ; clock      ; -0.812 ; -0.812 ; Rise       ; clock           ;
;  B[1]     ; clock      ; -4.765 ; -4.765 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -5.105 ; -5.105 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -4.428 ; -4.428 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -5.156 ; -5.156 ; Rise       ; clock           ;
;  B[5]     ; clock      ; -5.154 ; -5.154 ; Rise       ; clock           ;
;  B[6]     ; clock      ; -4.629 ; -4.629 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -4.839 ; -4.839 ; Rise       ; clock           ;
; C[*]      ; clock      ; -0.396 ; -0.396 ; Rise       ; clock           ;
;  C[0]     ; clock      ; -0.396 ; -0.396 ; Rise       ; clock           ;
;  C[1]     ; clock      ; -3.856 ; -3.856 ; Rise       ; clock           ;
;  C[2]     ; clock      ; -4.384 ; -4.384 ; Rise       ; clock           ;
;  C[3]     ; clock      ; -5.167 ; -5.167 ; Rise       ; clock           ;
;  C[4]     ; clock      ; -4.368 ; -4.368 ; Rise       ; clock           ;
;  C[5]     ; clock      ; -4.436 ; -4.436 ; Rise       ; clock           ;
;  C[6]     ; clock      ; -3.900 ; -3.900 ; Rise       ; clock           ;
;  C[7]     ; clock      ; -5.174 ; -5.174 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 9.336 ; 9.336 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 9.336 ; 9.336 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 8.336 ; 8.336 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 7.639 ; 7.639 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 7.422 ; 7.422 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 7.997 ; 7.997 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 8.387 ; 8.387 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 8.365 ; 8.365 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 7.995 ; 7.995 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 8.326 ; 8.326 ; Rise       ; clock           ;
;  sum[9]   ; clock      ; 8.349 ; 8.349 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 7.422 ; 7.422 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 9.336 ; 9.336 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 8.336 ; 8.336 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 7.639 ; 7.639 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 7.422 ; 7.422 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 7.997 ; 7.997 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 8.387 ; 8.387 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 8.365 ; 8.365 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 7.995 ; 7.995 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 8.326 ; 8.326 ; Rise       ; clock           ;
;  sum[9]   ; clock      ; 8.349 ; 8.349 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.532 ; -3.126        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.354 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -35.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                             ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.532 ; reg_A[0]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.497 ; reg_A[0]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.527      ;
; -0.467 ; reg_A[2]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.497      ;
; -0.462 ; reg_A[0]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.492      ;
; -0.436 ; reg_B[0]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.466      ;
; -0.432 ; reg_A[2]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.462      ;
; -0.427 ; reg_A[0]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.457      ;
; -0.420 ; reg_A[1]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.450      ;
; -0.401 ; reg_B[1]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.431      ;
; -0.401 ; reg_B[0]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.431      ;
; -0.398 ; reg_A[4]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.428      ;
; -0.397 ; reg_A[2]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.427      ;
; -0.385 ; reg_A[1]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.415      ;
; -0.371 ; reg_B[2]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.401      ;
; -0.366 ; reg_B[1]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.396      ;
; -0.366 ; reg_B[0]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.396      ;
; -0.362 ; reg_A[2]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.392      ;
; -0.350 ; reg_A[1]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.380      ;
; -0.348 ; reg_B[3]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.378      ;
; -0.346 ; reg_A[4]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.376      ;
; -0.344 ; reg_A[5]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.374      ;
; -0.336 ; reg_B[2]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.366      ;
; -0.335 ; reg_A[3]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.365      ;
; -0.333 ; reg_A[0]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.363      ;
; -0.331 ; reg_B[1]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.361      ;
; -0.331 ; reg_B[0]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.361      ;
; -0.315 ; reg_A[1]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.345      ;
; -0.311 ; reg_A[4]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.341      ;
; -0.301 ; reg_B[4]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.331      ;
; -0.301 ; reg_B[3]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.331      ;
; -0.301 ; reg_B[2]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.331      ;
; -0.298 ; reg_A[0]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.328      ;
; -0.296 ; reg_B[1]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.326      ;
; -0.288 ; reg_A[3]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.318      ;
; -0.279 ; reg_B[5]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.309      ;
; -0.276 ; reg_A[4]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.306      ;
; -0.268 ; reg_A[2]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.298      ;
; -0.266 ; reg_B[3]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.296      ;
; -0.266 ; reg_B[2]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.296      ;
; -0.263 ; reg_A[0]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.293      ;
; -0.253 ; reg_A[3]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.283      ;
; -0.249 ; reg_B[4]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.279      ;
; -0.244 ; reg_B[6]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.274      ;
; -0.237 ; reg_B[0]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.267      ;
; -0.235 ; reg_A[5]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.265      ;
; -0.233 ; reg_A[2]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.263      ;
; -0.231 ; reg_B[3]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.261      ;
; -0.229 ; reg_A[6]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.259      ;
; -0.227 ; reg_A[0]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.257      ;
; -0.221 ; reg_A[1]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.251      ;
; -0.218 ; reg_A[3]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.248      ;
; -0.214 ; reg_B[4]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.244      ;
; -0.204 ; reg_A[7]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.234      ;
; -0.202 ; reg_B[1]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.232      ;
; -0.202 ; reg_B[0]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.232      ;
; -0.200 ; reg_A[5]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.230      ;
; -0.192 ; reg_B[7]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.222      ;
; -0.186 ; reg_A[1]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.216      ;
; -0.179 ; reg_B[4]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.209      ;
; -0.172 ; reg_B[2]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.202      ;
; -0.170 ; reg_B[5]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.200      ;
; -0.167 ; reg_B[1]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.197      ;
; -0.167 ; reg_B[0]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.197      ;
; -0.151 ; reg_A[1]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.181      ;
; -0.137 ; reg_B[3]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.167      ;
; -0.137 ; reg_B[2]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.167      ;
; -0.135 ; reg_B[5]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.165      ;
; -0.132 ; reg_B[1]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.162      ;
; -0.131 ; reg_B[6]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.161      ;
; -0.131 ; reg_B[0]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.161      ;
; -0.124 ; reg_A[3]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.154      ;
; -0.119 ; reg_A[5]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.149      ;
; -0.116 ; reg_A[6]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.146      ;
; -0.093 ; reg_A[2]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.123      ;
; -0.087 ; reg_A[0]  ; reg_sum[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.117      ;
; -0.083 ; reg_A[4]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.113      ;
; -0.064 ; reg_A[7]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.094      ;
; -0.052 ; reg_B[5]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.082      ;
; -0.052 ; reg_B[7]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.082      ;
; -0.030 ; reg_C[4]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.009     ; 1.053      ;
; -0.011 ; reg_A[1]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.041      ;
; -0.010 ; reg_B[3]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.040      ;
; 0.001  ; reg_A[3]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.029      ;
; 0.001  ; reg_B[2]  ; reg_sum[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.029      ;
; 0.005  ; reg_C[4]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.009     ; 1.018      ;
; 0.005  ; reg_B[6]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.025      ;
; 0.007  ; reg_B[1]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.023      ;
; 0.009  ; reg_B[0]  ; reg_sum[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.021      ;
; 0.013  ; reg_B[4]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.017      ;
; 0.018  ; reg_C[5]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; -0.009     ; 1.005      ;
; 0.018  ; reg_A[6]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.012      ;
; 0.034  ; reg_C[0]  ; reg_sum[9] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.998      ;
; 0.040  ; reg_C[4]  ; reg_sum[7] ; clock        ; clock       ; 1.000        ; -0.009     ; 0.983      ;
; 0.047  ; reg_A[2]  ; reg_sum[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 0.983      ;
; 0.053  ; reg_C[5]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; -0.009     ; 0.970      ;
; 0.056  ; reg_A[4]  ; reg_sum[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 0.974      ;
; 0.063  ; reg_A[0]  ; reg_sum[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 0.967      ;
; 0.069  ; reg_C[0]  ; reg_sum[8] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.963      ;
; 0.074  ; reg_A[5]  ; reg_sum[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 0.956      ;
; 0.075  ; reg_C[4]  ; reg_sum[6] ; clock        ; clock       ; 1.000        ; -0.009     ; 0.948      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                             ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; reg_C[1]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.506      ;
; 0.358 ; reg_C[2]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; reg_C[3]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.367 ; reg_C[0]  ; reg_sum[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.463 ; reg_C[7]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.475 ; reg_C[6]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.627      ;
; 0.492 ; reg_C[1]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.644      ;
; 0.496 ; reg_C[3]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; reg_C[2]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.507 ; reg_C[0]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.659      ;
; 0.527 ; reg_C[1]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.679      ;
; 0.531 ; reg_C[3]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; reg_C[2]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.542 ; reg_C[0]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.694      ;
; 0.562 ; reg_C[1]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; reg_C[5]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.706      ;
; 0.566 ; reg_C[2]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; reg_C[4]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.714      ;
; 0.577 ; reg_C[0]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.729      ;
; 0.597 ; reg_C[1]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.603 ; reg_C[7]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.612 ; reg_C[0]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.764      ;
; 0.615 ; reg_C[6]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.767      ;
; 0.625 ; reg_C[3]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.777      ;
; 0.638 ; reg_C[7]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.647 ; reg_C[0]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.799      ;
; 0.650 ; reg_C[6]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.802      ;
; 0.660 ; reg_C[3]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; reg_C[2]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.685 ; reg_C[6]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.837      ;
; 0.691 ; reg_C[1]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.843      ;
; 0.695 ; reg_C[3]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; reg_C[2]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.711 ; reg_C[4]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.854      ;
; 0.722 ; reg_B[7]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.872      ;
; 0.724 ; reg_A[6]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.874      ;
; 0.726 ; reg_B[0]  ; reg_sum[0] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.876      ;
; 0.726 ; reg_C[1]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.878      ;
; 0.729 ; reg_B[4]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.879      ;
; 0.730 ; reg_C[3]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; reg_C[2]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.733 ; reg_B[1]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.883      ;
; 0.733 ; reg_A[7]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.883      ;
; 0.737 ; reg_B[6]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.887      ;
; 0.739 ; reg_B[2]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.889      ;
; 0.739 ; reg_A[3]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.889      ;
; 0.739 ; reg_B[5]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.889      ;
; 0.741 ; reg_C[0]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.893      ;
; 0.750 ; reg_A[1]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.900      ;
; 0.750 ; reg_B[3]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.900      ;
; 0.757 ; reg_C[5]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.900      ;
; 0.761 ; reg_C[1]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.765 ; reg_C[2]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.776 ; reg_C[0]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.792 ; reg_C[5]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.935      ;
; 0.796 ; reg_C[1]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.948      ;
; 0.805 ; reg_C[4]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.948      ;
; 0.806 ; reg_A[5]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.956      ;
; 0.811 ; reg_C[0]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.963      ;
; 0.817 ; reg_A[0]  ; reg_sum[0] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.967      ;
; 0.824 ; reg_A[4]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.974      ;
; 0.827 ; reg_C[5]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.970      ;
; 0.833 ; reg_A[2]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.983      ;
; 0.840 ; reg_C[4]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.009     ; 0.983      ;
; 0.846 ; reg_C[0]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.998      ;
; 0.858 ; reg_A[6]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.008      ;
; 0.860 ; reg_B[7]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.010      ;
; 0.861 ; reg_B[0]  ; reg_sum[1] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.011      ;
; 0.862 ; reg_C[5]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.009     ; 1.005      ;
; 0.866 ; reg_A[3]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.016      ;
; 0.866 ; reg_B[4]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.016      ;
; 0.871 ; reg_A[7]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.021      ;
; 0.872 ; reg_B[1]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.022      ;
; 0.873 ; reg_B[6]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.023      ;
; 0.875 ; reg_C[4]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.009     ; 1.018      ;
; 0.877 ; reg_B[5]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.027      ;
; 0.877 ; reg_B[2]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.027      ;
; 0.879 ; reg_B[3]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.029      ;
; 0.890 ; reg_A[1]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.040      ;
; 0.895 ; reg_B[7]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.045      ;
; 0.896 ; reg_B[0]  ; reg_sum[2] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.046      ;
; 0.897 ; reg_A[6]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.047      ;
; 0.899 ; reg_B[4]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.049      ;
; 0.900 ; reg_A[3]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.050      ;
; 0.901 ; reg_B[2]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.051      ;
; 0.906 ; reg_A[7]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.056      ;
; 0.907 ; reg_B[1]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.057      ;
; 0.908 ; reg_B[5]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.058      ;
; 0.910 ; reg_C[4]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.009     ; 1.053      ;
; 0.910 ; reg_B[6]  ; reg_sum[8] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.060      ;
; 0.913 ; reg_B[3]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.063      ;
; 0.925 ; reg_A[1]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.075      ;
; 0.930 ; reg_B[4]  ; reg_sum[7] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.080      ;
; 0.931 ; reg_B[0]  ; reg_sum[3] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.081      ;
; 0.931 ; reg_B[1]  ; reg_sum[4] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.081      ;
; 0.932 ; reg_A[6]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.082      ;
; 0.933 ; reg_A[3]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.083      ;
; 0.935 ; reg_B[2]  ; reg_sum[5] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.085      ;
; 0.942 ; reg_A[5]  ; reg_sum[6] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.092      ;
; 0.945 ; reg_B[6]  ; reg_sum[9] ; clock        ; clock       ; 0.000        ; -0.002     ; 1.095      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_A[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_B[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_C[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_C[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_sum[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_sum[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_A[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_A[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; reg_B[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; reg_B[4]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 2.266  ; 2.266  ; Rise       ; clock           ;
;  A[0]     ; clock      ; -0.139 ; -0.139 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 2.266  ; 2.266  ; Rise       ; clock           ;
;  A[2]     ; clock      ; 2.135  ; 2.135  ; Rise       ; clock           ;
;  A[3]     ; clock      ; 2.038  ; 2.038  ; Rise       ; clock           ;
;  A[4]     ; clock      ; 2.246  ; 2.246  ; Rise       ; clock           ;
;  A[5]     ; clock      ; 2.134  ; 2.134  ; Rise       ; clock           ;
;  A[6]     ; clock      ; 2.050  ; 2.050  ; Rise       ; clock           ;
;  A[7]     ; clock      ; 2.244  ; 2.244  ; Rise       ; clock           ;
; B[*]      ; clock      ; 2.386  ; 2.386  ; Rise       ; clock           ;
;  B[0]     ; clock      ; 0.025  ; 0.025  ; Rise       ; clock           ;
;  B[1]     ; clock      ; 2.218  ; 2.218  ; Rise       ; clock           ;
;  B[2]     ; clock      ; 2.386  ; 2.386  ; Rise       ; clock           ;
;  B[3]     ; clock      ; 2.129  ; 2.129  ; Rise       ; clock           ;
;  B[4]     ; clock      ; 2.352  ; 2.352  ; Rise       ; clock           ;
;  B[5]     ; clock      ; 2.350  ; 2.350  ; Rise       ; clock           ;
;  B[6]     ; clock      ; 2.268  ; 2.268  ; Rise       ; clock           ;
;  B[7]     ; clock      ; 2.289  ; 2.289  ; Rise       ; clock           ;
; C[*]      ; clock      ; 2.437  ; 2.437  ; Rise       ; clock           ;
;  C[0]     ; clock      ; -0.103 ; -0.103 ; Rise       ; clock           ;
;  C[1]     ; clock      ; 1.936  ; 1.936  ; Rise       ; clock           ;
;  C[2]     ; clock      ; 2.143  ; 2.143  ; Rise       ; clock           ;
;  C[3]     ; clock      ; 2.437  ; 2.437  ; Rise       ; clock           ;
;  C[4]     ; clock      ; 2.117  ; 2.117  ; Rise       ; clock           ;
;  C[5]     ; clock      ; 2.158  ; 2.158  ; Rise       ; clock           ;
;  C[6]     ; clock      ; 1.925  ; 1.925  ; Rise       ; clock           ;
;  C[7]     ; clock      ; 2.430  ; 2.430  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
;  A[0]     ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
;  A[1]     ; clock      ; -2.146 ; -2.146 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -2.015 ; -2.015 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -1.918 ; -1.918 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -2.126 ; -2.126 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -2.014 ; -2.014 ; Rise       ; clock           ;
;  A[6]     ; clock      ; -1.930 ; -1.930 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
; B[*]      ; clock      ; 0.095  ; 0.095  ; Rise       ; clock           ;
;  B[0]     ; clock      ; 0.095  ; 0.095  ; Rise       ; clock           ;
;  B[1]     ; clock      ; -2.098 ; -2.098 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -2.266 ; -2.266 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -2.009 ; -2.009 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -2.232 ; -2.232 ; Rise       ; clock           ;
;  B[5]     ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  B[6]     ; clock      ; -2.148 ; -2.148 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -2.169 ; -2.169 ; Rise       ; clock           ;
; C[*]      ; clock      ; 0.223  ; 0.223  ; Rise       ; clock           ;
;  C[0]     ; clock      ; 0.223  ; 0.223  ; Rise       ; clock           ;
;  C[1]     ; clock      ; -1.816 ; -1.816 ; Rise       ; clock           ;
;  C[2]     ; clock      ; -2.023 ; -2.023 ; Rise       ; clock           ;
;  C[3]     ; clock      ; -2.317 ; -2.317 ; Rise       ; clock           ;
;  C[4]     ; clock      ; -1.997 ; -1.997 ; Rise       ; clock           ;
;  C[5]     ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  C[6]     ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  C[7]     ; clock      ; -2.310 ; -2.310 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 3.575 ; 3.575 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 3.791 ; 3.791 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 3.677 ; 3.677 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  sum[9]   ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 3.575 ; 3.575 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 3.791 ; 3.791 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 3.677 ; 3.677 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  sum[9]   ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.727  ; 0.354 ; N/A      ; N/A     ; -1.941              ;
;  clock           ; -3.727  ; 0.354 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -31.542 ; 0.0   ; 0.0      ; 0.0     ; -52.397             ;
;  clock           ; -31.542 ; 0.000 ; N/A      ; N/A     ; -52.397             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 0.614 ; 0.614 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 4.967 ; 4.967 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
; B[*]      ; clock      ; 5.422 ; 5.422 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 1.078 ; 1.078 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 5.371 ; 5.371 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 4.694 ; 4.694 ; Rise       ; clock           ;
;  B[4]     ; clock      ; 5.422 ; 5.422 ; Rise       ; clock           ;
;  B[5]     ; clock      ; 5.420 ; 5.420 ; Rise       ; clock           ;
;  B[6]     ; clock      ; 4.895 ; 4.895 ; Rise       ; clock           ;
;  B[7]     ; clock      ; 5.105 ; 5.105 ; Rise       ; clock           ;
; C[*]      ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  C[0]     ; clock      ; 0.662 ; 0.662 ; Rise       ; clock           ;
;  C[1]     ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  C[2]     ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  C[3]     ; clock      ; 5.433 ; 5.433 ; Rise       ; clock           ;
;  C[4]     ; clock      ; 4.634 ; 4.634 ; Rise       ; clock           ;
;  C[5]     ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  C[6]     ; clock      ; 4.166 ; 4.166 ; Rise       ; clock           ;
;  C[7]     ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
;  A[0]     ; clock      ; 0.259  ; 0.259  ; Rise       ; clock           ;
;  A[1]     ; clock      ; -2.146 ; -2.146 ; Rise       ; clock           ;
;  A[2]     ; clock      ; -2.015 ; -2.015 ; Rise       ; clock           ;
;  A[3]     ; clock      ; -1.918 ; -1.918 ; Rise       ; clock           ;
;  A[4]     ; clock      ; -2.126 ; -2.126 ; Rise       ; clock           ;
;  A[5]     ; clock      ; -2.014 ; -2.014 ; Rise       ; clock           ;
;  A[6]     ; clock      ; -1.930 ; -1.930 ; Rise       ; clock           ;
;  A[7]     ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
; B[*]      ; clock      ; 0.095  ; 0.095  ; Rise       ; clock           ;
;  B[0]     ; clock      ; 0.095  ; 0.095  ; Rise       ; clock           ;
;  B[1]     ; clock      ; -2.098 ; -2.098 ; Rise       ; clock           ;
;  B[2]     ; clock      ; -2.266 ; -2.266 ; Rise       ; clock           ;
;  B[3]     ; clock      ; -2.009 ; -2.009 ; Rise       ; clock           ;
;  B[4]     ; clock      ; -2.232 ; -2.232 ; Rise       ; clock           ;
;  B[5]     ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  B[6]     ; clock      ; -2.148 ; -2.148 ; Rise       ; clock           ;
;  B[7]     ; clock      ; -2.169 ; -2.169 ; Rise       ; clock           ;
; C[*]      ; clock      ; 0.223  ; 0.223  ; Rise       ; clock           ;
;  C[0]     ; clock      ; 0.223  ; 0.223  ; Rise       ; clock           ;
;  C[1]     ; clock      ; -1.816 ; -1.816 ; Rise       ; clock           ;
;  C[2]     ; clock      ; -2.023 ; -2.023 ; Rise       ; clock           ;
;  C[3]     ; clock      ; -2.317 ; -2.317 ; Rise       ; clock           ;
;  C[4]     ; clock      ; -1.997 ; -1.997 ; Rise       ; clock           ;
;  C[5]     ; clock      ; -2.038 ; -2.038 ; Rise       ; clock           ;
;  C[6]     ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  C[7]     ; clock      ; -2.310 ; -2.310 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 9.336 ; 9.336 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 9.336 ; 9.336 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 8.336 ; 8.336 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 7.639 ; 7.639 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 7.422 ; 7.422 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 7.997 ; 7.997 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 8.387 ; 8.387 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 8.365 ; 8.365 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 7.995 ; 7.995 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 8.326 ; 8.326 ; Rise       ; clock           ;
;  sum[9]   ; clock      ; 8.349 ; 8.349 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sum[*]    ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  sum[0]   ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  sum[1]   ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  sum[2]   ; clock      ; 3.575 ; 3.575 ; Rise       ; clock           ;
;  sum[3]   ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  sum[4]   ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  sum[5]   ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  sum[6]   ; clock      ; 3.791 ; 3.791 ; Rise       ; clock           ;
;  sum[7]   ; clock      ; 3.677 ; 3.677 ; Rise       ; clock           ;
;  sum[8]   ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  sum[9]   ; clock      ; 3.783 ; 3.783 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 468      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 468      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 21 17:29:42 2024
Info: Command: quartus_sta adders -c adders
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'adders.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.727       -31.542 clock 
Info (332146): Worst-case hold slack is 1.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.149         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -52.397 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.532        -3.126 clock 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Sun Jan 21 17:29:43 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


