EDA Netlist Writer report for funct_gen
Fri Nov 14 12:28:48 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. EDA Netlist Writer Summary
  3. Legal Notice
  4. Flow Summary
  5. Flow Settings
  6. Flow Non-Default Global Settings
  7. Flow Elapsed Time
  8. Flow OS Summary
  9. Flow Log
 10. Analysis & Synthesis Summary
 11. Analysis & Synthesis Settings
 12. Parallel Compilation
 13. Analysis & Synthesis Source Files Read
 14. Analysis & Synthesis Resource Usage Summary
 15. Analysis & Synthesis Resource Utilization by Entity
 16. Analysis & Synthesis RAM Summary
 17. Registers Removed During Synthesis
 18. General Register Statistics
 19. Registers Packed Into Inferred Megafunctions
 20. Multiplexer Restructuring Statistics (Restructuring Performed)
 21. Source assignments for ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated
 22. Parameter Settings for User Entity Instance: ddfs:inst1
 23. Parameter Settings for User Entity Instance: ddfs:inst1|sin_lut:lut_inst
 24. Parameter Settings for Inferred Entity Instance: ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0
 25. altsyncram Parameter Settings by Entity Instance
 26. Port Connectivity Checks: "ddfs:inst1|sin_lut:lut_inst"
 27. Elapsed Time Per Partition
 28. Analysis & Synthesis Messages
 29. Fitter Summary
 30. Fitter Settings
 31. Parallel Compilation
 32. Ignored Assignments
 33. Incremental Compilation Preservation Summary
 34. Incremental Compilation Partition Settings
 35. Incremental Compilation Placement Preservation
 36. Pin-Out File
 37. Fitter Resource Usage Summary
 38. Fitter Partition Statistics
 39. Input Pins
 40. Output Pins
 41. I/O Bank Usage
 42. All Package Pins
 43. Output Pin Default Load For Reported TCO
 44. Fitter Resource Utilization by Entity
 45. Delay Chain Summary
 46. Pad To Core Delay Chain Fanout
 47. Control Signals
 48. Global & Other Fast Signals
 49. Non-Global High Fan-Out Signals
 50. Fitter RAM Summary
 51. Other Routing Usage Summary
 52. LAB Logic Elements
 53. LAB-wide Signals
 54. LAB Signals Sourced
 55. LAB Signals Sourced Out
 56. LAB Distinct Inputs
 57. Fitter Device Options
 58. Operating Settings and Conditions
 59. Fitter Messages
 60. Fitter Suppressed Messages
 61. Assembler Summary
 62. Assembler Settings
 63. Assembler Generated Files
 64. Assembler Device Options: C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.sof
 65. Assembler Device Options: C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.pof
 66. Assembler Messages
 67. Legal Notice
 68. TimeQuest Timing Analyzer Summary
 69. Parallel Compilation
 70. Clocks
 71. Slow Model Fmax Summary
 72. Slow Model Setup Summary
 73. Slow Model Hold Summary
 74. Slow Model Recovery Summary
 75. Slow Model Removal Summary
 76. Slow Model Minimum Pulse Width Summary
 77. Slow Model Setup: 'CLOCK_50'
 78. Slow Model Setup: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'
 79. Slow Model Hold: 'CLOCK_50'
 80. Slow Model Hold: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'
 81. Slow Model Minimum Pulse Width: 'CLOCK_50'
 82. Slow Model Minimum Pulse Width: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Fast Model Setup Summary
 90. Fast Model Hold Summary
 91. Fast Model Recovery Summary
 92. Fast Model Removal Summary
 93. Fast Model Minimum Pulse Width Summary
 94. Fast Model Setup: 'CLOCK_50'
 95. Fast Model Setup: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'
 96. Fast Model Hold: 'CLOCK_50'
 97. Fast Model Hold: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'
 98. Fast Model Minimum Pulse Width: 'CLOCK_50'
 99. Fast Model Minimum Pulse Width: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Multicorner Timing Analysis Summary
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Progagation Delay
112. Minimum Progagation Delay
113. Setup Transfers
114. Hold Transfers
115. Report TCCS
116. Report RSKM
117. Unconstrained Paths
118. TimeQuest Timing Analyzer Messages
119. EDA Netlist Writer Messages
120. Simulation Settings
121. Simulation Generated Files
122. Flow Messages
123. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Fri Nov 14 12:28:48 2025 ;
; Revision Name             ; funct_gen                             ;
; Top-level Entity Name     ; funct_gen                             ;
; Family                    ; Cyclone II                            ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Fri Nov 14 12:28:48 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; funct_gen                                       ;
; Top-level Entity Name              ; funct_gen                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 165 / 33,216 ( < 1 % )                          ;
;     Total combinational functions  ; 164 / 33,216 ( < 1 % )                          ;
;     Dedicated logic registers      ; 34 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 34                                              ;
; Total pins                         ; 28 / 475 ( 6 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 11,264 / 483,840 ( 2 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 11/14/2025 12:28:34 ;
; Main task         ; Compilation         ;
; Revision Name     ; funct_gen           ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                   ;
+--------------------------------------------+---------------------------------------+---------------+-------------+-----------------+
; Assignment Name                            ; Value                                 ; Default Value ; Entity Name ; Section Id      ;
+--------------------------------------------+---------------------------------------+---------------+-------------+-----------------+
; BLOCK_DESIGN_NAMING                        ; MaxPlusII                             ; Auto          ; --          ; --              ;
; COMPILER_SIGNATURE_ID                      ; 62291085593680.176311971421852        ; --            ; --          ; --              ;
; EDA_DESIGN_INSTANCE_NAME                   ; NA                                    ; --            ; --          ; sin_lut_tb      ;
; EDA_DESIGN_INSTANCE_NAME                   ; NA                                    ; --            ; --          ; tb_ddfs         ;
; EDA_DESIGN_INSTANCE_NAME                   ; NA                                    ; --            ; --          ; tb_freq_divider ;
; EDA_GENERATE_RTL_SIMULATION_COMMAND_SCRIPT ; On                                    ; --            ; --          ; eda_simulation  ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH       ; tb_ddfs                               ; --            ; --          ; eda_simulation  ;
; EDA_OUTPUT_DATA_FORMAT                     ; Vhdl                                  ; --            ; --          ; eda_simulation  ;
; EDA_SIMULATION_RUN_SCRIPT                  ; testbench_compile.do                  ; --            ; --          ; eda_simulation  ;
; EDA_SIMULATION_TOOL                        ; ModelSim-Altera (VHDL)                ; <None>        ; --          ; --              ;
; EDA_TEST_BENCH_ENABLE_STATUS               ; TEST_BENCH_MODE                       ; --            ; --          ; eda_simulation  ;
; EDA_TEST_BENCH_FILE                        ; sin_lut_tb.v                          ; --            ; --          ; sin_lut_tb      ;
; EDA_TEST_BENCH_FILE                        ; sin_lut_init.txt                      ; --            ; --          ; sin_lut_tb      ;
; EDA_TEST_BENCH_FILE                        ; tb_ddfs.v                             ; --            ; --          ; tb_ddfs         ;
; EDA_TEST_BENCH_FILE                        ; sin_lut_init.txt                      ; --            ; --          ; tb_ddfs         ;
; EDA_TEST_BENCH_FILE                        ; tb_freq_divider.v                     ; --            ; --          ; tb_freq_divider ;
; EDA_TEST_BENCH_MODULE_NAME                 ; sin_lut_tb                            ; --            ; --          ; sin_lut_tb      ;
; EDA_TEST_BENCH_MODULE_NAME                 ; tb_ddfs                               ; --            ; --          ; tb_ddfs         ;
; EDA_TEST_BENCH_MODULE_NAME                 ; tb_freq_divider                       ; --            ; --          ; tb_freq_divider ;
; EDA_TEST_BENCH_NAME                        ; sin_lut_tb                            ; --            ; --          ; eda_simulation  ;
; EDA_TEST_BENCH_NAME                        ; tb_ddfs                               ; --            ; --          ; eda_simulation  ;
; EDA_TEST_BENCH_NAME                        ; tb_freq_divider                       ; --            ; --          ; eda_simulation  ;
; MAX_CORE_JUNCTION_TEMP                     ; 85                                    ; --            ; --          ; --              ;
; MIN_CORE_JUNCTION_TEMP                     ; 0                                     ; --            ; --          ; --              ;
; PARTITION_COLOR                            ; 16764057                              ; --            ; --          ; Top             ;
; PARTITION_FITTER_PRESERVATION_LEVEL        ; PLACEMENT_AND_ROUTING                 ; --            ; --          ; Top             ;
; PARTITION_NETLIST_TYPE                     ; SOURCE                                ; --            ; --          ; Top             ;
; POWER_BOARD_THERMAL_MODEL                  ; None (CONSERVATIVE)                   ; --            ; --          ; --              ;
; POWER_PRESET_COOLING_SOLUTION              ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW ; --            ; --          ; --              ;
; PROJECT_OUTPUT_DIRECTORY                   ; output_files                          ; --            ; --          ; --              ;
+--------------------------------------------+---------------------------------------+---------------+-------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:01     ; 1.0                     ; 4617 MB             ; 00:00:01                           ;
; Fitter                    ; 00:00:05     ; 1.0                     ; 4889 MB             ; 00:00:05                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 4566 MB             ; 00:00:02                           ;
; TimeQuest Timing Analyzer ; 00:00:01     ; 1.0                     ; 4546 MB             ; 00:00:01                           ;
; EDA Netlist Writer        ; 00:00:02     ; 1.0                     ; 4557 MB             ; 00:00:01                           ;
; Total                     ; 00:00:10     ; --                      ; --                  ; 00:00:10                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; Mario            ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; Mario            ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; Mario            ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; Mario            ; Windows 7 ; 6.2        ; x86_64         ;
; EDA Netlist Writer        ; Mario            ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off funct_gen -c funct_gen
quartus_fit --read_settings_files=off --write_settings_files=off funct_gen -c funct_gen
quartus_asm --read_settings_files=off --write_settings_files=off funct_gen -c funct_gen
quartus_sta funct_gen -c funct_gen
quartus_eda --read_settings_files=off --write_settings_files=off funct_gen -c funct_gen



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Nov 14 12:28:35 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; funct_gen                                       ;
; Top-level Entity Name              ; funct_gen                                       ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 166                                             ;
;     Total combinational functions  ; 164                                             ;
;     Dedicated logic registers      ; 34                                              ;
; Total registers                    ; 34                                              ;
; Total pins                         ; 28                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 11,264                                          ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; funct_gen          ; funct_gen          ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Block Design Naming                                                        ; MaxPlusII          ; Auto               ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                      ;
+--------------------------------------------+-----------------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path           ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                               ; Library ;
+--------------------------------------------+-----------------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------+---------+
; sin_lut.v                                  ; yes             ; User Verilog HDL File                                 ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/sin_lut.v                                  ;         ;
; ddfs.v                                     ; yes             ; User Verilog HDL File                                 ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/ddfs.v                                     ;         ;
; freq_divider.v                             ; yes             ; User Verilog HDL File                                 ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/freq_divider.v                             ;         ;
; funct_gen.bdf                              ; yes             ; User Block Diagram/Schematic File                     ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/funct_gen.bdf                              ;         ;
; sin_lut_init.txt                           ; yes             ; Auto-Found File                                       ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/sin_lut_init.txt                           ;         ;
; altsyncram.tdf                             ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf                                           ;         ;
; stratix_ram_block.inc                      ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc                                    ;         ;
; lpm_mux.inc                                ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc                                              ;         ;
; lpm_decode.inc                             ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc                                           ;         ;
; aglobal130.inc                             ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc                                           ;         ;
; a_rdenreg.inc                              ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc                                            ;         ;
; altrom.inc                                 ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc                                               ;         ;
; altram.inc                                 ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc                                               ;         ;
; altdpram.inc                               ; yes             ; Megafunction                                          ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc                                             ;         ;
; db/altsyncram_p171.tdf                     ; yes             ; Auto-Generated Megafunction                           ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/db/altsyncram_p171.tdf                     ;         ;
; db/funct_gen.ram0_sin_lut_4402771f.hdl.mif ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/db/funct_gen.ram0_sin_lut_4402771f.hdl.mif ;         ;
+--------------------------------------------+-----------------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary          ;
+---------------------------------------------+--------+
; Resource                                    ; Usage  ;
+---------------------------------------------+--------+
; Estimated Total logic elements              ; 166    ;
;                                             ;        ;
; Total combinational functions               ; 164    ;
; Logic element usage by number of LUT inputs ;        ;
;     -- 4 input functions                    ; 53     ;
;     -- 3 input functions                    ; 61     ;
;     -- <=2 input functions                  ; 50     ;
;                                             ;        ;
; Logic elements by mode                      ;        ;
;     -- normal mode                          ; 89     ;
;     -- arithmetic mode                      ; 75     ;
;                                             ;        ;
; Total registers                             ; 34     ;
;     -- Dedicated logic registers            ; 34     ;
;     -- I/O registers                        ; 0      ;
;                                             ;        ;
; I/O pins                                    ; 28     ;
; Total memory bits                           ; 11264  ;
; Embedded Multiplier 9-bit elements          ; 0      ;
; Maximum fan-out node                        ; SW[11] ;
; Maximum fan-out                             ; 32     ;
; Total fan-out                               ; 712    ;
; Average fan-out                             ; 3.00   ;
+---------------------------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                        ; Library Name ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------+--------------+
; |funct_gen                                   ; 164 (0)           ; 34 (0)       ; 11264       ; 0            ; 0       ; 0         ; 28   ; 0            ; |funct_gen                                                                                 ; work         ;
;    |ddfs:inst1|                              ; 164 (68)          ; 34 (14)      ; 11264       ; 0            ; 0       ; 0         ; 0    ; 0            ; |funct_gen|ddfs:inst1                                                                      ; work         ;
;       |freq_divider:f_div_inst|              ; 96 (96)           ; 20 (20)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |funct_gen|ddfs:inst1|freq_divider:f_div_inst                                              ; work         ;
;       |sin_lut:lut_inst|                     ; 0 (0)             ; 0 (0)        ; 11264       ; 0            ; 0       ; 0         ; 0    ; 0            ; |funct_gen|ddfs:inst1|sin_lut:lut_inst                                                     ; work         ;
;          |altsyncram:rom_rtl_0|              ; 0 (0)             ; 0 (0)        ; 11264       ; 0            ; 0       ; 0         ; 0    ; 0            ; |funct_gen|ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0                                ; work         ;
;             |altsyncram_p171:auto_generated| ; 0 (0)             ; 0 (0)        ; 11264       ; 0            ; 0       ; 0         ; 0    ; 0            ; |funct_gen|ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated ; work         ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+
; Name                                                                                       ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                        ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 1024         ; 12           ; --           ; --           ; 12288 ; db/funct_gen.ram0_sin_lut_4402771f.hdl.mif ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+


+-------------------------------------------------------------+
; Registers Removed During Synthesis                          ;
+----------------------------------------+--------------------+
; Register name                          ; Reason for Removal ;
+----------------------------------------+--------------------+
; ddfs:inst1|cont_rt[0..9]               ; Lost fanout        ;
; Total Number of Removed Registers = 10 ;                    ;
+----------------------------------------+--------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 34    ;
; Number of registers using Synchronous Clear  ; 12    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 12    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                        ;
+--------------------------------------+---------------------------------------+------+
; Register Name                        ; Megafunction                          ; Type ;
+--------------------------------------+---------------------------------------+------+
; ddfs:inst1|sin_lut:lut_inst|q[1..11] ; ddfs:inst1|sin_lut:lut_inst|rom_rtl_0 ; RAM  ;
+--------------------------------------+---------------------------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------+
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |funct_gen|ddfs:inst1|freq_divider:f_div_inst|count[10] ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |funct_gen|ddfs:inst1|freq_divider:f_div_inst|count[3]  ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; No         ; |funct_gen|ddfs:inst1|addr[9]                           ;
; 6:1                ; 10 bits   ; 40 LEs        ; 30 LEs               ; 10 LEs                 ; No         ; |funct_gen|ddfs:inst1|q[3]                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Source assignments for ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------+
; Assignment                      ; Value              ; From ; To                                       ;
+---------------------------------+--------------------+------+------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                        ;
+---------------------------------+--------------------+------+------------------------------------------+


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: ddfs:inst1 ;
+----------------+-------+--------------------------------+
; Parameter Name ; Value ; Type                           ;
+----------------+-------+--------------------------------+
; DATA_WIDTH     ; 12    ; Signed Integer                 ;
; ADDR_WIDTH     ; 10    ; Signed Integer                 ;
; MAX_LUT        ; 1024  ; Signed Integer                 ;
; HALF_ADDRESS   ; 512   ; Signed Integer                 ;
; HALF_DATA      ; 2048  ; Signed Integer                 ;
+----------------+-------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ddfs:inst1|sin_lut:lut_inst ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; DATA_WIDTH     ; 12    ; Signed Integer                                  ;
; ADDR_WIDTH     ; 10    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0 ;
+------------------------------------+--------------------------------------------+-----------------+
; Parameter Name                     ; Value                                      ; Type            ;
+------------------------------------+--------------------------------------------+-----------------+
; BYTE_SIZE_BLOCK                    ; 8                                          ; Untyped         ;
; AUTO_CARRY_CHAINS                  ; ON                                         ; AUTO_CARRY      ;
; IGNORE_CARRY_BUFFERS               ; OFF                                        ; IGNORE_CARRY    ;
; AUTO_CASCADE_CHAINS                ; ON                                         ; AUTO_CASCADE    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                        ; IGNORE_CASCADE  ;
; WIDTH_BYTEENA                      ; 1                                          ; Untyped         ;
; OPERATION_MODE                     ; ROM                                        ; Untyped         ;
; WIDTH_A                            ; 12                                         ; Untyped         ;
; WIDTHAD_A                          ; 10                                         ; Untyped         ;
; NUMWORDS_A                         ; 1024                                       ; Untyped         ;
; OUTDATA_REG_A                      ; UNREGISTERED                               ; Untyped         ;
; ADDRESS_ACLR_A                     ; NONE                                       ; Untyped         ;
; OUTDATA_ACLR_A                     ; NONE                                       ; Untyped         ;
; WRCONTROL_ACLR_A                   ; NONE                                       ; Untyped         ;
; INDATA_ACLR_A                      ; NONE                                       ; Untyped         ;
; BYTEENA_ACLR_A                     ; NONE                                       ; Untyped         ;
; WIDTH_B                            ; 1                                          ; Untyped         ;
; WIDTHAD_B                          ; 1                                          ; Untyped         ;
; NUMWORDS_B                         ; 1                                          ; Untyped         ;
; INDATA_REG_B                       ; CLOCK1                                     ; Untyped         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                     ; Untyped         ;
; RDCONTROL_REG_B                    ; CLOCK1                                     ; Untyped         ;
; ADDRESS_REG_B                      ; CLOCK1                                     ; Untyped         ;
; OUTDATA_REG_B                      ; UNREGISTERED                               ; Untyped         ;
; BYTEENA_REG_B                      ; CLOCK1                                     ; Untyped         ;
; INDATA_ACLR_B                      ; NONE                                       ; Untyped         ;
; WRCONTROL_ACLR_B                   ; NONE                                       ; Untyped         ;
; ADDRESS_ACLR_B                     ; NONE                                       ; Untyped         ;
; OUTDATA_ACLR_B                     ; NONE                                       ; Untyped         ;
; RDCONTROL_ACLR_B                   ; NONE                                       ; Untyped         ;
; BYTEENA_ACLR_B                     ; NONE                                       ; Untyped         ;
; WIDTH_BYTEENA_A                    ; 1                                          ; Untyped         ;
; WIDTH_BYTEENA_B                    ; 1                                          ; Untyped         ;
; RAM_BLOCK_TYPE                     ; AUTO                                       ; Untyped         ;
; BYTE_SIZE                          ; 8                                          ; Untyped         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ; Untyped         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                       ; Untyped         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                       ; Untyped         ;
; INIT_FILE                          ; db/funct_gen.ram0_sin_lut_4402771f.hdl.mif ; Untyped         ;
; INIT_FILE_LAYOUT                   ; PORT_A                                     ; Untyped         ;
; MAXIMUM_DEPTH                      ; 0                                          ; Untyped         ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                     ; Untyped         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                     ; Untyped         ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                     ; Untyped         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                     ; Untyped         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                            ; Untyped         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                            ; Untyped         ;
; ENABLE_ECC                         ; FALSE                                      ; Untyped         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                      ; Untyped         ;
; WIDTH_ECCSTATUS                    ; 3                                          ; Untyped         ;
; DEVICE_FAMILY                      ; Cyclone II                                 ; Untyped         ;
; CBXI_PARAMETER                     ; altsyncram_p171                            ; Untyped         ;
+------------------------------------+--------------------------------------------+-----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                             ;
+-------------------------------------------+--------------------------------------------------+
; Name                                      ; Value                                            ;
+-------------------------------------------+--------------------------------------------------+
; Number of entity instances                ; 1                                                ;
; Entity Instance                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                              ;
;     -- WIDTH_A                            ; 12                                               ;
;     -- NUMWORDS_A                         ; 1024                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                     ;
;     -- WIDTH_B                            ; 1                                                ;
;     -- NUMWORDS_B                         ; 1                                                ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                        ;
+-------------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ddfs:inst1|sin_lut:lut_inst"                                                        ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q[0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 14 12:28:34 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off funct_gen -c funct_gen
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file sin_lut.v
    Info (12023): Found entity 1: sin_lut
Info (12021): Found 1 design units, including 1 entities, in source file sin_lut_tb.v
    Info (12023): Found entity 1: sin_lut_tb
Info (12021): Found 1 design units, including 1 entities, in source file ddfs.v
    Info (12023): Found entity 1: ddfs
Info (12021): Found 1 design units, including 1 entities, in source file tb_ddfs.v
    Info (12023): Found entity 1: tb_ddfs
Info (12021): Found 1 design units, including 1 entities, in source file tb_freq_divider.v
    Info (12023): Found entity 1: tb_freq_divider
Info (12021): Found 1 design units, including 1 entities, in source file freq_divider.v
    Info (12023): Found entity 1: freq_divider
Info (12021): Found 1 design units, including 1 entities, in source file funct_gen.bdf
    Info (12023): Found entity 1: funct_gen
Info (12127): Elaborating entity "funct_gen" for the top level hierarchy
Info (12128): Elaborating entity "ddfs" for hierarchy "ddfs:inst1"
Warning (10230): Verilog HDL assignment warning at ddfs.v(54): truncated value with size 32 to match size of target (12)
Warning (10230): Verilog HDL assignment warning at ddfs.v(68): truncated value with size 32 to match size of target (12)
Warning (10230): Verilog HDL assignment warning at ddfs.v(84): truncated value with size 32 to match size of target (10)
Warning (10230): Verilog HDL assignment warning at ddfs.v(90): truncated value with size 32 to match size of target (10)
Warning (10230): Verilog HDL assignment warning at ddfs.v(100): truncated value with size 32 to match size of target (12)
Warning (10230): Verilog HDL assignment warning at ddfs.v(105): truncated value with size 32 to match size of target (12)
Warning (10230): Verilog HDL assignment warning at ddfs.v(110): truncated value with size 32 to match size of target (12)
Info (12128): Elaborating entity "sin_lut" for hierarchy "ddfs:inst1|sin_lut:lut_inst"
Warning (10030): Net "rom.data_a" at sin_lut.v(17) has no driver or initial value, using a default initial value '0'
Warning (10030): Net "rom.waddr_a" at sin_lut.v(17) has no driver or initial value, using a default initial value '0'
Warning (10030): Net "rom.we_a" at sin_lut.v(17) has no driver or initial value, using a default initial value '0'
Info (12128): Elaborating entity "freq_divider" for hierarchy "ddfs:inst1|freq_divider:f_div_inst"
Warning (10230): Verilog HDL assignment warning at freq_divider.v(33): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(34): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(37): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(38): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(41): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(42): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(45): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(46): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(49): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(50): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(53): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(54): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(57): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(58): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(61): truncated value with size 32 to match size of target (20)
Warning (10230): Verilog HDL assignment warning at freq_divider.v(62): truncated value with size 32 to match size of target (20)
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "ddfs:inst1|sin_lut:lut_inst|rom_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 12
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/funct_gen.ram0_sin_lut_4402771f.hdl.mif
Info (12130): Elaborated megafunction instantiation "ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0"
Info (12133): Instantiated megafunction "ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "12"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/funct_gen.ram0_sin_lut_4402771f.hdl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_p171.tdf
    Info (12023): Found entity 1: altsyncram_p171
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following RAM node(s):
        Warning (14320): Synthesized away node "ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a0"
Info (17049): 10 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 205 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 12 output pins
    Info (21061): Implemented 166 logic cells
    Info (21064): Implemented 11 RAM segments
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 4627 megabytes
    Info: Processing ended: Fri Nov 14 12:28:35 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 14 12:28:41 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; funct_gen                                       ;
; Top-level Entity Name              ; funct_gen                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 165 / 33,216 ( < 1 % )                          ;
;     Total combinational functions  ; 164 / 33,216 ( < 1 % )                          ;
;     Dedicated logic registers      ; 34 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 34                                              ;
; Total pins                         ; 28 / 475 ( 6 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 11,264 / 483,840 ( 2 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_W6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]       ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]       ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]       ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]       ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]       ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]       ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]       ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]       ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]       ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]       ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]       ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]       ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]       ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]       ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]       ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]       ; PIN_AC26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]       ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]       ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]       ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]       ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]       ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]       ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]       ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[0]       ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]       ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]       ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]       ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]       ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]       ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]       ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]       ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]       ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]       ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]       ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]       ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; KEY[0]        ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; KEY[1]        ; PIN_N23       ; QSF Assignment ;
; Location ;                ;              ; KEY[2]        ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; KEY[3]        ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]   ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]   ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]   ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]   ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]   ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]   ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]   ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]   ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN        ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; LCD_ON        ; PIN_L4        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS        ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW        ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]       ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]       ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]       ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]       ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]       ; PIN_U18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]       ; PIN_U17       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]       ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]       ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]      ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]      ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]      ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]      ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment ;
; Location ;                ;              ; SW[15]        ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; SW[16]        ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; SW[17]        ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 244 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 244 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 241     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 165 / 33,216 ( < 1 % )   ;
;     -- Combinational with no register       ; 131                      ;
;     -- Register only                        ; 1                        ;
;     -- Combinational with a register        ; 33                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 53                       ;
;     -- 3 input functions                    ; 61                       ;
;     -- <=2 input functions                  ; 50                       ;
;     -- Register only                        ; 1                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 89                       ;
;     -- arithmetic mode                      ; 75                       ;
;                                             ;                          ;
; Total registers*                            ; 34 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 34 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 12 / 2,076 ( < 1 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 28 / 475 ( 6 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M4Ks                                        ; 3 / 105 ( 3 % )          ;
; Total block memory bits                     ; 11,264 / 483,840 ( 2 % ) ;
; Total block memory implementation bits      ; 13,824 / 483,840 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 3 / 16 ( 19 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%             ;
; Maximum fan-out                             ; 24                       ;
; Highest non-global fan-out                  ; 24                       ;
; Total fan-out                               ; 628                      ;
; Average fan-out                             ; 2.66                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 165 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 131                   ; 0                              ;
;     -- Register only                        ; 1                     ; 0                              ;
;     -- Combinational with a register        ; 33                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 53                    ; 0                              ;
;     -- 3 input functions                    ; 61                    ; 0                              ;
;     -- <=2 input functions                  ; 50                    ; 0                              ;
;     -- Register only                        ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 89                    ; 0                              ;
;     -- arithmetic mode                      ; 75                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 34                    ; 0                              ;
;     -- Dedicated logic registers            ; 34 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 12 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 28                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 11264                 ; 0                              ;
; Total RAM block bits                        ; 13824                 ; 0                              ;
; M4K                                         ; 3 / 105 ( 2 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 628                   ; 0                              ;
;     -- Registered Connections               ; 111                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 0                              ;
;     -- Output Ports                         ; 12                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 21                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDR[0]  ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10] ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11] ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]  ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]  ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]  ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]  ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]  ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 64 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 14 / 58 ( 24 % ) ; 3.3V          ; --           ;
; 8        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |funct_gen                                   ; 165 (0)     ; 34 (0)                    ; 0 (0)         ; 11264       ; 3    ; 0            ; 0       ; 0         ; 28   ; 0            ; 131 (0)      ; 1 (0)             ; 33 (0)           ; |funct_gen                                                                                 ; work         ;
;    |ddfs:inst1|                              ; 165 (69)    ; 34 (14)                   ; 0 (0)         ; 11264       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (55)     ; 1 (1)             ; 33 (13)          ; |funct_gen|ddfs:inst1                                                                      ; work         ;
;       |freq_divider:f_div_inst|              ; 96 (96)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 20 (20)          ; |funct_gen|ddfs:inst1|freq_divider:f_div_inst                                              ; work         ;
;       |sin_lut:lut_inst|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |funct_gen|ddfs:inst1|sin_lut:lut_inst                                                     ; work         ;
;          |altsyncram:rom_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |funct_gen|ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0                                ; work         ;
;             |altsyncram_p171:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |funct_gen|ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; LEDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SW[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[10]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[11]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[14]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[13]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[12]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; SW[3]                                                ;                   ;         ;
; SW[2]                                                ;                   ;         ;
; SW[1]                                                ;                   ;         ;
; SW[0]                                                ;                   ;         ;
; SW[10]                                               ;                   ;         ;
; SW[9]                                                ;                   ;         ;
; SW[8]                                                ;                   ;         ;
; SW[7]                                                ;                   ;         ;
; SW[6]                                                ;                   ;         ;
; SW[5]                                                ;                   ;         ;
; SW[4]                                                ;                   ;         ;
; SW[11]                                               ;                   ;         ;
; CLOCK_50                                             ;                   ;         ;
; SW[14]                                               ;                   ;         ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~36    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~34    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~32    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~30    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~26    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~18    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~16    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~4     ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~0     ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Decoder1~0 ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Decoder1~1 ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|end_cnt~0  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|end_cnt~1  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|WideOr3~0  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Decoder1~2 ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~11   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~21   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~26   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~30   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~33   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~35   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~36   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~37   ; 1                 ; 6       ;
; SW[13]                                               ;                   ;         ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~36    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~34    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~32    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~26    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~18    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~10    ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Add0~0     ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|WideOr1~0  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Decoder1~0 ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Decoder1~1 ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|WideOr2~0  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|end_cnt~0  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|end_cnt~1  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|WideOr3~0  ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|Decoder1~2 ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~11   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~21   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~26   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~28   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~30   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~33   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~35   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~36   ; 1                 ; 6       ;
;      - ddfs:inst1|freq_divider:f_div_inst|count~37   ; 1                 ; 6       ;
; SW[12]                                               ;                   ;         ;
+------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                     ; PIN_N2             ; 23      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SW[11]                                       ; PIN_P1             ; 12      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ddfs:inst1|LessThan0~3                       ; LCCOMB_X28_Y14_N30 ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; LCFF_X2_Y13_N21    ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                    ;
+----------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                         ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                     ; PIN_N2          ; 23      ; Global Clock         ; GCLK2            ; --                        ;
; SW[11]                                       ; PIN_P1          ; 12      ; Global Clock         ; GCLK3            ; --                        ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; LCFF_X2_Y13_N21 ; 14      ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; SW[13]                                                                                        ; 24      ;
; SW[14]                                                                                        ; 23      ;
; ddfs:inst1|cont[10]                                                                           ; 23      ;
; SW[3]                                                                                         ; 22      ;
; SW[11]                                                                                        ; 20      ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~38                                               ; 20      ;
; SW[12]                                                                                        ; 13      ;
; SW[0]                                                                                         ; 12      ;
; SW[1]                                                                                         ; 12      ;
; ddfs:inst1|LessThan0~3                                                                        ; 12      ;
; ddfs:inst1|q[11]~0                                                                            ; 12      ;
; ddfs:inst1|q[3]~1                                                                             ; 10      ;
; ddfs:inst1|freq_divider:f_div_inst|count~11                                                   ; 4       ;
; ddfs:inst1|addr[0]~9                                                                          ; 4       ;
; ddfs:inst1|addr[1]~8                                                                          ; 4       ;
; ddfs:inst1|addr[2]~7                                                                          ; 4       ;
; ddfs:inst1|addr[3]~6                                                                          ; 4       ;
; ddfs:inst1|addr[4]~5                                                                          ; 4       ;
; ddfs:inst1|addr[5]~4                                                                          ; 4       ;
; ddfs:inst1|addr[6]~3                                                                          ; 4       ;
; ddfs:inst1|addr[7]~2                                                                          ; 4       ;
; ddfs:inst1|addr[8]~1                                                                          ; 4       ;
; ddfs:inst1|addr[9]~0                                                                          ; 4       ;
; ddfs:inst1|cont[0]                                                                            ; 4       ;
; ddfs:inst1|cont[1]                                                                            ; 4       ;
; ddfs:inst1|cont[2]                                                                            ; 4       ;
; ddfs:inst1|cont[3]                                                                            ; 4       ;
; ddfs:inst1|cont[4]                                                                            ; 4       ;
; ddfs:inst1|cont[5]                                                                            ; 4       ;
; ddfs:inst1|cont[6]                                                                            ; 4       ;
; ddfs:inst1|cont[7]                                                                            ; 4       ;
; ddfs:inst1|cont[8]                                                                            ; 4       ;
; ddfs:inst1|cont[9]                                                                            ; 4       ;
; ddfs:inst1|freq_divider:f_div_inst|Decoder1~1                                                 ; 3       ;
; ddfs:inst1|cont[11]                                                                           ; 3       ;
; SW[2]                                                                                         ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count~36                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count~35                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                   ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|end_cnt~0                                                  ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|Decoder1~0                                                 ; 2       ;
; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                  ; 2       ;
; ddfs:inst1|cont_rt[11]                                                                        ; 2       ;
; ddfs:inst1|cont_rt[10]                                                                        ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a2  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a3  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a5  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a6  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a7  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a9  ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a10 ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a11 ; 2       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8  ; 2       ;
; SW[4]                                                                                         ; 1       ;
; SW[5]                                                                                         ; 1       ;
; SW[6]                                                                                         ; 1       ;
; SW[7]                                                                                         ; 1       ;
; SW[8]                                                                                         ; 1       ;
; SW[9]                                                                                         ; 1       ;
; SW[10]                                                                                        ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~37                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~34                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~33                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~32                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~31                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~30                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~29                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~28                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~27                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~26                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~25                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~24                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~23                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~22                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~21                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~20                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~19                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~18                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~17                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~16                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~15                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~14                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~13                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~12                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|count~10                                                   ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Decoder1~2                                                 ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|WideOr3~0                                                  ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|end_cnt~1                                                  ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|WideOr2~0                                                  ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|WideOr1~0                                                  ; 1       ;
; ddfs:inst1|LessThan0~2                                                                        ; 1       ;
; ddfs:inst1|LessThan0~1                                                                        ; 1       ;
; ddfs:inst1|LessThan0~0                                                                        ; 1       ;
; ddfs:inst1|q[0]~23                                                                            ; 1       ;
; ddfs:inst1|q[0]~22                                                                            ; 1       ;
; ddfs:inst1|q[1]                                                                               ; 1       ;
; ddfs:inst1|q[1]~21                                                                            ; 1       ;
; ddfs:inst1|q[1]~20                                                                            ; 1       ;
; ddfs:inst1|q[2]                                                                               ; 1       ;
; ddfs:inst1|q[2]~19                                                                            ; 1       ;
; ddfs:inst1|q[2]~18                                                                            ; 1       ;
; ddfs:inst1|q[3]                                                                               ; 1       ;
; ddfs:inst1|q[3]~17                                                                            ; 1       ;
; ddfs:inst1|q[3]~16                                                                            ; 1       ;
; ddfs:inst1|q[4]                                                                               ; 1       ;
; ddfs:inst1|q[4]~15                                                                            ; 1       ;
; ddfs:inst1|q[4]~14                                                                            ; 1       ;
; ddfs:inst1|q[5]                                                                               ; 1       ;
; ddfs:inst1|q[5]~13                                                                            ; 1       ;
; ddfs:inst1|q[5]~12                                                                            ; 1       ;
; ddfs:inst1|q[6]                                                                               ; 1       ;
; ddfs:inst1|q[6]~11                                                                            ; 1       ;
; ddfs:inst1|q[6]~10                                                                            ; 1       ;
; ddfs:inst1|q[7]                                                                               ; 1       ;
; ddfs:inst1|q[7]~9                                                                             ; 1       ;
; ddfs:inst1|q[7]~8                                                                             ; 1       ;
; ddfs:inst1|q[8]                                                                               ; 1       ;
; ddfs:inst1|q[8]~7                                                                             ; 1       ;
; ddfs:inst1|q[8]~6                                                                             ; 1       ;
; ddfs:inst1|q[9]                                                                               ; 1       ;
; ddfs:inst1|q[9]~5                                                                             ; 1       ;
; ddfs:inst1|q[9]~4                                                                             ; 1       ;
; ddfs:inst1|q[10]                                                                              ; 1       ;
; ddfs:inst1|q[10]~3                                                                            ; 1       ;
; ddfs:inst1|q[10]~2                                                                            ; 1       ;
; ddfs:inst1|cont[11]~34                                                                        ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~38                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~37                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~36                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~35                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~34                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~33                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~32                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~31                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~30                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~29                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~28                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~27                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~26                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~25                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~24                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~23                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~22                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~21                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~20                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~19                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~18                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~17                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~16                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~15                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~14                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~13                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~12                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~11                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~10                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~9                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~8                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~7                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~6                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~5                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~4                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~3                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~2                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~1                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add1~0                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~37                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~35                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~33                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~31                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~29                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~27                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~25                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~23                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~21                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~19                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~17                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~15                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~13                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~11                                               ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~9                                                ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~7                                                ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~5                                                ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~3                                                ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|LessThan0~1                                                ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~38                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~37                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~36                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~35                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~34                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~33                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~32                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~31                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~30                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~29                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~28                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~27                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~26                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~25                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~24                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~23                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~22                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~21                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~20                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~19                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~18                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~17                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~16                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~15                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~14                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~13                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~12                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~11                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~10                                                    ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~9                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~8                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~7                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~6                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~5                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~4                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~3                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~2                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~1                                                     ; 1       ;
; ddfs:inst1|freq_divider:f_div_inst|Add0~0                                                     ; 1       ;
; ddfs:inst1|cont[10]~33                                                                        ; 1       ;
; ddfs:inst1|cont[10]~32                                                                        ; 1       ;
; ddfs:inst1|cont[9]~31                                                                         ; 1       ;
; ddfs:inst1|cont[9]~30                                                                         ; 1       ;
; ddfs:inst1|cont[8]~29                                                                         ; 1       ;
; ddfs:inst1|cont[8]~28                                                                         ; 1       ;
; ddfs:inst1|cont[7]~27                                                                         ; 1       ;
; ddfs:inst1|cont[7]~26                                                                         ; 1       ;
; ddfs:inst1|cont[6]~25                                                                         ; 1       ;
; ddfs:inst1|cont[6]~24                                                                         ; 1       ;
; ddfs:inst1|cont[5]~23                                                                         ; 1       ;
; ddfs:inst1|cont[5]~22                                                                         ; 1       ;
; ddfs:inst1|cont[4]~21                                                                         ; 1       ;
; ddfs:inst1|cont[4]~20                                                                         ; 1       ;
; ddfs:inst1|cont[3]~19                                                                         ; 1       ;
; ddfs:inst1|cont[3]~18                                                                         ; 1       ;
; ddfs:inst1|cont[2]~17                                                                         ; 1       ;
; ddfs:inst1|cont[2]~16                                                                         ; 1       ;
; ddfs:inst1|cont[1]~15                                                                         ; 1       ;
; ddfs:inst1|cont[1]~14                                                                         ; 1       ;
; ddfs:inst1|cont[0]~13                                                                         ; 1       ;
; ddfs:inst1|cont[0]~12                                                                         ; 1       ;
; ddfs:inst1|Add0~14                                                                            ; 1       ;
; ddfs:inst1|Add0~13                                                                            ; 1       ;
; ddfs:inst1|Add0~12                                                                            ; 1       ;
; ddfs:inst1|Add0~11                                                                            ; 1       ;
; ddfs:inst1|Add0~10                                                                            ; 1       ;
; ddfs:inst1|Add0~9                                                                             ; 1       ;
; ddfs:inst1|Add0~8                                                                             ; 1       ;
; ddfs:inst1|Add0~7                                                                             ; 1       ;
; ddfs:inst1|Add0~6                                                                             ; 1       ;
; ddfs:inst1|Add0~5                                                                             ; 1       ;
; ddfs:inst1|Add0~4                                                                             ; 1       ;
; ddfs:inst1|Add0~3                                                                             ; 1       ;
; ddfs:inst1|Add0~2                                                                             ; 1       ;
; ddfs:inst1|Add0~1                                                                             ; 1       ;
; ddfs:inst1|Add0~0                                                                             ; 1       ;
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1  ; 1       ;
+-----------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+---------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                       ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                        ; Location                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+---------------------------------------+----------------------+-----------------+-----------------+
; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288 ; 1024                        ; 11                          ; --                          ; --                          ; 11264               ; 3    ; db/funct_gen.ram0_sin_lut_4402771f.hdl.mif ; M4K_X26_Y15, M4K_X26_Y14, M4K_X26_Y13 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+---------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 214 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 17 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 105 / 60,840 ( < 1 % ) ;
; Direct links                ; 75 / 94,460 ( < 1 % )  ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 68 / 33,216 ( < 1 % )  ;
; R24 interconnects           ; 24 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 123 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.75) ; Number of LABs  (Total = 12) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 7                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.67) ; Number of LABs  (Total = 12) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.00) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.50) ; Number of LABs  (Total = 12) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.92) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "funct_gen"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'funct_gen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node ddfs:inst1|freq_divider:f_div_inst|count[19] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|LessThan0~38
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|Add1~38
Info (176353): Automatically promoted node SW[11] (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~10
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~12
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~13
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~14
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~15
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~16
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~17
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~18
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~19
        Info (176357): Destination node ddfs:inst1|freq_divider:f_div_inst|count~20
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.27 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 12 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 404 warnings
    Info: Peak virtual memory: 4889 megabytes
    Info: Processing ended: Fri Nov 14 12:28:41 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.fit.smsg.


+---------------------------------------------------------------+
; Assembler Summary                                             ;
+-----------------------+---------------------------------------+
; Assembler Status      ; Successful - Fri Nov 14 12:28:43 2025 ;
; Revision Name         ; funct_gen                             ;
; Top-level Entity Name ; funct_gen                             ;
; Family                ; Cyclone II                            ;
; Device                ; EP2C35F672C6                          ;
+-----------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Assembler Settings                                                                                     ;
+-----------------------------------------------------------------------------+----------+---------------+
; Option                                                                      ; Setting  ; Default Value ;
+-----------------------------------------------------------------------------+----------+---------------+
; Use smart compilation                                                       ; Off      ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation  ; On       ; On            ;
; Enable compact report table                                                 ; Off      ; Off           ;
; Generate compressed bitstreams                                              ; On       ; On            ;
; Compression mode                                                            ; Off      ; Off           ;
; Clock source for configuration device                                       ; Internal ; Internal      ;
; Clock frequency of the configuration device                                 ; 10 MHZ   ; 10 MHz        ;
; Divide clock frequency by                                                   ; 1        ; 1             ;
; Auto user code                                                              ; On       ; On            ;
; Use configuration device                                                    ; On       ; On            ;
; Configuration device                                                        ; Auto     ; Auto          ;
; Configuration device auto user code                                         ; Off      ; Off           ;
; Generate Tabular Text File (.ttf) For Target Device                         ; Off      ; Off           ;
; Generate Raw Binary File (.rbf) For Target Device                           ; Off      ; Off           ;
; Generate Hexadecimal (Intel-Format) Output File (.hexout) for Target Device ; Off      ; Off           ;
; Hexadecimal Output File start address                                       ; 0        ; 0             ;
; Hexadecimal Output File count direction                                     ; Up       ; Up            ;
; Release clears before tri-states                                            ; Off      ; Off           ;
; Auto-restart configuration after error                                      ; On       ; On            ;
; Maintain Compatibility with All Cyclone II M4K Versions                     ; On       ; On            ;
; Generate Serial Vector Format File (.svf) for Target Device                 ; Off      ; Off           ;
; Generate a JEDEC STAPL Format File (.jam) for Target Device                 ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; On       ; On            ;
+-----------------------------------------------------------------------------+----------+---------------+


+--------------------------------------------------------------------------------------------+
; Assembler Generated Files                                                                  ;
+--------------------------------------------------------------------------------------------+
; File Name                                                                                  ;
+--------------------------------------------------------------------------------------------+
; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.sof ;
; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.pof ;
+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Assembler Device Options: C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.sof ;
+----------------+-----------------------------------------------------------------------------------------------------+
; Option         ; Setting                                                                                             ;
+----------------+-----------------------------------------------------------------------------------------------------+
; Device         ; EP2C35F672C6                                                                                        ;
; JTAG usercode  ; 0x003440C5                                                                                          ;
; Checksum       ; 0x003440C5                                                                                          ;
+----------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Assembler Device Options: C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/output_files/funct_gen.pof ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Option             ; Setting                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Device             ; EPCS16                                                                                          ;
; JTAG usercode      ; 0x00000000                                                                                      ;
; Checksum           ; 0x1C6DDD07                                                                                      ;
; Compression Ratio  ; 3                                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+


+--------------------+
; Assembler Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Assembler
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 14 12:28:42 2025
Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off funct_gen -c funct_gen
Info (115031): Writing out detailed assembly data for power analysis
Info (115030): Assembler is generating device programming files
Info: Quartus II 64-Bit Assembler was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4566 megabytes
    Info: Processing ended: Fri Nov 14 12:28:43 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; funct_gen                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; CLOCK_50                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                     ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ddfs:inst1|freq_divider:f_div_inst|count[19] } ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                            ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 252.21 MHz ; 252.21 MHz      ; CLOCK_50                                     ;      ;
; 406.34 MHz ; 406.34 MHz      ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -2.965 ; -94.692       ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -1.461 ; -17.880       ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.672 ; -23.109       ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.703  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.423 ; -106.760      ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.500 ; -14.000       ;
+----------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                              ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.965 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.999      ;
; -2.965 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.999      ;
; -2.964 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.998      ;
; -2.964 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.998      ;
; -2.902 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.936      ;
; -2.902 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.936      ;
; -2.901 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.935      ;
; -2.901 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.935      ;
; -2.856 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.892      ;
; -2.856 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.892      ;
; -2.855 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.891      ;
; -2.855 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.891      ;
; -2.854 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.890      ;
; -2.854 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.890      ;
; -2.823 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.852      ;
; -2.793 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.829      ;
; -2.793 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.829      ;
; -2.792 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.828      ;
; -2.792 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.828      ;
; -2.791 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.777 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.811      ;
; -2.777 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.811      ;
; -2.776 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.810      ;
; -2.776 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.810      ;
; -2.760 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.789      ;
; -2.702 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.738      ;
; -2.701 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.737      ;
; -2.701 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.737      ;
; -2.695 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.726      ;
; -2.669 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.703      ;
; -2.669 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.703      ;
; -2.668 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.702      ;
; -2.668 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.702      ;
; -2.668 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.704      ;
; -2.668 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.704      ;
; -2.667 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.666 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.702      ;
; -2.666 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.702      ;
; -2.651 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.682      ;
; -2.647 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.683      ;
; -2.647 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.683      ;
; -2.646 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.682      ;
; -2.646 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.682      ;
; -2.635 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.669      ;
; -2.635 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.669      ;
; -2.635 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.664      ;
; -2.634 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.668      ;
; -2.634 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.668      ;
; -2.633 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.662      ;
; -2.626 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.657      ;
; -2.607 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.643      ;
; -2.607 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.643      ;
; -2.606 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.593 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.631      ;
; -2.593 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.631      ;
; -2.592 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.630      ;
; -2.592 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.630      ;
; -2.591 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.629      ;
; -2.591 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.629      ;
; -2.588 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.619      ;
; -2.583 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.612      ;
; -2.582 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.611      ;
; -2.564 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.593      ;
; -2.560 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.591      ;
; -2.559 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.595      ;
; -2.559 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.595      ;
; -2.558 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.558 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.594      ;
; -2.538 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.576      ;
; -2.538 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.576      ;
; -2.537 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.575      ;
; -2.537 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.575      ;
; -2.536 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.574      ;
; -2.536 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.574      ;
; -2.527 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.556      ;
; -2.526 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.562      ;
; -2.525 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.561      ;
; -2.524 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.560      ;
; -2.524 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.560      ;
; -2.520 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.549      ;
; -2.519 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.548      ;
; -2.505 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.536      ;
; -2.498 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.536      ;
; -2.498 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.536      ;
; -2.497 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.535      ;
; -2.497 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.535      ;
; -2.496 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.534      ;
; -2.496 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.534      ;
; -2.493 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.522      ;
; -2.470 ; ddfs:inst1|freq_divider:f_div_inst|count[9] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.506      ;
; -2.470 ; ddfs:inst1|freq_divider:f_div_inst|count[9] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.506      ;
; -2.469 ; ddfs:inst1|freq_divider:f_div_inst|count[9] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.505      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'                                                                                                                          ;
+--------+---------------------+---------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.461 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.497      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.430 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.466      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.401      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.339 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.375      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.287 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.323      ;
; -1.238 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.274      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.185 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.221      ;
; -1.169 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.205      ;
; -1.167 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.203      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.155 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.191      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.173      ;
; -1.105 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 2.141      ;
+--------+---------------------+---------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                                         ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.672 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.665      ; 1.509      ;
; -1.449 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.667      ; 1.734      ;
; -1.446 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.667      ; 1.737      ;
; -1.445 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.667      ; 1.738      ;
; -1.445 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.667      ; 1.738      ;
; -1.444 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.667      ; 1.739      ;
; -1.248 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.665      ; 1.933      ;
; -1.246 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.665      ; 1.935      ;
; -1.245 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.665      ; 1.936      ;
; -1.177 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.667      ; 2.006      ;
; -1.172 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.665      ; 1.509      ;
; -0.974 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.672      ; 2.214      ;
; -0.974 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.672      ; 2.214      ;
; -0.973 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.672      ; 2.215      ;
; -0.973 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.672      ; 2.215      ;
; -0.972 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.672      ; 2.216      ;
; -0.972 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.672      ; 2.216      ;
; -0.949 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.667      ; 1.734      ;
; -0.946 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.667      ; 1.737      ;
; -0.945 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.667      ; 1.738      ;
; -0.945 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.667      ; 1.738      ;
; -0.944 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.667      ; 1.739      ;
; -0.864 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.670      ; 2.322      ;
; -0.864 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.670      ; 2.322      ;
; -0.863 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.670      ; 2.323      ;
; -0.863 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 2.670      ; 2.323      ;
; -0.748 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.665      ; 1.933      ;
; -0.746 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.665      ; 1.935      ;
; -0.745 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.665      ; 1.936      ;
; -0.677 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.667      ; 2.006      ;
; -0.474 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.672      ; 2.214      ;
; -0.474 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.672      ; 2.214      ;
; -0.473 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.672      ; 2.215      ;
; -0.473 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.672      ; 2.215      ;
; -0.472 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.672      ; 2.216      ;
; -0.472 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.672      ; 2.216      ;
; -0.364 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.670      ; 2.322      ;
; -0.364 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.670      ; 2.322      ;
; -0.363 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.670      ; 2.323      ;
; -0.363 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 2.670      ; 2.323      ;
; 1.195  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.198  ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.464      ;
; 1.229  ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.329  ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.334  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.505  ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.771      ;
; 1.534  ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.800      ;
; 1.590  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.856      ;
; 1.617  ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.883      ;
; 1.642  ; ddfs:inst1|freq_divider:f_div_inst|count[10] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.908      ;
; 1.651  ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.917      ;
; 1.653  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.919      ;
; 1.655  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.665      ;
; 1.660  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.670      ;
; 1.662  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.672      ;
; 1.666  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.676      ;
; 1.667  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.677      ;
; 1.673  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.683      ;
; 1.675  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.685      ;
; 1.677  ; ddfs:inst1|cont[6]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.687      ;
; 1.696  ; ddfs:inst1|cont[3]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.706      ;
; 1.705  ; ddfs:inst1|cont[7]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.715      ;
; 1.710  ; ddfs:inst1|cont[4]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.720      ;
; 1.713  ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.979      ;
; 1.717  ; ddfs:inst1|freq_divider:f_div_inst|count[13] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.983      ;
; 1.721  ; ddfs:inst1|cont[5]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.731      ;
; 1.748  ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.014      ;
; 1.753  ; ddfs:inst1|freq_divider:f_div_inst|count[12] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.019      ;
; 1.753  ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.019      ;
; 1.758  ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.024      ;
; 1.773  ; ddfs:inst1|freq_divider:f_div_inst|count[14] ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.039      ;
; 1.774  ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.038      ;
; 1.793  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.061      ;
; 1.794  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.060      ;
; 1.796  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.064      ;
; 1.797  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.065      ;
; 1.797  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.065      ;
; 1.798  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.066      ;
; 1.806  ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.070      ;
; 1.809  ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.075      ;
; 1.821  ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.087      ;
; 1.841  ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.105      ;
; 1.846  ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.112      ;
; 1.877  ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.143      ;
; 1.884  ; ddfs:inst1|freq_divider:f_div_inst|count[11] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.150      ;
; 1.885  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.151      ;
; 1.904  ; ddfs:inst1|freq_divider:f_div_inst|count[15] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.170      ;
; 1.907  ; ddfs:inst1|cont[8]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.917      ;
; 1.912  ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.176      ;
; 1.922  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg2 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.221     ; 1.935      ;
; 1.927  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg2 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.937      ;
; 1.932  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg8 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.221     ; 1.945      ;
; 1.934  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg1 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.224     ; 1.944      ;
; 1.939  ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.205      ;
; 1.941  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.221     ; 1.954      ;
; 1.944  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg9 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.221     ; 1.957      ;
; 1.945  ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.211      ;
; 1.947  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.221     ; 1.960      ;
; 1.947  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.221     ; 1.960      ;
; 1.951  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.230     ; 1.955      ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'                                                                                                                             ;
+-------+---------------------+------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.703 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont_rt[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.001      ; 0.970      ;
; 0.825 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.094      ;
; 0.829 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.095      ;
; 0.830 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.096      ;
; 0.849 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.115      ;
; 0.861 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.127      ;
; 0.862 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.128      ;
; 0.989 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.255      ;
; 1.118 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont_rt[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.001      ; 1.385      ;
; 1.210 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.476      ;
; 1.211 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.477      ;
; 1.212 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.478      ;
; 1.212 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.478      ;
; 1.213 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.479      ;
; 1.235 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.501      ;
; 1.247 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.513      ;
; 1.248 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.514      ;
; 1.281 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.547      ;
; 1.282 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.548      ;
; 1.283 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.549      ;
; 1.284 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.550      ;
; 1.305 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.571      ;
; 1.306 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.572      ;
; 1.318 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.584      ;
; 1.318 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.584      ;
; 1.352 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.618      ;
; 1.353 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.619      ;
; 1.354 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.620      ;
; 1.355 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.621      ;
; 1.376 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.642      ;
; 1.376 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.642      ;
; 1.389 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.655      ;
; 1.407 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.673      ;
; 1.423 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.689      ;
; 1.425 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.691      ;
; 1.447 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.713      ;
; 1.447 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.713      ;
; 1.460 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.726      ;
; 1.477 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.743      ;
; 1.478 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.744      ;
; 1.494 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.760      ;
; 1.496 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.762      ;
; 1.514 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.780      ;
; 1.518 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.784      ;
; 1.518 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.784      ;
; 1.548 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.814      ;
; 1.549 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.815      ;
; 1.565 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.831      ;
; 1.585 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.851      ;
; 1.589 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.855      ;
; 1.589 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.855      ;
; 1.597 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.863      ;
; 1.619 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.885      ;
; 1.619 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.885      ;
; 1.620 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.886      ;
; 1.655 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.921      ;
; 1.656 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.922      ;
; 1.690 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.956      ;
; 1.690 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.956      ;
; 1.691 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.957      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.723 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.989      ;
; 1.726 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.992      ;
; 1.727 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.993      ;
; 1.761 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.027      ;
; 1.761 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.027      ;
; 1.797 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.063      ;
; 1.798 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.064      ;
; 1.832 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.098      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.101      ;
; 1.868 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.134      ;
; 1.875 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.141      ;
; 1.875 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.141      ;
; 1.903 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 2.169      ;
+-------+---------------------+------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+---------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[10]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[10]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[11]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[11]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[11]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[11]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[10]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[10]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[11]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[11]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[8]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[8]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[9]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[9]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SW[*]     ; CLOCK_50                                     ; 9.027 ; 9.027 ; Rise       ; CLOCK_50                                     ;
;  SW[3]    ; CLOCK_50                                     ; 1.807 ; 1.807 ; Rise       ; CLOCK_50                                     ;
;  SW[11]   ; CLOCK_50                                     ; 0.737 ; 0.737 ; Rise       ; CLOCK_50                                     ;
;  SW[12]   ; CLOCK_50                                     ; 5.071 ; 5.071 ; Rise       ; CLOCK_50                                     ;
;  SW[13]   ; CLOCK_50                                     ; 9.027 ; 9.027 ; Rise       ; CLOCK_50                                     ;
;  SW[14]   ; CLOCK_50                                     ; 8.865 ; 8.865 ; Rise       ; CLOCK_50                                     ;
; SW[*]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 3.092 ; 3.092 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[4]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 3.073 ; 3.073 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[5]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 3.092 ; 3.092 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[6]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.751 ; 2.751 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[7]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.735 ; 2.735 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[8]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.552 ; 2.552 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[9]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.381 ; 2.381 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[10]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.053 ; 2.053 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SW[*]     ; CLOCK_50                                     ; 0.355  ; 0.355  ; Rise       ; CLOCK_50                                     ;
;  SW[3]    ; CLOCK_50                                     ; -0.790 ; -0.790 ; Rise       ; CLOCK_50                                     ;
;  SW[11]   ; CLOCK_50                                     ; 0.355  ; 0.355  ; Rise       ; CLOCK_50                                     ;
;  SW[12]   ; CLOCK_50                                     ; 0.193  ; 0.193  ; Rise       ; CLOCK_50                                     ;
;  SW[13]   ; CLOCK_50                                     ; -3.440 ; -3.440 ; Rise       ; CLOCK_50                                     ;
;  SW[14]   ; CLOCK_50                                     ; -3.531 ; -3.531 ; Rise       ; CLOCK_50                                     ;
; SW[*]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.425 ; -0.425 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[4]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.785 ; -0.785 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[5]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.725 ; -0.725 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[6]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.425 ; -0.425 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[7]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -1.240 ; -1.240 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[8]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -1.175 ; -1.175 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[9]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.826 ; -0.826 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[10]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.610 ; -0.610 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; LEDR[*]   ; CLOCK_50                                     ; 13.827 ; 13.827 ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]  ; CLOCK_50                                     ; 13.657 ; 13.657 ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]  ; CLOCK_50                                     ; 12.687 ; 12.687 ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]  ; CLOCK_50                                     ; 12.349 ; 12.349 ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]  ; CLOCK_50                                     ; 13.827 ; 13.827 ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]  ; CLOCK_50                                     ; 12.985 ; 12.985 ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]  ; CLOCK_50                                     ; 13.030 ; 13.030 ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]  ; CLOCK_50                                     ; 13.790 ; 13.790 ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]  ; CLOCK_50                                     ; 13.465 ; 13.465 ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]  ; CLOCK_50                                     ; 12.923 ; 12.923 ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]  ; CLOCK_50                                     ; 13.093 ; 13.093 ; Rise       ; CLOCK_50                                     ;
;  LEDR[10] ; CLOCK_50                                     ; 12.746 ; 12.746 ; Rise       ; CLOCK_50                                     ;
; LEDR[*]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 12.181 ; 12.181 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.652 ; 10.652 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.163 ; 11.163 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.657 ; 11.657 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 12.181 ; 12.181 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.677 ; 11.677 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.010 ; 11.010 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.957 ; 11.957 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.057 ; 11.057 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.489 ; 10.489 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.268 ; 11.268 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.515 ; 10.515 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.008  ; 9.008  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; LEDR[*]   ; CLOCK_50                                     ; 11.643 ; 11.643 ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]  ; CLOCK_50                                     ; 13.657 ; 13.657 ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]  ; CLOCK_50                                     ; 12.018 ; 12.018 ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]  ; CLOCK_50                                     ; 11.643 ; 11.643 ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]  ; CLOCK_50                                     ; 13.437 ; 13.437 ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]  ; CLOCK_50                                     ; 12.758 ; 12.758 ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]  ; CLOCK_50                                     ; 12.359 ; 12.359 ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]  ; CLOCK_50                                     ; 12.780 ; 12.780 ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]  ; CLOCK_50                                     ; 13.072 ; 13.072 ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]  ; CLOCK_50                                     ; 12.395 ; 12.395 ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]  ; CLOCK_50                                     ; 12.570 ; 12.570 ; Rise       ; CLOCK_50                                     ;
;  LEDR[10] ; CLOCK_50                                     ; 12.356 ; 12.356 ; Rise       ; CLOCK_50                                     ;
; LEDR[*]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 8.372  ; 8.372  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.301 ; 10.301 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.331 ; 10.331 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.998  ; 9.998  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.328 ; 11.328 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.726 ; 10.726 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.810  ; 9.810  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.830 ; 10.830 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.401 ; 10.401 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.428  ; 9.428  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.828  ; 9.828  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.671  ; 9.671  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 8.372  ; 8.372  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LEDR[0]     ; 9.832  ; 9.832  ; 9.832  ; 9.832  ;
; SW[0]      ; LEDR[1]     ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; SW[0]      ; LEDR[2]     ; 9.885  ; 9.885  ; 9.885  ; 9.885  ;
; SW[0]      ; LEDR[3]     ; 11.100 ; 11.100 ; 11.100 ; 11.100 ;
; SW[0]      ; LEDR[4]     ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[0]      ; LEDR[5]     ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; SW[0]      ; LEDR[6]     ; 10.701 ; 10.701 ; 10.701 ; 10.701 ;
; SW[0]      ; LEDR[7]     ; 9.976  ; 9.976  ; 9.976  ; 9.976  ;
; SW[0]      ; LEDR[8]     ; 8.983  ; 8.983  ; 8.983  ; 8.983  ;
; SW[0]      ; LEDR[9]     ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; SW[0]      ; LEDR[10]    ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; SW[1]      ; LEDR[0]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW[1]      ; LEDR[1]     ; 9.722  ; 9.722  ; 9.722  ; 9.722  ;
; SW[1]      ; LEDR[2]     ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; SW[1]      ; LEDR[3]     ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; SW[1]      ; LEDR[4]     ; 10.236 ; 10.236 ; 10.236 ; 10.236 ;
; SW[1]      ; LEDR[5]     ; 9.915  ; 9.915  ; 9.915  ; 9.915  ;
; SW[1]      ; LEDR[6]     ; 10.541 ; 10.541 ; 10.541 ; 10.541 ;
; SW[1]      ; LEDR[7]     ; 9.798  ; 9.798  ; 9.798  ; 9.798  ;
; SW[1]      ; LEDR[8]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[1]      ; LEDR[9]     ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; SW[1]      ; LEDR[10]    ; 9.428  ; 9.428  ; 9.428  ; 9.428  ;
; SW[2]      ; LEDR[0]     ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; SW[2]      ; LEDR[1]     ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; SW[2]      ; LEDR[2]     ; 9.804  ; 9.804  ; 9.804  ; 9.804  ;
; SW[2]      ; LEDR[3]     ; 10.925 ; 10.925 ; 10.925 ; 10.925 ;
; SW[2]      ; LEDR[4]     ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; SW[2]      ; LEDR[5]     ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; SW[2]      ; LEDR[6]     ; 10.621 ; 10.621 ; 10.621 ; 10.621 ;
; SW[2]      ; LEDR[7]     ; 9.801  ; 9.801  ; 9.801  ; 9.801  ;
; SW[2]      ; LEDR[8]     ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; SW[2]      ; LEDR[9]     ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; SW[2]      ; LEDR[10]    ; 9.068  ; 9.068  ; 9.068  ; 9.068  ;
; SW[2]      ; LEDR[11]    ;        ; 7.752  ; 7.752  ;        ;
; SW[3]      ; LEDR[0]     ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; SW[3]      ; LEDR[1]     ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; SW[3]      ; LEDR[2]     ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; SW[3]      ; LEDR[3]     ; 11.210 ; 11.210 ; 11.210 ; 11.210 ;
; SW[3]      ; LEDR[4]     ; 10.492 ; 10.492 ; 10.492 ; 10.492 ;
; SW[3]      ; LEDR[5]     ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; SW[3]      ; LEDR[6]     ; 10.906 ; 10.906 ; 10.906 ; 10.906 ;
; SW[3]      ; LEDR[7]     ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; SW[3]      ; LEDR[8]     ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; SW[3]      ; LEDR[9]     ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; SW[3]      ; LEDR[10]    ; 9.363  ; 9.363  ; 9.363  ; 9.363  ;
; SW[3]      ; LEDR[11]    ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LEDR[0]     ; 9.832  ; 9.832  ; 9.832  ; 9.832  ;
; SW[0]      ; LEDR[1]     ; 8.762  ; 8.762  ; 8.762  ; 8.762  ;
; SW[0]      ; LEDR[2]     ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; SW[0]      ; LEDR[3]     ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; SW[0]      ; LEDR[4]     ; 8.945  ; 8.945  ; 8.945  ; 8.945  ;
; SW[0]      ; LEDR[5]     ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; SW[0]      ; LEDR[6]     ; 9.565  ; 9.565  ; 9.565  ; 9.565  ;
; SW[0]      ; LEDR[7]     ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; SW[0]      ; LEDR[8]     ; 8.848  ; 8.848  ; 8.848  ; 8.848  ;
; SW[0]      ; LEDR[9]     ; 8.697  ; 8.697  ; 8.697  ; 8.697  ;
; SW[0]      ; LEDR[10]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; SW[1]      ; LEDR[0]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW[1]      ; LEDR[1]     ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; SW[1]      ; LEDR[2]     ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; SW[1]      ; LEDR[3]     ; 10.389 ; 10.389 ; 10.389 ; 10.389 ;
; SW[1]      ; LEDR[4]     ; 10.167 ; 10.167 ; 10.167 ; 10.167 ;
; SW[1]      ; LEDR[5]     ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; SW[1]      ; LEDR[6]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[1]      ; LEDR[7]     ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[1]      ; LEDR[8]     ; 8.768  ; 8.768  ; 8.768  ; 8.768  ;
; SW[1]      ; LEDR[9]     ; 9.708  ; 9.708  ; 9.708  ; 9.708  ;
; SW[1]      ; LEDR[10]    ; 9.028  ; 9.028  ; 9.028  ; 9.028  ;
; SW[2]      ; LEDR[0]     ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; SW[2]      ; LEDR[1]     ; 9.756  ; 9.756  ; 9.756  ; 9.756  ;
; SW[2]      ; LEDR[2]     ; 9.710  ; 9.710  ; 9.710  ; 9.710  ;
; SW[2]      ; LEDR[3]     ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; SW[2]      ; LEDR[4]     ; 10.141 ; 10.141 ; 10.141 ; 10.141 ;
; SW[2]      ; LEDR[5]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[2]      ; LEDR[6]     ; 10.526 ; 10.526 ; 10.526 ; 10.526 ;
; SW[2]      ; LEDR[7]     ; 9.781  ; 9.781  ; 9.781  ; 9.781  ;
; SW[2]      ; LEDR[8]     ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; SW[2]      ; LEDR[9]     ; 9.751  ; 9.751  ; 9.751  ; 9.751  ;
; SW[2]      ; LEDR[10]    ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; SW[2]      ; LEDR[11]    ;        ; 7.752  ; 7.752  ;        ;
; SW[3]      ; LEDR[0]     ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; SW[3]      ; LEDR[1]     ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; SW[3]      ; LEDR[2]     ; 9.129  ; 9.129  ; 9.129  ; 9.129  ;
; SW[3]      ; LEDR[3]     ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; SW[3]      ; LEDR[4]     ; 9.856  ; 9.856  ; 9.856  ; 9.856  ;
; SW[3]      ; LEDR[5]     ; 9.475  ; 9.475  ; 9.475  ; 9.475  ;
; SW[3]      ; LEDR[6]     ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; SW[3]      ; LEDR[7]     ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; SW[3]      ; LEDR[8]     ; 9.093  ; 9.093  ; 9.093  ; 9.093  ;
; SW[3]      ; LEDR[9]     ; 9.075  ; 9.075  ; 9.075  ; 9.075  ;
; SW[3]      ; LEDR[10]    ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; SW[3]      ; LEDR[11]    ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -0.867 ; -16.131       ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.151 ; -1.812        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.242 ; -19.722       ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.320  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.423 ; -106.760      ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.500 ; -14.000       ;
+----------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                              ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.867 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.897      ;
; -0.867 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.897      ;
; -0.867 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.897      ;
; -0.867 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.897      ;
; -0.830 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.862      ;
; -0.830 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.862      ;
; -0.830 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.860      ;
; -0.830 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.860      ;
; -0.830 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.860      ;
; -0.830 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.860      ;
; -0.829 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.861      ;
; -0.829 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.861      ;
; -0.828 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.817 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.842      ;
; -0.793 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.793 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.825      ;
; -0.792 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.824      ;
; -0.792 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.824      ;
; -0.791 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.823      ;
; -0.791 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.823      ;
; -0.780 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.805      ;
; -0.755 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.785      ;
; -0.755 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.785      ;
; -0.755 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.785      ;
; -0.755 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.785      ;
; -0.724 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.751      ;
; -0.718 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.750      ;
; -0.718 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.750      ;
; -0.717 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.749      ;
; -0.717 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.749      ;
; -0.716 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.748      ;
; -0.716 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.748      ;
; -0.713 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.745      ;
; -0.707 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.737      ;
; -0.707 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.737      ;
; -0.707 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.737      ;
; -0.707 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.737      ;
; -0.705 ; ddfs:inst1|freq_divider:f_div_inst|count[2] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.730      ;
; -0.702 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.727      ;
; -0.701 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.728      ;
; -0.698 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.723      ;
; -0.697 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.722      ;
; -0.687 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.714      ;
; -0.685 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.715      ;
; -0.685 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.715      ;
; -0.685 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.715      ;
; -0.685 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.715      ;
; -0.676 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.710      ;
; -0.676 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.710      ;
; -0.675 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.709      ;
; -0.675 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.709      ;
; -0.674 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.708      ;
; -0.674 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.708      ;
; -0.670 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.702      ;
; -0.669 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.701      ;
; -0.669 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.701      ;
; -0.668 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.700      ;
; -0.668 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.700      ;
; -0.663 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.695      ;
; -0.663 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.695      ;
; -0.663 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.695      ;
; -0.663 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.695      ;
; -0.663 ; ddfs:inst1|freq_divider:f_div_inst|count[5] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.690      ;
; -0.662 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.687      ;
; -0.661 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.688      ;
; -0.661 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.686      ;
; -0.660 ; ddfs:inst1|freq_divider:f_div_inst|count[1] ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.685      ;
; -0.657 ; ddfs:inst1|freq_divider:f_div_inst|count[3] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.682      ;
; -0.650 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.684      ;
; -0.650 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.684      ;
; -0.649 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.683      ;
; -0.649 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.683      ;
; -0.648 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.682      ;
; -0.648 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.682      ;
; -0.647 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.679      ;
; -0.647 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.679      ;
; -0.646 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.678      ;
; -0.646 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.678      ;
; -0.637 ; ddfs:inst1|freq_divider:f_div_inst|count[6] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.664      ;
; -0.635 ; ddfs:inst1|freq_divider:f_div_inst|count[4] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 1.660      ;
; -0.629 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.656      ;
; -0.628 ; ddfs:inst1|freq_divider:f_div_inst|count[0] ; ddfs:inst1|freq_divider:f_div_inst|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.655      ;
; -0.626 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.660      ;
; -0.625 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.659      ;
; -0.625 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.659      ;
; -0.624 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.658      ;
; -0.624 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.658      ;
; -0.613 ; ddfs:inst1|freq_divider:f_div_inst|count[7] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 1.640      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'                                                                                                                          ;
+--------+---------------------+---------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.183      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.173      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.165      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.125 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.157      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.104      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.053 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.085      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.076      ;
; -0.038 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.070      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.060      ;
; -0.011 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.043      ;
; -0.011 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.043      ;
; -0.011 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.000        ; 0.000      ; 1.043      ;
+--------+---------------------+---------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                                         ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.242 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.640      ; 0.691      ;
; -1.123 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.642      ; 0.812      ;
; -1.121 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.642      ; 0.814      ;
; -1.119 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.642      ; 0.816      ;
; -1.099 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.642      ; 0.836      ;
; -1.098 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.642      ; 0.837      ;
; -1.030 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.640      ; 0.903      ;
; -1.030 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.640      ; 0.903      ;
; -1.029 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.640      ; 0.904      ;
; -1.003 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.642      ; 0.932      ;
; -0.899 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.647      ; 1.041      ;
; -0.899 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.647      ; 1.041      ;
; -0.898 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.647      ; 1.042      ;
; -0.898 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.647      ; 1.042      ;
; -0.897 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.647      ; 1.043      ;
; -0.897 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.647      ; 1.043      ;
; -0.860 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.645      ; 1.078      ;
; -0.860 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.645      ; 1.078      ;
; -0.860 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.645      ; 1.078      ;
; -0.860 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 1.645      ; 1.078      ;
; -0.742 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.640      ; 0.691      ;
; -0.623 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.642      ; 0.812      ;
; -0.621 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.642      ; 0.814      ;
; -0.619 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.642      ; 0.816      ;
; -0.599 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.642      ; 0.836      ;
; -0.598 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.642      ; 0.837      ;
; -0.530 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.640      ; 0.903      ;
; -0.530 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.640      ; 0.903      ;
; -0.529 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.640      ; 0.904      ;
; -0.503 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.642      ; 0.932      ;
; -0.399 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.647      ; 1.041      ;
; -0.399 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.647      ; 1.041      ;
; -0.398 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.647      ; 1.042      ;
; -0.398 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.647      ; 1.042      ;
; -0.397 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.647      ; 1.043      ;
; -0.397 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.647      ; 1.043      ;
; -0.360 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.645      ; 1.078      ;
; -0.360 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.645      ; 1.078      ;
; -0.360 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.645      ; 1.078      ;
; -0.360 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; -0.500       ; 1.645      ; 1.078      ;
; 0.523  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.524  ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.676      ;
; 0.534  ; ddfs:inst1|freq_divider:f_div_inst|count[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.572  ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.575  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.649  ; ddfs:inst1|cont[3]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.789      ;
; 0.651  ; ddfs:inst1|cont[6]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.791      ;
; 0.652  ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.804      ;
; 0.655  ; ddfs:inst1|cont[7]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.795      ;
; 0.655  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.795      ;
; 0.656  ; ddfs:inst1|cont[4]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.796      ;
; 0.659  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.799      ;
; 0.661  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.801      ;
; 0.663  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.803      ;
; 0.663  ; ddfs:inst1|cont[5]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.803      ;
; 0.663  ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.664  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.804      ;
; 0.665  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.805      ;
; 0.666  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.818      ;
; 0.669  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.809      ;
; 0.676  ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.697  ; ddfs:inst1|freq_divider:f_div_inst|count[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.849      ;
; 0.698  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.850      ;
; 0.711  ; ddfs:inst1|freq_divider:f_div_inst|count[16] ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.863      ;
; 0.734  ; ddfs:inst1|freq_divider:f_div_inst|count[10] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.746  ; ddfs:inst1|freq_divider:f_div_inst|count[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.749  ; ddfs:inst1|freq_divider:f_div_inst|count[13] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.901      ;
; 0.751  ; ddfs:inst1|freq_divider:f_div_inst|count[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.901      ;
; 0.756  ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.908      ;
; 0.757  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.911      ;
; 0.759  ; ddfs:inst1|cont[8]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.899      ;
; 0.759  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.913      ;
; 0.760  ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.761  ; ddfs:inst1|freq_divider:f_div_inst|count[12] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.915      ;
; 0.762  ; ddfs:inst1|freq_divider:f_div_inst|count[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.912      ;
; 0.768  ; ddfs:inst1|cont[9]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.908      ;
; 0.768  ; ddfs:inst1|freq_divider:f_div_inst|count[17] ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.768  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.774  ; ddfs:inst1|cont[4]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.918      ;
; 0.777  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg8 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.921      ;
; 0.777  ; ddfs:inst1|cont[3]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.921      ;
; 0.777  ; ddfs:inst1|freq_divider:f_div_inst|count[14] ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.929      ;
; 0.781  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.935      ;
; 0.782  ; ddfs:inst1|cont[6]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.926      ;
; 0.782  ; ddfs:inst1|freq_divider:f_div_inst|count[18] ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.936      ;
; 0.783  ; ddfs:inst1|cont[7]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg7 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.927      ;
; 0.783  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg2 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.927      ;
; 0.784  ; ddfs:inst1|freq_divider:f_div_inst|count[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.934      ;
; 0.786  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg9 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.930      ;
; 0.786  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.930      ;
; 0.787  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.931      ;
; 0.788  ; ddfs:inst1|cont[5]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.932      ;
; 0.788  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg2 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.002      ; 0.928      ;
; 0.789  ; ddfs:inst1|cont[6]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg6 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.003     ; 0.924      ;
; 0.789  ; ddfs:inst1|cont[4]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg4 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.003     ; 0.924      ;
; 0.789  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.933      ;
; 0.790  ; ddfs:inst1|cont[10]                          ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; 0.006      ; 0.934      ;
; 0.790  ; ddfs:inst1|freq_divider:f_div_inst|count[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.791  ; ddfs:inst1|cont[5]                           ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg5 ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50    ; 0.000        ; -0.003     ; 0.926      ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'                                                                                                                             ;
+-------+---------------------+------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.320 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont_rt[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.001      ; 0.473      ;
; 0.371 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.535      ;
; 0.442 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.594      ;
; 0.509 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.662      ;
; 0.518 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.675      ;
; 0.533 ; ddfs:inst1|cont[10] ; ddfs:inst1|cont_rt[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.001      ; 0.686      ;
; 0.544 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.697      ;
; 0.553 ; ddfs:inst1|cont[9]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.710      ;
; 0.566 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.718      ;
; 0.579 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.732      ;
; 0.593 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.745      ;
; 0.601 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.753      ;
; 0.614 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.766      ;
; 0.615 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.769      ;
; 0.628 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.780      ;
; 0.636 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.788      ;
; 0.649 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.804      ;
; 0.652 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.804      ;
; 0.671 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.826      ;
; 0.684 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; ddfs:inst1|cont[7]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.837      ;
; 0.687 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.839      ;
; 0.706 ; ddfs:inst1|cont[6]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.858      ;
; 0.709 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.861      ;
; 0.722 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.874      ;
; 0.744 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.896      ;
; 0.757 ; ddfs:inst1|cont[5]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.909      ;
; 0.757 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.909      ;
; 0.757 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.909      ;
; 0.778 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.930      ;
; 0.779 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.931      ;
; 0.779 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.931      ;
; 0.781 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; ddfs:inst1|cont[0]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.933      ;
; 0.792 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.944      ;
; 0.792 ; ddfs:inst1|cont[4]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.944      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[6]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[7]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[8]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.811 ; ddfs:inst1|cont[11] ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.963      ;
; 0.814 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[9]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; ddfs:inst1|cont[3]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.966      ;
; 0.827 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 0.979      ;
; 0.849 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[10]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.001      ;
; 0.862 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.014      ;
; 0.881 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; ddfs:inst1|cont[1]  ; ddfs:inst1|cont[11]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.033      ;
; 0.891 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.043      ;
; 0.891 ; ddfs:inst1|cont[2]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.043      ;
; 0.908 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[0]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.060      ;
; 0.908 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[1]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.060      ;
; 0.908 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[2]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.060      ;
; 0.908 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[3]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.060      ;
; 0.908 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[4]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.060      ;
; 0.908 ; ddfs:inst1|cont[8]  ; ddfs:inst1|cont[5]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.000        ; 0.000      ; 1.060      ;
+-------+---------------------+------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a1~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|sin_lut:lut_inst|altsyncram:rom_rtl_0|altsyncram_p171:auto_generated|ram_block1a8~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[10]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[11]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[12]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[13]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[14]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[15]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[16]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[17]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[18]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[8]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[9]                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ddfs:inst1|freq_divider:f_div_inst|count[19]'                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+---------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[10]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[10]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[11]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[11]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[11]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; ddfs:inst1|cont_rt[11]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[10]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[10]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[11]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[11]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[8]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[8]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[9]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont[9]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|cont_rt[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; Rise       ; inst1|f_div_inst|count[19]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                            ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SW[*]     ; CLOCK_50                                     ; 4.374  ; 4.374  ; Rise       ; CLOCK_50                                     ;
;  SW[3]    ; CLOCK_50                                     ; 0.507  ; 0.507  ; Rise       ; CLOCK_50                                     ;
;  SW[11]   ; CLOCK_50                                     ; -0.010 ; -0.010 ; Rise       ; CLOCK_50                                     ;
;  SW[12]   ; CLOCK_50                                     ; 1.981  ; 1.981  ; Rise       ; CLOCK_50                                     ;
;  SW[13]   ; CLOCK_50                                     ; 4.374  ; 4.374  ; Rise       ; CLOCK_50                                     ;
;  SW[14]   ; CLOCK_50                                     ; 4.303  ; 4.303  ; Rise       ; CLOCK_50                                     ;
; SW[*]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.152  ; 1.152  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[4]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.108  ; 1.108  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[5]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.152  ; 1.152  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[6]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.929  ; 0.929  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[7]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 1.063  ; 1.063  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[8]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.964  ; 0.964  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[9]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.770  ; 0.770  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[10]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.614  ; 0.614  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SW[*]     ; CLOCK_50                                     ; 0.510  ; 0.510  ; Rise       ; CLOCK_50                                     ;
;  SW[3]    ; CLOCK_50                                     ; -0.025 ; -0.025 ; Rise       ; CLOCK_50                                     ;
;  SW[11]   ; CLOCK_50                                     ; 0.510  ; 0.510  ; Rise       ; CLOCK_50                                     ;
;  SW[12]   ; CLOCK_50                                     ; 0.456  ; 0.456  ; Rise       ; CLOCK_50                                     ;
;  SW[13]   ; CLOCK_50                                     ; -1.857 ; -1.857 ; Rise       ; CLOCK_50                                     ;
;  SW[14]   ; CLOCK_50                                     ; -1.885 ; -1.885 ; Rise       ; CLOCK_50                                     ;
; SW[*]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.098  ; 0.098  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[4]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.073 ; -0.073 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[5]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.100 ; -0.100 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[6]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.098  ; 0.098  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[7]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.346 ; -0.346 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[8]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.385 ; -0.385 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[9]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.116 ; -0.116 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[10]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.009 ; -0.009 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; LEDR[*]   ; CLOCK_50                                     ; 7.735 ; 7.735 ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]  ; CLOCK_50                                     ; 7.735 ; 7.735 ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]  ; CLOCK_50                                     ; 7.166 ; 7.166 ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]  ; CLOCK_50                                     ; 7.015 ; 7.015 ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]  ; CLOCK_50                                     ; 7.701 ; 7.701 ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]  ; CLOCK_50                                     ; 7.289 ; 7.289 ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]  ; CLOCK_50                                     ; 7.310 ; 7.310 ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]  ; CLOCK_50                                     ; 7.618 ; 7.618 ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]  ; CLOCK_50                                     ; 7.491 ; 7.491 ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]  ; CLOCK_50                                     ; 7.207 ; 7.207 ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]  ; CLOCK_50                                     ; 7.259 ; 7.259 ; Rise       ; CLOCK_50                                     ;
;  LEDR[10] ; CLOCK_50                                     ; 7.114 ; 7.114 ; Rise       ; CLOCK_50                                     ;
; LEDR[*]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 6.273 ; 6.273 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.727 ; 5.727 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.816 ; 5.816 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 6.012 ; 6.012 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 6.273 ; 6.273 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 6.039 ; 6.039 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.718 ; 5.718 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 6.125 ; 6.125 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.723 ; 5.723 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.413 ; 5.413 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.766 ; 5.766 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.436 ; 5.436 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.783 ; 4.783 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; LEDR[*]   ; CLOCK_50                                     ; 6.719 ; 6.719 ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]  ; CLOCK_50                                     ; 7.735 ; 7.735 ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]  ; CLOCK_50                                     ; 6.879 ; 6.879 ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]  ; CLOCK_50                                     ; 6.719 ; 6.719 ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]  ; CLOCK_50                                     ; 7.536 ; 7.536 ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]  ; CLOCK_50                                     ; 7.197 ; 7.197 ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]  ; CLOCK_50                                     ; 7.027 ; 7.027 ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]  ; CLOCK_50                                     ; 7.194 ; 7.194 ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]  ; CLOCK_50                                     ; 7.328 ; 7.328 ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]  ; CLOCK_50                                     ; 6.996 ; 6.996 ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]  ; CLOCK_50                                     ; 7.045 ; 7.045 ; Rise       ; CLOCK_50                                     ;
;  LEDR[10] ; CLOCK_50                                     ; 6.953 ; 6.953 ; Rise       ; CLOCK_50                                     ;
; LEDR[*]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.539 ; 4.539 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.555 ; 5.555 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.471 ; 5.471 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.291 ; 5.291 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.934 ; 5.934 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.602 ; 5.602 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.233 ; 5.233 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.636 ; 5.636 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.469 ; 5.469 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.993 ; 4.993 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.144 ; 5.144 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.084 ; 5.084 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.539 ; 4.539 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 5.189 ; 5.189 ; 5.189 ; 5.189 ;
; SW[0]      ; LEDR[1]     ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; SW[0]      ; LEDR[2]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; SW[0]      ; LEDR[3]     ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; SW[0]      ; LEDR[4]     ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; SW[0]      ; LEDR[5]     ; 4.851 ; 4.851 ; 4.851 ; 4.851 ;
; SW[0]      ; LEDR[6]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[0]      ; LEDR[7]     ; 5.097 ; 5.097 ; 5.097 ; 5.097 ;
; SW[0]      ; LEDR[8]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; SW[0]      ; LEDR[9]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[0]      ; LEDR[10]    ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW[1]      ; LEDR[0]     ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[1]      ; LEDR[1]     ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; SW[1]      ; LEDR[2]     ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
; SW[1]      ; LEDR[3]     ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; SW[1]      ; LEDR[4]     ; 5.158 ; 5.158 ; 5.158 ; 5.158 ;
; SW[1]      ; LEDR[5]     ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; SW[1]      ; LEDR[6]     ; 5.263 ; 5.263 ; 5.263 ; 5.263 ;
; SW[1]      ; LEDR[7]     ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW[1]      ; LEDR[8]     ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; SW[1]      ; LEDR[9]     ; 4.987 ; 4.987 ; 4.987 ; 4.987 ;
; SW[1]      ; LEDR[10]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; SW[2]      ; LEDR[0]     ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW[2]      ; LEDR[1]     ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; SW[2]      ; LEDR[2]     ; 4.959 ; 4.959 ; 4.959 ; 4.959 ;
; SW[2]      ; LEDR[3]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; SW[2]      ; LEDR[4]     ; 5.141 ; 5.141 ; 5.141 ; 5.141 ;
; SW[2]      ; LEDR[5]     ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; SW[2]      ; LEDR[6]     ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; SW[2]      ; LEDR[7]     ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW[2]      ; LEDR[8]     ; 4.640 ; 4.640 ; 4.640 ; 4.640 ;
; SW[2]      ; LEDR[9]     ; 4.993 ; 4.993 ; 4.993 ; 4.993 ;
; SW[2]      ; LEDR[10]    ; 4.563 ; 4.563 ; 4.563 ; 4.563 ;
; SW[2]      ; LEDR[11]    ;       ; 4.010 ; 4.010 ;       ;
; SW[3]      ; LEDR[0]     ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[3]      ; LEDR[1]     ; 5.086 ; 5.086 ; 5.086 ; 5.086 ;
; SW[3]      ; LEDR[2]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[3]      ; LEDR[3]     ; 5.603 ; 5.603 ; 5.603 ; 5.603 ;
; SW[3]      ; LEDR[4]     ; 5.244 ; 5.244 ; 5.244 ; 5.244 ;
; SW[3]      ; LEDR[5]     ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; SW[3]      ; LEDR[6]     ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; SW[3]      ; LEDR[7]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW[3]      ; LEDR[8]     ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; SW[3]      ; LEDR[9]     ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; SW[3]      ; LEDR[10]    ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; SW[3]      ; LEDR[11]    ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 5.189 ; 5.189 ; 5.189 ; 5.189 ;
; SW[0]      ; LEDR[1]     ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; SW[0]      ; LEDR[2]     ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; SW[0]      ; LEDR[3]     ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; SW[0]      ; LEDR[4]     ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; SW[0]      ; LEDR[5]     ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; SW[0]      ; LEDR[6]     ; 4.873 ; 4.873 ; 4.873 ; 4.873 ;
; SW[0]      ; LEDR[7]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[0]      ; LEDR[8]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; SW[0]      ; LEDR[9]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; SW[0]      ; LEDR[10]    ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; SW[1]      ; LEDR[0]     ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[1]      ; LEDR[1]     ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW[1]      ; LEDR[2]     ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[1]      ; LEDR[3]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[1]      ; LEDR[4]     ; 5.135 ; 5.135 ; 5.135 ; 5.135 ;
; SW[1]      ; LEDR[5]     ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; SW[1]      ; LEDR[6]     ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; SW[1]      ; LEDR[7]     ; 4.944 ; 4.944 ; 4.944 ; 4.944 ;
; SW[1]      ; LEDR[8]     ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[1]      ; LEDR[9]     ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; SW[1]      ; LEDR[10]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; SW[2]      ; LEDR[0]     ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW[2]      ; LEDR[1]     ; 4.957 ; 4.957 ; 4.957 ; 4.957 ;
; SW[2]      ; LEDR[2]     ; 4.926 ; 4.926 ; 4.926 ; 4.926 ;
; SW[2]      ; LEDR[3]     ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SW[2]      ; LEDR[4]     ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; SW[2]      ; LEDR[5]     ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; SW[2]      ; LEDR[6]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[2]      ; LEDR[7]     ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; SW[2]      ; LEDR[8]     ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; SW[2]      ; LEDR[9]     ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; SW[2]      ; LEDR[10]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; SW[2]      ; LEDR[11]    ;       ; 4.010 ; 4.010 ;       ;
; SW[3]      ; LEDR[0]     ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[3]      ; LEDR[1]     ; 4.837 ; 4.837 ; 4.837 ; 4.837 ;
; SW[3]      ; LEDR[2]     ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; SW[3]      ; LEDR[3]     ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; SW[3]      ; LEDR[4]     ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; SW[3]      ; LEDR[5]     ; 4.807 ; 4.807 ; 4.807 ; 4.807 ;
; SW[3]      ; LEDR[6]     ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; SW[3]      ; LEDR[7]     ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; SW[3]      ; LEDR[8]     ; 4.559 ; 4.559 ; 4.559 ; 4.559 ;
; SW[3]      ; LEDR[9]     ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; SW[3]      ; LEDR[10]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; SW[3]      ; LEDR[11]    ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -2.965   ; -1.672  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK_50                                     ; -2.965   ; -1.672  ; N/A      ; N/A     ; -1.423              ;
;  ddfs:inst1|freq_divider:f_div_inst|count[19] ; -1.461   ; 0.320   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                               ; -112.572 ; -23.109 ; 0.0      ; 0.0     ; -120.76             ;
;  CLOCK_50                                     ; -94.692  ; -23.109 ; N/A      ; N/A     ; -106.760            ;
;  ddfs:inst1|freq_divider:f_div_inst|count[19] ; -17.880  ; 0.000   ; N/A      ; N/A     ; -14.000             ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SW[*]     ; CLOCK_50                                     ; 9.027 ; 9.027 ; Rise       ; CLOCK_50                                     ;
;  SW[3]    ; CLOCK_50                                     ; 1.807 ; 1.807 ; Rise       ; CLOCK_50                                     ;
;  SW[11]   ; CLOCK_50                                     ; 0.737 ; 0.737 ; Rise       ; CLOCK_50                                     ;
;  SW[12]   ; CLOCK_50                                     ; 5.071 ; 5.071 ; Rise       ; CLOCK_50                                     ;
;  SW[13]   ; CLOCK_50                                     ; 9.027 ; 9.027 ; Rise       ; CLOCK_50                                     ;
;  SW[14]   ; CLOCK_50                                     ; 8.865 ; 8.865 ; Rise       ; CLOCK_50                                     ;
; SW[*]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 3.092 ; 3.092 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[4]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 3.073 ; 3.073 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[5]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 3.092 ; 3.092 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[6]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.751 ; 2.751 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[7]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.735 ; 2.735 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[8]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.552 ; 2.552 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[9]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.381 ; 2.381 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[10]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 2.053 ; 2.053 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SW[*]     ; CLOCK_50                                     ; 0.510  ; 0.510  ; Rise       ; CLOCK_50                                     ;
;  SW[3]    ; CLOCK_50                                     ; -0.025 ; -0.025 ; Rise       ; CLOCK_50                                     ;
;  SW[11]   ; CLOCK_50                                     ; 0.510  ; 0.510  ; Rise       ; CLOCK_50                                     ;
;  SW[12]   ; CLOCK_50                                     ; 0.456  ; 0.456  ; Rise       ; CLOCK_50                                     ;
;  SW[13]   ; CLOCK_50                                     ; -1.857 ; -1.857 ; Rise       ; CLOCK_50                                     ;
;  SW[14]   ; CLOCK_50                                     ; -1.885 ; -1.885 ; Rise       ; CLOCK_50                                     ;
; SW[*]     ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.098  ; 0.098  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[4]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.073 ; -0.073 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[5]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.100 ; -0.100 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[6]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 0.098  ; 0.098  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[7]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.346 ; -0.346 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[8]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.385 ; -0.385 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[9]    ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.116 ; -0.116 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  SW[10]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; -0.009 ; -0.009 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; LEDR[*]   ; CLOCK_50                                     ; 13.827 ; 13.827 ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]  ; CLOCK_50                                     ; 13.657 ; 13.657 ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]  ; CLOCK_50                                     ; 12.687 ; 12.687 ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]  ; CLOCK_50                                     ; 12.349 ; 12.349 ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]  ; CLOCK_50                                     ; 13.827 ; 13.827 ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]  ; CLOCK_50                                     ; 12.985 ; 12.985 ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]  ; CLOCK_50                                     ; 13.030 ; 13.030 ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]  ; CLOCK_50                                     ; 13.790 ; 13.790 ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]  ; CLOCK_50                                     ; 13.465 ; 13.465 ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]  ; CLOCK_50                                     ; 12.923 ; 12.923 ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]  ; CLOCK_50                                     ; 13.093 ; 13.093 ; Rise       ; CLOCK_50                                     ;
;  LEDR[10] ; CLOCK_50                                     ; 12.746 ; 12.746 ; Rise       ; CLOCK_50                                     ;
; LEDR[*]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 12.181 ; 12.181 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.652 ; 10.652 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.163 ; 11.163 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.657 ; 11.657 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 12.181 ; 12.181 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.677 ; 11.677 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.010 ; 11.010 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.957 ; 11.957 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.057 ; 11.057 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.489 ; 10.489 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 11.268 ; 11.268 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 10.515 ; 10.515 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 9.008  ; 9.008  ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; LEDR[*]   ; CLOCK_50                                     ; 6.719 ; 6.719 ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]  ; CLOCK_50                                     ; 7.735 ; 7.735 ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]  ; CLOCK_50                                     ; 6.879 ; 6.879 ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]  ; CLOCK_50                                     ; 6.719 ; 6.719 ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]  ; CLOCK_50                                     ; 7.536 ; 7.536 ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]  ; CLOCK_50                                     ; 7.197 ; 7.197 ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]  ; CLOCK_50                                     ; 7.027 ; 7.027 ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]  ; CLOCK_50                                     ; 7.194 ; 7.194 ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]  ; CLOCK_50                                     ; 7.328 ; 7.328 ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]  ; CLOCK_50                                     ; 6.996 ; 6.996 ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]  ; CLOCK_50                                     ; 7.045 ; 7.045 ; Rise       ; CLOCK_50                                     ;
;  LEDR[10] ; CLOCK_50                                     ; 6.953 ; 6.953 ; Rise       ; CLOCK_50                                     ;
; LEDR[*]   ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.539 ; 4.539 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[0]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.555 ; 5.555 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[1]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.471 ; 5.471 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[2]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.291 ; 5.291 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[3]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.934 ; 5.934 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[4]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.602 ; 5.602 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[5]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.233 ; 5.233 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[6]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.636 ; 5.636 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[7]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.469 ; 5.469 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[8]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.993 ; 4.993 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[9]  ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.144 ; 5.144 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[10] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 5.084 ; 5.084 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
;  LEDR[11] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 4.539 ; 4.539 ; Rise       ; ddfs:inst1|freq_divider:f_div_inst|count[19] ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; LEDR[0]     ; 9.832  ; 9.832  ; 9.832  ; 9.832  ;
; SW[0]      ; LEDR[1]     ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; SW[0]      ; LEDR[2]     ; 9.885  ; 9.885  ; 9.885  ; 9.885  ;
; SW[0]      ; LEDR[3]     ; 11.100 ; 11.100 ; 11.100 ; 11.100 ;
; SW[0]      ; LEDR[4]     ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[0]      ; LEDR[5]     ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; SW[0]      ; LEDR[6]     ; 10.701 ; 10.701 ; 10.701 ; 10.701 ;
; SW[0]      ; LEDR[7]     ; 9.976  ; 9.976  ; 9.976  ; 9.976  ;
; SW[0]      ; LEDR[8]     ; 8.983  ; 8.983  ; 8.983  ; 8.983  ;
; SW[0]      ; LEDR[9]     ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; SW[0]      ; LEDR[10]    ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; SW[1]      ; LEDR[0]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW[1]      ; LEDR[1]     ; 9.722  ; 9.722  ; 9.722  ; 9.722  ;
; SW[1]      ; LEDR[2]     ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; SW[1]      ; LEDR[3]     ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; SW[1]      ; LEDR[4]     ; 10.236 ; 10.236 ; 10.236 ; 10.236 ;
; SW[1]      ; LEDR[5]     ; 9.915  ; 9.915  ; 9.915  ; 9.915  ;
; SW[1]      ; LEDR[6]     ; 10.541 ; 10.541 ; 10.541 ; 10.541 ;
; SW[1]      ; LEDR[7]     ; 9.798  ; 9.798  ; 9.798  ; 9.798  ;
; SW[1]      ; LEDR[8]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[1]      ; LEDR[9]     ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; SW[1]      ; LEDR[10]    ; 9.428  ; 9.428  ; 9.428  ; 9.428  ;
; SW[2]      ; LEDR[0]     ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; SW[2]      ; LEDR[1]     ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; SW[2]      ; LEDR[2]     ; 9.804  ; 9.804  ; 9.804  ; 9.804  ;
; SW[2]      ; LEDR[3]     ; 10.925 ; 10.925 ; 10.925 ; 10.925 ;
; SW[2]      ; LEDR[4]     ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; SW[2]      ; LEDR[5]     ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; SW[2]      ; LEDR[6]     ; 10.621 ; 10.621 ; 10.621 ; 10.621 ;
; SW[2]      ; LEDR[7]     ; 9.801  ; 9.801  ; 9.801  ; 9.801  ;
; SW[2]      ; LEDR[8]     ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; SW[2]      ; LEDR[9]     ; 10.012 ; 10.012 ; 10.012 ; 10.012 ;
; SW[2]      ; LEDR[10]    ; 9.068  ; 9.068  ; 9.068  ; 9.068  ;
; SW[2]      ; LEDR[11]    ;        ; 7.752  ; 7.752  ;        ;
; SW[3]      ; LEDR[0]     ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; SW[3]      ; LEDR[1]     ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; SW[3]      ; LEDR[2]     ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; SW[3]      ; LEDR[3]     ; 11.210 ; 11.210 ; 11.210 ; 11.210 ;
; SW[3]      ; LEDR[4]     ; 10.492 ; 10.492 ; 10.492 ; 10.492 ;
; SW[3]      ; LEDR[5]     ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; SW[3]      ; LEDR[6]     ; 10.906 ; 10.906 ; 10.906 ; 10.906 ;
; SW[3]      ; LEDR[7]     ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; SW[3]      ; LEDR[8]     ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; SW[3]      ; LEDR[9]     ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; SW[3]      ; LEDR[10]    ; 9.363  ; 9.363  ; 9.363  ; 9.363  ;
; SW[3]      ; LEDR[11]    ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 5.189 ; 5.189 ; 5.189 ; 5.189 ;
; SW[0]      ; LEDR[1]     ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; SW[0]      ; LEDR[2]     ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; SW[0]      ; LEDR[3]     ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; SW[0]      ; LEDR[4]     ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; SW[0]      ; LEDR[5]     ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; SW[0]      ; LEDR[6]     ; 4.873 ; 4.873 ; 4.873 ; 4.873 ;
; SW[0]      ; LEDR[7]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[0]      ; LEDR[8]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; SW[0]      ; LEDR[9]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; SW[0]      ; LEDR[10]    ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; SW[1]      ; LEDR[0]     ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[1]      ; LEDR[1]     ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW[1]      ; LEDR[2]     ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[1]      ; LEDR[3]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[1]      ; LEDR[4]     ; 5.135 ; 5.135 ; 5.135 ; 5.135 ;
; SW[1]      ; LEDR[5]     ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; SW[1]      ; LEDR[6]     ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; SW[1]      ; LEDR[7]     ; 4.944 ; 4.944 ; 4.944 ; 4.944 ;
; SW[1]      ; LEDR[8]     ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[1]      ; LEDR[9]     ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; SW[1]      ; LEDR[10]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; SW[2]      ; LEDR[0]     ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW[2]      ; LEDR[1]     ; 4.957 ; 4.957 ; 4.957 ; 4.957 ;
; SW[2]      ; LEDR[2]     ; 4.926 ; 4.926 ; 4.926 ; 4.926 ;
; SW[2]      ; LEDR[3]     ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SW[2]      ; LEDR[4]     ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; SW[2]      ; LEDR[5]     ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; SW[2]      ; LEDR[6]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[2]      ; LEDR[7]     ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; SW[2]      ; LEDR[8]     ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; SW[2]      ; LEDR[9]     ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; SW[2]      ; LEDR[10]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; SW[2]      ; LEDR[11]    ;       ; 4.010 ; 4.010 ;       ;
; SW[3]      ; LEDR[0]     ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[3]      ; LEDR[1]     ; 4.837 ; 4.837 ; 4.837 ; 4.837 ;
; SW[3]      ; LEDR[2]     ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; SW[3]      ; LEDR[3]     ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; SW[3]      ; LEDR[4]     ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; SW[3]      ; LEDR[5]     ; 4.807 ; 4.807 ; 4.807 ; 4.807 ;
; SW[3]      ; LEDR[6]     ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; SW[3]      ; LEDR[7]     ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; SW[3]      ; LEDR[8]     ; 4.559 ; 4.559 ; 4.559 ; 4.559 ;
; SW[3]      ; LEDR[9]     ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; SW[3]      ; LEDR[10]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; SW[3]      ; LEDR[11]    ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                     ; CLOCK_50                                     ; 589      ; 0        ; 0        ; 0        ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50                                     ; 81       ; 21       ; 0        ; 0        ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 224      ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                     ; CLOCK_50                                     ; 589      ; 0        ; 0        ; 0        ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; CLOCK_50                                     ; 81       ; 21       ; 0        ; 0        ;
; ddfs:inst1|freq_divider:f_div_inst|count[19] ; ddfs:inst1|freq_divider:f_div_inst|count[19] ; 224      ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 231   ; 231  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 200   ; 200  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 14 12:28:44 2025
Info: Command: quartus_sta funct_gen -c funct_gen
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'funct_gen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ddfs:inst1|freq_divider:f_div_inst|count[19] ddfs:inst1|freq_divider:f_div_inst|count[19]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.965       -94.692 CLOCK_50 
    Info (332119):    -1.461       -17.880 ddfs:inst1|freq_divider:f_div_inst|count[19] 
Info (332146): Worst-case hold slack is -1.672
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.672       -23.109 CLOCK_50 
    Info (332119):     0.703         0.000 ddfs:inst1|freq_divider:f_div_inst|count[19] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -106.760 CLOCK_50 
    Info (332119):    -0.500       -14.000 ddfs:inst1|freq_divider:f_div_inst|count[19] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.867
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.867       -16.131 CLOCK_50 
    Info (332119):    -0.151        -1.812 ddfs:inst1|freq_divider:f_div_inst|count[19] 
Info (332146): Worst-case hold slack is -1.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.242       -19.722 CLOCK_50 
    Info (332119):     0.320         0.000 ddfs:inst1|freq_divider:f_div_inst|count[19] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -106.760 CLOCK_50 
    Info (332119):    -0.500       -14.000 ddfs:inst1|freq_divider:f_div_inst|count[19] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Fri Nov 14 12:28:45 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit EDA Netlist Writer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 14 12:28:46 2025
Info: Command: quartus_eda --read_settings_files=off --write_settings_files=off funct_gen -c funct_gen
Info: *******************************************************************
Info: Running Quartus II 64-Bit EDA Netlist Writer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 14 12:28:47 2025
Info: Command: quartus_eda -t c:/altera/13.0sp1/quartus/common/tcl/internal/nativelink/qnativesim.tcl funct_gen funct_gen --gen_script --called_from_qeda --qsf_sim_tool "ModelSim-Altera (VHDL)" --rtl_sim --qsf_is_functional OFF --qsf_netlist_output_directory simulation/modelsim --qsf_user_compiled_directory <None>
Info: Quartus(args): funct_gen funct_gen --gen_script --called_from_qeda --qsf_sim_tool {ModelSim-Altera (VHDL)} --rtl_sim --qsf_is_functional OFF --qsf_netlist_output_directory simulation/modelsim --qsf_user_compiled_directory <None>
Info: Info: Quartus II has detected Verilog design -- Verilog simulation models will be used
Warning: Warning: File funct_gen_run_msim_rtl_verilog.do already exists - backing up current file as funct_gen_run_msim_rtl_verilog.do.bak11
Info: Info: Generated ModelSim-Altera script file C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/simulation/modelsim/funct_gen_run_msim_rtl_verilog.do
Info: Info: tool command file generation was successful
Info (23030): Evaluation of Tcl script c:/altera/13.0sp1/quartus/common/tcl/internal/nativelink/qnativesim.tcl was successful
Info: Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4472 megabytes
    Info: Processing ended: Fri Nov 14 12:28:48 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00
Info (204026): Generated files "funct_gen.vho", "funct_gen_fast.vho", "funct_gen_vhd.sdo" and "funct_gen_vhd_fast.sdo" in directory "C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/simulation/modelsim/" for EDA simulation tool
Info: Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Fri Nov 14 12:28:49 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                        ;
+---------------------------------------------------------------------------------------------------+------------------------+
; Option                                                                                            ; Setting                ;
+---------------------------------------------------------------------------------------------------+------------------------+
; Tool Name                                                                                         ; ModelSim-Altera (VHDL) ;
; Generate netlist for functional simulation only                                                   ; Off                    ;
; Time scale                                                                                        ; 1 ps                   ;
; Truncate long hierarchy paths                                                                     ; Off                    ;
; Map illegal HDL characters                                                                        ; Off                    ;
; Flatten buses into individual nodes                                                               ; Off                    ;
; Maintain hierarchy                                                                                ; Off                    ;
; Bring out device-wide set/reset signals as ports                                                  ; Off                    ;
; Enable glitch filtering                                                                           ; Off                    ;
; Do not write top level VHDL entity                                                                ; Off                    ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off                    ;
; Architecture name in VHDL output netlist                                                          ; structure              ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; On                     ;
; Generate third-party EDA tool command script for gate-level simulation                            ; Off                    ;
+---------------------------------------------------------------------------------------------------+------------------------+


+------------------------------------------------------------------------------------------------------------+
; Simulation Generated Files                                                                                 ;
+------------------------------------------------------------------------------------------------------------+
; Generated Files                                                                                            ;
+------------------------------------------------------------------------------------------------------------+
; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/simulation/modelsim/funct_gen.vho          ;
; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/simulation/modelsim/funct_gen_fast.vho     ;
; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/simulation/modelsim/funct_gen_vhd.sdo      ;
; C:/Users/posta/Desktop/Programmi/Verilog/Function_generator/1.1/simulation/modelsim/funct_gen_vhd_fast.sdo ;
+------------------------------------------------------------------------------------------------------------+


