
# SR锁存器（SR Latch）

## 一、概念定义与作用

**SR锁存器（SR Latch）** 是最基本的**双稳态电路（Bistable Circuit）**，用于存储1位**二进制信息（Binary Information）**。它是构建触发器（Flip-Flop）及寄存器（Register）等**时序逻辑电路（Sequential Logic Circuit）**的基础单元。

> SR 为 Set（置位）和 Reset（复位）的缩写。

锁存器通常基于**逻辑门（Logic Gate）**实现，最常见的是使用两个**与非门（NAND Gate）**或两个**或非门（NOR Gate）**构成。

---

## 二、SR锁存器结构与逻辑功能表

### 1. **NOR门构造的SR锁存器**

电路结构：两个互联的NOR门，输入为S、R，输出为Q、!Q。

|S|R|Q（下一个状态）|说明|
|---|---|---|---|
|0|0|保持原状态|保持（Hold）|
|0|1|0|复位（Reset）|
|1|0|1|置位（Set）|
|1|1|**非法状态**|禁止（Invalid）|

> 非法状态下两个输出都为0，违反 Q 和 !Q 互为反逻辑的基本特性。

---

### 2. **NAND门构造的SR锁存器（常见于集成电路）**

与 NOR 门版本逻辑相反：输入需为低电平有效（即 S=0 置位，R=0 复位）。

|S|R|Q（下一个状态）|说明|
|---|---|---|---|
|1|1|保持原状态|保持（Hold）|
|1|0|0|复位（Reset）|
|0|1|1|置位（Set）|
|0|0|**非法状态**|禁止（Invalid）|

---

## 三、考点提炼与易错点

- **易混概念**：SR锁存器与**RS锁存器**，两者仅输入顺序不同，逻辑无本质差异。
    
- **非法状态考查频繁**，需准确识别 NOR 与 NAND 构造的非法输入组合。
    
- SR锁存器为**电平敏感（Level Sensitive）**电路，与**边沿触发（Edge Triggered）**的触发器不同。
    
- 与**组合逻辑电路（Combinational Circuit）**的本质区别：含**反馈路径（Feedback Loop）**，能记忆状态。
    

---

## 四、经典例题分析

**例题**：已知SR锁存器初始状态为 Q=0，现依次输入 S=1, R=0 → S=0, R=0 → S=0, R=1，问最终 Q 状态？

**解析**：

- 第一步 S=1, R=0 → Q=1（Set）
    
- 第二步 S=0, R=0 → Q=1（保持）
    
- 第三步 S=0, R=1 → Q=0（Reset）
    

✅ 正确答案：Q = 0

**考点意义**：考查学生对“状态保持”与“输入变化”时序影响的理解，强化动态分析能力。

---

## 五、与相关学科的联系

- **计算机组成原理（Computer Organization）**：SR锁存器为构建**触发器（Flip-Flop）**、**寄存器（Register）**和**主存（Main Memory）**电路的核心元件。
    
- **数字逻辑（Digital Logic）**：SR锁存器是理解**同步/异步时序逻辑电路（Synchronous/Asynchronous Sequential Logic Circuit）**的入门案例。
    
- **操作系统（Operating System）**：理解**原子操作（Atomic Operation）**、**信号量（Semaphore）**等概念时，SR锁存器的状态转移模型可类比临界区状态。
    

---

## 六、小结

SR锁存器虽简单，但作为状态存储单元，在考研408中属于**高频基础考点**。重点掌握其结构、真值表、状态分析以及与触发器的区别，有助于后续深入学习复杂的时序逻辑模块。
