{"name":"组合逻辑电路","id":"数字逻辑电路-组合逻辑电路","content":"# 组合逻辑电路\n\n电路在任一时刻的输出仅由该时刻的输入信号决定,而与该时刻以前的输入信号无关\n\n组合电路通常由一些逻辑门构成,许多具有典型功能的组合电路已集成为商品电路（加法器，译码器）\n\n## 竞争冒险\n\n实际上，由于门电路延迟时间的关系，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。\n\n- 静态功能冒险\n\n当有多个变量发生变化时，稳态输出不应该发生变化，但实际输出产生了毛刺\n\n- 静态逻辑冒险\n\n单个变量变化时，稳态输出不应该发生变化，但实际输出产生了毛刺\n\n### 消除方法\n\n- 修改逻辑设计\n\n只适用于逻辑冒险\n\n- 接入滤波电容\n\n如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容，其容量在几十~几百皮法之间，该电容和门的输出电阻构成RC低通网络，对窄脉冲起平滑作用\n\n![批注 2020-02-15 205803](/assets/批注%202020-02-15%20205803.png)\n\n- 加选通脉冲\n\n在包含时序电路的复杂数字系统中，可以用时钟信号的适当形式作为选通脉冲，消除数字系统中的竞争冒险\n\n## 常用组合逻辑功能器件\n\n### 编码器\n\n将信息(如数和字符等)转换成符合一定规则的二进制代码\n\n- 二进制编码器\n  - 输入互相排斥的编码器\n  - 优先编码器\n    - 对输入信号按轻重缓急排序, 当有多个信号同时输入时, 只对优先权高的一个信号进行编码\n- 二－十进制编码器\n  - 输入: I0 ，I1，I2 ，…，I9, 表示10个要求编码的信号\n  - 输出: BCD码。\n\n### 译码器\n\n译码是编码的逆过程，将一组码转换为确定信息\n\n- 二进制译码器\n- 二－十进制译码器\n\n### 数据分配器\n\n数据分配是将一个数据源输入的数据根据需要送到不同的输出端上去，实现数据分配功能的逻辑电路称为数据分配器。分配器又叫多路复用器\n\n### 显示译码器\n\n#### 七段数码显示器\n\n![批注 2020-02-16 094028](/assets/批注%202020-02-16%20094028.png)\n\n  - 半导体数码管\n  - 液晶显示器\n    - 反射式液晶显示器：使用的可见光是环境光线\n    - 背光式液晶显示器：可见光由在显示器内特制的小光源提供\n\n### 译码器应用\n\n- 器实现组合逻辑函数\n- 计算机输入/输出接口\n\n### 数据选择器\n\n从多路输入数据中选择其中的一路送至输出端\n\n![批注 2020-02-16 095914](/assets/批注%202020-02-16%20095914.png)\n\n#### 动态显示电路\n\n七段数码管驱动电路可分为两种，一种称为静态显示（每一个数码管由单独的七段显示译码器驱动），另一种称为动态显示（使用数据选择器的分时复用功能，将任意多个数码管的显示驱动，由一个七段显示译码器来完成）\n\n### 加法器\n\n算术运算电路的核心为加法器\n\n- 半加器\n\n仅考虑两个一位二进制数相加，而不考虑低位的进位，称为半加\n\n- 全加器\n\n在多位数相加时，除考虑本位的两个加数外，还须考虑低位向本位的进位\n\n- 串行进位加法器\n\n当有多位二进制数相加时，可模仿笔算，用全加器构成串行进位加法器，结构简单，运算速度慢\n\n- 全并行加法器\n\n速度最快，电路复杂\n\n- 超前进位加法器\n\n由两个加数，首先求得各位的进位，然后再经全加器算出结果\n\n### 数值比较器\n\n用来判断两个二进制数的大小或相等\n\n比较两个多位数，应首先从高位开始，逐位比较","metadata":"","hasMoreCommit":false,"totalCommits":1,"commitList":[{"date":"2020-02-16T10:51:59+08:00","author":"MY","message":"完成组合逻辑电路","hash":"91c2c5795ce69714ceb8a26089ea83d41c27ab4c"}],"createTime":"2020-02-16T10:51:59+08:00"}