set tool_name "Active-HDL (VHDL)"
set corner_file_list {
	{{"Slow Model"} {divisor_frecuencia.vho divisor_frecuencia_vhd.sdo}}
	{{"Fast Model"} {divisor_frecuencia_fast.vho divisor_frecuencia_vhd_fast.sdo}}
}
