<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(140,520)" to="(200,520)"/>
    <wire from="(370,260)" to="(370,400)"/>
    <wire from="(740,220)" to="(740,350)"/>
    <wire from="(740,50)" to="(740,180)"/>
    <wire from="(230,390)" to="(350,390)"/>
    <wire from="(680,350)" to="(740,350)"/>
    <wire from="(90,30)" to="(460,30)"/>
    <wire from="(350,160)" to="(520,160)"/>
    <wire from="(90,120)" to="(520,120)"/>
    <wire from="(210,420)" to="(210,570)"/>
    <wire from="(630,240)" to="(730,240)"/>
    <wire from="(730,210)" to="(730,240)"/>
    <wire from="(390,370)" to="(630,370)"/>
    <wire from="(90,220)" to="(580,220)"/>
    <wire from="(510,50)" to="(740,50)"/>
    <wire from="(230,380)" to="(330,380)"/>
    <wire from="(810,200)" to="(830,200)"/>
    <wire from="(350,160)" to="(350,390)"/>
    <wire from="(230,410)" to="(390,410)"/>
    <wire from="(90,330)" to="(630,330)"/>
    <wire from="(200,420)" to="(200,520)"/>
    <wire from="(740,220)" to="(760,220)"/>
    <wire from="(740,180)" to="(760,180)"/>
    <wire from="(570,140)" to="(730,140)"/>
    <wire from="(730,210)" to="(760,210)"/>
    <wire from="(730,190)" to="(760,190)"/>
    <wire from="(370,260)" to="(580,260)"/>
    <wire from="(390,370)" to="(390,410)"/>
    <wire from="(330,70)" to="(330,380)"/>
    <wire from="(220,390)" to="(230,390)"/>
    <wire from="(230,400)" to="(370,400)"/>
    <wire from="(730,140)" to="(730,190)"/>
    <wire from="(330,70)" to="(460,70)"/>
    <comp lib="1" loc="(680,350)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="2" loc="(210,420)" name="Decoder">
      <a name="select" val="2"/>
    </comp>
    <comp lib="1" loc="(810,200)" name="OR Gate">
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(830,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(140,520)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,30)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(630,240)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(570,140)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(510,50)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,120)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(210,570)" name="Pin">
      <a name="facing" val="north"/>
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,330)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
