Timing Analyzer report for M6502_VGA
Sat May 01 14:12:04 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'w_cpuClk'
 13. Slow 1200mV 85C Model Setup: 'i_clk_50'
 14. Slow 1200mV 85C Model Hold: 'w_cpuClk'
 15. Slow 1200mV 85C Model Hold: 'i_clk_50'
 16. Slow 1200mV 85C Model Recovery: 'i_clk_50'
 17. Slow 1200mV 85C Model Recovery: 'w_cpuClk'
 18. Slow 1200mV 85C Model Removal: 'w_cpuClk'
 19. Slow 1200mV 85C Model Removal: 'i_clk_50'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'w_cpuClk'
 28. Slow 1200mV 0C Model Setup: 'i_clk_50'
 29. Slow 1200mV 0C Model Hold: 'w_cpuClk'
 30. Slow 1200mV 0C Model Hold: 'i_clk_50'
 31. Slow 1200mV 0C Model Recovery: 'i_clk_50'
 32. Slow 1200mV 0C Model Recovery: 'w_cpuClk'
 33. Slow 1200mV 0C Model Removal: 'w_cpuClk'
 34. Slow 1200mV 0C Model Removal: 'i_clk_50'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'w_cpuClk'
 42. Fast 1200mV 0C Model Setup: 'i_clk_50'
 43. Fast 1200mV 0C Model Hold: 'w_cpuClk'
 44. Fast 1200mV 0C Model Hold: 'i_clk_50'
 45. Fast 1200mV 0C Model Recovery: 'i_clk_50'
 46. Fast 1200mV 0C Model Recovery: 'w_cpuClk'
 47. Fast 1200mV 0C Model Removal: 'w_cpuClk'
 48. Fast 1200mV 0C Model Removal: 'i_clk_50'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; M6502_VGA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.72        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.1%      ;
;     Processor 3            ;  24.3%      ;
;     Processor 4            ;  20.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.08 MHz ; 49.08 MHz       ; w_cpuClk   ;      ;
; 69.0 MHz  ; 69.0 MHz        ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; w_cpuClk ; -15.155 ; -1622.817      ;
; i_clk_50 ; -13.492 ; -3258.612      ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -0.249 ; -0.984         ;
; i_clk_50 ; 0.291  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -1.202 ; -26.511            ;
; w_cpuClk ; -0.373 ; -2.043             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; w_cpuClk ; 0.070 ; 0.000              ;
; i_clk_50 ; 0.923 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_clk_50 ; -3.201 ; -1188.442                     ;
; w_cpuClk ; -3.201 ; -264.913                      ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'w_cpuClk'                                                                            ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -15.155 ; T65:CPU|PC[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 16.436     ;
; -14.956 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.328      ; 16.285     ;
; -14.896 ; T65:CPU|PC[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.311      ; 16.208     ;
; -14.871 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.328      ; 16.200     ;
; -14.819 ; T65:CPU|PC[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.311      ; 16.131     ;
; -14.812 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.328      ; 16.141     ;
; -14.776 ; T65:CPU|PC[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.311      ; 16.088     ;
; -14.773 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.328      ; 16.102     ;
; -14.751 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.950     ;
; -14.744 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.212      ; 15.957     ;
; -14.736 ; T65:CPU|P[0]      ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.643     ; 13.094     ;
; -14.735 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.357      ; 16.093     ;
; -14.697 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 16.057     ;
; -14.689 ; T65:CPU|P[0]      ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.643     ; 13.047     ;
; -14.669 ; T65:CPU|PC[3]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.121     ; 15.549     ;
; -14.667 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.253      ; 15.921     ;
; -14.643 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.253      ; 15.897     ;
; -14.635 ; T65:CPU|PC[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.357      ; 15.993     ;
; -14.620 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.980     ;
; -14.619 ; T65:CPU|PC[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.311      ; 15.931     ;
; -14.613 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.212      ; 15.826     ;
; -14.612 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.972     ;
; -14.577 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.937     ;
; -14.553 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.913     ;
; -14.535 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.895     ;
; -14.514 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.874     ;
; -14.495 ; T65:CPU|P[0]      ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.728     ; 12.768     ;
; -14.495 ; T65:CPU|BusB[0]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.644     ; 12.852     ;
; -14.492 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.852     ;
; -14.479 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.357      ; 15.837     ;
; -14.476 ; T65:CPU|PC[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.865     ;
; -14.476 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.253      ; 15.730     ;
; -14.476 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.836     ;
; -14.470 ; T65:CPU|DL[1]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.073     ; 15.398     ;
; -14.448 ; T65:CPU|BusB[0]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.644     ; 12.805     ;
; -14.437 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.797     ;
; -14.433 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.793     ;
; -14.432 ; T65:CPU|P[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.105     ; 15.328     ;
; -14.420 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.780     ;
; -14.417 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.253      ; 15.671     ;
; -14.399 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.788     ;
; -14.394 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.754     ;
; -14.385 ; T65:CPU|DL[0]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.073     ; 15.313     ;
; -14.376 ; T65:CPU|PC[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.765     ;
; -14.372 ; T65:CPU|DL[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.229      ; 15.602     ;
; -14.365 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 15.609     ;
; -14.356 ; T65:CPU|PC[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.745     ;
; -14.351 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.229      ; 15.581     ;
; -14.344 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 15.588     ;
; -14.335 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.695     ;
; -14.328 ; T65:CPU|DL[4]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.229      ; 15.558     ;
; -14.326 ; T65:CPU|DL[3]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.073     ; 15.254     ;
; -14.299 ; T65:CPU|PC[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.688     ;
; -14.288 ; T65:CPU|IR[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.573     ;
; -14.287 ; T65:CPU|DL[2]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.073     ; 15.215     ;
; -14.276 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.636     ;
; -14.267 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.552     ;
; -14.264 ; T65:CPU|IR[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.549     ;
; -14.261 ; T65:CPU|BusB[1]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.644     ; 12.618     ;
; -14.256 ; T65:CPU|PC[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.645     ;
; -14.254 ; T65:CPU|BusB[0]   ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.729     ; 12.526     ;
; -14.249 ; T65:CPU|PC[1]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.044     ; 15.206     ;
; -14.243 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.528     ;
; -14.237 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.359      ; 15.597     ;
; -14.234 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 15.478     ;
; -14.220 ; T65:CPU|PC[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.609     ;
; -14.214 ; T65:CPU|BusB[1]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.644     ; 12.571     ;
; -14.213 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 15.457     ;
; -14.199 ; T65:CPU|PC[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.588     ;
; -14.192 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 15.436     ;
; -14.191 ; T65:CPU|BusB[0]   ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.106     ; 15.086     ;
; -14.184 ; T65:CPU|PC[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 15.465     ;
; -14.164 ; T65:CPU|P[0]      ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.728     ; 12.437     ;
; -14.149 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.212      ; 15.362     ;
; -14.149 ; T65:CPU|PC[0]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.044     ; 15.106     ;
; -14.143 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.532     ;
; -14.141 ; T65:CPU|P[0]      ; T65:CPU|S[5]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.643     ; 12.499     ;
; -14.115 ; T65:CPU|IR[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.400     ;
; -14.101 ; T65:CPU|DL[4]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.203     ; 14.899     ;
; -14.100 ; T65:CPU|PC[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.489     ;
; -14.099 ; T65:CPU|PC[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.488     ;
; -14.097 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.382     ;
; -14.091 ; T65:CPU|IR[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.376     ;
; -14.076 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.361     ;
; -14.061 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 15.305     ;
; -14.051 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.229      ; 15.281     ;
; -14.050 ; T65:CPU|P[0]      ; T65:CPU|DL[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.728     ; 12.323     ;
; -14.038 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.323     ;
; -14.020 ; T65:CPU|BusB[1]   ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.729     ; 12.292     ;
; -14.017 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.302     ;
; -14.000 ; T65:CPU|BusA_r[1] ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.641     ; 12.360     ;
; -13.993 ; T65:CPU|PC[2]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.044     ; 14.950     ;
; -13.993 ; T65:CPU|PC[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.357      ; 15.351     ;
; -13.970 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.189     ; 14.782     ;
; -13.963 ; T65:CPU|BusA_r[0] ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.641     ; 12.323     ;
; -13.957 ; T65:CPU|BusB[1]   ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.106     ; 14.852     ;
; -13.953 ; T65:CPU|BusA_r[1] ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.641     ; 12.313     ;
; -13.945 ; T65:CPU|BusB[3]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.644     ; 12.302     ;
; -13.943 ; T65:CPU|PC[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 15.332     ;
; -13.924 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.284      ; 15.209     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.492 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.853     ;
; -13.481 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.842     ;
; -13.462 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.821     ;
; -13.451 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.810     ;
; -13.444 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.805     ;
; -13.433 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.794     ;
; -13.409 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.770     ;
; -13.379 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.738     ;
; -13.361 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.722     ;
; -13.319 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.680     ;
; -13.315 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.676     ;
; -13.289 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.648     ;
; -13.285 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.650     ;
; -13.285 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.644     ;
; -13.271 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.632     ;
; -13.267 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.628     ;
; -13.252 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.612     ;
; -13.233 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.591     ;
; -13.226 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.591     ;
; -13.193 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.553     ;
; -13.192 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.525     ;
; -13.177 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.542     ;
; -13.174 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.532     ;
; -13.162 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.493     ;
; -13.144 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.504     ;
; -13.144 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.477     ;
; -13.129 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.494     ;
; -13.125 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.483     ;
; -13.096 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.456     ;
; -13.077 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.435     ;
; -13.069 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.303      ; 14.420     ;
; -13.059 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.424     ;
; -13.058 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.419     ;
; -13.058 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.391     ;
; -13.048 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.381     ;
; -13.036 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.382     ;
; -13.028 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.387     ;
; -13.028 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.359     ;
; -13.027 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.393     ;
; -13.026 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.386     ;
; -13.018 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.349     ;
; -13.017 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 14.361     ;
; -13.016 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.382     ;
; -13.010 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.371     ;
; -13.010 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.343     ;
; -13.007 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.365     ;
; -13.000 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.333     ;
; -12.997 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.303      ; 14.348     ;
; -12.982 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.347     ;
; -12.964 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.310     ;
; -12.962 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.323     ;
; -12.949 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.309     ;
; -12.945 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 14.289     ;
; -12.944 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.310     ;
; -12.938 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.271     ;
; -12.932 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.291     ;
; -12.930 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.288     ;
; -12.914 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.275     ;
; -12.908 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.239     ;
; -12.898 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.303      ; 14.249     ;
; -12.892 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.257     ;
; -12.890 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.223     ;
; -12.871 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.232     ;
; -12.865 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.211     ;
; -12.859 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.219     ;
; -12.854 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.220     ;
; -12.850 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.216     ;
; -12.846 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 14.190     ;
; -12.841 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.200     ;
; -12.840 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.198     ;
; -12.833 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.193     ;
; -12.824 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.189     ;
; -12.823 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.184     ;
; -12.805 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.138     ;
; -12.803 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.303      ; 14.154     ;
; -12.791 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.151     ;
; -12.775 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.106     ;
; -12.774 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.134     ;
; -12.772 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.130     ;
; -12.770 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.116     ;
; -12.757 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 14.090     ;
; -12.751 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 14.095     ;
; -12.747 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.112     ;
; -12.746 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.107     ;
; -12.727 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.290      ; 14.065     ;
; -12.725 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.085     ;
; -12.716 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.075     ;
; -12.714 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.074     ;
; -12.698 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.059     ;
; -12.695 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.053     ;
; -12.677 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 14.037     ;
; -12.671 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.303      ; 14.022     ;
; -12.638 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.984     ;
; -12.619 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 13.963     ;
; -12.617 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.963     ;
; -12.607 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.312      ; 13.967     ;
; -12.593 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 13.959     ;
; -12.593 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.290      ; 13.931     ;
; -12.583 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.290      ; 13.921     ;
; -12.547 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.285      ; 13.880     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'w_cpuClk'                                                                                                                                                                                           ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.249 ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.313      ;
; -0.158 ; bufferedUART:UART|rxBuffer~16        ; bufferedUART:UART|dataOut[2]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 1.708      ;
; -0.142 ; SBCTextDisplayRGB:VDU|kbBuffer~35    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.418      ;
; -0.139 ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 1.727      ;
; -0.087 ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.475      ;
; -0.087 ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 1.779      ;
; -0.080 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.838      ; 2.500      ;
; -0.074 ; SBCTextDisplayRGB:VDU|kbBuffer~34    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.486      ;
; -0.023 ; SBCTextDisplayRGB:VDU|kbBuffer~27    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.537      ;
; -0.015 ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.546      ;
; -0.011 ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.550      ;
; -0.010 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.549      ;
; -0.008 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.551      ;
; -0.007 ; SBCTextDisplayRGB:VDU|kbBuffer~40    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.555      ;
; -0.007 ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 1.859      ;
; -0.006 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.804      ; 2.540      ;
; 0.004  ; bufferedUART:UART|rxBuffer~20        ; bufferedUART:UART|dataOut[6]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 1.870      ;
; 0.009  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.568      ;
; 0.009  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.568      ;
; 0.009  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.568      ;
; 0.011  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.570      ;
; 0.012  ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.574      ;
; 0.017  ; SBCTextDisplayRGB:VDU|kbBuffer~61    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.579      ;
; 0.018  ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.579      ;
; 0.026  ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 1.892      ;
; 0.026  ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.588      ;
; 0.058  ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.619      ;
; 0.059  ; SBCTextDisplayRGB:VDU|kbBuffer~12    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.621      ;
; 0.060  ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.621      ;
; 0.065  ; SBCTextDisplayRGB:VDU|kbBuffer~42    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.627      ;
; 0.066  ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.628      ;
; 0.067  ; SBCTextDisplayRGB:VDU|kbBuffer~20    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.629      ;
; 0.071  ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.632      ;
; 0.071  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.633      ;
; 0.078  ; SBCTextDisplayRGB:VDU|kbBuffer~23    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.640      ;
; 0.079  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.638      ;
; 0.079  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.638      ;
; 0.079  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.638      ;
; 0.079  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.638      ;
; 0.092  ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.654      ;
; 0.095  ; SBCTextDisplayRGB:VDU|kbBuffer~53    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.656      ;
; 0.106  ; SBCTextDisplayRGB:VDU|kbBuffer~54    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.667      ;
; 0.113  ; SBCTextDisplayRGB:VDU|kbBuffer~32    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.674      ;
; 0.115  ; SBCTextDisplayRGB:VDU|kbBuffer~19    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.677      ;
; 0.119  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.354      ; 4.205      ;
; 0.122  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.354      ; 4.208      ;
; 0.123  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.354      ; 4.209      ;
; 0.124  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.354      ; 4.210      ;
; 0.127  ; bufferedUART:UART|txByteSent         ; bufferedUART:UART|dataOut[1]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.110      ; 1.979      ;
; 0.127  ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.687      ;
; 0.141  ; SBCTextDisplayRGB:VDU|kbBuffer~31    ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.701      ;
; 0.145  ; SBCTextDisplayRGB:VDU|kbBuffer~49    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.707      ;
; 0.151  ; SBCTextDisplayRGB:VDU|kbBuffer~41    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.713      ;
; 0.155  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.716      ;
; 0.156  ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.718      ;
; 0.157  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.717      ;
; 0.157  ; SBCTextDisplayRGB:VDU|kbBuffer~36    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.716      ;
; 0.159  ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.719      ;
; 0.169  ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.731      ;
; 0.169  ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.731      ;
; 0.174  ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.838      ; 2.754      ;
; 0.178  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.737      ;
; 0.179  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.367      ; 4.278      ;
; 0.179  ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.740      ;
; 0.190  ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.751      ;
; 0.200  ; SBCTextDisplayRGB:VDU|kbBuffer~25    ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.760      ;
; 0.202  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.367      ; 4.301      ;
; 0.211  ; bufferedUART:UART|rxInPointer[3]     ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.123      ; 2.076      ;
; 0.213  ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.124      ; 2.079      ;
; 0.223  ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.784      ;
; 0.223  ; SBCTextDisplayRGB:VDU|kbBuffer~47    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.785      ;
; 0.226  ; SBCTextDisplayRGB:VDU|kbBuffer~29    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.785      ;
; 0.232  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|rxBuffer~13                                                                              ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.638      ; 3.602      ;
; 0.232  ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.794      ;
; 0.232  ; SBCTextDisplayRGB:VDU|kbBuffer~58    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.793      ;
; 0.236  ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.798      ;
; 0.238  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.797      ;
; 0.240  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.799      ;
; 0.242  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.804      ; 2.788      ;
; 0.247  ; SBCTextDisplayRGB:VDU|kbBuffer~43    ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.819      ; 2.808      ;
; 0.253  ; bufferedUART:UART|rxBuffer~19        ; bufferedUART:UART|dataOut[5]                                                                               ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.135      ; 2.130      ;
; 0.256  ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.392      ; 2.390      ;
; 0.285  ; SBCTextDisplayRGB:VDU|controlReg[7]  ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 0.778      ; 0.795      ;
; 0.289  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.353      ; 4.374      ;
; 0.292  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|dataOut[2]                                                                               ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.638      ; 3.662      ;
; 0.294  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.853      ;
; 0.303  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.804      ; 2.849      ;
; 0.323  ; SBCTextDisplayRGB:VDU|kbBuffer~26    ; SBCTextDisplayRGB:VDU|dataOut[1]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.883      ;
; 0.323  ; SBCTextDisplayRGB:VDU|kbBuffer~30    ; SBCTextDisplayRGB:VDU|dataOut[5]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.818      ; 2.883      ;
; 0.326  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|dataOut[6]                                                                               ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.638      ; 3.696      ;
; 0.327  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|dataOut[4]                                                                               ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.638      ; 3.697      ;
; 0.344  ; SBCTextDisplayRGB:VDU|kbBuffer~45    ; SBCTextDisplayRGB:VDU|dataOut[6]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.906      ;
; 0.351  ; bufferedUART:UART|rxInPointer[2]     ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.123      ; 2.216      ;
; 0.355  ; bufferedUART:UART|rxInPointer[1]     ; bufferedUART:UART|rxBuffer~13                                                                              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.123      ; 2.220      ;
; 0.377  ; T65:CPU|PC[14]                       ; bufferedUART:UART|controlReg[6]                                                                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.876      ; 4.465      ;
; 0.382  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.941      ;
; 0.384  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[2]                                                                     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.817      ; 2.943      ;
; 0.386  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|dataOut[7]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.804      ; 2.932      ;
; 0.390  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]                                                                           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.816      ; 2.948      ;
; 0.402  ; bufferedUART:UART|rxInPointer[3]     ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.437      ; 2.623      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a7~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.256      ; 4.092      ;
; 0.433 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.447 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.480      ; 1.181      ;
; 0.448 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.758      ;
; 0.448 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.758      ;
; 0.451 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.311      ; 0.974      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.465 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.480      ; 1.199      ;
; 0.466 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.758      ;
; 0.478 ; SBCTextDisplayRGB:VDU|dispCharWRData[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.480      ; 1.212      ;
; 0.485 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 0.746      ;
; 0.501 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[6]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.795      ;
; 0.518 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.097      ; 0.827      ;
; 0.518 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.097      ; 0.827      ;
; 0.525 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a6~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.237      ; 4.307      ;
; 0.529 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[2]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.820      ;
; 0.536 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]  ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.543 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.853      ;
; 0.557 ; bufferedUART:UART|rxInPointer[2]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.471      ; 1.282      ;
; 0.562 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.854      ;
; 0.574 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a29~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.249      ; 4.368      ;
; 0.578 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; w_serialClkCount[14]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.869      ;
; 0.580 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; w_serialClkCount[4]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.871      ;
; 0.596 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a30~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.256      ; 4.397      ;
; 0.608 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.919      ;
; 0.617 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a31~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.253      ; 4.415      ;
; 0.635 ; bufferedUART:UART|rxState.stopBit         ; bufferedUART:UART|rxState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.641 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]  ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.643 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; bufferedUART:UART|txBuffer[4]             ; bufferedUART:UART|txBuffer[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; bufferedUART:UART|txBuffer[6]             ; bufferedUART:UART|txBuffer[5]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.937      ;
; 0.650 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a19~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.245      ; 4.440      ;
; 0.651 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a10~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.257      ; 4.453      ;
; 0.677 ; bufferedUART:UART|txClockCount[5]         ; bufferedUART:UART|txClockCount[5]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.989      ;
; 0.700 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a1~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.235      ; 4.480      ;
; 0.700 ; SBCTextDisplayRGB:VDU|ps2Byte[5]          ; SBCTextDisplayRGB:VDU|ps2Byte[4]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a21~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.244      ; 4.490      ;
; 0.701 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; SBCTextDisplayRGB:VDU|ps2Byte[4]          ; SBCTextDisplayRGB:VDU|ps2Byte[3]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.993      ;
; 0.703 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a13~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.253      ; 4.501      ;
; 0.703 ; SBCTextDisplayRGB:VDU|dispState.clearChar ; SBCTextDisplayRGB:VDU|dispState.clearC2                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.994      ;
; 0.711 ; w_cpuClkCt[5]                             ; w_cpuClkCt[5]                                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.004      ;
; 0.712 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a15~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.241      ; 4.498      ;
; 0.712 ; SBCTextDisplayRGB:VDU|charHoriz[6]        ; SBCTextDisplayRGB:VDU|charHoriz[6]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.004      ;
; 0.714 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2PrevClk                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 1.024      ;
; 0.715 ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.006      ;
; 0.716 ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.097      ; 1.025      ;
; 0.717 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.097      ; 1.026      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_clk_50'                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.202 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.092     ; 2.111      ;
; -1.202 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.092     ; 2.111      ;
; -1.202 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.092     ; 2.111      ;
; -1.202 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.092     ; 2.111      ;
; -1.202 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.092     ; 2.111      ;
; -1.202 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.092     ; 2.111      ;
; -1.109 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.031      ;
; -1.109 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.031      ;
; -0.906 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.828      ;
; -0.906 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.828      ;
; -0.906 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.828      ;
; -0.906 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.828      ;
; -0.906 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.828      ;
; -0.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.160      ;
; -0.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.160      ;
; -0.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.160      ;
; -0.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.160      ;
; -0.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.160      ;
; -0.753 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.160      ;
; -0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.369      ; 2.099      ;
; -0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.369      ; 2.099      ;
; -0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.369      ; 2.099      ;
; -0.692 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.099      ;
; -0.692 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.099      ;
; -0.692 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.406      ; 2.099      ;
; -0.616 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.538      ;
; -0.616 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.538      ;
; -0.423 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 1.816      ;
; -0.423 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 1.816      ;
; -0.423 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 1.816      ;
; -0.423 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 1.816      ;
; -0.423 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 1.816      ;
; -0.423 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 1.816      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'w_cpuClk'                                                                                                               ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.373 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.754      ; 2.618      ;
; -0.373 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.754      ; 2.618      ;
; -0.373 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.754      ; 2.618      ;
; -0.308 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.753      ; 2.552      ;
; -0.308 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.753      ; 2.552      ;
; -0.308 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.753      ; 2.552      ;
; 0.131  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.452      ; 2.812      ;
; 0.131  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.452      ; 2.812      ;
; 0.131  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.452      ; 2.812      ;
; 0.141  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.761      ; 2.111      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.070 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 2.642      ;
; 0.070 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 2.642      ;
; 0.070 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 2.642      ;
; 0.152 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.110      ; 2.004      ;
; 0.593 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.101      ; 2.436      ;
; 0.593 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.101      ; 2.436      ;
; 0.593 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.101      ; 2.436      ;
; 0.661 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.102      ; 2.505      ;
; 0.661 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.102      ; 2.505      ;
; 0.661 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.102      ; 2.505      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_clk_50'                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.923 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.705      ;
; 0.923 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.705      ;
; 0.923 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.705      ;
; 0.923 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.705      ;
; 0.923 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.705      ;
; 0.923 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.705      ;
; 1.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.404      ;
; 1.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.404      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.620      ; 2.001      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.620      ; 2.001      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.620      ; 2.001      ;
; 1.208 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.581      ; 2.001      ;
; 1.208 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.581      ; 2.001      ;
; 1.208 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.581      ; 2.001      ;
; 1.226 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.619      ; 2.057      ;
; 1.226 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.619      ; 2.057      ;
; 1.226 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.619      ; 2.057      ;
; 1.226 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.619      ; 2.057      ;
; 1.226 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.619      ; 2.057      ;
; 1.226 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.619      ; 2.057      ;
; 1.414 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.706      ;
; 1.414 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.706      ;
; 1.414 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.706      ;
; 1.414 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.706      ;
; 1.414 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.706      ;
; 1.641 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.933      ;
; 1.641 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.933      ;
; 1.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.066      ; 2.004      ;
; 1.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.066      ; 2.004      ;
; 1.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.066      ; 2.004      ;
; 1.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.066      ; 2.004      ;
; 1.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.066      ; 2.004      ;
; 1.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.066      ; 2.004      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.98 MHz ; 52.98 MHz       ; w_cpuClk   ;      ;
; 74.84 MHz ; 74.84 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; w_cpuClk ; -14.138 ; -1520.286     ;
; i_clk_50 ; -12.362 ; -3028.555     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.258 ; -1.092        ;
; i_clk_50 ; 0.247  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -1.018 ; -21.120           ;
; w_cpuClk ; -0.380 ; -2.079            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; w_cpuClk ; 0.043 ; 0.000             ;
; i_clk_50 ; 0.840 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.201 ; -1188.442                    ;
; w_cpuClk ; -3.201 ; -265.235                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'w_cpuClk'                                                                             ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -14.138 ; T65:CPU|PC[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.279      ; 15.419     ;
; -13.963 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.316      ; 15.281     ;
; -13.935 ; T65:CPU|PC[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.309      ; 15.246     ;
; -13.885 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.316      ; 15.203     ;
; -13.841 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.316      ; 15.159     ;
; -13.817 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.316      ; 15.135     ;
; -13.808 ; T65:CPU|PC[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.309      ; 15.119     ;
; -13.804 ; T65:CPU|PC[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.309      ; 15.115     ;
; -13.793 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.196      ; 14.991     ;
; -13.776 ; T65:CPU|P[0]      ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 12.337     ;
; -13.774 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.213      ; 14.989     ;
; -13.769 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.345      ; 15.116     ;
; -13.760 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 15.108     ;
; -13.751 ; T65:CPU|PC[3]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.106     ; 14.647     ;
; -13.738 ; T65:CPU|P[0]      ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 12.299     ;
; -13.722 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.256      ; 14.980     ;
; -13.700 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.256      ; 14.958     ;
; -13.682 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 15.030     ;
; -13.678 ; T65:CPU|PC[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.345      ; 15.025     ;
; -13.659 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.213      ; 14.874     ;
; -13.654 ; T65:CPU|PC[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.309      ; 14.965     ;
; -13.638 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.986     ;
; -13.633 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.981     ;
; -13.629 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.977     ;
; -13.614 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.962     ;
; -13.576 ; T65:CPU|DL[1]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 14.509     ;
; -13.566 ; T65:CPU|PC[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.943     ;
; -13.555 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.256      ; 14.813     ;
; -13.555 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.903     ;
; -13.551 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.899     ;
; -13.542 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.345      ; 14.889     ;
; -13.541 ; T65:CPU|P[0]      ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 12.032     ;
; -13.526 ; T65:CPU|DL[4]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.754     ;
; -13.511 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.859     ;
; -13.507 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.855     ;
; -13.498 ; T65:CPU|DL[0]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 14.431     ;
; -13.487 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.835     ;
; -13.485 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.256      ; 14.743     ;
; -13.483 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.831     ;
; -13.479 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.827     ;
; -13.475 ; T65:CPU|PC[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.852     ;
; -13.459 ; T65:CPU|DL[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.687     ;
; -13.454 ; T65:CPU|DL[3]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 14.387     ;
; -13.440 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 14.685     ;
; -13.439 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.816     ;
; -13.435 ; T65:CPU|PC[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.812     ;
; -13.434 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.662     ;
; -13.434 ; T65:CPU|P[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 14.340     ;
; -13.430 ; T65:CPU|DL[2]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 14.363     ;
; -13.427 ; T65:CPU|BusB[0]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.988     ;
; -13.415 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 14.660     ;
; -13.401 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.749     ;
; -13.389 ; T65:CPU|BusB[0]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.950     ;
; -13.388 ; T65:CPU|IR[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.676     ;
; -13.382 ; T65:CPU|PC[1]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.040     ; 14.344     ;
; -13.366 ; T65:CPU|IR[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.654     ;
; -13.363 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.651     ;
; -13.357 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.705     ;
; -13.348 ; T65:CPU|PC[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.725     ;
; -13.344 ; T65:CPU|PC[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.721     ;
; -13.342 ; T65:CPU|DL[4]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.189     ; 14.155     ;
; -13.341 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.629     ;
; -13.339 ; T65:CPU|PC[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.716     ;
; -13.333 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.346      ; 14.681     ;
; -13.325 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 14.570     ;
; -13.309 ; T65:CPU|BusB[1]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.870     ;
; -13.300 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 14.545     ;
; -13.291 ; T65:CPU|PC[0]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.040     ; 14.253     ;
; -13.286 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 14.531     ;
; -13.285 ; T65:CPU|PC[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.662     ;
; -13.271 ; T65:CPU|BusB[1]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.832     ;
; -13.256 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.213      ; 14.471     ;
; -13.249 ; T65:CPU|PC[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.279      ; 14.530     ;
; -13.245 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.226      ; 14.473     ;
; -13.235 ; T65:CPU|P[0]      ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 11.726     ;
; -13.234 ; T65:CPU|IR[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.522     ;
; -13.223 ; T65:CPU|P[0]      ; T65:CPU|S[5]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.784     ;
; -13.221 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.509     ;
; -13.212 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.589     ;
; -13.212 ; T65:CPU|IR[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.500     ;
; -13.208 ; T65:CPU|PC[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.585     ;
; -13.196 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.484     ;
; -13.194 ; T65:CPU|PC[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.571     ;
; -13.192 ; T65:CPU|BusB[0]   ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 11.683     ;
; -13.171 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.243      ; 14.416     ;
; -13.155 ; T65:CPU|PC[2]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.040     ; 14.117     ;
; -13.151 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.439     ;
; -13.132 ; T65:CPU|P[0]      ; T65:CPU|DL[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 11.623     ;
; -13.126 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.414     ;
; -13.085 ; T65:CPU|BusB[0]   ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 13.991     ;
; -13.074 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.172     ; 13.904     ;
; -13.074 ; T65:CPU|BusB[1]   ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 11.565     ;
; -13.069 ; T65:CPU|BusA_r[1] ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.436     ; 11.635     ;
; -13.067 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.286      ; 14.355     ;
; -13.059 ; T65:CPU|PC[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.345      ; 14.406     ;
; -13.058 ; T65:CPU|PC[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 14.435     ;
; -13.049 ; T65:CPU|BusB[3]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.610     ;
; -13.031 ; T65:CPU|BusA_r[1] ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.436     ; 11.597     ;
; -13.022 ; T65:CPU|IR[2]     ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.129     ; 13.895     ;
; -13.011 ; T65:CPU|BusB[3]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.441     ; 11.572     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.362 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.676     ;
; -12.353 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.665     ;
; -12.325 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.639     ;
; -12.316 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.628     ;
; -12.302 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.616     ;
; -12.272 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.586     ;
; -12.265 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.579     ;
; -12.263 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.575     ;
; -12.223 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.537     ;
; -12.214 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.526     ;
; -12.212 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.526     ;
; -12.174 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.488     ;
; -12.165 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.477     ;
; -12.163 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.477     ;
; -12.133 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.451     ;
; -12.120 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.438     ;
; -12.114 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.428     ;
; -12.098 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.412     ;
; -12.085 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.399     ;
; -12.078 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.390     ;
; -12.078 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.396     ;
; -12.065 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.377     ;
; -12.053 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.341     ;
; -12.044 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.330     ;
; -12.043 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.357     ;
; -12.023 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.335     ;
; -11.993 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.281     ;
; -11.989 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.307     ;
; -11.984 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.302     ;
; -11.954 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.268     ;
; -11.949 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.263     ;
; -11.942 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.230     ;
; -11.934 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 13.240     ;
; -11.934 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.246     ;
; -11.933 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.251     ;
; -11.933 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.219     ;
; -11.929 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.241     ;
; -11.917 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.231     ;
; -11.908 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.220     ;
; -11.900 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.188     ;
; -11.899 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.201     ;
; -11.896 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.214     ;
; -11.891 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.177     ;
; -11.887 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 13.193     ;
; -11.882 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.170     ;
; -11.879 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 13.179     ;
; -11.863 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.181     ;
; -11.857 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.171     ;
; -11.852 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.154     ;
; -11.843 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.161     ;
; -11.840 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.128     ;
; -11.833 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.274      ; 13.146     ;
; -11.833 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.121     ;
; -11.832 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 13.132     ;
; -11.828 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.142     ;
; -11.824 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.272      ; 13.135     ;
; -11.824 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.110     ;
; -11.808 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.120     ;
; -11.794 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.112     ;
; -11.786 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 13.092     ;
; -11.780 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.098     ;
; -11.773 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.274      ; 13.086     ;
; -11.773 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.061     ;
; -11.751 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.053     ;
; -11.747 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.274      ; 13.060     ;
; -11.745 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.059     ;
; -11.745 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.063     ;
; -11.738 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.272      ; 13.049     ;
; -11.731 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 13.031     ;
; -11.725 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.037     ;
; -11.722 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.040     ;
; -11.718 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.006     ;
; -11.715 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.029     ;
; -11.709 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 12.995     ;
; -11.706 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.018     ;
; -11.699 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 13.005     ;
; -11.697 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.011     ;
; -11.687 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.274      ; 13.000     ;
; -11.687 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.001     ;
; -11.684 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.998     ;
; -11.667 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 12.979     ;
; -11.664 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 12.966     ;
; -11.658 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 12.946     ;
; -11.655 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.969     ;
; -11.653 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 12.971     ;
; -11.644 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 12.944     ;
; -11.642 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.956     ;
; -11.624 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.253      ; 12.916     ;
; -11.618 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.932     ;
; -11.598 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 12.910     ;
; -11.592 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 12.898     ;
; -11.557 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 12.859     ;
; -11.553 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.867     ;
; -11.548 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 12.862     ;
; -11.537 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 12.837     ;
; -11.513 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.253      ; 12.805     ;
; -11.498 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 12.800     ;
; -11.488 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 12.806     ;
; -11.471 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.253      ; 12.763     ;
; -11.451 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 12.753     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.258 ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.067      ;
; -0.164 ; SBCTextDisplayRGB:VDU|kbBuffer~35    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.160      ;
; -0.117 ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.208      ;
; -0.117 ; bufferedUART:UART|rxBuffer~16        ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.916      ; 1.524      ;
; -0.101 ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.915      ; 1.539      ;
; -0.095 ; SBCTextDisplayRGB:VDU|kbBuffer~34    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.229      ;
; -0.091 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.615      ; 2.249      ;
; -0.058 ; SBCTextDisplayRGB:VDU|kbBuffer~27    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.266      ;
; -0.055 ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.269      ;
; -0.050 ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.916      ; 1.591      ;
; -0.049 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.274      ;
; -0.048 ; SBCTextDisplayRGB:VDU|kbBuffer~40    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.276      ;
; -0.047 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.276      ;
; -0.037 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.585      ; 2.273      ;
; -0.036 ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.286      ;
; -0.028 ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.296      ;
; -0.025 ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.299      ;
; -0.012 ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.313      ;
; -0.007 ; SBCTextDisplayRGB:VDU|kbBuffer~61    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.316      ;
; 0.002  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.596      ; 2.323      ;
; 0.002  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.596      ; 2.323      ;
; 0.002  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.596      ; 2.323      ;
; 0.012  ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.336      ;
; 0.016  ; SBCTextDisplayRGB:VDU|kbBuffer~42    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.342      ;
; 0.016  ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.338      ;
; 0.017  ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.916      ; 1.658      ;
; 0.021  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.344      ;
; 0.021  ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.343      ;
; 0.023  ; SBCTextDisplayRGB:VDU|kbBuffer~12    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.346      ;
; 0.025  ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.350      ;
; 0.029  ; bufferedUART:UART|rxBuffer~20        ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.915      ; 1.669      ;
; 0.029  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.354      ;
; 0.031  ; SBCTextDisplayRGB:VDU|kbBuffer~20    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.356      ;
; 0.033  ; SBCTextDisplayRGB:VDU|kbBuffer~23    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.358      ;
; 0.047  ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.916      ; 1.688      ;
; 0.052  ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.376      ;
; 0.055  ; SBCTextDisplayRGB:VDU|kbBuffer~53    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.377      ;
; 0.061  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.384      ;
; 0.061  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.384      ;
; 0.061  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.384      ;
; 0.061  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.384      ;
; 0.064  ; SBCTextDisplayRGB:VDU|kbBuffer~32    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.386      ;
; 0.065  ; SBCTextDisplayRGB:VDU|kbBuffer~19    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.388      ;
; 0.066  ; SBCTextDisplayRGB:VDU|kbBuffer~54    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.388      ;
; 0.070  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[5]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.981      ; 3.766      ;
; 0.073  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.981      ; 3.769      ;
; 0.074  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[3]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.981      ; 3.770      ;
; 0.075  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.981      ; 3.771      ;
; 0.078  ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.596      ; 2.399      ;
; 0.084  ; SBCTextDisplayRGB:VDU|kbBuffer~31    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.408      ;
; 0.090  ; SBCTextDisplayRGB:VDU|kbBuffer~41    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.416      ;
; 0.092  ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.418      ;
; 0.093  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.417      ;
; 0.093  ; SBCTextDisplayRGB:VDU|kbBuffer~49    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.419      ;
; 0.097  ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.420      ;
; 0.101  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.423      ;
; 0.102  ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.426      ;
; 0.102  ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.600      ; 2.427      ;
; 0.119  ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.615      ; 2.459      ;
; 0.120  ; SBCTextDisplayRGB:VDU|kbBuffer~36    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.596      ; 2.441      ;
; 0.120  ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.444      ;
; 0.126  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.992      ; 3.833      ;
; 0.134  ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.458      ;
; 0.135  ; SBCTextDisplayRGB:VDU|kbBuffer~25    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.457      ;
; 0.145  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.992      ; 3.852      ;
; 0.158  ; SBCTextDisplayRGB:VDU|kbBuffer~47    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.482      ;
; 0.159  ; SBCTextDisplayRGB:VDU|kbBuffer~58    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.483      ;
; 0.161  ; bufferedUART:UART|txByteSent         ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.906      ; 1.792      ;
; 0.166  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.489      ;
; 0.168  ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.494      ;
; 0.168  ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.494      ;
; 0.172  ; SBCTextDisplayRGB:VDU|kbBuffer~29    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.596      ; 2.493      ;
; 0.188  ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.510      ;
; 0.191  ; SBCTextDisplayRGB:VDU|kbBuffer~43    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.514      ;
; 0.200  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.523      ;
; 0.202  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.525      ;
; 0.207  ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.131      ;
; 0.212  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.585      ; 2.522      ;
; 0.227  ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.916      ; 1.868      ;
; 0.228  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.551      ;
; 0.230  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.978      ; 3.923      ;
; 0.231  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.280      ; 3.226      ;
; 0.241  ; T65:CPU|PC[14]                       ; bufferedUART:UART|controlReg[6]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.584      ; 4.020      ;
; 0.250  ; T65:CPU|PC[14]                       ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.584      ; 4.029      ;
; 0.250  ; bufferedUART:UART|rxBuffer~19        ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.924      ; 1.899      ;
; 0.250  ; SBCTextDisplayRGB:VDU|kbBuffer~30    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.599      ; 2.574      ;
; 0.254  ; SBCTextDisplayRGB:VDU|kbBuffer~26    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.597      ; 2.576      ;
; 0.256  ; bufferedUART:UART|rxInPointer[3]     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.914      ; 1.895      ;
; 0.260  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.585      ; 2.570      ;
; 0.265  ; SBCTextDisplayRGB:VDU|kbBuffer~45    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.591      ;
; 0.290  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|dataOut[2]           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.281      ; 3.286      ;
; 0.311  ; SBCTextDisplayRGB:VDU|kbBuffer~18    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.634      ;
; 0.317  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|dataOut[6]           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.280      ; 3.312      ;
; 0.318  ; T65:CPU|Set_Addr_To_r[0]             ; bufferedUART:UART|dataOut[4]           ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.280      ; 3.313      ;
; 0.336  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.659      ;
; 0.338  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.598      ; 2.661      ;
; 0.341  ; SBCTextDisplayRGB:VDU|kbBuffer~52    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.601      ; 2.667      ;
; 0.348  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.585      ; 2.658      ;
; 0.352  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.595      ; 2.672      ;
; 0.354  ; bufferedUART:UART|txByteSent         ; bufferedUART:UART|txByteWritten        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.542      ; 3.121      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.247 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a7~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.966      ; 3.713      ;
; 0.383 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.299      ; 0.877      ;
; 0.384 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.386 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.088      ; 0.669      ;
; 0.387 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.669      ;
; 0.387 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.669      ;
; 0.387 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.684      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.684      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.417 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.684      ;
; 0.427 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.422      ; 1.079      ;
; 0.430 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.669      ;
; 0.444 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.422      ; 1.096      ;
; 0.456 ; SBCTextDisplayRGB:VDU|dispCharWRData[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.422      ; 1.108      ;
; 0.461 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a6~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.946      ; 3.907      ;
; 0.463 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.729      ;
; 0.464 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.730      ;
; 0.472 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[6]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.738      ;
; 0.483 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.765      ;
; 0.484 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.766      ;
; 0.495 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[2]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.760      ;
; 0.505 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.787      ;
; 0.506 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]  ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.772      ;
; 0.512 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a29~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.958      ; 3.970      ;
; 0.523 ; bufferedUART:UART|rxInPointer[2]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.416      ; 1.169      ;
; 0.531 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.797      ;
; 0.532 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a30~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.963      ; 3.995      ;
; 0.539 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; w_serialClkCount[14]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.804      ;
; 0.541 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; w_serialClkCount[4]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.806      ;
; 0.548 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a31~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.961      ; 4.009      ;
; 0.564 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.848      ;
; 0.582 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a10~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.965      ; 4.047      ;
; 0.584 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a19~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.952      ; 4.036      ;
; 0.588 ; bufferedUART:UART|rxState.stopBit         ; bufferedUART:UART|rxState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.854      ;
; 0.597 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]  ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.863      ;
; 0.600 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.866      ;
; 0.601 ; bufferedUART:UART|txBuffer[6]             ; bufferedUART:UART|txBuffer[5]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.867      ;
; 0.602 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.868      ;
; 0.602 ; bufferedUART:UART|txBuffer[4]             ; bufferedUART:UART|txBuffer[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.868      ;
; 0.609 ; bufferedUART:UART|txClockCount[5]         ; bufferedUART:UART|txClockCount[5]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.895      ;
; 0.626 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a1~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.943      ; 4.069      ;
; 0.631 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a21~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.953      ; 4.084      ;
; 0.636 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a15~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.949      ; 4.085      ;
; 0.636 ; w_cpuClkCt[5]                             ; w_cpuClkCt[5]                                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.903      ;
; 0.641 ; SBCTextDisplayRGB:VDU|charHoriz[6]        ; SBCTextDisplayRGB:VDU|charHoriz[6]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.907      ;
; 0.642 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a13~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.961      ; 4.103      ;
; 0.645 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a0~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.950      ; 4.095      ;
; 0.650 ; SBCTextDisplayRGB:VDU|dispState.clearChar ; SBCTextDisplayRGB:VDU|dispState.clearC2                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.915      ;
; 0.650 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.915      ;
; 0.652 ; SBCTextDisplayRGB:VDU|ps2Byte[5]          ; SBCTextDisplayRGB:VDU|ps2Byte[4]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.918      ;
; 0.653 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.918      ;
; 0.654 ; SBCTextDisplayRGB:VDU|ps2Byte[4]          ; SBCTextDisplayRGB:VDU|ps2Byte[3]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.920      ;
; 0.657 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.922      ;
; 0.658 ; bufferedUART:UART|rxInPointer[5]          ; bufferedUART:UART|rxInPointer[5]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.923      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.018 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.941      ;
; -1.018 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.941      ;
; -1.018 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.941      ;
; -1.018 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.941      ;
; -1.018 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.941      ;
; -1.018 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.941      ;
; -0.961 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.893      ;
; -0.961 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.893      ;
; -0.715 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.647      ;
; -0.715 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.647      ;
; -0.715 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.647      ;
; -0.715 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.647      ;
; -0.715 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.647      ;
; -0.603 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.390      ; 1.995      ;
; -0.603 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.390      ; 1.995      ;
; -0.603 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.390      ; 1.995      ;
; -0.603 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.390      ; 1.995      ;
; -0.603 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.390      ; 1.995      ;
; -0.603 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.390      ; 1.995      ;
; -0.586 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.350      ; 1.938      ;
; -0.586 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.350      ; 1.938      ;
; -0.586 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.350      ; 1.938      ;
; -0.545 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.391      ; 1.938      ;
; -0.545 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.391      ; 1.938      ;
; -0.545 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.391      ; 1.938      ;
; -0.463 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.394      ;
; -0.463 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.394      ;
; -0.263 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.379      ; 1.644      ;
; -0.263 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.379      ; 1.644      ;
; -0.263 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.379      ; 1.644      ;
; -0.263 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.379      ; 1.644      ;
; -0.263 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.379      ; 1.644      ;
; -0.263 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.379      ; 1.644      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.380 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.586      ; 2.458      ;
; -0.380 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.586      ; 2.458      ;
; -0.380 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.586      ; 2.458      ;
; -0.313 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.585      ; 2.390      ;
; -0.313 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.585      ; 2.390      ;
; -0.313 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.585      ; 2.390      ;
; 0.103  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.266      ; 2.655      ;
; 0.103  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.266      ; 2.655      ;
; 0.103  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.266      ; 2.655      ;
; 0.143  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.592      ; 1.941      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.043 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.377      ;
; 0.043 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.377      ;
; 0.043 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.377      ;
; 0.193 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.906      ; 1.824      ;
; 0.574 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.899      ; 2.198      ;
; 0.574 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.899      ; 2.198      ;
; 0.574 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.899      ; 2.198      ;
; 0.634 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.900      ; 2.259      ;
; 0.634 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.900      ; 2.259      ;
; 0.634 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.900      ; 2.259      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.575      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.575      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.575      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.575      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.575      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.575      ;
; 1.010 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.276      ;
; 1.010 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.276      ;
; 1.039 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.583      ; 1.817      ;
; 1.039 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.583      ; 1.817      ;
; 1.039 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.583      ; 1.817      ;
; 1.082 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.817      ;
; 1.082 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.817      ;
; 1.082 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.540      ; 1.817      ;
; 1.092 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.582      ; 1.869      ;
; 1.092 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.582      ; 1.869      ;
; 1.092 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.582      ; 1.869      ;
; 1.092 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.582      ; 1.869      ;
; 1.092 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.582      ; 1.869      ;
; 1.092 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.582      ; 1.869      ;
; 1.310 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.577      ;
; 1.310 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.577      ;
; 1.310 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.577      ;
; 1.310 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.577      ;
; 1.310 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.577      ;
; 1.474 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.741      ;
; 1.474 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 1.741      ;
; 1.567 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.062      ; 1.824      ;
; 1.567 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.062      ; 1.824      ;
; 1.567 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.062      ; 1.824      ;
; 1.567 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.062      ; 1.824      ;
; 1.567 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.062      ; 1.824      ;
; 1.567 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.062      ; 1.824      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -6.091 ; -621.215       ;
; i_clk_50 ; -5.266 ; -1075.955      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; w_cpuClk ; 0.040 ; 0.000          ;
; i_clk_50 ; 0.118 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -0.016 ; -0.096            ;
; w_cpuClk ; 0.077  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; w_cpuClk ; 0.209 ; 0.000             ;
; i_clk_50 ; 0.398 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.000 ; -804.203                     ;
; w_cpuClk ; -1.000 ; -177.000                     ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'w_cpuClk'                                                                              ;
+--------+---------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.091 ; T65:CPU|PC[3]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 7.199      ;
; -6.008 ; T65:CPU|DL[1]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.135      ; 7.130      ;
; -5.988 ; T65:CPU|P[0]        ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.237     ; 5.738      ;
; -5.967 ; T65:CPU|DL[0]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.135      ; 7.089      ;
; -5.967 ; T65:CPU|P[0]        ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.237     ; 5.717      ;
; -5.959 ; T65:CPU|PC[3]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.128      ; 7.074      ;
; -5.953 ; T65:CPU|PC[3]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.128      ; 7.068      ;
; -5.938 ; T65:CPU|DL[3]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.135      ; 7.060      ;
; -5.929 ; T65:CPU|PC[3]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.128      ; 7.044      ;
; -5.915 ; T65:CPU|DL[2]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.135      ; 7.037      ;
; -5.893 ; T65:CPU|BusB[0]     ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.644      ;
; -5.887 ; T65:CPU|PC[1]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.158      ; 7.032      ;
; -5.884 ; T65:CPU|PC[3]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.128      ; 6.999      ;
; -5.877 ; T65:CPU|DL[4]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.080      ; 6.944      ;
; -5.876 ; T65:CPU|DL[1]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 7.005      ;
; -5.872 ; T65:CPU|P[0]        ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.271     ; 5.588      ;
; -5.872 ; T65:CPU|BusB[0]     ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.623      ;
; -5.870 ; T65:CPU|DL[1]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.999      ;
; -5.846 ; T65:CPU|DL[1]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.975      ;
; -5.835 ; T65:CPU|DL[0]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.964      ;
; -5.834 ; T65:CPU|PC[0]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.158      ; 6.979      ;
; -5.829 ; T65:CPU|DL[0]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.958      ;
; -5.815 ; T65:CPU|PC[3]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.044     ; 6.758      ;
; -5.806 ; T65:CPU|DL[3]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.935      ;
; -5.805 ; T65:CPU|DL[0]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.934      ;
; -5.801 ; T65:CPU|DL[1]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.930      ;
; -5.800 ; T65:CPU|DL[3]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.929      ;
; -5.783 ; T65:CPU|DL[2]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.912      ;
; -5.777 ; T65:CPU|DL[2]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.906      ;
; -5.777 ; T65:CPU|BusB[0]     ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.270     ; 5.494      ;
; -5.776 ; T65:CPU|DL[3]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.905      ;
; -5.764 ; T65:CPU|PC[2]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.158      ; 6.909      ;
; -5.760 ; T65:CPU|DL[0]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.889      ;
; -5.755 ; T65:CPU|PC[1]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.907      ;
; -5.753 ; T65:CPU|DL[2]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.882      ;
; -5.749 ; T65:CPU|PC[1]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.901      ;
; -5.745 ; T65:CPU|DL[4]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 6.819      ;
; -5.739 ; T65:CPU|DL[4]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 6.813      ;
; -5.739 ; T65:CPU|BusB[1]     ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.490      ;
; -5.732 ; T65:CPU|DL[1]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.030     ; 6.689      ;
; -5.731 ; T65:CPU|DL[3]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.860      ;
; -5.725 ; T65:CPU|PC[1]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.877      ;
; -5.719 ; T65:CPU|P[0]        ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.271     ; 5.435      ;
; -5.718 ; T65:CPU|BusB[1]     ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.469      ;
; -5.717 ; T65:CPU|ALU_Op_r[0] ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.233     ; 5.471      ;
; -5.715 ; T65:CPU|DL[4]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 6.789      ;
; -5.708 ; T65:CPU|DL[2]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.837      ;
; -5.702 ; T65:CPU|PC[0]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.854      ;
; -5.696 ; T65:CPU|PC[0]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.848      ;
; -5.691 ; T65:CPU|DL[0]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.030     ; 6.648      ;
; -5.686 ; T65:CPU|P[0]        ; T65:CPU|S[5]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.237     ; 5.436      ;
; -5.683 ; T65:CPU|P[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.051     ; 6.619      ;
; -5.680 ; T65:CPU|PC[1]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.832      ;
; -5.672 ; T65:CPU|PC[0]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.824      ;
; -5.671 ; T65:CPU|ALU_Op_r[0] ; T65:CPU|DL[4]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.219     ; 5.439      ;
; -5.670 ; T65:CPU|DL[4]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.087      ; 6.744      ;
; -5.662 ; T65:CPU|DL[3]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.030     ; 6.619      ;
; -5.650 ; T65:CPU|ALU_Op_r[0] ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.233     ; 5.404      ;
; -5.647 ; T65:CPU|IR[2]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.114      ; 6.748      ;
; -5.642 ; T65:CPU|IR[1]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.114      ; 6.743      ;
; -5.639 ; T65:CPU|DL[2]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.030     ; 6.596      ;
; -5.635 ; T65:CPU|MCycle[1]   ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.099      ; 6.721      ;
; -5.632 ; T65:CPU|PC[2]       ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.784      ;
; -5.630 ; T65:CPU|PC[3]       ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.128      ; 6.745      ;
; -5.627 ; T65:CPU|PC[0]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.779      ;
; -5.626 ; T65:CPU|PC[2]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.778      ;
; -5.624 ; T65:CPU|BusB[3]     ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.375      ;
; -5.624 ; T65:CPU|BusB[0]     ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.270     ; 5.341      ;
; -5.623 ; T65:CPU|BusA_r[0]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.233     ; 5.377      ;
; -5.623 ; T65:CPU|BusB[1]     ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.270     ; 5.340      ;
; -5.622 ; T65:CPU|ALU_Op_r[0] ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.267     ; 5.342      ;
; -5.621 ; T65:CPU|P[0]        ; T65:CPU|DL[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.271     ; 5.337      ;
; -5.611 ; T65:CPU|PC[1]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 6.591      ;
; -5.603 ; T65:CPU|BusB[3]     ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.354      ;
; -5.602 ; T65:CPU|PC[2]       ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.754      ;
; -5.602 ; T65:CPU|BusA_r[0]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.233     ; 5.356      ;
; -5.601 ; T65:CPU|DL[4]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.085     ; 6.503      ;
; -5.591 ; T65:CPU|BusB[2]     ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.342      ;
; -5.591 ; T65:CPU|BusB[0]     ; T65:CPU|S[5]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.342      ;
; -5.588 ; T65:CPU|BusB[0]     ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.050     ; 6.525      ;
; -5.582 ; T65:CPU|BusA_r[1]   ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.233     ; 5.336      ;
; -5.577 ; T65:CPU|MCycle[0]   ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.099      ; 6.663      ;
; -5.570 ; T65:CPU|PC[3]       ; T65:CPU|AD[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.182     ; 6.375      ;
; -5.570 ; T65:CPU|IR[3]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.114      ; 6.671      ;
; -5.570 ; T65:CPU|BusB[2]     ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.236     ; 5.321      ;
; -5.561 ; T65:CPU|BusA_r[1]   ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.233     ; 5.315      ;
; -5.558 ; T65:CPU|PC[0]       ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 6.538      ;
; -5.557 ; T65:CPU|PC[2]       ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.165      ; 6.709      ;
; -5.547 ; T65:CPU|DL[1]       ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.142      ; 6.676      ;
; -5.542 ; T65:CPU|PC[3]       ; T65:CPU|PC[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 6.503      ;
; -5.541 ; T65:CPU|IR[0]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.114      ; 6.642      ;
; -5.535 ; T65:CPU|PC[3]       ; T65:CPU|AD[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.182     ; 6.340      ;
; -5.533 ; T65:CPU|IR[2]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.641      ;
; -5.528 ; T65:CPU|IR[1]       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 6.636      ;
; -5.526 ; T65:CPU|BusB[0]     ; T65:CPU|DL[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.270     ; 5.243      ;
; -5.524 ; T65:CPU|PC[4]       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.158      ; 6.669      ;
; -5.521 ; T65:CPU|MCycle[1]   ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.106      ; 6.614      ;
; -5.510 ; T65:CPU|PC[14]      ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.108      ; 6.605      ;
; -5.508 ; T65:CPU|BusB[3]     ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.270     ; 5.225      ;
; -5.507 ; T65:CPU|BusA_r[0]   ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.267     ; 5.227      ;
+--------+---------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.266 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.411      ;
; -5.265 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.412      ;
; -5.238 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.385      ;
; -5.236 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.381      ;
; -5.235 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.382      ;
; -5.208 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.355      ;
; -5.184 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.329      ;
; -5.183 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.330      ;
; -5.164 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.315      ;
; -5.162 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.307      ;
; -5.161 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.308      ;
; -5.156 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.303      ;
; -5.150 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.301      ;
; -5.148 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.293      ;
; -5.147 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.293      ;
; -5.147 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.294      ;
; -5.137 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.287      ;
; -5.135 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.135      ; 6.279      ;
; -5.134 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.281      ;
; -5.133 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.279      ;
; -5.121 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.135      ; 6.265      ;
; -5.120 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.267      ;
; -5.120 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.265      ;
; -5.108 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.251      ;
; -5.096 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 6.225      ;
; -5.095 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.226      ;
; -5.091 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.241      ;
; -5.081 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.232      ;
; -5.074 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.219      ;
; -5.068 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.199      ;
; -5.068 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 6.197      ;
; -5.067 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.198      ;
; -5.064 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.210      ;
; -5.062 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.205      ;
; -5.060 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.205      ;
; -5.059 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.206      ;
; -5.052 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.135      ; 6.196      ;
; -5.047 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 6.176      ;
; -5.046 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.198      ;
; -5.046 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.177      ;
; -5.040 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.171      ;
; -5.032 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.179      ;
; -5.029 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.172      ;
; -5.019 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.150      ;
; -5.016 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.168      ;
; -5.012 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.157      ;
; -5.012 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.129      ; 6.150      ;
; -5.011 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.158      ;
; -5.010 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.160      ;
; -5.010 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.153      ;
; -5.005 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.155      ;
; -5.005 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 6.134      ;
; -5.004 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.135      ;
; -5.000 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.136      ;
; -4.993 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.138      ;
; -4.993 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.129      ; 6.131      ;
; -4.988 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.133      ;
; -4.984 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.131      ;
; -4.983 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.128      ;
; -4.982 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.129      ;
; -4.981 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.124      ;
; -4.981 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.117      ;
; -4.977 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.108      ;
; -4.976 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.119      ;
; -4.964 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.116      ;
; -4.955 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.102      ;
; -4.945 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.088      ;
; -4.944 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.090      ;
; -4.942 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.094      ;
; -4.930 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.076      ;
; -4.930 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 6.059      ;
; -4.929 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.072      ;
; -4.929 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.060      ;
; -4.928 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.078      ;
; -4.928 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.129      ; 6.066      ;
; -4.928 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.080      ;
; -4.926 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.076      ;
; -4.917 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.062      ;
; -4.916 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.052      ;
; -4.912 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.129      ; 6.050      ;
; -4.911 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.056      ;
; -4.909 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.054      ;
; -4.902 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.033      ;
; -4.900 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.036      ;
; -4.899 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.042      ;
; -4.897 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.040      ;
; -4.876 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.012      ;
; -4.871 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.016      ;
; -4.864 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.007      ;
; -4.861 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.007      ;
; -4.848 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 5.984      ;
; -4.847 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.129      ; 5.985      ;
; -4.840 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 5.992      ;
; -4.835 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 5.971      ;
; -4.827 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 5.963      ;
; -4.819 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 5.948      ;
; -4.818 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 5.949      ;
; -4.817 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 5.962      ;
; -4.816 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 5.963      ;
; -4.809 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.129      ; 5.947      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 0.945      ;
; 0.042 ; T65:CPU|PC[14]                         ; bufferedUART:UART|controlReg[6]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.741      ; 1.867      ;
; 0.061 ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 0.966      ;
; 0.072 ; T65:CPU|MCycle[1]                      ; T65:CPU|X[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.241      ; 1.397      ;
; 0.073 ; T65:CPU|PC[14]                         ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.741      ; 1.898      ;
; 0.074 ; bufferedUART:UART|rxBuffer~16          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.011      ; 0.699      ;
; 0.088 ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.011      ; 0.713      ;
; 0.090 ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.011      ; 0.715      ;
; 0.093 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.304      ; 1.011      ;
; 0.095 ; SBCTextDisplayRGB:VDU|kbBuffer~34      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.000      ;
; 0.100 ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.004      ;
; 0.111 ; SBCTextDisplayRGB:VDU|kbBuffer~27      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.016      ;
; 0.117 ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.022      ;
; 0.120 ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.011      ; 0.745      ;
; 0.129 ; SBCTextDisplayRGB:VDU|kbBuffer~40      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.034      ;
; 0.131 ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.035      ;
; 0.131 ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.035      ;
; 0.135 ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.011      ; 0.760      ;
; 0.142 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.173      ; 1.429      ;
; 0.143 ; SBCTextDisplayRGB:VDU|kbInPointer[1]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.046      ;
; 0.144 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.282      ; 1.040      ;
; 0.144 ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.049      ;
; 0.145 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.048      ;
; 0.146 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.049      ;
; 0.147 ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.011      ; 0.772      ;
; 0.148 ; SBCTextDisplayRGB:VDU|kbBuffer~39      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.053      ;
; 0.148 ; SBCTextDisplayRGB:VDU|kbBuffer~62      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.052      ;
; 0.149 ; SBCTextDisplayRGB:VDU|kbBuffer~20      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.054      ;
; 0.154 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.004      ; 0.772      ;
; 0.155 ; SBCTextDisplayRGB:VDU|kbBuffer~46      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.060      ;
; 0.158 ; SBCTextDisplayRGB:VDU|kbBuffer~64      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.061      ;
; 0.159 ; SBCTextDisplayRGB:VDU|kbBuffer~24      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.064      ;
; 0.162 ; SBCTextDisplayRGB:VDU|kbBuffer~23      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.067      ;
; 0.165 ; SBCTextDisplayRGB:VDU|kbBuffer~53      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.068      ;
; 0.166 ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.069      ;
; 0.167 ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.071      ;
; 0.169 ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.073      ;
; 0.170 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.074      ;
; 0.171 ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.076      ;
; 0.172 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.288      ; 1.074      ;
; 0.172 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.288      ; 1.074      ;
; 0.172 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.288      ; 1.074      ;
; 0.174 ; T65:CPU|MCycle[1]                      ; T65:CPU|Y[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.236      ; 1.494      ;
; 0.176 ; T65:CPU|PC[14]                         ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.567      ; 1.827      ;
; 0.178 ; T65:CPU|PC[9]                          ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.894      ; 2.156      ;
; 0.179 ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.292      ; 1.085      ;
; 0.184 ; SBCTextDisplayRGB:VDU|kbBuffer~38      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.089      ;
; 0.186 ; T65:CPU|BAL[8]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|kbBuffer~49      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.292      ; 1.092      ;
; 0.187 ; T65:CPU|P[1]                           ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbBuffer~54      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.090      ;
; 0.188 ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbBuffer~31      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.093      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.091      ;
; 0.191 ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.096      ;
; 0.193 ; SBCTextDisplayRGB:VDU|kbBuffer~57      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.288      ; 1.095      ;
; 0.198 ; SBCTextDisplayRGB:VDU|kbBuffer~37      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.103      ;
; 0.199 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[5]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.992      ; 1.795      ;
; 0.201 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.992      ; 1.797      ;
; 0.201 ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.105      ;
; 0.202 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[3]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.992      ; 1.798      ;
; 0.202 ; SBCTextDisplayRGB:VDU|kbBuffer~47      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.291      ; 1.107      ;
; 0.203 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.992      ; 1.799      ;
; 0.204 ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.107      ;
; 0.205 ; T65:CPU|Set_Addr_To_r[0]               ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.703      ; 1.512      ;
; 0.205 ; SBCTextDisplayRGB:VDU|kbBuffer~56      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.109      ;
; 0.205 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.108      ;
; 0.206 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.109      ;
; 0.206 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.109      ;
; 0.206 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.109      ;
; 0.206 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.289      ; 1.109      ;
; 0.208 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.314      ;
; 0.208 ; SBCTextDisplayRGB:VDU|kbBuffer~33      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.112      ;
; 0.210 ; T65:CPU|MCycle[1]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.241      ; 1.535      ;
; 0.210 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.304      ; 1.128      ;
; 0.211 ; T65:CPU|PC[15]                         ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.567      ; 1.862      ;
; 0.213 ; SBCTextDisplayRGB:VDU|kbBuffer~55      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.117      ;
; 0.215 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.998      ; 1.817      ;
; 0.215 ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.998      ; 1.817      ;
; 0.217 ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.121      ;
; 0.221 ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.290      ; 1.125      ;
; 0.222 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.014      ; 1.350      ;
; 0.222 ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.292      ; 1.128      ;
; 0.224 ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.117      ; 0.955      ;
; 0.226 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.252      ; 1.562      ;
; 0.226 ; bufferedUART:UART|rxInPointer[3]       ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.010      ; 0.850      ;
; 0.227 ; SBCTextDisplayRGB:VDU|kbBuffer~41      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.292      ; 1.133      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                               ;
+-------+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.118 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3      ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.178      ; 0.380      ;
; 0.160 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]     ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.484      ;
; 0.165 ; w_cpuClk                                    ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a7~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.446      ; 1.850      ;
; 0.168 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]     ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.492      ;
; 0.171 ; SBCTextDisplayRGB:VDU|dispCharWRData[4]     ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.495      ;
; 0.179 ; bufferedUART:UART|txBitCount[1]             ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bufferedUART:UART|txBitCount[0]             ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bufferedUART:UART|txBitCount[3]             ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|paramCount[0]         ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|dispState.dispWrite   ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|param4[0]             ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|param1[0]             ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|ps2Ctrl               ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|n_kbWR                ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]        ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered        ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2DataOut            ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbWRParity            ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkOut             ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]          ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]          ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[2]        ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[1]        ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Shift              ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|pixelCount[1]         ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|hActive               ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|vActive               ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[3]             ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[2]             ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[1]             ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Toggle_On_FN_Key:FNKey2Toggle|loopback      ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispByteSent          ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispState.idle        ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[4]         ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[1]         ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[2]         ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]        ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.314      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]        ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; bufferedUART:UART|txBuffer[7]               ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|cursorVert[2]         ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|cursorVert[3]         ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|dispWR                ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[3]       ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[2]       ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[0]       ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[1]       ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|param2[0]             ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|param3[0]             ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|txByteSent                ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|txBitCount[2]             ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxdFiltered               ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|attInverse            ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|ps2Scroll             ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|ps2Num                ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|ps2Caps               ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; SBCTextDisplayRGB:VDU|kbInPointer[0]        ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; bufferedUART:UART|rxBitCount[0]             ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; w_serialClkCount[1]                         ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; bufferedUART:UART|txBuffer[7]               ; bufferedUART:UART|txBuffer[6]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.315      ;
; 0.201 ; Toggle_On_FN_Key:FNKey1Toggle|loopback      ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; bufferedUART:UART|rxBitCount[0]             ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; bufferedUART:UART|rxCurrentByteBuffer[4]    ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.329      ;
; 0.202 ; bufferedUART:UART|rxCurrentByteBuffer[2]    ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.329      ;
; 0.202 ; bufferedUART:UART|rxBitCount[0]             ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; bufferedUART:UART|rxInPointer[2]            ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.218      ; 0.525      ;
; 0.205 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[2]      ; SBCTextDisplayRGB:VDU|ps2WriteByte[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.325      ;
; 0.214 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]    ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.334      ;
; 0.226 ; bufferedUART:UART|rxState.dataBit           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.346      ;
; 0.231 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]        ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.358      ;
; 0.243 ; Toggle_On_FN_Key:FNKey2Toggle|loopback      ; w_serialClkCount[14]                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.363      ;
; 0.245 ; Toggle_On_FN_Key:FNKey2Toggle|loopback      ; w_serialClkCount[4]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.365      ;
; 0.246 ; bufferedUART:UART|txState.stopBit           ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.374      ;
; 0.254 ; bufferedUART:UART|txBuffer[1]               ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.373      ;
; 0.256 ; bufferedUART:UART|txBuffer[2]               ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.375      ;
; 0.256 ; bufferedUART:UART|txBuffer[3]               ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.375      ;
; 0.256 ; bufferedUART:UART|txBuffer[4]               ; bufferedUART:UART|txBuffer[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.375      ;
; 0.256 ; bufferedUART:UART|txBuffer[6]               ; bufferedUART:UART|txBuffer[5]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.375      ;
; 0.257 ; bufferedUART:UART|rxState.stopBit           ; bufferedUART:UART|rxState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; bufferedUART:UART|txClockCount[5]           ; bufferedUART:UART|txClockCount[5]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.045      ; 0.387      ;
; 0.262 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]    ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.382      ;
; 0.270 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1      ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.389      ;
; 0.271 ; w_cpuClkCt[5]                               ; w_cpuClkCt[5]                                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; SBCTextDisplayRGB:VDU|dispState.clearChar   ; SBCTextDisplayRGB:VDU|dispState.clearC2                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.390      ;
; 0.276 ; SBCTextDisplayRGB:VDU|charHoriz[6]          ; SBCTextDisplayRGB:VDU|charHoriz[6]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; SBCTextDisplayRGB:VDU|dispState.del2        ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; bufferedUART:UART|rxCurrentByteBuffer[6]    ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.403      ;
; 0.276 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2      ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered        ; SBCTextDisplayRGB:VDU|ps2PrevClk                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.403      ;
; 0.278 ; bufferedUART:UART|rxCurrentByteBuffer[7]    ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.405      ;
; 0.278 ; SBCTextDisplayRGB:VDU|cursorHoriz[2]        ; SBCTextDisplayRGB:VDU|savedCursorHoriz[2]                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2      ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279 ; SBCTextDisplayRGB:VDU|cursorHoriz[1]        ; SBCTextDisplayRGB:VDU|savedCursorHoriz[1]                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; SBCTextDisplayRGB:VDU|cursorHoriz[0]        ; SBCTextDisplayRGB:VDU|savedCursorHoriz[0]                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; SBCTextDisplayRGB:VDU|dispState.clearLine   ; SBCTextDisplayRGB:VDU|dispState.clearL2                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; SBCTextDisplayRGB:VDU|dispState.ins2        ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; bufferedUART:UART|rxInPointer[5]            ; bufferedUART:UART|rxInPointer[5]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.401      ;
; 0.282 ; SBCTextDisplayRGB:VDU|cursorHoriz[6]        ; SBCTextDisplayRGB:VDU|savedCursorHoriz[6]                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; SBCTextDisplayRGB:VDU|dispState.clearScreen ; SBCTextDisplayRGB:VDU|dispState.clearS2                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; SBCTextDisplayRGB:VDU|ps2Byte[5]            ; SBCTextDisplayRGB:VDU|ps2Byte[4]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.402      ;
; 0.283 ; SBCTextDisplayRGB:VDU|ps2Byte[4]            ; SBCTextDisplayRGB:VDU|ps2Byte[3]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.403      ;
+-------+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.016 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.042     ; 0.961      ;
; 0.051  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.901      ;
; 0.051  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.901      ;
; 0.135  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.816      ;
; 0.135  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.816      ;
; 0.135  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.816      ;
; 0.135  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.816      ;
; 0.135  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.816      ;
; 0.153  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 0.990      ;
; 0.153  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 0.990      ;
; 0.153  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 0.990      ;
; 0.153  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 0.990      ;
; 0.153  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 0.990      ;
; 0.153  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 0.990      ;
; 0.171  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 0.960      ;
; 0.171  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 0.960      ;
; 0.171  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 0.960      ;
; 0.184  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.157      ; 0.960      ;
; 0.184  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.157      ; 0.960      ;
; 0.184  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.157      ; 0.960      ;
; 0.278  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.673      ;
; 0.278  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.673      ;
; 0.330  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.809      ;
; 0.330  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.809      ;
; 0.330  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.809      ;
; 0.330  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.809      ;
; 0.330  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.809      ;
; 0.330  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.809      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.077 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.836      ; 1.236      ;
; 0.077 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.836      ; 1.236      ;
; 0.077 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.836      ; 1.236      ;
; 0.107 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.835      ; 1.205      ;
; 0.107 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.835      ; 1.205      ;
; 0.107 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.835      ; 1.205      ;
; 0.310 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.121      ; 1.288      ;
; 0.310 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.121      ; 1.288      ;
; 0.310 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.121      ; 1.288      ;
; 0.356 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.840      ; 0.961      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.209 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.295      ; 1.118      ;
; 0.209 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.295      ; 1.118      ;
; 0.209 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.295      ; 1.118      ;
; 0.225 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.004      ; 0.843      ;
; 0.435 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.999      ; 1.048      ;
; 0.435 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.999      ; 1.048      ;
; 0.435 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.999      ; 1.048      ;
; 0.454 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.000      ; 1.068      ;
; 0.454 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.000      ; 1.068      ;
; 0.454 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.000      ; 1.068      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.714      ;
; 0.398 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.714      ;
; 0.398 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.714      ;
; 0.398 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.714      ;
; 0.398 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.714      ;
; 0.398 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.714      ;
; 0.491 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.611      ;
; 0.491 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.611      ;
; 0.508 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.849      ;
; 0.508 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.849      ;
; 0.508 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.849      ;
; 0.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.244      ; 0.849      ;
; 0.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.244      ; 0.849      ;
; 0.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.244      ; 0.849      ;
; 0.526 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.867      ;
; 0.526 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.867      ;
; 0.526 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.867      ;
; 0.526 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.867      ;
; 0.526 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.867      ;
; 0.526 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.257      ; 0.867      ;
; 0.598 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.718      ;
; 0.684 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.804      ;
; 0.684 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.804      ;
; 0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.030      ; 0.843      ;
; 0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.030      ; 0.843      ;
; 0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.030      ; 0.843      ;
; 0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.030      ; 0.843      ;
; 0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.030      ; 0.843      ;
; 0.729 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.030      ; 0.843      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -15.155   ; -0.258 ; -1.202   ; 0.043   ; -3.201              ;
;  i_clk_50        ; -13.492   ; 0.118  ; -1.202   ; 0.398   ; -3.201              ;
;  w_cpuClk        ; -15.155   ; -0.258 ; -0.380   ; 0.043   ; -3.201              ;
; Design-wide TNS  ; -4881.429 ; -1.092 ; -28.554  ; 0.0     ; -1453.677           ;
;  i_clk_50        ; -3258.612 ; 0.000  ; -26.511  ; 0.000   ; -1188.442           ;
;  w_cpuClk        ; -1622.817 ; -1.092 ; -2.079   ; 0.000   ; -265.235            ;
+------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sramData[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_sRamCS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Clk               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_reset               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_clk_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_cts                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_rxd                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0323 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0323 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0413 V           ; 0.178 V                              ; 0.078 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0413 V          ; 0.178 V                             ; 0.078 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 18002857 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 27052    ; 106      ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1738     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 424428   ; 216      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 18002857 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 27052    ; 106      ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1738     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 424428   ; 216      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 361   ; 361  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 338   ; 338  ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; i_clk_50 ; i_clk_50 ; Base ; Constrained ;
; w_cpuClk ; w_cpuClk ; Base ; Constrained ;
+----------+----------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; io_ps2Clk       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamCS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamOE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamWE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; io_ps2Clk       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamCS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamOE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamWE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat May 01 14:11:59 2021
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.155           -1622.817 w_cpuClk 
    Info (332119):   -13.492           -3258.612 i_clk_50 
Info (332146): Worst-case hold slack is -0.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.249              -0.984 w_cpuClk 
    Info (332119):     0.291               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.202             -26.511 i_clk_50 
    Info (332119):    -0.373              -2.043 w_cpuClk 
Info (332146): Worst-case removal slack is 0.070
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.070               0.000 w_cpuClk 
    Info (332119):     0.923               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1188.442 i_clk_50 
    Info (332119):    -3.201            -264.913 w_cpuClk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.138           -1520.286 w_cpuClk 
    Info (332119):   -12.362           -3028.555 i_clk_50 
Info (332146): Worst-case hold slack is -0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.258              -1.092 w_cpuClk 
    Info (332119):     0.247               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.018             -21.120 i_clk_50 
    Info (332119):    -0.380              -2.079 w_cpuClk 
Info (332146): Worst-case removal slack is 0.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.043               0.000 w_cpuClk 
    Info (332119):     0.840               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1188.442 i_clk_50 
    Info (332119):    -3.201            -265.235 w_cpuClk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.091            -621.215 w_cpuClk 
    Info (332119):    -5.266           -1075.955 i_clk_50 
Info (332146): Worst-case hold slack is 0.040
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.040               0.000 w_cpuClk 
    Info (332119):     0.118               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -0.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.016              -0.096 i_clk_50 
    Info (332119):     0.077               0.000 w_cpuClk 
Info (332146): Worst-case removal slack is 0.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.209               0.000 w_cpuClk 
    Info (332119):     0.398               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -804.203 i_clk_50 
    Info (332119):    -1.000            -177.000 w_cpuClk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4807 megabytes
    Info: Processing ended: Sat May 01 14:12:04 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


