# Arquitectura de Computadoras - TPs Integrados

ğŸ¯ **Repositorio de Trabajos PrÃ¡cticos de Arquitectura de Computadoras**

Este repositorio contiene una serie de 3 trabajos prÃ¡cticos integrados que construyen progresivamente un sistema completo desde componentes bÃ¡sicos hasta un procesador RISC-V funcional.

## ğŸš€ DescripciÃ³n General

### Estructura Progresiva
1. **TP1 - ALU**: Unidad AritmÃ©tico-LÃ³gica con operaciones bÃ¡sicas
2. **TP2 - UART**: ComunicaciÃ³n serie + IntegraciÃ³n con ALU
3. **TP3 - CPU RISC-V**: Procesador completo + ALU + UART

### TecnologÃ­as
- **HDL**: Verilog
- **SimulaciÃ³n**: ModelSim/Vivado/Icarus Verilog
- **FPGA**: Compatible con Xilinx/Intel/Lattice
- **ISA**: RISC-V RV32I

## ğŸ“ Estructura del Repositorio

```
â”œâ”€â”€ TP1-ALU/           # Unidad AritmÃ©tico-LÃ³gica
â”œâ”€â”€ TP2-UART/          # ComunicaciÃ³n Serie + ALU
â”œâ”€â”€ TP3-CPU-RISCV/     # Procesador RISC-V Completo
â”œâ”€â”€ docs/              # DocumentaciÃ³n detallada
â”œâ”€â”€ common/            # Componentes compartidos
â””â”€â”€ scripts/           # Scripts de automatizaciÃ³n
```

## ğŸ¯ Objetivos de Aprendizaje

- **DiseÃ±o Digital**: ImplementaciÃ³n de circuitos digitales complejos
- **HDL**: ProgramaciÃ³n en Verilog/SystemVerilog
- **Arquitectura**: ComprensiÃ³n de arquitecturas de procesadores
- **ComunicaciÃ³n**: Protocolos de comunicaciÃ³n serie
- **IntegraciÃ³n**: Desarrollo modular e integraciÃ³n de sistemas
- **RISC-V**: ImplementaciÃ³n de arquitectura RISC-V

## ğŸ Quick Start

### Prerrequisitos
```bash
# Herramientas necesarias
- Git
- Simulador Verilog (ModelSim, Vivado, Icarus)
- Editor de texto/IDE
- FPGA toolkit (opcional, para sÃ­ntesis)
```

### Clonar el repositorio
```bash
git clone https://github.com/tu-usuario/arquitectura-computadoras.git
cd arquitectura-computadoras
```

### Ejecutar simulaciones
```bash
# TP1 - ALU
cd TP1-ALU
./scripts/simulate.sh

# TP2 - UART + ALU
cd ../TP2-UART  
./scripts/simulate.sh

# TP3 - CPU completo
cd ../TP3-CPU-RISCV
./scripts/simulate.sh
```

## ğŸ“‹ Estado del Proyecto

### TP1 - ALU âœ…
- [x] Operaciones aritmÃ©ticas (ADD, SUB, MUL, DIV)
- [x] Operaciones lÃ³gicas (AND, OR, XOR, NOT)
- [x] Operaciones de desplazamiento (SLL, SRL, SRA)
- [x] Operaciones de comparaciÃ³n (EQ, LT, GT)
- [x] Testbench completo
- [x] DocumentaciÃ³n

### TP2 - UART ğŸš§
- [ ] MÃ³dulo UART TX
- [ ] MÃ³dulo UART RX  
- [ ] IntegraciÃ³n con ALU
- [ ] Protocolo de comunicaciÃ³n
- [ ] Testing

### TP3 - CPU RISC-V ğŸ“‹
- [ ] Datapath design
- [ ] Control Unit
- [ ] Instruction Memory
- [ ] Register File
- [ ] IntegraciÃ³n completa
- [ ] Programas de prueba

## ğŸ”§ Desarrollo

### Estructura de Branches
- `main`: CÃ³digo estable y funcional
- `tp1-dev`: Desarrollo TP1
- `tp2-dev`: Desarrollo TP2  
- `tp3-dev`: Desarrollo TP3
- `feature/nombre`: Features especÃ­ficas

### Convenciones de Commits
```
[TP1] Add ALU basic operations
[TP2] Integrate UART with ALU module  
[TP3] Implement RISC-V instruction fetch
```

### Testing
Cada TP incluye:
- Testbenches unitarios
- Testbenches de integraciÃ³n
- Scripts de automatizaciÃ³n
- Reportes de coverage

## ğŸ“š DocumentaciÃ³n

- [ğŸ“– TP1 - ALU Documentation](./docs/TP1-ALU.md)
- [ğŸ“– TP2 - UART Documentation](./docs/TP2-UART.md)
- [ğŸ“– TP3 - CPU Documentation](./docs/TP3-CPU-RISCV.md)

## ğŸ“ Recursos de Aprendizaje

### RISC-V
- [RISC-V Instruction Set Manual](https://riscv.org/specifications/)
- [RISC-V Assembly Programming](https://github.com/riscv/riscv-asm-manual)

### Verilog
- [Verilog Tutorial - ASIC World](https://www.asic-world.com/verilog/index.html)
- [Verilog by Example](https://www.doulos.com/knowhow/verilog/)

### UART
- [UART Protocol Guide](https://www.analog.com/en/analog-dialogue/articles/uart-a-hardware-communication-protocol.html)

## ğŸ‘¥ ContribuciÃ³n

1. Fork del repositorio
2. Crear branch para feature: `git checkout -b feature/nueva-caracteristica`
3. Commit cambios: `git commit -am 'Add nueva caracteristica'`
4. Push al branch: `git push origin feature/nueva-caracteristica`
5. Crear Pull Request

## ğŸ“„ Licencia

Este proyecto estÃ¡ bajo la licencia MIT - ver el archivo [LICENSE](LICENSE) para detalles.

## ğŸ“ Contacto

- **Estudiantes**: [Ezequiel Matias Landaeta,David Aguero]
- **Email**: ezequiel.landaeta@unc.edu.ar,david.aguero@unc.edu.ar
- **Universidad**: [Universidad Nacional de CÃ³rdoba]
- **Materia**: Arquitectura de Computadoras

---

*Desarrollado como parte del curso de Arquitectura de Computadoras*