lsl r0, r1, r0 
bic r2, r0, #13 
eor r0, r2, r3 
add r1, r0, r0 
mvn r2, r1 
mvn r0, r2 
