VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {dlx}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {Operating Condition} {typical}
  {PVT Mode} {max}
  {Tree Type} {balanced}
  {Process} {1.000}
  {Voltage} {1.100}
  {Temperature} {25.000}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 fF}
  {resistance unit} {1.000 MOhm}
  {TOOL} {v17.11-s080_1 ((64bit) 08/04/2017 11:13 (Linux 2.6.18-194.el5))}
  {DATE} {September 21, 2021}
END_BANNER
PATH 1
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/U2} {GN}
  ENDPT {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.268}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.768}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.768}
    {=} {Slack Time} {0.000}
  END_SLK_CLC
  SLK 0.000
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.000} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.000} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.000} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.000} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.091} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.091} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.136} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.136} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.167} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.167} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.222} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.222} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.271} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.272} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.327} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.328} {0.328} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.351} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.351} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.392} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.392} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.426} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.426} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.448} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.448} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.472} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.472} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.494} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.494} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.516} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.516} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.524} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.524} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.556} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.556} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.627} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.629} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.732} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.734} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.034} {0.000} {0.008} {} {0.768} {0.768} {} {1} {(34.33, 53.52) (33.97, 53.89)} 
    NET {} {} {} {} {} {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/n3} {} {0.000} {0.000} {0.008} {1.013} {0.768} {0.768} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.500} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.500} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1
PATH 2
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_30/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_30/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.883}
    {=} {Slack Time} {0.071}
  END_SLK_CLC
  SLK 0.071
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.071} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.071} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.071} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.071} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.161} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.162} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.207} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.207} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.238} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.238} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.293} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.293} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.342} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.342} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.398} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.398} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.421} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.421} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.463} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.463} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.496} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.496} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.518} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.518} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.543} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.543} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.565} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.565} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.587} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.587} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.595} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.595} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.627} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.627} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.697} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.699} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.802} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.805} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.910} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.918} {} {} {} 
    INST {U2423} {C2} {^} {ZN} {v} {} {OAI211_X1} {0.036} {0.000} {0.024} {} {0.883} {0.953} {} {1} {(23.31, 19.91) (23.12, 20.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_30/n5} {} {0.000} {0.000} {0.024} {1.419} {0.883} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.071} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.071} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.071} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.071} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 2
PATH 3
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_30/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_30/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.046}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.954}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.882}
    {=} {Slack Time} {0.072}
  END_SLK_CLC
  SLK 0.072
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.072} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.072} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.072} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.072} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.162} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.163} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.207} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.208} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.238} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.238} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.294} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.294} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.343} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.343} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.399} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.399} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.422} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.422} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.464} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.464} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.497} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.497} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.519} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.519} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.544} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.544} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.566} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.566} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.587} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.588} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.595} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.596} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.627} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.628} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.698} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.700} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.803} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.806} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.911} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.919} {} {} {} 
    INST {U2422} {C2} {^} {ZN} {v} {} {OAI211_X1} {0.035} {0.000} {0.024} {} {0.882} {0.954} {} {1} {(21.53, 19.91) (21.72, 20.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_30/n5} {} {0.000} {0.000} {0.024} {1.286} {0.882} {0.954} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.072} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.072} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.072} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.072} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 3
PATH 4
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_0/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_0/Q_reg} {D} {DFF_X2} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.884}
    {=} {Slack Time} {0.074}
  END_SLK_CLC
  SLK 0.074
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.074} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.074} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.203} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.001} {0.000} {0.060} {25.538} {0.130} {0.204} {} {} {} 
    INST {FE_OFC1_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.033} {0.000} {0.009} {} {0.163} {0.237} {} {1} {(35.97, 90.97) (36.33, 90.63)} 
    NET {} {} {} {} {} {FE_OFN1_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.009} {2.044} {0.163} {0.237} {} {} {} 
    INST {U3264} {S} {^} {Z} {v} {} {MUX2_X1} {0.093} {0.000} {0.028} {} {0.256} {0.330} {} {7} {(35.85, 90.97) (34.73, 90.63)} 
    NET {} {} {} {} {} {n2726} {} {0.002} {0.000} {0.028} {20.065} {0.257} {0.331} {} {} {} 
    INST {U3005} {B} {v} {ZN} {^} {} {XNOR2_X1} {0.066} {0.000} {0.043} {} {0.323} {0.397} {} {4} {(9.09, 74.48) (9.37, 74.62)} 
    NET {} {} {} {} {} {n1988} {} {0.000} {0.000} {0.043} {7.126} {0.324} {0.398} {} {} {} 
    INST {U2066} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.029} {0.000} {0.019} {} {0.353} {0.427} {} {3} {(10.64, 73.11) (10.51, 73.28)} 
    NET {} {} {} {} {} {n2024} {} {0.000} {0.000} {0.019} {5.089} {0.353} {0.427} {} {} {} 
    INST {U3006} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.376} {0.450} {} {2} {(13.30, 74.17) (13.17, 74.00)} 
    NET {} {} {} {} {} {n1943} {} {0.000} {0.000} {0.013} {3.473} {0.376} {0.450} {} {} {} 
    INST {U1991} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.394} {0.468} {} {2} {(15.02, 75.92) (14.88, 76.09)} 
    NET {} {} {} {} {} {n1520} {} {0.000} {0.000} {0.010} {4.010} {0.395} {0.469} {} {} {} 
    INST {U2001} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.031} {0.000} {0.022} {} {0.426} {0.500} {} {1} {(25.06, 75.92) (25.21, 76.16)} 
    NET {} {} {} {} {} {n1528} {} {0.000} {0.000} {0.022} {2.095} {0.426} {0.500} {} {} {} 
    INST {U2000} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.022} {0.000} {0.012} {} {0.448} {0.522} {} {2} {(26.79, 71.36) (26.92, 71.20)} 
    NET {} {} {} {} {} {n1527} {} {0.000} {0.000} {0.012} {4.110} {0.448} {0.522} {} {} {} 
    INST {U3045} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.056} {0.000} {0.044} {} {0.504} {0.578} {} {3} {(32.09, 67.52) (32.24, 67.75)} 
    NET {} {} {} {} {} {n2146} {} {0.000} {0.000} {0.044} {6.667} {0.504} {0.578} {} {} {} 
    INST {U3044} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.016} {} {0.528} {0.602} {} {2} {(32.88, 57.37) (32.74, 57.20)} 
    NET {} {} {} {} {} {n2585} {} {0.000} {0.000} {0.016} {3.275} {0.528} {0.602} {} {} {} 
    INST {U3043} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.034} {0.000} {0.022} {} {0.562} {0.636} {} {1} {(32.88, 54.56) (32.74, 54.33)} 
    NET {} {} {} {} {} {n1795} {} {0.000} {0.000} {0.022} {2.463} {0.562} {0.636} {} {} {} 
    INST {U3119} {A} {^} {ZN} {^} {} {XNOR2_X1} {0.047} {0.000} {0.028} {} {0.609} {0.683} {} {2} {(30.98, 54.43) (30.53, 55.02)} 
    NET {} {} {} {} {} {n2664} {} {0.000} {0.000} {0.028} {3.931} {0.609} {0.683} {} {} {} 
    INST {U3118} {A} {^} {ZN} {v} {} {INV_X1} {0.010} {0.000} {0.008} {} {0.619} {0.693} {} {1} {(29.96, 54.56) (29.79, 54.19)} 
    NET {} {} {} {} {} {n1794} {} {0.000} {0.000} {0.008} {1.787} {0.619} {0.693} {} {} {} 
    INST {U3112} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.029} {0.000} {0.017} {} {0.647} {0.721} {} {1} {(29.01, 53.52) (28.82, 53.89)} 
    NET {} {} {} {} {} {n1785} {} {0.000} {0.000} {0.017} {1.983} {0.648} {0.722} {} {} {} 
    INST {U3111} {A2} {^} {ZN} {^} {} {AND4_X1} {0.063} {0.000} {0.016} {} {0.711} {0.785} {} {1} {(27.87, 45.12) (27.13, 45.49)} 
    NET {} {} {} {} {} {n2683} {} {0.000} {0.000} {0.016} {3.703} {0.711} {0.785} {} {} {} 
    INST {U3180} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.035} {0.000} {0.022} {} {0.746} {0.820} {} {2} {(21.34, 29.26) (21.14, 29.68)} 
    NET {} {} {} {} {} {n1928} {} {0.000} {0.000} {0.022} {3.322} {0.746} {0.820} {} {} {} 
    INST {U1871} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.038} {0.000} {0.024} {} {0.784} {0.858} {} {2} {(19.77, 31.12) (19.63, 31.36)} 
    NET {} {} {} {} {} {n1839} {} {0.000} {0.000} {0.024} {2.937} {0.784} {0.858} {} {} {} 
    INST {U3151} {A4} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.004} {0.033} {} {0.841} {0.915} {} {1} {(21.03, 31.22) (20.86, 30.80)} 
    NET {} {} {} {} {} {n2791} {} {0.001} {0.000} {0.033} {6.828} {0.841} {0.915} {} {} {} 
    INST {U3150} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.029} {0.000} {0.017} {} {0.870} {0.944} {} {2} {(23.37, 85.36) (23.50, 85.20)} 
    NET {} {} {} {} {} {n2768} {} {0.000} {0.000} {0.017} {3.448} {0.870} {0.944} {} {} {} 
    INST {U3090} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.014} {0.000} {0.008} {} {0.884} {0.958} {} {1} {(23.75, 87.11) (23.88, 87.28)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_0/n5} {} {0.000} {0.000} {0.008} {1.286} {0.884} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.074} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.074} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.074} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.074} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 4
PATH 5
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {D} {DFF_X2} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.884}
    {=} {Slack Time} {0.074}
  END_SLK_CLC
  SLK 0.074
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.074} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.074} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.203} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.001} {0.000} {0.060} {25.538} {0.130} {0.204} {} {} {} 
    INST {FE_OFC1_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.033} {0.000} {0.009} {} {0.163} {0.237} {} {1} {(35.97, 90.97) (36.33, 90.63)} 
    NET {} {} {} {} {} {FE_OFN1_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.009} {2.044} {0.163} {0.237} {} {} {} 
    INST {U3264} {S} {^} {Z} {v} {} {MUX2_X1} {0.093} {0.000} {0.028} {} {0.256} {0.330} {} {7} {(35.85, 90.97) (34.73, 90.63)} 
    NET {} {} {} {} {} {n2726} {} {0.002} {0.000} {0.028} {20.065} {0.257} {0.331} {} {} {} 
    INST {U3005} {B} {v} {ZN} {^} {} {XNOR2_X1} {0.066} {0.000} {0.043} {} {0.324} {0.398} {} {4} {(9.09, 74.48) (9.37, 74.62)} 
    NET {} {} {} {} {} {n1988} {} {0.000} {0.000} {0.043} {7.126} {0.324} {0.398} {} {} {} 
    INST {U2066} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.029} {0.000} {0.019} {} {0.353} {0.427} {} {3} {(10.64, 73.11) (10.51, 73.28)} 
    NET {} {} {} {} {} {n2024} {} {0.000} {0.000} {0.019} {5.089} {0.353} {0.427} {} {} {} 
    INST {U3006} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.376} {0.450} {} {2} {(13.30, 74.17) (13.17, 74.00)} 
    NET {} {} {} {} {} {n1943} {} {0.000} {0.000} {0.013} {3.473} {0.376} {0.450} {} {} {} 
    INST {U1991} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.394} {0.469} {} {2} {(15.02, 75.92) (14.88, 76.09)} 
    NET {} {} {} {} {} {n1520} {} {0.000} {0.000} {0.010} {4.010} {0.395} {0.469} {} {} {} 
    INST {U2001} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.031} {0.000} {0.022} {} {0.426} {0.500} {} {1} {(25.06, 75.92) (25.21, 76.16)} 
    NET {} {} {} {} {} {n1528} {} {0.000} {0.000} {0.022} {2.095} {0.426} {0.500} {} {} {} 
    INST {U2000} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.022} {0.000} {0.012} {} {0.448} {0.522} {} {2} {(26.79, 71.36) (26.92, 71.20)} 
    NET {} {} {} {} {} {n1527} {} {0.000} {0.000} {0.012} {4.110} {0.448} {0.522} {} {} {} 
    INST {U3045} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.056} {0.000} {0.044} {} {0.504} {0.578} {} {3} {(32.09, 67.52) (32.24, 67.75)} 
    NET {} {} {} {} {} {n2146} {} {0.000} {0.000} {0.044} {6.667} {0.504} {0.578} {} {} {} 
    INST {U3044} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.016} {} {0.528} {0.602} {} {2} {(32.88, 57.37) (32.74, 57.20)} 
    NET {} {} {} {} {} {n2585} {} {0.000} {0.000} {0.016} {3.275} {0.528} {0.602} {} {} {} 
    INST {U3043} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.034} {0.000} {0.022} {} {0.562} {0.636} {} {1} {(32.88, 54.56) (32.74, 54.33)} 
    NET {} {} {} {} {} {n1795} {} {0.000} {0.000} {0.022} {2.463} {0.562} {0.636} {} {} {} 
    INST {U3119} {A} {^} {ZN} {^} {} {XNOR2_X1} {0.047} {0.000} {0.028} {} {0.609} {0.683} {} {2} {(30.98, 54.43) (30.53, 55.02)} 
    NET {} {} {} {} {} {n2664} {} {0.000} {0.000} {0.028} {3.931} {0.609} {0.683} {} {} {} 
    INST {U3118} {A} {^} {ZN} {v} {} {INV_X1} {0.010} {0.000} {0.008} {} {0.619} {0.693} {} {1} {(29.96, 54.56) (29.79, 54.19)} 
    NET {} {} {} {} {} {n1794} {} {0.000} {0.000} {0.008} {1.787} {0.619} {0.693} {} {} {} 
    INST {U3112} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.029} {0.000} {0.017} {} {0.647} {0.722} {} {1} {(29.01, 53.52) (28.82, 53.89)} 
    NET {} {} {} {} {} {n1785} {} {0.000} {0.000} {0.017} {1.983} {0.648} {0.722} {} {} {} 
    INST {U3111} {A2} {^} {ZN} {^} {} {AND4_X1} {0.063} {0.000} {0.016} {} {0.711} {0.785} {} {1} {(27.87, 45.12) (27.13, 45.49)} 
    NET {} {} {} {} {} {n2683} {} {0.000} {0.000} {0.016} {3.703} {0.711} {0.785} {} {} {} 
    INST {U3180} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.035} {0.000} {0.022} {} {0.746} {0.820} {} {2} {(21.34, 29.26) (21.14, 29.68)} 
    NET {} {} {} {} {} {n1928} {} {0.000} {0.000} {0.022} {3.322} {0.746} {0.821} {} {} {} 
    INST {U1871} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.038} {0.000} {0.024} {} {0.784} {0.858} {} {2} {(19.77, 31.12) (19.63, 31.36)} 
    NET {} {} {} {} {} {n1839} {} {0.000} {0.000} {0.024} {2.937} {0.784} {0.858} {} {} {} 
    INST {U3151} {A4} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.004} {0.033} {} {0.841} {0.915} {} {1} {(21.03, 31.22) (20.86, 30.80)} 
    NET {} {} {} {} {} {n2791} {} {0.001} {0.000} {0.033} {6.828} {0.841} {0.915} {} {} {} 
    INST {U3150} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.029} {0.000} {0.017} {} {0.870} {0.945} {} {2} {(23.37, 85.36) (23.50, 85.20)} 
    NET {} {} {} {} {} {n2768} {} {0.000} {0.000} {0.017} {3.448} {0.870} {0.945} {} {} {} 
    INST {U3072} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.014} {0.000} {0.008} {} {0.884} {0.958} {} {1} {(22.80, 87.11) (22.93, 87.28)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n5} {} {0.000} {0.000} {0.008} {1.251} {0.884} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.074} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.074} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.074} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.074} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 5
PATH 6
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_29/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_29/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.873}
    {=} {Slack Time} {0.081}
  END_SLK_CLC
  SLK 0.081
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.081} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.081} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.081} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.081} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.172} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.173} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.217} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.218} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.248} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.248} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.304} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.304} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.353} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.353} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.409} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.409} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.432} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.432} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.474} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.474} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.507} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.507} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.529} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.529} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.554} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.554} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.576} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.576} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.597} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.598} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.605} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.605} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.637} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.637} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.708} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.710} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.813} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.815} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.921} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.929} {} {} {} 
    INST {U1920} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.026} {0.000} {0.021} {} {0.873} {0.955} {} {1} {(20.01, 19.91) (20.20, 20.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_29/n5} {} {0.000} {0.000} {0.021} {1.553} {0.873} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.081} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.081} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.081} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.081} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 6
PATH 7
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_25/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_25/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.872}
    {=} {Slack Time} {0.083}
  END_SLK_CLC
  SLK 0.083
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.083} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.173} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.174} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.218} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.219} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.249} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.249} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.305} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.305} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.354} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.354} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.410} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.410} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.433} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.433} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.475} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.475} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.508} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.508} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.530} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.530} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.555} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.555} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.577} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.577} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.598} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.599} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.606} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.607} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.638} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.639} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.709} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.711} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.814} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.817} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.922} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.929} {} {} {} 
    INST {U2406} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.026} {0.000} {0.021} {} {0.872} {0.955} {} {1} {(33.31, 29.37) (33.50, 29.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_25/n5} {} {0.000} {0.000} {0.021} {1.555} {0.872} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.083} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 7
PATH 8
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_31/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_31/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.872}
    {=} {Slack Time} {0.083}
  END_SLK_CLC
  SLK 0.083
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.083} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.174} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.174} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.219} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.219} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.250} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.250} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.305} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.305} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.354} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.355} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.410} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.410} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.433} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.434} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.475} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.475} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.508} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.509} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.531} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.531} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.555} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.555} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.577} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.577} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.599} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.599} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.607} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.607} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.639} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.639} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.709} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.712} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.815} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.817} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.922} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.930} {} {} {} 
    INST {U2610} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.872} {0.955} {} {1} {(18.49, 22.71) (18.68, 22.96)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_31/n5} {} {0.000} {0.000} {0.020} {1.362} {0.872} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.083} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 8
PATH 9
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_31/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_31/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.872}
    {=} {Slack Time} {0.083}
  END_SLK_CLC
  SLK 0.083
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.083} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.174} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.174} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.219} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.219} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.250} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.250} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.305} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.305} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.354} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.355} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.410} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.410} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.433} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.434} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.475} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.475} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.508} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.509} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.531} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.531} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.555} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.555} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.577} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.577} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.599} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.599} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.607} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.607} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.639} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.639} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.709} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.712} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.815} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.817} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.922} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.930} {} {} {} 
    INST {U1877} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.872} {0.955} {} {1} {(18.49, 19.91) (18.68, 20.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_31/n5} {} {0.000} {0.000} {0.020} {1.353} {0.872} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.083} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 9
PATH 10
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_28/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_28/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.872}
    {=} {Slack Time} {0.083}
  END_SLK_CLC
  SLK 0.083
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.083} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.174} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.219} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.250} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.250} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.355} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.411} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.434} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.434} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.509} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.509} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.531} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.531} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.556} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.599} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.607} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.607} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.639} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.639} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.710} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.712} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.815} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.817} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.930} {} {} {} 
    INST {U2407} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.872} {0.955} {} {1} {(26.28, 20.96) (26.47, 20.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_28/n5} {} {0.000} {0.000} {0.020} {1.294} {0.872} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.083} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.083} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.083} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.083} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 10
PATH 11
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_27/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_27/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.174} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.219} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.250} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.250} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.355} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.411} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.434} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.434} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.509} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.509} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.531} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.531} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.556} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.599} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.607} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.639} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.710} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.712} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.815} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.930} {} {} {} 
    INST {U2249} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(32.43, 22.71) (32.24, 22.96)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_27/n5} {} {0.000} {0.000} {0.020} {1.332} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 11
PATH 12
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_24/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_24/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.411} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.434} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.509} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.556} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.710} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.930} {} {} {} 
    INST {U2477} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(31.86, 20.96) (31.67, 20.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_24/n5} {} {0.000} {0.000} {0.020} {1.299} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 12
PATH 13
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_20/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_20/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.411} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.556} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.710} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.930} {} {} {} 
    INST {U2393} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(31.79, 33.91) (31.98, 34.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_20/n5} {} {0.000} {0.000} {0.020} {1.334} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 13
PATH 14
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_28/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_28/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.411} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.556} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.931} {} {} {} 
    INST {U2405} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(26.47, 22.71) (26.66, 22.96)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_28/n5} {} {0.000} {0.000} {0.020} {1.200} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 14
PATH 15
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_29/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_29/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.411} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.556} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.931} {} {} {} 
    INST {U2239} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(25.40, 22.71) (25.21, 22.96)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_29/n5} {} {0.000} {0.000} {0.020} {1.196} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 15
PATH 16
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_27/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_27/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.008} {0.000} {0.073} {61.221} {0.847} {0.931} {} {} {} 
    INST {U2250} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(29.13, 22.71) (29.32, 22.96)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_27/n5} {} {0.000} {0.000} {0.020} {1.217} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 16
PATH 17
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_24/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_24/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.175} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.220} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.306} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.306} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.355} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.411} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.476} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.476} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.556} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.578} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.578} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.600} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.923} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.930} {} {} {} 
    INST {U2421} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(30.91, 26.57) (30.72, 26.32)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_24/n5} {} {0.000} {0.000} {0.020} {1.285} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 17
PATH 18
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_20/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_20/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.176} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.221} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.307} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.307} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.356} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.412} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.477} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.477} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.557} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.579} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.579} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.601} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.924} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.931} {} {} {} 
    INST {U2392} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(33.50, 22.71) (33.69, 22.96)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_20/n5} {} {0.000} {0.000} {0.020} {1.160} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 18
PATH 19
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_26/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_26/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.871}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.176} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.221} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.307} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.307} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.356} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.412} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.477} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.477} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.557} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.579} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.579} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.601} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.608} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.640} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.818} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.924} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.930} {} {} {} 
    INST {U2200} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.871} {0.955} {} {1} {(33.57, 28.32) (33.38, 28.55)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_26/n5} {} {0.000} {0.000} {0.020} {1.257} {0.871} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.084} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.084} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 19
PATH 20
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_23/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_23/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.870}
    {=} {Slack Time} {0.085}
  END_SLK_CLC
  SLK 0.085
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.085} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.176} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.220} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.221} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.251} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.251} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.307} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.307} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.356} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.412} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.477} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.477} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.557} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.579} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.579} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.600} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.601} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.608} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.609} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.640} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.641} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.819} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.924} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.006} {0.000} {0.073} {61.221} {0.845} {0.930} {} {} {} 
    INST {U2366} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.870} {0.955} {} {1} {(36.35, 29.37) (36.54, 29.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_23/n5} {} {0.000} {0.000} {0.020} {1.382} {0.870} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.085} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 20
PATH 21
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_26/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_26/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.870}
    {=} {Slack Time} {0.085}
  END_SLK_CLC
  SLK 0.085
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.085} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.175} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.176} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.221} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.221} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.252} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.252} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.307} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.307} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.356} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.356} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.412} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.435} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.477} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.477} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.510} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.532} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.532} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.557} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.579} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.579} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.601} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.601} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.609} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.609} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.641} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.641} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.713} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.816} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.819} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.924} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.007} {0.000} {0.073} {61.221} {0.846} {0.931} {} {} {} 
    INST {U2213} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.870} {0.955} {} {1} {(34.52, 25.52) (34.33, 25.75)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_26/n5} {} {0.000} {0.000} {0.020} {1.187} {0.870} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.085} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 21
PATH 22
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_23/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_23/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.870}
    {=} {Slack Time} {0.085}
  END_SLK_CLC
  SLK 0.085
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.085} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.176} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.176} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.221} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.221} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.252} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.252} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.307} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.307} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.356} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.357} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.412} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.412} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.435} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.436} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.477} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.477} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.510} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.511} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.533} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.533} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.557} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.557} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.579} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.579} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.601} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.601} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.609} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.609} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.641} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.641} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.711} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.714} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.817} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.819} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.924} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.006} {0.000} {0.073} {61.221} {0.845} {0.930} {} {} {} 
    INST {U2365} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.870} {0.955} {} {1} {(36.54, 31.12) (36.73, 31.36)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_23/n5} {} {0.000} {0.000} {0.020} {1.380} {0.870} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.085} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 22
PATH 23
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_25/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_25/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.870}
    {=} {Slack Time} {0.085}
  END_SLK_CLC
  SLK 0.085
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.085} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.176} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.176} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.221} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.221} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.252} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.252} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.308} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.308} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.357} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.357} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.413} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.413} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.436} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.436} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.477} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.478} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.511} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.511} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.533} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.533} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.558} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.558} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.579} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.579} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.601} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.601} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.609} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.609} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.641} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.641} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.712} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.714} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.817} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.819} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.924} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.006} {0.000} {0.073} {61.221} {0.845} {0.931} {} {} {} 
    INST {U2438} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.870} {0.955} {} {1} {(35.85, 29.37) (35.66, 29.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_25/n5} {} {0.000} {0.000} {0.020} {1.247} {0.870} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.085} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.085} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.085} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.085} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 23
PATH 24
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_22/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_22/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.869}
    {=} {Slack Time} {0.086}
  END_SLK_CLC
  SLK 0.086
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.086} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.086} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.086} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.086} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.177} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.177} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.222} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.222} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.253} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.253} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.308} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.308} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.357} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.358} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.413} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.413} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.437} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.437} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.478} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.478} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.512} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.512} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.534} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.534} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.558} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.558} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.580} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.580} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.602} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.602} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.610} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.610} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.642} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.642} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.713} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.715} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.818} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.820} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.925} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.005} {0.000} {0.073} {61.221} {0.844} {0.930} {} {} {} 
    INST {U2305} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.869} {0.955} {} {1} {(37.75, 34.97) (37.56, 34.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_22/n5} {} {0.000} {0.000} {0.020} {1.342} {0.869} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.086} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.086} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.086} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.086} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 24
PATH 25
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_22/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_22/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.868}
    {=} {Slack Time} {0.087}
  END_SLK_CLC
  SLK 0.087
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.087} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.087} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.087} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.087} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.178} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.178} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.223} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.223} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.254} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.254} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.309} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.309} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.358} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.359} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.414} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.414} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.437} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.438} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.479} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.479} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.512} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.513} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.535} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.535} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.559} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.559} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.581} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.581} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.603} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.603} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.611} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.611} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.643} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.643} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.713} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.716} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.819} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.821} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.926} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.005} {0.000} {0.073} {61.221} {0.844} {0.931} {} {} {} 
    INST {U2261} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.868} {0.955} {} {1} {(37.18, 36.72) (36.99, 36.95)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_22/n5} {} {0.000} {0.000} {0.020} {1.246} {0.868} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.087} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.087} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.087} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.087} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 25
PATH 26
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_18/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_18/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.868}
    {=} {Slack Time} {0.087}
  END_SLK_CLC
  SLK 0.087
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.087} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.087} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.087} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.087} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.178} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.179} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.223} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.224} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.254} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.254} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.310} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.310} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.359} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.359} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.415} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.415} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.438} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.438} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.480} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.480} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.513} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.513} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.535} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.535} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.560} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.560} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.582} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.582} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.603} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.604} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.611} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.611} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.643} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.643} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.714} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.716} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.819} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.821} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.927} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.004} {0.000} {0.073} {61.221} {0.843} {0.931} {} {} {} 
    INST {U2284} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.868} {0.955} {} {1} {(37.75, 40.56) (37.56, 40.33)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_18/n5} {} {0.000} {0.000} {0.020} {1.228} {0.868} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.087} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.087} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.087} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.087} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 26
PATH 27
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_21/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_21/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.867}
    {=} {Slack Time} {0.088}
  END_SLK_CLC
  SLK 0.088
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.088} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.178} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.179} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.224} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.224} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.255} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.255} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.310} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.310} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.359} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.359} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.415} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.415} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.438} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.438} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.480} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.480} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.513} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.513} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.535} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.535} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.560} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.560} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.582} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.582} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.604} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.604} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.612} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.612} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.644} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.644} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.714} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.716} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.819} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.822} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.927} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.004} {0.000} {0.073} {61.221} {0.843} {0.931} {} {} {} 
    INST {U2546} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.867} {0.955} {} {1} {(38.13, 43.37) (37.94, 43.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_21/n5} {} {0.000} {0.000} {0.020} {1.224} {0.867} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.088} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 27
PATH 28
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_18/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_18/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.867}
    {=} {Slack Time} {0.088}
  END_SLK_CLC
  SLK 0.088
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.088} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.179} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.179} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.224} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.224} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.255} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.255} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.310} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.310} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.359} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.360} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.415} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.415} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.438} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.439} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.480} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.480} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.513} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.514} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.536} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.536} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.560} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.560} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.582} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.582} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.604} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.604} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.612} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.612} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.644} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.644} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.714} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.717} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.820} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.822} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.927} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.003} {0.000} {0.073} {61.221} {0.842} {0.930} {} {} {} 
    INST {U2283} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.867} {0.955} {} {1} {(32.74, 42.31) (32.93, 42.55)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_18/n5} {} {0.000} {0.000} {0.020} {1.329} {0.867} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.088} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 28
PATH 29
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_19/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_19/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.867}
    {=} {Slack Time} {0.088}
  END_SLK_CLC
  SLK 0.088
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.088} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.179} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.179} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.224} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.224} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.255} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.255} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.311} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.311} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.360} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.360} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.416} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.416} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.439} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.439} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.480} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.481} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.514} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.514} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.536} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.536} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.561} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.561} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.582} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.582} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.604} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.604} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.612} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.612} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.644} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.644} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.715} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.717} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.820} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.822} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.927} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.002} {0.000} {0.073} {61.221} {0.842} {0.930} {} {} {} 
    INST {U2569} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.867} {0.955} {} {1} {(35.40, 48.97) (35.59, 48.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_19/n5} {} {0.000} {0.000} {0.020} {1.384} {0.867} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.088} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 29
PATH 30
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_21/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_21/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.867}
    {=} {Slack Time} {0.088}
  END_SLK_CLC
  SLK 0.088
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.088} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.179} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.179} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.224} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.224} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.255} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.255} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.311} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.311} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.360} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.360} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.416} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.416} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.439} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.439} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.480} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.481} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.514} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.514} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.536} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.536} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.561} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.561} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.582} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.582} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.604} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.604} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.612} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.612} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.644} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.644} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.715} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.717} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.820} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.822} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.927} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.003} {0.000} {0.073} {61.221} {0.843} {0.931} {} {} {} 
    INST {U2547} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.867} {0.955} {} {1} {(36.80, 42.31) (36.61, 42.55)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_21/n5} {} {0.000} {0.000} {0.020} {1.197} {0.867} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.088} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.088} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.088} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.088} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 30
PATH 31
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_13/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_13/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.866}
    {=} {Slack Time} {0.089}
  END_SLK_CLC
  SLK 0.089
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.089} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.089} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.089} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.089} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.179} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.180} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.225} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.225} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.256} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.256} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.311} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.311} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.360} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.360} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.416} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.416} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.439} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.439} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.481} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.481} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.514} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.514} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.536} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.536} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.561} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.561} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.583} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.583} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.605} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.605} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.613} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.613} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.645} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.645} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.715} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.717} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.820} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.823} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.928} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.003} {0.000} {0.073} {61.221} {0.842} {0.931} {} {} {} 
    INST {U2263} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.866} {0.955} {} {1} {(35.21, 45.12) (35.40, 45.36)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_13/n5} {} {0.000} {0.000} {0.020} {1.244} {0.866} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.089} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.089} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.089} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.089} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 31
PATH 32
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_10/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_10/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.866}
    {=} {Slack Time} {0.089}
  END_SLK_CLC
  SLK 0.089
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.089} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.089} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.089} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.089} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.180} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.180} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.225} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.225} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.256} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.256} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.311} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.311} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.360} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.361} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.416} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.416} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.440} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.440} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.481} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.481} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.515} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.515} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.537} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.537} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.561} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.561} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.583} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.583} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.605} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.605} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.613} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.613} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.645} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.645} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.715} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.718} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.821} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.823} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.928} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.003} {0.000} {0.073} {61.221} {0.842} {0.931} {} {} {} 
    INST {U2451} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.866} {0.955} {} {1} {(33.69, 48.97) (33.88, 48.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_10/n5} {} {0.000} {0.000} {0.020} {1.244} {0.866} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.089} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.089} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.089} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.089} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 32
PATH 33
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_19/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_19/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.865}
    {=} {Slack Time} {0.090}
  END_SLK_CLC
  SLK 0.090
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.090} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.090} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.090} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.090} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.180} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.181} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.225} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.226} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.256} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.256} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.312} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.312} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.361} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.361} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.417} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.417} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.440} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.440} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.482} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.482} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.515} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.515} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.537} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.537} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.562} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.562} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.584} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.584} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.605} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.606} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.613} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.614} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.645} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.646} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.716} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.718} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.821} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.824} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.929} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.002} {0.000} {0.073} {61.221} {0.841} {0.930} {} {} {} 
    INST {U2570} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.865} {0.955} {} {1} {(37.75, 47.91) (37.56, 48.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_19/n5} {} {0.000} {0.000} {0.020} {1.271} {0.865} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.090} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.090} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.090} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.090} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 33
PATH 34
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_10/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_10/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.864}
    {=} {Slack Time} {0.091}
  END_SLK_CLC
  SLK 0.091
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.091} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.091} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.091} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.091} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.181} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.182} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.227} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.227} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.258} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.258} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.313} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.313} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.362} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.362} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.418} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.418} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.441} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.441} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.483} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.483} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.516} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.516} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.538} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.538} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.563} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.563} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.585} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.585} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.607} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.607} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.615} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.615} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.647} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.647} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.717} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.719} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.822} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.825} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.930} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.001} {0.000} {0.073} {61.221} {0.840} {0.931} {} {} {} 
    INST {U2452} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.864} {0.955} {} {1} {(39.46, 48.97) (39.27, 48.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_10/n5} {} {0.000} {0.000} {0.020} {1.237} {0.864} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.091} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.091} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.091} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.091} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 34
PATH 35
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_12/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_12/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.864}
    {=} {Slack Time} {0.091}
  END_SLK_CLC
  SLK 0.091
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.091} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.091} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.091} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.091} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.182} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.182} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.227} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.227} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.258} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.258} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.313} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.313} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.362} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.363} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.418} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.418} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.441} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.442} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.483} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.483} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.516} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.517} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.539} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.539} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.563} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.563} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.585} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.585} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.607} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.607} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.615} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.615} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.647} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.647} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.717} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.720} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.823} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.825} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.930} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.000} {0.000} {0.073} {61.221} {0.839} {0.930} {} {} {} 
    INST {U2317} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.025} {0.000} {0.020} {} {0.864} {0.955} {} {1} {(40.98, 51.77) (40.79, 51.52)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_12/n5} {} {0.000} {0.000} {0.020} {1.320} {0.864} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.091} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.091} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.091} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.091} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 35
PATH 36
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_13/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_13/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.864}
    {=} {Slack Time} {0.091}
  END_SLK_CLC
  SLK 0.091
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.091} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.091} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.091} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.091} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.182} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.182} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.227} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.227} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.258} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.258} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.314} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.314} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.363} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.363} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.418} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.419} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.442} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.442} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.483} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.483} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.517} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.517} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.539} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.539} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.564} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.564} {} {} {} 
    INST {U1778} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.022} {0.000} {0.011} {} {0.494} {0.585} {} {1} {(35.66, 102.17) (35.48, 102.44)} 
    NET {} {} {} {} {} {n1371} {} {0.000} {0.000} {0.011} {1.691} {0.494} {0.585} {} {} {} 
    INST {U1779} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.022} {0.000} {0.015} {} {0.516} {0.607} {} {2} {(34.38, 102.17) (34.52, 102.00)} 
    NET {} {} {} {} {} {n2231} {} {0.000} {0.000} {0.015} {4.509} {0.516} {0.607} {} {} {} 
    INST {U3148} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.005} {} {0.524} {0.615} {} {1} {(33.76, 89.92) (33.59, 90.29)} 
    NET {} {} {} {} {} {n2232} {} {0.000} {0.000} {0.005} {1.351} {0.524} {0.615} {} {} {} 
    INST {U1923} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.556} {0.647} {} {3} {(29.39, 88.17) (28.84, 87.83)} 
    NET {} {} {} {} {} {n1961} {} {0.000} {0.000} {0.010} {5.202} {0.556} {0.647} {} {} {} 
    INST {FE_DBTC1_n1961} {A} {v} {ZN} {^} {} {INV_X1} {0.071} {0.000} {0.054} {} {0.627} {0.718} {} {13} {(28.37, 88.17) (28.54, 87.79)} 
    NET {} {} {} {} {} {FE_DBTN0_n1961} {} {0.002} {0.000} {0.054} {23.267} {0.629} {0.720} {} {} {} 
    INST {FE_OFC25_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X1} {0.103} {0.000} {0.065} {} {0.732} {0.823} {} {16} {(38.25, 73.11) (38.61, 73.45)} 
    NET {} {} {} {} {} {FE_OFN25_FE_DBTN0_n1961} {} {0.002} {0.000} {0.065} {28.317} {0.734} {0.825} {} {} {} 
    INST {FE_OFC26_FE_DBTN0_n1961} {A} {^} {Z} {^} {} {BUF_X2} {0.105} {0.000} {0.073} {} {0.839} {0.930} {} {33} {(39.39, 51.77) (39.80, 51.39)} 
    NET {} {} {} {} {} {FE_OFN26_FE_DBTN0_n1961} {} {0.001} {0.000} {0.073} {61.221} {0.840} {0.931} {} {} {} 
    INST {U2275} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.020} {} {0.864} {0.955} {} {1} {(38.70, 50.72) (38.51, 50.95)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_13/n5} {} {0.000} {0.000} {0.020} {1.185} {0.864} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.091} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.091} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.091} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.091} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 36
PATH 37
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_0/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_0/Q_reg} {D} {DFF_X2} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.860}
    {=} {Slack Time} {0.093}
  END_SLK_CLC
  SLK 0.093
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.093} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.093} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.222} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.001} {0.000} {0.060} {25.538} {0.130} {0.223} {} {} {} 
    INST {FE_OFC1_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.033} {0.000} {0.009} {} {0.163} {0.256} {} {1} {(35.97, 90.97) (36.33, 90.63)} 
    NET {} {} {} {} {} {FE_OFN1_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.009} {2.044} {0.163} {0.256} {} {} {} 
    INST {U3264} {S} {^} {Z} {v} {} {MUX2_X1} {0.093} {0.000} {0.028} {} {0.256} {0.349} {} {7} {(35.85, 90.97) (34.73, 90.63)} 
    NET {} {} {} {} {} {n2726} {} {0.002} {0.000} {0.028} {20.065} {0.257} {0.350} {} {} {} 
    INST {U3005} {B} {v} {ZN} {^} {} {XNOR2_X1} {0.066} {0.000} {0.043} {} {0.324} {0.417} {} {4} {(9.09, 74.48) (9.37, 74.62)} 
    NET {} {} {} {} {} {n1988} {} {0.000} {0.000} {0.043} {7.126} {0.324} {0.417} {} {} {} 
    INST {U2066} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.029} {0.000} {0.019} {} {0.353} {0.446} {} {3} {(10.64, 73.11) (10.51, 73.28)} 
    NET {} {} {} {} {} {n2024} {} {0.000} {0.000} {0.019} {5.089} {0.353} {0.446} {} {} {} 
    INST {U3006} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.376} {0.469} {} {2} {(13.30, 74.17) (13.17, 74.00)} 
    NET {} {} {} {} {} {n1943} {} {0.000} {0.000} {0.013} {3.473} {0.376} {0.469} {} {} {} 
    INST {U1991} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.395} {0.488} {} {2} {(15.02, 75.92) (14.88, 76.09)} 
    NET {} {} {} {} {} {n1520} {} {0.000} {0.000} {0.010} {4.010} {0.395} {0.488} {} {} {} 
    INST {U2001} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.031} {0.000} {0.022} {} {0.426} {0.519} {} {1} {(25.06, 75.92) (25.21, 76.16)} 
    NET {} {} {} {} {} {n1528} {} {0.000} {0.000} {0.022} {2.095} {0.426} {0.519} {} {} {} 
    INST {U2000} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.022} {0.000} {0.012} {} {0.448} {0.541} {} {2} {(26.79, 71.36) (26.92, 71.20)} 
    NET {} {} {} {} {} {n1527} {} {0.000} {0.000} {0.012} {4.110} {0.448} {0.541} {} {} {} 
    INST {U3045} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.056} {0.000} {0.044} {} {0.504} {0.597} {} {3} {(32.09, 67.52) (32.24, 67.75)} 
    NET {} {} {} {} {} {n2146} {} {0.000} {0.000} {0.044} {6.667} {0.504} {0.597} {} {} {} 
    INST {U3044} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.016} {} {0.528} {0.621} {} {2} {(32.88, 57.37) (32.74, 57.20)} 
    NET {} {} {} {} {} {n2585} {} {0.000} {0.000} {0.016} {3.275} {0.528} {0.621} {} {} {} 
    INST {U3043} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.034} {0.000} {0.022} {} {0.562} {0.655} {} {1} {(32.88, 54.56) (32.74, 54.33)} 
    NET {} {} {} {} {} {n1795} {} {0.000} {0.000} {0.022} {2.463} {0.562} {0.655} {} {} {} 
    INST {U3119} {A} {^} {ZN} {^} {} {XNOR2_X1} {0.047} {0.000} {0.028} {} {0.609} {0.702} {} {2} {(30.98, 54.43) (30.53, 55.02)} 
    NET {} {} {} {} {} {n2664} {} {0.000} {0.000} {0.028} {3.931} {0.609} {0.702} {} {} {} 
    INST {U3118} {A} {^} {ZN} {v} {} {INV_X1} {0.010} {0.000} {0.008} {} {0.619} {0.712} {} {1} {(29.96, 54.56) (29.79, 54.19)} 
    NET {} {} {} {} {} {n1794} {} {0.000} {0.000} {0.008} {1.787} {0.619} {0.712} {} {} {} 
    INST {U3112} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.029} {0.000} {0.017} {} {0.647} {0.741} {} {1} {(29.01, 53.52) (28.82, 53.89)} 
    NET {} {} {} {} {} {n1785} {} {0.000} {0.000} {0.017} {1.983} {0.648} {0.741} {} {} {} 
    INST {U3111} {A2} {^} {ZN} {^} {} {AND4_X1} {0.063} {0.000} {0.016} {} {0.711} {0.804} {} {1} {(27.87, 45.12) (27.13, 45.49)} 
    NET {} {} {} {} {} {n2683} {} {0.000} {0.000} {0.016} {3.703} {0.711} {0.804} {} {} {} 
    INST {U3180} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.035} {0.000} {0.022} {} {0.746} {0.840} {} {2} {(21.34, 29.26) (21.14, 29.68)} 
    NET {} {} {} {} {} {n1928} {} {0.000} {0.000} {0.022} {3.322} {0.746} {0.840} {} {} {} 
    INST {U1871} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.038} {0.000} {0.024} {} {0.784} {0.877} {} {2} {(19.77, 31.12) (19.63, 31.36)} 
    NET {} {} {} {} {} {n1839} {} {0.000} {0.000} {0.024} {2.937} {0.784} {0.878} {} {} {} 
    INST {U2079} {A2} {^} {ZN} {^} {} {AND4_X1} {0.066} {0.000} {0.016} {} {0.850} {0.943} {} {1} {(21.34, 31.12) (22.08, 31.49)} 
    NET {} {} {} {} {} {n1553} {} {0.000} {0.000} {0.016} {3.863} {0.850} {0.943} {} {} {} 
    INST {U2078} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.009} {0.000} {0.021} {} {0.860} {0.953} {} {1} {(41.23, 36.72) (41.36, 37.09)} 
    NET {} {} {} {} {} {n2962} {} {0.000} {0.000} {0.021} {1.421} {0.860} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.093} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.093} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.093} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.093} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 37
PATH 38
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_8/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_8/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.839}
    {=} {Slack Time} {0.116}
  END_SLK_CLC
  SLK 0.116
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.116} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.116} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.245} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.248} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.333} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.335} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.398} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.398} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.418} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.418} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.476} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.477} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.528} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.529} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.563} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.564} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.616} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.616} {} {} {} 
    INST {U2024} {A1} {^} {ZN} {^} {} {AND2_X1} {0.075} {0.000} {0.041} {} {0.575} {0.691} {} {9} {(17.04, 57.37) (16.49, 57.03)} 
    NET {} {} {} {} {} {n2833} {} {0.001} {0.000} {0.041} {17.015} {0.576} {0.692} {} {} {} 
    INST {U2929} {A1} {^} {ZN} {^} {} {OR2_X1} {0.031} {0.000} {0.009} {} {0.606} {0.723} {} {1} {(7.28, 59.12) (7.83, 59.49)} 
    NET {} {} {} {} {} {n1599} {} {0.000} {0.000} {0.009} {1.826} {0.606} {0.723} {} {} {} 
    INST {U3013} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.013} {0.000} {0.008} {} {0.619} {0.736} {} {1} {(8.42, 59.12) (8.61, 59.29)} 
    NET {} {} {} {} {} {n1669} {} {0.000} {0.000} {0.008} {1.698} {0.619} {0.736} {} {} {} 
    INST {U3012} {A} {v} {ZN} {^} {} {AOI21_X1} {0.040} {0.000} {0.026} {} {0.659} {0.775} {} {1} {(8.36, 57.37) (8.67, 57.20)} 
    NET {} {} {} {} {} {n1668} {} {0.000} {0.000} {0.026} {2.109} {0.659} {0.776} {} {} {} 
    INST {U3011} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.017} {0.000} {0.010} {} {0.676} {0.792} {} {1} {(10.89, 57.37) (11.08, 57.20)} 
    NET {} {} {} {} {} {n1667} {} {0.000} {0.000} {0.010} {1.742} {0.676} {0.792} {} {} {} 
    INST {U1809} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.027} {} {0.717} {0.834} {} {1} {(11.53, 59.12) (11.34, 59.36)} 
    NET {} {} {} {} {} {n1390} {} {0.000} {0.000} {0.027} {3.641} {0.718} {0.834} {} {} {} 
    INST {U1810} {B} {^} {ZN} {v} {} {OAI211_X1} {0.039} {0.000} {0.036} {} {0.757} {0.873} {} {2} {(23.34, 68.56) (23.88, 68.33)} 
    NET {} {} {} {} {} {n2788} {} {0.000} {0.000} {0.036} {4.440} {0.757} {0.873} {} {} {} 
    INST {U2265} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.059} {0.000} {0.034} {} {0.816} {0.932} {} {2} {(37.62, 70.42) (37.94, 70.69)} 
    NET {} {} {} {} {} {n2761} {} {0.000} {0.000} {0.034} {3.911} {0.816} {0.932} {} {} {} 
    INST {U2262} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.839} {0.956} {} {1} {(38.95, 68.56) (39.27, 68.33)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_8/n5} {} {0.000} {0.000} {0.019} {1.326} {0.839} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.116} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.116} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.116} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 38
PATH 39
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_8/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_8/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.839}
    {=} {Slack Time} {0.117}
  END_SLK_CLC
  SLK 0.117
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.117} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.117} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.246} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.248} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.333} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.335} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.398} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.399} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.418} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.418} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.476} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.477} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.528} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.529} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.564} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.564} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.616} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.616} {} {} {} 
    INST {U2024} {A1} {^} {ZN} {^} {} {AND2_X1} {0.075} {0.000} {0.041} {} {0.575} {0.692} {} {9} {(17.04, 57.37) (16.49, 57.03)} 
    NET {} {} {} {} {} {n2833} {} {0.001} {0.000} {0.041} {17.015} {0.576} {0.692} {} {} {} 
    INST {U2929} {A1} {^} {ZN} {^} {} {OR2_X1} {0.031} {0.000} {0.009} {} {0.606} {0.723} {} {1} {(7.28, 59.12) (7.83, 59.49)} 
    NET {} {} {} {} {} {n1599} {} {0.000} {0.000} {0.009} {1.826} {0.606} {0.723} {} {} {} 
    INST {U3013} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.013} {0.000} {0.008} {} {0.619} {0.736} {} {1} {(8.42, 59.12) (8.61, 59.29)} 
    NET {} {} {} {} {} {n1669} {} {0.000} {0.000} {0.008} {1.698} {0.619} {0.736} {} {} {} 
    INST {U3012} {A} {v} {ZN} {^} {} {AOI21_X1} {0.040} {0.000} {0.026} {} {0.659} {0.776} {} {1} {(8.36, 57.37) (8.67, 57.20)} 
    NET {} {} {} {} {} {n1668} {} {0.000} {0.000} {0.026} {2.109} {0.659} {0.776} {} {} {} 
    INST {U3011} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.017} {0.000} {0.010} {} {0.676} {0.793} {} {1} {(10.89, 57.37) (11.08, 57.20)} 
    NET {} {} {} {} {} {n1667} {} {0.000} {0.000} {0.010} {1.742} {0.676} {0.793} {} {} {} 
    INST {U1809} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.027} {} {0.717} {0.834} {} {1} {(11.53, 59.12) (11.34, 59.36)} 
    NET {} {} {} {} {} {n1390} {} {0.000} {0.000} {0.027} {3.641} {0.718} {0.834} {} {} {} 
    INST {U1810} {B} {^} {ZN} {v} {} {OAI211_X1} {0.039} {0.000} {0.036} {} {0.757} {0.873} {} {2} {(23.34, 68.56) (23.88, 68.33)} 
    NET {} {} {} {} {} {n2788} {} {0.000} {0.000} {0.036} {4.440} {0.757} {0.874} {} {} {} 
    INST {U2265} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.059} {0.000} {0.034} {} {0.816} {0.933} {} {2} {(37.62, 70.42) (37.94, 70.69)} 
    NET {} {} {} {} {} {n2761} {} {0.000} {0.000} {0.034} {3.911} {0.816} {0.933} {} {} {} 
    INST {U2264} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.839} {0.956} {} {1} {(39.33, 74.17) (39.65, 73.92)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_8/n5} {} {0.000} {0.000} {0.019} {1.224} {0.839} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.117} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.117} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.117} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.117} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 39
PATH 40
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_3/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_3/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.833}
    {=} {Slack Time} {0.123}
  END_SLK_CLC
  SLK 0.123
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.123} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.123} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.252} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.254} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.340} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.341} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.404} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.405} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.424} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.424} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.482} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.483} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.534} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.535} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.570} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.570} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.622} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.622} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.695} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.695} {} {} {} 
    INST {U2518} {A} {v} {ZN} {^} {} {INV_X1} {0.033} {0.000} {0.019} {} {0.605} {0.728} {} {2} {(8.99, 62.97) (9.16, 62.59)} 
    NET {} {} {} {} {} {n2054} {} {0.000} {0.000} {0.019} {3.548} {0.605} {0.728} {} {} {} 
    INST {U2238} {B1} {^} {ZN} {v} {} {OAI22_X1} {0.021} {0.000} {0.020} {} {0.626} {0.749} {} {1} {(9.56, 62.97) (9.75, 62.83)} 
    NET {} {} {} {} {} {n2015} {} {0.000} {0.000} {0.020} {1.684} {0.626} {0.749} {} {} {} 
    INST {U2232} {A} {v} {ZN} {^} {} {AOI211_X1} {0.079} {0.000} {0.045} {} {0.705} {0.829} {} {1} {(10.45, 62.97) (10.94, 62.80)} 
    NET {} {} {} {} {} {n2021} {} {0.000} {0.000} {0.045} {2.837} {0.706} {0.829} {} {} {} 
    INST {U2229} {C1} {^} {ZN} {v} {} {OAI211_X1} {0.047} {0.001} {0.033} {} {0.752} {0.875} {} {2} {(14.80, 71.36) (14.95, 71.12)} 
    NET {} {} {} {} {} {n2945} {} {0.000} {0.000} {0.033} {6.329} {0.753} {0.876} {} {} {} 
    INST {U3227} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.058} {0.000} {0.035} {} {0.810} {0.933} {} {2} {(34.20, 87.22) (33.88, 87.49)} 
    NET {} {} {} {} {} {n2766} {} {0.000} {0.000} {0.035} {4.001} {0.810} {0.933} {} {} {} 
    INST {U2202} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.833} {0.956} {} {1} {(31.93, 89.92) (31.60, 90.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_3/n5} {} {0.000} {0.000} {0.017} {1.269} {0.833} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.123} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.123} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.123} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.123} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 40
PATH 41
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_4/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_4/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.833}
    {=} {Slack Time} {0.124}
  END_SLK_CLC
  SLK 0.124
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.124} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.124} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.253} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.255} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.340} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.342} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.405} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.406} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.425} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.425} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.483} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.484} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.535} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.536} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.571} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.571} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.623} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.623} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.695} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.696} {} {} {} 
    INST {U1826} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.027} {} {0.629} {0.753} {} {1} {(8.49, 62.97) (8.30, 62.59)} 
    NET {} {} {} {} {} {n1402} {} {0.000} {0.000} {0.027} {1.815} {0.629} {0.753} {} {} {} 
    INST {U1827} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.027} {0.000} {0.017} {} {0.656} {0.780} {} {1} {(8.49, 64.72) (8.31, 64.44)} 
    NET {} {} {} {} {} {n1403} {} {0.000} {0.000} {0.017} {2.758} {0.656} {0.780} {} {} {} 
    INST {U1829} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.026} {} {0.701} {0.825} {} {1} {(15.83, 68.56) (16.02, 68.19)} 
    NET {} {} {} {} {} {n1405} {} {0.000} {0.000} {0.026} {1.912} {0.702} {0.825} {} {} {} 
    INST {U1830} {A} {^} {ZN} {v} {} {OAI221_X1} {0.053} {0.003} {0.028} {} {0.755} {0.879} {} {2} {(18.11, 67.52) (18.09, 67.19)} 
    NET {} {} {} {} {} {n2790} {} {0.000} {0.000} {0.028} {6.419} {0.755} {0.879} {} {} {} 
    INST {U1861} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.033} {} {0.810} {0.933} {} {2} {(34.59, 78.82) (34.26, 79.09)} 
    NET {} {} {} {} {} {n2765} {} {0.000} {0.000} {0.033} {3.755} {0.810} {0.933} {} {} {} 
    INST {U2225} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.833} {0.956} {} {1} {(35.91, 79.77) (36.23, 79.53)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_4/n5} {} {0.000} {0.000} {0.017} {1.315} {0.833} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.124} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.124} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.124} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.124} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 41
PATH 42
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_4/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_4/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.832}
    {=} {Slack Time} {0.124}
  END_SLK_CLC
  SLK 0.124
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.124} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.124} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.253} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.255} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.340} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.342} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.405} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.406} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.425} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.425} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.483} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.484} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.535} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.536} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.571} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.571} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.623} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.623} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.696} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.696} {} {} {} 
    INST {U1826} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.027} {} {0.629} {0.753} {} {1} {(8.49, 62.97) (8.30, 62.59)} 
    NET {} {} {} {} {} {n1402} {} {0.000} {0.000} {0.027} {1.815} {0.629} {0.753} {} {} {} 
    INST {U1827} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.027} {0.000} {0.017} {} {0.656} {0.780} {} {1} {(8.49, 64.72) (8.31, 64.44)} 
    NET {} {} {} {} {} {n1403} {} {0.000} {0.000} {0.017} {2.758} {0.656} {0.780} {} {} {} 
    INST {U1829} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.026} {} {0.701} {0.825} {} {1} {(15.83, 68.56) (16.02, 68.19)} 
    NET {} {} {} {} {} {n1405} {} {0.000} {0.000} {0.026} {1.912} {0.702} {0.826} {} {} {} 
    INST {U1830} {A} {^} {ZN} {v} {} {OAI221_X1} {0.053} {0.003} {0.028} {} {0.755} {0.879} {} {2} {(18.11, 67.52) (18.09, 67.19)} 
    NET {} {} {} {} {} {n2790} {} {0.000} {0.000} {0.028} {6.419} {0.755} {0.879} {} {} {} 
    INST {U1861} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.033} {} {0.810} {0.934} {} {2} {(34.59, 78.82) (34.26, 79.09)} 
    NET {} {} {} {} {} {n2765} {} {0.000} {0.000} {0.033} {3.755} {0.810} {0.934} {} {} {} 
    INST {U2199} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.832} {0.956} {} {1} {(33.26, 78.72) (32.93, 78.95)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_4/n5} {} {0.000} {0.000} {0.017} {1.247} {0.832} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.124} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.124} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.124} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.124} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 42
PATH 43
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_3/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_3/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.041}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.959}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.833}
    {=} {Slack Time} {0.126}
  END_SLK_CLC
  SLK 0.126
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.126} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.126} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.255} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.257} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.342} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.344} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.407} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.408} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.427} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.427} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.485} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.486} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.537} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.538} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.573} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.573} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.625} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.625} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.697} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.698} {} {} {} 
    INST {U2518} {A} {v} {ZN} {^} {} {INV_X1} {0.033} {0.000} {0.019} {} {0.605} {0.731} {} {2} {(8.99, 62.97) (9.16, 62.59)} 
    NET {} {} {} {} {} {n2054} {} {0.000} {0.000} {0.019} {3.548} {0.605} {0.731} {} {} {} 
    INST {U2238} {B1} {^} {ZN} {v} {} {OAI22_X1} {0.021} {0.000} {0.020} {} {0.626} {0.752} {} {1} {(9.56, 62.97) (9.75, 62.83)} 
    NET {} {} {} {} {} {n2015} {} {0.000} {0.000} {0.020} {1.684} {0.626} {0.752} {} {} {} 
    INST {U2232} {A} {v} {ZN} {^} {} {AOI211_X1} {0.079} {0.000} {0.045} {} {0.705} {0.831} {} {1} {(10.45, 62.97) (10.94, 62.80)} 
    NET {} {} {} {} {} {n2021} {} {0.000} {0.000} {0.045} {2.837} {0.706} {0.831} {} {} {} 
    INST {U2229} {C1} {^} {ZN} {v} {} {OAI211_X1} {0.047} {0.001} {0.033} {} {0.752} {0.878} {} {2} {(14.80, 71.36) (14.95, 71.12)} 
    NET {} {} {} {} {} {n2945} {} {0.000} {0.000} {0.033} {6.329} {0.753} {0.878} {} {} {} 
    INST {U3227} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.058} {0.000} {0.035} {} {0.810} {0.936} {} {2} {(34.20, 87.22) (33.88, 87.49)} 
    NET {} {} {} {} {} {n2766} {} {0.000} {0.000} {0.035} {4.001} {0.810} {0.936} {} {} {} 
    INST {U2228} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.010} {} {0.833} {0.959} {} {1} {(36.09, 88.17) (36.42, 87.92)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_3/n5} {} {0.000} {0.000} {0.010} {1.274} {0.833} {0.959} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.126} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.126} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.126} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.126} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 43
PATH 44
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_12/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_12/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.828}
    {=} {Slack Time} {0.128}
  END_SLK_CLC
  SLK 0.128
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.128} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.128} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.257} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.259} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.345} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.346} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.409} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.410} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.429} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.430} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.487} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.488} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.539} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.540} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.575} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.575} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.627} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.627} {} {} {} 
    INST {U2024} {A1} {^} {ZN} {^} {} {AND2_X1} {0.075} {0.000} {0.041} {} {0.575} {0.703} {} {9} {(17.04, 57.37) (16.49, 57.03)} 
    NET {} {} {} {} {} {n2833} {} {0.001} {0.000} {0.041} {17.015} {0.575} {0.704} {} {} {} 
    INST {U2324} {A1} {^} {ZN} {v} {} {OAI22_X1} {0.024} {0.000} {0.017} {} {0.600} {0.728} {} {1} {(8.54, 54.56) (8.68, 54.43)} 
    NET {} {} {} {} {} {n2826} {} {0.000} {0.000} {0.017} {1.666} {0.600} {0.728} {} {} {} 
    INST {U3365} {A3} {v} {ZN} {^} {} {NOR3_X1} {0.054} {0.000} {0.028} {} {0.653} {0.782} {} {1} {(9.18, 54.56) (9.36, 54.19)} 
    NET {} {} {} {} {} {n2829} {} {0.000} {0.000} {0.028} {2.011} {0.654} {0.782} {} {} {} 
    INST {U3188} {B} {^} {ZN} {v} {} {OAI211_X1} {0.034} {0.000} {0.025} {} {0.688} {0.816} {} {1} {(11.75, 53.52) (12.29, 53.76)} 
    NET {} {} {} {} {} {n2126} {} {0.000} {0.000} {0.025} {2.811} {0.688} {0.816} {} {} {} 
    INST {U2321} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.034} {0.000} {0.024} {} {0.722} {0.850} {} {1} {(25.48, 54.56) (25.34, 54.40)} 
    NET {} {} {} {} {} {n2127} {} {0.000} {0.000} {0.024} {2.048} {0.722} {0.850} {} {} {} 
    INST {U2320} {A} {^} {ZN} {v} {} {OAI21_X1} {0.027} {0.000} {0.030} {} {0.749} {0.877} {} {2} {(28.30, 56.31) (28.63, 56.55)} 
    NET {} {} {} {} {} {n2941} {} {0.000} {0.000} {0.030} {3.992} {0.749} {0.877} {} {} {} 
    INST {U2319} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.034} {} {0.804} {0.933} {} {2} {(38.01, 53.62) (37.68, 53.89)} 
    NET {} {} {} {} {} {n2757} {} {0.000} {0.000} {0.034} {3.796} {0.805} {0.933} {} {} {} 
    INST {U2318} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.828} {0.956} {} {1} {(38.95, 53.52) (39.27, 53.76)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_12/n5} {} {0.000} {0.000} {0.019} {1.299} {0.828} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.128} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.128} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.128} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.128} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 44
PATH 45
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_11/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_11/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.827}
    {=} {Slack Time} {0.128}
  END_SLK_CLC
  SLK 0.128
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.128} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.128} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.257} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.259} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.345} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.346} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.410} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.410} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.430} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.430} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.487} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.489} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.539} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.541} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.575} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.575} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.627} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.628} {} {} {} 
    INST {U2532} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.051} {} {0.571} {0.699} {} {8} {(18.05, 57.37) (18.37, 57.12)} 
    NET {} {} {} {} {} {n2650} {} {0.001} {0.000} {0.051} {14.536} {0.572} {0.700} {} {} {} 
    INST {U2335} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.621} {0.750} {} {1} {(7.59, 57.26) (7.73, 56.99)} 
    NET {} {} {} {} {} {n2599} {} {0.000} {0.000} {0.026} {1.798} {0.621} {0.750} {} {} {} 
    INST {U3161} {A} {^} {ZN} {v} {} {INV_X1} {0.009} {0.000} {0.007} {} {0.630} {0.759} {} {1} {(7.16, 57.37) (6.99, 56.99)} 
    NET {} {} {} {} {} {n1859} {} {0.000} {0.000} {0.007} {1.528} {0.630} {0.759} {} {} {} 
    INST {U3159} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.021} {0.000} {0.015} {} {0.652} {0.780} {} {1} {(6.83, 56.31) (6.97, 56.69)} 
    NET {} {} {} {} {} {n1857} {} {0.000} {0.000} {0.015} {1.699} {0.652} {0.780} {} {} {} 
    INST {U2331} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.008} {} {0.667} {0.795} {} {1} {(6.46, 56.31) (6.33, 56.48)} 
    NET {} {} {} {} {} {n1745} {} {0.000} {0.000} {0.008} {2.057} {0.667} {0.795} {} {} {} 
    INST {U1900} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.040} {0.000} {0.031} {} {0.707} {0.835} {} {1} {(11.79, 56.31) (11.65, 56.55)} 
    NET {} {} {} {} {} {n1448} {} {0.000} {0.000} {0.031} {4.596} {0.708} {0.836} {} {} {} 
    INST {U1901} {B} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.035} {} {0.746} {0.874} {} {2} {(28.85, 64.72) (29.39, 64.95)} 
    NET {} {} {} {} {} {n2786} {} {0.000} {0.000} {0.035} {3.933} {0.746} {0.874} {} {} {} 
    INST {U3157} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.058} {0.000} {0.034} {} {0.804} {0.932} {} {2} {(38.38, 65.66) (38.06, 65.39)} 
    NET {} {} {} {} {} {n2758} {} {0.000} {0.000} {0.034} {3.850} {0.804} {0.932} {} {} {} 
    INST {U2328} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.827} {0.956} {} {1} {(40.47, 68.56) (40.79, 68.33)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_11/n5} {} {0.000} {0.000} {0.019} {1.359} {0.827} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.128} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.128} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.128} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.128} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 45
PATH 46
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_11/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_11/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.827}
    {=} {Slack Time} {0.129}
  END_SLK_CLC
  SLK 0.129
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.129} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.129} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.258} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.260} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.345} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.347} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.410} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.411} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.430} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.430} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.488} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.489} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.540} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.541} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.576} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.576} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.628} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.628} {} {} {} 
    INST {U2532} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.051} {} {0.571} {0.700} {} {8} {(18.05, 57.37) (18.37, 57.12)} 
    NET {} {} {} {} {} {n2650} {} {0.001} {0.000} {0.051} {14.536} {0.572} {0.700} {} {} {} 
    INST {U2335} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.621} {0.750} {} {1} {(7.59, 57.26) (7.73, 56.99)} 
    NET {} {} {} {} {} {n2599} {} {0.000} {0.000} {0.026} {1.798} {0.621} {0.750} {} {} {} 
    INST {U3161} {A} {^} {ZN} {v} {} {INV_X1} {0.009} {0.000} {0.007} {} {0.630} {0.759} {} {1} {(7.16, 57.37) (6.99, 56.99)} 
    NET {} {} {} {} {} {n1859} {} {0.000} {0.000} {0.007} {1.528} {0.630} {0.759} {} {} {} 
    INST {U3159} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.021} {0.000} {0.015} {} {0.652} {0.781} {} {1} {(6.83, 56.31) (6.97, 56.69)} 
    NET {} {} {} {} {} {n1857} {} {0.000} {0.000} {0.015} {1.699} {0.652} {0.781} {} {} {} 
    INST {U2331} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.008} {} {0.667} {0.796} {} {1} {(6.46, 56.31) (6.33, 56.48)} 
    NET {} {} {} {} {} {n1745} {} {0.000} {0.000} {0.008} {2.057} {0.667} {0.796} {} {} {} 
    INST {U1900} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.040} {0.000} {0.031} {} {0.707} {0.836} {} {1} {(11.79, 56.31) (11.65, 56.55)} 
    NET {} {} {} {} {} {n1448} {} {0.000} {0.000} {0.031} {4.596} {0.708} {0.836} {} {} {} 
    INST {U1901} {B} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.035} {} {0.746} {0.874} {} {2} {(28.85, 64.72) (29.39, 64.95)} 
    NET {} {} {} {} {} {n2786} {} {0.000} {0.000} {0.035} {3.933} {0.746} {0.875} {} {} {} 
    INST {U3157} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.058} {0.000} {0.034} {} {0.804} {0.933} {} {2} {(38.38, 65.66) (38.06, 65.39)} 
    NET {} {} {} {} {} {n2758} {} {0.000} {0.000} {0.034} {3.850} {0.804} {0.933} {} {} {} 
    INST {U2329} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.827} {0.956} {} {1} {(37.81, 67.52) (37.49, 67.75)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_11/n5} {} {0.000} {0.000} {0.019} {1.238} {0.827} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.129} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.129} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.129} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.129} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 46
PATH 47
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_5/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_5/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.820}
    {=} {Slack Time} {0.138}
  END_SLK_CLC
  SLK 0.138
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.138} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.138} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.266} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.269} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.354} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.356} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.419} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.419} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.439} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.439} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.497} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.498} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.549} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.550} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.585} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.585} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.637} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.637} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.709} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.710} {} {} {} 
    INST {U2501} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.027} {} {0.629} {0.767} {} {1} {(6.52, 62.97) (6.71, 62.59)} 
    NET {} {} {} {} {} {n2639} {} {0.000} {0.000} {0.027} {1.765} {0.629} {0.767} {} {} {} 
    INST {U1863} {A4} {^} {ZN} {v} {} {NAND4_X1} {0.039} {0.000} {0.022} {} {0.668} {0.805} {} {1} {(6.21, 62.86) (6.04, 63.28)} 
    NET {} {} {} {} {} {n1425} {} {0.000} {0.000} {0.022} {3.161} {0.668} {0.806} {} {} {} 
    INST {U1868} {B2} {v} {ZN} {^} {} {AOI21_X1} {0.037} {0.000} {0.023} {} {0.705} {0.843} {} {1} {(19.44, 68.56) (19.64, 68.39)} 
    NET {} {} {} {} {} {n1431} {} {0.000} {0.000} {0.023} {1.967} {0.705} {0.843} {} {} {} 
    INST {U1869} {A} {^} {ZN} {v} {} {OAI21_X1} {0.031} {0.000} {0.033} {} {0.736} {0.874} {} {2} {(22.41, 70.31) (22.74, 70.56)} 
    NET {} {} {} {} {} {n2789} {} {0.000} {0.000} {0.033} {5.704} {0.737} {0.874} {} {} {} 
    INST {U3230} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.060} {0.000} {0.037} {} {0.797} {0.934} {} {2} {(34.20, 82.46) (33.88, 82.19)} 
    NET {} {} {} {} {} {n2764} {} {0.000} {0.000} {0.037} {4.428} {0.797} {0.934} {} {} {} 
    INST {U2497} {A} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.013} {} {0.820} {0.958} {} {1} {(34.97, 88.17) (34.64, 87.92)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_5/n5} {} {0.000} {0.000} {0.013} {1.351} {0.820} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.138} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.138} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.138} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.138} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 47
PATH 48
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_5/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_5/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.041}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.959}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.820}
    {=} {Slack Time} {0.139}
  END_SLK_CLC
  SLK 0.139
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.139} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.139} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.268} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.270} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.355} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.357} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.420} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.421} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.440} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.440} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.498} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.499} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.550} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.551} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.586} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.586} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.638} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.638} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.711} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.711} {} {} {} 
    INST {U2501} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.027} {} {0.629} {0.768} {} {1} {(6.52, 62.97) (6.71, 62.59)} 
    NET {} {} {} {} {} {n2639} {} {0.000} {0.000} {0.027} {1.765} {0.629} {0.768} {} {} {} 
    INST {U1863} {A4} {^} {ZN} {v} {} {NAND4_X1} {0.039} {0.000} {0.022} {} {0.668} {0.807} {} {1} {(6.21, 62.86) (6.04, 63.28)} 
    NET {} {} {} {} {} {n1425} {} {0.000} {0.000} {0.022} {3.161} {0.668} {0.807} {} {} {} 
    INST {U1868} {B2} {v} {ZN} {^} {} {AOI21_X1} {0.037} {0.000} {0.023} {} {0.705} {0.844} {} {1} {(19.44, 68.56) (19.64, 68.39)} 
    NET {} {} {} {} {} {n1431} {} {0.000} {0.000} {0.023} {1.967} {0.705} {0.844} {} {} {} 
    INST {U1869} {A} {^} {ZN} {v} {} {OAI21_X1} {0.031} {0.000} {0.033} {} {0.736} {0.875} {} {2} {(22.41, 70.31) (22.74, 70.56)} 
    NET {} {} {} {} {} {n2789} {} {0.000} {0.000} {0.033} {5.704} {0.737} {0.876} {} {} {} 
    INST {U3230} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.060} {0.000} {0.037} {} {0.797} {0.936} {} {2} {(34.20, 82.46) (33.88, 82.19)} 
    NET {} {} {} {} {} {n2764} {} {0.000} {0.000} {0.037} {4.428} {0.797} {0.936} {} {} {} 
    INST {U2498} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.010} {} {0.820} {0.959} {} {1} {(36.86, 88.17) (37.18, 87.92)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_5/n5} {} {0.000} {0.000} {0.010} {1.219} {0.820} {0.959} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.139} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.139} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.139} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 48
PATH 49
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_16/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_16/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.814}
    {=} {Slack Time} {0.142}
  END_SLK_CLC
  SLK 0.142
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.142} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.270} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.272} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.363} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.225} {0.367} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.484} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.486} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.558} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.559} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.598} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.598} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.619} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.619} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.686} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.686} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.718} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.718} {} {} {} 
    INST {U2363} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.024} {} {0.627} {0.768} {} {1} {(5.95, 53.52) (6.33, 53.89)} 
    NET {} {} {} {} {} {n2835} {} {0.000} {0.000} {0.024} {1.782} {0.627} {0.768} {} {} {} 
    INST {U3369} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.029} {0.000} {0.016} {} {0.656} {0.798} {} {1} {(5.64, 53.52) (5.66, 53.24)} 
    NET {} {} {} {} {} {n2839} {} {0.000} {0.000} {0.016} {3.331} {0.656} {0.798} {} {} {} 
    INST {U2357} {C2} {v} {ZN} {^} {} {AOI211_X1} {0.049} {0.000} {0.039} {} {0.706} {0.848} {} {1} {(23.62, 56.31) (23.84, 56.48)} 
    NET {} {} {} {} {} {n2580} {} {0.000} {0.000} {0.039} {2.159} {0.706} {0.848} {} {} {} 
    INST {U2356} {A} {^} {ZN} {v} {} {OAI21_X1} {0.030} {0.000} {0.030} {} {0.737} {0.878} {} {2} {(29.07, 56.31) (29.39, 56.55)} 
    NET {} {} {} {} {} {n2784} {} {0.000} {0.000} {0.030} {3.780} {0.737} {0.878} {} {} {} 
    INST {U2355} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.032} {} {0.791} {0.932} {} {2} {(39.52, 57.26) (39.20, 56.99)} 
    NET {} {} {} {} {} {n2753} {} {0.000} {0.000} {0.032} {3.570} {0.791} {0.932} {} {} {} 
    INST {U2354} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.814} {0.955} {} {1} {(41.04, 57.37) (41.36, 57.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_16/n5} {} {0.000} {0.000} {0.019} {1.458} {0.814} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.142} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.142} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 49
PATH 50
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_15/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_15/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.815}
    {=} {Slack Time} {0.142}
  END_SLK_CLC
  SLK 0.142
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.142} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.270} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.272} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.363} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.225} {0.367} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.484} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.486} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.558} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.559} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.598} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.598} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.619} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.619} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.686} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.686} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.718} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.718} {} {} {} 
    INST {U1767} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.024} {} {0.621} {0.763} {} {1} {(5.38, 48.97) (5.57, 48.59)} 
    NET {} {} {} {} {} {n1362} {} {0.000} {0.000} {0.024} {1.762} {0.621} {0.763} {} {} {} 
    INST {U1771} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.011} {} {0.640} {0.781} {} {1} {(6.14, 48.97) (6.33, 48.80)} 
    NET {} {} {} {} {} {n1366} {} {0.000} {0.000} {0.011} {2.485} {0.640} {0.781} {} {} {} 
    INST {U1772} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.047} {0.000} {0.032} {} {0.687} {0.828} {} {1} {(11.46, 51.77) (11.65, 51.52)} 
    NET {} {} {} {} {} {n1367} {} {0.000} {0.000} {0.032} {4.577} {0.687} {0.829} {} {} {} 
    INST {U1773} {B} {^} {ZN} {v} {} {OAI211_X1} {0.042} {0.000} {0.038} {} {0.729} {0.871} {} {2} {(30.62, 61.91) (30.08, 62.16)} 
    NET {} {} {} {} {} {n2785} {} {0.000} {0.000} {0.038} {5.153} {0.729} {0.871} {} {} {} 
    INST {U2273} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.061} {0.000} {0.036} {} {0.791} {0.932} {} {2} {(35.34, 70.42) (35.66, 70.69)} 
    NET {} {} {} {} {} {n2754} {} {0.000} {0.000} {0.036} {4.200} {0.791} {0.932} {} {} {} 
    INST {U2271} {A} {^} {ZN} {v} {} {OAI21_X1} {0.024} {0.000} {0.017} {} {0.815} {0.956} {} {1} {(35.34, 71.36) (35.02, 71.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_15/n5} {} {0.000} {0.000} {0.017} {1.450} {0.815} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.142} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.142} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 50
PATH 51
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.813}
    {=} {Slack Time} {0.142}
  END_SLK_CLC
  SLK 0.142
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.142} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.270} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.273} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.364} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.226} {0.368} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.484} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.487} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.558} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.559} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.598} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.598} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.620} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.620} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.686} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.687} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.718} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.719} {} {} {} 
    INST {U2363} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.024} {} {0.627} {0.769} {} {1} {(5.95, 53.52) (6.33, 53.89)} 
    NET {} {} {} {} {} {n2835} {} {0.000} {0.000} {0.024} {1.782} {0.627} {0.769} {} {} {} 
    INST {U3369} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.029} {0.000} {0.016} {} {0.656} {0.798} {} {1} {(5.64, 53.52) (5.66, 53.24)} 
    NET {} {} {} {} {} {n2839} {} {0.000} {0.000} {0.016} {3.331} {0.656} {0.799} {} {} {} 
    INST {U2357} {C2} {v} {ZN} {^} {} {AOI211_X1} {0.049} {0.000} {0.039} {} {0.706} {0.848} {} {1} {(23.62, 56.31) (23.84, 56.48)} 
    NET {} {} {} {} {} {n2580} {} {0.000} {0.000} {0.039} {2.159} {0.706} {0.848} {} {} {} 
    INST {U2356} {A} {^} {ZN} {v} {} {OAI21_X1} {0.030} {0.000} {0.030} {} {0.737} {0.879} {} {2} {(29.07, 56.31) (29.39, 56.55)} 
    NET {} {} {} {} {} {n2784} {} {0.000} {0.000} {0.030} {3.780} {0.737} {0.879} {} {} {} 
    INST {U2355} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.032} {} {0.791} {0.933} {} {2} {(39.52, 57.26) (39.20, 56.99)} 
    NET {} {} {} {} {} {n2753} {} {0.000} {0.000} {0.032} {3.570} {0.791} {0.933} {} {} {} 
    INST {U2353} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.813} {0.956} {} {1} {(40.29, 57.37) (39.96, 57.12)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_16/n5} {} {0.000} {0.000} {0.019} {1.328} {0.813} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.142} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.142} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 51
PATH 52
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_15/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_15/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.814}
    {=} {Slack Time} {0.142}
  END_SLK_CLC
  SLK 0.142
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.142} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.271} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.273} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.364} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.225} {0.368} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.485} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.487} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.559} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.559} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.598} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.598} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.620} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.620} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.687} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.687} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.719} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.719} {} {} {} 
    INST {U1767} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.024} {} {0.621} {0.764} {} {1} {(5.38, 48.97) (5.57, 48.59)} 
    NET {} {} {} {} {} {n1362} {} {0.000} {0.000} {0.024} {1.762} {0.621} {0.764} {} {} {} 
    INST {U1771} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.011} {} {0.640} {0.782} {} {1} {(6.14, 48.97) (6.33, 48.80)} 
    NET {} {} {} {} {} {n1366} {} {0.000} {0.000} {0.011} {2.485} {0.640} {0.782} {} {} {} 
    INST {U1772} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.047} {0.000} {0.032} {} {0.687} {0.829} {} {1} {(11.46, 51.77) (11.65, 51.52)} 
    NET {} {} {} {} {} {n1367} {} {0.000} {0.000} {0.032} {4.577} {0.687} {0.830} {} {} {} 
    INST {U1773} {B} {^} {ZN} {v} {} {OAI211_X1} {0.042} {0.000} {0.038} {} {0.729} {0.872} {} {2} {(30.62, 61.91) (30.08, 62.16)} 
    NET {} {} {} {} {} {n2785} {} {0.000} {0.000} {0.038} {5.153} {0.729} {0.872} {} {} {} 
    INST {U2273} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.061} {0.000} {0.036} {} {0.791} {0.933} {} {2} {(35.34, 70.42) (35.66, 70.69)} 
    NET {} {} {} {} {} {n2754} {} {0.000} {0.000} {0.036} {4.200} {0.791} {0.933} {} {} {} 
    INST {U2272} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.814} {0.956} {} {1} {(35.91, 78.72) (35.59, 78.95)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_15/n5} {} {0.000} {0.000} {0.017} {1.237} {0.814} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.142} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.142} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.142} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 52
PATH 53
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_9/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_9/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.813}
    {=} {Slack Time} {0.143}
  END_SLK_CLC
  SLK 0.143
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.143} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.143} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.271} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.274} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.359} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.361} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.424} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.424} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.444} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.444} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.502} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.503} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.554} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.555} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.590} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.590} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.642} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.642} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.714} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.715} {} {} {} 
    INST {U2211} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.025} {} {0.628} {0.771} {} {1} {(13.17, 59.12) (13.36, 59.49)} 
    NET {} {} {} {} {} {n2097} {} {0.000} {0.000} {0.025} {1.750} {0.628} {0.771} {} {} {} 
    INST {U2209} {A} {^} {ZN} {v} {} {OAI211_X1} {0.031} {0.000} {0.024} {} {0.660} {0.802} {} {1} {(12.54, 59.12) (12.22, 59.36)} 
    NET {} {} {} {} {} {n2101} {} {0.000} {0.000} {0.024} {1.738} {0.660} {0.802} {} {} {} 
    INST {U2206} {B2} {v} {ZN} {^} {} {AOI21_X1} {0.045} {0.000} {0.029} {} {0.705} {0.848} {} {1} {(15.26, 59.12) (15.46, 59.29)} 
    NET {} {} {} {} {} {n2102} {} {0.000} {0.000} {0.029} {3.472} {0.705} {0.848} {} {} {} 
    INST {U2205} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.029} {} {0.733} {0.876} {} {2} {(28.69, 61.91) (29.01, 62.16)} 
    NET {} {} {} {} {} {n2948} {} {0.000} {0.000} {0.029} {3.665} {0.734} {0.876} {} {} {} 
    INST {U2204} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.035} {} {0.789} {0.932} {} {2} {(37.80, 62.86) (38.13, 62.59)} 
    NET {} {} {} {} {} {n2760} {} {0.000} {0.000} {0.035} {4.019} {0.790} {0.932} {} {} {} 
    INST {U2201} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.813} {0.956} {} {1} {(39.70, 64.72) (40.03, 64.95)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_9/n5} {} {0.000} {0.000} {0.019} {1.363} {0.813} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.143} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.143} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.143} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.143} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 53
PATH 54
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_9/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_9/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.813}
    {=} {Slack Time} {0.143}
  END_SLK_CLC
  SLK 0.143
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.143} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.143} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.272} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.274} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.359} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.361} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.424} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.425} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.444} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.444} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.502} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.503} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.554} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.555} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.590} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.590} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.642} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.642} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.714} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.715} {} {} {} 
    INST {U2211} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.025} {} {0.628} {0.771} {} {1} {(13.17, 59.12) (13.36, 59.49)} 
    NET {} {} {} {} {} {n2097} {} {0.000} {0.000} {0.025} {1.750} {0.628} {0.771} {} {} {} 
    INST {U2209} {A} {^} {ZN} {v} {} {OAI211_X1} {0.031} {0.000} {0.024} {} {0.660} {0.802} {} {1} {(12.54, 59.12) (12.22, 59.36)} 
    NET {} {} {} {} {} {n2101} {} {0.000} {0.000} {0.024} {1.738} {0.660} {0.803} {} {} {} 
    INST {U2206} {B2} {v} {ZN} {^} {} {AOI21_X1} {0.045} {0.000} {0.029} {} {0.705} {0.848} {} {1} {(15.26, 59.12) (15.46, 59.29)} 
    NET {} {} {} {} {} {n2102} {} {0.000} {0.000} {0.029} {3.472} {0.705} {0.848} {} {} {} 
    INST {U2205} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.029} {} {0.733} {0.876} {} {2} {(28.69, 61.91) (29.01, 62.16)} 
    NET {} {} {} {} {} {n2948} {} {0.000} {0.000} {0.029} {3.665} {0.734} {0.876} {} {} {} 
    INST {U2204} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.035} {} {0.789} {0.932} {} {2} {(37.80, 62.86) (38.13, 62.59)} 
    NET {} {} {} {} {} {n2760} {} {0.000} {0.000} {0.035} {4.019} {0.790} {0.932} {} {} {} 
    INST {U2203} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.813} {0.956} {} {1} {(42.76, 62.97) (42.43, 62.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_9/n5} {} {0.000} {0.000} {0.019} {1.300} {0.813} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.143} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.143} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.143} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.143} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 54
PATH 55
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_17/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_17/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.811}
    {=} {Slack Time} {0.145}
  END_SLK_CLC
  SLK 0.145
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.145} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.145} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.273} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.276} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.361} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.363} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.426} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.426} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.446} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.446} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.504} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.505} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.556} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.557} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.592} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.592} {} {} {} 
    INST {U2039} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.468} {0.613} {} {6} {(17.99, 51.77) (17.82, 51.39)} 
    NET {} {} {} {} {} {n1536} {} {0.000} {0.000} {0.012} {9.402} {0.468} {0.613} {} {} {} 
    INST {U3134} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.039} {0.000} {0.024} {} {0.507} {0.652} {} {2} {(17.92, 54.56) (18.11, 54.19)} 
    NET {} {} {} {} {} {n1814} {} {0.000} {0.000} {0.024} {3.843} {0.507} {0.652} {} {} {} 
    INST {U2460} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.044} {0.000} {0.028} {} {0.552} {0.696} {} {8} {(15.02, 54.56) (14.88, 54.40)} 
    NET {} {} {} {} {} {n2609} {} {0.000} {0.000} {0.028} {14.544} {0.552} {0.697} {} {} {} 
    INST {U2387} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.024} {} {0.606} {0.750} {} {1} {(9.44, 48.97) (9.06, 48.59)} 
    NET {} {} {} {} {} {n2572} {} {0.000} {0.000} {0.024} {1.772} {0.606} {0.750} {} {} {} 
    INST {U2385} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.023} {} {0.638} {0.782} {} {1} {(8.54, 47.91) (8.87, 48.16)} 
    NET {} {} {} {} {} {n2574} {} {0.000} {0.000} {0.023} {1.987} {0.638} {0.782} {} {} {} 
    INST {U2384} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.053} {0.000} {0.033} {} {0.691} {0.835} {} {1} {(12.03, 48.97) (12.22, 48.73)} 
    NET {} {} {} {} {} {n2576} {} {0.001} {0.000} {0.033} {4.996} {0.691} {0.836} {} {} {} 
    INST {U2383} {B} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.035} {} {0.730} {0.874} {} {2} {(27.14, 61.91) (27.68, 62.16)} 
    NET {} {} {} {} {} {n2783} {} {0.000} {0.000} {0.035} {3.838} {0.730} {0.874} {} {} {} 
    INST {U1898} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.058} {0.000} {0.034} {} {0.787} {0.932} {} {2} {(40.29, 60.06) (39.96, 59.79)} 
    NET {} {} {} {} {} {n2752} {} {0.000} {0.000} {0.034} {3.795} {0.788} {0.932} {} {} {} 
    INST {U2382} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.811} {0.955} {} {1} {(41.23, 60.16) (41.55, 59.93)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_17/n5} {} {0.000} {0.000} {0.019} {1.444} {0.811} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.145} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.145} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.145} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.145} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 55
PATH 56
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_17/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_17/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.810}
    {=} {Slack Time} {0.145}
  END_SLK_CLC
  SLK 0.145
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.145} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.145} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.274} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.277} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.362} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.364} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.427} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.427} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.447} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.447} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.505} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.506} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.557} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.558} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.592} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.593} {} {} {} 
    INST {U2039} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.468} {0.614} {} {6} {(17.99, 51.77) (17.82, 51.39)} 
    NET {} {} {} {} {} {n1536} {} {0.000} {0.000} {0.012} {9.402} {0.468} {0.614} {} {} {} 
    INST {U3134} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.039} {0.000} {0.024} {} {0.507} {0.653} {} {2} {(17.92, 54.56) (18.11, 54.19)} 
    NET {} {} {} {} {} {n1814} {} {0.000} {0.000} {0.024} {3.843} {0.507} {0.653} {} {} {} 
    INST {U2460} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.044} {0.000} {0.028} {} {0.552} {0.697} {} {8} {(15.02, 54.56) (14.88, 54.40)} 
    NET {} {} {} {} {} {n2609} {} {0.000} {0.000} {0.028} {14.544} {0.552} {0.698} {} {} {} 
    INST {U2387} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.024} {} {0.606} {0.751} {} {1} {(9.44, 48.97) (9.06, 48.59)} 
    NET {} {} {} {} {} {n2572} {} {0.000} {0.000} {0.024} {1.772} {0.606} {0.751} {} {} {} 
    INST {U2385} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.023} {} {0.638} {0.783} {} {1} {(8.54, 47.91) (8.87, 48.16)} 
    NET {} {} {} {} {} {n2574} {} {0.000} {0.000} {0.023} {1.987} {0.638} {0.783} {} {} {} 
    INST {U2384} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.053} {0.000} {0.033} {} {0.691} {0.836} {} {1} {(12.03, 48.97) (12.22, 48.73)} 
    NET {} {} {} {} {} {n2576} {} {0.001} {0.000} {0.033} {4.996} {0.691} {0.837} {} {} {} 
    INST {U2383} {B} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.035} {} {0.730} {0.875} {} {2} {(27.14, 61.91) (27.68, 62.16)} 
    NET {} {} {} {} {} {n2783} {} {0.000} {0.000} {0.035} {3.838} {0.730} {0.875} {} {} {} 
    INST {U1898} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.058} {0.000} {0.034} {} {0.787} {0.933} {} {2} {(40.29, 60.06) (39.96, 59.79)} 
    NET {} {} {} {} {} {n2752} {} {0.000} {0.000} {0.034} {3.795} {0.788} {0.933} {} {} {} 
    INST {U2381} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.810} {0.956} {} {1} {(39.70, 62.97) (40.03, 62.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_17/n5} {} {0.000} {0.000} {0.019} {1.185} {0.810} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.145} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.145} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.145} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.145} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 56
PATH 57
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_7/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_7/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.807}
    {=} {Slack Time} {0.150}
  END_SLK_CLC
  SLK 0.150
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.150} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.150} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.278} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.281} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.366} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.368} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.431} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.431} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.451} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.451} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.509} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.510} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.561} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.562} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.597} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.597} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.649} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.649} {} {} {} 
    INST {U2540} {A1} {^} {ZN} {^} {} {AND2_X1} {0.059} {0.000} {0.026} {} {0.558} {0.708} {} {5} {(16.85, 54.56) (16.30, 54.23)} 
    NET {} {} {} {} {} {n2831} {} {0.000} {0.000} {0.026} {10.456} {0.558} {0.708} {} {} {} 
    INST {U2539} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.580} {0.729} {} {5} {(8.30, 59.12) (8.13, 59.49)} 
    NET {} {} {} {} {} {n2636} {} {0.000} {0.000} {0.012} {7.784} {0.580} {0.729} {} {} {} 
    INST {U2523} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.032} {0.000} {0.027} {} {0.612} {0.761} {} {1} {(8.17, 60.06) (8.30, 59.79)} 
    NET {} {} {} {} {} {n2053} {} {0.000} {0.000} {0.027} {1.779} {0.612} {0.761} {} {} {} 
    INST {U2520} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.023} {} {0.643} {0.793} {} {1} {(9.69, 60.16) (10.01, 59.93)} 
    NET {} {} {} {} {} {n2061} {} {0.000} {0.000} {0.023} {1.641} {0.643} {0.793} {} {} {} 
    INST {U2510} {A1} {v} {ZN} {^} {} {NOR3_X1} {0.049} {0.000} {0.035} {} {0.692} {0.841} {} {1} {(10.51, 61.91) (10.30, 62.29)} 
    NET {} {} {} {} {} {n2073} {} {0.000} {0.000} {0.035} {3.079} {0.692} {0.842} {} {} {} 
    INST {U2507} {C1} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.031} {} {0.730} {0.879} {} {2} {(15.60, 74.17) (15.45, 73.92)} 
    NET {} {} {} {} {} {n2947} {} {0.000} {0.000} {0.031} {5.049} {0.730} {0.880} {} {} {} 
    INST {U2506} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.032} {} {0.784} {0.934} {} {2} {(34.20, 76.02) (34.52, 76.29)} 
    NET {} {} {} {} {} {n2762} {} {0.000} {0.000} {0.032} {3.532} {0.784} {0.934} {} {} {} 
    INST {U2505} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.807} {0.956} {} {1} {(33.83, 75.92) (33.50, 76.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_7/n5} {} {0.000} {0.000} {0.017} {1.283} {0.807} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.150} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.150} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.150} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.150} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 57
PATH 58
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_7/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_7/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.807}
    {=} {Slack Time} {0.150}
  END_SLK_CLC
  SLK 0.150
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.150} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.150} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.278} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.281} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.366} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.368} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.431} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.431} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.451} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.451} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.509} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.510} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.561} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.562} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.597} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.597} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.649} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.649} {} {} {} 
    INST {U2540} {A1} {^} {ZN} {^} {} {AND2_X1} {0.059} {0.000} {0.026} {} {0.558} {0.708} {} {5} {(16.85, 54.56) (16.30, 54.23)} 
    NET {} {} {} {} {} {n2831} {} {0.000} {0.000} {0.026} {10.456} {0.558} {0.708} {} {} {} 
    INST {U2539} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.580} {0.729} {} {5} {(8.30, 59.12) (8.13, 59.49)} 
    NET {} {} {} {} {} {n2636} {} {0.000} {0.000} {0.012} {7.784} {0.580} {0.730} {} {} {} 
    INST {U2523} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.032} {0.000} {0.027} {} {0.612} {0.761} {} {1} {(8.17, 60.06) (8.30, 59.79)} 
    NET {} {} {} {} {} {n2053} {} {0.000} {0.000} {0.027} {1.779} {0.612} {0.761} {} {} {} 
    INST {U2520} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.023} {} {0.643} {0.793} {} {1} {(9.69, 60.16) (10.01, 59.93)} 
    NET {} {} {} {} {} {n2061} {} {0.000} {0.000} {0.023} {1.641} {0.643} {0.793} {} {} {} 
    INST {U2510} {A1} {v} {ZN} {^} {} {NOR3_X1} {0.049} {0.000} {0.035} {} {0.692} {0.841} {} {1} {(10.51, 61.91) (10.30, 62.29)} 
    NET {} {} {} {} {} {n2073} {} {0.000} {0.000} {0.035} {3.079} {0.692} {0.842} {} {} {} 
    INST {U2507} {C1} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.031} {} {0.730} {0.879} {} {2} {(15.60, 74.17) (15.45, 73.92)} 
    NET {} {} {} {} {} {n2947} {} {0.000} {0.000} {0.031} {5.049} {0.730} {0.880} {} {} {} 
    INST {U2506} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.032} {} {0.784} {0.934} {} {2} {(34.20, 76.02) (34.52, 76.29)} 
    NET {} {} {} {} {} {n2762} {} {0.000} {0.000} {0.032} {3.532} {0.784} {0.934} {} {} {} 
    INST {U2504} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.807} {0.956} {} {1} {(34.02, 74.17) (33.69, 73.92)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_7/n5} {} {0.000} {0.000} {0.017} {1.272} {0.807} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.150} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.150} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.150} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.150} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 58
PATH 59
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_6/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_6/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.806}
    {=} {Slack Time} {0.150}
  END_SLK_CLC
  SLK 0.150
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.150} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.150} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.279} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.281} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.367} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.368} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.431} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.432} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.451} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.451} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.509} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.510} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.561} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.562} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.597} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.597} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.649} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.649} {} {} {} 
    INST {U2534} {A} {^} {ZN} {v} {} {OAI211_X1} {0.077} {0.000} {0.055} {} {0.577} {0.727} {} {9} {(18.05, 60.16) (18.37, 59.93)} 
    NET {} {} {} {} {} {n2653} {} {0.001} {0.000} {0.055} {16.496} {0.578} {0.728} {} {} {} 
    INST {U2533} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.629} {0.779} {} {1} {(6.46, 64.82) (6.33, 65.09)} 
    NET {} {} {} {} {} {n2043} {} {0.000} {0.000} {0.027} {1.773} {0.629} {0.779} {} {} {} 
    INST {U2529} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.038} {0.000} {0.021} {} {0.668} {0.818} {} {1} {(7.09, 64.82) (7.08, 64.40)} 
    NET {} {} {} {} {} {n2049} {} {0.000} {0.000} {0.021} {2.984} {0.668} {0.818} {} {} {} 
    INST {U2527} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.032} {0.000} {0.024} {} {0.700} {0.850} {} {1} {(19.55, 67.52) (19.68, 67.69)} 
    NET {} {} {} {} {} {n2050} {} {0.000} {0.000} {0.024} {2.172} {0.700} {0.850} {} {} {} 
    INST {U2526} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.030} {} {0.728} {0.878} {} {2} {(23.18, 70.31) (23.50, 70.56)} 
    NET {} {} {} {} {} {n2946} {} {0.000} {0.000} {0.030} {4.161} {0.729} {0.879} {} {} {} 
    INST {U3228} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.033} {} {0.783} {0.933} {} {2} {(37.44, 71.26) (37.11, 70.99)} 
    NET {} {} {} {} {} {n2763} {} {0.000} {0.000} {0.033} {3.618} {0.783} {0.933} {} {} {} 
    INST {U2525} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.806} {0.956} {} {1} {(37.62, 73.11) (37.94, 73.36)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_6/n5} {} {0.000} {0.000} {0.019} {1.256} {0.806} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.150} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.150} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.150} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.150} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 59
PATH 60
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_6/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_6/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.806}
    {=} {Slack Time} {0.151}
  END_SLK_CLC
  SLK 0.151
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.151} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.151} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.279} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.282} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.367} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.369} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.432} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.432} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.452} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.452} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.510} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.511} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.562} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.563} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.598} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.598} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.650} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.650} {} {} {} 
    INST {U2534} {A} {^} {ZN} {v} {} {OAI211_X1} {0.077} {0.000} {0.055} {} {0.577} {0.727} {} {9} {(18.05, 60.16) (18.37, 59.93)} 
    NET {} {} {} {} {} {n2653} {} {0.001} {0.000} {0.055} {16.496} {0.578} {0.729} {} {} {} 
    INST {U2533} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.629} {0.780} {} {1} {(6.46, 64.82) (6.33, 65.09)} 
    NET {} {} {} {} {} {n2043} {} {0.000} {0.000} {0.027} {1.773} {0.629} {0.780} {} {} {} 
    INST {U2529} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.038} {0.000} {0.021} {} {0.668} {0.818} {} {1} {(7.09, 64.82) (7.08, 64.40)} 
    NET {} {} {} {} {} {n2049} {} {0.000} {0.000} {0.021} {2.984} {0.668} {0.819} {} {} {} 
    INST {U2527} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.032} {0.000} {0.024} {} {0.700} {0.851} {} {1} {(19.55, 67.52) (19.68, 67.69)} 
    NET {} {} {} {} {} {n2050} {} {0.000} {0.000} {0.024} {2.172} {0.700} {0.851} {} {} {} 
    INST {U2526} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.030} {} {0.728} {0.879} {} {2} {(23.18, 70.31) (23.50, 70.56)} 
    NET {} {} {} {} {} {n2946} {} {0.000} {0.000} {0.030} {4.161} {0.729} {0.879} {} {} {} 
    INST {U3228} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.033} {} {0.783} {0.934} {} {2} {(37.44, 71.26) (37.11, 70.99)} 
    NET {} {} {} {} {} {n2763} {} {0.000} {0.000} {0.033} {3.618} {0.783} {0.934} {} {} {} 
    INST {U2524} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.017} {} {0.806} {0.956} {} {1} {(36.86, 73.11) (37.18, 73.36)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_6/n5} {} {0.000} {0.000} {0.017} {1.307} {0.806} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.151} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.151} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.151} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.151} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 60
PATH 61
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_8/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_8/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.808}
    {=} {Slack Time} {0.160}
  END_SLK_CLC
  SLK 0.160
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.160} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.160} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.289} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.291} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.377} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.379} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.442} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.442} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.496} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.497} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.615} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.616} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.649} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.650} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.721} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.721} {} {} {} 
    INST {U2024} {A1} {v} {ZN} {v} {} {AND2_X1} {0.053} {0.000} {0.019} {} {0.614} {0.774} {} {9} {(17.04, 57.37) (16.49, 57.03)} 
    NET {} {} {} {} {} {n2833} {} {0.001} {0.000} {0.019} {15.220} {0.614} {0.775} {} {} {} 
    INST {U2929} {A1} {v} {ZN} {v} {} {OR2_X1} {0.048} {0.000} {0.009} {} {0.663} {0.823} {} {1} {(7.28, 59.12) (7.83, 59.49)} 
    NET {} {} {} {} {} {n1599} {} {0.000} {0.000} {0.009} {1.664} {0.663} {0.823} {} {} {} 
    INST {U3013} {A2} {v} {ZN} {^} {} {NAND2_X1} {0.017} {0.000} {0.010} {} {0.679} {0.840} {} {1} {(8.42, 59.12) (8.61, 59.29)} 
    NET {} {} {} {} {} {n1669} {} {0.000} {0.000} {0.010} {1.789} {0.679} {0.840} {} {} {} 
    INST {U3012} {A} {^} {ZN} {v} {} {AOI21_X1} {0.013} {0.000} {0.018} {} {0.692} {0.852} {} {1} {(8.36, 57.37) (8.67, 57.20)} 
    NET {} {} {} {} {} {n1668} {} {0.000} {0.000} {0.018} {1.947} {0.692} {0.853} {} {} {} 
    INST {U3011} {A2} {v} {ZN} {^} {} {NAND2_X1} {0.021} {0.000} {0.013} {} {0.713} {0.873} {} {1} {(10.89, 57.37) (11.08, 57.20)} 
    NET {} {} {} {} {} {n1667} {} {0.000} {0.000} {0.013} {1.756} {0.713} {0.873} {} {} {} 
    INST {U1809} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.017} {} {0.734} {0.894} {} {1} {(11.53, 59.12) (11.34, 59.36)} 
    NET {} {} {} {} {} {n1390} {} {0.000} {0.000} {0.017} {3.482} {0.734} {0.895} {} {} {} 
    INST {U1810} {B} {v} {ZN} {^} {} {OAI211_X1} {0.034} {0.000} {0.035} {} {0.768} {0.929} {} {2} {(23.34, 68.56) (23.88, 68.33)} 
    NET {} {} {} {} {} {n2788} {} {0.000} {0.000} {0.035} {4.739} {0.769} {0.929} {} {} {} 
    INST {U2156} {A1} {^} {ZN} {^} {} {AND2_X1} {0.039} {0.000} {0.010} {} {0.808} {0.968} {} {1} {(43.00, 73.11) (43.55, 73.45)} 
    NET {} {} {} {} {} {n2970} {} {0.000} {0.000} {0.010} {1.731} {0.808} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.160} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.160} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.160} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.160} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 61
PATH 62
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_3/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_3/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.804}
    {=} {Slack Time} {0.164}
  END_SLK_CLC
  SLK 0.164
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.164} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.164} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.293} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.295} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.380} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.382} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.445} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.446} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.335} {0.499} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.501} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.619} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.620} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.653} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.653} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.725} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.725} {} {} {} 
    INST {U1783} {A} {v} {ZN} {^} {} {OAI211_X1} {0.061} {0.000} {0.089} {} {0.621} {0.785} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.089} {16.170} {0.622} {0.786} {} {} {} 
    INST {U2518} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.020} {} {0.636} {0.800} {} {2} {(8.99, 62.97) (9.16, 62.59)} 
    NET {} {} {} {} {} {n2054} {} {0.000} {0.000} {0.020} {3.034} {0.636} {0.800} {} {} {} 
    INST {U2238} {B1} {v} {ZN} {^} {} {OAI22_X1} {0.041} {0.000} {0.030} {} {0.677} {0.841} {} {1} {(9.56, 62.97) (9.75, 62.83)} 
    NET {} {} {} {} {} {n2015} {} {0.000} {0.000} {0.030} {1.742} {0.677} {0.841} {} {} {} 
    INST {U2232} {A} {^} {ZN} {v} {} {AOI211_X1} {0.022} {0.000} {0.027} {} {0.699} {0.863} {} {1} {(10.45, 62.97) (10.94, 62.80)} 
    NET {} {} {} {} {} {n2021} {} {0.000} {0.000} {0.027} {2.684} {0.700} {0.864} {} {} {} 
    INST {U2229} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.064} {0.003} {0.044} {} {0.764} {0.928} {} {2} {(14.80, 71.36) (14.95, 71.12)} 
    NET {} {} {} {} {} {n2945} {} {0.000} {0.000} {0.044} {6.666} {0.764} {0.928} {} {} {} 
    INST {U3361} {A2} {^} {ZN} {^} {} {AND2_X1} {0.040} {0.000} {0.011} {} {0.804} {0.968} {} {1} {(37.68, 88.17) (38.04, 87.83)} 
    NET {} {} {} {} {} {n2965} {} {0.000} {0.000} {0.011} {1.777} {0.804} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.164} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.164} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.164} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.164} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 62
PATH 63
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_14/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_14/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.791}
    {=} {Slack Time} {0.165}
  END_SLK_CLC
  SLK 0.165
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.165} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.165} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.293} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.296} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.381} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.383} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.446} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.446} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.466} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.466} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.524} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.525} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.576} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.577} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.612} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.612} {} {} {} 
    INST {U2039} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.468} {0.633} {} {6} {(17.99, 51.77) (17.82, 51.39)} 
    NET {} {} {} {} {} {n1536} {} {0.000} {0.000} {0.012} {9.402} {0.468} {0.633} {} {} {} 
    INST {U2011} {A3} {v} {ZN} {v} {} {OR3_X1} {0.102} {0.000} {0.023} {} {0.571} {0.735} {} {6} {(18.18, 47.91) (17.82, 48.29)} 
    NET {} {} {} {} {} {n2163} {} {0.001} {0.000} {0.023} {11.224} {0.571} {0.736} {} {} {} 
    INST {U1891} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.623} {0.788} {} {1} {(9.25, 50.72) (8.87, 51.09)} 
    NET {} {} {} {} {} {n1694} {} {0.000} {0.000} {0.027} {1.764} {0.623} {0.788} {} {} {} 
    INST {U3042} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.024} {0.000} {0.013} {} {0.647} {0.812} {} {1} {(8.99, 51.77) (9.17, 52.04)} 
    NET {} {} {} {} {} {n1925} {} {0.000} {0.000} {0.013} {1.892} {0.648} {0.812} {} {} {} 
    INST {U2298} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.035} {0.000} {0.029} {} {0.682} {0.847} {} {1} {(13.51, 51.77) (13.38, 51.59)} 
    NET {} {} {} {} {} {n2153} {} {0.000} {0.000} {0.029} {3.350} {0.683} {0.847} {} {} {} 
    INST {U2297} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.030} {} {0.711} {0.876} {} {2} {(29.25, 53.52) (29.58, 53.76)} 
    NET {} {} {} {} {} {n2943} {} {0.000} {0.000} {0.030} {3.854} {0.711} {0.876} {} {} {} 
    INST {U2296} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.035} {} {0.767} {0.932} {} {2} {(37.24, 54.46) (36.92, 54.19)} 
    NET {} {} {} {} {} {n2755} {} {0.000} {0.000} {0.035} {4.025} {0.767} {0.932} {} {} {} 
    INST {U2294} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.791} {0.956} {} {1} {(36.30, 54.56) (35.97, 54.33)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_14/n5} {} {0.000} {0.000} {0.019} {1.362} {0.791} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.165} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.165} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.165} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.165} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 63
PATH 64
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_14/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_14/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.790}
    {=} {Slack Time} {0.165}
  END_SLK_CLC
  SLK 0.165
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.165} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.165} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.294} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.296} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.382} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.384} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.447} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.447} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.467} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.467} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.525} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.526} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.577} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.578} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.612} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.612} {} {} {} 
    INST {U2039} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.468} {0.634} {} {6} {(17.99, 51.77) (17.82, 51.39)} 
    NET {} {} {} {} {} {n1536} {} {0.000} {0.000} {0.012} {9.402} {0.468} {0.634} {} {} {} 
    INST {U2011} {A3} {v} {ZN} {v} {} {OR3_X1} {0.102} {0.000} {0.023} {} {0.571} {0.736} {} {6} {(18.18, 47.91) (17.82, 48.29)} 
    NET {} {} {} {} {} {n2163} {} {0.001} {0.000} {0.023} {11.224} {0.571} {0.737} {} {} {} 
    INST {U1891} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.623} {0.789} {} {1} {(9.25, 50.72) (8.87, 51.09)} 
    NET {} {} {} {} {} {n1694} {} {0.000} {0.000} {0.027} {1.764} {0.623} {0.789} {} {} {} 
    INST {U3042} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.024} {0.000} {0.013} {} {0.647} {0.813} {} {1} {(8.99, 51.77) (9.17, 52.04)} 
    NET {} {} {} {} {} {n1925} {} {0.000} {0.000} {0.013} {1.892} {0.648} {0.813} {} {} {} 
    INST {U2298} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.035} {0.000} {0.029} {} {0.682} {0.848} {} {1} {(13.51, 51.77) (13.38, 51.59)} 
    NET {} {} {} {} {} {n2153} {} {0.000} {0.000} {0.029} {3.350} {0.683} {0.848} {} {} {} 
    INST {U2297} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.030} {} {0.711} {0.876} {} {2} {(29.25, 53.52) (29.58, 53.76)} 
    NET {} {} {} {} {} {n2943} {} {0.000} {0.000} {0.030} {3.854} {0.711} {0.877} {} {} {} 
    INST {U2296} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.035} {} {0.767} {0.933} {} {2} {(37.24, 54.46) (36.92, 54.19)} 
    NET {} {} {} {} {} {n2755} {} {0.000} {0.000} {0.035} {4.025} {0.767} {0.933} {} {} {} 
    INST {U2295} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.019} {} {0.790} {0.956} {} {1} {(41.23, 56.31) (41.55, 56.55)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_14/n5} {} {0.000} {0.000} {0.019} {1.170} {0.790} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.165} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.165} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.165} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.165} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 64
PATH 65
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_2/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_2/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.800}
    {=} {Slack Time} {0.167}
  END_SLK_CLC
  SLK 0.167
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.167} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.167} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.295} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.298} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.383} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.385} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.448} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.449} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.502} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.503} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.621} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.622} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.656} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.656} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.727} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.727} {} {} {} 
    INST {U2754} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.057} {0.000} {0.045} {} {0.618} {0.784} {} {9} {(16.52, 59.12) (16.66, 59.29)} 
    NET {} {} {} {} {} {n2711} {} {0.001} {0.000} {0.045} {17.601} {0.618} {0.785} {} {} {} 
    INST {U1902} {B1} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.029} {} {0.652} {0.818} {} {1} {(13.24, 62.97) (13.05, 62.59)} 
    NET {} {} {} {} {} {n1449} {} {0.000} {0.000} {0.029} {2.865} {0.652} {0.818} {} {} {} 
    INST {U1913} {B2} {v} {ZN} {^} {} {OAI221_X1} {0.084} {0.003} {0.057} {} {0.735} {0.902} {} {2} {(13.17, 71.36) (13.54, 71.69)} 
    NET {} {} {} {} {} {n2944} {} {0.001} {0.000} {0.057} {6.127} {0.736} {0.902} {} {} {} 
    INST {U3590} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.028} {} {0.771} {0.938} {} {2} {(33.38, 82.56) (33.00, 82.19)} 
    NET {} {} {} {} {} {n2951} {} {0.000} {0.000} {0.028} {3.497} {0.771} {0.938} {} {} {} 
    INST {U3591} {A} {v} {ZN} {^} {} {OAI21_X1} {0.028} {0.000} {0.017} {} {0.800} {0.966} {} {1} {(34.58, 82.56) (34.90, 82.33)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_2/n5} {} {0.000} {0.000} {0.017} {1.300} {0.800} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.167} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.167} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.167} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.167} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 65
PATH 66
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_2/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_2/Q_reg} {D} {DFF_X2} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.800}
    {=} {Slack Time} {0.167}
  END_SLK_CLC
  SLK 0.167
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.167} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.167} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.295} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.298} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.383} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.385} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.448} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.449} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.502} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.503} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.621} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.622} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.656} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.656} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.727} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.727} {} {} {} 
    INST {U2754} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.057} {0.000} {0.045} {} {0.618} {0.784} {} {9} {(16.52, 59.12) (16.66, 59.29)} 
    NET {} {} {} {} {} {n2711} {} {0.001} {0.000} {0.045} {17.601} {0.618} {0.785} {} {} {} 
    INST {U1902} {B1} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.029} {} {0.652} {0.818} {} {1} {(13.24, 62.97) (13.05, 62.59)} 
    NET {} {} {} {} {} {n1449} {} {0.000} {0.000} {0.029} {2.865} {0.652} {0.818} {} {} {} 
    INST {U1913} {B2} {v} {ZN} {^} {} {OAI221_X1} {0.084} {0.003} {0.057} {} {0.735} {0.902} {} {2} {(13.17, 71.36) (13.54, 71.69)} 
    NET {} {} {} {} {} {n2944} {} {0.001} {0.000} {0.057} {6.127} {0.736} {0.902} {} {} {} 
    INST {U3590} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.028} {} {0.771} {0.938} {} {2} {(33.38, 82.56) (33.00, 82.19)} 
    NET {} {} {} {} {} {n2951} {} {0.000} {0.000} {0.028} {3.497} {0.771} {0.938} {} {} {} 
    INST {U3593} {A} {v} {ZN} {^} {} {OAI21_X1} {0.028} {0.000} {0.020} {} {0.800} {0.966} {} {1} {(33.05, 84.31) (33.38, 84.56)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_2/n5} {} {0.000} {0.000} {0.020} {1.296} {0.800} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.167} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.167} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.167} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.167} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 66
PATH 67
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_4/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_4/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.793}
    {=} {Slack Time} {0.167}
  END_SLK_CLC
  SLK 0.167
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.167} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.167} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.296} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.298} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.384} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.385} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.448} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.449} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.468} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.468} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.526} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.527} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.578} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.579} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.614} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.614} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.666} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.666} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.739} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.739} {} {} {} 
    INST {U1826} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.027} {} {0.629} {0.796} {} {1} {(8.49, 62.97) (8.30, 62.59)} 
    NET {} {} {} {} {} {n1402} {} {0.000} {0.000} {0.027} {1.815} {0.629} {0.796} {} {} {} 
    INST {U1827} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.027} {0.000} {0.017} {} {0.656} {0.823} {} {1} {(8.49, 64.72) (8.31, 64.44)} 
    NET {} {} {} {} {} {n1403} {} {0.000} {0.000} {0.017} {2.758} {0.656} {0.823} {} {} {} 
    INST {U1829} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.026} {} {0.701} {0.869} {} {1} {(15.83, 68.56) (16.02, 68.19)} 
    NET {} {} {} {} {} {n1405} {} {0.000} {0.000} {0.026} {1.912} {0.702} {0.869} {} {} {} 
    INST {U1830} {A} {^} {ZN} {v} {} {OAI221_X1} {0.053} {0.003} {0.028} {} {0.755} {0.922} {} {2} {(18.11, 67.52) (18.09, 67.19)} 
    NET {} {} {} {} {} {n2790} {} {0.000} {0.000} {0.028} {6.419} {0.755} {0.923} {} {} {} 
    INST {U2152} {A1} {v} {ZN} {v} {} {AND2_X1} {0.037} {0.000} {0.009} {} {0.793} {0.960} {} {1} {(41.86, 82.56) (42.41, 82.23)} 
    NET {} {} {} {} {} {n2966} {} {0.000} {0.000} {0.009} {1.342} {0.793} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.167} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.167} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.167} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.167} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 67
PATH 68
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_30/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_30/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.800}
    {=} {Slack Time} {0.168}
  END_SLK_CLC
  SLK 0.168
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.168} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.168} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.162} {0.000} {0.091} {} {0.162} {0.330} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.091} {38.191} {0.165} {0.333} {} {} {} 
    INST {U2125} {A} {^} {ZN} {v} {} {INV_X2} {0.066} {0.000} {0.040} {} {0.231} {0.399} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.003} {0.000} {0.040} {46.148} {0.233} {0.401} {} {} {} 
    INST {U2874} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.078} {0.002} {0.051} {} {0.311} {0.480} {} {3} {(26.41, 73.25) (26.85, 72.66)} 
    NET {} {} {} {} {} {n2262} {} {0.000} {0.000} {0.051} {8.465} {0.312} {0.480} {} {} {} 
    INST {U2873} {B} {^} {ZN} {^} {} {XNOR2_X1} {0.054} {0.000} {0.032} {} {0.366} {0.534} {} {2} {(27.14, 54.88) (27.42, 55.02)} 
    NET {} {} {} {} {} {n2525} {} {0.000} {0.000} {0.032} {4.652} {0.366} {0.535} {} {} {} 
    INST {U2872} {A} {^} {ZN} {v} {} {OAI21_X1} {0.023} {0.000} {0.013} {} {0.390} {0.558} {} {1} {(30.59, 50.72) (30.91, 50.95)} 
    NET {} {} {} {} {} {n2260} {} {0.000} {0.000} {0.013} {1.533} {0.390} {0.558} {} {} {} 
    INST {U2866} {A1} {v} {ZN} {^} {} {NOR3_X1} {0.047} {0.000} {0.038} {} {0.437} {0.605} {} {2} {(30.65, 48.97) (30.45, 48.59)} 
    NET {} {} {} {} {} {n2261} {} {0.000} {0.000} {0.038} {3.627} {0.437} {0.605} {} {} {} 
    INST {U3060} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.011} {} {0.452} {0.620} {} {1} {(32.88, 47.91) (32.74, 48.09)} 
    NET {} {} {} {} {} {n1717} {} {0.000} {0.000} {0.011} {1.048} {0.452} {0.620} {} {} {} 
    INST {U3058} {A1} {v} {ZN} {v} {} {AND2_X1} {0.032} {0.000} {0.007} {} {0.485} {0.653} {} {2} {(32.43, 46.16) (31.88, 45.83)} 
    NET {} {} {} {} {} {n1883} {} {0.000} {0.000} {0.007} {3.334} {0.485} {0.653} {} {} {} 
    INST {U2010} {A2} {v} {ZN} {v} {} {AND2_X1} {0.030} {0.000} {0.006} {} {0.514} {0.683} {} {1} {(32.55, 36.72) (32.91, 37.05)} 
    NET {} {} {} {} {} {n1533} {} {0.000} {0.000} {0.006} {1.692} {0.514} {0.683} {} {} {} 
    INST {U2106} {A2} {v} {ZN} {^} {} {NAND2_X1} {0.021} {0.000} {0.014} {} {0.535} {0.703} {} {2} {(32.62, 34.97) (32.43, 34.80)} 
    NET {} {} {} {} {} {n1853} {} {0.000} {0.000} {0.014} {4.263} {0.535} {0.703} {} {} {} 
    INST {U2985} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.558} {0.726} {} {3} {(28.50, 29.37) (28.37, 29.20)} 
    NET {} {} {} {} {} {n2391} {} {0.000} {0.000} {0.013} {6.029} {0.558} {0.727} {} {} {} 
    INST {U2979} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.044} {0.000} {0.028} {} {0.602} {0.770} {} {2} {(19.44, 23.77) (19.63, 23.53)} 
    NET {} {} {} {} {} {n1645} {} {0.000} {0.000} {0.028} {3.911} {0.602} {0.771} {} {} {} 
    INST {U2080} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.026} {0.000} {0.015} {} {0.628} {0.796} {} {3} {(16.34, 20.96) (16.21, 20.80)} 
    NET {} {} {} {} {} {n1554} {} {0.000} {0.000} {0.015} {5.035} {0.628} {0.797} {} {} {} 
    INST {U2767} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.033} {0.000} {0.022} {} {0.662} {0.830} {} {1} {(12.73, 22.71) (12.60, 22.96)} 
    NET {} {} {} {} {} {n2344} {} {0.000} {0.000} {0.022} {2.464} {0.662} {0.830} {} {} {} 
    INST {U2766} {A} {^} {ZN} {^} {} {XNOR2_X1} {0.052} {0.000} {0.038} {} {0.714} {0.882} {} {3} {(12.16, 25.65) (12.60, 25.06)} 
    NET {} {} {} {} {} {n2689} {} {0.000} {0.000} {0.038} {5.924} {0.714} {0.882} {} {} {} 
    INST {U2428} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.013} {} {0.732} {0.900} {} {1} {(14.25, 29.37) (14.38, 29.20)} 
    NET {} {} {} {} {} {n2348} {} {0.000} {0.000} {0.013} {1.736} {0.732} {0.900} {} {} {} 
    INST {U2425} {A} {v} {ZN} {^} {} {OAI211_X1} {0.030} {0.000} {0.035} {} {0.762} {0.930} {} {2} {(14.63, 31.12) (14.31, 31.36)} 
    NET {} {} {} {} {} {n2770} {} {0.000} {0.000} {0.035} {4.693} {0.762} {0.930} {} {} {} 
    INST {U2194} {A1} {^} {ZN} {^} {} {AND2_X1} {0.038} {0.000} {0.009} {} {0.800} {0.968} {} {1} {(23.24, 14.31) (23.79, 14.65)} 
    NET {} {} {} {} {} {n2992} {} {0.000} {0.000} {0.009} {1.490} {0.800} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.168} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.168} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.168} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.168} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 68
PATH 69
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_12/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_12/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.791}
    {=} {Slack Time} {0.169}
  END_SLK_CLC
  SLK 0.169
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.169} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.169} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.298} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.300} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.385} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.387} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.450} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.451} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.470} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.470} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.528} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.529} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.580} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.581} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.616} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.616} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.668} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.668} {} {} {} 
    INST {U2024} {A1} {^} {ZN} {^} {} {AND2_X1} {0.075} {0.000} {0.041} {} {0.575} {0.744} {} {9} {(17.04, 57.37) (16.49, 57.03)} 
    NET {} {} {} {} {} {n2833} {} {0.001} {0.000} {0.041} {17.015} {0.575} {0.744} {} {} {} 
    INST {U2324} {A1} {^} {ZN} {v} {} {OAI22_X1} {0.024} {0.000} {0.017} {} {0.600} {0.768} {} {1} {(8.54, 54.56) (8.68, 54.43)} 
    NET {} {} {} {} {} {n2826} {} {0.000} {0.000} {0.017} {1.666} {0.600} {0.768} {} {} {} 
    INST {U3365} {A3} {v} {ZN} {^} {} {NOR3_X1} {0.054} {0.000} {0.028} {} {0.653} {0.822} {} {1} {(9.18, 54.56) (9.36, 54.19)} 
    NET {} {} {} {} {} {n2829} {} {0.000} {0.000} {0.028} {2.011} {0.654} {0.822} {} {} {} 
    INST {U3188} {B} {^} {ZN} {v} {} {OAI211_X1} {0.034} {0.000} {0.025} {} {0.688} {0.857} {} {1} {(11.75, 53.52) (12.29, 53.76)} 
    NET {} {} {} {} {} {n2126} {} {0.000} {0.000} {0.025} {2.811} {0.688} {0.857} {} {} {} 
    INST {U2321} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.034} {0.000} {0.024} {} {0.722} {0.891} {} {1} {(25.48, 54.56) (25.34, 54.40)} 
    NET {} {} {} {} {} {n2127} {} {0.000} {0.000} {0.024} {2.048} {0.722} {0.891} {} {} {} 
    INST {U2320} {A} {^} {ZN} {v} {} {OAI21_X1} {0.027} {0.000} {0.030} {} {0.749} {0.918} {} {2} {(28.30, 56.31) (28.63, 56.55)} 
    NET {} {} {} {} {} {n2941} {} {0.000} {0.000} {0.030} {3.992} {0.749} {0.918} {} {} {} 
    INST {U3366} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.009} {} {0.791} {0.959} {} {1} {(44.90, 51.77) (45.26, 51.43)} 
    NET {} {} {} {} {} {n2974} {} {0.000} {0.000} {0.009} {1.599} {0.791} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.169} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.169} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.169} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.169} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 69
PATH 70
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_19/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_19/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.790}
    {=} {Slack Time} {0.169}
  END_SLK_CLC
  SLK 0.169
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.169} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.169} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.298} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.300} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.386} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.387} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.450} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.451} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.470} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.470} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.528} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.529} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.580} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.581} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.635} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.635} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.649} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.649} {} {} {} 
    INST {U2027} {A2} {v} {ZN} {v} {} {OR3_X1} {0.106} {0.000} {0.027} {} {0.586} {0.755} {} {8} {(16.66, 43.37) (16.11, 42.99)} 
    NET {} {} {} {} {} {n2508} {} {0.000} {0.000} {0.027} {15.531} {0.586} {0.755} {} {} {} 
    INST {U2587} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.023} {} {0.637} {0.806} {} {1} {(11.34, 43.37) (10.96, 42.99)} 
    NET {} {} {} {} {} {n2840} {} {0.000} {0.000} {0.023} {1.115} {0.637} {0.806} {} {} {} 
    INST {U2585} {A1} {^} {ZN} {^} {} {AND2_X1} {0.035} {0.000} {0.008} {} {0.671} {0.840} {} {1} {(11.27, 45.12) (11.82, 45.45)} 
    NET {} {} {} {} {} {n1728} {} {0.000} {0.000} {0.008} {1.783} {0.671} {0.840} {} {} {} 
    INST {U3067} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.010} {} {0.691} {0.860} {} {1} {(12.03, 46.16) (12.21, 46.44)} 
    NET {} {} {} {} {} {n1727} {} {0.000} {0.000} {0.010} {1.586} {0.691} {0.860} {} {} {} 
    INST {U2572} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.034} {0.000} {0.024} {} {0.725} {0.894} {} {1} {(12.36, 45.12) (12.22, 45.36)} 
    NET {} {} {} {} {} {n2534} {} {0.000} {0.000} {0.024} {3.208} {0.725} {0.894} {} {} {} 
    INST {U2571} {A} {^} {ZN} {v} {} {OAI21_X1} {0.027} {0.000} {0.030} {} {0.752} {0.921} {} {2} {(29.07, 45.12) (29.39, 45.36)} 
    NET {} {} {} {} {} {n2781} {} {0.000} {0.000} {0.030} {3.716} {0.752} {0.921} {} {} {} 
    INST {U2191} {A1} {v} {ZN} {v} {} {AND2_X1} {0.038} {0.000} {0.009} {} {0.790} {0.959} {} {1} {(41.67, 47.91) (42.22, 48.25)} 
    NET {} {} {} {} {} {n2981} {} {0.000} {0.000} {0.009} {1.662} {0.790} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.169} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.169} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.169} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.169} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 70
PATH 71
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_20/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_20/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.790}
    {=} {Slack Time} {0.169}
  END_SLK_CLC
  SLK 0.169
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.169} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.169} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.298} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.300} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.386} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.387} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.450} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.451} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.470} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.470} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.528} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.529} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.580} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.581} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.616} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.616} {} {} {} 
    INST {U2039} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.468} {0.637} {} {6} {(17.99, 51.77) (17.82, 51.39)} 
    NET {} {} {} {} {} {n1536} {} {0.000} {0.000} {0.012} {9.402} {0.468} {0.637} {} {} {} 
    INST {U2011} {A3} {v} {ZN} {v} {} {OR3_X1} {0.102} {0.000} {0.023} {} {0.571} {0.740} {} {6} {(18.18, 47.91) (17.82, 48.29)} 
    NET {} {} {} {} {} {n2163} {} {0.001} {0.000} {0.023} {11.224} {0.571} {0.740} {} {} {} 
    INST {U2404} {A} {v} {ZN} {^} {} {INV_X1} {0.034} {0.000} {0.020} {} {0.605} {0.774} {} {4} {(11.65, 48.97) (11.82, 48.59)} 
    NET {} {} {} {} {} {n2567} {} {0.000} {0.000} {0.020} {7.644} {0.605} {0.774} {} {} {} 
    INST {U3187} {A1} {^} {ZN} {v} {} {OAI22_X1} {0.020} {0.000} {0.025} {} {0.625} {0.794} {} {1} {(10.46, 47.91) (10.32, 48.05)} 
    NET {} {} {} {} {} {n2507} {} {0.000} {0.000} {0.025} {1.757} {0.625} {0.794} {} {} {} 
    INST {U2403} {A} {v} {ZN} {^} {} {AOI21_X1} {0.045} {0.000} {0.022} {} {0.670} {0.840} {} {1} {(10.46, 45.12) (10.14, 45.29)} 
    NET {} {} {} {} {} {n2514} {} {0.000} {0.000} {0.022} {1.664} {0.670} {0.840} {} {} {} 
    INST {U2399} {A1} {^} {ZN} {v} {} {NAND4_X1} {0.035} {0.000} {0.022} {} {0.705} {0.874} {} {1} {(10.27, 43.37) (9.73, 43.68)} 
    NET {} {} {} {} {} {n2519} {} {0.000} {0.000} {0.022} {3.524} {0.706} {0.875} {} {} {} 
    INST {U2397} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.031} {0.000} {0.023} {} {0.737} {0.906} {} {1} {(24.34, 36.72) (24.21, 36.88)} 
    NET {} {} {} {} {} {n2520} {} {0.000} {0.000} {0.023} {1.829} {0.737} {0.906} {} {} {} 
    INST {U2395} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.760} {0.929} {} {2} {(26.04, 36.72) (25.90, 36.88)} 
    NET {} {} {} {} {} {n2780} {} {0.000} {0.000} {0.013} {4.307} {0.760} {0.929} {} {} {} 
    INST {U2175} {A1} {v} {ZN} {v} {} {AND2_X1} {0.030} {0.000} {0.009} {} {0.790} {0.959} {} {1} {(35.02, 25.52) (35.57, 25.85)} 
    NET {} {} {} {} {} {n2982} {} {0.000} {0.000} {0.009} {1.603} {0.790} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.169} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.169} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.169} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.169} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 71
PATH 72
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_24/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_24/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.790}
    {=} {Slack Time} {0.170}
  END_SLK_CLC
  SLK 0.170
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.170} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.170} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.298} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.301} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.386} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.388} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.451} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.451} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.471} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.471} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.529} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.530} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.581} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.582} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.635} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.636} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.650} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.650} {} {} {} 
    INST {U2027} {A2} {v} {ZN} {v} {} {OR3_X1} {0.106} {0.000} {0.027} {} {0.586} {0.755} {} {8} {(16.66, 43.37) (16.11, 42.99)} 
    NET {} {} {} {} {} {n2508} {} {0.000} {0.000} {0.027} {15.531} {0.586} {0.756} {} {} {} 
    INST {U2485} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.027} {} {0.640} {0.810} {} {1} {(14.50, 42.31) (14.88, 42.69)} 
    NET {} {} {} {} {} {n2460} {} {0.000} {0.000} {0.027} {1.869} {0.640} {0.810} {} {} {} 
    INST {U2481} {A} {^} {ZN} {v} {} {OAI211_X1} {0.034} {0.000} {0.017} {} {0.674} {0.843} {} {1} {(14.06, 42.31) (13.74, 42.55)} 
    NET {} {} {} {} {} {n2461} {} {0.000} {0.000} {0.017} {2.377} {0.674} {0.843} {} {} {} 
    INST {U2480} {A} {v} {ZN} {^} {} {AOI21_X1} {0.049} {0.000} {0.028} {} {0.723} {0.893} {} {1} {(14.44, 37.77) (14.75, 37.59)} 
    NET {} {} {} {} {} {n2463} {} {0.000} {0.000} {0.028} {3.163} {0.723} {0.893} {} {} {} 
    INST {U2479} {A} {^} {ZN} {v} {} {OAI21_X1} {0.029} {0.000} {0.030} {} {0.752} {0.921} {} {2} {(24.50, 31.12) (24.83, 31.36)} 
    NET {} {} {} {} {} {n2776} {} {0.000} {0.000} {0.030} {4.045} {0.752} {0.922} {} {} {} 
    INST {U2179} {A1} {v} {ZN} {v} {} {AND2_X1} {0.038} {0.000} {0.009} {} {0.790} {0.960} {} {1} {(31.60, 15.37) (32.15, 15.03)} 
    NET {} {} {} {} {} {n2986} {} {0.000} {0.000} {0.009} {1.406} {0.790} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.170} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.170} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.170} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.170} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 72
PATH 73
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_27/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_27/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.788}
    {=} {Slack Time} {0.172}
  END_SLK_CLC
  SLK 0.172
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.172} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.172} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.301} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.303} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.388} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.390} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.453} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.454} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.473} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.473} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.531} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.532} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.583} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.584} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.638} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.638} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.652} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.652} {} {} {} 
    INST {U2026} {A2} {v} {ZN} {v} {} {OR3_X1} {0.100} {0.000} {0.024} {} {0.580} {0.752} {} {6} {(20.65, 43.37) (20.10, 42.99)} 
    NET {} {} {} {} {} {n2485} {} {0.001} {0.000} {0.024} {12.162} {0.580} {0.752} {} {} {} 
    INST {U2437} {A} {v} {ZN} {^} {} {INV_X1} {0.033} {0.000} {0.019} {} {0.614} {0.785} {} {4} {(16.40, 36.72) (16.57, 37.09)} 
    NET {} {} {} {} {} {n2473} {} {0.000} {0.000} {0.019} {7.399} {0.614} {0.786} {} {} {} 
    INST {U2257} {A1} {^} {ZN} {v} {} {OAI22_X1} {0.020} {0.000} {0.016} {} {0.634} {0.805} {} {1} {(13.88, 34.97) (13.74, 34.83)} 
    NET {} {} {} {} {} {n2407} {} {0.000} {0.000} {0.016} {1.772} {0.634} {0.805} {} {} {} 
    INST {U2256} {B} {v} {ZN} {^} {} {AOI211_X1} {0.069} {0.000} {0.040} {} {0.703} {0.875} {} {1} {(15.38, 33.91) (15.69, 34.09)} 
    NET {} {} {} {} {} {n2415} {} {0.000} {0.000} {0.040} {2.284} {0.703} {0.875} {} {} {} 
    INST {U2251} {A} {^} {ZN} {v} {} {OAI211_X1} {0.045} {0.000} {0.035} {} {0.748} {0.920} {} {2} {(16.14, 28.32) (16.47, 28.55)} 
    NET {} {} {} {} {} {n2773} {} {0.000} {0.000} {0.035} {4.560} {0.748} {0.920} {} {} {} 
    INST {U2160} {A1} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.788} {0.960} {} {1} {(29.89, 15.37) (30.44, 15.03)} 
    NET {} {} {} {} {} {n2989} {} {0.000} {0.000} {0.009} {1.187} {0.788} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.172} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.172} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.172} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.172} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 73
PATH 74
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_22/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_22/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.786}
    {=} {Slack Time} {0.174}
  END_SLK_CLC
  SLK 0.174
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.174} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.302} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.305} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.390} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.392} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.455} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.455} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.475} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.475} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.533} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.534} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.585} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.586} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.639} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.640} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.654} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.654} {} {} {} 
    INST {U2028} {A2} {v} {ZN} {v} {} {OR3_X1} {0.108} {0.000} {0.029} {} {0.588} {0.761} {} {9} {(16.85, 42.31) (16.30, 42.69)} 
    NET {} {} {} {} {} {n2495} {} {0.001} {0.000} {0.029} {16.897} {0.589} {0.762} {} {} {} 
    INST {U2314} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.049} {0.000} {0.027} {} {0.637} {0.811} {} {1} {(5.57, 39.52) (5.76, 39.89)} 
    NET {} {} {} {} {} {n2484} {} {0.000} {0.000} {0.027} {1.776} {0.637} {0.811} {} {} {} 
    INST {U2312} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.020} {} {0.669} {0.843} {} {1} {(7.21, 39.52) (7.54, 39.76)} 
    NET {} {} {} {} {} {n2489} {} {0.000} {0.000} {0.020} {1.764} {0.669} {0.843} {} {} {} 
    INST {U2308} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.040} {0.000} {0.026} {} {0.709} {0.883} {} {1} {(9.12, 39.52) (9.25, 39.76)} 
    NET {} {} {} {} {} {n2490} {} {0.000} {0.000} {0.026} {3.427} {0.709} {0.883} {} {} {} 
    INST {U2307} {B} {^} {ZN} {v} {} {OAI211_X1} {0.036} {0.000} {0.033} {} {0.746} {0.919} {} {2} {(24.86, 36.72) (25.40, 36.95)} 
    NET {} {} {} {} {} {n2778} {} {0.000} {0.000} {0.033} {3.568} {0.746} {0.919} {} {} {} 
    INST {U2170} {A1} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.786} {0.959} {} {1} {(37.87, 34.97) (38.42, 34.63)} 
    NET {} {} {} {} {} {n2984} {} {0.000} {0.000} {0.009} {1.735} {0.786} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.174} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.174} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.174} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 74
PATH 75
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_26/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_26/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.786}
    {=} {Slack Time} {0.174}
  END_SLK_CLC
  SLK 0.174
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.174} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.303} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.305} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.390} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.392} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.455} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.456} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.475} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.475} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.533} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.534} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.585} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.586} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.640} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.640} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.654} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.654} {} {} {} 
    INST {U2026} {A2} {v} {ZN} {v} {} {OR3_X1} {0.100} {0.000} {0.024} {} {0.580} {0.754} {} {6} {(20.65, 43.37) (20.10, 42.99)} 
    NET {} {} {} {} {} {n2485} {} {0.001} {0.000} {0.024} {12.162} {0.580} {0.754} {} {} {} 
    INST {U2437} {A} {v} {ZN} {^} {} {INV_X1} {0.033} {0.000} {0.019} {} {0.614} {0.788} {} {4} {(16.40, 36.72) (16.57, 37.09)} 
    NET {} {} {} {} {} {n2473} {} {0.000} {0.000} {0.019} {7.399} {0.614} {0.788} {} {} {} 
    INST {U2218} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.016} {0.000} {0.017} {} {0.630} {0.804} {} {1} {(17.30, 34.97) (17.16, 34.73)} 
    NET {} {} {} {} {} {n2428} {} {0.000} {0.000} {0.017} {1.689} {0.630} {0.804} {} {} {} 
    INST {U2215} {A} {v} {ZN} {^} {} {AOI211_X1} {0.072} {0.000} {0.039} {} {0.702} {0.876} {} {1} {(16.54, 34.97) (16.05, 34.80)} 
    NET {} {} {} {} {} {n2430} {} {0.000} {0.000} {0.039} {1.960} {0.702} {0.876} {} {} {} 
    INST {U2214} {B} {^} {ZN} {v} {} {OAI211_X1} {0.044} {0.001} {0.030} {} {0.747} {0.920} {} {2} {(16.18, 32.16) (15.64, 31.93)} 
    NET {} {} {} {} {} {n2774} {} {0.000} {0.000} {0.030} {4.967} {0.747} {0.921} {} {} {} 
    INST {U2159} {A1} {v} {ZN} {v} {} {AND2_X1} {0.039} {0.000} {0.009} {} {0.786} {0.959} {} {1} {(35.78, 25.52) (36.33, 25.85)} 
    NET {} {} {} {} {} {n2988} {} {0.000} {0.000} {0.009} {1.636} {0.786} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.174} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.174} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.174} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 75
PATH 76
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_11/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_11/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.786}
    {=} {Slack Time} {0.174}
  END_SLK_CLC
  SLK 0.174
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.174} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.303} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.305} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.391} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.392} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.455} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.456} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.475} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.475} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.533} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.534} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.585} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.586} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.621} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.621} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.673} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.673} {} {} {} 
    INST {U2532} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.051} {} {0.571} {0.745} {} {8} {(18.05, 57.37) (18.37, 57.12)} 
    NET {} {} {} {} {} {n2650} {} {0.001} {0.000} {0.051} {14.536} {0.572} {0.746} {} {} {} 
    INST {U2335} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.621} {0.796} {} {1} {(7.59, 57.26) (7.73, 56.99)} 
    NET {} {} {} {} {} {n2599} {} {0.000} {0.000} {0.026} {1.798} {0.621} {0.796} {} {} {} 
    INST {U3161} {A} {^} {ZN} {v} {} {INV_X1} {0.009} {0.000} {0.007} {} {0.630} {0.805} {} {1} {(7.16, 57.37) (6.99, 56.99)} 
    NET {} {} {} {} {} {n1859} {} {0.000} {0.000} {0.007} {1.528} {0.630} {0.805} {} {} {} 
    INST {U3159} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.021} {0.000} {0.015} {} {0.652} {0.826} {} {1} {(6.83, 56.31) (6.97, 56.69)} 
    NET {} {} {} {} {} {n1857} {} {0.000} {0.000} {0.015} {1.699} {0.652} {0.826} {} {} {} 
    INST {U2331} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.008} {} {0.667} {0.841} {} {1} {(6.46, 56.31) (6.33, 56.48)} 
    NET {} {} {} {} {} {n1745} {} {0.000} {0.000} {0.008} {2.057} {0.667} {0.841} {} {} {} 
    INST {U1900} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.040} {0.000} {0.031} {} {0.707} {0.881} {} {1} {(11.79, 56.31) (11.65, 56.55)} 
    NET {} {} {} {} {} {n1448} {} {0.000} {0.000} {0.031} {4.596} {0.708} {0.882} {} {} {} 
    INST {U1901} {B} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.035} {} {0.746} {0.920} {} {2} {(28.85, 64.72) (29.39, 64.95)} 
    NET {} {} {} {} {} {n2786} {} {0.000} {0.000} {0.035} {3.933} {0.746} {0.920} {} {} {} 
    INST {U2178} {A1} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.786} {0.960} {} {1} {(44.71, 67.52) (45.26, 67.85)} 
    NET {} {} {} {} {} {n2973} {} {0.000} {0.000} {0.009} {1.196} {0.786} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.174} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.174} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.174} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 76
PATH 77
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_28/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_28/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.785}
    {=} {Slack Time} {0.174}
  END_SLK_CLC
  SLK 0.174
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.174} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.303} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.305} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.391} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.392} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.456} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.456} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.476} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.476} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.533} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.535} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.585} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.587} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.640} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.641} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.654} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.655} {} {} {} 
    INST {U2028} {A2} {v} {ZN} {v} {} {OR3_X1} {0.108} {0.000} {0.029} {} {0.588} {0.762} {} {9} {(16.85, 42.31) (16.30, 42.69)} 
    NET {} {} {} {} {} {n2495} {} {0.000} {0.000} {0.029} {16.897} {0.588} {0.762} {} {} {} 
    INST {U2417} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.611} {0.785} {} {1} {(15.78, 39.52) (15.64, 39.69)} 
    NET {} {} {} {} {} {n1707} {} {0.000} {0.000} {0.013} {1.981} {0.611} {0.785} {} {} {} 
    INST {U2416} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.016} {} {0.630} {0.805} {} {1} {(15.39, 36.72) (15.07, 36.95)} 
    NET {} {} {} {} {} {n2374} {} {0.000} {0.000} {0.016} {1.782} {0.630} {0.805} {} {} {} 
    INST {U2415} {B} {v} {ZN} {^} {} {AOI211_X1} {0.070} {0.000} {0.041} {} {0.700} {0.875} {} {1} {(17.30, 36.72) (17.00, 36.88)} 
    NET {} {} {} {} {} {n2390} {} {0.000} {0.000} {0.041} {2.382} {0.700} {0.875} {} {} {} 
    INST {U2408} {A} {^} {ZN} {v} {} {OAI211_X1} {0.045} {0.000} {0.036} {} {0.745} {0.919} {} {2} {(17.09, 29.37) (17.42, 29.12)} 
    NET {} {} {} {} {} {n2772} {} {0.000} {0.000} {0.036} {4.431} {0.745} {0.920} {} {} {} 
    INST {U2176} {A1} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.785} {0.960} {} {1} {(27.80, 14.31) (28.35, 14.65)} 
    NET {} {} {} {} {} {n2990} {} {0.000} {0.000} {0.009} {1.170} {0.785} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.174} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.174} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.174} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 77
PATH 78
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_29/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_29/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.785}
    {=} {Slack Time} {0.174}
  END_SLK_CLC
  SLK 0.174
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.174} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.303} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.305} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.391} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.392} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.456} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.456} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.476} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.476} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.533} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.535} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.585} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.587} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.640} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.641} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.654} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.655} {} {} {} 
    INST {U2026} {A2} {v} {ZN} {v} {} {OR3_X1} {0.100} {0.000} {0.024} {} {0.580} {0.754} {} {6} {(20.65, 43.37) (20.10, 42.99)} 
    NET {} {} {} {} {} {n2485} {} {0.001} {0.000} {0.024} {12.162} {0.580} {0.755} {} {} {} 
    INST {U2437} {A} {v} {ZN} {^} {} {INV_X1} {0.033} {0.000} {0.019} {} {0.614} {0.788} {} {4} {(16.40, 36.72) (16.57, 37.09)} 
    NET {} {} {} {} {} {n2473} {} {0.000} {0.000} {0.019} {7.399} {0.614} {0.788} {} {} {} 
    INST {U2244} {B1} {^} {ZN} {v} {} {OAI22_X1} {0.021} {0.000} {0.020} {} {0.635} {0.809} {} {1} {(14.50, 34.97) (14.69, 34.83)} 
    NET {} {} {} {} {} {n2366} {} {0.000} {0.000} {0.020} {1.632} {0.635} {0.809} {} {} {} 
    INST {U2243} {B} {v} {ZN} {^} {} {AOI211_X1} {0.063} {0.000} {0.033} {} {0.698} {0.872} {} {1} {(14.25, 33.91) (14.54, 34.09)} 
    NET {} {} {} {} {} {n2368} {} {0.000} {0.000} {0.033} {1.254} {0.698} {0.872} {} {} {} 
    INST {U2990} {A1} {^} {ZN} {^} {} {AND2_X1} {0.039} {0.000} {0.009} {} {0.737} {0.912} {} {1} {(12.98, 31.12) (13.53, 31.45)} 
    NET {} {} {} {} {} {n1653} {} {0.000} {0.000} {0.009} {2.043} {0.737} {0.912} {} {} {} 
    INST {U2989} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.011} {} {0.756} {0.931} {} {2} {(14.69, 28.32) (14.88, 28.48)} 
    NET {} {} {} {} {} {n2771} {} {0.000} {0.000} {0.011} {4.326} {0.757} {0.931} {} {} {} 
    INST {U2161} {A1} {v} {ZN} {v} {} {AND2_X1} {0.029} {0.000} {0.009} {} {0.785} {0.960} {} {1} {(20.96, 14.31) (21.51, 14.65)} 
    NET {} {} {} {} {} {n2991} {} {0.000} {0.000} {0.009} {1.420} {0.785} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.174} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.174} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.174} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.174} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 78
PATH 79
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_10/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_10/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.792}
    {=} {Slack Time} {0.176}
  END_SLK_CLC
  SLK 0.176
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.176} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.176} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.305} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.307} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.393} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.394} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.458} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.458} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.335} {0.512} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.513} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.631} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.632} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.665} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.665} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.737} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.737} {} {} {} 
    INST {U1954} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.058} {0.000} {0.046} {} {0.619} {0.795} {} {9} {(15.59, 56.31) (15.45, 56.48)} 
    NET {} {} {} {} {} {n2649} {} {0.001} {0.000} {0.046} {17.907} {0.620} {0.796} {} {} {} 
    INST {U3054} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.014} {} {0.638} {0.814} {} {1} {(6.46, 54.56) (6.59, 54.40)} 
    NET {} {} {} {} {} {n1714} {} {0.000} {0.000} {0.014} {1.677} {0.638} {0.814} {} {} {} 
    INST {U3053} {A} {v} {ZN} {^} {} {OAI21_X1} {0.022} {0.000} {0.027} {} {0.660} {0.837} {} {1} {(7.41, 54.56) (7.73, 54.33)} 
    NET {} {} {} {} {} {n1713} {} {0.000} {0.000} {0.027} {1.798} {0.660} {0.837} {} {} {} 
    INST {U3052} {A2} {^} {ZN} {v} {} {NOR2_X1} {0.013} {0.000} {0.009} {} {0.674} {0.850} {} {1} {(7.85, 56.31) (8.04, 56.69)} 
    NET {} {} {} {} {} {n1712} {} {0.000} {0.000} {0.009} {1.713} {0.674} {0.850} {} {} {} 
    INST {U3051} {B} {v} {ZN} {^} {} {OAI211_X1} {0.026} {0.000} {0.029} {} {0.700} {0.877} {} {1} {(9.47, 56.31) (10.01, 56.55)} 
    NET {} {} {} {} {} {n1711} {} {0.000} {0.000} {0.029} {3.165} {0.700} {0.877} {} {} {} 
    INST {U2455} {A1} {^} {ZN} {v} {} {OAI22_X1} {0.023} {0.000} {0.016} {} {0.724} {0.900} {} {1} {(22.61, 57.37) (22.74, 57.23)} 
    NET {} {} {} {} {} {n2616} {} {0.000} {0.000} {0.016} {2.088} {0.724} {0.900} {} {} {} 
    INST {U2454} {A} {v} {ZN} {^} {} {OAI21_X1} {0.031} {0.000} {0.034} {} {0.755} {0.931} {} {2} {(28.30, 57.37) (28.63, 57.12)} 
    NET {} {} {} {} {} {n2787} {} {0.000} {0.000} {0.034} {4.979} {0.755} {0.931} {} {} {} 
    INST {U2181} {A1} {^} {ZN} {^} {} {AND2_X1} {0.037} {0.000} {0.009} {} {0.792} {0.968} {} {1} {(42.43, 47.91) (42.98, 48.25)} 
    NET {} {} {} {} {} {n2972} {} {0.000} {0.000} {0.009} {1.239} {0.792} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.176} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.176} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.176} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.176} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 79
PATH 80
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_npcregister/ffi_1/Q_reg} {CK}
  ENDPT {unit_fetch/unit_npcregister/ffi_1/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.786}
    {=} {Slack Time} {0.180}
  END_SLK_CLC
  SLK 0.180
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.180} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.180} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.309} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.311} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.396} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.398} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.461} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.462} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.515} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.516} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.635} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.636} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.669} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.669} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.741} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.741} {} {} {} 
    INST {U2754} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.057} {0.000} {0.045} {} {0.618} {0.797} {} {9} {(16.52, 59.12) (16.66, 59.29)} 
    NET {} {} {} {} {} {n2711} {} {0.001} {0.000} {0.045} {17.601} {0.618} {0.798} {} {} {} 
    INST {U2190} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.017} {} {0.637} {0.817} {} {1} {(12.92, 61.91) (13.05, 62.09)} 
    NET {} {} {} {} {} {n1980} {} {0.000} {0.000} {0.017} {1.838} {0.637} {0.817} {} {} {} 
    INST {U2188} {A} {v} {ZN} {^} {} {OAI211_X1} {0.025} {0.000} {0.023} {} {0.662} {0.842} {} {1} {(13.87, 62.97) (14.19, 62.73)} 
    NET {} {} {} {} {} {n1981} {} {0.000} {0.000} {0.023} {1.766} {0.662} {0.842} {} {} {} 
    INST {U2187} {A} {^} {ZN} {v} {} {AOI21_X1} {0.017} {0.000} {0.024} {} {0.679} {0.859} {} {1} {(13.88, 64.72) (13.56, 64.89)} 
    NET {} {} {} {} {} {n2001} {} {0.000} {0.000} {0.024} {1.758} {0.679} {0.859} {} {} {} 
    INST {U2182} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.054} {0.002} {0.038} {} {0.734} {0.914} {} {2} {(14.83, 65.77) (14.69, 65.53)} 
    NET {} {} {} {} {} {n2939} {} {0.000} {0.000} {0.038} {5.723} {0.734} {0.914} {} {} {} 
    INST {U3587} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.023} {} {0.758} {0.938} {} {2} {(26.47, 87.11) (26.66, 87.28)} 
    NET {} {} {} {} {} {n2949} {} {0.000} {0.000} {0.023} {3.692} {0.758} {0.938} {} {} {} 
    INST {U3589} {A} {v} {ZN} {^} {} {OAI211_X1} {0.027} {0.000} {0.020} {} {0.786} {0.966} {} {1} {(26.98, 90.97) (27.30, 90.73)} 
    NET {} {} {} {} {} {unit_fetch/unit_npcregister/ffi_1/n5} {} {0.000} {0.000} {0.020} {1.395} {0.786} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.180} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.180} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.180} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.180} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 80
PATH 81
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_programCounter/ffi_1/Q_reg} {CK}
  ENDPT {unit_fetch/unit_programCounter/ffi_1/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.784}
    {=} {Slack Time} {0.182}
  END_SLK_CLC
  SLK 0.182
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.182} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.182} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.311} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.313} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.398} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.400} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.463} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.464} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.335} {0.517} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.518} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.637} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.638} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.671} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.671} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.743} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.743} {} {} {} 
    INST {U2754} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.057} {0.000} {0.045} {} {0.618} {0.799} {} {9} {(16.52, 59.12) (16.66, 59.29)} 
    NET {} {} {} {} {} {n2711} {} {0.001} {0.000} {0.045} {17.601} {0.618} {0.800} {} {} {} 
    INST {U2190} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.017} {} {0.637} {0.819} {} {1} {(12.92, 61.91) (13.05, 62.09)} 
    NET {} {} {} {} {} {n1980} {} {0.000} {0.000} {0.017} {1.838} {0.637} {0.819} {} {} {} 
    INST {U2188} {A} {v} {ZN} {^} {} {OAI211_X1} {0.025} {0.000} {0.023} {} {0.662} {0.844} {} {1} {(13.87, 62.97) (14.19, 62.73)} 
    NET {} {} {} {} {} {n1981} {} {0.000} {0.000} {0.023} {1.766} {0.662} {0.844} {} {} {} 
    INST {U2187} {A} {^} {ZN} {v} {} {AOI21_X1} {0.017} {0.000} {0.024} {} {0.679} {0.861} {} {1} {(13.88, 64.72) (13.56, 64.89)} 
    NET {} {} {} {} {} {n2001} {} {0.000} {0.000} {0.024} {1.758} {0.679} {0.861} {} {} {} 
    INST {U2182} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.054} {0.002} {0.038} {} {0.734} {0.916} {} {2} {(14.83, 65.77) (14.69, 65.53)} 
    NET {} {} {} {} {} {n2939} {} {0.000} {0.000} {0.038} {5.723} {0.734} {0.916} {} {} {} 
    INST {U3587} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.023} {} {0.758} {0.940} {} {2} {(26.47, 87.11) (26.66, 87.28)} 
    NET {} {} {} {} {} {n2949} {} {0.000} {0.000} {0.023} {3.692} {0.758} {0.940} {} {} {} 
    INST {U3592} {A} {v} {ZN} {^} {} {OAI21_X1} {0.026} {0.000} {0.018} {} {0.784} {0.966} {} {1} {(24.71, 89.92) (24.38, 90.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_1/n5} {} {0.000} {0.000} {0.018} {1.359} {0.784} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.182} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.182} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.182} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {-0.182} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 81
PATH 82
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2}
  ENDPT {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)*}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.817}
    {=} {Slack Time} {0.183}
  END_SLK_CLC
  SLK 0.183
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.683} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.683} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/U2} {D} {v} {Q} {v} {} {DLL_X1} {0.056} {0.000} {0.010} {} {0.817} {1.000} {0.261} {1} {(33.88, 51.80) (35.02, 51.50)} 
    NET {} {} {} {} {} {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/n2} {} {0.000} {0.000} {0.010} {1.162} {0.817} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.183} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.183} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 82
PATH 83
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_7/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_7/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.785}
    {=} {Slack Time} {0.183}
  END_SLK_CLC
  SLK 0.183
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.183} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.183} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.312} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.314} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.399} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.401} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.464} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.465} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.518} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.519} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.637} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.639} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.672} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.672} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.743} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.744} {} {} {} 
    INST {U2540} {A1} {v} {ZN} {v} {} {AND2_X1} {0.045} {0.000} {0.013} {} {0.606} {0.789} {} {5} {(16.85, 54.56) (16.30, 54.23)} 
    NET {} {} {} {} {} {n2831} {} {0.000} {0.000} {0.013} {9.336} {0.606} {0.789} {} {} {} 
    INST {U2539} {A} {v} {ZN} {^} {} {INV_X1} {0.030} {0.000} {0.020} {} {0.636} {0.819} {} {5} {(8.30, 59.12) (8.13, 59.49)} 
    NET {} {} {} {} {} {n2636} {} {0.000} {0.000} {0.020} {8.465} {0.636} {0.819} {} {} {} 
    INST {U2523} {A1} {^} {ZN} {v} {} {AOI22_X1} {0.017} {0.000} {0.028} {} {0.654} {0.836} {} {1} {(8.17, 60.06) (8.30, 59.79)} 
    NET {} {} {} {} {} {n2053} {} {0.000} {0.000} {0.028} {1.695} {0.654} {0.836} {} {} {} 
    INST {U2520} {A} {v} {ZN} {^} {} {OAI211_X1} {0.031} {0.000} {0.022} {} {0.684} {0.867} {} {1} {(9.69, 60.16) (10.01, 59.93)} 
    NET {} {} {} {} {} {n2061} {} {0.000} {0.000} {0.022} {2.004} {0.684} {0.867} {} {} {} 
    INST {U2510} {A1} {^} {ZN} {v} {} {NOR3_X1} {0.014} {0.000} {0.013} {} {0.699} {0.881} {} {1} {(10.51, 61.91) (10.30, 62.29)} 
    NET {} {} {} {} {} {n2073} {} {0.000} {0.000} {0.013} {2.926} {0.699} {0.882} {} {} {} 
    INST {U2507} {C1} {v} {ZN} {^} {} {OAI211_X1} {0.049} {0.000} {0.038} {} {0.748} {0.931} {} {2} {(15.60, 74.17) (15.45, 73.92)} 
    NET {} {} {} {} {} {n2947} {} {0.000} {0.000} {0.038} {5.386} {0.748} {0.931} {} {} {} 
    INST {U3363} {A2} {^} {ZN} {^} {} {AND2_X1} {0.037} {0.000} {0.010} {} {0.785} {0.968} {} {1} {(42.88, 78.72) (42.52, 79.05)} 
    NET {} {} {} {} {} {n2969} {} {0.000} {0.000} {0.010} {1.253} {0.785} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.183} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.183} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.183} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.183} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 83
PATH 84
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_5/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_5/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.785}
    {=} {Slack Time} {0.184}
  END_SLK_CLC
  SLK 0.184
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.184} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.184} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.312} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.315} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.400} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.402} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.465} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.466} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.335} {0.519} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.520} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.638} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.639} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.673} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.673} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.744} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.744} {} {} {} 
    INST {U1783} {A} {v} {ZN} {^} {} {OAI211_X1} {0.061} {0.000} {0.089} {} {0.621} {0.805} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.089} {16.170} {0.622} {0.806} {} {} {} 
    INST {U2501} {B1} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.029} {} {0.656} {0.840} {} {1} {(6.52, 62.97) (6.71, 62.59)} 
    NET {} {} {} {} {} {n2639} {} {0.000} {0.000} {0.029} {1.593} {0.656} {0.840} {} {} {} 
    INST {U1863} {A4} {v} {ZN} {^} {} {NAND4_X1} {0.037} {0.000} {0.020} {} {0.693} {0.877} {} {1} {(6.21, 62.86) (6.04, 63.28)} 
    NET {} {} {} {} {} {n1425} {} {0.000} {0.000} {0.020} {3.427} {0.694} {0.877} {} {} {} 
    INST {U1868} {B2} {^} {ZN} {v} {} {AOI21_X1} {0.017} {0.000} {0.018} {} {0.711} {0.895} {} {1} {(19.44, 68.56) (19.64, 68.39)} 
    NET {} {} {} {} {} {n1431} {} {0.000} {0.000} {0.018} {1.815} {0.711} {0.895} {} {} {} 
    INST {U1869} {A} {v} {ZN} {^} {} {OAI21_X1} {0.035} {0.000} {0.039} {} {0.746} {0.929} {} {2} {(22.41, 70.31) (22.74, 70.56)} 
    NET {} {} {} {} {} {n2789} {} {0.000} {0.000} {0.039} {6.003} {0.746} {0.930} {} {} {} 
    INST {U2177} {A1} {^} {ZN} {^} {} {AND2_X1} {0.039} {0.000} {0.009} {} {0.785} {0.968} {} {1} {(39.58, 87.11) (40.13, 87.45)} 
    NET {} {} {} {} {} {n2967} {} {0.000} {0.000} {0.009} {1.362} {0.785} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.184} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.184} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.184} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.184} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 84
PATH 85
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_31/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_31/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.776}
    {=} {Slack Time} {0.184}
  END_SLK_CLC
  SLK 0.184
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.184} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.184} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.313} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.315} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.401} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.402} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.465} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.466} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.485} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.485} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.543} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.544} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.595} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.596} {} {} {} 
    INST {U2628} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.034} {0.000} {0.019} {} {0.447} {0.631} {} {1} {(22.98, 50.72) (23.12, 51.09)} 
    NET {} {} {} {} {} {n1864} {} {0.000} {0.000} {0.019} {1.832} {0.447} {0.631} {} {} {} 
    INST {U2627} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.007} {} {0.462} {0.646} {} {1} {(24.00, 50.72) (24.19, 50.88)} 
    NET {} {} {} {} {} {n1863} {} {0.000} {0.000} {0.007} {1.716} {0.462} {0.646} {} {} {} 
    INST {U2626} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.099} {0.000} {0.072} {} {0.561} {0.746} {} {7} {(24.45, 48.97) (24.26, 48.59)} 
    NET {} {} {} {} {} {n2433} {} {0.001} {0.000} {0.072} {15.104} {0.563} {0.747} {} {} {} 
    INST {U1798} {B2} {^} {ZN} {v} {} {OAI22_X1} {0.034} {0.000} {0.019} {} {0.596} {0.780} {} {1} {(12.29, 39.52) (11.91, 39.65)} 
    NET {} {} {} {} {} {n2323} {} {0.000} {0.000} {0.019} {1.678} {0.596} {0.780} {} {} {} 
    INST {U2614} {A3} {v} {ZN} {^} {} {NOR4_X1} {0.085} {0.000} {0.049} {} {0.681} {0.865} {} {1} {(11.15, 39.52) (11.17, 39.89)} 
    NET {} {} {} {} {} {n2326} {} {0.000} {0.000} {0.049} {2.643} {0.681} {0.865} {} {} {} 
    INST {U2077} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.009} {0.000} {0.015} {} {0.690} {0.875} {} {1} {(11.78, 31.12) (11.91, 31.49)} 
    NET {} {} {} {} {} {n1552} {} {0.000} {0.000} {0.015} {1.242} {0.690} {0.875} {} {} {} 
    INST {U2076} {A2} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.747} {0.931} {} {2} {(11.84, 26.57) (12.20, 26.19)} 
    NET {} {} {} {} {} {n2769} {} {0.000} {0.000} {0.011} {3.613} {0.747} {0.931} {} {} {} 
    INST {U2171} {A1} {v} {ZN} {v} {} {AND2_X1} {0.029} {0.000} {0.009} {} {0.776} {0.960} {} {1} {(20.20, 14.31) (20.75, 14.65)} 
    NET {} {} {} {} {} {n2993} {} {0.000} {0.000} {0.009} {1.331} {0.776} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.184} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.184} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.184} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.184} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 85
PATH 86
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_16/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_16/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.774}
    {=} {Slack Time} {0.186}
  END_SLK_CLC
  SLK 0.186
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.186} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.186} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.314} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.316} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.407} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.225} {0.411} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.528} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.530} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.602} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.603} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.642} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.642} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.663} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.663} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.730} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.730} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.762} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.762} {} {} {} 
    INST {U2363} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.024} {} {0.627} {0.812} {} {1} {(5.95, 53.52) (6.33, 53.89)} 
    NET {} {} {} {} {} {n2835} {} {0.000} {0.000} {0.024} {1.782} {0.627} {0.812} {} {} {} 
    INST {U3369} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.029} {0.000} {0.016} {} {0.656} {0.842} {} {1} {(5.64, 53.52) (5.66, 53.24)} 
    NET {} {} {} {} {} {n2839} {} {0.000} {0.000} {0.016} {3.331} {0.656} {0.842} {} {} {} 
    INST {U2357} {C2} {v} {ZN} {^} {} {AOI211_X1} {0.049} {0.000} {0.039} {} {0.706} {0.892} {} {1} {(23.62, 56.31) (23.84, 56.48)} 
    NET {} {} {} {} {} {n2580} {} {0.000} {0.000} {0.039} {2.159} {0.706} {0.892} {} {} {} 
    INST {U2356} {A} {^} {ZN} {v} {} {OAI21_X1} {0.030} {0.000} {0.030} {} {0.737} {0.922} {} {2} {(29.07, 56.31) (29.39, 56.55)} 
    NET {} {} {} {} {} {n2784} {} {0.000} {0.000} {0.030} {3.780} {0.737} {0.922} {} {} {} 
    INST {U2180} {A1} {v} {ZN} {v} {} {AND2_X1} {0.037} {0.000} {0.009} {} {0.774} {0.960} {} {1} {(44.90, 57.37) (45.45, 57.03)} 
    NET {} {} {} {} {} {n2978} {} {0.000} {0.000} {0.009} {1.204} {0.774} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.186} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.186} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.186} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.186} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 86
PATH 87
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_9/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_9/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.774}
    {=} {Slack Time} {0.186}
  END_SLK_CLC
  SLK 0.186
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.186} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.186} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.315} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.317} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.402} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.404} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.467} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.468} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.487} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.487} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.545} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.546} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.597} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.598} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.633} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.633} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.685} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.685} {} {} {} 
    INST {U1783} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.050} {} {0.572} {0.757} {} {8} {(18.05, 59.12) (17.73, 59.36)} 
    NET {} {} {} {} {} {n2652} {} {0.001} {0.000} {0.050} {15.025} {0.572} {0.758} {} {} {} 
    INST {U2211} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.056} {0.000} {0.025} {} {0.628} {0.814} {} {1} {(13.17, 59.12) (13.36, 59.49)} 
    NET {} {} {} {} {} {n2097} {} {0.000} {0.000} {0.025} {1.750} {0.628} {0.814} {} {} {} 
    INST {U2209} {A} {^} {ZN} {v} {} {OAI211_X1} {0.031} {0.000} {0.024} {} {0.660} {0.845} {} {1} {(12.54, 59.12) (12.22, 59.36)} 
    NET {} {} {} {} {} {n2101} {} {0.000} {0.000} {0.024} {1.738} {0.660} {0.846} {} {} {} 
    INST {U2206} {B2} {v} {ZN} {^} {} {AOI21_X1} {0.045} {0.000} {0.029} {} {0.705} {0.891} {} {1} {(15.26, 59.12) (15.46, 59.29)} 
    NET {} {} {} {} {} {n2102} {} {0.000} {0.000} {0.029} {3.472} {0.705} {0.891} {} {} {} 
    INST {U2205} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.029} {} {0.733} {0.919} {} {2} {(28.69, 61.91) (29.01, 62.16)} 
    NET {} {} {} {} {} {n2948} {} {0.000} {0.000} {0.029} {3.665} {0.734} {0.919} {} {} {} 
    INST {U3364} {A2} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.774} {0.960} {} {1} {(44.71, 62.97) (45.07, 62.63)} 
    NET {} {} {} {} {} {n2971} {} {0.000} {0.000} {0.009} {1.302} {0.774} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.186} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.186} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.186} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.186} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 87
PATH 88
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_21/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_21/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.772}
    {=} {Slack Time} {0.188}
  END_SLK_CLC
  SLK 0.188
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.188} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.316} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.319} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.404} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.406} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.469} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.469} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.489} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.489} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.547} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.548} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.599} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.600} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.653} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.654} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.668} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.668} {} {} {} 
    INST {U2028} {A2} {v} {ZN} {v} {} {OR3_X1} {0.108} {0.000} {0.029} {} {0.588} {0.776} {} {9} {(16.85, 42.31) (16.30, 42.69)} 
    NET {} {} {} {} {} {n2495} {} {0.000} {0.000} {0.029} {16.897} {0.588} {0.776} {} {} {} 
    INST {U2553} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.049} {0.000} {0.028} {} {0.637} {0.825} {} {1} {(12.60, 42.31) (12.79, 42.69)} 
    NET {} {} {} {} {} {n2496} {} {0.000} {0.000} {0.028} {1.785} {0.637} {0.825} {} {} {} 
    INST {U2552} {A4} {^} {ZN} {v} {} {NAND4_X1} {0.038} {0.000} {0.020} {} {0.675} {0.863} {} {1} {(12.41, 43.26) (12.59, 43.68)} 
    NET {} {} {} {} {} {n2504} {} {0.000} {0.000} {0.020} {2.977} {0.675} {0.863} {} {} {} 
    INST {U2550} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.031} {0.000} {0.023} {} {0.706} {0.894} {} {1} {(24.72, 42.31) (24.59, 42.48)} 
    NET {} {} {} {} {} {n2505} {} {0.000} {0.000} {0.023} {1.953} {0.706} {0.894} {} {} {} 
    INST {U2549} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.030} {} {0.734} {0.922} {} {2} {(25.64, 42.31) (25.97, 42.55)} 
    NET {} {} {} {} {} {n2779} {} {0.000} {0.000} {0.030} {4.153} {0.734} {0.922} {} {} {} 
    INST {U2192} {A1} {v} {ZN} {v} {} {AND2_X1} {0.038} {0.000} {0.009} {} {0.772} {0.960} {} {1} {(42.05, 42.31) (42.60, 42.65)} 
    NET {} {} {} {} {} {n2983} {} {0.000} {0.000} {0.009} {1.247} {0.772} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.188} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.188} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 88
PATH 89
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_25/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_25/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.772}
    {=} {Slack Time} {0.188}
  END_SLK_CLC
  SLK 0.188
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.188} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.317} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.319} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.217} {0.405} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.406} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.469} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.470} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.489} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.489} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.547} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.548} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.599} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.600} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.654} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.654} {} {} {} 
    INST {U2559} {A} {^} {ZN} {v} {} {OAI211_X1} {0.072} {0.000} {0.051} {} {0.538} {0.726} {} {8} {(21.48, 40.56) (21.15, 40.33)} 
    NET {} {} {} {} {} {n2509} {} {0.001} {0.000} {0.051} {14.484} {0.539} {0.727} {} {} {} 
    INST {U2445} {A2} {v} {ZN} {v} {} {AND2_X1} {0.050} {0.000} {0.007} {} {0.588} {0.776} {} {1} {(15.64, 40.56) (16.00, 40.23)} 
    NET {} {} {} {} {} {n1689} {} {0.000} {0.000} {0.007} {1.550} {0.588} {0.776} {} {} {} 
    INST {U2444} {A} {v} {ZN} {^} {} {AOI21_X1} {0.038} {0.000} {0.023} {} {0.627} {0.815} {} {1} {(16.34, 40.56) (16.64, 40.40)} 
    NET {} {} {} {} {} {n2442} {} {0.000} {0.000} {0.023} {1.878} {0.627} {0.815} {} {} {} 
    INST {U2441} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.016} {} {0.658} {0.846} {} {1} {(15.02, 40.56) (14.69, 40.33)} 
    NET {} {} {} {} {} {n2443} {} {0.000} {0.000} {0.016} {2.207} {0.659} {0.847} {} {} {} 
    INST {U2440} {A} {v} {ZN} {^} {} {AOI21_X1} {0.048} {0.000} {0.027} {} {0.706} {0.894} {} {1} {(15.77, 36.72) (16.07, 36.88)} 
    NET {} {} {} {} {} {n2445} {} {0.000} {0.000} {0.027} {2.933} {0.706} {0.894} {} {} {} 
    INST {U2439} {A} {^} {ZN} {v} {} {OAI21_X1} {0.027} {0.000} {0.029} {} {0.734} {0.922} {} {2} {(24.89, 32.16) (25.21, 31.93)} 
    NET {} {} {} {} {} {n2775} {} {0.000} {0.000} {0.029} {3.563} {0.734} {0.922} {} {} {} 
    INST {U2174} {A1} {v} {ZN} {v} {} {AND2_X1} {0.038} {0.000} {0.009} {} {0.771} {0.960} {} {1} {(37.11, 29.37) (37.66, 29.03)} 
    NET {} {} {} {} {} {n2987} {} {0.000} {0.000} {0.009} {1.422} {0.772} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.188} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.188} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 89
PATH 90
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_15/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_15/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.771}
    {=} {Slack Time} {0.188}
  END_SLK_CLC
  SLK 0.188
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.188} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.316} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.319} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.410} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.226} {0.414} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.531} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.533} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.604} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.605} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.644} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.644} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.666} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.666} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.732} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.733} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.764} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.765} {} {} {} 
    INST {U1767} {B1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.024} {} {0.621} {0.809} {} {1} {(5.38, 48.97) (5.57, 48.59)} 
    NET {} {} {} {} {} {n1362} {} {0.000} {0.000} {0.024} {1.762} {0.621} {0.809} {} {} {} 
    INST {U1771} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.011} {} {0.640} {0.828} {} {1} {(6.14, 48.97) (6.33, 48.80)} 
    NET {} {} {} {} {} {n1366} {} {0.000} {0.000} {0.011} {2.485} {0.640} {0.828} {} {} {} 
    INST {U1772} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.047} {0.000} {0.032} {} {0.687} {0.875} {} {1} {(11.46, 51.77) (11.65, 51.52)} 
    NET {} {} {} {} {} {n1367} {} {0.000} {0.000} {0.032} {4.577} {0.687} {0.875} {} {} {} 
    INST {U1773} {B} {^} {ZN} {v} {} {OAI211_X1} {0.042} {0.000} {0.038} {} {0.729} {0.917} {} {2} {(30.62, 61.91) (30.08, 62.16)} 
    NET {} {} {} {} {} {n2785} {} {0.000} {0.000} {0.038} {5.153} {0.729} {0.918} {} {} {} 
    INST {U2158} {A1} {v} {ZN} {v} {} {AND2_X1} {0.042} {0.000} {0.009} {} {0.771} {0.960} {} {1} {(43.38, 78.72) (43.93, 79.05)} 
    NET {} {} {} {} {} {n2977} {} {0.000} {0.000} {0.009} {1.534} {0.771} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.188} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.188} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 90
PATH 91
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_13/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_13/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.771}
    {=} {Slack Time} {0.188}
  END_SLK_CLC
  SLK 0.188
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.188} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.316} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.319} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.410} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.226} {0.414} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.531} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.533} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.604} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.605} {} {} {} 
    INST {U2467} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.039} {0.000} {0.022} {} {0.456} {0.644} {} {1} {(18.83, 48.97) (18.70, 48.80)} 
    NET {} {} {} {} {} {n1647} {} {0.000} {0.000} {0.022} {1.861} {0.456} {0.644} {} {} {} 
    INST {U2466} {A} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.019} {} {0.478} {0.666} {} {1} {(18.25, 48.97) (17.92, 48.73)} 
    NET {} {} {} {} {} {n1646} {} {0.000} {0.000} {0.019} {1.687} {0.478} {0.666} {} {} {} 
    INST {U2465} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.067} {0.000} {0.047} {} {0.544} {0.732} {} {4} {(17.61, 48.97) (17.42, 48.59)} 
    NET {} {} {} {} {} {n2606} {} {0.000} {0.000} {0.047} {8.661} {0.544} {0.733} {} {} {} 
    INST {U2389} {A} {^} {ZN} {v} {} {INV_X1} {0.032} {0.000} {0.020} {} {0.576} {0.764} {} {6} {(7.85, 50.72) (8.02, 51.09)} 
    NET {} {} {} {} {} {n2564} {} {0.000} {0.000} {0.020} {11.180} {0.576} {0.765} {} {} {} 
    INST {U2282} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.025} {} {0.628} {0.816} {} {1} {(6.21, 50.72) (5.83, 51.09)} 
    NET {} {} {} {} {} {n2830} {} {0.000} {0.000} {0.025} {1.901} {0.628} {0.816} {} {} {} 
    INST {U1786} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.025} {0.000} {0.014} {} {0.652} {0.841} {} {1} {(7.16, 50.72) (7.37, 50.44)} 
    NET {} {} {} {} {} {n1376} {} {0.000} {0.000} {0.014} {2.510} {0.653} {0.841} {} {} {} 
    INST {U1787} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.024} {} {0.701} {0.889} {} {1} {(14.69, 50.72) (15.07, 51.09)} 
    NET {} {} {} {} {} {n1377} {} {0.000} {0.000} {0.024} {1.779} {0.701} {0.889} {} {} {} 
    INST {U1788} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.033} {0.000} {0.022} {} {0.734} {0.922} {} {2} {(16.02, 50.72) (16.20, 50.44)} 
    NET {} {} {} {} {} {n2942} {} {0.000} {0.000} {0.022} {4.932} {0.734} {0.922} {} {} {} 
    INST {U3367} {A2} {v} {ZN} {v} {} {AND2_X1} {0.037} {0.000} {0.009} {} {0.771} {0.959} {} {1} {(41.48, 42.31) (41.84, 42.65)} 
    NET {} {} {} {} {} {n2975} {} {0.000} {0.000} {0.009} {1.541} {0.771} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.188} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.188} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.188} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 91
PATH 92
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_17/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_17/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.770}
    {=} {Slack Time} {0.190}
  END_SLK_CLC
  SLK 0.190
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.190} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.190} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.319} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.321} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.407} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.408} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.471} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.472} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.491} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.492} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.549} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.550} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.601} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.602} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.637} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.637} {} {} {} 
    INST {U2039} {A} {^} {ZN} {v} {} {INV_X1} {0.021} {0.000} {0.012} {} {0.468} {0.658} {} {6} {(17.99, 51.77) (17.82, 51.39)} 
    NET {} {} {} {} {} {n1536} {} {0.000} {0.000} {0.012} {9.402} {0.468} {0.658} {} {} {} 
    INST {U3134} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.039} {0.000} {0.024} {} {0.507} {0.697} {} {2} {(17.92, 54.56) (18.11, 54.19)} 
    NET {} {} {} {} {} {n1814} {} {0.000} {0.000} {0.024} {3.843} {0.507} {0.698} {} {} {} 
    INST {U2460} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.044} {0.000} {0.028} {} {0.552} {0.742} {} {8} {(15.02, 54.56) (14.88, 54.40)} 
    NET {} {} {} {} {} {n2609} {} {0.000} {0.000} {0.028} {14.544} {0.552} {0.742} {} {} {} 
    INST {U2387} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.024} {} {0.606} {0.796} {} {1} {(9.44, 48.97) (9.06, 48.59)} 
    NET {} {} {} {} {} {n2572} {} {0.000} {0.000} {0.024} {1.772} {0.606} {0.796} {} {} {} 
    INST {U2385} {A} {^} {ZN} {v} {} {OAI211_X1} {0.032} {0.000} {0.023} {} {0.638} {0.828} {} {1} {(8.54, 47.91) (8.87, 48.16)} 
    NET {} {} {} {} {} {n2574} {} {0.000} {0.000} {0.023} {1.987} {0.638} {0.828} {} {} {} 
    INST {U2384} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.053} {0.000} {0.033} {} {0.691} {0.881} {} {1} {(12.03, 48.97) (12.22, 48.73)} 
    NET {} {} {} {} {} {n2576} {} {0.001} {0.000} {0.033} {4.996} {0.691} {0.882} {} {} {} 
    INST {U2383} {B} {^} {ZN} {v} {} {OAI211_X1} {0.038} {0.000} {0.035} {} {0.730} {0.920} {} {2} {(27.14, 61.91) (27.68, 62.16)} 
    NET {} {} {} {} {} {n2783} {} {0.000} {0.000} {0.035} {3.838} {0.730} {0.920} {} {} {} 
    INST {U2173} {A1} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.770} {0.960} {} {1} {(44.52, 60.16) (45.07, 59.83)} 
    NET {} {} {} {} {} {n2979} {} {0.000} {0.000} {0.009} {1.224} {0.770} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.190} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.190} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.190} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.190} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 92
PATH 93
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_6/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_6/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.769}
    {=} {Slack Time} {0.191}
  END_SLK_CLC
  SLK 0.191
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.191} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.191} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.320} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.322} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.407} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.409} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.472} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.473} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.492} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.492} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.550} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.551} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.602} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.603} {} {} {} 
    INST {U2922} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.035} {0.000} {0.019} {} {0.447} {0.638} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.019} {5.164} {0.447} {0.638} {} {} {} 
    INST {U2032} {A1} {^} {ZN} {^} {} {OR2_X1} {0.052} {0.000} {0.031} {} {0.499} {0.690} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.031} {12.641} {0.499} {0.690} {} {} {} 
    INST {U2534} {A} {^} {ZN} {v} {} {OAI211_X1} {0.077} {0.000} {0.055} {} {0.577} {0.767} {} {9} {(18.05, 60.16) (18.37, 59.93)} 
    NET {} {} {} {} {} {n2653} {} {0.001} {0.000} {0.055} {16.496} {0.578} {0.769} {} {} {} 
    INST {U2533} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.629} {0.820} {} {1} {(6.46, 64.82) (6.33, 65.09)} 
    NET {} {} {} {} {} {n2043} {} {0.000} {0.000} {0.027} {1.773} {0.629} {0.820} {} {} {} 
    INST {U2529} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.038} {0.000} {0.021} {} {0.668} {0.858} {} {1} {(7.09, 64.82) (7.08, 64.40)} 
    NET {} {} {} {} {} {n2049} {} {0.000} {0.000} {0.021} {2.984} {0.668} {0.859} {} {} {} 
    INST {U2527} {B1} {v} {ZN} {^} {} {AOI21_X1} {0.032} {0.000} {0.024} {} {0.700} {0.891} {} {1} {(19.55, 67.52) (19.68, 67.69)} 
    NET {} {} {} {} {} {n2050} {} {0.000} {0.000} {0.024} {2.172} {0.700} {0.891} {} {} {} 
    INST {U2526} {A} {^} {ZN} {v} {} {OAI21_X1} {0.028} {0.000} {0.030} {} {0.728} {0.919} {} {2} {(23.18, 70.31) (23.50, 70.56)} 
    NET {} {} {} {} {} {n2946} {} {0.000} {0.000} {0.030} {4.161} {0.729} {0.919} {} {} {} 
    INST {U3362} {A2} {v} {ZN} {v} {} {AND2_X1} {0.040} {0.000} {0.009} {} {0.769} {0.960} {} {1} {(45.28, 73.11) (45.64, 73.45)} 
    NET {} {} {} {} {} {n2968} {} {0.000} {0.000} {0.009} {1.161} {0.769} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.191} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.191} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.191} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.191} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 93
PATH 94
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_2/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_2/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.777}
    {=} {Slack Time} {0.191}
  END_SLK_CLC
  SLK 0.191
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.191} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.191} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.320} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.322} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.408} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.410} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.473} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.473} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.335} {0.527} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.528} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.646} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.647} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.680} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.681} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.752} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.752} {} {} {} 
    INST {U2754} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.057} {0.000} {0.045} {} {0.618} {0.809} {} {9} {(16.52, 59.12) (16.66, 59.29)} 
    NET {} {} {} {} {} {n2711} {} {0.001} {0.000} {0.045} {17.601} {0.618} {0.810} {} {} {} 
    INST {U1902} {B1} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.029} {} {0.652} {0.843} {} {1} {(13.24, 62.97) (13.05, 62.59)} 
    NET {} {} {} {} {} {n1449} {} {0.000} {0.000} {0.029} {2.865} {0.652} {0.843} {} {} {} 
    INST {U1913} {B2} {v} {ZN} {^} {} {OAI221_X1} {0.084} {0.003} {0.057} {} {0.735} {0.927} {} {2} {(13.17, 71.36) (13.54, 71.69)} 
    NET {} {} {} {} {} {n2944} {} {0.001} {0.000} {0.057} {6.127} {0.736} {0.927} {} {} {} 
    INST {U3360} {A2} {^} {ZN} {^} {} {AND2_X1} {0.041} {0.000} {0.010} {} {0.777} {0.968} {} {1} {(40.98, 81.52) (40.62, 81.85)} 
    NET {} {} {} {} {} {n2964} {} {0.000} {0.000} {0.010} {1.448} {0.777} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.191} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.191} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.191} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.191} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 94
PATH 95
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_1/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_1/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.773}
    {=} {Slack Time} {0.195}
  END_SLK_CLC
  SLK 0.195
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.195} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.195} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.324} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.326} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.411} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.413} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.476} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.477} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.530} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.531} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.650} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.651} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.684} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.684} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.756} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.756} {} {} {} 
    INST {U2754} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.057} {0.000} {0.045} {} {0.618} {0.812} {} {9} {(16.52, 59.12) (16.66, 59.29)} 
    NET {} {} {} {} {} {n2711} {} {0.001} {0.000} {0.045} {17.601} {0.618} {0.813} {} {} {} 
    INST {U2190} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.017} {} {0.637} {0.832} {} {1} {(12.92, 61.91) (13.05, 62.09)} 
    NET {} {} {} {} {} {n1980} {} {0.000} {0.000} {0.017} {1.838} {0.637} {0.832} {} {} {} 
    INST {U2188} {A} {v} {ZN} {^} {} {OAI211_X1} {0.025} {0.000} {0.023} {} {0.662} {0.857} {} {1} {(13.87, 62.97) (14.19, 62.73)} 
    NET {} {} {} {} {} {n1981} {} {0.000} {0.000} {0.023} {1.766} {0.662} {0.857} {} {} {} 
    INST {U2187} {A} {^} {ZN} {v} {} {AOI21_X1} {0.017} {0.000} {0.024} {} {0.679} {0.874} {} {1} {(13.88, 64.72) (13.56, 64.89)} 
    NET {} {} {} {} {} {n2001} {} {0.000} {0.000} {0.024} {1.758} {0.679} {0.874} {} {} {} 
    INST {U2182} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.054} {0.002} {0.038} {} {0.734} {0.929} {} {2} {(14.83, 65.77) (14.69, 65.53)} 
    NET {} {} {} {} {} {n2939} {} {0.000} {0.000} {0.038} {5.723} {0.734} {0.929} {} {} {} 
    INST {U3359} {A2} {^} {ZN} {^} {} {AND2_X1} {0.039} {0.000} {0.011} {} {0.773} {0.968} {} {1} {(29.89, 88.17) (30.25, 87.83)} 
    NET {} {} {} {} {} {n2963} {} {0.000} {0.000} {0.011} {1.782} {0.773} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.195} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.195} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.195} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.195} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 95
PATH 96
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.195}
  END_SLK_CLC
  SLK 0.195
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.195} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.195} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.289} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.290} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.345} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.346} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.427} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.003} {0.000} {0.053} {17.849} {0.235} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U19} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.043} {0.000} {0.028} {} {0.278} {0.473} {} {1} {(92.09, 62.97) (91.90, 62.73)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4} {} {0.000} {0.000} {0.028} {1.282} {0.278} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.305} {0.500} {} {1} {(95.44, 62.97) (95.99, 62.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/n3} {} {0.000} {0.000} {0.006} {1.090} {0.305} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.305} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.305} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 96
PATH 97
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.196}
  END_SLK_CLC
  SLK 0.196
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.196} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.196} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.290} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.290} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.346} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.347} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.428} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.001} {0.000} {0.053} {17.849} {0.233} {0.429} {} {} {} 
    INST {unit_decode/RegisterFile/U901} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.027} {} {0.275} {0.471} {} {1} {(59.60, 60.16) (59.41, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n1} {} {0.000} {0.000} {0.027} {1.109} {0.275} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.304} {0.500} {} {1} {(59.60, 59.12) (59.24, 59.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/n3} {} {0.000} {0.000} {0.006} {1.005} {0.304} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.304} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.304} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 97
PATH 98
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.197}
  END_SLK_CLC
  SLK 0.197
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.197} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.197} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.291} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.291} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.346} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.347} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.429} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.003} {0.000} {0.053} {17.849} {0.235} {0.431} {} {} {} 
    INST {unit_decode/RegisterFile/U23} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.027} {} {0.277} {0.473} {} {1} {(84.11, 60.16) (83.92, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n6} {} {0.000} {0.000} {0.027} {1.119} {0.277} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.303} {0.500} {} {1} {(83.92, 57.37) (83.37, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/n3} {} {0.000} {0.000} {0.006} {1.042} {0.303} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.303} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.303} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 98
PATH 99
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.198}
  END_SLK_CLC
  SLK 0.198
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.198} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.198} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.292} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.292} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.348} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.349} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.430} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.003} {0.000} {0.053} {17.849} {0.235} {0.433} {} {} {} 
    INST {unit_decode/RegisterFile/U17} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.028} {} {0.276} {0.473} {} {1} {(92.34, 57.37) (92.47, 57.12)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n3} {} {0.000} {0.000} {0.028} {1.201} {0.276} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.302} {0.500} {} {1} {(94.68, 57.37) (95.23, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/n3} {} {0.000} {0.000} {0.006} {1.067} {0.302} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.302} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.302} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 99
PATH 100
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.198}
  END_SLK_CLC
  SLK 0.198
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.198} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.198} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.292} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.292} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.348} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.349} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.430} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.002} {0.000} {0.053} {17.849} {0.234} {0.432} {} {} {} 
    INST {unit_decode/RegisterFile/U27} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.028} {} {0.275} {0.473} {} {1} {(78.66, 60.16) (78.79, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n8} {} {0.000} {0.000} {0.028} {1.217} {0.275} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.302} {0.500} {} {1} {(79.86, 61.91) (80.41, 62.29)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/n3} {} {0.000} {0.000} {0.006} {1.091} {0.302} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.302} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.302} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 100
PATH 101
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.199}
  END_SLK_CLC
  SLK 0.199
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.199} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.199} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.293} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.293} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.349} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.350} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.431} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.003} {0.000} {0.053} {17.849} {0.235} {0.434} {} {} {} 
    INST {unit_decode/RegisterFile/U15} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.040} {0.000} {0.027} {} {0.275} {0.473} {} {1} {(91.78, 56.31) (91.64, 56.55)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n2} {} {0.000} {0.000} {0.027} {1.060} {0.275} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.301} {0.500} {} {1} {(92.21, 56.31) (92.76, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/n3} {} {0.000} {0.000} {0.006} {1.096} {0.301} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.301} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.301} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 101
PATH 102
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.199}
  END_SLK_CLC
  SLK 0.199
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.199} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.199} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.293} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.293} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.349} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.350} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.431} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.003} {0.000} {0.053} {17.849} {0.235} {0.433} {} {} {} 
    INST {unit_decode/RegisterFile/U25} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.040} {0.000} {0.027} {} {0.275} {0.473} {} {1} {(88.34, 60.16) (88.48, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n7} {} {0.000} {0.000} {0.027} {1.084} {0.275} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.301} {0.500} {} {1} {(88.98, 60.16) (89.53, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/n3} {} {0.000} {0.000} {0.006} {1.067} {0.301} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.301} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.301} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 102
PATH 103
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.199}
  END_SLK_CLC
  SLK 0.199
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.199} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.199} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.293} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.293} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.349} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.350} {} {} {} 
    INST {unit_decode/RegisterFile/U900} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.081} {0.000} {0.053} {} {0.232} {0.431} {} {8} {(51.55, 62.97) (51.34, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4407} {} {0.000} {0.000} {0.053} {17.849} {0.232} {0.431} {} {} {} 
    INST {unit_decode/RegisterFile/U21} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.027} {} {0.274} {0.473} {} {1} {(52.57, 62.97) (52.38, 62.73)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n5} {} {0.000} {0.000} {0.027} {1.071} {0.274} {0.473} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/U1} {A1} {^} {ZN} {^} {} {OR2_X1} {0.027} {0.000} {0.006} {} {0.301} {0.500} {} {1} {(52.69, 62.97) (53.24, 62.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/n3} {} {0.000} {0.000} {0.006} {1.182} {0.301} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.301} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.301} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 103
PATH 104
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_14/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_14/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.766}
    {=} {Slack Time} {0.202}
  END_SLK_CLC
  SLK 0.202
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.202} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.202} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.330} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.333} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.418} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.420} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.483} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.001} {0.000} {0.037} {14.792} {0.282} {0.483} {} {} {} 
    INST {U1953} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.054} {0.000} {0.033} {} {0.336} {0.537} {} {8} {(23.75, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.033} {15.745} {0.337} {0.538} {} {} {} 
    INST {U1846} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.118} {0.000} {0.093} {} {0.455} {0.656} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.093} {18.308} {0.456} {0.657} {} {} {} 
    INST {U2922} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.033} {0.000} {0.028} {} {0.489} {0.691} {} {4} {(17.86, 53.52) (17.99, 53.69)} 
    NET {} {} {} {} {} {n2159} {} {0.000} {0.000} {0.028} {4.698} {0.489} {0.691} {} {} {} 
    INST {U2032} {A1} {v} {ZN} {v} {} {OR2_X1} {0.072} {0.000} {0.019} {} {0.561} {0.762} {} {8} {(17.61, 56.31) (17.06, 56.69)} 
    NET {} {} {} {} {} {n2057} {} {0.000} {0.000} {0.019} {12.002} {0.561} {0.762} {} {} {} 
    INST {U2024} {A1} {v} {ZN} {v} {} {AND2_X1} {0.053} {0.000} {0.019} {} {0.614} {0.815} {} {9} {(17.04, 57.37) (16.49, 57.03)} 
    NET {} {} {} {} {} {n2833} {} {0.001} {0.000} {0.019} {15.220} {0.614} {0.816} {} {} {} 
    INST {U2951} {A1} {v} {ZN} {v} {} {OR2_X1} {0.048} {0.000} {0.010} {} {0.663} {0.864} {} {1} {(8.61, 53.52) (9.16, 53.89)} 
    NET {} {} {} {} {} {n1620} {} {0.000} {0.000} {0.010} {1.654} {0.663} {0.864} {} {} {} 
    INST {U3042} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.019} {0.000} {0.015} {} {0.682} {0.883} {} {1} {(9.18, 51.77) (9.17, 52.04)} 
    NET {} {} {} {} {} {n1925} {} {0.000} {0.000} {0.015} {2.092} {0.682} {0.883} {} {} {} 
    INST {U2298} {B1} {^} {ZN} {v} {} {AOI21_X1} {0.019} {0.000} {0.016} {} {0.701} {0.903} {} {1} {(13.51, 51.77) (13.38, 51.59)} 
    NET {} {} {} {} {} {n2153} {} {0.000} {0.000} {0.016} {3.198} {0.701} {0.903} {} {} {} 
    INST {U2297} {A} {v} {ZN} {^} {} {OAI21_X1} {0.029} {0.000} {0.031} {} {0.730} {0.932} {} {2} {(29.25, 53.52) (29.58, 53.76)} 
    NET {} {} {} {} {} {n2943} {} {0.000} {0.000} {0.031} {4.191} {0.731} {0.932} {} {} {} 
    INST {U3368} {A2} {^} {ZN} {^} {} {AND2_X1} {0.036} {0.000} {0.010} {} {0.766} {0.968} {} {1} {(45.47, 53.52) (45.83, 53.85)} 
    NET {} {} {} {} {} {n2976} {} {0.000} {0.000} {0.010} {1.372} {0.766} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.202} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.202} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.202} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.202} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 104
PATH 105
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_23/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_23/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_19/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.758}
    {=} {Slack Time} {0.202}
  END_SLK_CLC
  SLK 0.202
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.202} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.202} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_19/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.129} {0.000} {0.060} {} {0.129} {0.331} {} {19} {(30.82, 82.57) (31.98, 82.30)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_19/n5} {} {0.002} {0.000} {0.060} {25.538} {0.131} {0.333} {} {} {} 
    INST {FE_OFC7_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.085} {0.000} {0.050} {} {0.216} {0.418} {} {10} {(41.29, 45.12) (41.65, 45.45)} 
    NET {} {} {} {} {} {FE_OFN7_unit_control_uut_third_stage_ffi_19_n5} {} {0.002} {0.000} {0.050} {21.218} {0.218} {0.420} {} {} {} 
    INST {FE_OFC13_unit_control_uut_third_stage_ffi_19_n5} {A} {^} {Z} {^} {} {BUF_X1} {0.063} {0.000} {0.037} {} {0.281} {0.483} {} {7} {(34.26, 22.71) (34.62, 23.05)} 
    NET {} {} {} {} {} {FE_OFN13_unit_control_uut_third_stage_ffi_19_n5} {} {0.000} {0.000} {0.037} {14.792} {0.282} {0.484} {} {} {} 
    INST {U2826} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.013} {} {0.301} {0.503} {} {1} {(30.21, 18.16) (30.34, 18.00)} 
    NET {} {} {} {} {} {n1781} {} {0.000} {0.000} {0.013} {2.191} {0.301} {0.503} {} {} {} 
    INST {U1953} {A} {v} {ZN} {^} {} {OAI21_X1} {0.058} {0.000} {0.089} {} {0.359} {0.561} {} {8} {(23.95, 19.91) (23.62, 20.16)} 
    NET {} {} {} {} {} {n1780} {} {0.001} {0.000} {0.089} {16.655} {0.360} {0.562} {} {} {} 
    INST {U1846} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.051} {0.000} {0.035} {} {0.411} {0.613} {} {9} {(17.09, 40.56) (17.23, 40.19)} 
    NET {} {} {} {} {} {n2317} {} {0.001} {0.000} {0.035} {17.386} {0.412} {0.614} {} {} {} 
    INST {U2651} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.053} {0.000} {0.033} {} {0.466} {0.668} {} {6} {(20.34, 53.52) (20.20, 53.69)} 
    NET {} {} {} {} {} {n2386} {} {0.000} {0.000} {0.033} {12.439} {0.466} {0.668} {} {} {} 
    INST {U2912} {A} {^} {ZN} {v} {} {INV_X1} {0.014} {0.000} {0.010} {} {0.480} {0.682} {} {3} {(19.63, 43.37) (19.80, 42.99)} 
    NET {} {} {} {} {} {n1738} {} {0.000} {0.000} {0.010} {3.253} {0.480} {0.682} {} {} {} 
    INST {U2028} {A2} {v} {ZN} {v} {} {OR3_X1} {0.108} {0.000} {0.029} {} {0.588} {0.790} {} {9} {(16.85, 42.31) (16.30, 42.69)} 
    NET {} {} {} {} {} {n2495} {} {0.001} {0.000} {0.029} {16.897} {0.589} {0.791} {} {} {} 
    INST {U2380} {A2} {v} {ZN} {^} {} {AOI22_X1} {0.044} {0.000} {0.025} {} {0.633} {0.835} {} {1} {(5.50, 40.46) (5.83, 40.19)} 
    NET {} {} {} {} {} {n2470} {} {0.000} {0.000} {0.025} {1.755} {0.633} {0.835} {} {} {} 
    INST {U2378} {A} {^} {ZN} {v} {} {OAI211_X1} {0.034} {0.000} {0.023} {} {0.667} {0.869} {} {1} {(6.65, 40.56) (6.97, 40.33)} 
    NET {} {} {} {} {} {n2475} {} {0.000} {0.000} {0.023} {2.588} {0.667} {0.869} {} {} {} 
    INST {U2373} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.025} {} {0.706} {0.908} {} {1} {(8.37, 32.16) (8.23, 31.93)} 
    NET {} {} {} {} {} {n1888} {} {0.000} {0.000} {0.025} {3.105} {0.707} {0.908} {} {} {} 
    INST {U2368} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.021} {0.000} {0.012} {} {0.728} {0.930} {} {2} {(25.64, 32.16) (25.78, 32.00)} 
    NET {} {} {} {} {} {n2777} {} {0.000} {0.000} {0.012} {3.516} {0.728} {0.930} {} {} {} 
    INST {U2172} {A1} {v} {ZN} {v} {} {AND2_X1} {0.030} {0.000} {0.009} {} {0.758} {0.959} {} {1} {(37.30, 31.12) (37.85, 31.45)} 
    NET {} {} {} {} {} {n2985} {} {0.000} {0.000} {0.009} {1.474} {0.758} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.202} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.202} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.202} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.202} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 105
PATH 106
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.205}
  END_SLK_CLC
  SLK 0.205
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.205} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.205} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.299} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.299} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.355} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.356} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.426} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.002} {0.000} {0.048} {17.447} {0.223} {0.428} {} {} {} 
    INST {unit_decode/RegisterFile/U882} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.043} {0.000} {0.028} {} {0.266} {0.471} {} {1} {(78.22, 61.91) (78.03, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n24} {} {0.000} {0.000} {0.028} {1.403} {0.266} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.295} {0.500} {} {1} {(79.74, 65.77) (79.38, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/n3} {} {0.000} {0.000} {0.006} {1.102} {0.295} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.295} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.295} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 106
PATH 107
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_execution/COMP_REGN_ALUOUT/ffi_18/Q_reg} {CK}
  ENDPT {unit_execution/COMP_REGN_ALUOUT/ffi_18/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_9/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.754}
    {=} {Slack Time} {0.206}
  END_SLK_CLC
  SLK 0.206
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.206} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.206} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_9/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.128} {0.000} {0.047} {} {0.128} {0.334} {} {24} {(31.31, 74.17) (30.15, 73.90)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_9/n5} {} {0.003} {0.000} {0.047} {36.174} {0.131} {0.336} {} {} {} 
    INST {U2125} {A} {v} {ZN} {^} {} {INV_X2} {0.091} {0.000} {0.057} {} {0.222} {0.428} {} {21} {(16.97, 70.31) (17.16, 70.69)} 
    NET {} {} {} {} {} {n1970} {} {0.004} {0.000} {0.058} {48.668} {0.225} {0.431} {} {} {} 
    INST {U2051} {A1} {^} {ZN} {^} {} {OR2_X1} {0.117} {0.000} {0.077} {} {0.342} {0.548} {} {18} {(19.44, 59.12) (19.99, 59.49)} 
    NET {} {} {} {} {} {n2378} {} {0.002} {0.000} {0.077} {33.651} {0.345} {0.550} {} {} {} 
    INST {FE_DBTC2_n2378} {A} {^} {ZN} {v} {} {INV_X1} {0.072} {0.000} {0.039} {} {0.416} {0.622} {} {15} {(21.53, 46.16) (21.70, 45.79)} 
    NET {} {} {} {} {} {FE_DBTN2_n2378} {} {0.001} {0.000} {0.039} {27.498} {0.417} {0.623} {} {} {} 
    INST {U1801} {B2} {v} {ZN} {^} {} {AOI22_X1} {0.063} {0.000} {0.029} {} {0.480} {0.686} {} {1} {(22.10, 56.31) (22.48, 56.69)} 
    NET {} {} {} {} {} {n1385} {} {0.000} {0.000} {0.029} {2.618} {0.480} {0.686} {} {} {} 
    INST {U1802} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.047} {} {0.548} {0.754} {} {8} {(21.22, 48.97) (21.05, 49.24)} 
    NET {} {} {} {} {} {n2569} {} {0.001} {0.000} {0.047} {16.645} {0.549} {0.755} {} {} {} 
    INST {U2574} {A} {v} {ZN} {^} {} {INV_X1} {0.032} {0.000} {0.018} {} {0.581} {0.787} {} {2} {(8.30, 45.12) (8.13, 45.49)} 
    NET {} {} {} {} {} {n2536} {} {0.000} {0.000} {0.018} {3.667} {0.581} {0.787} {} {} {} 
    INST {U2292} {B1} {^} {ZN} {v} {} {OAI22_X1} {0.021} {0.000} {0.020} {} {0.603} {0.808} {} {1} {(7.73, 45.12) (7.54, 45.25)} 
    NET {} {} {} {} {} {n2538} {} {0.000} {0.000} {0.020} {1.633} {0.603} {0.808} {} {} {} 
    INST {U2291} {B} {v} {ZN} {^} {} {AOI211_X1} {0.072} {0.000} {0.041} {} {0.674} {0.880} {} {1} {(7.98, 46.16) (8.28, 45.99)} 
    NET {} {} {} {} {} {n2557} {} {0.000} {0.000} {0.041} {2.460} {0.675} {0.880} {} {} {} 
    INST {U2286} {C1} {^} {ZN} {v} {} {OAI211_X1} {0.041} {0.000} {0.031} {} {0.716} {0.921} {} {2} {(14.65, 46.16) (14.50, 45.93)} 
    NET {} {} {} {} {} {n2782} {} {0.000} {0.000} {0.031} {5.446} {0.716} {0.922} {} {} {} 
    INST {U2157} {A1} {v} {ZN} {v} {} {AND2_X1} {0.038} {0.000} {0.009} {} {0.754} {0.960} {} {1} {(41.29, 37.77) (41.84, 37.43)} 
    NET {} {} {} {} {} {n2980} {} {0.000} {0.000} {0.009} {1.190} {0.754} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.206} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.206} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.206} {} {69} {(33.50, 54.56) (33.86, 54.23)} 
    NET {} {} {} {} {} {n3026} {} {0.000} {0.000} {0.000} {83.792} {0.000} {-0.206} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 107
PATH 108
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.206}
  END_SLK_CLC
  SLK 0.206
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.206} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.206} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.300} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.301} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.356} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.357} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.427} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.002} {0.000} {0.048} {17.447} {0.223} {0.429} {} {} {} 
    INST {unit_decode/RegisterFile/U888} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.264} {0.470} {} {1} {(88.67, 56.31) (88.48, 56.55)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n18} {} {0.000} {0.000} {0.027} {1.101} {0.264} {0.470} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.030} {0.000} {0.007} {} {0.294} {0.500} {} {1} {(89.17, 56.31) (89.53, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/n3} {} {0.000} {0.000} {0.007} {1.304} {0.294} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.294} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.294} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 108
PATH 109
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.206}
  END_SLK_CLC
  SLK 0.206
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.206} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.206} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.300} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.301} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.356} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.357} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.427} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.002} {0.000} {0.048} {17.447} {0.223} {0.429} {} {} {} 
    INST {unit_decode/RegisterFile/U887} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.028} {} {0.265} {0.471} {} {1} {(91.26, 57.37) (91.45, 57.12)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n19} {} {0.000} {0.000} {0.028} {1.192} {0.265} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.294} {0.500} {} {1} {(92.97, 57.37) (93.33, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/n3} {} {0.000} {0.000} {0.006} {1.077} {0.294} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.294} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.294} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 109
PATH 110
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.207}
  END_SLK_CLC
  SLK 0.207
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.207} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.207} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.301} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.301} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.356} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.357} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.428} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.002} {0.000} {0.048} {17.447} {0.223} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U886} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.264} {0.471} {} {1} {(88.67, 61.91) (88.48, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n20} {} {0.000} {0.000} {0.027} {1.098} {0.264} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.007} {} {0.293} {0.500} {} {1} {(89.17, 61.91) (89.53, 62.29)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/n3} {} {0.000} {0.000} {0.007} {1.208} {0.293} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.293} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.293} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 110
PATH 111
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.207}
  END_SLK_CLC
  SLK 0.207
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.207} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.207} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.301} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.302} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.357} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.358} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.428} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.002} {0.000} {0.048} {17.447} {0.223} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U883} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.264} {0.471} {} {1} {(86.70, 61.91) (86.89, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n23} {} {0.000} {0.000} {0.027} {1.084} {0.264} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.293} {0.500} {} {1} {(86.39, 61.91) (86.03, 62.29)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/n3} {} {0.000} {0.000} {0.006} {1.005} {0.293} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.293} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.293} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 111
PATH 112
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.207}
  END_SLK_CLC
  SLK 0.207
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.207} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.207} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.302} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.302} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.357} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.358} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.428} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.002} {0.000} {0.048} {17.447} {0.223} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U884} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.264} {0.471} {} {1} {(84.61, 61.91) (84.80, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n22} {} {0.000} {0.000} {0.027} {1.072} {0.264} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.293} {0.500} {} {1} {(84.87, 62.97) (84.51, 62.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/n3} {} {0.000} {0.000} {0.006} {1.015} {0.293} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.293} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.293} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 112
PATH 113
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.208}
  END_SLK_CLC
  SLK 0.208
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.208} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.208} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.302} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.302} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.358} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.359} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.429} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.000} {0.000} {0.048} {17.447} {0.221} {0.429} {} {} {} 
    INST {unit_decode/RegisterFile/U885} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.028} {} {0.263} {0.471} {} {1} {(50.60, 61.91) (50.79, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n21} {} {0.000} {0.000} {0.028} {1.225} {0.263} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.292} {0.500} {} {1} {(48.89, 60.16) (49.25, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/n3} {} {0.000} {0.000} {0.006} {1.050} {0.292} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.292} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.292} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 113
PATH 114
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.208}
  END_SLK_CLC
  SLK 0.208
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.208} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.208} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.303} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.303} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.358} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.359} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.426} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.002} {0.000} {0.048} {17.245} {0.221} {0.429} {} {} {} 
    INST {unit_decode/RegisterFile/U896} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.028} {} {0.263} {0.471} {} {1} {(91.14, 61.91) (90.95, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n12} {} {0.000} {0.000} {0.028} {1.338} {0.263} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.292} {0.500} {} {1} {(93.92, 60.16) (94.28, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/n3} {} {0.000} {0.000} {0.006} {0.923} {0.292} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.292} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.292} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 114
PATH 115
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.291}
    {=} {Slack Time} {0.209}
  END_SLK_CLC
  SLK 0.209
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.209} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.209} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.303} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.303} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.359} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.359} {} {} {} 
    INST {unit_decode/RegisterFile/U881} {A2} {^} {ZN} {v} {} {NAND3_X1} {0.070} {0.000} {0.048} {} {0.221} {0.430} {} {8} {(50.86, 62.97) (50.88, 63.24)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4395} {} {0.001} {0.000} {0.048} {17.447} {0.222} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U889} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.263} {0.471} {} {1} {(56.87, 60.16) (57.06, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n17} {} {0.000} {0.000} {0.027} {1.088} {0.263} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.291} {0.500} {} {1} {(56.68, 59.12) (57.04, 59.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/n3} {} {0.000} {0.000} {0.006} {1.032} {0.291} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.291} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.291} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 115
PATH 116
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.291}
    {=} {Slack Time} {0.209}
  END_SLK_CLC
  SLK 0.209
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.209} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.209} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.303} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.303} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.359} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.360} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.427} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.002} {0.000} {0.048} {17.245} {0.221} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U898} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.028} {} {0.262} {0.471} {} {1} {(91.33, 56.31) (91.14, 56.55)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n10} {} {0.000} {0.000} {0.028} {1.199} {0.262} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.291} {0.500} {} {1} {(91.64, 53.52) (92.00, 53.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/n3} {} {0.000} {0.000} {0.006} {0.981} {0.291} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.291} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.291} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 116
PATH 117
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.209} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.209} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.304} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.304} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.359} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.360} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.428} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.002} {0.000} {0.048} {17.245} {0.220} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U897} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.261} {0.471} {} {1} {(92.21, 59.12) (92.40, 59.36)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n11} {} {0.000} {0.000} {0.027} {1.081} {0.261} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.007} {} {0.290} {0.500} {} {1} {(93.16, 59.12) (93.52, 59.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/n3} {} {0.000} {0.000} {0.007} {1.171} {0.290} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.290} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.290} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 117
PATH 118
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.210} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.210} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.304} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.304} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.360} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.360} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.428} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.002} {0.000} {0.048} {17.245} {0.220} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U894} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.261} {0.471} {} {1} {(84.87, 60.16) (84.68, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n14} {} {0.000} {0.000} {0.027} {1.082} {0.261} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.007} {} {0.290} {0.500} {} {1} {(84.80, 59.12) (85.16, 59.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/n3} {} {0.000} {0.000} {0.007} {1.185} {0.290} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.290} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.290} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 118
PATH 119
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.210} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.210} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.304} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.304} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.360} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.361} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.428} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.002} {0.000} {0.048} {17.245} {0.220} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U893} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.262} {0.471} {} {1} {(90.76, 60.16) (90.57, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n15} {} {0.000} {0.000} {0.027} {1.111} {0.262} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.290} {0.500} {} {1} {(91.26, 60.16) (91.62, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/n3} {} {0.000} {0.000} {0.006} {1.013} {0.290} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.290} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.290} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 119
PATH 120
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.210} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.210} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.304} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.304} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.360} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.361} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.428} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.002} {0.000} {0.048} {17.245} {0.220} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U892} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.261} {0.471} {} {1} {(79.10, 60.16) (79.29, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n16} {} {0.000} {0.000} {0.027} {1.109} {0.261} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.290} {0.500} {} {1} {(79.17, 61.91) (78.81, 62.29)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/n3} {} {0.000} {0.000} {0.006} {1.060} {0.290} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.290} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.290} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 120
PATH 121
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.210} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.210} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.304} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.304} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.360} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.361} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.429} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.002} {0.000} {0.048} {16.846} {0.220} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U862} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.261} {0.471} {} {1} {(76.63, 61.91) (76.82, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n33} {} {0.000} {0.000} {0.027} {1.084} {0.261} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.290} {0.500} {} {1} {(76.32, 61.91) (75.96, 62.29)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/n3} {} {0.000} {0.000} {0.006} {1.062} {0.290} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.290} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.290} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 121
PATH 122
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.289}
    {=} {Slack Time} {0.211}
  END_SLK_CLC
  SLK 0.211
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.211} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.211} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.305} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.306} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.361} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.362} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.429} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.001} {0.000} {0.048} {17.245} {0.219} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U899} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.260} {0.471} {} {1} {(55.92, 60.16) (56.11, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n9} {} {0.000} {0.000} {0.027} {1.050} {0.260} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.007} {} {0.289} {0.500} {} {1} {(56.18, 59.12) (55.82, 59.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/n3} {} {0.000} {0.000} {0.007} {1.167} {0.289} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.289} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.289} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 122
PATH 123
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.288}
    {=} {Slack Time} {0.212}
  END_SLK_CLC
  SLK 0.212
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.212} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.212} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.306} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.306} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.362} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.363} {} {} {} 
    INST {unit_decode/RegisterFile/U891} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.067} {0.000} {0.048} {} {0.218} {0.430} {} {8} {(51.05, 64.72) (51.26, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4396} {} {0.000} {0.000} {0.048} {17.245} {0.219} {0.430} {} {} {} 
    INST {unit_decode/RegisterFile/U895} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.041} {0.000} {0.027} {} {0.259} {0.471} {} {1} {(52.76, 61.91) (52.57, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n13} {} {0.000} {0.000} {0.027} {1.091} {0.259} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.288} {0.500} {} {1} {(53.07, 61.91) (53.43, 62.29)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/n3} {} {0.000} {0.000} {0.006} {1.017} {0.288} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.288} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.288} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 123
PATH 124
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.288}
    {=} {Slack Time} {0.212}
  END_SLK_CLC
  SLK 0.212
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.212} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.212} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.306} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.306} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.362} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.363} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.430} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.002} {0.000} {0.048} {16.846} {0.220} {0.432} {} {} {} 
    INST {unit_decode/RegisterFile/U875} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.027} {} {0.259} {0.471} {} {1} {(86.27, 60.16) (86.13, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n27} {} {0.000} {0.000} {0.027} {1.121} {0.259} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.288} {0.500} {} {1} {(85.18, 60.16) (85.54, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/n3} {} {0.000} {0.000} {0.006} {1.020} {0.288} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.288} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.288} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 124
PATH 125
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.288}
    {=} {Slack Time} {0.212}
  END_SLK_CLC
  SLK 0.212
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.212} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.212} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.306} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.306} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.362} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.363} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.430} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.002} {0.000} {0.048} {16.846} {0.220} {0.433} {} {} {} 
    INST {unit_decode/RegisterFile/U877} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.028} {} {0.259} {0.472} {} {1} {(88.16, 59.12) (88.29, 59.36)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n26} {} {0.000} {0.000} {0.028} {1.132} {0.259} {0.472} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.028} {0.000} {0.006} {} {0.288} {0.500} {} {1} {(88.79, 57.37) (89.15, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/n3} {} {0.000} {0.000} {0.006} {0.923} {0.288} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.288} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.288} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 125
PATH 126
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.288}
    {=} {Slack Time} {0.212}
  END_SLK_CLC
  SLK 0.212
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.212} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.212} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.306} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.306} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.362} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.363} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.430} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.002} {0.000} {0.048} {16.846} {0.220} {0.433} {} {} {} 
    INST {unit_decode/RegisterFile/U873} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.027} {} {0.259} {0.471} {} {1} {(88.16, 62.97) (88.29, 62.73)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n28} {} {0.000} {0.000} {0.027} {1.101} {0.259} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.288} {0.500} {} {1} {(88.98, 62.97) (89.34, 62.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/n3} {} {0.000} {0.000} {0.006} {0.993} {0.288} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.288} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.288} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 126
PATH 127
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.288}
    {=} {Slack Time} {0.212}
  END_SLK_CLC
  SLK 0.212
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.212} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.212} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.306} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.306} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.362} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.363} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.430} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.002} {0.000} {0.048} {16.846} {0.220} {0.432} {} {} {} 
    INST {unit_decode/RegisterFile/U865} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.027} {} {0.259} {0.471} {} {1} {(83.59, 61.91) (83.73, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n31} {} {0.000} {0.000} {0.027} {1.112} {0.259} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.288} {0.500} {} {1} {(84.11, 62.97) (83.75, 62.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/n3} {} {0.000} {0.000} {0.006} {1.002} {0.288} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.288} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.288} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 127
PATH 128
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.288}
    {=} {Slack Time} {0.212}
  END_SLK_CLC
  SLK 0.212
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.212} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.212} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.306} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.307} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.362} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.363} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.431} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.002} {0.000} {0.048} {16.846} {0.220} {0.433} {} {} {} 
    INST {unit_decode/RegisterFile/U868} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.027} {} {0.259} {0.471} {} {1} {(81.89, 65.77) (82.02, 65.53)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n30} {} {0.000} {0.000} {0.027} {1.073} {0.259} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.288} {0.500} {} {1} {(81.26, 65.77) (80.90, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/n3} {} {0.000} {0.000} {0.006} {1.035} {0.288} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.288} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.288} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 128
PATH 129
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.287}
    {=} {Slack Time} {0.213}
  END_SLK_CLC
  SLK 0.213
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.213} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.213} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.307} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.307} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.363} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.364} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.431} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.001} {0.000} {0.048} {16.846} {0.219} {0.432} {} {} {} 
    INST {unit_decode/RegisterFile/U879} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.028} {} {0.258} {0.471} {} {1} {(56.05, 61.91) (56.18, 62.16)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n25} {} {0.000} {0.000} {0.028} {1.166} {0.258} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.287} {0.500} {} {1} {(55.16, 60.16) (55.52, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/n3} {} {0.000} {0.000} {0.006} {1.035} {0.287} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.287} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.287} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 129
PATH 130
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/U2} {GN}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/U2} {D} {DLL_X1} {^} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {Q} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.286}
    {=} {Slack Time} {0.214}
  END_SLK_CLC
  SLK 0.214
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.214} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.214} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {Q} {^} {} {DFF_X1} {0.094} {0.000} {0.016} {} {0.094} {0.308} {} {5} {(29.68, 87.11) (31.22, 87.38)} 
    NET {} {} {} {} {} {cw_dec[2]} {} {0.000} {0.000} {0.016} {5.932} {0.094} {0.308} {} {} {} 
    INST {unit_decode/RegisterFile/U80} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.001} {0.026} {} {0.150} {0.364} {} {4} {(35.21, 87.11) (35.76, 87.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4399} {} {0.001} {0.000} {0.026} {10.105} {0.151} {0.364} {} {} {} 
    INST {unit_decode/RegisterFile/U861} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.068} {0.000} {0.048} {} {0.218} {0.432} {} {8} {(48.96, 64.72) (49.16, 64.44)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4394} {} {0.000} {0.000} {0.048} {16.846} {0.219} {0.433} {} {} {} 
    INST {unit_decode/RegisterFile/U871} {B1} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.028} {} {0.257} {0.471} {} {1} {(50.73, 60.16) (50.86, 59.93)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n29} {} {0.000} {0.000} {0.028} {1.064} {0.257} {0.471} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/U1} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.006} {} {0.286} {0.500} {} {1} {(50.10, 60.16) (49.74, 59.79)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/n3} {} {0.000} {0.000} {0.006} {1.037} {0.286} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.286} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.286} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 130
PATH 131
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_10/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_10/Q_reg} {D} {DFFRS_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.725}
    {=} {Slack Time} {0.235}
  END_SLK_CLC
  SLK 0.235
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.235} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.235} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.235} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.235} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.342} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.343} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.413} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.413} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.456} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.456} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.512} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.512} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.555} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.556} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.603} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.603} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.636} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.636} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.701} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.701} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.719} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.719} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.736} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.736} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.752} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.752} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.770} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.770} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.790} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.790} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.905} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.909} {} {} {} 
    INST {U2198} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.013} {0.000} {0.022} {} {0.688} {0.923} {} {2} {(17.48, 102.17) (17.61, 101.79)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n73} {} {0.000} {0.000} {0.022} {3.026} {0.688} {0.923} {} {} {} 
    INST {U1873} {A2} {v} {ZN} {^} {} {NAND2_X1} {0.023} {0.000} {0.011} {} {0.711} {0.946} {} {1} {(17.35, 104.97) (17.54, 104.80)} 
    NET {} {} {} {} {} {n1434} {} {0.000} {0.000} {0.011} {1.956} {0.711} {0.946} {} {} {} 
    INST {U1874} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.014} {0.000} {0.012} {} {0.725} {0.960} {} {1} {(15.39, 103.92) (15.26, 104.16)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_10/n5} {} {0.000} {0.000} {0.012} {1.432} {0.725} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.235} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.235} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 131
PATH 132
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_4/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_4/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.039}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.961}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.723}
    {=} {Slack Time} {0.237}
  END_SLK_CLC
  SLK 0.237
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.237} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.237} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.237} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.237} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.345} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.345} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.415} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.415} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.458} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.458} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.514} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.514} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.558} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.558} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.605} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.605} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.638} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.638} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.703} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.703} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.721} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.721} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.738} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.738} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.755} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.755} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.773} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.773} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.792} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.792} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.907} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.911} {} {} {} 
    INST {U2926} {A1} {^} {ZN} {^} {} {OR3_X1} {0.037} {0.000} {0.011} {} {0.711} {0.948} {} {1} {(19.82, 102.17) (20.56, 101.79)} 
    NET {} {} {} {} {} {n1598} {} {0.000} {0.000} {0.011} {2.057} {0.711} {0.949} {} {} {} 
    INST {U2337} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.012} {0.000} {0.006} {} {0.723} {0.961} {} {1} {(24.14, 103.92) (24.00, 104.09)} 
    NET {} {} {} {} {} {n4} {} {0.000} {0.000} {0.006} {1.356} {0.723} {0.961} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.237} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.237} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 132
PATH 133
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[4]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[4]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.046}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.954}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.701}
    {=} {Slack Time} {0.253}
  END_SLK_CLC
  SLK 0.253
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.253} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.253} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.253} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.253} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.360} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.360} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.430} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.431} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.473} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.474} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.529} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.530} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.573} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.573} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.621} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.621} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.653} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.653} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.718} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.718} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.736} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.737} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.754} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.754} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.770} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.770} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.788} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.788} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.807} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.807} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.923} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.928} {} {} {} 
    INST {U3577} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.026} {0.000} {0.024} {} {0.701} {0.954} {} {1} {(8.87, 89.92) (8.68, 90.16)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n94} {} {0.000} {0.000} {0.024} {1.430} {0.701} {0.954} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.253} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.253} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 133
PATH 134
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[12]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.699}
    {=} {Slack Time} {0.255}
  END_SLK_CLC
  SLK 0.255
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.255} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.255} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.255} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.255} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.362} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.363} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.433} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.433} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.476} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.476} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.532} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.532} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.575} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.575} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.623} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.623} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.655} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.655} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.720} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.720} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.739} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.739} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.756} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.756} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.772} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.772} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.790} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.790} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.809} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.809} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.925} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.002} {0.000} {0.094} {41.808} {0.672} {0.927} {} {} {} 
    INST {U3552} {B2} {^} {ZN} {v} {} {OAI21_X1} {0.026} {0.000} {0.024} {} {0.699} {0.953} {} {1} {(23.50, 95.52) (23.31, 95.75)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n86} {} {0.000} {0.000} {0.024} {1.483} {0.699} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.255} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.255} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 134
PATH 135
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[9]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[9]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.696}
    {=} {Slack Time} {0.256}
  END_SLK_CLC
  SLK 0.256
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.256} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.256} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.256} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.256} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.363} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.364} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.434} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.434} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.477} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.477} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.533} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.533} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.576} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.577} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.624} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.624} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.657} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.657} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.721} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.721} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.740} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.740} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.757} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.757} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.773} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.773} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.791} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.791} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.811} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.811} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.926} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.931} {} {} {} 
    INST {U2162} {A} {^} {ZN} {v} {} {AOI221_X1} {0.021} {0.000} {0.028} {} {0.696} {0.952} {} {1} {(12.98, 89.92) (12.96, 90.29)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n89} {} {0.000} {0.000} {0.028} {1.455} {0.696} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.256} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.256} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 135
PATH 136
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[11]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.697}
    {=} {Slack Time} {0.256}
  END_SLK_CLC
  SLK 0.256
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.256} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.256} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.256} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.256} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.364} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.364} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.434} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.434} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.477} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.477} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.533} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.533} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.577} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.577} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.624} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.624} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.657} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.657} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.722} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.722} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.740} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.740} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.757} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.757} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.774} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.774} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.792} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.792} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.811} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.811} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.926} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.930} {} {} {} 
    INST {U3225} {A} {^} {ZN} {v} {} {AOI21_X1} {0.022} {0.000} {0.025} {} {0.697} {0.953} {} {1} {(13.48, 99.37) (13.79, 99.20)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n87} {} {0.000} {0.000} {0.025} {2.124} {0.697} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.256} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.256} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 136
PATH 137
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[10]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.696}
    {=} {Slack Time} {0.257}
  END_SLK_CLC
  SLK 0.257
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.257} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.257} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.257} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.257} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.365} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.365} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.435} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.435} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.478} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.478} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.534} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.534} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.578} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.578} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.625} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.625} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.658} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.658} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.723} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.723} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.741} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.741} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.758} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.758} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.775} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.775} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.793} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.793} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.812} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.812} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.927} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.003} {0.000} {0.094} {41.808} {0.673} {0.930} {} {} {} 
    INST {U3557} {A} {^} {ZN} {v} {} {AOI21_X1} {0.023} {0.000} {0.025} {} {0.696} {0.953} {} {1} {(17.48, 95.52) (17.79, 95.69)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n88} {} {0.000} {0.000} {0.025} {2.158} {0.696} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.257} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.257} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 137
PATH 138
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[3]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[3]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.696}
    {=} {Slack Time} {0.257}
  END_SLK_CLC
  SLK 0.257
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.257} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.257} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.257} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.257} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.365} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.365} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.435} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.435} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.478} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.478} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.534} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.534} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.578} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.578} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.625} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.625} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.658} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.658} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.723} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.723} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.741} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.741} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.758} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.758} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.775} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.775} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.793} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.793} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.812} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.812} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.927} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.932} {} {} {} 
    INST {U3582} {A} {^} {ZN} {v} {} {AOI21_X1} {0.021} {0.000} {0.025} {} {0.696} {0.953} {} {1} {(8.17, 96.56) (8.47, 96.39)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n95} {} {0.000} {0.000} {0.025} {1.711} {0.696} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.257} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.257} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 138
PATH 139
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[17]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[17]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.695}
    {=} {Slack Time} {0.258}
  END_SLK_CLC
  SLK 0.258
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.258} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.258} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.258} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.365} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.366} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.436} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.436} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.479} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.479} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.535} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.535} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.578} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.579} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.626} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.626} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.659} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.659} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.724} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.724} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.742} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.742} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.759} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.759} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.775} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.775} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.793} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.793} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.813} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.813} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.928} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.003} {0.000} {0.094} {41.808} {0.673} {0.931} {} {} {} 
    INST {U3547} {A} {^} {ZN} {v} {} {AOI21_X1} {0.022} {0.000} {0.025} {} {0.695} {0.953} {} {1} {(16.54, 96.56) (16.23, 96.39)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n81} {} {0.000} {0.000} {0.025} {1.872} {0.695} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.258} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.258} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 139
PATH 140
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[8]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[8]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.695}
    {=} {Slack Time} {0.258}
  END_SLK_CLC
  SLK 0.258
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.258} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.258} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.258} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.365} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.366} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.436} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.436} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.479} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.479} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.535} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.535} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.579} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.579} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.626} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.626} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.659} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.659} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.724} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.724} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.742} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.742} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.759} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.759} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.776} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.776} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.794} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.794} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.813} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.813} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.928} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.933} {} {} {} 
    INST {U3570} {A} {^} {ZN} {v} {} {AOI21_X1} {0.020} {0.000} {0.024} {} {0.695} {0.953} {} {1} {(10.46, 89.92) (10.14, 90.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n90} {} {0.000} {0.000} {0.024} {1.455} {0.695} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.258} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.258} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 140
PATH 141
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[19]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[19]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.694}
    {=} {Slack Time} {0.259}
  END_SLK_CLC
  SLK 0.259
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.259} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.259} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.259} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.259} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.366} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.367} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.437} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.437} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.480} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.480} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.536} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.536} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.580} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.580} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.627} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.627} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.660} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.660} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.725} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.725} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.743} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.743} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.760} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.760} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.777} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.777} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.795} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.795} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.814} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.814} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.929} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.933} {} {} {} 
    INST {U3542} {A} {^} {ZN} {v} {} {AOI21_X1} {0.020} {0.000} {0.024} {} {0.694} {0.953} {} {1} {(17.30, 99.37) (16.98, 99.20)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n79} {} {0.000} {0.000} {0.024} {1.444} {0.694} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.259} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.259} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 141
PATH 142
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[2]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[2]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.046}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.954}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.694}
    {=} {Slack Time} {0.259}
  END_SLK_CLC
  SLK 0.259
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.259} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.259} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.259} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.259} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.367} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.367} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.437} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.437} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.480} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.480} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.536} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.536} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.580} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.580} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.627} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.627} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.660} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.660} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.725} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.725} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.743} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.743} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.760} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.760} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.777} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.777} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.795} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.795} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.814} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.814} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.929} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.934} {} {} {} 
    INST {U3584} {A} {^} {ZN} {v} {} {AOI21_X1} {0.019} {0.000} {0.024} {} {0.694} {0.954} {} {1} {(8.17, 93.77) (8.47, 93.59)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n96} {} {0.000} {0.000} {0.024} {1.271} {0.694} {0.954} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.259} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.259} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 142
PATH 143
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[1]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[1]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.046}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.954}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.694}
    {=} {Slack Time} {0.259}
  END_SLK_CLC
  SLK 0.259
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.259} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.259} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.259} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.259} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.367} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.367} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.437} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.437} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.480} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.480} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.536} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.536} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.580} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.580} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.627} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.627} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.660} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.660} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.725} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.725} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.743} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.743} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.760} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.760} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.777} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.777} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.795} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.795} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.814} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.814} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.929} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.934} {} {} {} 
    INST {U3586} {A} {^} {ZN} {v} {} {AOI21_X1} {0.019} {0.000} {0.024} {} {0.694} {0.954} {} {1} {(7.41, 89.92) (7.71, 90.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n97} {} {0.000} {0.000} {0.024} {1.235} {0.694} {0.954} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.259} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.259} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 143
PATH 144
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[16]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[16]} {D} {DFFRS_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.694}
    {=} {Slack Time} {0.260}
  END_SLK_CLC
  SLK 0.260
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.260} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.260} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.260} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.260} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.367} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.368} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.438} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.438} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.481} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.481} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.537} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.537} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.581} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.581} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.628} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.628} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.661} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.661} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.726} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.726} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.744} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.744} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.761} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.761} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.777} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.778} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.796} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.796} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.815} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.815} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.930} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.935} {} {} {} 
    INST {U1876} {A} {^} {ZN} {v} {} {AOI21_X1} {0.020} {0.000} {0.024} {} {0.694} {0.954} {} {1} {(10.08, 99.37) (9.77, 99.20)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n82} {} {0.000} {0.000} {0.024} {1.415} {0.694} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.260} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.260} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 144
PATH 145
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[13]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[13]} {D} {DFFRS_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.695}
    {=} {Slack Time} {0.260}
  END_SLK_CLC
  SLK 0.260
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.260} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.260} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.260} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.260} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.367} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.368} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.438} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.438} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.481} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.481} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.537} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.537} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.581} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.581} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.628} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.628} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.661} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.661} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.726} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.726} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.744} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.744} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.761} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.761} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.778} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.778} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.796} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.796} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.815} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.815} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.930} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.934} {} {} {} 
    INST {U3553} {B1} {^} {ZN} {v} {} {OAI21_X1} {0.021} {0.000} {0.024} {} {0.695} {0.955} {} {1} {(16.73, 101.12) (16.59, 101.36)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n85} {} {0.000} {0.000} {0.024} {1.654} {0.695} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.260} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.260} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 145
PATH 146
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[21]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[21]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.692}
    {=} {Slack Time} {0.262}
  END_SLK_CLC
  SLK 0.262
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.262} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.262} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.262} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.262} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.369} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.369} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.439} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.440} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.482} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.483} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.538} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.539} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.582} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.582} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.630} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.630} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.662} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.662} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.727} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.727} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.745} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.746} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.763} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.763} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.779} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.779} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.797} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.797} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.816} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.816} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.932} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.002} {0.000} {0.094} {41.808} {0.672} {0.933} {} {} {} 
    INST {U3529} {A} {^} {ZN} {v} {} {AOI21_X1} {0.020} {0.000} {0.024} {} {0.692} {0.953} {} {1} {(26.04, 93.77) (25.73, 93.59)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n77} {} {0.000} {0.000} {0.024} {1.424} {0.692} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.262} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.262} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 146
PATH 147
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[27]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[27]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.688}
    {=} {Slack Time} {0.267}
  END_SLK_CLC
  SLK 0.267
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.267} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.267} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.267} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.267} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.374} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.375} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.445} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.445} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.488} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.488} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.544} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.544} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.587} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.587} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.635} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.635} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.667} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.668} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.732} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.732} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.751} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.751} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.768} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.768} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.784} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.784} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.802} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.802} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.821} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.822} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.937} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.941} {} {} {} 
    INST {U2198} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.013} {0.000} {0.022} {} {0.688} {0.954} {} {2} {(17.48, 102.17) (17.61, 101.79)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n73} {} {0.000} {0.000} {0.022} {3.026} {0.688} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.267} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.267} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 147
PATH 148
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[31]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[31]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.686}
    {=} {Slack Time} {0.269}
  END_SLK_CLC
  SLK 0.269
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.269} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.269} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.269} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.269} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.376} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.377} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.447} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.447} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.490} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.490} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.546} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.546} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.589} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.590} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.637} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.637} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.670} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.670} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.734} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.734} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.753} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.753} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.770} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.770} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.786} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.786} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.804} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.804} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.824} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.824} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.939} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.943} {} {} {} 
    INST {U3524} {A2} {^} {ZN} {v} {} {NOR2_X1} {0.012} {0.000} {0.020} {} {0.686} {0.955} {} {1} {(16.40, 102.17) (16.59, 101.79)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n71} {} {0.000} {0.000} {0.020} {1.480} {0.686} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.269} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.269} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 148
PATH 149
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[23]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.684}
    {=} {Slack Time} {0.271}
  END_SLK_CLC
  SLK 0.271
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.271} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.271} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.271} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.271} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.379} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.379} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.449} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.449} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.492} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.492} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.548} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.548} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.592} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.592} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.639} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.639} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.672} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.672} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.737} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.737} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.755} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.755} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.772} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.772} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.789} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.789} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.807} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.807} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.826} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.826} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.941} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.002} {0.000} {0.094} {41.808} {0.672} {0.943} {} {} {} 
    INST {U3523} {A2} {^} {ZN} {v} {} {NOR2_X1} {0.012} {0.000} {0.019} {} {0.684} {0.955} {} {1} {(26.73, 93.77) (26.54, 93.39)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n67} {} {0.000} {0.000} {0.019} {1.386} {0.684} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.271} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.271} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 149
PATH 150
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[25]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[25]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.683}
    {=} {Slack Time} {0.273}
  END_SLK_CLC
  SLK 0.273
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.273} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.273} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.273} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.273} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.380} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.381} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.451} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.451} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.494} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.494} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.550} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.550} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.593} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.593} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.641} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.641} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.673} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.674} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.738} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.738} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.757} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.757} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.774} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.774} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.790} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.790} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.808} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.808} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.827} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.828} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.943} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.001} {0.000} {0.094} {41.808} {0.671} {0.944} {} {} {} 
    INST {U3525} {A2} {^} {ZN} {v} {} {NOR2_X1} {0.012} {0.000} {0.019} {} {0.683} {0.955} {} {1} {(30.91, 93.77) (30.72, 93.39)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n74} {} {0.000} {0.000} {0.019} {1.260} {0.683} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.273} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.273} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 150
PATH 151
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[18]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[18]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.682}
    {=} {Slack Time} {0.273}
  END_SLK_CLC
  SLK 0.273
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.273} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.273} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.273} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.273} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.380} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.381} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.451} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.451} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.494} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.494} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.550} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.550} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.593} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.594} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.641} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.641} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.674} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.674} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.738} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.738} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.757} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.757} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.774} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.774} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.790} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.790} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.808} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.808} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.828} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.828} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.943} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.004} {0.000} {0.094} {41.808} {0.674} {0.947} {} {} {} 
    INST {U1922} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.008} {0.000} {0.020} {} {0.682} {0.955} {} {1} {(15.58, 101.12) (15.71, 101.49)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n80} {} {0.000} {0.000} {0.020} {1.782} {0.682} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.273} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.273} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 151
PATH 152
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[22]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.682}
    {=} {Slack Time} {0.274}
  END_SLK_CLC
  SLK 0.274
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.274} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.274} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.274} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.274} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.381} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.381} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.451} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.452} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.494} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.495} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.550} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.551} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.594} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.594} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.642} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.642} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.674} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.674} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.739} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.739} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.757} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.758} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.775} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.775} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.791} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.791} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.809} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.809} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.828} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.828} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.944} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.001} {0.000} {0.094} {41.808} {0.671} {0.944} {} {} {} 
    INST {U3527} {A2} {^} {ZN} {v} {} {NOR2_X1} {0.011} {0.000} {0.019} {} {0.682} {0.956} {} {1} {(30.72, 96.56) (30.53, 96.19)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n78} {} {0.000} {0.000} {0.019} {1.178} {0.682} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.274} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.274} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 152
PATH 153
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[0]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[0]} {D} {DFFRS_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.682}
    {=} {Slack Time} {0.275}
  END_SLK_CLC
  SLK 0.275
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.275} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.275} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.275} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.275} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.382} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.383} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.453} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.453} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.496} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.496} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.552} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.552} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.595} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.596} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.643} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.643} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.676} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.676} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.740} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.740} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.759} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.759} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.776} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.776} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.792} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.792} {} {} {} 
    INST {U1831} {A2} {v} {ZN} {^} {} {NAND3_X1} {0.018} {0.000} {0.011} {} {0.535} {0.810} {} {1} {(36.92, 102.17) (36.91, 102.44)} 
    NET {} {} {} {} {} {n1406} {} {0.000} {0.000} {0.011} {1.807} {0.535} {0.810} {} {} {} 
    INST {U1832} {A} {^} {ZN} {v} {} {OAI21_X1} {0.019} {0.000} {0.009} {} {0.555} {0.830} {} {1} {(36.87, 101.12) (36.54, 101.36)} 
    NET {} {} {} {} {} {n1407} {} {0.000} {0.000} {0.009} {2.012} {0.555} {0.830} {} {} {} 
    INST {U1833} {A} {v} {ZN} {^} {} {INV_X1} {0.115} {0.000} {0.094} {} {0.670} {0.945} {} {22} {(32.24, 101.12) (32.07, 101.49)} 
    NET {} {} {} {} {} {n2952} {} {0.005} {0.000} {0.094} {41.808} {0.675} {0.950} {} {} {} 
    INST {U3224} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.007} {0.000} {0.019} {} {0.682} {0.957} {} {1} {(7.41, 95.52) (7.54, 95.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n98} {} {0.000} {0.000} {0.019} {1.448} {0.682} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.275} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.275} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 153
PATH 154
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_3/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_3/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.664}
    {=} {Slack Time} {0.304}
  END_SLK_CLC
  SLK 0.304
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.304} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.304} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.304} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.304} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.395} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.395} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.440} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.440} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.471} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.471} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.527} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.527} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.576} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.576} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.632} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.632} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.655} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.655} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.696} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.697} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.730} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.730} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.752} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.752} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.777} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.777} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.797} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.797} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.852} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.853} {} {} {} 
    INST {U2348} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.030} {0.000} {0.019} {} {0.579} {0.883} {} {3} {(17.09, 103.92) (17.23, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n70} {} {0.000} {0.000} {0.019} {4.863} {0.579} {0.883} {} {} {} 
    INST {U2347} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.044} {0.000} {0.030} {} {0.623} {0.927} {} {4} {(20.53, 103.92) (20.39, 104.29)} 
    NET {} {} {} {} {} {n2801} {} {0.000} {0.000} {0.030} {5.034} {0.623} {0.927} {} {} {} 
    INST {U2346} {A1} {^} {ZN} {^} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.664} {0.968} {} {2} {(22.29, 103.92) (22.84, 104.25)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_3/n5} {} {0.000} {0.000} {0.011} {3.085} {0.664} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.304} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.304} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 154
PATH 155
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_17/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_17/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.031}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.969}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.653}
    {=} {Slack Time} {0.316}
  END_SLK_CLC
  SLK 0.316
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.316} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.316} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.316} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.407} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.407} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.452} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.452} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.483} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.483} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.538} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.538} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.587} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.588} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.643} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.644} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.667} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.667} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.708} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.708} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.742} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.742} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.764} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.764} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.788} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.789} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.809} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.809} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.864} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.865} {} {} {} 
    INST {U2348} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.030} {0.000} {0.019} {} {0.579} {0.895} {} {3} {(17.09, 103.92) (17.23, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n70} {} {0.000} {0.000} {0.019} {4.863} {0.579} {0.895} {} {} {} 
    INST {U2347} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.044} {0.000} {0.030} {} {0.623} {0.939} {} {4} {(20.53, 103.92) (20.39, 104.29)} 
    NET {} {} {} {} {} {n2801} {} {0.000} {0.000} {0.030} {5.034} {0.623} {0.939} {} {} {} 
    INST {U2154} {A2} {^} {ZN} {^} {} {OR2_X1} {0.030} {0.000} {0.007} {} {0.653} {0.969} {} {1} {(26.16, 104.97) (25.80, 104.59)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_17/n5} {} {0.000} {0.000} {0.007} {1.303} {0.653} {0.969} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.316} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.316} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 155
PATH 156
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_13/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_13/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.031}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.969}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.652}
    {=} {Slack Time} {0.317}
  END_SLK_CLC
  SLK 0.317
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.317} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.317} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.317} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.317} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.407} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.408} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.453} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.453} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.484} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.484} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.539} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.539} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.588} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.588} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.644} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.644} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.667} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.667} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.709} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.709} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.742} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.742} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.764} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.764} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.789} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.789} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.809} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.810} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.865} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.866} {} {} {} 
    INST {U2348} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.030} {0.000} {0.019} {} {0.579} {0.896} {} {3} {(17.09, 103.92) (17.23, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n70} {} {0.000} {0.000} {0.019} {4.863} {0.579} {0.896} {} {} {} 
    INST {U2347} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.044} {0.000} {0.030} {} {0.623} {0.939} {} {4} {(20.53, 103.92) (20.39, 104.29)} 
    NET {} {} {} {} {} {n2801} {} {0.000} {0.000} {0.030} {5.034} {0.623} {0.939} {} {} {} 
    INST {U2153} {A1} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.008} {} {0.652} {0.969} {} {1} {(19.13, 104.97) (18.58, 104.59)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_13/n5} {} {0.000} {0.000} {0.008} {1.801} {0.652} {0.969} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.317} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.317} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 156
PATH 157
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_21/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_21/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.967}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.646}
    {=} {Slack Time} {0.321}
  END_SLK_CLC
  SLK 0.321
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.321} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.321} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.321} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.321} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.411} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.412} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.457} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.457} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.488} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.488} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.543} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.543} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.592} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.592} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.648} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.648} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.671} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.671} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.713} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.713} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.746} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.746} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.768} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.768} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.793} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.793} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.813} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.814} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.869} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.870} {} {} {} 
    INST {U2345} {A1} {^} {ZN} {^} {} {AND2_X1} {0.051} {0.000} {0.016} {} {0.600} {0.921} {} {3} {(18.75, 102.17) (18.20, 101.83)} 
    NET {} {} {} {} {} {n2805} {} {0.000} {0.000} {0.016} {5.310} {0.600} {0.921} {} {} {} 
    INST {U1918} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.021} {0.000} {0.013} {} {0.622} {0.942} {} {1} {(18.49, 101.12) (18.66, 100.84)} 
    NET {} {} {} {} {} {n1462} {} {0.000} {0.000} {0.013} {1.652} {0.622} {0.942} {} {} {} 
    INST {U1919} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.024} {0.000} {0.016} {} {0.646} {0.966} {} {2} {(18.62, 99.37) (18.49, 99.20)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_21/n5} {} {0.000} {0.000} {0.016} {4.951} {0.646} {0.967} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.321} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.321} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 157
PATH 158
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_14/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_14/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.031}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.969}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.631}
    {=} {Slack Time} {0.338}
  END_SLK_CLC
  SLK 0.338
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.338} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.338} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.338} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.338} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.429} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.429} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.474} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.474} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.505} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.505} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.560} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.560} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.609} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.610} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.665} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.665} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.689} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.689} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.730} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.730} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.764} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.764} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.786} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.786} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.810} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.810} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.831} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.831} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.886} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.887} {} {} {} 
    INST {U2345} {A1} {^} {ZN} {^} {} {AND2_X1} {0.051} {0.000} {0.016} {} {0.600} {0.938} {} {3} {(18.75, 102.17) (18.20, 101.83)} 
    NET {} {} {} {} {} {n2805} {} {0.000} {0.000} {0.016} {5.310} {0.600} {0.938} {} {} {} 
    INST {U2344} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.019} {0.000} {0.010} {} {0.619} {0.957} {} {2} {(17.66, 101.12) (17.80, 101.28)} 
    NET {} {} {} {} {} {n2850} {} {0.000} {0.000} {0.010} {3.509} {0.619} {0.957} {} {} {} 
    INST {U3493} {A} {v} {ZN} {^} {} {INV_X1} {0.012} {0.000} {0.007} {} {0.631} {0.969} {} {1} {(14.76, 101.12) (14.59, 101.49)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_14/n5} {} {0.000} {0.000} {0.007} {1.406} {0.631} {0.969} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.338} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.338} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 158
PATH 159
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_15/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_15/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.037}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.963}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.623}
    {=} {Slack Time} {0.340}
  END_SLK_CLC
  SLK 0.340
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.340} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.340} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.340} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.431} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.431} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.476} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.476} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.507} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.507} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.562} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.562} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.611} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.612} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.667} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.667} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.691} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.691} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.732} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.732} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.766} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.766} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.788} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.788} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.812} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.812} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.833} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.833} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.888} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.889} {} {} {} 
    INST {U2348} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.030} {0.000} {0.019} {} {0.579} {0.919} {} {3} {(17.09, 103.92) (17.23, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n70} {} {0.000} {0.000} {0.019} {4.863} {0.579} {0.919} {} {} {} 
    INST {U2347} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.044} {0.000} {0.030} {} {0.623} {0.963} {} {4} {(20.53, 103.92) (20.39, 104.29)} 
    NET {} {} {} {} {} {n2801} {} {0.000} {0.000} {0.030} {5.034} {0.623} {0.963} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.340} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.340} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 159
PATH 160
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/U2} {GN}
  ENDPT {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/U2} {D} {DLL_X1} {v} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_22/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.148}
    {=} {Slack Time} {0.352}
  END_SLK_CLC
  SLK 0.352
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.352} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.352} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_22/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.415} {} {5} {(29.68, 87.11) (30.84, 87.38)} 
    NET {} {} {} {} {} {n1337} {} {0.000} {0.000} {0.010} {1.845} {0.063} {0.415} {} {} {} 
    INST {U3339} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.030} {0.000} {0.029} {} {0.093} {0.445} {} {6} {(30.03, 85.36) (29.89, 85.20)} 
    NET {} {} {} {} {} {n2954} {} {0.000} {0.000} {0.029} {10.461} {0.093} {0.445} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/U1} {A2} {v} {ZN} {v} {} {OR2_X1} {0.055} {0.000} {0.008} {} {0.148} {0.500} {} {1} {(28.06, 79.77) (27.70, 79.39)} 
    NET {} {} {} {} {} {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/n3} {} {0.000} {0.000} {0.008} {0.961} {0.148} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.148} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.148} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 160
PATH 161
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_12/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_12/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.035}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.965}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.607}
    {=} {Slack Time} {0.358}
  END_SLK_CLC
  SLK 0.358
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.358} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.358} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.358} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.358} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.448} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.449} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.494} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.494} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.525} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.525} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.580} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.580} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.629} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.629} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.685} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.685} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.708} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.708} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.750} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.750} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.783} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.783} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.805} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.805} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.830} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.830} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.850} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.851} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.906} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.907} {} {} {} 
    INST {U2196} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.017} {} {0.573} {0.930} {} {2} {(16.52, 103.92) (16.66, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n68} {} {0.000} {0.000} {0.017} {3.036} {0.573} {0.931} {} {} {} 
    INST {U2195} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.034} {0.000} {0.022} {} {0.607} {0.965} {} {2} {(15.01, 104.97) (15.14, 104.59)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_12/n5} {} {0.000} {0.000} {0.022} {3.328} {0.607} {0.965} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.358} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.358} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 161
PATH 162
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[5]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[5]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.600}
    {=} {Slack Time} {0.359}
  END_SLK_CLC
  SLK 0.359
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.359} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.359} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.359} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.359} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.466} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.467} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.537} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.537} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.580} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.580} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.636} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.636} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.680} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.680} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.727} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.727} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.760} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.760} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.825} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.825} {} {} {} 
    INST {U3101} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.008} {} {0.480} {0.839} {} {1} {(31.98, 103.92) (32.17, 104.09)} 
    NET {} {} {} {} {} {n1771} {} {0.000} {0.000} {0.008} {1.646} {0.480} {0.839} {} {} {} 
    INST {U3100} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.014} {0.000} {0.009} {} {0.494} {0.853} {} {1} {(33.62, 103.92) (33.76, 104.09)} 
    NET {} {} {} {} {} {n1770} {} {0.000} {0.000} {0.009} {1.813} {0.494} {0.853} {} {} {} 
    INST {U1744} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.046} {0.000} {0.034} {} {0.540} {0.899} {} {9} {(33.19, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.034} {17.762} {0.541} {0.900} {} {} {} 
    INST {U3573} {A} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.037} {} {0.583} {0.943} {} {3} {(11.97, 88.17) (11.65, 87.92)} 
    NET {} {} {} {} {} {n2922} {} {0.000} {0.000} {0.037} {5.864} {0.584} {0.943} {} {} {} 
    INST {U3579} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.017} {0.000} {0.009} {} {0.600} {0.960} {} {1} {(13.17, 88.17) (13.36, 88.00)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n93} {} {0.000} {0.000} {0.009} {1.272} {0.600} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.359} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.359} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 162
PATH 163
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[29]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.967}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.600}
    {=} {Slack Time} {0.366}
  END_SLK_CLC
  SLK 0.366
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.366} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.366} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.366} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.457} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.457} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.502} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.502} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.533} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.533} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.589} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.589} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.638} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.638} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.694} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.694} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.717} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.717} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.758} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.759} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.792} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.792} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.814} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.814} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.839} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.839} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.859} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.859} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.914} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.915} {} {} {} 
    INST {U2345} {A1} {^} {ZN} {^} {} {AND2_X1} {0.051} {0.000} {0.016} {} {0.600} {0.966} {} {3} {(18.75, 102.17) (18.20, 101.83)} 
    NET {} {} {} {} {} {n2805} {} {0.000} {0.000} {0.016} {5.310} {0.600} {0.967} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.366} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.366} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 163
PATH 164
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[7]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[7]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.040}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.960}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.592}
    {=} {Slack Time} {0.368}
  END_SLK_CLC
  SLK 0.368
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.368} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.368} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.368} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.368} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.475} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.476} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.546} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.546} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.589} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.589} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.645} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.645} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.688} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.689} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.736} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.736} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.769} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.769} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.834} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.834} {} {} {} 
    INST {U3101} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.008} {} {0.480} {0.848} {} {1} {(31.98, 103.92) (32.17, 104.09)} 
    NET {} {} {} {} {} {n1771} {} {0.000} {0.000} {0.008} {1.646} {0.480} {0.848} {} {} {} 
    INST {U3100} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.014} {0.000} {0.009} {} {0.494} {0.862} {} {1} {(33.62, 103.92) (33.76, 104.09)} 
    NET {} {} {} {} {} {n1770} {} {0.000} {0.000} {0.009} {1.813} {0.494} {0.862} {} {} {} 
    INST {U1744} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.046} {0.000} {0.034} {} {0.540} {0.908} {} {9} {(33.19, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.034} {17.762} {0.541} {0.909} {} {} {} 
    INST {U3573} {A} {v} {ZN} {^} {} {OAI21_X1} {0.042} {0.000} {0.037} {} {0.583} {0.952} {} {3} {(11.97, 88.17) (11.65, 87.92)} 
    NET {} {} {} {} {} {n2922} {} {0.000} {0.000} {0.037} {5.864} {0.584} {0.952} {} {} {} 
    INST {U3574} {A} {^} {ZN} {v} {} {INV_X1} {0.008} {0.000} {0.009} {} {0.592} {0.960} {} {1} {(6.40, 88.17) (6.23, 87.79)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n91} {} {0.000} {0.000} {0.009} {1.192} {0.592} {0.960} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.368} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.368} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 164
PATH 165
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.044}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.956}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.586}
    {=} {Slack Time} {0.370}
  END_SLK_CLC
  SLK 0.370
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.370} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.370} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.370} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.461} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.461} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.506} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.506} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.537} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.537} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.592} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.592} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.641} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.642} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.697} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.697} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.721} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.721} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.762} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.762} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.796} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.796} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.818} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.818} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.842} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.842} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.863} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.863} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.918} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.919} {} {} {} 
    INST {U3549} {A} {^} {ZN} {v} {} {OAI21_X1} {0.036} {0.000} {0.018} {} {0.586} {0.956} {} {3} {(12.16, 98.31) (12.48, 98.56)} 
    NET {} {} {} {} {} {n2884} {} {0.000} {0.000} {0.018} {5.601} {0.586} {0.956} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.370} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.370} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 165
PATH 166
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/uut_second_stage/ffi_24/Q_reg} {CK}
  ENDPT {unit_control/uut_second_stage/ffi_24/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.593}
    {=} {Slack Time} {0.375}
  END_SLK_CLC
  SLK 0.375
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.375} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.375} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.375} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.375} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.465} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.466} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.511} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.511} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.542} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.542} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.597} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.597} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.646} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.646} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.702} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.702} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.725} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.725} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.767} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.767} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.800} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.800} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.822} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.822} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.847} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.847} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.867} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.868} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.923} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.923} {} {} {} 
    INST {U2155} {A1} {^} {ZN} {^} {} {AND2_X1} {0.044} {0.000} {0.011} {} {0.593} {0.968} {} {2} {(26.85, 102.17) (27.40, 101.83)} 
    NET {} {} {} {} {} {unit_control/uut_second_stage/ffi_24/n3} {} {0.000} {0.000} {0.011} {2.755} {0.593} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.375} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.375} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 166
PATH 167
  VIEW  default
  CHECK_TYPE {Latch Borrowed Time Check}
  REF {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/U2} {GN}
  ENDPT {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/U2} {D} {DLL_X1} {v} {trailing} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_third_stage/ffi_17/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.500}
    {+} {Time Borrowed} {0.000}
    {+} {Phase Shift} {0.000}
    {=} {Required Time} {0.500}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.124}
    {=} {Slack Time} {0.376}
  END_SLK_CLC
  SLK 0.376
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.376} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.376} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_third_stage/ffi_17/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.439} {} {1} {(28.35, 109.51) (29.51, 109.78)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_17/n5} {} {0.000} {0.000} {0.010} {1.909} {0.063} {0.439} {} {} {} 
    INST {U3522} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.011} {0.000} {0.015} {} {0.074} {0.450} {} {1} {(29.27, 106.72) (29.13, 106.89)} 
    NET {} {} {} {} {} {n471} {} {0.000} {0.000} {0.015} {1.003} {0.074} {0.450} {} {} {} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/U1} {A2} {v} {ZN} {v} {} {OR2_X1} {0.050} {0.000} {0.008} {} {0.124} {0.500} {} {1} {(29.70, 106.72) (30.06, 107.09)} 
    NET {} {} {} {} {} {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/n3} {} {0.000} {0.000} {0.008} {1.003} {0.124} {0.500} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.124} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.124} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 167
PATH 168
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[28]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[28]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.955}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.579}
    {=} {Slack Time} {0.376}
  END_SLK_CLC
  SLK 0.376
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.376} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.376} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.376} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.467} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.468} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.512} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.513} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.543} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.543} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.599} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.599} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.648} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.648} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.704} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.704} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.727} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.727} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.769} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.769} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.802} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.802} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.824} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.824} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.849} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.849} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.869} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.869} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.925} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.926} {} {} {} 
    INST {U2348} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.030} {0.000} {0.019} {} {0.579} {0.955} {} {3} {(17.09, 103.92) (17.23, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n70} {} {0.000} {0.000} {0.019} {4.863} {0.579} {0.955} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.376} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.376} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 168
PATH 169
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[24]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[24]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.039}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.961}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.582}
    {=} {Slack Time} {0.379}
  END_SLK_CLC
  SLK 0.379
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.379} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.379} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.379} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.379} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.486} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.486} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.556} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.557} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.599} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.600} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.655} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.656} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.699} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.699} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.747} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.747} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.779} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.779} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.844} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.844} {} {} {} 
    INST {U3101} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.015} {0.000} {0.008} {} {0.480} {0.859} {} {1} {(31.98, 103.92) (32.17, 104.09)} 
    NET {} {} {} {} {} {n1771} {} {0.000} {0.000} {0.008} {1.646} {0.480} {0.859} {} {} {} 
    INST {U3100} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.014} {0.000} {0.009} {} {0.494} {0.873} {} {1} {(33.62, 103.92) (33.76, 104.09)} 
    NET {} {} {} {} {} {n1770} {} {0.000} {0.000} {0.009} {1.813} {0.494} {0.873} {} {} {} 
    INST {U1744} {A2} {^} {ZN} {v} {} {NAND2_X1} {0.046} {0.000} {0.034} {} {0.540} {0.918} {} {9} {(33.19, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.000} {0.000} {0.034} {17.762} {0.540} {0.919} {} {} {} 
    INST {U3526} {A2} {v} {ZN} {v} {} {AND2_X1} {0.042} {0.000} {0.006} {} {0.582} {0.961} {} {1} {(32.43, 93.77) (32.07, 93.43)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n75} {} {0.000} {0.000} {0.006} {1.257} {0.582} {0.961} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.379} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.379} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 169
PATH 170
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_fetch/unit_instructionRegister/regOut_reg[26]} {CK}
  ENDPT {unit_fetch/unit_instructionRegister/regOut_reg[26]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_16/Q_reg} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.573}
    {=} {Slack Time} {0.384}
  END_SLK_CLC
  SLK 0.384
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.384} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.384} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.384} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.384} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_16/Q_reg} {CK} {^} {QN} {^} {} {DFF_X1} {0.091} {0.000} {0.032} {} {0.091} {0.474} {} {6} {(39.56, 59.11) (40.72, 59.38)} 
    NET {} {} {} {} {} {unit_fetch/unit_adder/add_19/n32} {} {0.000} {0.000} {0.032} {12.329} {0.091} {0.475} {} {} {} 
    INST {U3341} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.045} {0.000} {0.025} {} {0.136} {0.520} {} {1} {(34.83, 34.02) (34.62, 33.60)} 
    NET {} {} {} {} {} {n2822} {} {0.000} {0.000} {0.025} {4.292} {0.136} {0.520} {} {} {} 
    INST {U2714} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.031} {0.000} {0.017} {} {0.167} {0.551} {} {1} {(34.59, 60.16) (34.45, 59.79)} 
    NET {} {} {} {} {} {n1917} {} {0.000} {0.000} {0.017} {1.909} {0.167} {0.551} {} {} {} 
    INST {U2713} {A3} {^} {ZN} {v} {} {NAND4_X1} {0.056} {0.000} {0.033} {} {0.222} {0.606} {} {2} {(34.71, 62.86) (34.73, 63.28)} 
    NET {} {} {} {} {} {n1916} {} {0.000} {0.000} {0.033} {6.688} {0.222} {0.606} {} {} {} 
    INST {U1743} {A} {v} {ZN} {^} {} {INV_X1} {0.049} {0.000} {0.030} {} {0.271} {0.655} {} {7} {(19.25, 87.11) (19.42, 87.49)} 
    NET {} {} {} {} {} {n2915} {} {0.000} {0.000} {0.030} {12.134} {0.272} {0.655} {} {} {} 
    INST {U1742} {A1} {^} {ZN} {^} {} {AND2_X1} {0.056} {0.000} {0.023} {} {0.327} {0.711} {} {5} {(19.44, 92.72) (19.99, 93.05)} 
    NET {} {} {} {} {} {n2809} {} {0.000} {0.000} {0.023} {8.937} {0.327} {0.711} {} {} {} 
    INST {U2701} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.023} {0.000} {0.013} {} {0.351} {0.734} {} {3} {(22.05, 92.72) (21.91, 92.89)} 
    NET {} {} {} {} {} {n2867} {} {0.000} {0.000} {0.013} {4.537} {0.351} {0.734} {} {} {} 
    INST {U2023} {A2} {v} {ZN} {v} {} {AND2_X1} {0.041} {0.000} {0.011} {} {0.392} {0.776} {} {4} {(25.52, 95.52) (25.88, 95.85)} 
    NET {} {} {} {} {} {n2807} {} {0.000} {0.000} {0.011} {6.980} {0.392} {0.776} {} {} {} 
    INST {U2022} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.033} {0.000} {0.024} {} {0.426} {0.809} {} {2} {(35.15, 101.12) (35.28, 101.49)} 
    NET {} {} {} {} {} {n2213} {} {0.000} {0.000} {0.024} {3.791} {0.426} {0.809} {} {} {} 
    INST {U2700} {A} {^} {ZN} {v} {} {OAI21_X1} {0.022} {0.000} {0.012} {} {0.448} {0.831} {} {1} {(39.15, 101.12) (38.82, 101.36)} 
    NET {} {} {} {} {} {n2214} {} {0.000} {0.000} {0.012} {1.650} {0.448} {0.831} {} {} {} 
    INST {U2699} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.025} {0.000} {0.017} {} {0.472} {0.856} {} {3} {(39.52, 101.12) (39.65, 101.28)} 
    NET {} {} {} {} {} {n2216} {} {0.000} {0.000} {0.017} {5.510} {0.472} {0.856} {} {} {} 
    INST {U2696} {A1} {^} {ZN} {v} {} {NAND3_X1} {0.020} {0.000} {0.011} {} {0.493} {0.876} {} {1} {(36.16, 102.17) (35.95, 102.44)} 
    NET {} {} {} {} {} {n1772} {} {0.000} {0.000} {0.011} {1.845} {0.493} {0.877} {} {} {} 
    INST {U1744} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.055} {0.000} {0.047} {} {0.548} {0.932} {} {9} {(32.87, 102.17) (33.00, 102.00)} 
    NET {} {} {} {} {} {n2806} {} {0.001} {0.000} {0.047} {18.485} {0.549} {0.933} {} {} {} 
    INST {U2196} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.024} {0.000} {0.017} {} {0.573} {0.956} {} {2} {(16.52, 103.92) (16.66, 104.09)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n68} {} {0.000} {0.000} {0.017} {3.036} {0.573} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.384} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.384} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 170
PATH 171
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/current_state_reg[0]} {CK}
  ENDPT {unit_control/current_state_reg[0]} {D} {DFFR_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.038}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.962}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.548}
    {=} {Slack Time} {0.414}
  END_SLK_CLC
  SLK 0.414
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.414} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.414} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.414} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.414} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.521} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.522} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.592} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.592} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.635} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.635} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.691} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.691} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.734} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.735} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.782} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.782} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.815} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.815} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.879} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.879} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.898} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.898} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.915} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.915} {} {} {} 
    INST {U1916} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.017} {0.000} {0.009} {} {0.518} {0.932} {} {2} {(38.38, 103.92) (38.51, 104.09)} 
    NET {} {} {} {} {} {n2798} {} {0.000} {0.000} {0.009} {3.579} {0.518} {0.932} {} {} {} 
    INST {U2128} {A1} {v} {ZN} {^} {} {NOR3_X1} {0.031} {0.000} {0.025} {} {0.548} {0.962} {} {1} {(37.68, 104.97) (37.48, 104.59)} 
    NET {} {} {} {} {} {unit_control/next_state[0]} {} {0.000} {0.000} {0.025} {1.503} {0.548} {0.962} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.414} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.414} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 171
PATH 172
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A2}
  ENDPT {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.578}
    {=} {Slack Time} {0.422}
  END_SLK_CLC
  SLK 0.422
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.922} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.922} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.077} {0.000} {0.014} {} {0.577} {0.999} {} {1} {(31.98, 104.97) (31.79, 104.70)} 
    NET {} {} {} {} {} {clk_gate_unit_execution/COMP_NPC2/ffi_31/Q_reg/n2} {} {0.001} {0.000} {0.014} {4.571} {0.578} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.422} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.422} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 172
PATH 173
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2}
  ENDPT {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.575}
    {=} {Slack Time} {0.425}
  END_SLK_CLC
  SLK 0.425
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.925} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.925} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.075} {0.000} {0.012} {} {0.575} {1.000} {} {1} {(28.75, 78.72) (28.56, 78.98)} 
    NET {} {} {} {} {} {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/n2} {} {0.000} {0.000} {0.012} {3.276} {0.575} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.425} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.425} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 173
PATH 174
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_control/current_state_reg[1]} {CK}
  ENDPT {unit_control/current_state_reg[1]} {D} {DFFR_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_programCounter/ffi_0/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.539}
    {=} {Slack Time} {0.427}
  END_SLK_CLC
  SLK 0.427
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.427} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.427} {} {} {} 
    INST {clk_gate_unit_fetch/unit_programCounter/ffi_9/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {0.427} {} {64} {(33.38, 51.77) (33.02, 51.43)} 
    NET {} {} {} {} {} {n2955} {} {0.000} {0.000} {0.000} {81.350} {0.000} {0.427} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_programCounter/ffi_0/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.107} {0.000} {0.026} {} {0.107} {0.534} {} {14} {(21.42, 88.20) (20.08, 87.89)} 
    NET {} {} {} {} {} {unit_fetch/unit_programCounter/ffi_0/n4} {} {0.001} {0.000} {0.026} {16.307} {0.108} {0.535} {} {} {} 
    INST {U2062} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.070} {0.000} {0.047} {} {0.178} {0.605} {} {5} {(18.75, 90.97) (18.56, 90.59)} 
    NET {} {} {} {} {} {n2808} {} {0.000} {0.000} {0.047} {8.802} {0.178} {0.605} {} {} {} 
    INST {U2703} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.043} {0.000} {0.026} {} {0.221} {0.648} {} {6} {(19.00, 90.97) (19.13, 90.80)} 
    NET {} {} {} {} {} {n2913} {} {0.000} {0.000} {0.026} {9.719} {0.221} {0.648} {} {} {} 
    INST {U2676} {A1} {v} {ZN} {v} {} {OR2_X1} {0.056} {0.000} {0.011} {} {0.277} {0.704} {} {2} {(20.01, 89.92) (20.56, 90.29)} 
    NET {} {} {} {} {} {n2235} {} {0.000} {0.000} {0.011} {3.409} {0.277} {0.704} {} {} {} 
    INST {U2041} {A1} {v} {ZN} {v} {} {AND3_X1} {0.043} {0.000} {0.013} {} {0.320} {0.747} {} {6} {(20.77, 98.31) (21.51, 97.87)} 
    NET {} {} {} {} {} {n2242} {} {0.000} {0.000} {0.013} {9.349} {0.321} {0.747} {} {} {} 
    INST {U2030} {A1} {v} {ZN} {v} {} {OR2_X1} {0.047} {0.000} {0.010} {} {0.368} {0.795} {} {1} {(21.60, 101.12) (21.05, 101.49)} 
    NET {} {} {} {} {} {n2207} {} {0.000} {0.000} {0.010} {2.244} {0.368} {0.795} {} {} {} 
    INST {U2665} {A} {v} {ZN} {^} {} {XNOR2_X1} {0.033} {0.000} {0.024} {} {0.401} {0.827} {} {2} {(20.89, 102.03) (21.34, 102.62)} 
    NET {} {} {} {} {} {n2236} {} {0.000} {0.000} {0.024} {3.003} {0.401} {0.828} {} {} {} 
    INST {U2025} {A4} {^} {ZN} {^} {} {AND4_X1} {0.065} {0.000} {0.015} {} {0.465} {0.892} {} {2} {(31.22, 101.12) (31.58, 101.49)} 
    NET {} {} {} {} {} {n1600} {} {0.000} {0.000} {0.015} {3.518} {0.465} {0.892} {} {} {} 
    INST {U1852} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.018} {0.000} {0.010} {} {0.484} {0.911} {} {2} {(31.91, 102.17) (32.05, 102.00)} 
    NET {} {} {} {} {} {n2215} {} {0.000} {0.000} {0.010} {3.482} {0.484} {0.911} {} {} {} 
    INST {U2352} {A} {v} {ZN} {^} {} {INV_X1} {0.017} {0.000} {0.010} {} {0.501} {0.928} {} {2} {(35.97, 103.92) (36.14, 104.29)} 
    NET {} {} {} {} {} {n1776} {} {0.000} {0.000} {0.010} {3.447} {0.501} {0.928} {} {} {} 
    INST {U2350} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.016} {0.000} {0.009} {} {0.517} {0.944} {} {2} {(37.80, 103.92) (37.94, 104.09)} 
    NET {} {} {} {} {} {n2800} {} {0.000} {0.000} {0.009} {3.428} {0.517} {0.944} {} {} {} 
    INST {U2127} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.021} {0.000} {0.014} {} {0.539} {0.966} {} {1} {(38.77, 104.97) (38.63, 104.59)} 
    NET {} {} {} {} {} {unit_control/next_state[1]} {} {0.000} {0.000} {0.014} {1.428} {0.539} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.427} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.427} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 174
PATH 175
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.570}
    {=} {Slack Time} {0.430}
  END_SLK_CLC
  SLK 0.430
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.930} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.930} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(79.48, 62.97) (79.29, 62.70)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/n2} {} {0.000} {0.000} {0.010} {1.409} {0.570} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.430} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.430} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 175
PATH 176
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(80.12, 62.97) (80.31, 62.70)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/n2} {} {0.000} {0.000} {0.010} {1.277} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 176
PATH 177
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(96.58, 61.91) (96.39, 62.18)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/n2} {} {0.000} {0.000} {0.010} {1.277} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 177
PATH 178
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(48.01, 59.12) (48.20, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/n2} {} {0.000} {0.000} {0.010} {1.280} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 178
PATH 179
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(82.02, 62.97) (82.21, 62.70)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/n2} {} {0.000} {0.000} {0.010} {1.234} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 179
PATH 180
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(91.07, 62.97) (90.88, 62.70)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/n2} {} {0.000} {0.000} {0.010} {1.244} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 180
PATH 181
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(87.46, 62.97) (87.27, 62.70)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/n2} {} {0.000} {0.000} {0.010} {1.184} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 181
PATH 182
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(95.25, 54.56) (95.06, 54.30)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/n2} {} {0.000} {0.000} {0.010} {1.164} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 182
PATH 183
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(96.01, 60.16) (95.82, 59.90)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/n2} {} {0.000} {0.000} {0.010} {1.164} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 183
PATH 184
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(85.56, 57.37) (85.37, 57.10)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/n2} {} {0.000} {0.000} {0.010} {1.131} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 184
PATH 185
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.431}
  END_SLK_CLC
  SLK 0.431
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.931} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.931} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.069} {0.000} {0.010} {} {0.569} {1.000} {} {1} {(93.35, 60.16) (93.16, 59.90)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/n2} {} {0.000} {0.000} {0.010} {1.136} {0.569} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.431} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.431} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 185
PATH 186
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(87.27, 59.12) (87.08, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/n2} {} {0.000} {0.000} {0.010} {1.092} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 186
PATH 187
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(88.22, 57.37) (88.03, 57.10)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/n2} {} {0.000} {0.000} {0.010} {1.091} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 187
PATH 188
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(85.75, 64.72) (85.56, 64.98)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/n2} {} {0.000} {0.000} {0.010} {1.059} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 188
PATH 189
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(95.25, 59.12) (95.06, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/n2} {} {0.000} {0.000} {0.010} {1.086} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 189
PATH 190
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(55.16, 61.91) (54.97, 62.18)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/n2} {} {0.000} {0.000} {0.010} {1.071} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 190
PATH 191
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(93.35, 54.56) (93.16, 54.30)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/n2} {} {0.000} {0.000} {0.010} {1.032} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 191
PATH 192
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(52.57, 57.37) (52.76, 57.10)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/n2} {} {0.000} {0.000} {0.010} {1.039} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 192
PATH 193
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(51.17, 59.12) (50.98, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/n2} {} {0.000} {0.000} {0.010} {1.058} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 193
PATH 194
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(97.15, 59.12) (96.96, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/n2} {} {0.000} {0.000} {0.010} {1.054} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 194
PATH 195
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(90.31, 59.12) (90.12, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/n2} {} {0.000} {0.000} {0.009} {0.997} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 195
PATH 196
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(51.43, 60.16) (51.62, 59.90)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/n2} {} {0.000} {0.000} {0.010} {1.019} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 196
PATH 197
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(76.82, 62.97) (76.63, 62.70)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/n2} {} {0.000} {0.000} {0.009} {0.997} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 197
PATH 198
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(97.15, 56.31) (96.96, 56.58)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/n2} {} {0.000} {0.000} {0.009} {0.998} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 198
PATH 199
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.010} {} {0.568} {1.000} {} {1} {(90.88, 57.37) (90.69, 57.10)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/n2} {} {0.000} {0.000} {0.010} {1.024} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 199
PATH 200
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(79.67, 64.72) (79.48, 64.98)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/n2} {} {0.000} {0.000} {0.009} {0.996} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 200
PATH 201
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(94.49, 56.31) (94.30, 56.58)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/n2} {} {0.000} {0.000} {0.009} {1.008} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 201
PATH 202
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(82.33, 64.72) (82.14, 64.98)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/n2} {} {0.000} {0.000} {0.009} {0.990} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 202
PATH 203
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(54.09, 59.12) (54.28, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/n2} {} {0.000} {0.000} {0.009} {0.989} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 203
PATH 204
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(93.92, 61.91) (93.73, 62.18)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/n2} {} {0.000} {0.000} {0.009} {0.992} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 204
PATH 205
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(55.99, 57.37) (56.18, 57.10)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/n2} {} {0.000} {0.000} {0.009} {0.988} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 205
PATH 206
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2}
  ENDPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A1} {AND2_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/U2} {Q} {DLL_X1} {v} {trailing} {CLK} {CLK(D)(N)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Clock Gating Setup} {0.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.568}
    {=} {Slack Time} {0.432}
  END_SLK_CLC
  SLK 0.432
  ARR_CLC
    {} {Clock Fall Edge} {0.500}
    {=} {Beginpoint Arrival Time} {0.500}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {v} {} {} {CLK} {} {} {} {0.000} {145.247} {0.500} {0.932} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {145.247} {0.500} {0.932} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/U2} {GN} {v} {Q} {v} {} {DLL_X1} {0.068} {0.000} {0.009} {} {0.568} {1.000} {} {1} {(57.51, 59.12) (57.70, 59.38)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/n2} {} {0.000} {0.000} {0.009} {0.989} {0.568} {1.000} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.432} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 206
PATH 207
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.364}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.008} {0.000} {0.106} {44.813} {0.364} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 207
PATH 208
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.364}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.008} {0.000} {0.106} {44.813} {0.364} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 208
PATH 209
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.364}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.008} {0.000} {0.106} {44.813} {0.364} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 209
PATH 210
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.364}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.008} {0.000} {0.106} {44.813} {0.364} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 210
PATH 211
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.364}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.008} {0.000} {0.106} {44.813} {0.364} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 211
PATH 212
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.364}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.008} {0.000} {0.106} {44.813} {0.364} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 212
PATH 213
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 213
PATH 214
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 214
PATH 215
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 215
PATH 216
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.589}
  END_SLK_CLC
  SLK 0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.589} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.945} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.589} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.589} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.589} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 216
PATH 217
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 217
PATH 218
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 218
PATH 219
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 219
PATH 220
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 220
PATH 221
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 221
PATH 222
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 222
PATH 223
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 223
PATH 224
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.734} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.750} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.797} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 224
PATH 225
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.735} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.751} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.798} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 225
PATH 226
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.735} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.751} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.798} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 226
PATH 227
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.363}
    {=} {Slack Time} {0.590}
  END_SLK_CLC
  SLK 0.590
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.590} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.735} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.751} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.798} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.946} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.007} {0.000} {0.106} {44.813} {0.363} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.590} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.590} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.590} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.590} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 227
PATH 228
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.362}
    {=} {Slack Time} {0.591}
  END_SLK_CLC
  SLK 0.591
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.591} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.735} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.751} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.798} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.947} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.006} {0.000} {0.106} {44.813} {0.362} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.591} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.591} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.591} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 228
PATH 229
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.362}
    {=} {Slack Time} {0.591}
  END_SLK_CLC
  SLK 0.591
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.591} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.735} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.752} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.798} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.947} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.006} {0.000} {0.106} {44.813} {0.362} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.591} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.591} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.591} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 229
PATH 230
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.362}
    {=} {Slack Time} {0.591}
  END_SLK_CLC
  SLK 0.591
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.591} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.752} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.799} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.947} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.006} {0.000} {0.106} {44.813} {0.362} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.591} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.591} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.591} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 230
PATH 231
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.591}
  END_SLK_CLC
  SLK 0.591
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.591} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.591} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.591} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.591} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 231
PATH 232
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.591}
  END_SLK_CLC
  SLK 0.591
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.591} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.591} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.591} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.591} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.591} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 232
PATH 233
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 233
PATH 234
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 234
PATH 235
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 235
PATH 236
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 236
PATH 237
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 237
PATH 238
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 238
PATH 239
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 239
PATH 240
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 240
PATH 241
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 241
PATH 242
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 242
PATH 243
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.946} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 243
PATH 244
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 244
PATH 245
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 245
PATH 246
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.007} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 246
PATH 247
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 247
PATH 248
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 248
PATH 249
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 249
PATH 250
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 250
PATH 251
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 251
PATH 252
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.795} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 252
PATH 253
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 253
PATH 254
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 254
PATH 255
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.736} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 255
PATH 256
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 256
PATH 257
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 257
PATH 258
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 258
PATH 259
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 259
PATH 260
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 260
PATH 261
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 261
PATH 262
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 262
PATH 263
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 263
PATH 264
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 264
PATH 265
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.945} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 265
PATH 266
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 266
PATH 267
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.750} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.946} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.007} {0.000} {0.107} {45.406} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 267
PATH 268
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 268
PATH 269
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 269
PATH 270
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 270
PATH 271
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.749} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 271
PATH 272
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.795} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.795} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 272
PATH 273
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 273
PATH 274
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.361}
    {=} {Slack Time} {0.592}
  END_SLK_CLC
  SLK 0.592
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.592} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.753} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.800} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.361} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.592} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.592} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.592} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.592} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 274
PATH 275
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 275
PATH 276
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 276
PATH 277
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 277
PATH 278
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 278
PATH 279
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 279
PATH 280
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.947} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.006} {0.000} {0.104} {43.982} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 280
PATH 281
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 281
PATH 282
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 282
PATH 283
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 283
PATH 284
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 284
PATH 285
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.948} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.005} {0.000} {0.104} {43.982} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 285
PATH 286
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.948} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.005} {0.000} {0.104} {43.982} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 286
PATH 287
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 287
PATH 288
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.007} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 288
PATH 289
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 289
PATH 290
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 290
PATH 291
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.737} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.751} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.796} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.947} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.006} {0.000} {0.107} {45.406} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 291
PATH 292
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.949} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.004} {0.000} {0.106} {44.813} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 292
PATH 293
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.006} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 293
PATH 294
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.946} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.006} {0.000} {0.108} {45.483} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 294
PATH 295
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.948} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.005} {0.000} {0.104} {43.982} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 295
PATH 296
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.947} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.006} {0.000} {0.108} {45.483} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 296
PATH 297
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.750} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.947} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.006} {0.000} {0.108} {45.483} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 297
PATH 298
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.949} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.004} {0.000} {0.106} {44.813} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 298
PATH 299
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.751} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.796} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.796} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.947} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.006} {0.000} {0.108} {45.483} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 299
PATH 300
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.360}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.755} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.948} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.005} {0.000} {0.104} {43.982} {0.360} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 300
PATH 301
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.752} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.797} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.948} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.005} {0.000} {0.107} {45.406} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 301
PATH 302
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.752} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.797} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.948} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.005} {0.000} {0.107} {45.406} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 302
PATH 303
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.593}
  END_SLK_CLC
  SLK 0.593
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.593} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.752} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.797} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.948} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.005} {0.000} {0.107} {45.406} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.593} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.593} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.593} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.593} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 303
PATH 304
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.754} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.801} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.950} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.003} {0.000} {0.106} {44.813} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 304
PATH 305
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.751} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.797} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.947} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.006} {0.000} {0.108} {45.483} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 305
PATH 306
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.755} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.802} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.949} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.004} {0.000} {0.104} {43.982} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 306
PATH 307
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.738} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.751} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.797} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.797} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.947} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.005} {0.000} {0.108} {45.483} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 307
PATH 308
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 308
PATH 309
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 309
PATH 310
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 310
PATH 311
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 311
PATH 312
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 312
PATH 313
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 313
PATH 314
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.750} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 314
PATH 315
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 315
PATH 316
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 316
PATH 317
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.755} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.802} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.950} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.003} {0.000} {0.106} {44.813} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 317
PATH 318
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 318
PATH 319
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 319
PATH 320
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.359}
    {=} {Slack Time} {0.594}
  END_SLK_CLC
  SLK 0.594
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.594} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.798} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.359} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.594} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.594} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.594} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.594} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 320
PATH 321
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 321
PATH 322
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.755} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.802} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.951} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.002} {0.000} {0.106} {44.813} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 322
PATH 323
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.756} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.803} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.950} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.004} {0.000} {0.104} {43.982} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 323
PATH 324
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 324
PATH 325
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.739} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.948} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.005} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 325
PATH 326
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 326
PATH 327
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 327
PATH 328
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 328
PATH 329
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.753} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.799} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.949} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.004} {0.000} {0.107} {45.406} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 329
PATH 330
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.753} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.799} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.949} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.004} {0.000} {0.107} {45.406} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 330
PATH 331
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 331
PATH 332
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 332
PATH 333
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 333
PATH 334
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 334
PATH 335
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 335
PATH 336
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 336
PATH 337
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.756} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.803} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.950} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.003} {0.000} {0.104} {43.982} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 337
PATH 338
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.751} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 338
PATH 339
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.756} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.803} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.950} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.003} {0.000} {0.104} {43.982} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 339
PATH 340
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.752} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 340
PATH 341
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.756} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.803} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.951} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.002} {0.000} {0.106} {44.813} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 341
PATH 342
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.756} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.803} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.951} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.002} {0.000} {0.106} {44.813} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 342
PATH 343
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.752} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 343
PATH 344
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.752} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.799} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 344
PATH 345
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.797} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 345
PATH 346
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.797} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 346
PATH 347
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 347
PATH 348
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.358}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.358} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 348
PATH 349
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.595}
  END_SLK_CLC
  SLK 0.595
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.595} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.754} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.799} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.950} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.003} {0.000} {0.107} {45.406} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.595} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.595} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.595} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.595} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 349
PATH 350
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][18]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][18]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.756} {} {} {} 
    INST {U3603} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.803} {} {1} {(44.66, 34.02) (44.52, 34.29)} 
    NET {} {} {} {} {} {wr_data[18]} {} {0.000} {0.000} {0.024} {1.373} {0.208} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U36} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.106} {} {0.356} {0.952} {} {32} {(45.47, 29.37) (45.83, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4454} {} {0.001} {0.000} {0.106} {44.813} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 350
PATH 351
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 351
PATH 352
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.752} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.800} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 352
PATH 353
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 353
PATH 354
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 354
PATH 355
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 355
PATH 356
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.757} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.804} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.804} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.951} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.002} {0.000} {0.104} {43.982} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 356
PATH 357
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.752} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.800} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 357
PATH 358
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 358
PATH 359
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 359
PATH 360
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 360
PATH 361
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.753} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.799} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.949} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.004} {0.000} {0.108} {45.483} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 361
PATH 362
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.752} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.800} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.949} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.004} {0.000} {0.105} {44.613} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 362
PATH 363
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.946} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.007} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 363
PATH 364
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.740} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.754} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.799} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.950} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.003} {0.000} {0.107} {45.406} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 364
PATH 365
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.753} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.799} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.949} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.003} {0.000} {0.108} {45.483} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 365
PATH 366
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][17]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][17]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3602} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.204} {0.800} {} {1} {(47.31, 64.82) (47.18, 65.09)} 
    NET {} {} {} {} {} {wr_data[17]} {} {0.000} {0.000} {0.025} {1.516} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U37} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.105} {} {0.354} {0.950} {} {32} {(50.98, 67.52) (51.34, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4455} {} {0.003} {0.000} {0.105} {44.613} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 366
PATH 367
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.750} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.798} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.947} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.006} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 367
PATH 368
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.751} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.798} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.947} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.006} {0.000} {0.105} {44.417} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 368
PATH 369
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.755} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.800} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.951} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.002} {0.000} {0.107} {45.406} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 369
PATH 370
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.596}
  END_SLK_CLC
  SLK 0.596
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.596} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.758} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.804} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.805} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.951} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.002} {0.000} {0.104} {43.982} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.596} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.596} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.596} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.596} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 370
PATH 371
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][26]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][26]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.357}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.758} {} {} {} 
    INST {U3612} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.047} {0.000} {0.024} {} {0.208} {0.805} {} {1} {(42.38, 28.42) (42.24, 28.69)} 
    NET {} {} {} {} {} {wr_data[26]} {} {0.000} {0.000} {0.024} {1.382} {0.208} {0.805} {} {} {} 
    INST {unit_decode/RegisterFile/U39} {A2} {^} {ZN} {^} {} {AND2_X1} {0.147} {0.000} {0.104} {} {0.355} {0.951} {} {32} {(46.23, 29.37) (46.59, 29.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4446} {} {0.002} {0.000} {0.104} {43.982} {0.357} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 371
PATH 372
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.754} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.800} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.950} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.003} {0.000} {0.108} {45.483} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 372
PATH 373
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.751} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.799} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.947} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.006} {0.000} {0.105} {44.417} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 373
PATH 374
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.751} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.799} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.947} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.006} {0.000} {0.105} {44.417} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 374
PATH 375
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.754} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.800} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.950} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.002} {0.000} {0.108} {45.483} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 375
PATH 376
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.754} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.800} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.950} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.002} {0.000} {0.108} {45.483} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 376
PATH 377
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.751} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.799} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.947} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.006} {0.000} {0.105} {44.417} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 377
PATH 378
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.741} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.751} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.799} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.947} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.006} {0.000} {0.105} {44.417} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 378
PATH 379
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 379
PATH 380
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 380
PATH 381
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 381
PATH 382
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 382
PATH 383
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.755} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.801} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.951} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.002} {0.000} {0.107} {45.406} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 383
PATH 384
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.755} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.801} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.951} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.002} {0.000} {0.107} {45.406} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 384
PATH 385
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][14]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][14]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.014} {0.000} {0.050} {61.404} {0.158} {0.755} {} {} {} 
    INST {U3599} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.045} {0.000} {0.023} {} {0.204} {0.801} {} {1} {(49.22, 50.82) (49.08, 51.09)} 
    NET {} {} {} {} {} {wr_data[14]} {} {0.000} {0.000} {0.023} {1.141} {0.204} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U42} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.107} {} {0.354} {0.951} {} {32} {(50.22, 50.72) (50.58, 51.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4458} {} {0.002} {0.000} {0.107} {45.406} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 385
PATH 386
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 386
PATH 387
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 387
PATH 388
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 388
PATH 389
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 389
PATH 390
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.753} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.948} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.005} {0.000} {0.104} {44.338} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 390
PATH 391
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.356}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.752} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.799} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.948} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.005} {0.000} {0.105} {44.417} {0.356} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 391
PATH 392
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.597}
  END_SLK_CLC
  SLK 0.597
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.597} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.755} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.800} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.951} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.002} {0.000} {0.108} {45.483} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.597} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.597} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.597} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.597} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 392
PATH 393
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.752} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.800} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.948} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.005} {0.000} {0.105} {44.417} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 393
PATH 394
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 394
PATH 395
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 395
PATH 396
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.755} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.801} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.951} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.002} {0.000} {0.108} {45.483} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 396
PATH 397
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.799} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.799} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 397
PATH 398
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][16]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][16]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.742} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.157} {0.755} {} {} {} 
    INST {U3601} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.203} {0.801} {} {1} {(49.20, 57.26) (49.34, 56.99)} 
    NET {} {} {} {} {} {wr_data[16]} {} {0.000} {0.000} {0.024} {1.180} {0.203} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U38} {A2} {^} {ZN} {^} {} {AND2_X1} {0.150} {0.000} {0.108} {} {0.353} {0.951} {} {32} {(50.79, 57.37) (51.15, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4456} {} {0.002} {0.000} {0.108} {45.483} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 398
PATH 399
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 399
PATH 400
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 400
PATH 401
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 401
PATH 402
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 402
PATH 403
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 403
PATH 404
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 404
PATH 405
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 405
PATH 406
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.754} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.949} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.004} {0.000} {0.104} {44.338} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 406
PATH 407
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.752} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.800} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.949} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.004} {0.000} {0.105} {44.417} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 407
PATH 408
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.752} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.800} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.949} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.004} {0.000} {0.105} {44.417} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 408
PATH 409
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.752} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.800} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.949} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.004} {0.000} {0.105} {44.417} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 409
PATH 410
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.355}
    {=} {Slack Time} {0.598}
  END_SLK_CLC
  SLK 0.598
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.598} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.753} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.800} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.949} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.004} {0.000} {0.105} {44.417} {0.355} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.598} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.598} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.598} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.598} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 410
PATH 411
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.354}
    {=} {Slack Time} {0.599}
  END_SLK_CLC
  SLK 0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.599} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.755} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.950} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.003} {0.000} {0.104} {44.338} {0.354} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.599} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.599} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.599} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 411
PATH 412
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.354}
    {=} {Slack Time} {0.599}
  END_SLK_CLC
  SLK 0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.599} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.755} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.950} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.003} {0.000} {0.104} {44.338} {0.354} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.599} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.599} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.599} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 412
PATH 413
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.354}
    {=} {Slack Time} {0.599}
  END_SLK_CLC
  SLK 0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.599} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.755} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.950} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.003} {0.000} {0.104} {44.338} {0.354} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.599} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.599} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.599} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 413
PATH 414
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.354}
    {=} {Slack Time} {0.599}
  END_SLK_CLC
  SLK 0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.599} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.743} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.755} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.800} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.800} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.950} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.003} {0.000} {0.104} {44.338} {0.354} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.599} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.599} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.599} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 414
PATH 415
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.354}
    {=} {Slack Time} {0.599}
  END_SLK_CLC
  SLK 0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.599} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.744} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.753} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.801} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.801} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.950} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.003} {0.000} {0.105} {44.417} {0.354} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.599} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.599} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.599} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 415
PATH 416
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.354}
    {=} {Slack Time} {0.599}
  END_SLK_CLC
  SLK 0.599
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.599} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.744} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.754} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.802} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.950} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.003} {0.000} {0.105} {44.417} {0.354} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.599} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.599} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.599} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.599} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 416
PATH 417
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.744} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.754} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.802} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.950} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.003} {0.000} {0.105} {44.417} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 417
PATH 418
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.744} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.756} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.802} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.951} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.002} {0.000} {0.104} {44.338} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 418
PATH 419
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.756} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.802} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.951} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.002} {0.000} {0.104} {44.338} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 419
PATH 420
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.754} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.802} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.951} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.002} {0.000} {0.105} {44.417} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 420
PATH 421
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.754} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.802} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.951} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.002} {0.000} {0.105} {44.417} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 421
PATH 422
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.754} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.802} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.350} {0.951} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.002} {0.000} {0.105} {44.417} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 422
PATH 423
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.600}
  END_SLK_CLC
  SLK 0.600
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.600} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.757} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.802} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.951} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.002} {0.000} {0.104} {44.338} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.600} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.600} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.600} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.600} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 423
PATH 424
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.353}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.757} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.802} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.802} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.952} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.002} {0.000} {0.104} {44.338} {0.353} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 424
PATH 425
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.352}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.755} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.803} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.951} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.002} {0.000} {0.105} {44.417} {0.352} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 425
PATH 426
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.352}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.757} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.803} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.952} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.001} {0.000} {0.104} {44.338} {0.352} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 426
PATH 427
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.352}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.745} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.757} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.803} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.952} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.001} {0.000} {0.104} {44.338} {0.352} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 427
PATH 428
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][6]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][6]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.352}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.746} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.049} {61.404} {0.154} {0.755} {} {} {} 
    INST {U3622} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.048} {0.000} {0.025} {} {0.202} {0.803} {} {1} {(46.37, 74.06) (46.23, 73.79)} 
    NET {} {} {} {} {} {wr_data[6]} {} {0.000} {0.000} {0.025} {1.564} {0.202} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U51} {A2} {^} {ZN} {^} {} {AND2_X1} {0.148} {0.000} {0.105} {} {0.351} {0.952} {} {32} {(51.36, 75.92) (51.72, 76.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4466} {} {0.001} {0.000} {0.105} {44.417} {0.352} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 428
PATH 429
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.352}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.746} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.757} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.803} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.952} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.001} {0.000} {0.104} {44.338} {0.352} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 429
PATH 430
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][9]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][9]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.047}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.953}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.352}
    {=} {Slack Time} {0.601}
  END_SLK_CLC
  SLK 0.601
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.601} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.746} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.757} {} {} {} 
    INST {U3625} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.046} {0.000} {0.024} {} {0.202} {0.803} {} {1} {(48.26, 65.66) (48.39, 65.39)} 
    NET {} {} {} {} {} {wr_data[9]} {} {0.000} {0.000} {0.024} {1.177} {0.202} {0.803} {} {} {} 
    INST {unit_decode/RegisterFile/U48} {A2} {^} {ZN} {^} {} {AND2_X1} {0.149} {0.000} {0.104} {} {0.351} {0.952} {} {32} {(50.41, 65.77) (50.77, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4463} {} {0.001} {0.000} {0.104} {44.338} {0.352} {0.953} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.601} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.601} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.601} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.601} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 430
PATH 431
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.779} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.943} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.014} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 431
PATH 432
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.779} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.943} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.014} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 432
PATH 433
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.779} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.943} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.014} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 433
PATH 434
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.780} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.943} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.014} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 434
PATH 435
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.780} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.943} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.014} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 435
PATH 436
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.780} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.013} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 436
PATH 437
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.780} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.797} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.851} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.013} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 437
PATH 438
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.322}
    {=} {Slack Time} {0.635}
  END_SLK_CLC
  SLK 0.635
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.635} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.780} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.798} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.852} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.013} {0.000} {0.063} {50.549} {0.322} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.635} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.635} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.635} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.635} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 438
PATH 439
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.321}
    {=} {Slack Time} {0.636}
  END_SLK_CLC
  SLK 0.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.780} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.798} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.852} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.013} {0.000} {0.063} {50.549} {0.321} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.636} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.636} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 439
PATH 440
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.321}
    {=} {Slack Time} {0.636}
  END_SLK_CLC
  SLK 0.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.781} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.798} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.852} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.012} {0.000} {0.063} {50.549} {0.321} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.636} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.636} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 440
PATH 441
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.321}
    {=} {Slack Time} {0.636}
  END_SLK_CLC
  SLK 0.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.781} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.798} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.852} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.012} {0.000} {0.063} {50.549} {0.321} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.636} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.636} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 441
PATH 442
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.321}
    {=} {Slack Time} {0.636}
  END_SLK_CLC
  SLK 0.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.781} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.798} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.852} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.944} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.012} {0.000} {0.063} {50.549} {0.321} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.636} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.636} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 442
PATH 443
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.321}
    {=} {Slack Time} {0.636}
  END_SLK_CLC
  SLK 0.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.781} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.853} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.945} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.012} {0.000} {0.063} {50.549} {0.321} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.636} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.636} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 443
PATH 444
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.636}
  END_SLK_CLC
  SLK 0.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.781} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.853} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.945} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.012} {0.000} {0.063} {50.549} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.636} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.636} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.636} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 444
PATH 445
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.853} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 445
PATH 446
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.853} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 446
PATH 447
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 447
PATH 448
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 448
PATH 449
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 449
PATH 450
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 450
PATH 451
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.853} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.946} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.011} {0.000} {0.063} {50.549} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 451
PATH 452
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.798} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.853} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 452
PATH 453
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.798} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.853} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 453
PATH 454
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.798} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.853} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 454
PATH 455
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.798} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.853} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 455
PATH 456
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 456
PATH 457
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 457
PATH 458
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 458
PATH 459
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 459
PATH 460
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 460
PATH 461
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 461
PATH 462
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 462
PATH 463
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.798} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 463
PATH 464
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.798} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 464
PATH 465
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 465
PATH 466
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 466
PATH 467
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 467
PATH 468
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.850} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.939} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.018} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 468
PATH 469
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.850} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.939} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.018} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 469
PATH 470
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.850} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.939} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.018} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 470
PATH 471
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.637}
  END_SLK_CLC
  SLK 0.637
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.637} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.637} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.637} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.637} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.637} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 471
PATH 472
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.799} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.850} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.939} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 472
PATH 473
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.799} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 473
PATH 474
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.799} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.946} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.011} {0.000} {0.061} {49.199} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 474
PATH 475
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 475
PATH 476
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.850} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.939} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 476
PATH 477
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.850} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.939} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 477
PATH 478
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 478
PATH 479
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.946} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.011} {0.000} {0.061} {49.479} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 479
PATH 480
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.946} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.011} {0.000} {0.063} {50.549} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 480
PATH 481
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 481
PATH 482
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.320}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.855} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.948} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.320} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 482
PATH 483
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 483
PATH 484
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 484
PATH 485
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.850} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 485
PATH 486
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.799} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.947} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.010} {0.000} {0.061} {49.199} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 486
PATH 487
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.946} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.011} {0.000} {0.063} {50.549} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 487
PATH 488
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.782} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.946} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.011} {0.000} {0.063} {50.549} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 488
PATH 489
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 489
PATH 490
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.799} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.947} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.010} {0.000} {0.061} {49.199} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 490
PATH 491
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.947} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.010} {0.000} {0.061} {49.479} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 491
PATH 492
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.946} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.011} {0.000} {0.063} {50.549} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 492
PATH 493
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.946} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.011} {0.000} {0.063} {50.549} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 493
PATH 494
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.947} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.010} {0.000} {0.061} {49.479} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 494
PATH 495
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 495
PATH 496
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 496
PATH 497
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.856} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.949} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.009} {0.000} {0.060} {48.564} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 497
PATH 498
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 498
PATH 499
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 499
PATH 500
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.017} {0.000} {0.066} {51.625} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 500
PATH 501
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.799} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.854} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.947} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.010} {0.000} {0.061} {49.199} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 501
PATH 502
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.854} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.947} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.010} {0.000} {0.063} {50.549} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 502
PATH 503
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.856} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.949} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.008} {0.000} {0.060} {48.564} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 503
PATH 504
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.638}
  END_SLK_CLC
  SLK 0.638
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.638} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.855} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.947} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.010} {0.000} {0.061} {49.479} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.638} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.638} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.638} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.638} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 504
PATH 505
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.800} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.851} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.851} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.940} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.016} {0.000} {0.066} {51.625} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 505
PATH 506
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.947} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.010} {0.000} {0.061} {49.199} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 506
PATH 507
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.947} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.010} {0.000} {0.061} {49.199} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 507
PATH 508
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.947} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.010} {0.000} {0.061} {49.199} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 508
PATH 509
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.319}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.856} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.949} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.008} {0.000} {0.060} {48.564} {0.319} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 509
PATH 510
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.855} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.947} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.010} {0.000} {0.061} {49.479} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 510
PATH 511
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.855} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.947} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.010} {0.000} {0.063} {50.549} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 511
PATH 512
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.855} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.947} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.010} {0.000} {0.063} {50.549} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 512
PATH 513
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 513
PATH 514
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 514
PATH 515
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.948} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.009} {0.000} {0.061} {49.199} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 515
PATH 516
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.948} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.009} {0.000} {0.061} {49.199} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 516
PATH 517
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.948} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.009} {0.000} {0.061} {49.199} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 517
PATH 518
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.783} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.855} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.947} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.010} {0.000} {0.063} {50.549} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 518
PATH 519
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 519
PATH 520
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 520
PATH 521
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 521
PATH 522
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 522
PATH 523
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.800} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.855} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.948} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.009} {0.000} {0.061} {49.199} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 523
PATH 524
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.857} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.950} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.008} {0.000} {0.060} {48.564} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 524
PATH 525
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 525
PATH 526
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.855} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.948} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.009} {0.000} {0.061} {49.479} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 526
PATH 527
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.853} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.944} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.013} {0.000} {0.063} {50.256} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 527
PATH 528
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.857} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.950} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 528
PATH 529
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.948} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.009} {0.000} {0.061} {49.479} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 529
PATH 530
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.639}
  END_SLK_CLC
  SLK 0.639
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.639} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.801} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.852} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.941} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.016} {0.000} {0.066} {51.625} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.639} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.639} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.639} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.639} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 530
PATH 531
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.801} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.856} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.948} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.009} {0.000} {0.061} {49.199} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 531
PATH 532
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.852} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.941} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.015} {0.000} {0.066} {51.625} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 532
PATH 533
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.318}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.857} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.950} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.318} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 533
PATH 534
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.852} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.941} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.015} {0.000} {0.066} {51.625} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 534
PATH 535
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 535
PATH 536
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 536
PATH 537
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 537
PATH 538
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.949} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.009} {0.000} {0.061} {49.479} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 538
PATH 539
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 539
PATH 540
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 540
PATH 541
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.950} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 541
PATH 542
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.950} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 542
PATH 543
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.949} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.008} {0.000} {0.061} {49.479} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 543
PATH 544
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.784} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.949} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.008} {0.000} {0.061} {49.479} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 544
PATH 545
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.853} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.942} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.015} {0.000} {0.066} {51.625} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 545
PATH 546
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 546
PATH 547
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.951} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 547
PATH 548
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.951} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 548
PATH 549
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.951} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 549
PATH 550
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.951} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 550
PATH 551
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.949} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.008} {0.000} {0.061} {49.479} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 551
PATH 552
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.949} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.008} {0.000} {0.061} {49.479} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 552
PATH 553
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 553
PATH 554
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.801} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.856} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.949} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.008} {0.000} {0.061} {49.199} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 554
PATH 555
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.951} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.007} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 555
PATH 556
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.856} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.949} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.008} {0.000} {0.061} {49.479} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 556
PATH 557
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.799} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 557
PATH 558
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.799} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 558
PATH 559
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.799} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 559
PATH 560
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.802} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.854} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.945} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.012} {0.000} {0.063} {50.256} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 560
PATH 561
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 561
PATH 562
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 562
PATH 563
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.858} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.951} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.006} {0.000} {0.060} {48.564} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 563
PATH 564
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 564
PATH 565
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 565
PATH 566
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 566
PATH 567
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 567
PATH 568
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.802} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.857} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.949} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.008} {0.000} {0.061} {49.199} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 568
PATH 569
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 569
PATH 570
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.640}
  END_SLK_CLC
  SLK 0.640
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.640} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.640} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.640} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.640} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.640} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 570
PATH 571
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.802} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.857} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.949} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.008} {0.000} {0.061} {49.199} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 571
PATH 572
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 572
PATH 573
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 573
PATH 574
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.857} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.948} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 574
PATH 575
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.853} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.942} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.014} {0.000} {0.066} {51.625} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 575
PATH 576
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.802} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.857} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.950} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.008} {0.000} {0.061} {49.199} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 576
PATH 577
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.317}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.802} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.857} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.950} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.008} {0.000} {0.061} {49.199} {0.317} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 577
PATH 578
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.785} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.855} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.946} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.011} {0.000} {0.063} {50.256} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 578
PATH 579
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.012} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 579
PATH 580
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 580
PATH 581
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 581
PATH 582
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 582
PATH 583
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.855} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.946} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.011} {0.000} {0.063} {50.256} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 583
PATH 584
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 584
PATH 585
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.800} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.858} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.949} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.009} {0.000} {0.059} {47.499} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 585
PATH 586
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 586
PATH 587
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.841} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 587
PATH 588
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.854} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.943} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.014} {0.000} {0.066} {51.625} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 588
PATH 589
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.801} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.858} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.949} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.008} {0.000} {0.059} {47.499} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 589
PATH 590
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 590
PATH 591
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 591
PATH 592
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.854} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.943} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.014} {0.000} {0.066} {51.625} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 592
PATH 593
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.854} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.943} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.014} {0.000} {0.066} {51.625} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 593
PATH 594
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.855} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.946} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.011} {0.000} {0.063} {50.256} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 594
PATH 595
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.803} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.855} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.946} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.011} {0.000} {0.063} {50.256} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 595
PATH 596
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.801} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.858} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.949} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.008} {0.000} {0.059} {47.499} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 596
PATH 597
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.801} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.858} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.949} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.008} {0.000} {0.059} {47.499} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 597
PATH 598
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.641}
  END_SLK_CLC
  SLK 0.641
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.641} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.818} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.310} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.641} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.641} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.641} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.641} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 598
PATH 599
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.819} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.876} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.940} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.309} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 599
PATH 600
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.819} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.877} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.941} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.309} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 600
PATH 601
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.819} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.877} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.941} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.309} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 601
PATH 602
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.819} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.877} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.941} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.011} {0.000} {0.030} {45.594} {0.309} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 602
PATH 603
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.804} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.856} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.947} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.010} {0.000} {0.063} {50.256} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 603
PATH 604
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.316}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.786} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.801} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.859} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.950} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.008} {0.000} {0.059} {47.499} {0.316} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 604
PATH 605
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.801} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.859} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.950} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.008} {0.000} {0.059} {47.499} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 605
PATH 606
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.801} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.859} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.950} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.008} {0.000} {0.059} {47.499} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 606
PATH 607
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.804} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.856} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.947} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.010} {0.000} {0.063} {50.256} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 607
PATH 608
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.819} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.842} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.877} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.941} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.010} {0.000} {0.030} {45.594} {0.309} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 608
PATH 609
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.802} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.859} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.950} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.007} {0.000} {0.059} {47.499} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 609
PATH 610
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.804} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.856} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.947} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.009} {0.000} {0.063} {50.256} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 610
PATH 611
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.802} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.859} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.950} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.007} {0.000} {0.059} {47.499} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 611
PATH 612
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.315}
    {=} {Slack Time} {0.642}
  END_SLK_CLC
  SLK 0.642
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.642} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.802} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.859} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.950} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.007} {0.000} {0.059} {47.499} {0.315} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.642} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.642} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.642} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.642} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 612
PATH 613
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.819} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.843} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.877} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.941} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.010} {0.000} {0.030} {45.594} {0.309} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 613
PATH 614
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.843} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.878} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.942} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.010} {0.000} {0.030} {45.594} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 614
PATH 615
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.843} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.878} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.942} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.010} {0.000} {0.030} {45.594} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 615
PATH 616
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.805} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.857} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.948} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.009} {0.000} {0.063} {50.256} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 616
PATH 617
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.805} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.861} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.953} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.004} {0.000} {0.060} {48.564} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 617
PATH 618
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.805} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.861} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.953} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.004} {0.000} {0.060} {48.564} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 618
PATH 619
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.787} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.805} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.861} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.953} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.004} {0.000} {0.060} {48.564} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 619
PATH 620
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.843} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.878} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.942} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.009} {0.000} {0.030} {45.594} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 620
PATH 621
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.803} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.854} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.943} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.014} {0.000} {0.062} {49.124} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 621
PATH 622
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.805} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.861} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.954} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.004} {0.000} {0.060} {48.564} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 622
PATH 623
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][13]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.020} {0.000} {0.081} {65.566} {0.197} {0.840} {} {} {} 
    INST {U3598} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.231} {0.874} {} {1} {(45.85, 37.77) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.026} {1.982} {0.231} {0.874} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.294} {0.937} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.014} {0.000} {0.031} {46.630} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 623
PATH 624
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.843} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.878} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.942} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.009} {0.000} {0.030} {45.594} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 624
PATH 625
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.803} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.854} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.944} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.014} {0.000} {0.062} {49.124} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 625
PATH 626
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.803} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.854} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.944} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.014} {0.000} {0.062} {49.124} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 626
PATH 627
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.805} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.861} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.954} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.004} {0.000} {0.060} {48.564} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 627
PATH 628
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.843} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.878} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.942} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.009} {0.000} {0.030} {45.594} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 628
PATH 629
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.803} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.854} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.944} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.013} {0.000} {0.062} {49.124} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 629
PATH 630
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][13]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.820} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.020} {0.000} {0.081} {65.566} {0.197} {0.840} {} {} {} 
    INST {U3598} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.231} {0.874} {} {1} {(45.85, 37.77) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.026} {1.982} {0.231} {0.874} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.294} {0.937} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.013} {0.000} {0.031} {46.630} {0.308} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 630
PATH 631
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.314}
    {=} {Slack Time} {0.643}
  END_SLK_CLC
  SLK 0.643
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.643} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.803} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.855} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.944} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.013} {0.000} {0.062} {49.124} {0.314} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.643} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.643} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.643} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.643} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 631
PATH 632
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.803} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.855} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.944} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.013} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 632
PATH 633
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.806} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.862} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.954} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.003} {0.000} {0.060} {48.564} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 633
PATH 634
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.788} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.806} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.862} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.954} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.003} {0.000} {0.060} {48.564} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 634
PATH 635
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.806} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.860} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.952} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.005} {0.000} {0.063} {50.549} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 635
PATH 636
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.855} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.944} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.013} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 636
PATH 637
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.821} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.844} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.879} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.943} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.008} {0.000} {0.030} {45.594} {0.307} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 637
PATH 638
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][13]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.821} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.020} {0.000} {0.081} {65.566} {0.197} {0.841} {} {} {} 
    INST {U3598} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.231} {0.875} {} {1} {(45.85, 37.77) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.026} {1.982} {0.231} {0.875} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.294} {0.938} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.031} {46.630} {0.307} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 638
PATH 639
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.855} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 639
PATH 640
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.855} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 640
PATH 641
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.855} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 641
PATH 642
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.806} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.860} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.953} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.004} {0.000} {0.063} {50.549} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 642
PATH 643
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][13]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.821} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.020} {0.000} {0.081} {65.566} {0.197} {0.842} {} {} {} 
    INST {U3598} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.231} {0.875} {} {1} {(45.85, 37.77) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.026} {1.982} {0.231} {0.876} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.294} {0.938} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.031} {46.630} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 643
PATH 644
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 644
PATH 645
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 645
PATH 646
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 646
PATH 647
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.804} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 647
PATH 648
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.644}
  END_SLK_CLC
  SLK 0.644
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.644} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.821} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.845} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.879} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.943} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.008} {0.000} {0.030} {45.594} {0.307} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.644} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.644} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.644} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.644} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 648
PATH 649
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.953} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.004} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 649
PATH 650
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.953} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.004} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 650
PATH 651
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][29]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][29]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.313}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3615} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.218} {0.862} {} {1} {(25.46, 11.62) (25.59, 11.89)} 
    NET {} {} {} {} {} {wr_data[29]} {} {0.000} {0.000} {0.030} {2.886} {0.218} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U52} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.059} {} {0.311} {0.955} {} {32} {(36.92, 12.56) (37.29, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4443} {} {0.002} {0.000} {0.060} {48.564} {0.313} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 651
PATH 652
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.953} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.004} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 652
PATH 653
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.953} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.004} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 653
PATH 654
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.953} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.004} {0.000} {0.063} {50.549} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 654
PATH 655
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.953} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.004} {0.000} {0.063} {50.549} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 655
PATH 656
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.805} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 656
PATH 657
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.805} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.945} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.012} {0.000} {0.062} {49.124} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 657
PATH 658
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.845} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.880} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.944} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.007} {0.000} {0.030} {45.594} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 658
PATH 659
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.954} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.003} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 659
PATH 660
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.954} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.003} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 660
PATH 661
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.954} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.003} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 661
PATH 662
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][31]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][31]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.789} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3618} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(27.16, 11.62) (27.30, 11.89)} 
    NET {} {} {} {} {} {wr_data[31]} {} {0.000} {0.000} {0.029} {2.659} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U59} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.061} {} {0.309} {0.954} {} {32} {(35.97, 12.56) (36.34, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4441} {} {0.003} {0.000} {0.061} {49.479} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 662
PATH 663
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.941} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 663
PATH 664
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.941} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 664
PATH 665
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.941} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 665
PATH 666
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.842} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 666
PATH 667
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.842} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 667
PATH 668
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.842} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 668
PATH 669
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.842} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 669
PATH 670
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 670
PATH 671
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 671
PATH 672
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.954} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.003} {0.000} {0.063} {50.549} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 672
PATH 673
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.954} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.003} {0.000} {0.063} {50.549} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 673
PATH 674
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 674
PATH 675
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.861} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 675
PATH 676
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.861} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 676
PATH 677
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 677
PATH 678
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.954} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.003} {0.000} {0.063} {50.549} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 678
PATH 679
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][28]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][28]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.018} {0.000} {0.050} {61.404} {0.162} {0.807} {} {} {} 
    INST {U3614} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.054} {0.000} {0.029} {} {0.216} {0.861} {} {1} {(29.84, 11.62) (29.70, 11.89)} 
    NET {} {} {} {} {} {wr_data[28]} {} {0.000} {0.000} {0.029} {2.627} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U44} {A2} {^} {ZN} {^} {} {AND2_X2} {0.092} {0.000} {0.063} {} {0.308} {0.954} {} {32} {(37.87, 11.52) (38.23, 11.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4444} {} {0.003} {0.000} {0.063} {50.549} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 679
PATH 680
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 680
PATH 681
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.805} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.856} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.946} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.011} {0.000} {0.062} {49.124} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 681
PATH 682
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.805} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.862} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.953} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.004} {0.000} {0.059} {47.499} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 682
PATH 683
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.861} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 683
PATH 684
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.861} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 684
PATH 685
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.861} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 685
PATH 686
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.861} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 686
PATH 687
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 687
PATH 688
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.010} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 688
PATH 689
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 689
PATH 690
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.806} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.862} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 690
PATH 691
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 691
PATH 692
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 692
PATH 693
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 693
PATH 694
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 694
PATH 695
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.940} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 695
PATH 696
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.805} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.857} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.946} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.011} {0.000} {0.062} {49.124} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 696
PATH 697
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.805} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.862} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.953} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.004} {0.000} {0.059} {47.499} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 697
PATH 698
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.805} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.862} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.953} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.004} {0.000} {0.059} {47.499} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 698
PATH 699
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.805} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.862} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.953} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.004} {0.000} {0.059} {47.499} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 699
PATH 700
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.805} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.862} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.953} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.004} {0.000} {0.059} {47.499} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 700
PATH 701
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.805} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.862} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.953} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.004} {0.000} {0.059} {47.499} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 701
PATH 702
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][25]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][25]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.312}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.645} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.790} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.016} {0.000} {0.050} {61.404} {0.161} {0.807} {} {} {} 
    INST {U3611} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.055} {0.000} {0.030} {} {0.216} {0.862} {} {1} {(44.08, 29.26) (44.21, 28.99)} 
    NET {} {} {} {} {} {wr_data[25]} {} {0.000} {0.000} {0.030} {2.836} {0.216} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U34} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.060} {} {0.309} {0.954} {} {32} {(50.22, 36.72) (50.59, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4447} {} {0.003} {0.000} {0.061} {49.199} {0.312} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.645} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.645} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 702
PATH 703
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 703
PATH 704
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.843} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 704
PATH 705
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 705
PATH 706
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 706
PATH 707
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.822} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.877} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.011} {0.000} {0.030} {44.858} {0.306} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 707
PATH 708
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.844} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 708
PATH 709
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.844} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.942} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 709
PATH 710
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.843} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.010} {0.000} {0.030} {44.858} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 710
PATH 711
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.311}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.808} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.860} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.951} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.006} {0.000} {0.063} {50.256} {0.311} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 711
PATH 712
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.844} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.010} {0.000} {0.030} {44.858} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 712
PATH 713
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.844} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.943} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 713
PATH 714
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.844} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.943} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 714
PATH 715
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.844} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.010} {0.000} {0.030} {44.858} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 715
PATH 716
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.311}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.806} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.857} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.947} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.010} {0.000} {0.062} {49.124} {0.311} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 716
PATH 717
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.311}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.808} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.860} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.951} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.006} {0.000} {0.063} {50.256} {0.311} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 717
PATH 718
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.844} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.010} {0.000} {0.030} {44.858} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 718
PATH 719
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.844} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.941} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.010} {0.000} {0.030} {44.858} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 719
PATH 720
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.845} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 720
PATH 721
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.845} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 721
PATH 722
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.845} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 722
PATH 723
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.845} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 723
PATH 724
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.845} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 724
PATH 725
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.311}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.808} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.860} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.951} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.005} {0.000} {0.063} {50.256} {0.311} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 725
PATH 726
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.311}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.808} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.860} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.951} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.005} {0.000} {0.063} {50.256} {0.311} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 726
PATH 727
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.844} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.943} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.009} {0.000} {0.030} {45.308} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 727
PATH 728
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 728
PATH 729
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 729
PATH 730
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 730
PATH 731
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 731
PATH 732
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 732
PATH 733
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 733
PATH 734
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 734
PATH 735
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.646}
  END_SLK_CLC
  SLK 0.646
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.646} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.646} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.646} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.646} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.646} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 735
PATH 736
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.844} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.878} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.943} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.008} {0.000} {0.030} {45.308} {0.305} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 736
PATH 737
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.823} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 737
PATH 738
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.808} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.859} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.948} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.008} {0.000} {0.066} {51.625} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 738
PATH 739
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 739
PATH 740
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.879} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 740
PATH 741
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.799} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.943} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.014} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 741
PATH 742
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.799} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.943} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.014} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 742
PATH 743
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.880} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.007} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 743
PATH 744
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.807} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.858} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.947} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.010} {0.000} {0.062} {49.124} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 744
PATH 745
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.861} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.952} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.005} {0.000} {0.063} {50.256} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 745
PATH 746
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.861} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.952} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.005} {0.000} {0.063} {50.256} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 746
PATH 747
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.861} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.952} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.005} {0.000} {0.063} {50.256} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 747
PATH 748
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.799} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.943} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.014} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 748
PATH 749
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.799} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.943} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.014} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 749
PATH 750
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][27]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][27]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3613} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.214} {0.861} {} {1} {(33.62, 12.46) (33.76, 12.19)} 
    NET {} {} {} {} {} {wr_data[27]} {} {0.000} {0.000} {0.027} {2.219} {0.214} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U41} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.062} {} {0.305} {0.952} {} {32} {(38.25, 12.56) (38.62, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4445} {} {0.005} {0.000} {0.063} {50.256} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 750
PATH 751
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.311}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.806} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.864} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.955} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.003} {0.000} {0.059} {47.499} {0.311} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 751
PATH 752
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.859} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.949} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.008} {0.000} {0.066} {51.625} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 752
PATH 753
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.791} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.799} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.943} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.014} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 753
PATH 754
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.845} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.943} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.008} {0.000} {0.030} {45.308} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 754
PATH 755
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.844} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.942} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.009} {0.000} {0.030} {44.858} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 755
PATH 756
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.846} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.880} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.945} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.006} {0.000} {0.029} {44.495} {0.305} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 756
PATH 757
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.943} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.014} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 757
PATH 758
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.845} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.944} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.008} {0.000} {0.030} {45.308} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 758
PATH 759
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 759
PATH 760
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 760
PATH 761
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.860} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.949} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.008} {0.000} {0.066} {51.625} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 761
PATH 762
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.011} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 762
PATH 763
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.011} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 763
PATH 764
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.011} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 764
PATH 765
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.011} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 765
PATH 766
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.845} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.942} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.009} {0.000} {0.030} {44.858} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 766
PATH 767
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.845} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.942} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.009} {0.000} {0.030} {44.858} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 767
PATH 768
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.011} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 768
PATH 769
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.845} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.944} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.007} {0.000} {0.030} {45.308} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 769
PATH 770
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.847} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.880} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.946} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.006} {0.000} {0.029} {44.495} {0.304} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 770
PATH 771
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.845} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.942} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.009} {0.000} {0.030} {44.858} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 771
PATH 772
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.845} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.942} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.009} {0.000} {0.030} {44.858} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 772
PATH 773
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 773
PATH 774
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.852} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 774
PATH 775
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.647}
  END_SLK_CLC
  SLK 0.647
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.647} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.011} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.647} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.647} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.647} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.647} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 775
PATH 776
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.824} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.847} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.880} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.946} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.006} {0.000} {0.029} {44.495} {0.304} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 776
PATH 777
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.809} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.860} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.949} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.007} {0.000} {0.066} {51.625} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 777
PATH 778
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][21]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][21]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.159} {0.807} {} {} {} 
    INST {U3607} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.057} {0.000} {0.032} {} {0.217} {0.864} {} {1} {(47.12, 43.26) (47.25, 42.99)} 
    NET {} {} {} {} {} {wr_data[21]} {} {0.000} {0.000} {0.032} {3.269} {0.217} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U32} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.058} {} {0.308} {0.955} {} {32} {(51.17, 56.31) (51.54, 56.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4451} {} {0.002} {0.000} {0.058} {47.499} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 778
PATH 779
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 779
PATH 780
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.846} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.879} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.944} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.007} {0.000} {0.030} {45.308} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 780
PATH 781
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.853} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 781
PATH 782
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.853} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 782
PATH 783
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.310}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.805} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.209} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.310} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 783
PATH 784
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.846} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.880} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.944} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.007} {0.000} {0.030} {45.308} {0.304} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 784
PATH 785
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.847} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.881} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.946} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.005} {0.000} {0.029} {44.495} {0.304} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 785
PATH 786
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.847} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.881} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.946} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.005} {0.000} {0.029} {44.495} {0.304} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 786
PATH 787
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.848} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.883} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.947} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.005} {0.000} {0.030} {45.594} {0.303} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 787
PATH 788
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.800} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.853} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.013} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 788
PATH 789
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.792} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.806} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 789
PATH 790
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.801} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.853} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.944} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.012} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 790
PATH 791
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.799} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.852} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.941} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.016} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 791
PATH 792
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.799} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.852} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.941} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.016} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 792
PATH 793
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.799} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.852} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.941} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.016} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 793
PATH 794
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.799} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.852} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.852} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.941} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.016} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 794
PATH 795
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.846} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.880} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.944} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.007} {0.000} {0.030} {45.308} {0.303} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 795
PATH 796
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.846} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.880} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.944} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.007} {0.000} {0.030} {45.308} {0.303} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 796
PATH 797
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.810} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.861} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.950} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.007} {0.000} {0.066} {51.625} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 797
PATH 798
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.806} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.857} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.947} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 798
PATH 799
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.799} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.852} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.941} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 799
PATH 800
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 800
PATH 801
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 801
PATH 802
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 802
PATH 803
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 803
PATH 804
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.848} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.883} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.947} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.004} {0.000} {0.030} {45.594} {0.303} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 804
PATH 805
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.801} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.853} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.945} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.012} {0.000} {0.063} {50.495} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 805
PATH 806
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.806} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 806
PATH 807
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.806} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 807
PATH 808
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.806} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.010} {0.000} {0.059} {47.689} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 808
PATH 809
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 809
PATH 810
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.849} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.883} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.947} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.004} {0.000} {0.030} {45.594} {0.303} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 810
PATH 811
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.801} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.853} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.945} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.012} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 811
PATH 812
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.309}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.806} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.209} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.009} {0.000} {0.059} {47.689} {0.309} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 812
PATH 813
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.648}
  END_SLK_CLC
  SLK 0.648
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.648} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.648} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.648} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.648} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.648} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 813
PATH 814
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.825} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.848} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.881} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.947} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.005} {0.000} {0.029} {44.495} {0.303} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 814
PATH 815
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.015} {0.000} {0.063} {49.782} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 815
PATH 816
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.826} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.849} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.884} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.948} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.004} {0.000} {0.030} {45.594} {0.303} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 816
PATH 817
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.811} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.861} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.950} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.006} {0.000} {0.066} {51.625} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 817
PATH 818
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.807} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.009} {0.000} {0.059} {47.689} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 818
PATH 819
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.793} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.807} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.009} {0.000} {0.059} {47.689} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 819
PATH 820
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.854} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.945} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.012} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 820
PATH 821
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.807} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.858} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.948} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.009} {0.000} {0.059} {47.689} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 821
PATH 822
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.800} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.853} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.942} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.014} {0.000} {0.063} {49.782} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 822
PATH 823
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.826} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.848} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.882} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.947} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.004} {0.000} {0.029} {44.495} {0.303} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 823
PATH 824
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.854} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.011} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 824
PATH 825
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.854} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.011} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 825
PATH 826
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.854} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.011} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 826
PATH 827
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.801} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.854} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.943} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.014} {0.000} {0.063} {49.782} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 827
PATH 828
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.826} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.848} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.882} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.004} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 828
PATH 829
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.854} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.011} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 829
PATH 830
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.854} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.011} {0.000} {0.063} {50.495} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 830
PATH 831
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.807} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.859} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.949} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.009} {0.000} {0.059} {47.689} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 831
PATH 832
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.649}
  END_SLK_CLC
  SLK 0.649
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.649} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.807} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.859} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.949} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.009} {0.000} {0.059} {47.689} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.649} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.649} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.649} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.649} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 832
PATH 833
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.811} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.862} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.951} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.005} {0.000} {0.066} {51.625} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 833
PATH 834
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.850} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.884} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.948} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.003} {0.000} {0.029} {45.594} {0.302} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 834
PATH 835
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.801} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.854} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.943} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.014} {0.000} {0.063} {49.782} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 835
PATH 836
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 836
PATH 837
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 837
PATH 838
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 838
PATH 839
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.802} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.855} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.011} {0.000} {0.063} {50.495} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 839
PATH 840
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.308}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.794} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.808} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.859} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.949} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.008} {0.000} {0.059} {47.689} {0.308} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 840
PATH 841
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 841
PATH 842
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.004} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 842
PATH 843
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.850} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.885} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.949} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.003} {0.000} {0.029} {45.594} {0.301} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 843
PATH 844
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.850} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.885} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.949} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.003} {0.000} {0.029} {45.594} {0.301} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 844
PATH 845
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][30]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][30]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.023} {0.000} {0.081} {65.566} {0.200} {0.850} {} {} {} 
    INST {U3617} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.235} {0.885} {} {1} {(26.73, 12.56) (26.35, 12.19)} 
    NET {} {} {} {} {} {wr_data[30]} {} {0.000} {0.000} {0.026} {2.170} {0.235} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U54} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.299} {0.949} {} {32} {(31.22, 12.56) (31.59, 12.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4442} {} {0.003} {0.000} {0.029} {45.594} {0.301} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 845
PATH 846
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 846
PATH 847
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 847
PATH 848
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 848
PATH 849
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 849
PATH 850
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][24]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][24]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.017} {0.000} {0.050} {61.404} {0.162} {0.812} {} {} {} 
    INST {U3610} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.213} {0.863} {} {1} {(35.15, 12.46) (35.28, 12.19)} 
    NET {} {} {} {} {} {wr_data[24]} {} {0.000} {0.000} {0.027} {2.022} {0.213} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U29} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.065} {} {0.302} {0.952} {} {32} {(37.11, 14.31) (37.48, 14.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4448} {} {0.005} {0.000} {0.066} {51.625} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 850
PATH 851
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.003} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 851
PATH 852
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.003} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 852
PATH 853
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.003} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 853
PATH 854
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.003} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 854
PATH 855
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.801} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.854} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.943} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.014} {0.000} {0.063} {49.782} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 855
PATH 856
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 856
PATH 857
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.803} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.855} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.946} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.010} {0.000} {0.063} {50.495} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 857
PATH 858
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 858
PATH 859
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.845} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 859
PATH 860
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.948} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.003} {0.000} {0.029} {44.495} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 860
PATH 861
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 861
PATH 862
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 862
PATH 863
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 863
PATH 864
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 864
PATH 865
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.808} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.860} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.949} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.008} {0.000} {0.059} {47.689} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 865
PATH 866
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 866
PATH 867
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.302} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 867
PATH 868
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][20]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][20]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.022} {0.000} {0.081} {65.566} {0.199} {0.849} {} {} {} 
    INST {U3606} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.233} {0.883} {} {1} {(42.31, 19.91) (41.93, 20.29)} 
    NET {} {} {} {} {} {wr_data[20]} {} {0.000} {0.000} {0.026} {1.922} {0.233} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U33} {A2} {v} {ZN} {v} {} {AND2_X2} {0.065} {0.000} {0.028} {} {0.298} {0.949} {} {32} {(43.95, 20.96) (44.31, 20.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4452} {} {0.003} {0.000} {0.029} {44.495} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 868
PATH 869
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 869
PATH 870
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 870
PATH 871
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.010} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 871
PATH 872
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.808} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.860} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.950} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.008} {0.000} {0.059} {47.689} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 872
PATH 873
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.858} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.946} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 873
PATH 874
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.858} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.946} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 874
PATH 875
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 875
PATH 876
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 876
PATH 877
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 877
PATH 878
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.650}
  END_SLK_CLC
  SLK 0.650
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.650} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.808} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.860} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.950} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.007} {0.000} {0.059} {47.689} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.650} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.650} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.650} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.650} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 878
PATH 879
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.008} {0.000} {0.028} {42.560} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 879
PATH 880
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.858} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.946} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 880
PATH 881
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.858} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.946} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 881
PATH 882
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.827} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 882
PATH 883
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.848} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.882} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.946} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.006} {0.000} {0.029} {44.858} {0.301} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 883
PATH 884
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.848} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.882} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.946} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.006} {0.000} {0.029} {44.858} {0.301} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 884
PATH 885
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.880} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.944} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.007} {0.000} {0.028} {42.560} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 885
PATH 886
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.858} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.946} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 886
PATH 887
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.946} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 887
PATH 888
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 888
PATH 889
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 889
PATH 890
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.855} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.944} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.013} {0.000} {0.063} {49.782} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 890
PATH 891
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.307}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.307} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 891
PATH 892
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 892
PATH 893
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 893
PATH 894
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 894
PATH 895
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 895
PATH 896
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 896
PATH 897
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.846} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.942} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 897
PATH 898
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.795} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.809} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.860} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.950} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.007} {0.000} {0.059} {47.689} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 898
PATH 899
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.881} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.945} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.007} {0.000} {0.028} {42.560} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 899
PATH 900
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.881} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.945} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.007} {0.000} {0.028} {42.560} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 900
PATH 901
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.881} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.945} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.007} {0.000} {0.028} {42.560} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 901
PATH 902
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 902
PATH 903
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.807} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 903
PATH 904
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 904
PATH 905
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.849} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.947} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.004} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 905
PATH 906
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.847} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.943} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 906
PATH 907
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.847} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.879} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.943} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 907
PATH 908
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.849} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.946} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.005} {0.000} {0.029} {44.858} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 908
PATH 909
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.846} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.881} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.945} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.007} {0.000} {0.028} {42.560} {0.301} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 909
PATH 910
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.811} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.862} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.952} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.005} {0.000} {0.062} {49.124} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 910
PATH 911
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.011} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 911
PATH 912
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.847} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.880} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.943} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 912
PATH 913
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.847} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.880} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.943} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 913
PATH 914
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.803} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.856} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.945} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.012} {0.000} {0.063} {49.782} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 914
PATH 915
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.849} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.946} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.005} {0.000} {0.029} {44.858} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 915
PATH 916
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.811} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.862} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.952} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.005} {0.000} {0.062} {49.124} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 916
PATH 917
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.010} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 917
PATH 918
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.010} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 918
PATH 919
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.010} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 919
PATH 920
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.847} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.880} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.943} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.009} {0.000} {0.029} {43.668} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 920
PATH 921
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.859} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.010} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 921
PATH 922
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 922
PATH 923
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.651}
  END_SLK_CLC
  SLK 0.651
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.651} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.651} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.651} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.651} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.651} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 923
PATH 924
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.849} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.947} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.005} {0.000} {0.029} {44.858} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 924
PATH 925
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.849} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.883} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.947} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.005} {0.000} {0.029} {44.858} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 925
PATH 926
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.828} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.847} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.881} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.945} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.007} {0.000} {0.028} {42.560} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 926
PATH 927
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 927
PATH 928
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 928
PATH 929
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.803} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.856} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.945} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.012} {0.000} {0.063} {49.782} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 929
PATH 930
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 930
PATH 931
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 931
PATH 932
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 932
PATH 933
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 933
PATH 934
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][23]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][23]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.198} {0.850} {} {} {} 
    INST {U3609} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.884} {} {1} {(45.92, 33.91) (45.54, 34.29)} 
    NET {} {} {} {} {} {wr_data[23]} {} {0.000} {0.000} {0.026} {1.984} {0.232} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U30} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.029} {} {0.296} {0.948} {} {32} {(46.99, 37.77) (47.36, 37.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4449} {} {0.003} {0.000} {0.029} {45.308} {0.300} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 934
PATH 935
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.306}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.860} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.947} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.010} {0.000} {0.058} {46.753} {0.306} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 935
PATH 936
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 936
PATH 937
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.853} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 937
PATH 938
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.847} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.882} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.946} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.006} {0.000} {0.028} {42.560} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 938
PATH 939
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.796} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.802} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.853} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.943} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.014} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 939
PATH 940
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 940
PATH 941
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 941
PATH 942
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 942
PATH 943
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 943
PATH 944
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.847} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.882} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.946} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.006} {0.000} {0.028} {42.560} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 944
PATH 945
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.812} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.863} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.952} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.005} {0.000} {0.062} {49.124} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 945
PATH 946
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.808} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.860} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.948} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.010} {0.000} {0.058} {46.753} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 946
PATH 947
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 947
PATH 948
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 948
PATH 949
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.848} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.880} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.880} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.944} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.008} {0.000} {0.029} {43.668} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 949
PATH 950
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.803} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.854} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.944} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.013} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 950
PATH 951
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.849} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.884} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.947} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.004} {0.000} {0.029} {44.858} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 951
PATH 952
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.804} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.857} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.946} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.011} {0.000} {0.063} {49.782} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 952
PATH 953
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 953
PATH 954
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.812} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.863} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.301} {0.953} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.004} {0.000} {0.062} {49.124} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 954
PATH 955
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.809} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.860} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.948} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.009} {0.000} {0.058} {46.753} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 955
PATH 956
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.803} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.854} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.944} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.013} {0.000} {0.062} {49.564} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 956
PATH 957
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.843} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 957
PATH 958
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.848} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.882} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.946} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.006} {0.000} {0.028} {42.560} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 958
PATH 959
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.848} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.882} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.946} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.006} {0.000} {0.028} {42.560} {0.300} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 959
PATH 960
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.848} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.881} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.944} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.008} {0.000} {0.029} {43.668} {0.299} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 960
PATH 961
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.804} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.857} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.946} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.011} {0.000} {0.063} {49.782} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 961
PATH 962
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 962
PATH 963
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 963
PATH 964
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.877} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.939} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 964
PATH 965
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.652}
  END_SLK_CLC
  SLK 0.652
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.652} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.848} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.881} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.944} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.007} {0.000} {0.029} {43.668} {0.299} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.652} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.652} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.652} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.652} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 965
PATH 966
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.848} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.882} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.882} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.946} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.006} {0.000} {0.028} {42.560} {0.299} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 966
PATH 967
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.809} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.860} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.948} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.009} {0.000} {0.058} {46.753} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 967
PATH 968
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.829} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.877} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 968
PATH 969
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.804} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.857} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.204} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.946} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.011} {0.000} {0.063} {49.782} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 969
PATH 970
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.305}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.809} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.860} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.948} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.009} {0.000} {0.058} {46.753} {0.305} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 970
PATH 971
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 971
PATH 972
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 972
PATH 973
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 973
PATH 974
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 974
PATH 975
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.012} {0.000} {0.030} {44.680} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 975
PATH 976
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.848} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.881} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.881} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.944} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.007} {0.000} {0.029} {43.668} {0.299} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 976
PATH 977
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.011} {0.000} {0.030} {44.680} {0.298} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 977
PATH 978
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.011} {0.000} {0.030} {44.680} {0.298} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 978
PATH 979
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.797} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.803} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.854} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.854} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.944} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.013} {0.000} {0.062} {49.564} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 979
PATH 980
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][22]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][22]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.021} {0.000} {0.081} {65.566} {0.197} {0.850} {} {} {} 
    INST {U3608} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.232} {0.885} {} {1} {(44.90, 36.72) (45.28, 37.09)} 
    NET {} {} {} {} {} {wr_data[22]} {} {0.000} {0.000} {0.026} {2.114} {0.232} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U31} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.029} {} {0.295} {0.948} {} {32} {(50.41, 39.52) (50.77, 39.89)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4450} {} {0.004} {0.000} {0.029} {44.858} {0.299} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 980
PATH 981
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.011} {0.000} {0.030} {44.680} {0.298} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 981
PATH 982
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.804} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.855} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.945} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.012} {0.000} {0.062} {49.564} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 982
PATH 983
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.804} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.857} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.946} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.011} {0.000} {0.063} {49.782} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 983
PATH 984
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.810} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.861} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.949} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.009} {0.000} {0.058} {46.753} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 984
PATH 985
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.830} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.844} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.878} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.878} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.940} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.011} {0.000} {0.030} {44.680} {0.298} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 985
PATH 986
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.813} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.864} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.954} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.003} {0.000} {0.062} {49.124} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 986
PATH 987
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.813} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.865} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.954} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.003} {0.000} {0.062} {49.124} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 987
PATH 988
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.810} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.861} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.949} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.008} {0.000} {0.058} {46.753} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 988
PATH 989
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.805} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.858} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.947} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.010} {0.000} {0.063} {49.782} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 989
PATH 990
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.653}
  END_SLK_CLC
  SLK 0.653
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.653} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.810} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.861} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.949} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.008} {0.000} {0.058} {46.753} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.653} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.653} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.653} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.653} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 990
PATH 991
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.304}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.810} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.861} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.949} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.008} {0.000} {0.058} {46.753} {0.304} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 991
PATH 992
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.804} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.855} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.855} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.945} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.012} {0.000} {0.062} {49.564} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 992
PATH 993
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.849} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.883} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.947} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.005} {0.000} {0.028} {42.560} {0.298} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 993
PATH 994
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.849} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.884} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.948} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.004} {0.000} {0.028} {42.560} {0.298} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 994
PATH 995
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.798} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.810} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.862} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.950} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.008} {0.000} {0.058} {46.753} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 995
PATH 996
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.812} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.863} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.953} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.004} {0.000} {0.059} {47.689} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 996
PATH 997
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.849} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.884} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.948} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.004} {0.000} {0.028} {42.560} {0.298} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 997
PATH 998
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.807} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.859} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.950} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.007} {0.000} {0.063} {50.495} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 998
PATH 999
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.806} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 999
PATH 1000
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.806} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1000
PATH 1001
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.845} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.879} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.941} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.010} {0.000} {0.030} {44.680} {0.297} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1001
PATH 1002
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.845} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.879} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.941} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.010} {0.000} {0.030} {44.680} {0.297} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1002
PATH 1003
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.845} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.879} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.879} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.941} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.010} {0.000} {0.030} {44.680} {0.297} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1003
PATH 1004
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.806} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1004
PATH 1005
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.806} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1005
PATH 1006
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.806} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1006
PATH 1007
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.814} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.865} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.955} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.002} {0.000} {0.061} {49.124} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1007
PATH 1008
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.805} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.856} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.946} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.011} {0.000} {0.062} {49.564} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1008
PATH 1009
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.806} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1009
PATH 1010
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1010
PATH 1011
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1011
PATH 1012
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.807} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.859} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.951} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.006} {0.000} {0.063} {50.495} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1012
PATH 1013
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.812} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.864} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.954} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.004} {0.000} {0.059} {47.689} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1013
PATH 1014
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.812} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.864} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.954} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.004} {0.000} {0.059} {47.689} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1014
PATH 1015
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.812} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.864} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.954} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.004} {0.000} {0.059} {47.689} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1015
PATH 1016
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.654}
  END_SLK_CLC
  SLK 0.654
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.654} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.856} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.654} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.654} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.654} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.654} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1016
PATH 1017
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1017
PATH 1018
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1018
PATH 1019
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1019
PATH 1020
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.831} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.850} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.884} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.948} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.004} {0.000} {0.028} {42.560} {0.297} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1020
PATH 1021
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.807} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.860} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.951} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.006} {0.000} {0.063} {50.495} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1021
PATH 1022
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1022
PATH 1023
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1023
PATH 1024
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.805} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.856} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.856} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.946} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.011} {0.000} {0.062} {49.564} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1024
PATH 1025
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1025
PATH 1026
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1026
PATH 1027
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1027
PATH 1028
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1028
PATH 1029
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.813} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.864} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.954} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.003} {0.000} {0.059} {47.689} {0.303} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1029
PATH 1030
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.943} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1030
PATH 1031
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1031
PATH 1032
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1032
PATH 1033
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1033
PATH 1034
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1034
PATH 1035
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1035
PATH 1036
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][13]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][13]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.799} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.015} {0.000} {0.050} {61.404} {0.160} {0.815} {} {} {} 
    INST {U3598} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.211} {0.866} {} {1} {(46.37, 37.66) (46.23, 37.39)} 
    NET {} {} {} {} {} {wr_data[13]} {} {0.000} {0.000} {0.027} {2.136} {0.211} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U43} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.061} {} {0.300} {0.955} {} {32} {(49.27, 36.72) (49.63, 37.09)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4459} {} {0.002} {0.000} {0.061} {49.124} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1036
PATH 1037
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.813} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.864} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.209} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.954} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.003} {0.000} {0.059} {47.689} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1037
PATH 1038
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.014} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1038
PATH 1039
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1039
PATH 1040
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.303}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.859} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.952} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.303} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1040
PATH 1041
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1041
PATH 1042
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1042
PATH 1043
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1043
PATH 1044
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1044
PATH 1045
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.807} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.857} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1045
PATH 1046
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.832} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.850} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.885} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.949} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.003} {0.000} {0.028} {42.560} {0.297} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1046
PATH 1047
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.860} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.953} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.302} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1047
PATH 1048
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.860} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.953} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.302} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1048
PATH 1049
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.860} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.953} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.302} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1049
PATH 1050
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.809} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.860} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.953} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.005} {0.000} {0.057} {46.894} {0.302} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1050
PATH 1051
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.655}
  END_SLK_CLC
  SLK 0.655
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.655} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.813} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.865} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.955} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.003} {0.000} {0.059} {47.689} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.655} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.655} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.655} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.655} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1051
PATH 1052
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.808} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.860} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.952} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.005} {0.000} {0.063} {50.495} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1052
PATH 1053
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][19]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][19]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.013} {0.000} {0.050} {61.404} {0.158} {0.813} {} {} {} 
    INST {U3604} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.209} {0.865} {} {1} {(50.93, 53.62) (50.79, 53.89)} 
    NET {} {} {} {} {} {wr_data[19]} {} {0.000} {0.000} {0.027} {2.200} {0.210} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U35} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.299} {0.955} {} {32} {(51.55, 57.37) (51.91, 56.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4453} {} {0.002} {0.000} {0.059} {47.689} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1053
PATH 1054
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.858} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.302} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1054
PATH 1055
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.858} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.944} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.013} {0.000} {0.062} {48.662} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1055
PATH 1056
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.833} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.851} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.886} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.950} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.002} {0.000} {0.028} {42.560} {0.296} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1056
PATH 1057
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.302}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.809} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.860} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.953} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.004} {0.000} {0.057} {46.894} {0.302} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1057
PATH 1058
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.800} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.806} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.857} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.947} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.009} {0.000} {0.062} {49.564} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1058
PATH 1059
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.807} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.858} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.948} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.009} {0.000} {0.062} {49.564} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1059
PATH 1060
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.807} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.858} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.948} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.009} {0.000} {0.062} {49.564} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1060
PATH 1061
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.807} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.858} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.948} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.009} {0.000} {0.062} {49.564} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1061
PATH 1062
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.807} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.858} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.948} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.009} {0.000} {0.062} {49.564} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1062
PATH 1063
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.833} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.851} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.886} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.950} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.002} {0.000} {0.028} {42.560} {0.296} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1063
PATH 1064
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.807} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.858} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.948} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.009} {0.000} {0.062} {49.564} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1064
PATH 1065
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.945} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1065
PATH 1066
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.945} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1066
PATH 1067
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.945} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1067
PATH 1068
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.809} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.861} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.954} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.004} {0.000} {0.057} {46.894} {0.301} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1068
PATH 1069
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.945} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1069
PATH 1070
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.945} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1070
PATH 1071
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.810} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.861} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.954} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.004} {0.000} {0.057} {46.894} {0.301} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1071
PATH 1072
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.810} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.861} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.954} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.004} {0.000} {0.057} {46.894} {0.301} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1072
PATH 1073
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.833} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.852} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.885} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.948} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.004} {0.000} {0.029} {43.668} {0.295} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1073
PATH 1074
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.833} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.852} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.885} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.948} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.004} {0.000} {0.029} {43.668} {0.295} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1074
PATH 1075
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.946} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1075
PATH 1076
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.946} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1076
PATH 1077
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.946} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.012} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1077
PATH 1078
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.656}
  END_SLK_CLC
  SLK 0.656
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.656} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.858} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.945} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.012} {0.000} {0.062} {48.662} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.656} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.656} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.656} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.656} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1078
PATH 1079
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.805} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.011} {0.000} {0.060} {47.847} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1079
PATH 1080
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.805} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.011} {0.000} {0.060} {47.847} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1080
PATH 1081
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.805} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.011} {0.000} {0.060} {47.847} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1081
PATH 1082
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.808} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.861} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.950} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.007} {0.000} {0.063} {49.782} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1082
PATH 1083
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.808} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.861} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.950} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.007} {0.000} {0.063} {49.782} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1083
PATH 1084
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.859} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.945} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.012} {0.000} {0.062} {48.662} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1084
PATH 1085
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.810} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.861} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.954} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.004} {0.000} {0.057} {46.894} {0.301} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1085
PATH 1086
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.805} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.011} {0.000} {0.060} {47.847} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1086
PATH 1087
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.805} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.011} {0.000} {0.060} {47.847} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1087
PATH 1088
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.809} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.862} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.953} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.004} {0.000} {0.063} {50.495} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1088
PATH 1089
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.809} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.862} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.953} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.004} {0.000} {0.063} {50.495} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1089
PATH 1090
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.808} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.946} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.011} {0.000} {0.060} {47.766} {0.301} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1090
PATH 1091
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1091
PATH 1092
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.801} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1092
PATH 1093
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.857} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.857} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.947} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1093
PATH 1094
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.813} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.865} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.953} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.005} {0.000} {0.058} {46.753} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1094
PATH 1095
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.813} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.865} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.953} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.005} {0.000} {0.058} {46.753} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1095
PATH 1096
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][10]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][10]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.834} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.018} {0.000} {0.081} {65.566} {0.195} {0.852} {} {} {} 
    INST {U3595} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.035} {0.000} {0.026} {} {0.230} {0.887} {} {1} {(47.25, 47.91) (46.87, 48.29)} 
    NET {} {} {} {} {} {wr_data[10]} {} {0.000} {0.000} {0.026} {2.159} {0.230} {0.887} {} {} {} 
    INST {unit_decode/RegisterFile/U47} {A2} {v} {ZN} {v} {} {AND2_X2} {0.064} {0.000} {0.027} {} {0.294} {0.951} {} {32} {(50.79, 45.12) (51.16, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4462} {} {0.001} {0.000} {0.027} {42.560} {0.295} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1096
PATH 1097
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.858} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.946} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.011} {0.000} {0.060} {47.766} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1097
PATH 1098
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.301}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.810} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.861} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.954} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.003} {0.000} {0.057} {46.894} {0.301} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1098
PATH 1099
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.834} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.853} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.886} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.949} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.003} {0.000} {0.028} {43.668} {0.295} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1099
PATH 1100
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.809} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.862} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.951} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.006} {0.000} {0.063} {49.782} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1100
PATH 1101
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.811} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.862} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.955} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.003} {0.000} {0.057} {46.894} {0.300} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1101
PATH 1102
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.811} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.862} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.955} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.003} {0.000} {0.057} {46.894} {0.300} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1102
PATH 1103
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.011} {0.000} {0.060} {47.766} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1103
PATH 1104
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.011} {0.000} {0.060} {47.766} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1104
PATH 1105
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.657}
  END_SLK_CLC
  SLK 0.657
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.657} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.657} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.657} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.657} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.657} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1105
PATH 1106
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1106
PATH 1107
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1107
PATH 1108
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.010} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1108
PATH 1109
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.814} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.865} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.953} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.004} {0.000} {0.058} {46.753} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1109
PATH 1110
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.814} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.865} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.953} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.004} {0.000} {0.058} {46.753} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1110
PATH 1111
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1111
PATH 1112
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1112
PATH 1113
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1113
PATH 1114
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1114
PATH 1115
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.300}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.806} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.300} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1115
PATH 1116
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.835} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.849} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.883} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.945} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.007} {0.000} {0.030} {44.680} {0.294} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1116
PATH 1117
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.810} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.863} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.954} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.003} {0.000} {0.063} {50.495} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1117
PATH 1118
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][4]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][4]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.153} {0.810} {} {} {} 
    INST {U3620} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.028} {} {0.205} {0.863} {} {1} {(47.49, 82.46) (47.63, 82.19)} 
    NET {} {} {} {} {} {wr_data[4]} {} {0.000} {0.000} {0.028} {2.361} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U55} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.063} {} {0.296} {0.954} {} {32} {(50.98, 85.36) (51.34, 84.99)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4468} {} {0.003} {0.000} {0.063} {50.495} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1118
PATH 1119
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1119
PATH 1120
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.809} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1120
PATH 1121
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1121
PATH 1122
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1122
PATH 1123
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.835} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.853} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.886} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.949} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.002} {0.000} {0.028} {43.668} {0.294} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1123
PATH 1124
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.835} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.853} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.886} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.949} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.002} {0.000} {0.028} {43.668} {0.294} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1124
PATH 1125
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.802} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1125
PATH 1126
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.835} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.853} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.886} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.949} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.002} {0.000} {0.028} {43.668} {0.294} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1126
PATH 1127
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.810} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.859} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1127
PATH 1128
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.858} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.858} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1128
PATH 1129
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.814} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.866} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.954} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.004} {0.000} {0.058} {46.753} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1129
PATH 1130
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.814} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.866} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.954} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.004} {0.000} {0.058} {46.753} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1130
PATH 1131
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.835} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.849} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.883} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.883} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.945} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.006} {0.000} {0.030} {44.680} {0.293} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1131
PATH 1132
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.859} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1132
PATH 1133
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.859} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1133
PATH 1134
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.807} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.859} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.948} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.009} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1134
PATH 1135
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.810} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.860} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.947} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1135
PATH 1136
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.810} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.863} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.952} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.005} {0.000} {0.063} {49.782} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1136
PATH 1137
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.815} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.866} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.954} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.003} {0.000} {0.058} {46.753} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1137
PATH 1138
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.835} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.854} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.887} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.887} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.950} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.002} {0.000} {0.028} {43.668} {0.294} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1138
PATH 1139
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1139
PATH 1140
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1140
PATH 1141
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.810} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.860} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.948} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.010} {0.000} {0.060} {47.766} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1141
PATH 1142
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1142
PATH 1143
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1143
PATH 1144
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1144
PATH 1145
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.658}
  END_SLK_CLC
  SLK 0.658
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.658} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.658} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.658} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.658} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.658} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1145
PATH 1146
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.810} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.863} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.952} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.005} {0.000} {0.063} {49.782} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1146
PATH 1147
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][12]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][12]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.048}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.952}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.836} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.019} {0.000} {0.081} {65.566} {0.196} {0.854} {} {} {} 
    INST {U3597} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.033} {0.000} {0.025} {} {0.229} {0.887} {} {1} {(49.27, 46.16) (49.65, 45.79)} 
    NET {} {} {} {} {} {wr_data[12]} {} {0.000} {0.000} {0.025} {1.711} {0.229} {0.887} {} {} {} 
    INST {unit_decode/RegisterFile/U45} {A2} {v} {ZN} {v} {} {AND2_X2} {0.063} {0.000} {0.028} {} {0.292} {0.950} {} {32} {(49.84, 45.12) (50.20, 45.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4460} {} {0.002} {0.000} {0.028} {43.668} {0.293} {0.952} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1147
PATH 1148
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.002} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1148
PATH 1149
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][8]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][8]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.009} {0.000} {0.049} {61.404} {0.153} {0.812} {} {} {} 
    INST {U3624} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.204} {0.863} {} {1} {(48.45, 78.82) (48.58, 79.09)} 
    NET {} {} {} {} {} {wr_data[8]} {} {0.000} {0.000} {0.027} {2.127} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U49} {A2} {^} {ZN} {^} {} {AND2_X2} {0.093} {0.000} {0.056} {} {0.297} {0.956} {} {32} {(48.89, 82.56) (49.26, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4464} {} {0.001} {0.000} {0.056} {46.894} {0.299} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1149
PATH 1150
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.808} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.859} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.949} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.008} {0.000} {0.060} {47.847} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1150
PATH 1151
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][0]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][0]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.299}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.012} {0.000} {0.050} {61.404} {0.156} {0.815} {} {} {} 
    INST {U3594} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.208} {0.867} {} {1} {(45.41, 64.82) (45.28, 65.09)} 
    NET {} {} {} {} {} {wr_data[0]} {} {0.000} {0.000} {0.027} {2.167} {0.208} {0.867} {} {} {} 
    INST {unit_decode/RegisterFile/U58} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.058} {} {0.296} {0.954} {} {32} {(49.46, 65.77) (49.83, 65.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4472} {} {0.003} {0.000} {0.058} {46.753} {0.299} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1151
PATH 1152
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.803} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.808} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.859} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.949} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.008} {0.000} {0.060} {47.847} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1152
PATH 1153
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.811} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.860} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.948} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.009} {0.000} {0.060} {47.766} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1153
PATH 1154
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.810} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.863} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.952} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.005} {0.000} {0.063} {49.782} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1154
PATH 1155
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.810} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.861} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.951} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.006} {0.000} {0.062} {49.564} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1155
PATH 1156
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.811} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.861} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.948} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.009} {0.000} {0.060} {47.766} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1156
PATH 1157
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.836} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.850} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.884} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.884} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.946} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.005} {0.000} {0.029} {44.680} {0.292} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1157
PATH 1158
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.810} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.861} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.951} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.006} {0.000} {0.062} {49.564} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1158
PATH 1159
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.811} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.861} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.949} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.009} {0.000} {0.060} {47.766} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1159
PATH 1160
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.298}
    {=} {Slack Time} {0.659}
  END_SLK_CLC
  SLK 0.659
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.659} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.811} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.861} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.949} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.009} {0.000} {0.060} {47.766} {0.298} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.659} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.659} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.659} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.659} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1160
PATH 1161
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.811} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.864} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.953} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.004} {0.000} {0.063} {49.782} {0.297} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1161
PATH 1162
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.810} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.861} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.951} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.006} {0.000} {0.062} {49.564} {0.297} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1162
PATH 1163
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.837} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.851} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.885} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.947} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.005} {0.000} {0.029} {44.680} {0.292} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1163
PATH 1164
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.804} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.809} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.860} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.950} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.007} {0.000} {0.059} {47.847} {0.297} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1164
PATH 1165
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.291}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.837} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.851} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.885} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.885} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.947} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.004} {0.000} {0.029} {44.680} {0.291} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1165
PATH 1166
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][2]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][2]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.805} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.151} {0.812} {} {} {} 
    INST {U3616} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.053} {0.000} {0.028} {} {0.204} {0.865} {} {1} {(43.51, 84.42) (43.64, 84.69)} 
    NET {} {} {} {} {} {wr_data[2]} {} {0.000} {0.000} {0.028} {2.498} {0.205} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U57} {A2} {^} {ZN} {^} {} {AND2_X2} {0.089} {0.000} {0.062} {} {0.293} {0.954} {} {32} {(50.79, 84.31) (51.16, 84.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4470} {} {0.003} {0.000} {0.063} {49.782} {0.297} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1166
PATH 1167
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.297}
    {=} {Slack Time} {0.660}
  END_SLK_CLC
  SLK 0.660
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.660} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.805} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.811} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.862} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.952} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.005} {0.000} {0.062} {49.564} {0.297} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.660} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.660} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.660} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.660} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1167
PATH 1168
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.805} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.810} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.861} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.951} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.006} {0.000} {0.059} {47.847} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1168
PATH 1169
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.812} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.863} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.953} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.005} {0.000} {0.062} {49.564} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1169
PATH 1170
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.838} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.852} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.886} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.948} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.004} {0.000} {0.029} {44.680} {0.290} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1170
PATH 1171
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][11]} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {Q} {DFF_X2} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.049}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.951}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {Q} {^} {} {DFF_X2} {0.177} {0.000} {0.080} {} {0.177} {0.838} {} {64} {(28.36, 93.80) (30.08, 93.49)} 
    NET {} {} {} {} {} {n1605} {} {0.014} {0.000} {0.081} {65.566} {0.191} {0.852} {} {} {} 
    INST {U3596} {B2} {^} {ZN} {v} {} {AOI22_X1} {0.034} {0.000} {0.026} {} {0.225} {0.886} {} {1} {(46.61, 70.31) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.026} {1.950} {0.225} {0.886} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {v} {ZN} {v} {} {AND2_X2} {0.062} {0.000} {0.028} {} {0.287} {0.948} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.004} {0.000} {0.029} {44.680} {0.290} {0.951} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1171
PATH 1172
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.812} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.863} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.953} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.004} {0.000} {0.062} {49.564} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1172
PATH 1173
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.810} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.862} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.951} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.006} {0.000} {0.059} {47.847} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1173
PATH 1174
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.813} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.863} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.951} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.007} {0.000} {0.060} {47.766} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1174
PATH 1175
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.813} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.863} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.951} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.007} {0.000} {0.060} {47.766} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1175
PATH 1176
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.661}
  END_SLK_CLC
  SLK 0.661
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.661} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.814} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.863} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.950} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.007} {0.000} {0.062} {48.662} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.661} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.661} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.661} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.661} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1176
PATH 1177
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][11]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][11]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.296}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.010} {0.000} {0.050} {61.404} {0.155} {0.816} {} {} {} 
    INST {U3596} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.206} {0.867} {} {1} {(47.12, 70.42) (46.99, 70.69)} 
    NET {} {} {} {} {} {wr_data[11]} {} {0.000} {0.000} {0.027} {2.105} {0.206} {0.868} {} {} {} 
    INST {unit_decode/RegisterFile/U46} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.059} {} {0.293} {0.954} {} {32} {(50.98, 70.31) (51.34, 70.69)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4461} {} {0.003} {0.000} {0.059} {47.175} {0.296} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1177
PATH 1178
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.806} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.814} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.864} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.950} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.007} {0.000} {0.062} {48.662} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1178
PATH 1179
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[10][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[10][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[10]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(97.15, 57.37) (97.51, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4411} {} {0.000} {0.000} {0.000} {48.273} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1179
PATH 1180
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[2][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[2][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[2]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(97.72, 56.31) (98.08, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4432} {} {0.000} {0.000} {0.000} {48.690} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1180
PATH 1181
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[1][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[1][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[1]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(93.61, 53.52) (93.25, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4421} {} {0.000} {0.000} {0.000} {49.815} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1181
PATH 1182
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.813} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.864} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.954} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.003} {0.000} {0.062} {49.564} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1182
PATH 1183
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[9][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[9][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[9]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(92.85, 53.52) (92.49, 53.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4473} {} {0.000} {0.000} {0.000} {50.136} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1183
PATH 1184
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[3][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[3][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[3]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(97.72, 59.12) (98.08, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4435} {} {0.000} {0.000} {0.000} {49.668} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1184
PATH 1185
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.814} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.864} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.951} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.006} {0.000} {0.062} {48.662} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1185
PATH 1186
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[18][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[18][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[18]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(95.63, 57.37) (95.99, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4419} {} {0.000} {0.000} {0.000} {50.271} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1186
PATH 1187
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[17][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[17][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[17]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(95.06, 56.31) (95.42, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4418} {} {0.000} {0.000} {0.000} {48.624} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1187
PATH 1188
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[11][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[11][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.008} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[11]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(96.39, 57.37) (96.75, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4412} {} {0.000} {0.000} {0.000} {50.043} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1188
PATH 1189
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.811} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.863} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.863} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.952} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.005} {0.000} {0.059} {47.847} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1189
PATH 1190
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.814} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.864} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.951} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.006} {0.000} {0.060} {47.766} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1190
PATH 1191
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.815} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.864} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.951} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.006} {0.000} {0.062} {48.662} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1191
PATH 1192
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[19][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[19][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.662}
  END_SLK_CLC
  SLK 0.662
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.662} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.809} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.007} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.662} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.662} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[19]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.662} {} {32} {(94.49, 61.91) (94.85, 62.25)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4420} {} {0.000} {0.000} {0.000} {54.008} {0.000} {-0.662} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1192
PATH 1193
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.814} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.864} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.952} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.005} {0.000} {0.060} {47.766} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1193
PATH 1194
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.815} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.865} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.951} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.006} {0.000} {0.062} {48.662} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1194
PATH 1195
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[5][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[5][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.810} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.859} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.859} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.007} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[5]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(87.27, 56.31) (87.63, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4437} {} {0.000} {0.000} {0.000} {55.340} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1195
PATH 1196
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[25][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[25][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.295}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.810} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.860} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.950} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.007} {0.000} {0.058} {47.076} {0.295} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[25]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(90.38, 56.31) (90.02, 56.65)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4427} {} {0.000} {0.000} {0.000} {49.785} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1196
PATH 1197
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][5]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][5]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.807} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.006} {0.000} {0.049} {61.404} {0.151} {0.813} {} {} {} 
    INST {U3621} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.051} {0.000} {0.027} {} {0.202} {0.864} {} {1} {(45.02, 87.22) (45.16, 87.49)} 
    NET {} {} {} {} {} {wr_data[5]} {} {0.000} {0.000} {0.027} {2.133} {0.202} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U53} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.062} {} {0.292} {0.954} {} {32} {(49.08, 87.11) (49.45, 87.49)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4467} {} {0.003} {0.000} {0.062} {49.564} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1197
PATH 1198
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[26][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[26][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.810} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.860} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.951} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.007} {0.000} {0.058} {47.076} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[26]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(86.39, 57.37) (86.03, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4428} {} {0.000} {0.000} {0.000} {51.536} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1198
PATH 1199
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[13][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[13][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.810} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.860} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.951} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.007} {0.000} {0.058} {47.076} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[13]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(88.03, 54.56) (88.39, 54.23)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4414} {} {0.000} {0.000} {0.000} {53.876} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1199
PATH 1200
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.812} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.863} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.953} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.004} {0.000} {0.059} {47.847} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1200
PATH 1201
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[14][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[14][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.663}
  END_SLK_CLC
  SLK 0.663
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.663} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.810} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.860} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.951} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.007} {0.000} {0.058} {47.076} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.663} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.663} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[14]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.663} {} {32} {(93.73, 57.37) (94.09, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4415} {} {0.000} {0.000} {0.000} {52.052} {0.000} {-0.663} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1201
PATH 1202
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.815} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.865} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.953} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.005} {0.000} {0.060} {47.766} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1202
PATH 1203
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[27][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[27][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.860} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.951} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.006} {0.000} {0.058} {47.076} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[27]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(91.64, 59.12) (92.00, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4429} {} {0.000} {0.000} {0.000} {54.164} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1203
PATH 1204
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[6][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[6][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.860} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.860} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.951} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.006} {0.000} {0.058} {47.076} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[6]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(90.88, 59.12) (91.24, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4438} {} {0.000} {0.000} {0.000} {55.926} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1204
PATH 1205
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.816} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.866} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.952} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.005} {0.000} {0.062} {48.662} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1205
PATH 1206
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[30][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[30][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.294}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.861} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.951} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.006} {0.000} {0.058} {47.076} {0.294} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[30]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(83.66, 64.72) (84.02, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4433} {} {0.000} {0.000} {0.000} {50.446} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1206
PATH 1207
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.808} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.816} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.866} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.952} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.005} {0.000} {0.062} {48.662} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1207
PATH 1208
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[22][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[22][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.861} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.006} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[22]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(87.15, 60.16) (86.79, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4424} {} {0.000} {0.000} {0.000} {49.213} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1208
PATH 1209
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[21][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[21][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.861} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.006} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[21]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(85.63, 62.97) (85.27, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4423} {} {0.000} {0.000} {0.000} {53.068} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1209
PATH 1210
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[7][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[7][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.861} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.006} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[7]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(80.24, 65.77) (80.60, 65.43)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4439} {} {0.000} {0.000} {0.000} {52.666} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1210
PATH 1211
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][15]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][15]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.008} {0.000} {0.049} {61.404} {0.152} {0.816} {} {} {} 
    INST {U3600} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.202} {0.866} {} {1} {(46.18, 82.46) (46.04, 82.19)} 
    NET {} {} {} {} {} {wr_data[15]} {} {0.000} {0.000} {0.026} {1.911} {0.202} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U40} {A2} {^} {ZN} {^} {} {AND2_X2} {0.087} {0.000} {0.061} {} {0.289} {0.953} {} {32} {(44.90, 82.56) (45.27, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4457} {} {0.004} {0.000} {0.062} {48.662} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1211
PATH 1212
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[15][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[15][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.811} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.861} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.005} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[15]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(81.00, 67.52) (81.36, 67.85)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4416} {} {0.000} {0.000} {0.000} {52.121} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1212
PATH 1213
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.813} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.865} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.954} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.003} {0.000} {0.059} {47.847} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1213
PATH 1214
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.664}
  END_SLK_CLC
  SLK 0.664
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.664} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.813} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.865} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.955} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.003} {0.000} {0.059} {47.847} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.664} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.664} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.664} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.664} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1214
PATH 1215
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.816} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.866} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.954} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.004} {0.000} {0.060} {47.766} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1215
PATH 1216
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.816} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.866} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.954} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.004} {0.000} {0.060} {47.766} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1216
PATH 1217
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[31][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[31][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.812} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.861} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.861} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.005} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[31]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(77.39, 62.97) (77.75, 62.63)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4434} {} {0.000} {0.000} {0.000} {50.876} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1217
PATH 1218
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[29][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[29][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.812} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.862} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.005} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[29]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(82.90, 64.72) (83.26, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4431} {} {0.000} {0.000} {0.000} {52.366} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1218
PATH 1219
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[23][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[23][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.293}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.809} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.812} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.862} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.862} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.952} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.005} {0.000} {0.058} {47.076} {0.293} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[23]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(80.24, 64.72) (80.60, 65.05)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4425} {} {0.000} {0.000} {0.000} {52.963} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1219
PATH 1220
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][7]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][7]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.810} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.007} {0.000} {0.049} {61.404} {0.152} {0.817} {} {} {} 
    INST {U3623} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.201} {0.866} {} {1} {(44.27, 82.46) (44.14, 82.19)} 
    NET {} {} {} {} {} {wr_data[7]} {} {0.000} {0.000} {0.026} {1.919} {0.201} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U50} {A2} {^} {ZN} {^} {} {AND2_X2} {0.088} {0.000} {0.059} {} {0.289} {0.954} {} {32} {(43.26, 82.56) (42.90, 82.19)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4465} {} {0.003} {0.000} {0.060} {47.766} {0.292} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1220
PATH 1221
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.810} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.814} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.866} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.955} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.002} {0.000} {0.059} {47.847} {0.292} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1221
PATH 1222
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][3]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][3]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.292}
    {=} {Slack Time} {0.665}
  END_SLK_CLC
  SLK 0.665
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.665} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.810} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.004} {0.000} {0.049} {61.404} {0.149} {0.814} {} {} {} 
    INST {U3619} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.052} {0.000} {0.027} {} {0.200} {0.866} {} {1} {(42.55, 90.86) (42.69, 90.59)} 
    NET {} {} {} {} {} {wr_data[3]} {} {0.000} {0.000} {0.027} {2.270} {0.201} {0.866} {} {} {} 
    INST {unit_decode/RegisterFile/U56} {A2} {^} {ZN} {^} {} {AND2_X2} {0.090} {0.000} {0.059} {} {0.290} {0.956} {} {32} {(47.94, 90.97) (48.30, 90.59)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4469} {} {0.002} {0.000} {0.059} {47.847} {0.292} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.665} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.665} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.665} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.665} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1222
PATH 1223
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[28][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[28][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.864} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[28]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(52.50, 59.12) (52.86, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4430} {} {0.000} {0.000} {0.000} {45.342} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1223
PATH 1224
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[20][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[20][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.864} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[20]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(51.74, 59.12) (52.10, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4422} {} {0.000} {0.000} {0.000} {44.147} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1224
PATH 1225
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[16][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[16][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.864} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.864} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[16]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(55.42, 57.37) (55.06, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4417} {} {0.000} {0.000} {0.000} {46.809} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1225
PATH 1226
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[24][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[24][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.865} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[24]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(53.52, 59.12) (53.16, 59.45)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4426} {} {0.000} {0.000} {0.000} {48.896} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1226
PATH 1227
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[12][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[12][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.865} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[12]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(54.28, 60.16) (53.92, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4413} {} {0.000} {0.000} {0.000} {48.970} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1227
PATH 1228
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[4][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[4][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.865} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[4]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(53.26, 60.16) (53.62, 59.83)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4436} {} {0.000} {0.000} {0.000} {48.712} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1228
PATH 1229
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[0][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[0][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.290}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.812} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.865} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.955} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.290} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[0]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(57.82, 57.37) (58.18, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4409} {} {0.000} {0.000} {0.000} {46.799} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1229
PATH 1230
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RegisterFile/REGISTERS_reg[8][1]} {CK}
  ENDPT {unit_decode/RegisterFile/REGISTERS_reg[8][1]} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_fourth_stage/ffi_3/Q_reg} {QN} {DFF_X2} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.043}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.957}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.289}
    {=} {Slack Time} {0.668}
  END_SLK_CLC
  SLK 0.668
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.668} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_fourth_stage/ffi_3/Q_reg} {CK} {^} {QN} {v} {} {DFF_X2} {0.145} {0.000} {0.048} {} {0.145} {0.813} {} {64} {(28.36, 93.80) (29.70, 93.49)} 
    NET {} {} {} {} {} {n1570} {} {0.002} {0.000} {0.049} {61.404} {0.147} {0.815} {} {} {} 
    INST {U3605} {A1} {v} {ZN} {^} {} {AOI22_X1} {0.050} {0.000} {0.026} {} {0.197} {0.865} {} {1} {(38.19, 93.66) (38.32, 93.39)} 
    NET {} {} {} {} {} {wr_data[1]} {} {0.000} {0.000} {0.026} {1.951} {0.197} {0.865} {} {} {} 
    INST {unit_decode/RegisterFile/U28} {A2} {^} {ZN} {^} {} {AND2_X2} {0.091} {0.000} {0.057} {} {0.288} {0.956} {} {32} {(39.77, 93.77) (40.13, 93.39)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4471} {} {0.002} {0.000} {0.057} {47.076} {0.289} {0.957} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.668} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.668} {} {} {} 
    INST {unit_decode/RegisterFile/clk_gate_REGISTERS_reg[8]/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.668} {} {32} {(54.40, 57.37) (54.76, 57.03)} 
    NET {} {} {} {} {} {unit_decode/RegisterFile/n4440} {} {0.000} {0.000} {0.000} {46.372} {0.000} {-0.668} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1230
PATH 1231
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RD1reg/ffi_4/Q_reg} {CK}
  ENDPT {unit_decode/RD1reg/ffi_4/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[31]} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.967}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.291}
    {=} {Slack Time} {0.676}
  END_SLK_CLC
  SLK 0.676
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.676} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.676} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[31]} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.738} {} {1} {(16.57, 107.77) (17.73, 107.50)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n66} {} {0.000} {0.000} {0.010} {1.834} {0.063} {0.738} {} {} {} 
    INST {U3340} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.023} {0.000} {0.012} {} {0.086} {0.762} {} {2} {(19.25, 107.77) (19.43, 108.04)} 
    NET {} {} {} {} {} {n2817} {} {0.000} {0.000} {0.012} {2.591} {0.086} {0.762} {} {} {} 
    INST {U2060} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.079} {0.000} {0.065} {} {0.165} {0.841} {} {6} {(21.66, 104.97) (21.53, 104.59)} 
    NET {} {} {} {} {} {n2178} {} {0.001} {0.000} {0.065} {12.063} {0.166} {0.841} {} {} {} 
    INST {U3303} {S} {^} {Z} {v} {} {MUX2_X1} {0.061} {0.000} {0.009} {} {0.227} {0.902} {} {1} {(27.61, 96.56) (28.73, 96.23)} 
    NET {} {} {} {} {} {n2180} {} {0.000} {0.000} {0.009} {0.890} {0.227} {0.902} {} {} {} 
    INST {U2048} {A1} {v} {ZN} {v} {} {AND2_X1} {0.037} {0.000} {0.011} {} {0.264} {0.940} {} {4} {(28.94, 96.56) (29.49, 96.23)} 
    NET {} {} {} {} {} {n2812} {} {0.000} {0.000} {0.011} {7.401} {0.264} {0.940} {} {} {} 
    INST {U3407} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.027} {0.000} {0.014} {} {0.291} {0.967} {} {1} {(38.06, 98.31) (38.25, 98.69)} 
    NET {} {} {} {} {} {n3031} {} {0.000} {0.000} {0.014} {1.421} {0.291} {0.967} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.676} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.676} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.676} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.676} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1231
PATH 1232
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_24/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_24/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.287}
    {=} {Slack Time} {0.679}
  END_SLK_CLC
  SLK 0.679
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.679} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.679} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.761} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.761} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.812} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.812} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.211} {0.891} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.891} {} {} {} 
    INST {U3514} {A} {v} {ZN} {^} {} {INV_X1} {0.038} {0.000} {0.022} {} {0.250} {0.929} {} {3} {(28.37, 81.52) (28.54, 81.89)} 
    NET {} {} {} {} {} {n2859} {} {0.000} {0.000} {0.022} {4.728} {0.250} {0.929} {} {} {} 
    INST {U3519} {A} {^} {ZN} {v} {} {AOI21_X1} {0.016} {0.000} {0.011} {} {0.267} {0.946} {} {1} {(29.64, 78.72) (29.95, 78.89)} 
    NET {} {} {} {} {} {n2861} {} {0.000} {0.000} {0.011} {1.802} {0.267} {0.946} {} {} {} 
    INST {U3520} {A} {v} {ZN} {^} {} {OAI21_X1} {0.020} {0.000} {0.018} {} {0.287} {0.966} {} {1} {(31.16, 79.77) (30.84, 79.53)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_24/n5} {} {0.000} {0.000} {0.018} {1.425} {0.287} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.679} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.679} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.679} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.679} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1232
PATH 1233
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_23/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_23/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.287}
    {=} {Slack Time} {0.679}
  END_SLK_CLC
  SLK 0.679
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.679} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.679} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.761} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.761} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.812} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.812} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.212} {0.891} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.891} {} {} {} 
    INST {U3514} {A} {v} {ZN} {^} {} {INV_X1} {0.038} {0.000} {0.022} {} {0.250} {0.929} {} {3} {(28.37, 81.52) (28.54, 81.89)} 
    NET {} {} {} {} {} {n2859} {} {0.000} {0.000} {0.022} {4.728} {0.250} {0.929} {} {} {} 
    INST {U3517} {A} {^} {ZN} {v} {} {AOI21_X1} {0.016} {0.000} {0.011} {} {0.266} {0.946} {} {1} {(29.46, 79.77) (29.14, 79.59)} 
    NET {} {} {} {} {} {n2858} {} {0.000} {0.000} {0.011} {1.621} {0.266} {0.946} {} {} {} 
    INST {U3518} {A} {v} {ZN} {^} {} {OAI21_X1} {0.020} {0.000} {0.019} {} {0.287} {0.966} {} {1} {(29.82, 79.77) (30.15, 79.53)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_23/n5} {} {0.000} {0.000} {0.019} {1.543} {0.287} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.679} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.679} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.679} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.679} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1233
PATH 1234
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_31/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_31/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_control/uut_second_stage/ffi_15/Q_reg} {QN} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.039}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.961}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.279}
    {=} {Slack Time} {0.682}
  END_SLK_CLC
  SLK 0.682
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.682} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.682} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_control/uut_second_stage/ffi_15/Q_reg} {CK} {^} {QN} {v} {} {DFF_X1} {0.073} {0.001} {0.016} {} {0.073} {0.755} {} {2} {(26.26, 103.91) (27.42, 104.18)} 
    NET {} {} {} {} {} {n1340} {} {0.000} {0.000} {0.016} {5.322} {0.074} {0.756} {} {} {} 
    INST {U3485} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.039} {0.000} {0.023} {} {0.112} {0.794} {} {2} {(27.87, 85.36) (27.68, 84.99)} 
    NET {} {} {} {} {} {unit_control/uut_third_stage/ffi_15/n5} {} {0.000} {0.000} {0.023} {3.346} {0.112} {0.794} {} {} {} 
    INST {U3486} {A1} {^} {ZN} {v} {} {NAND2_X1} {0.044} {0.000} {0.029} {} {0.156} {0.838} {} {9} {(29.46, 85.36) (29.32, 85.20)} 
    NET {} {} {} {} {} {n2862} {} {0.000} {0.000} {0.029} {15.080} {0.157} {0.839} {} {} {} 
    INST {U3487} {A2} {v} {ZN} {v} {} {OR2_X1} {0.062} {0.000} {0.011} {} {0.219} {0.901} {} {2} {(27.30, 84.31) (26.94, 84.69)} 
    NET {} {} {} {} {} {n2864} {} {0.000} {0.000} {0.011} {3.960} {0.219} {0.901} {} {} {} 
    INST {U3489} {B2} {v} {ZN} {^} {} {OAI21_X1} {0.059} {0.007} {0.037} {} {0.278} {0.960} {} {1} {(22.36, 82.56) (22.17, 82.33)} 
    NET {} {} {} {} {} {n2956} {} {0.000} {0.000} {0.037} {5.756} {0.279} {0.961} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.682} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.682} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.682} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.682} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1234
PATH 1235
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_20/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_20/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.283}
    {=} {Slack Time} {0.683}
  END_SLK_CLC
  SLK 0.683
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.683} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.683} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.765} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.765} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.816} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.816} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.212} {0.895} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.895} {} {} {} 
    INST {U3510} {A} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.022} {} {0.251} {0.934} {} {1} {(26.21, 84.31) (26.54, 84.56)} 
    NET {} {} {} {} {} {n2855} {} {0.000} {0.000} {0.022} {1.848} {0.251} {0.934} {} {} {} 
    INST {U3511} {A} {^} {ZN} {v} {} {INV_X1} {0.012} {0.000} {0.008} {} {0.264} {0.947} {} {2} {(25.97, 84.31) (25.80, 84.69)} 
    NET {} {} {} {} {} {n2857} {} {0.000} {0.000} {0.008} {3.223} {0.264} {0.947} {} {} {} 
    INST {U3512} {A} {v} {ZN} {^} {} {OAI21_X1} {0.019} {0.000} {0.018} {} {0.283} {0.966} {} {1} {(25.28, 84.31) (24.95, 84.56)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_20/n5} {} {0.000} {0.000} {0.018} {1.492} {0.283} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.683} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.683} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.683} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.683} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1235
PATH 1236
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_22/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_22/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.966}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.282}
    {=} {Slack Time} {0.684}
  END_SLK_CLC
  SLK 0.684
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.684} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.684} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.766} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.766} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.817} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.817} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.211} {0.896} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.896} {} {} {} 
    INST {U3510} {A} {v} {ZN} {^} {} {OAI21_X1} {0.039} {0.000} {0.022} {} {0.251} {0.935} {} {1} {(26.21, 84.31) (26.54, 84.56)} 
    NET {} {} {} {} {} {n2855} {} {0.000} {0.000} {0.022} {1.848} {0.251} {0.935} {} {} {} 
    INST {U3511} {A} {^} {ZN} {v} {} {INV_X1} {0.012} {0.000} {0.008} {} {0.264} {0.948} {} {2} {(25.97, 84.31) (25.80, 84.69)} 
    NET {} {} {} {} {} {n2857} {} {0.000} {0.000} {0.008} {3.223} {0.264} {0.948} {} {} {} 
    INST {U3516} {A} {v} {ZN} {^} {} {OAI21_X1} {0.018} {0.000} {0.018} {} {0.282} {0.966} {} {1} {(24.89, 82.56) (24.57, 82.33)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_22/n5} {} {0.000} {0.000} {0.018} {1.303} {0.282} {0.966} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.684} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.684} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.684} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.684} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1236
PATH 1237
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RD1reg/ffi_1/Q_reg} {CK}
  ENDPT {unit_decode/RD1reg/ffi_1/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[31]} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.039}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.961}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.273}
    {=} {Slack Time} {0.687}
  END_SLK_CLC
  SLK 0.687
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.687} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.687} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[31]} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.750} {} {1} {(16.57, 107.77) (17.73, 107.50)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n66} {} {0.000} {0.000} {0.010} {1.834} {0.063} {0.750} {} {} {} 
    INST {U3340} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.023} {0.000} {0.012} {} {0.086} {0.773} {} {2} {(19.25, 107.77) (19.43, 108.04)} 
    NET {} {} {} {} {} {n2817} {} {0.000} {0.000} {0.012} {2.591} {0.086} {0.773} {} {} {} 
    INST {U2060} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.079} {0.000} {0.065} {} {0.165} {0.852} {} {6} {(21.66, 104.97) (21.53, 104.59)} 
    NET {} {} {} {} {} {n2178} {} {0.001} {0.000} {0.065} {12.063} {0.165} {0.853} {} {} {} 
    INST {U2718} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.010} {0.000} {0.015} {} {0.176} {0.863} {} {1} {(26.98, 98.31) (27.11, 98.69)} 
    NET {} {} {} {} {} {n2174} {} {0.000} {0.000} {0.015} {1.807} {0.176} {0.863} {} {} {} 
    INST {U2043} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.050} {0.000} {0.033} {} {0.226} {0.913} {} {3} {(28.75, 98.31) (28.94, 98.69)} 
    NET {} {} {} {} {} {n1855} {} {0.000} {0.000} {0.033} {5.695} {0.226} {0.913} {} {} {} 
    INST {U2036} {A} {^} {ZN} {v} {} {INV_X1} {0.016} {0.000} {0.011} {} {0.243} {0.930} {} {3} {(32.74, 101.12) (32.91, 101.49)} 
    NET {} {} {} {} {} {n2848} {} {0.000} {0.000} {0.011} {4.393} {0.243} {0.930} {} {} {} 
    INST {U3404} {A2} {v} {ZN} {v} {} {AND2_X1} {0.031} {0.000} {0.007} {} {0.273} {0.961} {} {1} {(35.78, 101.12) (36.14, 101.45)} 
    NET {} {} {} {} {} {n3028} {} {0.000} {0.000} {0.007} {1.207} {0.273} {0.961} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.687} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.687} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.687} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.687} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1237
PATH 1238
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RD1reg/ffi_0/Q_reg} {CK}
  ENDPT {unit_decode/RD1reg/ffi_0/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[31]} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.279}
    {=} {Slack Time} {0.689}
  END_SLK_CLC
  SLK 0.689
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.689} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.689} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[31]} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.752} {} {1} {(16.57, 107.77) (17.73, 107.50)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n66} {} {0.000} {0.000} {0.010} {1.834} {0.063} {0.752} {} {} {} 
    INST {U3340} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.023} {0.000} {0.012} {} {0.086} {0.775} {} {2} {(19.25, 107.77) (19.43, 108.04)} 
    NET {} {} {} {} {} {n2817} {} {0.000} {0.000} {0.012} {2.591} {0.086} {0.775} {} {} {} 
    INST {U2060} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.079} {0.000} {0.065} {} {0.165} {0.854} {} {6} {(21.66, 104.97) (21.53, 104.59)} 
    NET {} {} {} {} {} {n2178} {} {0.000} {0.000} {0.065} {12.063} {0.165} {0.855} {} {} {} 
    INST {U3301} {S} {^} {Z} {v} {} {MUX2_X1} {0.068} {0.000} {0.012} {} {0.233} {0.922} {} {2} {(26.28, 99.37) (27.40, 99.03)} 
    NET {} {} {} {} {} {n2198} {} {0.000} {0.000} {0.012} {3.388} {0.233} {0.922} {} {} {} 
    INST {U2126} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.014} {0.000} {0.010} {} {0.247} {0.936} {} {1} {(28.50, 101.12) (28.63, 101.28)} 
    NET {} {} {} {} {} {n2847} {} {0.000} {0.000} {0.010} {1.237} {0.247} {0.936} {} {} {} 
    INST {U3403} {A2} {^} {ZN} {^} {} {AND2_X1} {0.031} {0.000} {0.011} {} {0.279} {0.968} {} {1} {(29.89, 99.37) (30.25, 99.03)} 
    NET {} {} {} {} {} {n3027} {} {0.000} {0.000} {0.011} {1.809} {0.279} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.689} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.689} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.689} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.689} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1238
PATH 1239
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RD1reg/ffi_2/Q_reg} {CK}
  ENDPT {unit_decode/RD1reg/ffi_2/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[31]} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.968}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.278}
    {=} {Slack Time} {0.690}
  END_SLK_CLC
  SLK 0.690
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.690} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.690} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[31]} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.753} {} {1} {(16.57, 107.77) (17.73, 107.50)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n66} {} {0.000} {0.000} {0.010} {1.834} {0.063} {0.753} {} {} {} 
    INST {U3340} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.023} {0.000} {0.012} {} {0.086} {0.776} {} {2} {(19.25, 107.77) (19.43, 108.04)} 
    NET {} {} {} {} {} {n2817} {} {0.000} {0.000} {0.012} {2.591} {0.086} {0.776} {} {} {} 
    INST {U2060} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.079} {0.000} {0.065} {} {0.165} {0.855} {} {6} {(21.66, 104.97) (21.53, 104.59)} 
    NET {} {} {} {} {} {n2178} {} {0.000} {0.000} {0.065} {12.063} {0.165} {0.855} {} {} {} 
    INST {U3302} {S} {^} {Z} {v} {} {MUX2_X1} {0.063} {0.000} {0.010} {} {0.229} {0.919} {} {1} {(25.71, 101.12) (26.83, 101.45)} 
    NET {} {} {} {} {} {n2175} {} {0.000} {0.000} {0.010} {1.611} {0.229} {0.919} {} {} {} 
    INST {U2678} {A1} {v} {ZN} {^} {} {NAND2_X1} {0.018} {0.000} {0.013} {} {0.246} {0.936} {} {2} {(27.93, 101.12) (28.06, 101.28)} 
    NET {} {} {} {} {} {n2849} {} {0.000} {0.000} {0.013} {3.054} {0.246} {0.936} {} {} {} 
    INST {U3405} {A2} {^} {ZN} {^} {} {AND2_X1} {0.032} {0.000} {0.010} {} {0.278} {0.968} {} {1} {(30.65, 99.37) (31.01, 99.03)} 
    NET {} {} {} {} {} {n3029} {} {0.000} {0.000} {0.010} {1.545} {0.278} {0.968} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.690} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.690} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.690} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.690} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1239
PATH 1240
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_21/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_21/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.031}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.969}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.279}
    {=} {Slack Time} {0.690}
  END_SLK_CLC
  SLK 0.690
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.690} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.690} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.772} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.772} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.823} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.823} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.212} {0.902} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.902} {} {} {} 
    INST {U3514} {A} {v} {ZN} {^} {} {INV_X1} {0.038} {0.000} {0.022} {} {0.250} {0.940} {} {3} {(28.37, 81.52) (28.54, 81.89)} 
    NET {} {} {} {} {} {n2859} {} {0.000} {0.000} {0.022} {4.728} {0.250} {0.940} {} {} {} 
    INST {U3515} {A2} {^} {ZN} {^} {} {OR2_X1} {0.029} {0.000} {0.007} {} {0.279} {0.969} {} {1} {(28.75, 82.56) (29.11, 82.19)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_21/n5} {} {0.000} {0.000} {0.007} {1.556} {0.279} {0.969} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.690} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.690} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.690} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.690} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1240
PATH 1241
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/RD1reg/ffi_3/Q_reg} {CK}
  ENDPT {unit_decode/RD1reg/ffi_3/Q_reg} {D} {DFF_X1} {v} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[31]} {QN} {DFF_X1} {^} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.958}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.252}
    {=} {Slack Time} {0.706}
  END_SLK_CLC
  SLK 0.706
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.706} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.706} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[31]} {CK} {^} {QN} {^} {} {DFF_X1} {0.063} {0.000} {0.010} {} {0.063} {0.769} {} {1} {(16.57, 107.77) (17.73, 107.50)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n66} {} {0.000} {0.000} {0.010} {1.834} {0.063} {0.769} {} {} {} 
    INST {U3340} {A3} {^} {ZN} {v} {} {NAND3_X1} {0.023} {0.000} {0.012} {} {0.086} {0.792} {} {2} {(19.25, 107.77) (19.43, 108.04)} 
    NET {} {} {} {} {} {n2817} {} {0.000} {0.000} {0.012} {2.591} {0.086} {0.792} {} {} {} 
    INST {U2060} {A1} {v} {ZN} {^} {} {NOR2_X1} {0.079} {0.000} {0.065} {} {0.165} {0.871} {} {6} {(21.66, 104.97) (21.53, 104.59)} 
    NET {} {} {} {} {} {n2178} {} {0.001} {0.000} {0.065} {12.063} {0.165} {0.872} {} {} {} 
    INST {U2719} {A1} {^} {ZN} {v} {} {NOR2_X1} {0.010} {0.000} {0.015} {} {0.176} {0.882} {} {1} {(26.41, 98.31) (26.28, 98.69)} 
    NET {} {} {} {} {} {n2176} {} {0.000} {0.000} {0.015} {1.817} {0.176} {0.882} {} {} {} 
    INST {U2113} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.062} {0.000} {0.044} {} {0.238} {0.945} {} {4} {(27.80, 98.31) (27.99, 98.69)} 
    NET {} {} {} {} {} {n2813} {} {0.000} {0.000} {0.044} {7.953} {0.238} {0.945} {} {} {} 
    INST {U3406} {A2} {^} {ZN} {v} {} {NOR2_X1} {0.014} {0.000} {0.012} {} {0.252} {0.958} {} {1} {(37.11, 101.12) (37.30, 101.49)} 
    NET {} {} {} {} {} {n3030} {} {0.000} {0.000} {0.012} {1.418} {0.252} {0.958} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.706} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.706} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.706} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.706} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1241
PATH 1242
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_17/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_17/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.036}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.964}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.256}
    {=} {Slack Time} {0.708}
  END_SLK_CLC
  SLK 0.708
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.708} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.708} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.790} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.790} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.841} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.841} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.211} {0.920} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.920} {} {} {} 
    INST {U3505} {B} {v} {ZN} {^} {} {OAI211_X1} {0.044} {0.000} {0.024} {} {0.256} {0.964} {} {1} {(27.14, 81.52) (27.68, 81.75)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_17/n5} {} {0.000} {0.000} {0.024} {1.911} {0.256} {0.964} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.708} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.708} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.708} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.708} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1242
PATH 1243
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_19/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_19/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.036}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.964}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.255}
    {=} {Slack Time} {0.709}
  END_SLK_CLC
  SLK 0.709
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.709} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.709} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.791} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.791} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.842} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.842} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.212} {0.921} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.921} {} {} {} 
    INST {U3509} {B} {v} {ZN} {^} {} {OAI211_X1} {0.043} {0.000} {0.023} {} {0.255} {0.964} {} {1} {(25.87, 81.52) (25.33, 81.75)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_19/n5} {} {0.000} {0.000} {0.023} {1.673} {0.255} {0.964} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.709} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.709} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.709} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.709} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1243
PATH 1244
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_18/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_18/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.035}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.965}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.255}
    {=} {Slack Time} {0.710}
  END_SLK_CLC
  SLK 0.710
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.710} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.710} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.792} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.792} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.842} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.843} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.212} {0.921} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.922} {} {} {} 
    INST {U3507} {B} {v} {ZN} {^} {} {OAI211_X1} {0.043} {0.000} {0.023} {} {0.255} {0.965} {} {1} {(26.82, 81.52) (26.28, 81.75)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_18/n5} {} {0.000} {0.000} {0.023} {1.572} {0.255} {0.965} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.710} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.710} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.710} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.710} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1244
PATH 1245
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_16/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_16/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.035}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.965}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.254}
    {=} {Slack Time} {0.710}
  END_SLK_CLC
  SLK 0.710
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.710} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.710} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.792} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.793} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.843} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.843} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.212} {0.922} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.922} {} {} {} 
    INST {U3503} {B} {v} {ZN} {^} {} {OAI211_X1} {0.042} {0.000} {0.023} {} {0.254} {0.965} {} {1} {(23.91, 79.77) (24.45, 79.53)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_16/n5} {} {0.000} {0.000} {0.023} {1.364} {0.254} {0.965} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.710} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.710} {} {} {} 
    INST {clk_gate_unit_decode/NPC1reg/ffi_31/Q_reg/main_gate} {A2} {^} {ZN} {^} {} {AND2_X1} {0.000} {0.000} {0.000} {} {0.000} {-0.710} {} {93} {(30.27, 59.12) (30.63, 59.45)} 
    NET {} {} {} {} {} {n3109} {} {0.000} {0.000} {0.000} {118.214} {0.000} {-0.710} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1245
PATH 1246
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {unit_decode/IMMreg/ffi_25/Q_reg} {CK}
  ENDPT {unit_decode/IMMreg/ffi_25/Q_reg} {D} {DFF_X1} {^} {leading} {CLK} {CLK(C)(P)(default)}
  BEGINPT {unit_fetch/unit_instructionRegister/regOut_reg[15]} {Q} {DFF_X1} {v} {leading} {CLK} {CLK(D)(P)(default)}
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.035}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.965}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.254}
    {=} {Slack Time} {0.711}
  END_SLK_CLC
  SLK 0.711
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {0.711} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {0.711} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {unit_fetch/unit_instructionRegister/regOut_reg[15]} {CK} {^} {Q} {v} {} {DFF_X1} {0.082} {0.000} {0.008} {} {0.082} {0.793} {} {2} {(23.98, 98.31) (25.52, 98.58)} 
    NET {} {} {} {} {} {unit_fetch/unit_instructionRegister/n53} {} {0.000} {0.000} {0.008} {3.266} {0.082} {0.793} {} {} {} 
    INST {U3421} {A2} {v} {ZN} {^} {} {NOR2_X1} {0.051} {0.004} {0.032} {} {0.133} {0.843} {} {2} {(27.30, 92.72) (27.11, 93.09)} 
    NET {} {} {} {} {} {n3045} {} {0.000} {0.000} {0.032} {5.525} {0.133} {0.843} {} {} {} 
    INST {U3488} {A2} {^} {ZN} {v} {} {NAND4_X1} {0.079} {0.000} {0.053} {} {0.211} {0.922} {} {8} {(28.44, 85.26) (28.64, 85.68)} 
    NET {} {} {} {} {} {n2863} {} {0.000} {0.000} {0.053} {13.571} {0.212} {0.923} {} {} {} 
    INST {U3521} {B} {v} {ZN} {^} {} {OAI211_X1} {0.042} {0.000} {0.023} {} {0.254} {0.965} {} {1} {(21.69, 81.52) (21.15, 81.75)} 
    NET {} {} {} {} {} {unit_decode/IMMreg/ffi_25/n5} {} {0.000} {0.000} {0.023} {1.346} {0.254} {0.965} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {CLK} {^} {} {} {CLK} {} {} {} {0.000} {156.368} {0.000} {-0.711} {} {123} {(59.38, 116.48) } 
    NET {} {} {} {} {} {CLK} {} {0.000} {0.000} {0.000} {156.368} {0.000} {-0.711} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1246

