((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . -69) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -12) (Expr . GT) (Expr Num . 97) (Expr Num . 47) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -82) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 8) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 11))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . 4) (Expr Num . -48) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . LOAD) (Reg . 13) (Expr Num . 39) END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr Num . 86) (Stat . INPUT) (Reg . 3) END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . LOAD) (Reg . 1) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 1) (Expr Num . 76) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 4) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 12))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . OUTPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE END END (Stat . OUTPUT) (Reg . 4))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Expr Num . 43) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 7) (Expr . GT) (Expr Num . -20) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . -82) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END ELSE (Stat . INPUT) (Reg . 2) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . AND) (Reg . 10) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 0) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . LOAD) (Reg . 8) (Reg . 12) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 91) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 7))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . 58) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . 58) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 10) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Expr Num . 45) END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 6) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -85) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . AND) (Reg . 10) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Expr Num . -68) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr Num . 13) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Expr . EQ) (Expr . OR) (Expr Num . 37) (Expr Num . 77) (Expr . NOT) (Expr Num . 11) (Stat . LOAD) (Reg . 9) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr Num . 38) (Stat . INPUT) (Reg . 10) END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 12))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr Num . -42) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Expr Num . 43) END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . 46) END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . -35) (Stat . LOAD) (Reg . 5) (Expr . AND) (Reg . 8) (Expr . AND) (Reg . 2) (Reg . 4) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 2) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . -94) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . 58) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -75) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 14))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . NOT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . NOT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . LOAD) (Reg . 1) (Expr Num . -4) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -12) (Expr . GT) (Expr Num . 97) (Expr Num . 47) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . -72) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . OUTPUT) (Expr . OR) (Expr Num . -71) (Expr . AND) (Expr . AND) (Reg . 10) (Expr Num . -55) (Expr Num . 70) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 0) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -12) (Expr . GT) (Expr Num . 97) (Expr Num . 47) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . -97) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Expr Num . 43) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Expr . EQ) (Expr Num . -30) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 6) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 0) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 0) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 7) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . -42) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . LOAD) (Reg . 1) (Expr Num . -4) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . LOAD) (Reg . 7) (Expr Num . 17) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . IF) (Expr Num . 84) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE END END (Stat . OUTPUT) (Reg . 4))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 7) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 11) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . 58) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . 4) (Expr Num . -48) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 5) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 7) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Expr Num . 43) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 9) END END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END (Stat . OUTPUT) (Reg . 10))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Expr . AND) (Reg . 7) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . NOT) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 90) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 0) (Expr Num . 47) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 9) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 12))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 8) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 91) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . LOAD) (Reg . 12) (Reg . 1) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . LOAD) (Reg . 1) (Reg . 8) END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . -46) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Expr Num . -68) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr Num . 13) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . 58) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 91) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 2) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr . EQ) (Expr Num . 75) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . OUTPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 1) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 11) (Expr Num . -31) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . -69) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . NOT) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 0))
((Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 2) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 58) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . LOAD) (Reg . 13) (Reg . 2) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 9) END)
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 7) (Expr . GT) (Expr Num . -20) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . -82) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . AND) (Reg . 10) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 50) (Stat . LOAD) (Reg . 14) (Reg . 11) ELSE (Stat . IF) (Expr . EQ) (Reg . 13) (Expr . LT) (Expr Num . 17) (Expr . NOT) (Expr . LT) (Expr . LT) (Reg . 4) (Reg . 4) (Expr Num . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . LOAD) (Reg . 13) (Reg . 2) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 9) END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 8) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -12) (Expr . GT) (Expr Num . 97) (Expr Num . 47) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -12) (Expr . GT) (Expr Num . 97) (Expr Num . 47) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 2) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 14) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . -42) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . -97) (Stat . OUTPUT) (Expr Num . -81) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 8) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 7) (Expr . GT) (Expr Num . -20) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr Num . -82) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 11) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . OUTPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Expr . GT) (Expr Num . 47) (Expr Num . 36) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Expr Num . -58) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Expr Num . 43) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 13))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 9) END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . EQ) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 2) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . NOT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Expr . OR) (Expr . AND) (Expr Num . 89) (Expr Num . -6) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 9) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Expr . NOT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . -69) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr Num . -31) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . LOAD) (Reg . 1) (Reg . 8) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 77) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . LOAD) (Reg . 2) (Expr . NOT) (Expr Num . 37) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 13) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 0) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . -69) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 7) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 7))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 36) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr . OR) (Expr Num . -42) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -42) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . LOAD) (Reg . 13) (Reg . 2) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 9) END)
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END ELSE (Stat . OUTPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 6) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 8) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 99) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Expr Num . -68) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr Num . 13) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 1) END END END END END END END END END END END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 74) (Expr Num . 99) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 13) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . LOAD) (Reg . 12) (Reg . 1) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 61) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . -4) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 8) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . 57) (Stat . INPUT) (Reg . 8) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 6) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Expr . EQ) (Expr Num . -30) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 6) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 0) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 5) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 5) (Expr Num . 22) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Expr Num . 81) END END END END END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . OR) (Reg . 0) (Expr Num . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 12) (Expr Num . 23) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 77) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 14) END END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 83) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 2) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 6) (Reg . 13) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Expr Num . -97) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END END END END END END ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . LOAD) (Reg . 11) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END END END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1))
((Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 5) (Expr Num . -42) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 8) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 58) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 0) (Reg . 6) END END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
