

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Wed Apr 12 17:32:39 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        blur_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.44|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+---------+
    |   Latency  |  Interval  | Pipeline|
    | min |  max | min |  max |   Type  |
    +-----+------+-----+------+---------+
    |    1|  1104|    1|  1104|   none  |
    +-----+------+-----+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1066|  1066|        11|          1|          1|  1057|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1172|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     16|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      86|
|Register         |        -|      -|    3284|      31|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     16|    3860|    1929|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |                 Instance                 |                Module                | BRAM_18K| DSP48E|  FF | LUT |
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |blur_kernel_mul_16ns_18ns_34_3_U11        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U12        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U13        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U14        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U15        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U16        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U17        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U18        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U19        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U20        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U21        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U22        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U23        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U24        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U25        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U26        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_sdiv_32ns_32ns_32_36_seq_U10  |blur_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |blur_kernel_srem_32ns_32ns_32_36_seq_U9   |blur_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |Total                                     |                                      |        0|     16|  576|  640|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------+----------+-------+---+----+------------+------------+
    |         Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------+----------+-------+---+----+------------+------------+
    |assign_105_1_fu_2543_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_105_2_fu_2596_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_105_3_fu_2649_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_115_1_fu_2552_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_115_2_fu_2605_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_115_3_fu_2658_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_125_1_fu_2561_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_125_2_fu_2614_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_125_3_fu_2667_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_127_1_fu_2913_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_127_2_fu_2922_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_127_3_fu_2931_p2        |     +    |      0|  0|   8|          16|          16|
    |assign_1_fu_2480_p2            |     +    |      0|  0|   8|          16|          16|
    |assign_4_fu_2489_p2            |     +    |      0|  0|   8|          16|          16|
    |assign_7_fu_2498_p2            |     +    |      0|  0|   8|          16|          16|
    |assign_s_fu_2904_p2            |     +    |      0|  0|   8|          16|          16|
    |input_index_1_fu_863_p2        |     +    |      0|  0|  11|          11|           1|
    |output_index_1_cp_fu_3036_p2   |     +    |      0|  0|  13|          13|           9|
    |output_index_1_fu_1005_p2      |     +    |      0|  0|  13|          13|           9|
    |output_index_cp_fu_3012_p2     |     +    |      0|  0|  13|          13|           9|
    |p_1_fu_2389_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_1091_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_1128_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_fu_2285_p2                   |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_2384_p2                 |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_2417_p2                 |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_2435_p2                 |     +    |      0|  0|  32|          32|          32|
    |q_fu_2280_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_2548_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp11_fu_2557_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp12_fu_2909_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp15_fu_2592_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp16_fu_2601_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp17_fu_2610_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp18_fu_2918_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp21_fu_2645_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp22_fu_2654_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp23_fu_2663_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp24_fu_2927_p2               |     +    |      0|  0|   8|          16|          16|
    |tmp3_fu_2476_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp4_fu_2485_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp5_fu_2494_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp6_fu_2900_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp9_fu_2539_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp_31_1_fu_1011_p2            |     +    |      0|  0|  13|          13|           8|
    |tmp_3_fu_917_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_4_fu_935_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_5_fu_849_p2                |     +    |      0|  0|  32|          32|          32|
    |tmp_6_fu_853_p2                |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_957_p2               |     -    |      0|  0|  13|           8|          13|
    |p_neg_1_fu_1063_p2             |     -    |      0|  0|  15|           1|          15|
    |p_neg_t1_fu_1051_p2            |     -    |      0|  0|  13|           1|          13|
    |p_neg_t2_fu_975_p2             |     -    |      0|  0|  13|           1|          13|
    |p_neg_t_1_fu_2349_p2           |     -    |      0|  0|  10|           1|          10|
    |p_neg_t_fu_999_p2              |     -    |      0|  0|  10|           1|          10|
    |tmp_40_fu_1037_p2              |     -    |      0|  0|   6|           1|           6|
    |tmp_fu_827_p2                  |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_843_p2                |     -    |      0|  0|  32|          32|          32|
    |or_cond1_1_fu_2533_p2          |    and   |      0|  0|   1|           1|           1|
    |or_cond1_2_fu_2586_p2          |    and   |      0|  0|   1|           1|           1|
    |or_cond1_3_fu_2639_p2          |    and   |      0|  0|   1|           1|           1|
    |or_cond1_fu_2470_p2            |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_2576_p2               |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_2582_p2               |    and   |      0|  0|   1|           1|           1|
    |tmp19_fu_2629_p2               |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_2460_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_2635_p2               |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_2466_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2522_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2528_p2                |    and   |      0|  0|   1|           1|           1|
    |exitcond6_fu_857_p2            |   icmp   |      0|  0|   4|          11|          11|
    |icmp1_fu_951_p2                |   icmp   |      0|  0|   5|          12|           1|
    |icmp_fu_911_p2                 |   icmp   |      0|  0|   3|           6|           1|
    |slt1_fu_2295_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_2394_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2508_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_1096_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2422_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_1133_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2440_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2290_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2300_p2              |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2305_p2              |   icmp   |      0|  0|  11|          32|          32|
    |tmp_32_1_fu_1023_p2            |   icmp   |      0|  0|   5|          13|           1|
    |tmp_54_1_fu_2399_p2            |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_2_fu_1101_p2            |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_3_fu_1138_p2            |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_1_fu_2518_p2            |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_2_fu_2427_p2            |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_3_fu_2445_p2            |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                  |    or    |      0|  0|   1|           1|           1|
    |output_index_tr_s_fu_1057_p2   |    or    |      0|  0|  23|          15|           1|
    |tmp_31_1_cast_fu_1017_p2       |    or    |      0|  0|   8|           6|           1|
    |i_1_fu_2328_p3                 |  select  |      0|  0|  13|           1|          13|
    |i_fu_2241_p3                   |  select  |      0|  0|  13|           1|          13|
    |stencil_buf_0_33_2_fu_2189_p3  |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_1_33_2_fu_2196_p3  |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_2_32_2_fu_2175_p3  |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_3_32_2_fu_2182_p3  |  select  |      0|  0|  16|           1|          16|
    |tmp_11_fu_2269_p3              |  select  |      0|  0|  10|           1|          10|
    |tmp_14_fu_2372_p3              |  select  |      0|  0|  10|           1|          10|
    |rev1_fu_2455_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2503_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2512_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_2566_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_2571_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_2619_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_2624_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_2450_p2                 |    xor   |      0|  0|   2|           1|           2|
    +-------------------------------+----------+-------+---+----+------------+------------+
    |Total                          |          |      0|  0|1172|        1603|        1697|
    +-------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+----+-----------+-----+-----------+
    |           Name           | LUT| Input Size| Bits| Total Bits|
    +--------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                 |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1   |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |   1|          2|    1|          2|
    |input_index_reg_794       |  11|          2|   11|         22|
    +--------------------------+----+-----------+-----+-----------+
    |Total                     |  86|         48|   15|         68|
    +--------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------+----+----+-----+-----------+
    |                     Name                    | FF | LUT| Bits| Const Bits|
    +---------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                    |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                      |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_slt4_reg_4061      |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_slt6_reg_4080      |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_tmp_54_2_reg_4066  |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_tmp_54_3_reg_4085  |   1|   0|    1|          0|
    |assign_105_1_reg_4277                        |  16|   0|   16|          0|
    |assign_105_2_reg_4296                        |  16|   0|   16|          0|
    |assign_105_3_reg_4315                        |  16|   0|   16|          0|
    |assign_107_1_reg_4405                        |  16|   0|   16|          0|
    |assign_107_2_reg_4420                        |  16|   0|   16|          0|
    |assign_107_3_reg_4435                        |  16|   0|   16|          0|
    |assign_115_1_reg_4282                        |  16|   0|   16|          0|
    |assign_115_2_reg_4301                        |  16|   0|   16|          0|
    |assign_115_3_reg_4320                        |  16|   0|   16|          0|
    |assign_116_1_reg_4410                        |  16|   0|   16|          0|
    |assign_116_2_reg_4425                        |  16|   0|   16|          0|
    |assign_116_3_reg_4440                        |  16|   0|   16|          0|
    |assign_125_1_reg_4287                        |  16|   0|   16|          0|
    |assign_125_2_reg_4306                        |  16|   0|   16|          0|
    |assign_125_3_reg_4325                        |  16|   0|   16|          0|
    |assign_126_1_reg_4415                        |  16|   0|   16|          0|
    |assign_126_2_reg_4430                        |  16|   0|   16|          0|
    |assign_126_3_reg_4445                        |  16|   0|   16|          0|
    |assign_127_1_reg_4455                        |  16|   0|   16|          0|
    |assign_127_2_reg_4460                        |  16|   0|   16|          0|
    |assign_127_3_reg_4465                        |  16|   0|   16|          0|
    |assign_128_1_reg_4495                        |  16|   0|   16|          0|
    |assign_128_2_reg_4500                        |  16|   0|   16|          0|
    |assign_128_3_reg_4505                        |  16|   0|   16|          0|
    |assign_1_reg_4258                            |  16|   0|   16|          0|
    |assign_2_reg_4390                            |  16|   0|   16|          0|
    |assign_3_reg_4490                            |  16|   0|   16|          0|
    |assign_4_reg_4263                            |  16|   0|   16|          0|
    |assign_5_reg_4395                            |  16|   0|   16|          0|
    |assign_7_reg_4268                            |  16|   0|   16|          0|
    |assign_8_reg_4400                            |  16|   0|   16|          0|
    |assign_s_reg_4450                            |  16|   0|   16|          0|
    |exitcond6_reg_3960                           |   1|   0|    1|          0|
    |icmp1_reg_4023                               |   1|   0|    1|          0|
    |icmp_reg_4003                                |   1|   0|    1|          0|
    |input_index_reg_794                          |  11|   0|   11|          0|
    |or_cond1_1_reg_4273                          |   1|   0|    1|          0|
    |or_cond1_2_reg_4292                          |   1|   0|    1|          0|
    |or_cond1_3_reg_4311                          |   1|   0|    1|          0|
    |or_cond1_reg_4254                            |   1|   0|    1|          0|
    |output_index_1_reg_4037                      |  11|   0|   13|          2|
    |p_lshr_f_3_cast_reg_4075                     |   7|   0|    7|          0|
    |p_neg_t1_reg_4047                            |  11|   0|   13|          2|
    |p_neg_t2_reg_4027                            |  11|   0|   13|          2|
    |p_neg_t_reg_4032                             |  10|   0|   10|          0|
    |q_1_reg_4218                                 |  32|   0|   32|          0|
    |slt1_reg_4203                                |   1|   0|    1|          0|
    |slt2_reg_4224                                |   1|   0|    1|          0|
    |slt4_reg_4061                                |   1|   0|    1|          0|
    |slt5_reg_4234                                |   1|   0|    1|          0|
    |slt6_reg_4080                                |   1|   0|    1|          0|
    |slt7_reg_4244                                |   1|   0|    1|          0|
    |slt_reg_4198                                 |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_140                       |  16|   0|   16|          0|
    |stencil_buf_0_0_load_19_reg_4095             |  16|   0|   16|          0|
    |stencil_buf_0_0_load_reg_4090                |  16|   0|   16|          0|
    |stencil_buf_0_0_s_fu_136                     |  16|   0|   16|          0|
    |stencil_buf_0_10_fu_180                      |  16|   0|   16|          0|
    |stencil_buf_0_11_fu_184                      |  16|   0|   16|          0|
    |stencil_buf_0_12_fu_188                      |  16|   0|   16|          0|
    |stencil_buf_0_13_fu_192                      |  16|   0|   16|          0|
    |stencil_buf_0_14_fu_196                      |  16|   0|   16|          0|
    |stencil_buf_0_15_fu_200                      |  16|   0|   16|          0|
    |stencil_buf_0_15_load_reg_4101               |  16|   0|   16|          0|
    |stencil_buf_0_16_fu_204                      |  16|   0|   16|          0|
    |stencil_buf_0_16_load_reg_4106               |  16|   0|   16|          0|
    |stencil_buf_0_17_fu_208                      |  16|   0|   16|          0|
    |stencil_buf_0_18_fu_212                      |  16|   0|   16|          0|
    |stencil_buf_0_19_fu_216                      |  16|   0|   16|          0|
    |stencil_buf_0_1_fu_144                       |  16|   0|   16|          0|
    |stencil_buf_0_20_fu_220                      |  16|   0|   16|          0|
    |stencil_buf_0_21_fu_224                      |  16|   0|   16|          0|
    |stencil_buf_0_22_fu_228                      |  16|   0|   16|          0|
    |stencil_buf_0_23_fu_232                      |  16|   0|   16|          0|
    |stencil_buf_0_24_fu_236                      |  16|   0|   16|          0|
    |stencil_buf_0_25_fu_240                      |  16|   0|   16|          0|
    |stencil_buf_0_26_fu_244                      |  16|   0|   16|          0|
    |stencil_buf_0_27_fu_248                      |  16|   0|   16|          0|
    |stencil_buf_0_28_fu_252                      |  16|   0|   16|          0|
    |stencil_buf_0_29_fu_256                      |  16|   0|   16|          0|
    |stencil_buf_0_2_fu_148                       |  16|   0|   16|          0|
    |stencil_buf_0_30_fu_260                      |  16|   0|   16|          0|
    |stencil_buf_0_31_fu_264                      |  16|   0|   16|          0|
    |stencil_buf_0_31_load_reg_4162               |  16|   0|   16|          0|
    |stencil_buf_0_33_2_reg_4187                  |  16|   0|   16|          0|
    |stencil_buf_0_3_fu_152                       |  16|   0|   16|          0|
    |stencil_buf_0_4_fu_156                       |  16|   0|   16|          0|
    |stencil_buf_0_5_fu_160                       |  16|   0|   16|          0|
    |stencil_buf_0_6_fu_164                       |  16|   0|   16|          0|
    |stencil_buf_0_7_fu_168                       |  16|   0|   16|          0|
    |stencil_buf_0_8_fu_172                       |  16|   0|   16|          0|
    |stencil_buf_0_9_fu_176                       |  16|   0|   16|          0|
    |stencil_buf_1_0_fu_272                       |  16|   0|   16|          0|
    |stencil_buf_1_0_load_20_reg_4118             |  16|   0|   16|          0|
    |stencil_buf_1_0_load_reg_4112                |  16|   0|   16|          0|
    |stencil_buf_1_0_s_fu_268                     |  16|   0|   16|          0|
    |stencil_buf_1_10_fu_312                      |  16|   0|   16|          0|
    |stencil_buf_1_11_fu_316                      |  16|   0|   16|          0|
    |stencil_buf_1_12_fu_320                      |  16|   0|   16|          0|
    |stencil_buf_1_13_fu_324                      |  16|   0|   16|          0|
    |stencil_buf_1_14_fu_328                      |  16|   0|   16|          0|
    |stencil_buf_1_15_fu_332                      |  16|   0|   16|          0|
    |stencil_buf_1_15_load_reg_4123               |  16|   0|   16|          0|
    |stencil_buf_1_16_fu_336                      |  16|   0|   16|          0|
    |stencil_buf_1_16_load_reg_4129               |  16|   0|   16|          0|
    |stencil_buf_1_17_fu_340                      |  16|   0|   16|          0|
    |stencil_buf_1_18_fu_344                      |  16|   0|   16|          0|
    |stencil_buf_1_19_fu_348                      |  16|   0|   16|          0|
    |stencil_buf_1_1_fu_276                       |  16|   0|   16|          0|
    |stencil_buf_1_20_fu_352                      |  16|   0|   16|          0|
    |stencil_buf_1_21_fu_356                      |  16|   0|   16|          0|
    |stencil_buf_1_22_fu_360                      |  16|   0|   16|          0|
    |stencil_buf_1_23_fu_364                      |  16|   0|   16|          0|
    |stencil_buf_1_24_fu_368                      |  16|   0|   16|          0|
    |stencil_buf_1_25_fu_372                      |  16|   0|   16|          0|
    |stencil_buf_1_26_fu_376                      |  16|   0|   16|          0|
    |stencil_buf_1_27_fu_380                      |  16|   0|   16|          0|
    |stencil_buf_1_28_fu_384                      |  16|   0|   16|          0|
    |stencil_buf_1_29_fu_388                      |  16|   0|   16|          0|
    |stencil_buf_1_2_fu_280                       |  16|   0|   16|          0|
    |stencil_buf_1_30_fu_392                      |  16|   0|   16|          0|
    |stencil_buf_1_31_fu_396                      |  16|   0|   16|          0|
    |stencil_buf_1_31_load_reg_4167               |  16|   0|   16|          0|
    |stencil_buf_1_33_2_reg_4193                  |  16|   0|   16|          0|
    |stencil_buf_1_3_fu_284                       |  16|   0|   16|          0|
    |stencil_buf_1_4_fu_288                       |  16|   0|   16|          0|
    |stencil_buf_1_5_fu_292                       |  16|   0|   16|          0|
    |stencil_buf_1_6_fu_296                       |  16|   0|   16|          0|
    |stencil_buf_1_7_fu_300                       |  16|   0|   16|          0|
    |stencil_buf_1_8_fu_304                       |  16|   0|   16|          0|
    |stencil_buf_1_9_fu_308                       |  16|   0|   16|          0|
    |stencil_buf_2_0_fu_404                       |  16|   0|   16|          0|
    |stencil_buf_2_0_load_reg_4134                |  16|   0|   16|          0|
    |stencil_buf_2_0_s_fu_400                     |  16|   0|   16|          0|
    |stencil_buf_2_10_fu_444                      |  16|   0|   16|          0|
    |stencil_buf_2_11_fu_448                      |  16|   0|   16|          0|
    |stencil_buf_2_12_fu_452                      |  16|   0|   16|          0|
    |stencil_buf_2_13_fu_456                      |  16|   0|   16|          0|
    |stencil_buf_2_14_fu_460                      |  16|   0|   16|          0|
    |stencil_buf_2_15_fu_464                      |  16|   0|   16|          0|
    |stencil_buf_2_15_load_reg_4141               |  16|   0|   16|          0|
    |stencil_buf_2_16_fu_468                      |  16|   0|   16|          0|
    |stencil_buf_2_17_fu_472                      |  16|   0|   16|          0|
    |stencil_buf_2_18_fu_476                      |  16|   0|   16|          0|
    |stencil_buf_2_19_fu_480                      |  16|   0|   16|          0|
    |stencil_buf_2_1_fu_408                       |  16|   0|   16|          0|
    |stencil_buf_2_20_fu_484                      |  16|   0|   16|          0|
    |stencil_buf_2_21_fu_488                      |  16|   0|   16|          0|
    |stencil_buf_2_22_fu_492                      |  16|   0|   16|          0|
    |stencil_buf_2_23_fu_496                      |  16|   0|   16|          0|
    |stencil_buf_2_24_fu_500                      |  16|   0|   16|          0|
    |stencil_buf_2_25_fu_504                      |  16|   0|   16|          0|
    |stencil_buf_2_26_fu_508                      |  16|   0|   16|          0|
    |stencil_buf_2_27_fu_512                      |  16|   0|   16|          0|
    |stencil_buf_2_28_fu_516                      |  16|   0|   16|          0|
    |stencil_buf_2_29_fu_520                      |  16|   0|   16|          0|
    |stencil_buf_2_2_fu_412                       |  16|   0|   16|          0|
    |stencil_buf_2_30_fu_524                      |  16|   0|   16|          0|
    |stencil_buf_2_32_2_reg_4173                  |  16|   0|   16|          0|
    |stencil_buf_2_3_fu_416                       |  16|   0|   16|          0|
    |stencil_buf_2_4_fu_420                       |  16|   0|   16|          0|
    |stencil_buf_2_5_fu_424                       |  16|   0|   16|          0|
    |stencil_buf_2_6_fu_428                       |  16|   0|   16|          0|
    |stencil_buf_2_7_fu_432                       |  16|   0|   16|          0|
    |stencil_buf_2_8_fu_436                       |  16|   0|   16|          0|
    |stencil_buf_2_9_fu_440                       |  16|   0|   16|          0|
    |stencil_buf_3_0_fu_532                       |  16|   0|   16|          0|
    |stencil_buf_3_0_load_reg_4148                |  16|   0|   16|          0|
    |stencil_buf_3_0_s_fu_528                     |  16|   0|   16|          0|
    |stencil_buf_3_10_fu_572                      |  16|   0|   16|          0|
    |stencil_buf_3_11_fu_576                      |  16|   0|   16|          0|
    |stencil_buf_3_12_fu_580                      |  16|   0|   16|          0|
    |stencil_buf_3_13_fu_584                      |  16|   0|   16|          0|
    |stencil_buf_3_14_fu_588                      |  16|   0|   16|          0|
    |stencil_buf_3_15_fu_592                      |  16|   0|   16|          0|
    |stencil_buf_3_15_load_reg_4155               |  16|   0|   16|          0|
    |stencil_buf_3_16_fu_596                      |  16|   0|   16|          0|
    |stencil_buf_3_17_fu_600                      |  16|   0|   16|          0|
    |stencil_buf_3_18_fu_604                      |  16|   0|   16|          0|
    |stencil_buf_3_19_fu_608                      |  16|   0|   16|          0|
    |stencil_buf_3_1_fu_536                       |  16|   0|   16|          0|
    |stencil_buf_3_20_fu_612                      |  16|   0|   16|          0|
    |stencil_buf_3_21_fu_616                      |  16|   0|   16|          0|
    |stencil_buf_3_22_fu_620                      |  16|   0|   16|          0|
    |stencil_buf_3_23_fu_624                      |  16|   0|   16|          0|
    |stencil_buf_3_24_fu_628                      |  16|   0|   16|          0|
    |stencil_buf_3_25_fu_632                      |  16|   0|   16|          0|
    |stencil_buf_3_26_fu_636                      |  16|   0|   16|          0|
    |stencil_buf_3_27_fu_640                      |  16|   0|   16|          0|
    |stencil_buf_3_28_fu_644                      |  16|   0|   16|          0|
    |stencil_buf_3_29_fu_648                      |  16|   0|   16|          0|
    |stencil_buf_3_2_fu_540                       |  16|   0|   16|          0|
    |stencil_buf_3_30_fu_652                      |  16|   0|   16|          0|
    |stencil_buf_3_32_2_reg_4180                  |  16|   0|   16|          0|
    |stencil_buf_3_3_fu_544                       |  16|   0|   16|          0|
    |stencil_buf_3_4_fu_548                       |  16|   0|   16|          0|
    |stencil_buf_3_5_fu_552                       |  16|   0|   16|          0|
    |stencil_buf_3_6_fu_556                       |  16|   0|   16|          0|
    |stencil_buf_3_7_fu_560                       |  16|   0|   16|          0|
    |stencil_buf_3_8_fu_564                       |  16|   0|   16|          0|
    |stencil_buf_3_9_fu_568                       |  16|   0|   16|          0|
    |tile_index_dim0_reg_3916                     |  32|   0|   32|          0|
    |tile_index_dim1_reg_3922                     |  32|   0|   32|          0|
    |tmp_12_reg_4208                              |   1|   0|    1|          0|
    |tmp_13_reg_4213                              |   1|   0|    1|          0|
    |tmp_19_reg_3975                              |   1|   0|    1|          0|
    |tmp_29_reg_4052                              |   9|   0|    9|          0|
    |tmp_32_1_reg_4043                            |   1|   0|    1|          0|
    |tmp_3_reg_4007                               |  11|   0|   13|          2|
    |tmp_42_reg_4057                              |   1|   0|    1|          0|
    |tmp_43_reg_4071                              |   1|   0|    1|          0|
    |tmp_4_reg_4016                               |  11|   0|   13|          2|
    |tmp_54_1_reg_4229                            |   1|   0|    1|          0|
    |tmp_54_2_reg_4066                            |   1|   0|    1|          0|
    |tmp_54_3_reg_4085                            |   1|   0|    1|          0|
    |tmp_55_2_reg_4239                            |   1|   0|    1|          0|
    |tmp_55_3_reg_4249                            |   1|   0|    1|          0|
    |tmp_5_reg_3944                               |  32|   0|   32|          0|
    |tmp_6_reg_3952                               |  32|   0|   32|          0|
    |tmp_7_reg_3969                               |  11|   0|   13|          2|
    |tmp_reg_3928                                 |  31|   0|   32|          1|
    |tmp_s_reg_3936                               |  31|   0|   32|          1|
    |icmp1_reg_4023                               |   0|   1|    1|          0|
    |icmp_reg_4003                                |   0|   1|    1|          0|
    |or_cond1_1_reg_4273                          |   0|   1|    1|          0|
    |or_cond1_2_reg_4292                          |   0|   1|    1|          0|
    |or_cond1_3_reg_4311                          |   0|   1|    1|          0|
    |or_cond1_reg_4254                            |   0|   1|    1|          0|
    |tmp_32_1_reg_4043                            |   0|   1|    1|          0|
    |tmp_42_reg_4057                              |   0|   1|    1|          0|
    |tmp_43_reg_4071                              |   0|   1|    1|          0|
    |tmp_4_reg_4016                               |   0|  11|   13|          2|
    |tmp_7_reg_3969                               |   0|  11|   13|          2|
    +---------------------------------------------+----+----+-----+-----------+
    |Total                                        |3284|  31| 3333|         18|
    +---------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+---------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+---------------------+-----+-----+------------+---------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_start             |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_done              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_idle              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_ready             | out |    1| ap_ctrl_hs |       compute       | return value |
|compute_flag         |  in |    1|   ap_none  |     compute_flag    |    scalar    |
|output_0_address0    | out |   10|  ap_memory |       output_0      |     array    |
|output_0_ce0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_we0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_d0          | out |   16|  ap_memory |       output_0      |     array    |
|output_1_address0    | out |   10|  ap_memory |       output_1      |     array    |
|output_1_ce0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_we0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_d0          | out |   16|  ap_memory |       output_1      |     array    |
|output_2_address0    | out |   10|  ap_memory |       output_2      |     array    |
|output_2_ce0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_we0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_d0          | out |   16|  ap_memory |       output_2      |     array    |
|output_3_address0    | out |   10|  ap_memory |       output_3      |     array    |
|output_3_ce0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_we0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_d0          | out |   16|  ap_memory |       output_3      |     array    |
|input_0_address0     | out |   10|  ap_memory |       input_0       |     array    |
|input_0_ce0          | out |    1|  ap_memory |       input_0       |     array    |
|input_0_q0           |  in |   16|  ap_memory |       input_0       |     array    |
|input_1_address0     | out |   10|  ap_memory |       input_1       |     array    |
|input_1_ce0          | out |    1|  ap_memory |       input_1       |     array    |
|input_1_q0           |  in |   16|  ap_memory |       input_1       |     array    |
|input_2_address0     | out |   10|  ap_memory |       input_2       |     array    |
|input_2_ce0          | out |    1|  ap_memory |       input_2       |     array    |
|input_2_q0           |  in |   16|  ap_memory |       input_2       |     array    |
|input_3_address0     | out |   10|  ap_memory |       input_3       |     array    |
|input_3_ce0          | out |    1|  ap_memory |       input_3       |     array    |
|input_3_q0           |  in |   16|  ap_memory |       input_3       |     array    |
|tile_index           |  in |   32|   ap_none  |      tile_index     |    scalar    |
|tile_num_dim0        |  in |   32|   ap_none  |    tile_num_dim0    |    scalar    |
|var_blur_y_extent_0  |  in |   32|   ap_none  | var_blur_y_extent_0 |    scalar    |
|var_blur_y_extent_1  |  in |   32|   ap_none  | var_blur_y_extent_1 |    scalar    |
|var_blur_y_min_0     |  in |   32|   ap_none  |   var_blur_y_min_0  |    scalar    |
|var_blur_y_min_1     |  in |   32|   ap_none  |   var_blur_y_min_1  |    scalar    |
+---------------------+-----+-----+------------+---------------------+--------------+

