{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1530059428137 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1530059428137 ""} { "Info" "IQEXE_START_BANNER_TIME" "Tue Jun 26 21:30:28 2018 " "Processing started: Tue Jun 26 21:30:28 2018" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1530059428137 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1530059428137 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Bombeador -c Bombeador " "Command: quartus_map --read_settings_files=on --write_settings_files=off Bombeador -c Bombeador" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1530059428137 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1530059428496 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "bombeador.vhd 2 1 " "Found 2 design units, including 1 entities, in source file bombeador.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Bombeador-arch_Bombeador " "Found design unit 1: Bombeador-arch_Bombeador" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 19 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428871 ""} { "Info" "ISGN_ENTITY_NAME" "1 Bombeador " "Found entity 1: Bombeador" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428871 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1530059428871 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "definir_time.vhd 2 1 " "Found 2 design units, including 1 entities, in source file definir_time.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Definir_TIME-ARCH_TIME " "Found design unit 1: Definir_TIME-ARCH_TIME" {  } { { "Definir_TIME.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Definir_TIME.vhd" 13 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428871 ""} { "Info" "ISGN_ENTITY_NAME" "1 Definir_TIME " "Found entity 1: Definir_TIME" {  } { { "Definir_TIME.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Definir_TIME.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428871 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1530059428871 ""}
{ "Warning" "WSGN_FILE_IS_MISSING" "ver_borda.vhd " "Can't analyze file -- file ver_borda.vhd is missing" {  } {  } 0 12019 "Can't analyze file -- file %1!s! is missing" 0 0 "Quartus II" 0 -1 1530059428887 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "luzes.vhd 2 1 " "Found 2 design units, including 1 entities, in source file luzes.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 luzes-arch_luzes " "Found design unit 1: luzes-arch_luzes" {  } { { "luzes.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/luzes.vhd" 13 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428887 ""} { "Info" "ISGN_ENTITY_NAME" "1 luzes " "Found entity 1: luzes" {  } { { "luzes.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/luzes.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428887 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1530059428887 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Bombeador " "Elaborating entity \"Bombeador\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1530059428934 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "errou Bombeador.vhd(22) " "Verilog HDL or VHDL warning at Bombeador.vhd(22): object \"errou\" assigned a value but never read" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 22 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1530059428934 "|Bombeador"}
{ "Warning" "WSGN_SEARCH_FILE" "display_7.vhd 2 1 " "Using design file display_7.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 display_7-arch_display_7 " "Found design unit 1: display_7-arch_display_7" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 11 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 ""} { "Info" "ISGN_ENTITY_NAME" "1 display_7 " "Found entity 1: display_7" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 ""}  } {  } 0 12125 "Using design file %1!s!, which is not specified as a design file for the current project, but contains definitions for %2!llu! design units and %3!llu! entities in project" 0 0 "Quartus II" 0 -1 1530059428949 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "display_7 display_7:Display_code " "Elaborating entity \"display_7\" for hierarchy \"display_7:Display_code\"" {  } { { "Bombeador.vhd" "Display_code" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 70 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1530059428949 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[0\] display_7.vhd(13) " "Inferred latch for \"S\[0\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[1\] display_7.vhd(13) " "Inferred latch for \"S\[1\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[2\] display_7.vhd(13) " "Inferred latch for \"S\[2\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[3\] display_7.vhd(13) " "Inferred latch for \"S\[3\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[4\] display_7.vhd(13) " "Inferred latch for \"S\[4\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[5\] display_7.vhd(13) " "Inferred latch for \"S\[5\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "S\[6\] display_7.vhd(13) " "Inferred latch for \"S\[6\]\" at display_7.vhd(13)" {  } { { "display_7.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/display_7.vhd" 13 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Definir_TIME Definir_TIME:DEFINIR_TEMPO " "Elaborating entity \"Definir_TIME\" for hierarchy \"Definir_TIME:DEFINIR_TEMPO\"" {  } { { "Bombeador.vhd" "DEFINIR_TEMPO" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 72 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1530059428949 ""}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "newclock Definir_TIME.vhd(34) " "VHDL Process Statement warning at Definir_TIME.vhd(34): signal \"newclock\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Definir_TIME.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Definir_TIME.vhd" 34 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428949 "|Bombeador|Definir_TIME:DEFINIR_TEMPO"}
{ "Warning" "WSGN_SEARCH_FILE" "divisor_freq.vhd 2 1 " "Using design file divisor_freq.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Divisor_Freq-arc_Divider " "Found design unit 1: Divisor_Freq-arc_Divider" {  } { { "divisor_freq.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/divisor_freq.vhd" 12 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428965 ""} { "Info" "ISGN_ENTITY_NAME" "1 Divisor_Freq " "Found entity 1: Divisor_Freq" {  } { { "divisor_freq.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/divisor_freq.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428965 ""}  } {  } 0 12125 "Using design file %1!s!, which is not specified as a design file for the current project, but contains definitions for %2!llu! design units and %3!llu! entities in project" 0 0 "Quartus II" 0 -1 1530059428965 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Divisor_Freq Definir_TIME:DEFINIR_TEMPO\|Divisor_Freq:DIV " "Elaborating entity \"Divisor_Freq\" for hierarchy \"Definir_TIME:DEFINIR_TEMPO\|Divisor_Freq:DIV\"" {  } { { "Definir_TIME.vhd" "DIV" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Definir_TIME.vhd" 24 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1530059428965 ""}
{ "Warning" "WSGN_SEARCH_FILE" "contador_sincrono_dividido.vhd 2 1 " "Using design file contador_sincrono_dividido.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Contador_Sincrono_Dividido-arch_Contador_Sincrono_Dividido " "Found design unit 1: Contador_Sincrono_Dividido-arch_Contador_Sincrono_Dividido" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 17 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428981 ""} { "Info" "ISGN_ENTITY_NAME" "1 Contador_Sincrono_Dividido " "Found entity 1: Contador_Sincrono_Dividido" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1530059428981 ""}  } {  } 0 12125 "Using design file %1!s!, which is not specified as a design file for the current project, but contains definitions for %2!llu! design units and %3!llu! entities in project" 0 0 "Quartus II" 0 -1 1530059428981 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Contador_Sincrono_Dividido Contador_Sincrono_Dividido:Contador_final " "Elaborating entity \"Contador_Sincrono_Dividido\" for hierarchy \"Contador_Sincrono_Dividido:Contador_final\"" {  } { { "Bombeador.vhd" "Contador_final" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 74 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1530059428981 ""}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "reset contador_sincrono_dividido.vhd(43) " "VHDL Process Statement warning at contador_sincrono_dividido.vhd(43): signal \"reset\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 43 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428981 "|Bombeador|Contador_Sincrono_Dividido:Contador_final"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "comeco contador_sincrono_dividido.vhd(51) " "VHDL Process Statement warning at contador_sincrono_dividido.vhd(51): signal \"comeco\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 51 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428981 "|Bombeador|Contador_Sincrono_Dividido:Contador_final"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "Ain contador_sincrono_dividido.vhd(52) " "VHDL Process Statement warning at contador_sincrono_dividido.vhd(52): signal \"Ain\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 52 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428981 "|Bombeador|Contador_Sincrono_Dividido:Contador_final"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "Bin contador_sincrono_dividido.vhd(53) " "VHDL Process Statement warning at contador_sincrono_dividido.vhd(53): signal \"Bin\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 53 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428981 "|Bombeador|Contador_Sincrono_Dividido:Contador_final"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "Cin contador_sincrono_dividido.vhd(54) " "VHDL Process Statement warning at contador_sincrono_dividido.vhd(54): signal \"Cin\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 54 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428981 "|Bombeador|Contador_Sincrono_Dividido:Contador_final"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "Din contador_sincrono_dividido.vhd(55) " "VHDL Process Statement warning at contador_sincrono_dividido.vhd(55): signal \"Din\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 55 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "Quartus II" 0 -1 1530059428981 "|Bombeador|Contador_Sincrono_Dividido:Contador_final"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Divisor_Freq Contador_Sincrono_Dividido:Contador_final\|Divisor_Freq:Divisor " "Elaborating entity \"Divisor_Freq\" for hierarchy \"Contador_Sincrono_Dividido:Contador_final\|Divisor_Freq:Divisor\"" {  } { { "contador_sincrono_dividido.vhd" "Divisor" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 37 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1530059428981 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "luzes luzes:Luzes_def " "Elaborating entity \"luzes\" for hierarchy \"luzes:Luzes_def\"" {  } { { "Bombeador.vhd" "Luzes_def" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 76 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1530059428981 ""}
{ "Warning" "WSGN_CONNECTIVITY_WARNINGS" "1 " "1 hierarchies have connectivity warnings - see the Connectivity Checks report folder" {  } {  } 0 12241 "%1!d! hierarchies have connectivity warnings - see the Connectivity Checks report folder" 0 0 "Quartus II" 0 -1 1530059429902 ""}
{ "Info" "IMLS_MLS_PRESET_POWER_UP" "" "Registers with preset signals will power-up high" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 92 -1 0 } }  } 0 13000 "Registers with preset signals will power-up high" 0 0 "Quartus II" 0 -1 1530059429949 ""}
{ "Info" "IMLS_MLS_DEV_CLRN_SETS_REGISTERS" "" "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" {  } {  } 0 13003 "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" 0 0 "Quartus II" 0 -1 1530059429949 ""}
{ "Warning" "WMLS_MLS_CREATED_ALOAD_CCT" "" "Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state." { { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|A\[0\] Contador_Sincrono_Dividido:Contador_final\|A\[0\]~_emulated Contador_Sincrono_Dividido:Contador_final\|A\[0\]~1 " "Register \"Contador_Sincrono_Dividido:Contador_final\|A\[0\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|A\[0\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|A\[0\]~1\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|A[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|A\[1\] Contador_Sincrono_Dividido:Contador_final\|A\[1\]~_emulated Contador_Sincrono_Dividido:Contador_final\|A\[1\]~6 " "Register \"Contador_Sincrono_Dividido:Contador_final\|A\[1\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|A\[1\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|A\[1\]~6\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|A[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|A\[2\] Contador_Sincrono_Dividido:Contador_final\|A\[2\]~_emulated Contador_Sincrono_Dividido:Contador_final\|A\[2\]~11 " "Register \"Contador_Sincrono_Dividido:Contador_final\|A\[2\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|A\[2\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|A\[2\]~11\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|A[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|A\[3\] Contador_Sincrono_Dividido:Contador_final\|A\[3\]~_emulated Contador_Sincrono_Dividido:Contador_final\|A\[3\]~16 " "Register \"Contador_Sincrono_Dividido:Contador_final\|A\[3\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|A\[3\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|A\[3\]~16\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|A[3]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|B\[0\] Contador_Sincrono_Dividido:Contador_final\|B\[0\]~_emulated Contador_Sincrono_Dividido:Contador_final\|B\[0\]~1 " "Register \"Contador_Sincrono_Dividido:Contador_final\|B\[0\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|B\[0\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|B\[0\]~1\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|B[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|B\[1\] Contador_Sincrono_Dividido:Contador_final\|B\[1\]~_emulated Contador_Sincrono_Dividido:Contador_final\|B\[1\]~6 " "Register \"Contador_Sincrono_Dividido:Contador_final\|B\[1\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|B\[1\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|B\[1\]~6\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|B[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|B\[2\] Contador_Sincrono_Dividido:Contador_final\|B\[2\]~_emulated Contador_Sincrono_Dividido:Contador_final\|B\[2\]~11 " "Register \"Contador_Sincrono_Dividido:Contador_final\|B\[2\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|B\[2\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|B\[2\]~11\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|B[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|B\[3\] Contador_Sincrono_Dividido:Contador_final\|B\[3\]~_emulated Contador_Sincrono_Dividido:Contador_final\|B\[3\]~16 " "Register \"Contador_Sincrono_Dividido:Contador_final\|B\[3\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|B\[3\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|B\[3\]~16\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|B[3]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|C\[0\] Contador_Sincrono_Dividido:Contador_final\|C\[0\]~_emulated Contador_Sincrono_Dividido:Contador_final\|C\[0\]~1 " "Register \"Contador_Sincrono_Dividido:Contador_final\|C\[0\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|C\[0\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|C\[0\]~1\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|C[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|C\[1\] Contador_Sincrono_Dividido:Contador_final\|C\[1\]~_emulated Contador_Sincrono_Dividido:Contador_final\|C\[1\]~6 " "Register \"Contador_Sincrono_Dividido:Contador_final\|C\[1\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|C\[1\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|C\[1\]~6\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|C[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|C\[2\] Contador_Sincrono_Dividido:Contador_final\|C\[2\]~_emulated Contador_Sincrono_Dividido:Contador_final\|C\[2\]~11 " "Register \"Contador_Sincrono_Dividido:Contador_final\|C\[2\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|C\[2\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|C\[2\]~11\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|C[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|C\[3\] Contador_Sincrono_Dividido:Contador_final\|C\[3\]~_emulated Contador_Sincrono_Dividido:Contador_final\|C\[3\]~16 " "Register \"Contador_Sincrono_Dividido:Contador_final\|C\[3\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|C\[3\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|C\[3\]~16\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|C[3]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|D\[0\] Contador_Sincrono_Dividido:Contador_final\|D\[0\]~_emulated Contador_Sincrono_Dividido:Contador_final\|D\[0\]~1 " "Register \"Contador_Sincrono_Dividido:Contador_final\|D\[0\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|D\[0\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|D\[0\]~1\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|D[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|D\[1\] Contador_Sincrono_Dividido:Contador_final\|D\[1\]~_emulated Contador_Sincrono_Dividido:Contador_final\|D\[1\]~6 " "Register \"Contador_Sincrono_Dividido:Contador_final\|D\[1\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|D\[1\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|D\[1\]~6\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|D[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|D\[2\] Contador_Sincrono_Dividido:Contador_final\|D\[2\]~_emulated Contador_Sincrono_Dividido:Contador_final\|D\[2\]~11 " "Register \"Contador_Sincrono_Dividido:Contador_final\|D\[2\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|D\[2\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|D\[2\]~11\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|D[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "Contador_Sincrono_Dividido:Contador_final\|D\[3\] Contador_Sincrono_Dividido:Contador_final\|D\[3\]~_emulated Contador_Sincrono_Dividido:Contador_final\|D\[3\]~16 " "Register \"Contador_Sincrono_Dividido:Contador_final\|D\[3\]\" is converted into an equivalent circuit using register \"Contador_Sincrono_Dividido:Contador_final\|D\[3\]~_emulated\" and latch \"Contador_Sincrono_Dividido:Contador_final\|D\[3\]~16\"" {  } { { "contador_sincrono_dividido.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/contador_sincrono_dividido.vhd" 57 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "Quartus II" 0 -1 1530059429949 "|Bombeador|Contador_Sincrono_Dividido:Contador_final|D[3]"}  } {  } 0 13004 "Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state." 0 0 "Quartus II" 0 -1 1530059429949 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "Saida_final\[33\] VCC " "Pin \"Saida_final\[33\]\" is stuck at VCC" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 92 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "Quartus II" 0 -1 1530059430262 "|Bombeador|Saida_final[33]"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "Quartus II" 0 -1 1530059430262 ""}
{ "Critical Warning" "WFTM_FTM_POWER_UP_HIGH_IGNORED_GROUP" "" "Ignored Power-Up Level option on the following registers" { { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "Zerar_display\[0\]~reg0 Low " "Register Zerar_display\[0\]~reg0 will power up to Low" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 92 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1530059430277 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "Zerar_display2\[0\]~reg0 Low " "Register Zerar_display2\[0\]~reg0 will power up to Low" {  } { { "Bombeador.vhd" "" { Text "C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/Bombeador.vhd" 92 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1530059430277 ""}  } {  } 1 18061 "Ignored Power-Up Level option on the following registers" 0 0 "Quartus II" 0 -1 1530059430277 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Quartus II" 0 -1 1530059430855 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Quartus II" 0 -1 1530059430855 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "779 " "Implemented 779 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "15 " "Implemented 15 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Quartus II" 0 -1 1530059430965 ""} { "Info" "ICUT_CUT_TM_OPINS" "83 " "Implemented 83 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Quartus II" 0 -1 1530059430965 ""} { "Info" "ICUT_CUT_TM_LCELLS" "681 " "Implemented 681 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "Quartus II" 0 -1 1530059430965 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Quartus II" 0 -1 1530059430965 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 36 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 36 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "4672 " "Peak virtual memory: 4672 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1530059431027 ""} { "Info" "IQEXE_END_BANNER_TIME" "Tue Jun 26 21:30:31 2018 " "Processing ended: Tue Jun 26 21:30:31 2018" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1530059431027 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:03 " "Elapsed time: 00:00:03" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1530059431027 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:03 " "Total CPU time (on all processors): 00:00:03" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1530059431027 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1530059431027 ""}
