Classic Timing Analyzer report for Synco
Thu Feb 25 10:31:54 2010
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk100M'
  7. Clock Setup: 'PIO_nWR'
  8. Clock Hold: 'Clk100M'
  9. Clock Hold: 'PIO_nWR'
 10. tsu
 11. tco
 12. tpd
 13. th
 14. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                            ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+------------------------------+-------------------------------+------------+----------+--------------+
; Type                         ; Slack    ; Required Time                     ; Actual Time                                    ; From                         ; To                            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+------------------------------+-------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A      ; None                              ; 4.671 ns                                       ; PIO_DAT[5]                   ; FreeRun:freerun|FRLoadReg[11] ; --         ; Clk100M  ; 0            ;
; Worst-case tco               ; N/A      ; None                              ; 10.976 ns                                      ; ManchEncode:mancho|DV_Buf    ; TP_DV_Delayed                 ; Clk100M    ; --       ; 0            ;
; Worst-case tpd               ; N/A      ; None                              ; 5.964 ns                                       ; AuxIn[7]                     ; PIO_DAT[6]                    ; --         ; --       ; 0            ;
; Worst-case th                ; N/A      ; None                              ; 2.007 ns                                       ; PIO_nWR                      ; PIO_Interface:pio|rPIO_nWR    ; --         ; Clk100M  ; 0            ;
; Clock Setup: 'Clk100M'       ; 1.385 ns ; 100.00 MHz ( period = 10.000 ns ) ; 116.08 MHz ( period = 8.615 ns )               ; ClkDiv:clkd|clk_adj_div[0]   ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 0            ;
; Clock Setup: 'PIO_nWR'       ; 8.630 ns ; 100.00 MHz ( period = 10.000 ns ) ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0]  ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Clock Hold: 'Clk100M'        ; 0.873 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; ManchEncode:mancho|reg[1]    ; ManchEncode:mancho|reg[0]     ; Clk100M    ; Clk100M  ; 0            ;
; Clock Hold: 'PIO_nWR'        ; 1.024 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0]  ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Total number of failed paths ;          ;                                   ;                                                ;                              ;                               ;            ;          ; 0            ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+------------------------------+-------------------------------+------------+----------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------+--------------------+------+---------+-------------+
; Option                                                                                               ; Setting            ; From ; To      ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+---------+-------------+
; Device Name                                                                                          ; EPM570T144C3       ;      ;         ;             ;
; Timing Models                                                                                        ; Final              ;      ;         ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;         ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;         ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;         ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;         ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;         ;             ;
; fmax Requirement                                                                                     ; 100 MHz            ;      ;         ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;         ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;         ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;         ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;         ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;         ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;         ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;         ;             ;
; Number of paths to report                                                                            ; 200                ;      ;         ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;         ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;         ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;         ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;         ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;         ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;         ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;         ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;         ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;         ;             ;
; Clock Settings                                                                                       ; Clk100M            ;      ; Clk100M ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+---------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk100M         ; Clk100M            ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; PIO_nWR         ;                    ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk100M'                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.385 ns                                ; 116.08 MHz ( period = 8.615 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 6.581 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.417 ns                                ; 116.51 MHz ( period = 8.583 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.802 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.462 ns                                ; 117.12 MHz ( period = 8.538 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.757 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.630 ns                                ; 119.47 MHz ( period = 8.370 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.589 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 1.696 ns                                ; 120.42 MHz ( period = 8.304 ns )                    ; ClkDiv:clkd|clk_adj_div[4]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.523 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.181 ns                                ; 127.89 MHz ( period = 7.819 ns )                    ; ClkDiv:clkd|clk_adj_div[5]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 6.038 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.714 ns                                ; 137.25 MHz ( period = 7.286 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.505 ns                ;
; 2.725 ns                                ; 137.46 MHz ( period = 7.275 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.832 ns                ;
; 2.725 ns                                ; 137.46 MHz ( period = 7.275 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.832 ns                ;
; 2.725 ns                                ; 137.46 MHz ( period = 7.275 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.832 ns                ;
; 2.725 ns                                ; 137.46 MHz ( period = 7.275 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.832 ns                ;
; 2.800 ns                                ; 138.89 MHz ( period = 7.200 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.757 ns                ;
; 2.800 ns                                ; 138.89 MHz ( period = 7.200 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.757 ns                ;
; 2.800 ns                                ; 138.89 MHz ( period = 7.200 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.757 ns                ;
; 2.800 ns                                ; 138.89 MHz ( period = 7.200 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.757 ns                ;
; 2.827 ns                                ; 139.41 MHz ( period = 7.173 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.730 ns                ;
; 2.827 ns                                ; 139.41 MHz ( period = 7.173 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.730 ns                ;
; 2.827 ns                                ; 139.41 MHz ( period = 7.173 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.730 ns                ;
; 2.827 ns                                ; 139.41 MHz ( period = 7.173 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.730 ns                ;
; 2.842 ns                                ; 139.70 MHz ( period = 7.158 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.715 ns                ;
; 2.842 ns                                ; 139.70 MHz ( period = 7.158 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.715 ns                ;
; 2.842 ns                                ; 139.70 MHz ( period = 7.158 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.715 ns                ;
; 2.842 ns                                ; 139.70 MHz ( period = 7.158 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.715 ns                ;
; 2.852 ns                                ; 139.90 MHz ( period = 7.148 ns )                    ; ClkDiv:clkd|clk_adj_div[1]    ; ClkDiv:clkd|clk_adj           ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.367 ns                ;
; 2.860 ns                                ; 140.06 MHz ( period = 7.140 ns )                    ; ClkDiv:clkd|clk_adj_div[0]    ; ClkDiv:clkd|clk_adj           ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 7.966 ns                  ; 5.106 ns                ;
; 2.888 ns                                ; 140.61 MHz ( period = 7.112 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[0]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.529 ns                  ; 5.641 ns                ;
; 2.929 ns                                ; 141.42 MHz ( period = 7.071 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.628 ns                ;
; 2.929 ns                                ; 141.42 MHz ( period = 7.071 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.628 ns                ;
; 2.929 ns                                ; 141.42 MHz ( period = 7.071 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.628 ns                ;
; 2.929 ns                                ; 141.42 MHz ( period = 7.071 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.628 ns                ;
; 2.990 ns                                ; 142.65 MHz ( period = 7.010 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[0]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.529 ns                  ; 5.539 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.035 ns                                ; 143.58 MHz ( period = 6.965 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; FreeRun:freerun|FRLoadReg[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.522 ns                ;
; 3.073 ns                                ; 144.36 MHz ( period = 6.927 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.484 ns                ;
; 3.073 ns                                ; 144.36 MHz ( period = 6.927 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.484 ns                ;
; 3.073 ns                                ; 144.36 MHz ( period = 6.927 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.484 ns                ;
; 3.073 ns                                ; 144.36 MHz ( period = 6.927 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.484 ns                ;
; 3.087 ns                                ; 144.65 MHz ( period = 6.913 ns )                    ; ClkDiv:clkd|clk_adj_div[6]    ; ClkDiv:clkd|clk_adj           ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.132 ns                ;
; 3.092 ns                                ; 144.76 MHz ( period = 6.908 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; ClkDiv:clkd|clk_adj_div[0]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.529 ns                  ; 5.437 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.110 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; PIO_Interface:pio|rPIO_nWR    ; FreeRun:freerun|FRLoadReg[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.447 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.137 ns                                ; 145.71 MHz ( period = 6.863 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; FreeRun:freerun|FRLoadReg[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.420 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.152 ns                                ; 146.03 MHz ( period = 6.848 ns )                    ; PIO_Interface:pio|AddrReg[5]  ; FreeRun:freerun|FRLoadReg[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.405 ns                ;
; 3.165 ns                                ; 146.31 MHz ( period = 6.835 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; Sync_Len:synco|SL_LoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.392 ns                ;
; 3.165 ns                                ; 146.31 MHz ( period = 6.835 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; Sync_Len:synco|SL_LoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.392 ns                ;
; 3.165 ns                                ; 146.31 MHz ( period = 6.835 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; Sync_Len:synco|SL_LoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.392 ns                ;
; 3.165 ns                                ; 146.31 MHz ( period = 6.835 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; Sync_Len:synco|SL_LoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.392 ns                ;
; 3.190 ns                                ; 146.84 MHz ( period = 6.810 ns )                    ; ClkDiv:clkd|clk_adj_div[2]    ; ClkDiv:clkd|clk_adj           ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 5.029 ns                ;
; 3.230 ns                                ; 147.71 MHz ( period = 6.770 ns )                    ; ClkDiv:clkd|clk_adj_div[3]    ; ClkDiv:clkd|clk_adj           ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.989 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; ClkDiv:clkd|clk_adj_div[0]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.529 ns                  ; 5.293 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.239 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; FreeRun:freerun|FRLoadReg[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.318 ns                ;
; 3.267 ns                                ; 148.52 MHz ( period = 6.733 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; Sync_Len:synco|SL_LoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.290 ns                ;
; 3.267 ns                                ; 148.52 MHz ( period = 6.733 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; Sync_Len:synco|SL_LoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.290 ns                ;
; 3.267 ns                                ; 148.52 MHz ( period = 6.733 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; Sync_Len:synco|SL_LoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.290 ns                ;
; 3.267 ns                                ; 148.52 MHz ( period = 6.733 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; Sync_Len:synco|SL_LoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.290 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[1]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[2]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[3]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[4]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[5]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[6]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.347 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; ClkDiv:clkd|clk_adj_div[7]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.929 ns                ;
; 3.369 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; Sync_Len:synco|SL_LoadReg[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.188 ns                ;
; 3.369 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; Sync_Len:synco|SL_LoadReg[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.188 ns                ;
; 3.369 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; Sync_Len:synco|SL_LoadReg[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.188 ns                ;
; 3.369 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; PIO_Interface:pio|AddrReg[2]  ; Sync_Len:synco|SL_LoadReg[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.188 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[13]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[12]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[11]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[10]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[19]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[18]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[17]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[14]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[15]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.374 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[16]     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.183 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.383 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; PIO_Interface:pio|AddrReg[1]  ; FreeRun:freerun|FRLoadReg[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.174 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[9]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.396 ns                                ; 151.42 MHz ( period = 6.604 ns )                    ; Sync_Len:synco|SL_LoadReg[12] ; Sync_Len:synco|SLCntr[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.161 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[1]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[2]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[3]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[4]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[5]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[6]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.449 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; PIO_Interface:pio|AddrReg[3]  ; ClkDiv:clkd|clk_adj_div[7]    ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.276 ns                  ; 4.827 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[0]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[1]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[2]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[3]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[5]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[6]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[4]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[7]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.455 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; ClkDiv:clkd|clk_adj_div[7]    ; ClkDiv:clkd|clk_cntr2[8]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 8.219 ns                  ; 4.764 ns                ;
; 3.456 ns                                ; 152.81 MHz ( period = 6.544 ns )                    ; PIO_Interface:pio|AddrReg[6]  ; Sync_Len:synco|SL_LoadReg[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.101 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'PIO_nWR'                                                                                                                                                                                                             ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack    ; Actual fmax (period)                          ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 8.630 ns ; Restricted to 304.04 MHz ( period = 3.29 ns ) ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 10.000 ns                   ; 9.557 ns                  ; 0.927 ns                ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'Clk100M'                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.873 ns                                ; ManchEncode:mancho|reg[1]                           ; ManchEncode:mancho|reg[0]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.776 ns                 ;
; 0.887 ns                                ; ManchEncode:mancho|rrDV_RTS                         ; ManchEncode:mancho|reg[9]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.790 ns                 ;
; 0.888 ns                                ; ClkDiv:clkd|clk_cntr1[0]                            ; ClkDiv:clkd|Clk50M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.791 ns                 ;
; 0.891 ns                                ; ManchEncode:mancho|reg[8]                           ; ManchEncode:mancho|reg[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.794 ns                 ;
; 0.893 ns                                ; ManchEncode:mancho|reg[9]                           ; ManchEncode:mancho|reg[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.796 ns                 ;
; 0.901 ns                                ; ManchEncode:mancho|reg[2]                           ; ManchEncode:mancho|reg[1]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.804 ns                 ;
; 1.024 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.927 ns                 ;
; 1.025 ns                                ; ManchEncode:mancho|ShiftBits[6]                     ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.928 ns                 ;
; 1.025 ns                                ; ManchEncode:mancho|rDV_RTS                          ; ManchEncode:mancho|rrDV_RTS       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.928 ns                 ;
; 1.030 ns                                ; ClkDiv:clkd|clk_cntr2[8]                            ; ClkDiv:clkd|clk_cntr2[8]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.933 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|ShiftBits[9]                     ; ManchEncode:mancho|ShiftBits[10]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.936 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|Shift5Bits[33]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.936 ns                 ;
; 1.034 ns                                ; ManchEncode:mancho|ShiftBits[14]                    ; ManchEncode:mancho|ShiftBits[15]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.937 ns                 ;
; 1.036 ns                                ; Sync_Len:synco|SLCntr[19]                           ; Sync_Len:synco|SLCntr[19]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.939 ns                 ;
; 1.037 ns                                ; ManchEncode:mancho|Shift5Bits[28]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.039 ns                                ; PIO_Interface:pio|rPIO_nWR                          ; PIO_Interface:pio|rrPIO_nWR       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|Shift5Load[10]                   ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.934 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|Shift5Load[39]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.934 ns                 ;
; 1.042 ns                                ; ManchEncode:mancho|Shift5Load[21]                   ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.936 ns                 ;
; 1.042 ns                                ; ManchEncode:mancho|Shift5Load[35]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.936 ns                 ;
; 1.046 ns                                ; ManchEncode:mancho|Shift5Load[27]                   ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.940 ns                 ;
; 1.046 ns                                ; ManchEncode:mancho|Shift5Load[28]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.940 ns                 ;
; 1.046 ns                                ; ManchEncode:mancho|reg[4]                           ; ManchEncode:mancho|reg[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.949 ns                 ;
; 1.048 ns                                ; ManchEncode:mancho|Shift5Load[22]                   ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.942 ns                 ;
; 1.050 ns                                ; ManchEncode:mancho|Shift5Load[30]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.944 ns                 ;
; 1.061 ns                                ; ManchEncode:mancho|reg[7]                           ; ManchEncode:mancho|reg[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.964 ns                 ;
; 1.065 ns                                ; ManchEncode:mancho|reg[3]                           ; ManchEncode:mancho|reg[2]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.968 ns                 ;
; 1.066 ns                                ; ManchEncode:mancho|Shift5Load[36]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.960 ns                 ;
; 1.080 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.974 ns                 ;
; 1.081 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.975 ns                 ;
; 1.085 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 0.979 ns                 ;
; 1.122 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.025 ns                 ;
; 1.124 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.027 ns                 ;
; 1.127 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.030 ns                 ;
; 1.128 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.031 ns                 ;
; 1.129 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.032 ns                 ;
; 1.129 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.032 ns                 ;
; 1.129 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.032 ns                 ;
; 1.135 ns                                ; ManchEncode:mancho|reg[6]                           ; ManchEncode:mancho|reg[5]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.038 ns                 ;
; 1.138 ns                                ; Sync_Len:synco|SL_LoadReg[3]                        ; Sync_Len:synco|SLCntr[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.041 ns                 ;
; 1.140 ns                                ; Sync_Len:synco|SL_LoadReg[0]                        ; Sync_Len:synco|SLCntr[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.043 ns                 ;
; 1.140 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|Clk25M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.043 ns                 ;
; 1.141 ns                                ; Sync_Len:synco|SL_LoadReg[1]                        ; Sync_Len:synco|SLCntr[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.044 ns                 ;
; 1.151 ns                                ; ManchEncode:mancho|reg[5]                           ; ManchEncode:mancho|reg[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.054 ns                 ;
; 1.188 ns                                ; ManchEncode:mancho|ShiftBits[37]                    ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.091 ns                 ;
; 1.190 ns                                ; ManchEncode:mancho|Shift5Bits[6]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.093 ns                 ;
; 1.190 ns                                ; ManchEncode:mancho|Shift5Bits[21]                   ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.093 ns                 ;
; 1.193 ns                                ; ManchEncode:mancho|Shift5Bits[1]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.096 ns                 ;
; 1.195 ns                                ; ManchEncode:mancho|Shift5Bits[16]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.098 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[18]                    ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.197 ns                                ; ManchEncode:mancho|Shift5Bits[15]                   ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.100 ns                 ;
; 1.198 ns                                ; ManchEncode:mancho|ShiftBits[20]                    ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.101 ns                 ;
; 1.198 ns                                ; ManchEncode:mancho|ShiftBits[28]                    ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.101 ns                 ;
; 1.198 ns                                ; ManchEncode:mancho|ShiftBits[33]                    ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.101 ns                 ;
; 1.199 ns                                ; ManchEncode:mancho|ShiftBits[22]                    ; ManchEncode:mancho|ShiftBits[23]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.102 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|ShiftBits[5]                     ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|Shift5Bits[11]                   ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|Shift5Bits[13]                   ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|ShiftBits[26]                    ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|ShiftBits[34]                    ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.200 ns                                ; ManchEncode:mancho|ShiftBits[36]                    ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.103 ns                 ;
; 1.201 ns                                ; ManchEncode:mancho|Shift5Bits[17]                   ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.104 ns                 ;
; 1.202 ns                                ; ManchEncode:mancho|ShiftBits[4]                     ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.105 ns                 ;
; 1.202 ns                                ; ManchEncode:mancho|ShiftBits[7]                     ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.105 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|Shift5Load[4]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.097 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|Shift5Bits[18]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.106 ns                 ;
; 1.204 ns                                ; ManchEncode:mancho|Shift5Load[13]                   ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.098 ns                 ;
; 1.205 ns                                ; ManchEncode:mancho|Shift5Load[31]                   ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.099 ns                 ;
; 1.206 ns                                ; ManchEncode:mancho|Shift5Load[23]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.100 ns                 ;
; 1.207 ns                                ; ManchEncode:mancho|Shift5Load[11]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.101 ns                 ;
; 1.207 ns                                ; ManchEncode:mancho|Shift5Load[24]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.101 ns                 ;
; 1.209 ns                                ; ManchEncode:mancho|Shift5Load[1]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.103 ns                 ;
; 1.209 ns                                ; ManchEncode:mancho|Shift5Load[5]                    ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.103 ns                 ;
; 1.209 ns                                ; ClkDiv:clkd|clk_cntr1[0]                            ; ClkDiv:clkd|clk_cntr1[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.112 ns                 ;
; 1.210 ns                                ; ManchEncode:mancho|Shift5Load[6]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.104 ns                 ;
; 1.211 ns                                ; ManchEncode:mancho|Shift5Load[8]                    ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.105 ns                 ;
; 1.212 ns                                ; ManchEncode:mancho|Shift5Load[0]                    ; ManchEncode:mancho|Shift5Bits[0]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.106 ns                 ;
; 1.212 ns                                ; ManchEncode:mancho|Shift5Load[3]                    ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.106 ns                 ;
; 1.217 ns                                ; ClkDiv:clkd|clk_cntr1[0]                            ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.120 ns                 ;
; 1.267 ns                                ; ManchEncode:mancho|DV_Cntr[30]                      ; ManchEncode:mancho|Shift5Load[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.170 ns                 ;
; 1.286 ns                                ; ManchEncode:mancho|DV_Cntr[28]                      ; ManchEncode:mancho|Shift5Load[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.189 ns                 ;
; 1.290 ns                                ; ManchEncode:mancho|ShiftBits[15]                    ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.193 ns                 ;
; 1.292 ns                                ; ManchEncode:mancho|Shift5Bits[37]                   ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.195 ns                 ;
; 1.305 ns                                ; ManchEncode:mancho|Shift5Bits[24]                   ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.208 ns                 ;
; 1.315 ns                                ; ManchEncode:mancho|Shift5Load[26]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.209 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_Cntr[3]                       ; ManchEncode:mancho|DV_Cntr[3]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_Cntr[5]                       ; ManchEncode:mancho|DV_Cntr[5]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.317 ns                                ; FreeRun:freerun|FRCntr[5]                           ; FreeRun:freerun|FRCntr[5]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_out                           ; ManchEncode:mancho|DV_out         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.318 ns                                ; ManchEncode:mancho|ShiftBits[0]                     ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.221 ns                 ;
; 1.320 ns                                ; ManchEncode:mancho|ShiftBits[19]                    ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.223 ns                 ;
; 1.321 ns                                ; ManchEncode:mancho|ShiftBits[10]                    ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.224 ns                 ;
; 1.322 ns                                ; ClkDiv:clkd|clk_cntr2[0]                            ; ClkDiv:clkd|clk_cntr2[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.225 ns                 ;
; 1.322 ns                                ; Sync_Len:synco|SLCntr[10]                           ; Sync_Len:synco|SLCntr[10]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.225 ns                 ;
; 1.323 ns                                ; Sync_Len:synco|SLCntr[17]                           ; Sync_Len:synco|SLCntr[17]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.323 ns                                ; ClkDiv:clkd|clk_cntr2[7]                            ; ClkDiv:clkd|clk_cntr2[7]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.324 ns                                ; ManchEncode:mancho|Shift5Bits[7]                    ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.227 ns                 ;
; 1.326 ns                                ; ManchEncode:mancho|Shift5Bits[36]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.229 ns                 ;
; 1.327 ns                                ; ManchEncode:mancho|Shift5Load[15]                   ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.221 ns                 ;
; 1.327 ns                                ; ManchEncode:mancho|Shift5Bits[32]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.230 ns                 ;
; 1.327 ns                                ; ManchEncode:mancho|Shift5Bits[38]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.230 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[6]                       ; ManchEncode:mancho|DV_Cntr[6]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[16]                      ; ManchEncode:mancho|DV_Cntr[16]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[11]                           ; Sync_Len:synco|SLCntr[11]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[0]                            ; Sync_Len:synco|SLCntr[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|ShiftBits[2]                     ; ManchEncode:mancho|ShiftBits[3]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|Shift5Bits[3]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[7]                       ; ManchEncode:mancho|DV_Cntr[7]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[8]                       ; ManchEncode:mancho|DV_Cntr[8]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|ShiftBits[11]                    ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[13]                      ; ManchEncode:mancho|DV_Cntr[13]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[17]                      ; ManchEncode:mancho|DV_Cntr[17]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[18]                      ; ManchEncode:mancho|DV_Cntr[18]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[15]                      ; ManchEncode:mancho|DV_Cntr[15]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|Shift5Bits[23]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[23]                      ; ManchEncode:mancho|DV_Cntr[23]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[27]                      ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[28]                      ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[25]                      ; ManchEncode:mancho|DV_Cntr[25]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ClkDiv:clkd|clk_cntr2[1]                            ; ClkDiv:clkd|clk_cntr2[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ClkDiv:clkd|clk_cntr2[2]                            ; ClkDiv:clkd|clk_cntr2[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[12]                           ; Sync_Len:synco|SLCntr[12]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[9]                            ; Sync_Len:synco|SLCntr[9]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[7]                            ; Sync_Len:synco|SLCntr[7]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[2]                            ; Sync_Len:synco|SLCntr[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[1]                            ; Sync_Len:synco|SLCntr[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Rdy      ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|ShiftBits[13]                    ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|Shift5Bits[22]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[12]                   ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[27]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|ShiftBits[35]                    ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|ShiftBits[1]                     ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|ShiftBits[12]                    ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.333 ns                                ; ManchEncode:mancho|Shift5Bits[0]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.333 ns                                ; ManchEncode:mancho|ShiftBits[3]                     ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.333 ns                                ; ManchEncode:mancho|Shift5Bits[10]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.333 ns                                ; ManchEncode:mancho|DV_Cntr[26]                      ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.333 ns                                ; FreeRun:freerun|FRCntr[6]                           ; FreeRun:freerun|FRCntr[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.236 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|sDV_Err                          ; ManchEncode:mancho|sDV_Err        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.335 ns                                ; ManchEncode:mancho|Shift5Load[7]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.229 ns                 ;
; 1.335 ns                                ; ManchEncode:mancho|Shift5Bits[29]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.238 ns                 ;
; 1.338 ns                                ; ManchEncode:mancho|sDV_Err                          ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.241 ns                 ;
; 1.339 ns                                ; ManchEncode:mancho|Shift5Load[2]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.233 ns                 ;
; 1.340 ns                                ; FreeRun:freerun|FRCntr[3]                           ; FreeRun:freerun|FRCntr[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.340 ns                                ; ManchEncode:mancho|stout[1]                         ; ManchEncode:mancho|stout[1]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.340 ns                                ; ManchEncode:mancho|stout[0]                         ; ManchEncode:mancho|stout[0]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.341 ns                                ; ManchEncode:mancho|Shift5Load[12]                   ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.235 ns                 ;
; 1.343 ns                                ; ManchEncode:mancho|Shift5Load[29]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.237 ns                 ;
; 1.345 ns                                ; FreeRun:freerun|FRCntr[7]                           ; FreeRun:freerun|FRCntr[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.248 ns                 ;
; 1.345 ns                                ; FreeRun:freerun|FRCntr[8]                           ; FreeRun:freerun|FRCntr[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.248 ns                 ;
; 1.346 ns                                ; ManchEncode:mancho|Shift5Bits[35]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.249 ns                 ;
; 1.350 ns                                ; ManchEncode:mancho|stout[6]                         ; ManchEncode:mancho|stout[6]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.253 ns                 ;
; 1.359 ns                                ; ManchEncode:mancho|Shift5Load[38]                   ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.253 ns                 ;
; 1.369 ns                                ; FreeRun:freerun|FRCntr[9]                           ; FreeRun:freerun|DV_FreeRun        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.272 ns                 ;
; 1.380 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.106 ns                  ; 1.274 ns                 ;
; 1.382 ns                                ; ManchEncode:mancho|DV_Cntr[4]                       ; ManchEncode:mancho|DV_Cntr[4]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.382 ns                                ; ManchEncode:mancho|Shift5Bits[5]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.382 ns                                ; FreeRun:freerun|FRCntr[4]                           ; FreeRun:freerun|FRCntr[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.384 ns                                ; ManchEncode:mancho|Shift5Bits[2]                    ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.287 ns                 ;
; 1.386 ns                                ; ManchEncode:mancho|Shift5Bits[34]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.289 ns                 ;
; 1.387 ns                                ; ManchEncode:mancho|Shift5Bits[25]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.290 ns                 ;
; 1.387 ns                                ; ManchEncode:mancho|DV_Cntr[31]                      ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.290 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[9]                       ; ManchEncode:mancho|DV_Cntr[9]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[14]                      ; ManchEncode:mancho|DV_Cntr[14]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[19]                      ; ManchEncode:mancho|DV_Cntr[19]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[24]                      ; ManchEncode:mancho|DV_Cntr[24]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[29]                      ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[30]                      ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ClkDiv:clkd|clk_cntr2[3]                            ; ClkDiv:clkd|clk_cntr2[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[8]                            ; Sync_Len:synco|SLCntr[8]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[3]                            ; Sync_Len:synco|SLCntr[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|Shift5Bits[20]                   ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.389 ns                                ; ManchEncode:mancho|Shift5Bits[30]                   ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.292 ns                 ;
; 1.390 ns                                ; ManchEncode:mancho|ShiftBits[23]                    ; ManchEncode:mancho|ShiftBits[24]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.293 ns                 ;
; 1.392 ns                                ; ManchEncode:mancho|ShiftBits[24]                    ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.295 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[1]                       ; ManchEncode:mancho|DV_Cntr[1]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[11]                      ; ManchEncode:mancho|DV_Cntr[11]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[21]                      ; ManchEncode:mancho|DV_Cntr[21]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ClkDiv:clkd|clk_cntr2[5]                            ; ClkDiv:clkd|clk_cntr2[5]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[5]                            ; Sync_Len:synco|SLCntr[5]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[15]                           ; Sync_Len:synco|SLCntr[15]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[2]                       ; ManchEncode:mancho|DV_Cntr[2]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[0]                       ; ManchEncode:mancho|DV_Cntr[0]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[12]                      ; ManchEncode:mancho|DV_Cntr[12]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[10]                      ; ManchEncode:mancho|DV_Cntr[10]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[22]                      ; ManchEncode:mancho|DV_Cntr[22]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[20]                      ; ManchEncode:mancho|DV_Cntr[20]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|ShiftBits[29]                    ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ClkDiv:clkd|clk_cntr2[6]                            ; ClkDiv:clkd|clk_cntr2[6]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ClkDiv:clkd|clk_cntr2[4]                            ; ClkDiv:clkd|clk_cntr2[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; FreeRun:freerun|FRCntr[1]                           ; FreeRun:freerun|FRCntr[1]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[13]                           ; Sync_Len:synco|SLCntr[13]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[6]                            ; Sync_Len:synco|SLCntr[6]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[4]                            ; Sync_Len:synco|SLCntr[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[18]                           ; Sync_Len:synco|SLCntr[18]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[14]                           ; Sync_Len:synco|SLCntr[14]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[16]                           ; Sync_Len:synco|SLCntr[16]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|ShiftBits[21]                    ; ManchEncode:mancho|ShiftBits[22]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.300 ns                 ;
; 1.397 ns                                ; ManchEncode:mancho|ShiftBits[31]                    ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.300 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'PIO_nWR'                                                                                                                                                                    ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From                         ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 1.024 ns      ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 0.000 ns                   ; -0.097 ns                  ; 0.927 ns                 ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From       ; To                             ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; N/A                                     ; None                                                ; 4.671 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.671 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.671 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.671 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.610 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.610 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.610 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.610 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.591 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.591 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.591 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.591 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.519 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.519 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.519 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.519 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.361 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.300 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.292 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.292 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.292 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.292 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.281 ns   ; PIO_DAT[3] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.209 ns   ; PIO_DAT[4] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.982 ns   ; PIO_DAT[7] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.759 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.698 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.607 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.566 ns   ; PIO_DAT[3] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.529 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.529 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.529 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.529 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.482 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.482 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.482 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.482 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.438 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.438 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.438 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.438 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.421 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.421 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.421 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.421 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.420 ns   ; PIO_DAT[1] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.380 ns   ; PIO_DAT[7] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.373 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.373 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.373 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.373 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.373 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.373 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.371 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.330 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.330 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.330 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.330 ns   ; PIO_DAT[4] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.312 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.312 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.312 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.312 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.312 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.312 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.310 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[7]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[6]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[5]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[4]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[3]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[2]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.300 ns   ; PIO_DAT[5] ; ClkDiv:clkd|clk_adj_div[1]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.293 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.293 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.293 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.293 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.293 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.293 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.291 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.289 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.289 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.289 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.289 ns   ; PIO_DAT[3] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.266 ns   ; PIO_DAT[2] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[7]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[6]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[5]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[4]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[3]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[2]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.239 ns   ; PIO_DAT[6] ; ClkDiv:clkd|clk_adj_div[1]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.238 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.238 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.238 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.238 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.238 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.238 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.221 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.221 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.221 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.221 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.221 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.221 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.219 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.191 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.191 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.191 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.191 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.191 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.191 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.188 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.188 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.188 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.188 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.184 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.184 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.184 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.184 ns   ; PIO_DAT[0] ; Sync_Len:synco|SL_LoadReg[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.168 ns   ; PIO_DAT[0] ; ClkDiv:clkd|clk_adj_div[0]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[7]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[6]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[5]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[4]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[3]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[2]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.148 ns   ; PIO_DAT[4] ; ClkDiv:clkd|clk_adj_div[1]     ; Clk100M  ;
; N/A                                     ; None                                                ; 3.147 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.147 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.147 ns   ; PIO_DAT[1] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;            ;                                ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+


+---------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                 ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                                              ; To             ; From Clock ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+
; N/A   ; None         ; 10.976 ns  ; ManchEncode:mancho|DV_Buf                         ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 10.447 ns  ; ManchEncode:mancho|reg[0]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.233 ns  ; ManchEncode:mancho|reg[2]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.118 ns  ; ManchEncode:mancho|reg[3]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.109 ns  ; ManchEncode:mancho|reg[8]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.014 ns  ; ManchEncode:mancho|reg[7]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.948 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.948 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.948 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.846 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.846 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.846 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.771 ns   ; ManchEncode:mancho|reg[4]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.744 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.744 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.744 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.719 ns   ; Sync_Len:synco|isAddr_Zero                        ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 9.676 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.676 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.676 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.676 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.676 ns   ; PIO_Interface:pio|AddrReg[6]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.672 ns   ; ManchEncode:mancho|reg[6]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.600 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.600 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.600 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.574 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.574 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.574 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.574 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.574 ns   ; PIO_Interface:pio|AddrReg[3]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.537 ns   ; ManchEncode:mancho|dvp_current_state.WAIT_FOR_LOW ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.472 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.472 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.472 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.472 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.472 ns   ; PIO_Interface:pio|AddrReg[2]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.437 ns   ; ManchEncode:mancho|reg[5]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.330 ns   ; ManchEncode:mancho|reg[9]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.328 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.328 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.328 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.328 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.328 ns   ; PIO_Interface:pio|AddrReg[1]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.307 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; ManchOut2      ; Clk100M    ;
; N/A   ; None         ; 9.307 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; ManchOut1      ; Clk100M    ;
; N/A   ; None         ; 9.277 ns   ; FreeRun:freerun|DV_FreeRun                        ; TP_DV_FreeRun  ; Clk100M    ;
; N/A   ; None         ; 9.195 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.195 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.195 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.089 ns   ; Sync_Len:synco|isAddr_Zero                        ; TP_isAddr_Zero ; Clk100M    ;
; N/A   ; None         ; 8.923 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.923 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.923 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.923 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.923 ns   ; PIO_Interface:pio|AddrReg[7]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.879 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 8.879 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.879 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.683 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 8.683 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.683 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.607 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.607 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.607 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.607 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.607 ns   ; PIO_Interface:pio|AddrReg[4]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.538 ns   ; FreeRun:freerun|DV_FreeRun                        ; TestOut1[6]    ; Clk100M    ;
; N/A   ; None         ; 8.522 ns   ; ManchEncode:mancho|sDV_Err                        ; DV_Error_o     ; Clk100M    ;
; N/A   ; None         ; 8.506 ns   ; ManchEncode:mancho|reg[1]                         ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 8.444 ns   ; Sync_Len:synco|isAddr_Zero                        ; TestOut1[8]    ; Clk100M    ;
; N/A   ; None         ; 8.413 ns   ; ManchEncode:mancho|Shift5Bits[39]                 ; DV_OUT_SPR2    ; Clk100M    ;
; N/A   ; None         ; 8.411 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.411 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.411 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.411 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.411 ns   ; PIO_Interface:pio|AddrReg[0]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.279 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 8.279 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.279 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.024 ns   ; PIO_Interface:pio|AuxOut[4]                       ; AuxOut[4]      ; PIO_nWR    ;
; N/A   ; None         ; 8.007 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.007 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.007 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.007 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.007 ns   ; PIO_Interface:pio|AddrReg[5]                      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 7.969 ns   ; PIO_Interface:pio|AuxOut[7]                       ; AuxOut[7]      ; PIO_nWR    ;
; N/A   ; None         ; 7.960 ns   ; PIO_Interface:pio|AuxOut[5]                       ; AuxOut[5]      ; PIO_nWR    ;
; N/A   ; None         ; 7.950 ns   ; PIO_Interface:pio|AuxOut[6]                       ; AuxOut[6]      ; PIO_nWR    ;
; N/A   ; None         ; 7.939 ns   ; ManchEncode:mancho|sDV_Err                        ; TestOut1[5]    ; Clk100M    ;
; N/A   ; None         ; 7.938 ns   ; PIO_Interface:pio|AuxOut[8]                       ; AuxOut[8]      ; PIO_nWR    ;
; N/A   ; None         ; 7.853 ns   ; ManchEncode:mancho|ShiftBits[39]                  ; Manch_NRZ      ; Clk100M    ;
; N/A   ; None         ; 7.852 ns   ; ManchEncode:mancho|DV_out                         ; DV_OUT_FTS     ; Clk100M    ;
; N/A   ; None         ; 7.802 ns   ; ManchEncode:mancho|DV_Buf                         ; TestOut1[3]    ; Clk100M    ;
; N/A   ; None         ; 7.802 ns   ; ManchEncode:mancho|DV_Buf                         ; TestOut1[4]    ; Clk100M    ;
; N/A   ; None         ; 7.786 ns   ; ManchEncode:mancho|DV_out                         ; DV_OUT_POL     ; Clk100M    ;
; N/A   ; None         ; 7.619 ns   ; PIO_Interface:pio|AuxOut[2]                       ; AuxOut[2]      ; PIO_nWR    ;
; N/A   ; None         ; 7.503 ns   ; PIO_Interface:pio|AuxOut[1]                       ; AuxOut[1]      ; PIO_nWR    ;
; N/A   ; None         ; 7.491 ns   ; PIO_Interface:pio|AuxOut[3]                       ; AuxOut[3]      ; PIO_nWR    ;
; N/A   ; None         ; 6.808 ns   ; PIO_Interface:pio|ModeReg[0]                      ; FR_Mode        ; PIO_nWR    ;
; N/A   ; None         ; 6.390 ns   ; ClkDiv:clkd|Clk25M                                ; Manch_Clk      ; Clk100M    ;
; N/A   ; None         ; 5.995 ns   ; ClkDiv:clkd|clk_adj                               ; DV_OUT_SPR1    ; Clk100M    ;
; N/A   ; None         ; 5.615 ns   ; ClkDiv:clkd|Clk25M                                ; ManchOut2      ; Clk100M    ;
; N/A   ; None         ; 5.615 ns   ; ClkDiv:clkd|Clk25M                                ; ManchOut1      ; Clk100M    ;
; N/A   ; None         ; 5.578 ns   ; ClkDiv:clkd|Clk50M                                ; TP_SMA         ; Clk100M    ;
; N/A   ; None         ; 5.362 ns   ; ClkDiv:clkd|Clk25M                                ; TestOut1[1]    ; Clk100M    ;
+-------+--------------+------------+---------------------------------------------------+----------------+------------+


+----------------------------------------------------------------------+
; tpd                                                                  ;
+-------+-------------------+-----------------+----------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To          ;
+-------+-------------------+-----------------+----------+-------------+
; N/A   ; None              ; 5.964 ns        ; AuxIn[7] ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.942 ns        ; AuxIn[8] ; PIO_DAT[7]  ;
; N/A   ; None              ; 5.904 ns        ; AuxIn[5] ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.897 ns        ; AuxIn[6] ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.855 ns        ; DV_RTS   ; TestOut1[7] ;
; N/A   ; None              ; 5.676 ns        ; PIO_nRD  ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.676 ns        ; PIO_nRD  ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.676 ns        ; PIO_nRD  ; PIO_DAT[0]  ;
; N/A   ; None              ; 5.669 ns        ; AuxIn[4] ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.630 ns        ; AuxIn[2] ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.600 ns        ; AuxIn[3] ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.591 ns        ; AuxIn[1] ; PIO_DAT[0]  ;
; N/A   ; None              ; 5.404 ns        ; PIO_nRD  ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.404 ns        ; PIO_nRD  ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.404 ns        ; PIO_nRD  ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.404 ns        ; PIO_nRD  ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.404 ns        ; PIO_nRD  ; PIO_DAT[7]  ;
+-------+-------------------+-----------------+----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To                                ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; N/A                                     ; None                                                ; 2.007 ns  ; PIO_nWR     ; PIO_Interface:pio|rPIO_nWR        ; Clk100M  ;
; N/A                                     ; None                                                ; 1.941 ns  ; PIO_ADR[3]  ; PIO_Interface:pio|AddrReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.935 ns  ; PIO_ADR[1]  ; PIO_Interface:pio|AddrReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.932 ns  ; PIO_ADR[0]  ; PIO_Interface:pio|AddrReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.891 ns  ; PIO_ADR[2]  ; PIO_Interface:pio|AddrReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.811 ns  ; PIO_ADR[6]  ; PIO_Interface:pio|AddrReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.801 ns  ; PIO_ADR[7]  ; PIO_Interface:pio|AddrReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.799 ns  ; PIO_ADR[4]  ; PIO_Interface:pio|AddrReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.757 ns  ; PIO_ADR[5]  ; PIO_Interface:pio|AddrReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.380 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.380 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.380 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.380 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.380 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 1.039 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.966 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.966 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.966 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.966 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.966 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.966 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.934 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.934 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.934 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.934 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.904 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[5]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.893 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|AuxOut[6]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.825 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[15]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.823 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[21]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.817 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[29]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.817 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[14]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.816 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[12]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.786 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|AuxOut[4]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.738 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[11]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.681 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[6]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.679 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|AuxOut[7]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[24]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[23]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[22]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.630 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.597 ns  ; PIO_Reset   ; PIO_Interface:pio|rrPIO_nWR       ; Clk100M  ;
; N/A                                     ; None                                                ; 0.480 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[13]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.449 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[28]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.439 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[20]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.434 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[31]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.434 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[23]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.391 ns  ; DV_RTS      ; ManchEncode:mancho|rDV_RTS        ; Clk100M  ;
; N/A                                     ; None                                                ; 0.387 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[19]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.330 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[22]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.292 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[25]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.252 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[9]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.242 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[27]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.212 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.212 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.212 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Got      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.212 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.212 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.206 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.177 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[8]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.154 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.154 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.154 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.154 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.154 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.145 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.145 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.145 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.145 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.145 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.145 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.136 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M  ;
; N/A                                     ; None                                                ; 0.094 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[7]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.078 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|AuxOut[8]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.047 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[4]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.033 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|AuxOut[5]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.034 ns ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[26]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.047 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.047 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.047 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.047 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.047 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.060 ns ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[2]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.069 ns ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[3]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.076 ns ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[30]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.094 ns ; PIO_DAT[1]  ; PIO_Interface:pio|AuxOut[2]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.122 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.122 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.122 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.122 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.122 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.147 ns ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.149 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.160 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.160 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.160 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.160 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.160 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.171 ns ; PIO_DAT[0]  ; PIO_Interface:pio|AuxOut[1]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.202 ns ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[18]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.220 ns ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[24]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.224 ns ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[1]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.300 ns ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[16]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.381 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.381 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.381 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.381 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.381 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.381 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.386 ns ; PIO_DAT[2]  ; PIO_Interface:pio|AuxOut[3]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.396 ns ; PIO_DAT[0]  ; PIO_Interface:pio|ModeReg[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.428 ns ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[17]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.473 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[20] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.473 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[19] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.473 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[18] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.473 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[15] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.473 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[14] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.489 ns ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[10]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.509 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.509 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.509 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.509 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.523 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[13] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.523 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[12] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.523 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[11] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.523 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[10] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.539 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[16] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.539 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.571 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[39] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.571 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[38] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[25]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[20]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[24]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[23]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[22]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[21]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[19]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[18]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[17]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.642 ns ; PIO_DAT[1]  ; ManchEncode:mancho|DV_Cntr[16]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.643 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.643 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.643 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.643 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.643 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.643 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.857 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[25] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.857 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[24] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.857 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[23] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.857 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[22] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.857 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[21] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.877 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[17] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.889 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.889 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.889 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.889 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.889 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.889 ns ; PIO_DAT[2]  ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[25]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[20]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[24]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[23]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[22]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[21]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[19]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[18]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[17]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.904 ns ; PIO_DAT[0]  ; ManchEncode:mancho|DV_Cntr[16]    ; Clk100M  ;
; N/A                                     ; None                                                ; -0.944 ns ; PIO_nEnable ; Sync_Len:synco|isAddr_Zero        ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;                                   ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Feb 25 10:31:53 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Synco -c Synco
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "PIO_nWR" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "ClkDiv:clkd|clk25m_internal" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|clk_adj" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|Clk25M" as buffer
Info: Slack time is 1.385 ns for clock "Clk100M" between source register "ClkDiv:clkd|clk_adj_div[0]" and destination register "ClkDiv:clkd|clk_cntr2[0]"
    Info: Fmax is 116.08 MHz (period= 8.615 ns)
    Info: + Largest register to register requirement is 7.966 ns
        Info: + Setup relationship between source and destination is 10.000 ns
            Info: + Latch edge is 10.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -1.591 ns
            Info: + Shortest clock path from clock "Clk100M" to destination register is 2.302 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.574 ns) = 2.302 ns; Loc. = LC_X8_Y7_N0; Fanout = 7; REG Node = 'ClkDiv:clkd|clk_cntr2[0]'
                Info: Total cell delay = 1.301 ns ( 56.52 % )
                Info: Total interconnect delay = 1.001 ns ( 43.48 % )
            Info: - Longest clock path from clock "Clk100M" to source register is 3.893 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X5_Y7_N1; Fanout = 8; REG Node = 'ClkDiv:clkd|clk25m_internal'
                Info: 3: + IC(0.782 ns) + CELL(0.574 ns) = 3.893 ns; Loc. = LC_X6_Y7_N9; Fanout = 6; REG Node = 'ClkDiv:clkd|clk_adj_div[0]'
                Info: Total cell delay = 2.110 ns ( 54.20 % )
                Info: Total interconnect delay = 1.783 ns ( 45.80 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 6.581 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y7_N9; Fanout = 6; REG Node = 'ClkDiv:clkd|clk_adj_div[0]'
        Info: 2: + IC(0.559 ns) + CELL(0.467 ns) = 1.026 ns; Loc. = LC_X6_Y7_N0; Fanout = 2; COMB Node = 'ClkDiv:clkd|Add1~42'
        Info: 3: + IC(0.000 ns) + CELL(0.077 ns) = 1.103 ns; Loc. = LC_X6_Y7_N1; Fanout = 2; COMB Node = 'ClkDiv:clkd|Add1~37'
        Info: 4: + IC(0.000 ns) + CELL(0.077 ns) = 1.180 ns; Loc. = LC_X6_Y7_N2; Fanout = 2; COMB Node = 'ClkDiv:clkd|Add1~32'
        Info: 5: + IC(0.000 ns) + CELL(0.077 ns) = 1.257 ns; Loc. = LC_X6_Y7_N3; Fanout = 2; COMB Node = 'ClkDiv:clkd|Add1~27'
        Info: 6: + IC(0.000 ns) + CELL(0.509 ns) = 1.766 ns; Loc. = LC_X6_Y7_N4; Fanout = 2; COMB Node = 'ClkDiv:clkd|Add1~20'
        Info: 7: + IC(1.119 ns) + CELL(0.467 ns) = 3.352 ns; Loc. = LC_X7_Y7_N5; Fanout = 1; COMB Node = 'ClkDiv:clkd|LessThan0~18'
        Info: 8: + IC(0.000 ns) + CELL(0.077 ns) = 3.429 ns; Loc. = LC_X7_Y7_N6; Fanout = 1; COMB Node = 'ClkDiv:clkd|LessThan0~13'
        Info: 9: + IC(0.000 ns) + CELL(0.077 ns) = 3.506 ns; Loc. = LC_X7_Y7_N7; Fanout = 1; COMB Node = 'ClkDiv:clkd|LessThan0~8'
        Info: 10: + IC(0.000 ns) + CELL(0.509 ns) = 4.015 ns; Loc. = LC_X7_Y7_N8; Fanout = 1; COMB Node = 'ClkDiv:clkd|LessThan0~0'
        Info: 11: + IC(0.723 ns) + CELL(0.319 ns) = 5.057 ns; Loc. = LC_X8_Y7_N9; Fanout = 9; COMB Node = 'ClkDiv:clkd|LessThan0~5'
        Info: 12: + IC(0.424 ns) + CELL(1.100 ns) = 6.581 ns; Loc. = LC_X8_Y7_N0; Fanout = 7; REG Node = 'ClkDiv:clkd|clk_cntr2[0]'
        Info: Total cell delay = 3.756 ns ( 57.07 % )
        Info: Total interconnect delay = 2.825 ns ( 42.93 % )
Info: Slack time is 8.63 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: Fmax is restricted to 304.04 MHz due to tcl and tch limits
    Info: + Largest register to register requirement is 9.557 ns
        Info: + Setup relationship between source and destination is 10.000 ns
            Info: + Latch edge is 10.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "PIO_nWR" to destination register is 4.598 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.316 ns) + CELL(0.574 ns) = 4.598 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.88 % )
                Info: Total interconnect delay = 3.316 ns ( 72.12 % )
            Info: - Longest clock path from clock "PIO_nWR" to source register is 4.598 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.316 ns) + CELL(0.574 ns) = 4.598 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.88 % )
                Info: Total interconnect delay = 3.316 ns ( 72.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 0.927 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.558 ns) + CELL(0.369 ns) = 0.927 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.369 ns ( 39.81 % )
        Info: Total interconnect delay = 0.558 ns ( 60.19 % )
Info: Minimum slack time is 873 ps for clock "Clk100M" between source register "ManchEncode:mancho|reg[1]" and destination register "ManchEncode:mancho|reg[0]"
    Info: + Shortest register to register delay is 0.776 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y2_N7; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[1]'
        Info: 2: + IC(0.601 ns) + CELL(0.175 ns) = 0.776 ns; Loc. = LC_X11_Y2_N9; Fanout = 2; REG Node = 'ManchEncode:mancho|reg[0]'
        Info: Total cell delay = 0.175 ns ( 22.55 % )
        Info: Total interconnect delay = 0.601 ns ( 77.45 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "Clk100M" to destination register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X11_Y2_N9; Fanout = 2; REG Node = 'ManchEncode:mancho|reg[0]'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
            Info: - Shortest clock path from clock "Clk100M" to source register is 4.921 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X11_Y2_N7; Fanout = 3; REG Node = 'ManchEncode:mancho|reg[1]'
                Info: Total cell delay = 2.110 ns ( 42.88 % )
                Info: Total interconnect delay = 2.811 ns ( 57.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: Minimum slack time is 1.024 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: + Shortest register to register delay is 0.927 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.558 ns) + CELL(0.369 ns) = 0.927 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.369 ns ( 39.81 % )
        Info: Total interconnect delay = 0.558 ns ( 60.19 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "PIO_nWR" to destination register is 4.598 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.316 ns) + CELL(0.574 ns) = 4.598 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.88 % )
                Info: Total interconnect delay = 3.316 ns ( 72.12 % )
            Info: - Shortest clock path from clock "PIO_nWR" to source register is 4.598 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.316 ns) + CELL(0.574 ns) = 4.598 ns; Loc. = LC_X9_Y7_N2; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.88 % )
                Info: Total interconnect delay = 3.316 ns ( 72.12 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: tsu for register "FreeRun:freerun|FRLoadReg[8]" (data pin = "PIO_DAT[5]", clock pin = "Clk100M") is 4.671 ns
    Info: + Longest pin to register delay is 9.384 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_6; Fanout = 1; PIN Node = 'PIO_DAT[5]'
        Info: 2: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = IOC_X0_Y7_N3; Fanout = 6; COMB Node = 'PIO_DAT~2'
        Info: 3: + IC(2.158 ns) + CELL(0.571 ns) = 3.437 ns; Loc. = LC_X3_Y7_N0; Fanout = 2; COMB Node = 'PIO_Interface:pio|SL_Load~0'
        Info: 4: + IC(0.489 ns) + CELL(0.319 ns) = 4.245 ns; Loc. = LC_X3_Y7_N5; Fanout = 1; COMB Node = 'PIO_Interface:pio|SL_Load~3'
        Info: 5: + IC(1.562 ns) + CELL(0.125 ns) = 5.932 ns; Loc. = LC_X8_Y5_N7; Fanout = 2; COMB Node = 'PIO_Interface:pio|FR_Load~0'
        Info: 6: + IC(0.489 ns) + CELL(0.319 ns) = 6.740 ns; Loc. = LC_X8_Y5_N6; Fanout = 12; COMB Node = 'PIO_Interface:pio|FR_Load'
        Info: 7: + IC(1.867 ns) + CELL(0.777 ns) = 9.384 ns; Loc. = LC_X12_Y4_N5; Fanout = 1; REG Node = 'FreeRun:freerun|FRLoadReg[8]'
        Info: Total cell delay = 2.819 ns ( 30.04 % )
        Info: Total interconnect delay = 6.565 ns ( 69.96 % )
    Info: + Micro setup delay of destination is 0.208 ns
    Info: - Shortest clock path from clock "Clk100M" to destination register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X12_Y4_N5; Fanout = 1; REG Node = 'FreeRun:freerun|FRLoadReg[8]'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
Info: tco from clock "Clk100M" to destination pin "TP_DV_Delayed" through register "ManchEncode:mancho|DV_Buf" is 10.976 ns
    Info: + Longest clock path from clock "Clk100M" to source register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X10_Y2_N8; Fanout = 49; REG Node = 'ManchEncode:mancho|DV_Buf'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Longest register to pin delay is 5.820 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y2_N8; Fanout = 49; REG Node = 'ManchEncode:mancho|DV_Buf'
        Info: 2: + IC(1.574 ns) + CELL(0.462 ns) = 2.036 ns; Loc. = LC_X10_Y5_N1; Fanout = 41; COMB Node = 'ManchEncode:mancho|DV_Delayed'
        Info: 3: + IC(2.330 ns) + CELL(1.454 ns) = 5.820 ns; Loc. = PIN_38; Fanout = 0; PIN Node = 'TP_DV_Delayed'
        Info: Total cell delay = 1.916 ns ( 32.92 % )
        Info: Total interconnect delay = 3.904 ns ( 67.08 % )
Info: Longest tpd from source pin "AuxIn[7]" to destination pin "PIO_DAT[6]" is 5.964 ns
    Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_86; Fanout = 1; PIN Node = 'AuxIn[7]'
    Info: 2: + IC(3.802 ns) + CELL(1.454 ns) = 5.964 ns; Loc. = PIN_7; Fanout = 0; PIN Node = 'PIO_DAT[6]'
    Info: Total cell delay = 2.162 ns ( 36.25 % )
    Info: Total interconnect delay = 3.802 ns ( 63.75 % )
Info: th for register "PIO_Interface:pio|rPIO_nWR" (data pin = "PIO_nWR", clock pin = "Clk100M") is 2.007 ns
    Info: + Longest clock path from clock "Clk100M" to destination register is 4.921 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 15; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N2; Fanout = 213; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.810 ns) + CELL(0.574 ns) = 4.921 ns; Loc. = LC_X3_Y7_N9; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 2.110 ns ( 42.88 % )
        Info: Total interconnect delay = 2.811 ns ( 57.12 % )
    Info: + Micro hold delay of destination is 0.138 ns
    Info: - Shortest pin to register delay is 3.052 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
        Info: 2: + IC(1.842 ns) + CELL(0.502 ns) = 3.052 ns; Loc. = LC_X3_Y7_N9; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 1.210 ns ( 39.65 % )
        Info: Total interconnect delay = 1.842 ns ( 60.35 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 128 megabytes
    Info: Processing ended: Thu Feb 25 10:31:54 2010
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


