Fitter report for top
Fri Aug 29 03:46:30 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 29 03:46:30 2014       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; top                                         ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C70F896C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 17,775 / 68,416 ( 26 % )                    ;
;     Total combinational functions  ; 15,137 / 68,416 ( 22 % )                    ;
;     Dedicated logic registers      ; 2,641 / 68,416 ( 4 % )                      ;
; Total registers                    ; 2641                                        ;
; Total pins                         ; 182 / 622 ( 29 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,152,000 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 32 / 300 ( 11 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------+
; Fitter Settings                                                                ;
+--------------------------------------------------------------------------------+
Option        : Device
Setting       : EP2C70F896C6
Default Value : 

Option        : Use smart compilation
Setting       : On
Default Value : Off

Option        : Minimum Core Junction Temperature
Setting       : 0
Default Value : 

Option        : Maximum Core Junction Temperature
Setting       : 85
Default Value : 

Option        : Auto Merge PLLs
Setting       : Off
Default Value : On

Option        : Router Timing Optimization Level
Setting       : MINIMUM
Default Value : Normal

Option        : Fit Attempts to Skip
Setting       : 0
Default Value : 0.0

Option        : Device I/O Standard
Setting       : 3.3-V LVTTL
Default Value : 

Option        : PowerPlay Power Optimization
Setting       : Off
Default Value : Normal compilation

Option        : Optimize Timing
Setting       : Off
Default Value : Normal compilation

Option        : Limit to One Fitting Attempt
Setting       : On
Default Value : Off

Option        : Final Placement Optimizations
Setting       : Never
Default Value : Automatically

Option        : Auto Packed Registers
Setting       : Off
Default Value : Auto

Option        : Perform Asynchronous Signal Pipelining
Setting       : On
Default Value : Off

Option        : Fitter Effort
Setting       : Fast Fit
Default Value : Auto Fit

Option        : Physical Synthesis Effort Level
Setting       : Fast
Default Value : Normal

Option        : Enable parallel Assembler and TimeQuest Timing Analyzer during compilation
Setting       : On
Default Value : On

Option        : Enable compact report table
Setting       : Off
Default Value : Off

Option        : Ignore PLL Mode When Merging PLLs
Setting       : Off
Default Value : Off

Option        : Placement Effort Multiplier
Setting       : 1.0
Default Value : 1.0

Option        : Router Effort Multiplier
Setting       : 1.0
Default Value : 1.0

Option        : Always Enable Input Buffers
Setting       : Off
Default Value : Off

Option        : Optimize Hold Timing
Setting       : IO Paths and Minimum TPD Paths
Default Value : IO Paths and Minimum TPD Paths

Option        : Optimize Multi-Corner Timing
Setting       : On
Default Value : On

Option        : Optimize Timing for ECOs
Setting       : Off
Default Value : Off

Option        : Regenerate full fit report during ECO compiles
Setting       : Off
Default Value : Off

Option        : Optimize IOC Register Placement for Timing
Setting       : Normal
Default Value : Normal

Option        : Fitter Aggressive Routability Optimizations
Setting       : Automatically
Default Value : Automatically

Option        : Fitter Initial Placement Seed
Setting       : 1
Default Value : 1

Option        : PCI I/O
Setting       : Off
Default Value : Off

Option        : Weak Pull-Up Resistor
Setting       : Off
Default Value : Off

Option        : Enable Bus-Hold Circuitry
Setting       : Off
Default Value : Off

Option        : Auto Global Memory Control Signals
Setting       : Off
Default Value : Off

Option        : Auto Delay Chains
Setting       : On
Default Value : On

Option        : Auto Delay Chains for High Fanout Input Pins
Setting       : Off
Default Value : Off

Option        : Perform Physical Synthesis for Combinational Logic for Fitting
Setting       : Off
Default Value : Off

Option        : Perform Physical Synthesis for Combinational Logic for Performance
Setting       : Off
Default Value : Off

Option        : Perform Register Duplication for Performance
Setting       : Off
Default Value : Off

Option        : Perform Logic to Memory Mapping for Fitting
Setting       : Off
Default Value : Off

Option        : Perform Register Retiming for Performance
Setting       : Off
Default Value : Off

Option        : Auto Global Clock
Setting       : On
Default Value : On

Option        : Auto Global Register Control Signals
Setting       : On
Default Value : On

Option        : Force Fitter to Avoid Periphery Placement Warnings
Setting       : Off
Default Value : Off
+--------------------------------------------------------------------------------+



+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  37.8%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------+
; Ignored Assignments                                                            ;
+--------------------------------------------------------------------------------+
Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : iCLK_50_3
Ignored Value  : PIN_R28
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : iCLK_50_4
Ignored Value  : PIN_R3
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : iEXT_CLOCK
Ignored Value  : PIN_R29
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : ioGPIOs[0]
Ignored Value  : PIN_C30
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : ioGPIOs[1]
Ignored Value  : PIN_C29
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : ioGPIOs[2]
Ignored Value  : PIN_E28
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : ioGPIOs[3]
Ignored Value  : PIN_D29
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : oTD1_RESET_N
Ignored Value  : PIN_D14
Ignored Source : QSF Assignment

Name           : Location
Ignored Entity : 
Ignored From   : 
Ignored To     : oTD2_RESET_N
Ignored Value  : PIN_B10
Ignored Source : QSF Assignment
+--------------------------------------------------------------------------------+



+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 18008 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 18008 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+--------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                     ;
+--------------------------------------------------------------------------------+
Partition Name               : Top
Partition Type               : User-created
Netlist Type Used            : Source File
Preservation Level Used      : N/A
Netlist Type Requested       : Source File
Preservation Level Requested : N/A
Contents                     : 

Partition Name               : hard_block:auto_generated_inst
Partition Type               : Auto-generated
Netlist Type Used            : Source File
Preservation Level Used      : N/A
Netlist Type Requested       : Source File
Preservation Level Requested : N/A
Contents                     : hard_block:auto_generated_inst
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                 ;
+--------------------------------------------------------------------------------+
Partition Name          : Top
# Nodes                 : 18005
# Preserved Nodes       : 0
Preservation Level Used : N/A
Netlist Type Used       : Source File

Partition Name          : hard_block:auto_generated_inst
# Nodes                 : 3
# Preserved Nodes       : 0
Preservation Level Used : N/A
Netlist Type Used       : Source File
+--------------------------------------------------------------------------------+



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/macrobull/workspace/Altera/Work-git-feature/output_files/top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 17,775 / 68,416 ( 26 % ) ;
;     -- Combinational with no register       ; 15134                    ;
;     -- Register only                        ; 2638                     ;
;     -- Combinational with a register        ; 3                        ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 7669                     ;
;     -- 3 input functions                    ; 6325                     ;
;     -- <=2 input functions                  ; 1143                     ;
;     -- Register only                        ; 2638                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 12607                    ;
;     -- arithmetic mode                      ; 2530                     ;
;                                             ;                          ;
; Total registers*                            ; 2,641 / 70,234 ( 4 % )   ;
;     -- Dedicated logic registers            ; 2,641 / 68,416 ( 4 % )   ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,255 / 4,276 ( 29 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 182 / 622 ( 29 % )       ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )           ;
;                                             ;                          ;
; Global signals                              ; 16                       ;
; M4Ks                                        ; 0 / 250 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,152,000 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,152,000 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 32 / 300 ( 11 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 16 / 16 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%             ;
; Peak interconnect usage (total/H/V)         ; 34% / 33% / 35%          ;
; Maximum fan-out                             ; 2239                     ;
; Highest non-global fan-out                  ; 520                      ;
; Total fan-out                               ; 59384                    ;
; Average fan-out                             ; 3.01                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                    ;
+--------------------------------------------------------------------------------+
Statistic                      : Difficulty Clustering Region
Top                            : Low
hard_block:auto_generated_inst : Low

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Total logic elements
Top                            : 17775 / 68416 ( 26 % )
hard_block:auto_generated_inst : 0 / 68416 ( 0 % )

Statistic                      :     -- Combinational with no register
Top                            : 15134
hard_block:auto_generated_inst : 0

Statistic                      :     -- Register only
Top                            : 2638
hard_block:auto_generated_inst : 0

Statistic                      :     -- Combinational with a register
Top                            : 3
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Logic element usage by number of LUT inputs
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- 4 input functions
Top                            : 7669
hard_block:auto_generated_inst : 0

Statistic                      :     -- 3 input functions
Top                            : 6325
hard_block:auto_generated_inst : 0

Statistic                      :     -- <=2 input functions
Top                            : 1143
hard_block:auto_generated_inst : 0

Statistic                      :     -- Register only
Top                            : 2638
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Logic elements by mode
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- normal mode
Top                            : 12607
hard_block:auto_generated_inst : 0

Statistic                      :     -- arithmetic mode
Top                            : 2530
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Total registers
Top                            : 2641
hard_block:auto_generated_inst : 0

Statistic                      :     -- Dedicated logic registers
Top                            : 2641 / 68416 ( 4 % )
hard_block:auto_generated_inst : 0 / 68416 ( 0 % )

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Total LABs:  partially or completely used
Top                            : 1255 / 4276 ( 29 % )
hard_block:auto_generated_inst : 0 / 4276 ( 0 % )

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Virtual pins
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      : I/O pins
Top                            : 182
hard_block:auto_generated_inst : 0

Statistic                      : Embedded Multiplier 9-bit elements
Top                            : 32 / 300 ( 11 % )
hard_block:auto_generated_inst : 0 / 300 ( 0 % )

Statistic                      : Total memory bits
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      : Total RAM block bits
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      : Clock control block
Top                            : 16 / 20 ( 80 % )
hard_block:auto_generated_inst : 0 / 20 ( 0 % )

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Connections
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- Input Connections
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Registered Input Connections
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Output Connections
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Registered Output Connections
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Internal Connections
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- Total Connections
Top                            : 59994
hard_block:auto_generated_inst : 0

Statistic                      :     -- Registered Connections
Top                            : 11643
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : External Connections
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- Top
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- hard_block:auto_generated_inst
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Partition Interface
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- Input Ports
Top                            : 28
hard_block:auto_generated_inst : 0

Statistic                      :     -- Output Ports
Top                            : 142
hard_block:auto_generated_inst : 0

Statistic                      :     -- Bidir Ports
Top                            : 12
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Registered Ports
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- Registered Input Ports
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Registered Output Ports
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      : 
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      : Port Connectivity
Top                            : 
hard_block:auto_generated_inst : 

Statistic                      :     -- Input Ports driven by GND
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Output Ports driven by GND
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Input Ports driven by VCC
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Output Ports driven by VCC
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Input Ports with no Source
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Output Ports with no Source
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Input Ports with no Fanout
Top                            : 0
hard_block:auto_generated_inst : 0

Statistic                      :     -- Output Ports with no Fanout
Top                            : 0
hard_block:auto_generated_inst : 0
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Input Pins                                                                     ;
+--------------------------------------------------------------------------------+
Name                  : iAUD_ADCDAT
Pin #                 : E19
I/O Bank              : 4
X coordinate          : 67
Y coordinate          : 51
Cell number           : 2
Combinational Fan-Out : 130
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iCLK_28
Pin #                 : E16
I/O Bank              : 4
X coordinate          : 47
Y coordinate          : 51
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iCLK_50
Pin #                 : AD15
I/O Bank              : 7
X coordinate          : 49
Y coordinate          : 0
Cell number           : 1
Combinational Fan-Out : 1
Registered Fan-Out    : 0
Global                : yes
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iCLK_50_2
Pin #                 : D16
I/O Bank              : 4
X coordinate          : 47
Y coordinate          : 51
Cell number           : 1
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iKEY[0]
Pin #                 : T29
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 24
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iKEY[1]
Pin #                 : T28
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 24
Cell number           : 1
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iKEY[2]
Pin #                 : U30
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 23
Cell number           : 1
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iKEY[3]
Pin #                 : U29
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 23
Cell number           : 2
Combinational Fan-Out : 33
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[0]
Pin #                 : AA23
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 8
Cell number           : 1
Combinational Fan-Out : 15
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[10]
Pin #                 : W5
I/O Bank              : 1
X coordinate          : 0
Y coordinate          : 15
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[11]
Pin #                 : V10
I/O Bank              : 1
X coordinate          : 0
Y coordinate          : 16
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[12]
Pin #                 : U9
I/O Bank              : 1
X coordinate          : 0
Y coordinate          : 21
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[13]
Pin #                 : T9
I/O Bank              : 1
X coordinate          : 0
Y coordinate          : 22
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[14]
Pin #                 : L5
I/O Bank              : 2
X coordinate          : 0
Y coordinate          : 41
Cell number           : 1
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[15]
Pin #                 : L4
I/O Bank              : 2
X coordinate          : 0
Y coordinate          : 36
Cell number           : 4
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[16]
Pin #                 : L7
I/O Bank              : 2
X coordinate          : 0
Y coordinate          : 43
Cell number           : 4
Combinational Fan-Out : 32
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[17]
Pin #                 : L8
I/O Bank              : 2
X coordinate          : 0
Y coordinate          : 43
Cell number           : 3
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[1]
Pin #                 : AB26
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 9
Cell number           : 2
Combinational Fan-Out : 56
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[2]
Pin #                 : AB25
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 8
Cell number           : 0
Combinational Fan-Out : 29
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[3]
Pin #                 : AC27
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 11
Cell number           : 1
Combinational Fan-Out : 9
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[4]
Pin #                 : AC26
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 4
Cell number           : 0
Combinational Fan-Out : 9
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[5]
Pin #                 : AC24
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 3
Cell number           : 3
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[6]
Pin #                 : AC23
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 2
Cell number           : 0
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[7]
Pin #                 : AC25
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 4
Cell number           : 1
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[8]
Pin #                 : AD24
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 2
Cell number           : 2
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iSW[9]
Pin #                 : AE27
I/O Bank              : 6
X coordinate          : 95
Y coordinate          : 7
Cell number           : 2
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iTD1_CLK27
Pin #                 : G15
I/O Bank              : 3
X coordinate          : 47
Y coordinate          : 51
Cell number           : 2
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User

Name                  : iTD2_CLK27
Pin #                 : H15
I/O Bank              : 3
X coordinate          : 47
Y coordinate          : 51
Cell number           : 3
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : 3.3-V LVTTL
Termination           : Off
Location assigned by  : User
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Output Pins                                                                    ;
+--------------------------------------------------------------------------------+
Name                   : oAUD_DACDAT
Pin #                  : F18
I/O Bank               : 4
X coordinate           : 60
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oAUD_XCK
Pin #                  : D17
I/O Bank               : 4
X coordinate           : 53
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[0]
Pin #                  : AE8
I/O Bank               : 8
X coordinate           : 1
Y coordinate           : 0
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[10]
Pin #                  : AF16
I/O Bank               : 7
X coordinate           : 56
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[11]
Pin #                  : AG16
I/O Bank               : 7
X coordinate           : 53
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[12]
Pin #                  : AE17
I/O Bank               : 7
X coordinate           : 58
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[13]
Pin #                  : AF17
I/O Bank               : 7
X coordinate           : 62
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[14]
Pin #                  : AD17
I/O Bank               : 7
X coordinate           : 60
Y coordinate           : 0
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[15]
Pin #                  : AC17
I/O Bank               : 7
X coordinate           : 60
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[16]
Pin #                  : AE7
I/O Bank               : 8
X coordinate           : 1
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[17]
Pin #                  : AF7
I/O Bank               : 8
X coordinate           : 7
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[18]
Pin #                  : AH5
I/O Bank               : 8
X coordinate           : 5
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[19]
Pin #                  : AG4
I/O Bank               : 8
X coordinate           : 1
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[1]
Pin #                  : AF9
I/O Bank               : 8
X coordinate           : 13
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[20]
Pin #                  : AB18
I/O Bank               : 7
X coordinate           : 71
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[21]
Pin #                  : AB19
I/O Bank               : 7
X coordinate           : 71
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[22]
Pin #                  : AE19
I/O Bank               : 7
X coordinate           : 76
Y coordinate           : 0
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[23]
Pin #                  : AC19
I/O Bank               : 7
X coordinate           : 74
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[24]
Pin #                  : P6
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 31
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[25]
Pin #                  : P4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 30
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[26]
Pin #                  : N10
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 37
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[27]
Pin #                  : N7
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 35
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[28]
Pin #                  : M8
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 41
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[29]
Pin #                  : M7
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 37
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[2]
Pin #                  : AH9
I/O Bank               : 8
X coordinate           : 24
Y coordinate           : 0
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[30]
Pin #                  : M6
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 37
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[31]
Pin #                  : M4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 33
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[32]
Pin #                  : P1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 30
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[33]
Pin #                  : P2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 30
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[34]
Pin #                  : P3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 31
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[35]
Pin #                  : N2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 32
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[36]
Pin #                  : N3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 32
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[37]
Pin #                  : M1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 33
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[38]
Pin #                  : M2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 33
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[39]
Pin #                  : L6
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 41
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[3]
Pin #                  : AD10
I/O Bank               : 8
X coordinate           : 15
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[40]
Pin #                  : M3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 33
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[41]
Pin #                  : L1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 34
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[42]
Pin #                  : L2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 34
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[43]
Pin #                  : L3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 36
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[44]
Pin #                  : K1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 35
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[45]
Pin #                  : K4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 38
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[46]
Pin #                  : K5
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 42
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[47]
Pin #                  : K6
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 42
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[48]
Pin #                  : H6
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 47
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[49]
Pin #                  : H4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 44
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[4]
Pin #                  : AF10
I/O Bank               : 8
X coordinate           : 18
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[50]
Pin #                  : H7
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 49
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[51]
Pin #                  : H8
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 49
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[52]
Pin #                  : G4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 47
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[53]
Pin #                  : F4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 48
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[54]
Pin #                  : E4
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 46
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[55]
Pin #                  : K2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 35
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[56]
Pin #                  : K3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 38
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[57]
Pin #                  : J1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 36
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[58]
Pin #                  : J2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 36
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[59]
Pin #                  : H1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 39
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[5]
Pin #                  : AD11
I/O Bank               : 8
X coordinate           : 20
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[60]
Pin #                  : H2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 38
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[61]
Pin #                  : H3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 44
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[62]
Pin #                  : G1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 39
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[63]
Pin #                  : G2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 39
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[6]
Pin #                  : AD12
I/O Bank               : 8
X coordinate           : 24
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[7]
Pin #                  : AF12
I/O Bank               : 8
X coordinate           : 29
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[8]
Pin #                  : AG13
I/O Bank               : 8
X coordinate           : 40
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oHEXs[9]
Pin #                  : AE16
I/O Bank               : 7
X coordinate           : 51
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oI2C_SCLK
Pin #                  : J18
I/O Bank               : 4
X coordinate           : 65
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_BLON
Pin #                  : G3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 47
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[0]
Pin #                  : E1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 40
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[1]
Pin #                  : E3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 46
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[2]
Pin #                  : D2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 45
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[3]
Pin #                  : D3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 45
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[4]
Pin #                  : C1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 45
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[5]
Pin #                  : C2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 45
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[6]
Pin #                  : C3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 46
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_D[7]
Pin #                  : B2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 46
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_EN
Pin #                  : E2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 40
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_ON
Pin #                  : F1
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 40
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_RS
Pin #                  : F2
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 39
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLCD_RW
Pin #                  : F3
I/O Bank               : 2
X coordinate           : 0
Y coordinate           : 48
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[0]
Pin #                  : W27
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 19
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[1]
Pin #                  : W25
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 16
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[2]
Pin #                  : W23
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 13
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[3]
Pin #                  : Y27
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 18
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[4]
Pin #                  : Y24
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 10
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[5]
Pin #                  : Y23
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 10
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[6]
Pin #                  : AA27
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 13
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[7]
Pin #                  : AA24
I/O Bank               : 6
X coordinate           : 95
Y coordinate           : 8
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDG[8]
Pin #                  : AC14
I/O Bank               : 8
X coordinate           : 40
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[0]
Pin #                  : AJ6
I/O Bank               : 8
X coordinate           : 13
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[10]
Pin #                  : AC13
I/O Bank               : 8
X coordinate           : 33
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[11]
Pin #                  : AB13
I/O Bank               : 8
X coordinate           : 35
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[12]
Pin #                  : AC12
I/O Bank               : 8
X coordinate           : 20
Y coordinate           : 0
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[13]
Pin #                  : AB12
I/O Bank               : 8
X coordinate           : 31
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[14]
Pin #                  : AC11
I/O Bank               : 8
X coordinate           : 15
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[15]
Pin #                  : AD9
I/O Bank               : 8
X coordinate           : 15
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[16]
Pin #                  : AD8
I/O Bank               : 8
X coordinate           : 5
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[17]
Pin #                  : AJ7
I/O Bank               : 8
X coordinate           : 18
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[1]
Pin #                  : AK5
I/O Bank               : 8
X coordinate           : 9
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[2]
Pin #                  : AJ5
I/O Bank               : 8
X coordinate           : 9
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[3]
Pin #                  : AJ4
I/O Bank               : 8
X coordinate           : 7
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[4]
Pin #                  : AK3
I/O Bank               : 8
X coordinate           : 3
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[5]
Pin #                  : AH4
I/O Bank               : 8
X coordinate           : 7
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[6]
Pin #                  : AJ3
I/O Bank               : 8
X coordinate           : 5
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[7]
Pin #                  : AJ2
I/O Bank               : 8
X coordinate           : 3
Y coordinate           : 0
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[8]
Pin #                  : AH3
I/O Bank               : 8
X coordinate           : 3
Y coordinate           : 0
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oLEDR[9]
Pin #                  : AD14
I/O Bank               : 8
X coordinate           : 38
Y coordinate           : 0
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_BLANK_N
Pin #                  : C15
I/O Bank               : 3
X coordinate           : 44
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[0]
Pin #                  : B16
I/O Bank               : 4
X coordinate           : 49
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[1]
Pin #                  : C16
I/O Bank               : 4
X coordinate           : 49
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[2]
Pin #                  : A17
I/O Bank               : 4
X coordinate           : 56
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[3]
Pin #                  : B17
I/O Bank               : 4
X coordinate           : 56
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[4]
Pin #                  : C18
I/O Bank               : 4
X coordinate           : 58
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[5]
Pin #                  : B18
I/O Bank               : 4
X coordinate           : 58
Y coordinate           : 51
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[6]
Pin #                  : B19
I/O Bank               : 4
X coordinate           : 58
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[7]
Pin #                  : A19
I/O Bank               : 4
X coordinate           : 58
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[8]
Pin #                  : C19
I/O Bank               : 4
X coordinate           : 65
Y coordinate           : 51
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_B[9]
Pin #                  : D19
I/O Bank               : 4
X coordinate           : 65
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_CLOCK
Pin #                  : D24
I/O Bank               : 4
X coordinate           : 82
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[0]
Pin #                  : A10
I/O Bank               : 3
X coordinate           : 26
Y coordinate           : 51
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[1]
Pin #                  : B11
I/O Bank               : 3
X coordinate           : 29
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[2]
Pin #                  : A11
I/O Bank               : 3
X coordinate           : 29
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[3]
Pin #                  : C12
I/O Bank               : 3
X coordinate           : 31
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[4]
Pin #                  : B12
I/O Bank               : 3
X coordinate           : 35
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[5]
Pin #                  : A12
I/O Bank               : 3
X coordinate           : 35
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[6]
Pin #                  : C13
I/O Bank               : 3
X coordinate           : 40
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[7]
Pin #                  : B13
I/O Bank               : 3
X coordinate           : 38
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[8]
Pin #                  : B14
I/O Bank               : 3
X coordinate           : 42
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_G[9]
Pin #                  : A14
I/O Bank               : 3
X coordinate           : 42
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_HS
Pin #                  : J19
I/O Bank               : 4
X coordinate           : 74
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[0]
Pin #                  : D23
I/O Bank               : 4
X coordinate           : 78
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[1]
Pin #                  : E23
I/O Bank               : 4
X coordinate           : 85
Y coordinate           : 51
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[2]
Pin #                  : E22
I/O Bank               : 4
X coordinate           : 82
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[3]
Pin #                  : D22
I/O Bank               : 4
X coordinate           : 76
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[4]
Pin #                  : H21
I/O Bank               : 4
X coordinate           : 87
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[5]
Pin #                  : G21
I/O Bank               : 4
X coordinate           : 87
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[6]
Pin #                  : H20
I/O Bank               : 4
X coordinate           : 80
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[7]
Pin #                  : F20
I/O Bank               : 4
X coordinate           : 69
Y coordinate           : 51
Cell number            : 0
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[8]
Pin #                  : E20
I/O Bank               : 4
X coordinate           : 69
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_R[9]
Pin #                  : G20
I/O Bank               : 4
X coordinate           : 80
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_SYNC_N
Pin #                  : B15
I/O Bank               : 3
X coordinate           : 44
Y coordinate           : 51
Cell number            : 1
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : oVGA_VS
Pin #                  : H19
I/O Bank               : 4
X coordinate           : 74
Y coordinate           : 51
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Bidir Pins                                                                     ;
+--------------------------------------------------------------------------------+
Name                   : AUD_ADCLRCK
Pin #                  : F19
I/O Bank               : 4
X coordinate           : 67
Y coordinate           : 51
Cell number            : 1
Combinational Fan-Out  : 34
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : yes
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : AUD_BCLK
Pin #                  : E17
I/O Bank               : 4
X coordinate           : 56
Y coordinate           : 51
Cell number            : 2
Combinational Fan-Out  : 24
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : yes
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : AUD_DACLRCK
Pin #                  : G18
I/O Bank               : 4
X coordinate           : 60
Y coordinate           : 51
Cell number            : 1
Combinational Fan-Out  : 20
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : yes
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : I2C_SDAT
Pin #                  : H18
I/O Bank               : 4
X coordinate           : 65
Y coordinate           : 51
Cell number            : 0
Combinational Fan-Out  : 3
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : yes
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : wm8731Config:comp1|I2C_Controller:u0|SDO
Output Enable Group    : -

Name                   : ioB[0]
Pin #                  : G27
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 44
Cell number            : 1
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[1]
Pin #                  : G28
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 44
Cell number            : 0
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[2]
Pin #                  : H27
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 44
Cell number            : 3
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[3]
Pin #                  : L24
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 41
Cell number            : 1
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[4]
Pin #                  : H28
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 44
Cell number            : 2
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[5]
Pin #                  : L25
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 41
Cell number            : 0
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[6]
Pin #                  : K27
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 38
Cell number            : 1
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -

Name                   : ioB[7]
Pin #                  : L28
I/O Bank               : 5
X coordinate           : 95
Y coordinate           : 35
Cell number            : 1
Combinational Fan-Out  : 0
Registered Fan-Out     : 0
Global                 : no
Input Register         : no
Output Register        : no
Output Enable Register : no
Power Up High          : no
PCI I/O Enabled        : no
Open Drain             : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : 3.3-V LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : User
Load                   : 0 pF
Output Enable Source   : -
Output Enable Group    : -
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; I/O Bank Usage                                                                 ;
+--------------------------------------------------------------------------------+
I/O Bank      : 1
Usage         : 4 / 85 ( 5 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 2
Usage         : 59 / 79 ( 75 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 3
Usage         : 14 / 72 ( 19 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 4
Usage         : 33 / 74 ( 45 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 5
Usage         : 8 / 85 ( 9 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 6
Usage         : 23 / 81 ( 28 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 7
Usage         : 12 / 74 ( 16 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 8
Usage         : 32 / 72 ( 44 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; All Package Pins                                                               ;
+--------------------------------------------------------------------------------+
Location        : A2
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A3
Pad Number      : 627
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A4
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A5
Pad Number      : 619
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A6
Pad Number      : 615
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A7
Pad Number      : 612
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A8
Pad Number      : 606
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A9
Pad Number      : 594
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A10
Pad Number      : 592
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : A11
Pad Number      : 586
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : A12
Pad Number      : 578
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : A13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A14
Pad Number      : 569
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[9]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : A15
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A16
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A17
Pad Number      : 549
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : A18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A19
Pad Number      : 545
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : A20
Pad Number      : 540
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A21
Pad Number      : 532
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A22
Pad Number      : 528
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A23
Pad Number      : 518
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A24
Pad Number      : 514
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A25
Pad Number      : 510
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A26
Pad Number      : 503
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A27
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A28
Pad Number      : 497
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A29
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA1
Pad Number      : 120
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA2
Pad Number      : 121
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA3
Pad Number      : 122
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA4
Pad Number      : 123
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA5
Pad Number      : 140
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA6
Pad Number      : 141
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA7
Pad Number      : 149
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA8
Pad Number      : 161
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA9
Pad Number      : 166
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA10
Pad Number      : 167
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL4
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL4
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA23
Pad Number      : 340
I/O Bank        : 6
Pin Name/Usage  : iSW[0]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA24
Pad Number      : 339
I/O Bank        : 6
Pin Name/Usage  : oLEDG[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA25
Pad Number      : 347
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA26
Pad Number      : 356
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA27
Pad Number      : 357
I/O Bank        : 6
Pin Name/Usage  : oLEDG[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA28
Pad Number      : 369
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AA29
Pad Number      : 376
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AA30
Pad Number      : 377
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB1
Pad Number      : 124
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB2
Pad Number      : 125
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB3
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB4
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB5
Pad Number      : 151
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB6
Pad Number      : 150
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB7
Pad Number      : 168
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB8
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL1
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB9
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCD_PLL1
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB10
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB11
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB12
Pad Number      : 218
I/O Bank        : 8
Pin Name/Usage  : oLEDR[13]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB13
Pad Number      : 224
I/O Bank        : 8
Pin Name/Usage  : oLEDR[11]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB15
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB16
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB18
Pad Number      : 279
I/O Bank        : 7
Pin Name/Usage  : oHEXs[20]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB19
Pad Number      : 280
I/O Bank        : 7
Pin Name/Usage  : oHEXs[21]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB20
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCD_PLL4
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB23
Pad Number      : 318
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB24
Pad Number      : 323
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB25
Pad Number      : 341
I/O Bank        : 6
Pin Name/Usage  : iSW[2]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB26
Pad Number      : 342
I/O Bank        : 6
Pin Name/Usage  : iSW[1]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB27
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB28
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AB29
Pad Number      : 371
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AB30
Pad Number      : 372
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC1
Pad Number      : 132
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC2
Pad Number      : 133
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC3
Pad Number      : 134
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC4
Pad Number      : 135
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC5
Pad Number      : 153
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC6
Pad Number      : 152
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC7
Pad Number      : 169
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC8
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL1
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AC9
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCA_PLL1
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AC10
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GNDA_PLL1
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AC11
Pad Number      : 196
I/O Bank        : 8
Pin Name/Usage  : oLEDR[14]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC12
Pad Number      : 201
I/O Bank        : 8
Pin Name/Usage  : oLEDR[12]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC13
Pad Number      : 223
I/O Bank        : 8
Pin Name/Usage  : oLEDR[10]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC14
Pad Number      : 231
I/O Bank        : 8
Pin Name/Usage  : oLEDG[8]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC15
Pad Number      : 245
I/O Bank        : 7
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AC16
Pad Number      : 250
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC17
Pad Number      : 259
I/O Bank        : 7
Pin Name/Usage  : oHEXs[15]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC18
Pad Number      : 272
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC19
Pad Number      : 282
I/O Bank        : 7
Pin Name/Usage  : oHEXs[23]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC20
Pad Number      : 293
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC21
Pad Number      : 307
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCA_PLL4
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AC23
Pad Number      : 321
I/O Bank        : 6
Pin Name/Usage  : iSW[6]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC24
Pad Number      : 322
I/O Bank        : 6
Pin Name/Usage  : iSW[5]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC25
Pad Number      : 328
I/O Bank        : 6
Pin Name/Usage  : iSW[7]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC26
Pad Number      : 329
I/O Bank        : 6
Pin Name/Usage  : iSW[4]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC27
Pad Number      : 350
I/O Bank        : 6
Pin Name/Usage  : iSW[3]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC28
Pad Number      : 351
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC29
Pad Number      : 365
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AC30
Pad Number      : 366
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD1
Pad Number      : 136
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD2
Pad Number      : 137
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD3
Pad Number      : 138
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD4
Pad Number      : 139
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD5
Pad Number      : 160
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AD6
Pad Number      : 170
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD7
Pad Number      : 171
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD8
Pad Number      : 180
I/O Bank        : 8
Pin Name/Usage  : oLEDR[16]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD9
Pad Number      : 195
I/O Bank        : 8
Pin Name/Usage  : oLEDR[15]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD10
Pad Number      : 197
I/O Bank        : 8
Pin Name/Usage  : oHEXs[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD11
Pad Number      : 202
I/O Bank        : 8
Pin Name/Usage  : oHEXs[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD12
Pad Number      : 210
I/O Bank        : 8
Pin Name/Usage  : oHEXs[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD13
Pad Number      : 222
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD14
Pad Number      : 229
I/O Bank        : 8
Pin Name/Usage  : oLEDR[9]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD15
Pad Number      : 244
I/O Bank        : 7
Pin Name/Usage  : iCLK_50
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD16
Pad Number      : 249
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD17
Pad Number      : 258
I/O Bank        : 7
Pin Name/Usage  : oHEXs[14]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD18
Pad Number      : 271
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD19
Pad Number      : 281
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD20
Pad Number      : 294
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD21
Pad Number      : 306
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD22
Pad Number      : 301
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AD23
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GNDA_PLL4
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AD24
Pad Number      : 319
I/O Bank        : 6
Pin Name/Usage  : iSW[8]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD25
Pad Number      : 320
I/O Bank        : 6
Pin Name/Usage  : ~LVDS195p/nCEO~
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : N
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD26
Pad Number      : 326
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD27
Pad Number      : 327
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AD28
Pad Number      : 338
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AD29
Pad Number      : 354
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AD30
Pad Number      : 355
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE1
Pad Number      : 147
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE2
Pad Number      : 148
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE3
Pad Number      : 162
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE4
Pad Number      : 163
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE5
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE6
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE7
Pad Number      : 173
I/O Bank        : 8
Pin Name/Usage  : oHEXs[16]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE8
Pad Number      : 172
I/O Bank        : 8
Pin Name/Usage  : oHEXs[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE9
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE10
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE11
Pad Number      : 204
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE12
Pad Number      : 209
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE13
Pad Number      : 221
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE15
Pad Number      : 235
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE16
Pad Number      : 248
I/O Bank        : 7
Pin Name/Usage  : oHEXs[9]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE17
Pad Number      : 255
I/O Bank        : 7
Pin Name/Usage  : oHEXs[12]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE19
Pad Number      : 284
I/O Bank        : 7
Pin Name/Usage  : oHEXs[22]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE20
Pad Number      : 290
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE21
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE23
Pad Number      : 316
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE24
Pad Number      : 317
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE25
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE26
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AE27
Pad Number      : 336
I/O Bank        : 6
Pin Name/Usage  : iSW[9]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE28
Pad Number      : 337
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE29
Pad Number      : 352
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AE30
Pad Number      : 353
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF1
Pad Number      : 154
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF2
Pad Number      : 155
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF3
Pad Number      : 164
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF4
Pad Number      : 165
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF5
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AF6
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AF7
Pad Number      : 183
I/O Bank        : 8
Pin Name/Usage  : oHEXs[17]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF8
Pad Number      : 189
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF9
Pad Number      : 192
I/O Bank        : 8
Pin Name/Usage  : oHEXs[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF10
Pad Number      : 200
I/O Bank        : 8
Pin Name/Usage  : oHEXs[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF11
Pad Number      : 203
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF12
Pad Number      : 217
I/O Bank        : 8
Pin Name/Usage  : oHEXs[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF13
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AF14
Pad Number      : 233
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF15
Pad Number      : 234
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF16
Pad Number      : 252
I/O Bank        : 7
Pin Name/Usage  : oHEXs[10]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF17
Pad Number      : 264
I/O Bank        : 7
Pin Name/Usage  : oHEXs[13]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF18
Pad Number      : 269
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF19
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AF20
Pad Number      : 276
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF21
Pad Number      : 289
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF22
Pad Number      : 298
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF23
Pad Number      : 310
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF24
Pad Number      : 311
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF25
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AF26
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AF27
Pad Number      : 324
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF28
Pad Number      : 325
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF29
Pad Number      : 343
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AF30
Pad Number      : 344
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG1
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AG2
Pad Number      : 156
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG3
Pad Number      : 157
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG4
Pad Number      : 174
I/O Bank        : 8
Pin Name/Usage  : oHEXs[19]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG5
Pad Number      : 175
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG6
Pad Number      : 182
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG7
Pad Number      : 191
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG8
Pad Number      : 188
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG9
Pad Number      : 208
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG10
Pad Number      : 212
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AG12
Pad Number      : 226
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG13
Pad Number      : 230
I/O Bank        : 8
Pin Name/Usage  : oHEXs[8]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG14
Pad Number      : 232
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG15
Pad Number      : 242
I/O Bank        : 8
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AG16
Pad Number      : 251
I/O Bank        : 7
Pin Name/Usage  : oHEXs[11]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG17
Pad Number      : 254
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG18
Pad Number      : 270
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG19
Pad Number      : 268
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG20
Pad Number      : 275
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AG22
Pad Number      : 292
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG23
Pad Number      : 297
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG24
Pad Number      : 303
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG25
Pad Number      : 304
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG26
Pad Number      : 315
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG27
Pad Number      : 314
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG28
Pad Number      : 331
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG29
Pad Number      : 330
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AG30
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH1
Pad Number      : 158
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH2
Pad Number      : 159
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH3
Pad Number      : 177
I/O Bank        : 8
Pin Name/Usage  : oLEDR[8]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH4
Pad Number      : 185
I/O Bank        : 8
Pin Name/Usage  : oLEDR[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH5
Pad Number      : 181
I/O Bank        : 8
Pin Name/Usage  : oHEXs[18]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH6
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH7
Pad Number      : 190
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH8
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH9
Pad Number      : 207
I/O Bank        : 8
Pin Name/Usage  : oHEXs[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH10
Pad Number      : 211
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH11
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH12
Pad Number      : 225
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH13
Pad Number      : 237
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH14
Pad Number      : 243
I/O Bank        : 8
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH15
Pad Number      : 241
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH16
Pad Number      : 247
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH17
Pad Number      : 253
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH18
Pad Number      : 261
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH19
Pad Number      : 267
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH20
Pad Number      : 283
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH21
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH22
Pad Number      : 291
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH23
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH24
Pad Number      : 302
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH25
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AH26
Pad Number      : 305
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH27
Pad Number      : 313
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH28
Pad Number      : 333
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH29
Pad Number      : 332
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AH30
Pad Number      : 334
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ1
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AJ2
Pad Number      : 176
I/O Bank        : 8
Pin Name/Usage  : oLEDR[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ3
Pad Number      : 179
I/O Bank        : 8
Pin Name/Usage  : oLEDR[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ4
Pad Number      : 184
I/O Bank        : 8
Pin Name/Usage  : oLEDR[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ5
Pad Number      : 187
I/O Bank        : 8
Pin Name/Usage  : oLEDR[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ6
Pad Number      : 194
I/O Bank        : 8
Pin Name/Usage  : oLEDR[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ7
Pad Number      : 199
I/O Bank        : 8
Pin Name/Usage  : oLEDR[17]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ8
Pad Number      : 206
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ9
Pad Number      : 214
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ10
Pad Number      : 216
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ11
Pad Number      : 220
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ12
Pad Number      : 228
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ13
Pad Number      : 236
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ14
Pad Number      : 239
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ15
Pad Number      : 240
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ16
Pad Number      : 246
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ17
Pad Number      : 257
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ18
Pad Number      : 260
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ19
Pad Number      : 263
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ20
Pad Number      : 266
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ21
Pad Number      : 274
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ22
Pad Number      : 278
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ23
Pad Number      : 286
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ24
Pad Number      : 288
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ25
Pad Number      : 296
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ26
Pad Number      : 300
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ27
Pad Number      : 312
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ28
Pad Number      : 309
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ29
Pad Number      : 335
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AJ30
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK2
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK3
Pad Number      : 178
I/O Bank        : 8
Pin Name/Usage  : oLEDR[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK4
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK5
Pad Number      : 186
I/O Bank        : 8
Pin Name/Usage  : oLEDR[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK6
Pad Number      : 193
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK7
Pad Number      : 198
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK8
Pad Number      : 205
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK9
Pad Number      : 213
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK10
Pad Number      : 215
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK11
Pad Number      : 219
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK12
Pad Number      : 227
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK14
Pad Number      : 238
I/O Bank        : 8
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK15
Pad Number      : 
I/O Bank        : 8
Pin Name/Usage  : VCCIO8
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK16
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK17
Pad Number      : 256
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK19
Pad Number      : 262
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK20
Pad Number      : 265
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK21
Pad Number      : 273
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK22
Pad Number      : 277
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK23
Pad Number      : 285
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK24
Pad Number      : 287
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK25
Pad Number      : 295
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK26
Pad Number      : 299
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK27
Pad Number      : 
I/O Bank        : 7
Pin Name/Usage  : VCCIO7
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : AK28
Pad Number      : 308
I/O Bank        : 7
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : AK29
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : B1
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : B2
Pad Number      : 14
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B3
Pad Number      : 626
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B4
Pad Number      : 621
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B5
Pad Number      : 618
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B6
Pad Number      : 614
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B7
Pad Number      : 611
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B8
Pad Number      : 605
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B9
Pad Number      : 593
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B10
Pad Number      : 591
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B11
Pad Number      : 585
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B12
Pad Number      : 577
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B13
Pad Number      : 573
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B14
Pad Number      : 568
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[8]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B15
Pad Number      : 565
I/O Bank        : 3
Pin Name/Usage  : oVGA_SYNC_N
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B16
Pad Number      : 559
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B17
Pad Number      : 548
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B18
Pad Number      : 547
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B19
Pad Number      : 544
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : B20
Pad Number      : 539
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B21
Pad Number      : 531
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B22
Pad Number      : 527
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B23
Pad Number      : 517
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B24
Pad Number      : 513
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B25
Pad Number      : 509
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B26
Pad Number      : 502
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B27
Pad Number      : 499
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B28
Pad Number      : 496
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B29
Pad Number      : 493
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : B30
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C1
Pad Number      : 16
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C2
Pad Number      : 17
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C3
Pad Number      : 15
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C4
Pad Number      : 620
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C5
Pad Number      : 624
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C6
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C7
Pad Number      : 613
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C8
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C9
Pad Number      : 603
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C10
Pad Number      : 600
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C11
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C12
Pad Number      : 584
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C13
Pad Number      : 572
I/O Bank        : 3
Pin Name/Usage  : oVGA_G[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C14
Pad Number      : 575
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C15
Pad Number      : 564
I/O Bank        : 3
Pin Name/Usage  : oVGA_BLANK_N
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C16
Pad Number      : 558
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C17
Pad Number      : 554
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C18
Pad Number      : 546
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C19
Pad Number      : 538
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[8]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : C20
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C21
Pad Number      : 522
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C22
Pad Number      : 520
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C23
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C24
Pad Number      : 516
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C25
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C26
Pad Number      : 504
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : C27
Pad Number      : 498
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C28
Pad Number      : 492
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C29
Pad Number      : 473
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : C30
Pad Number      : 472
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D1
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : D2
Pad Number      : 18
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D3
Pad Number      : 19
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D4
Pad Number      : 633
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D5
Pad Number      : 632
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D6
Pad Number      : 617
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D7
Pad Number      : 616
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D8
Pad Number      : 608
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D9
Pad Number      : 604
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D10
Pad Number      : 599
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : D12
Pad Number      : 583
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D13
Pad Number      : 588
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : D14
Pad Number      : 571
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D15
Pad Number      : 567
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D16
Pad Number      : 561
I/O Bank        : 4
Pin Name/Usage  : iCLK_50_2
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D17
Pad Number      : 553
I/O Bank        : 4
Pin Name/Usage  : oAUD_XCK
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D18
Pad Number      : 541
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : D19
Pad Number      : 537
I/O Bank        : 4
Pin Name/Usage  : oVGA_B[9]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : D21
Pad Number      : 526
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D22
Pad Number      : 519
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D23
Pad Number      : 515
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D24
Pad Number      : 508
I/O Bank        : 4
Pin Name/Usage  : oVGA_CLOCK
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : D25
Pad Number      : 507
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D26
Pad Number      : 494
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D27
Pad Number      : 495
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D28
Pad Number      : 475
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D29
Pad Number      : 474
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : D30
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : E1
Pad Number      : 37
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E2
Pad Number      : 38
I/O Bank        : 2
Pin Name/Usage  : oLCD_EN
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E3
Pad Number      : 12
I/O Bank        : 2
Pin Name/Usage  : oLCD_D[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E4
Pad Number      : 13
I/O Bank        : 2
Pin Name/Usage  : oHEXs[54]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E5
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : E6
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : E7
Pad Number      : 630
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E8
Pad Number      : 628
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E9
Pad Number      : 609
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E10
Pad Number      : 607
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E11
Pad Number      : 596
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E12
Pad Number      : 589
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E13
Pad Number      : 579
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E14
Pad Number      : 570
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E15
Pad Number      : 566
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E16
Pad Number      : 560
I/O Bank        : 4
Pin Name/Usage  : iCLK_28
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E17
Pad Number      : 550
I/O Bank        : 4
Pin Name/Usage  : AUD_BCLK
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E18
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : E19
Pad Number      : 534
I/O Bank        : 4
Pin Name/Usage  : iAUD_ADCDAT
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E20
Pad Number      : 530
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[8]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E21
Pad Number      : 525
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E22
Pad Number      : 506
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E23
Pad Number      : 505
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : E24
Pad Number      : 490
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E25
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : E26
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : E27
Pad Number      : 478
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E28
Pad Number      : 477
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E29
Pad Number      : 470
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : E30
Pad Number      : 471
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F1
Pad Number      : 39
I/O Bank        : 2
Pin Name/Usage  : oLCD_ON
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F2
Pad Number      : 40
I/O Bank        : 2
Pin Name/Usage  : oLCD_RS
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F3
Pad Number      : 6
I/O Bank        : 2
Pin Name/Usage  : oLCD_RW
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F4
Pad Number      : 7
I/O Bank        : 2
Pin Name/Usage  : oHEXs[53]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F5
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F6
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F7
Pad Number      : 631
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F8
Pad Number      : 629
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F9
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F10
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F11
Pad Number      : 595
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F12
Pad Number      : 590
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F13
Pad Number      : 580
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F15
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F16
Pad Number      : 556
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F18
Pad Number      : 543
I/O Bank        : 4
Pin Name/Usage  : oAUD_DACDAT
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F19
Pad Number      : 533
I/O Bank        : 4
Pin Name/Usage  : AUD_ADCLRCK
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F20
Pad Number      : 529
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[7]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : F21
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F23
Pad Number      : 488
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F24
Pad Number      : 491
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F25
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F26
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F27
Pad Number      : 476
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F28
Pad Number      : 481
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : F29
Pad Number      : 463
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : F30
Pad Number      : 464
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G1
Pad Number      : 41
I/O Bank        : 2
Pin Name/Usage  : oHEXs[62]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G2
Pad Number      : 42
I/O Bank        : 2
Pin Name/Usage  : oHEXs[63]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G3
Pad Number      : 10
I/O Bank        : 2
Pin Name/Usage  : oLCD_BLON
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G4
Pad Number      : 11
I/O Bank        : 2
Pin Name/Usage  : oHEXs[52]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G5
Pad Number      : 4
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G6
Pad Number      : 5
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G7
Pad Number      : 0
I/O Bank        : 2
Pin Name/Usage  : ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : N
Bus Hold        : no
Weak Pull Up    : On

Location        : G8
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GNDA_PLL3
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : G9
Pad Number      : 625
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G10
Pad Number      : 623
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G11
Pad Number      : 610
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G12
Pad Number      : 597
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G13
Pad Number      : 582
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G14
Pad Number      : 576
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G15
Pad Number      : 562
I/O Bank        : 3
Pin Name/Usage  : iTD1_CLK27
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G16
Pad Number      : 555
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G17
Pad Number      : 551
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G18
Pad Number      : 542
I/O Bank        : 4
Pin Name/Usage  : AUD_DACLRCK
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G19
Pad Number      : 521
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G20
Pad Number      : 511
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[9]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G21
Pad Number      : 500
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G22
Pad Number      : 489
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G23
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GNDA_PLL2
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : G24
Pad Number      : 486
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G25
Pad Number      : 482
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G26
Pad Number      : 483
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G27
Pad Number      : 468
I/O Bank        : 5
Pin Name/Usage  : ioB[0]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G28
Pad Number      : 469
I/O Bank        : 5
Pin Name/Usage  : ioB[1]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : G29
Pad Number      : 458
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : G30
Pad Number      : 459
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H1
Pad Number      : 43
I/O Bank        : 2
Pin Name/Usage  : oHEXs[59]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H2
Pad Number      : 44
I/O Bank        : 2
Pin Name/Usage  : oHEXs[60]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H3
Pad Number      : 20
I/O Bank        : 2
Pin Name/Usage  : oHEXs[61]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H4
Pad Number      : 21
I/O Bank        : 2
Pin Name/Usage  : oHEXs[49]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H5
Pad Number      : 8
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : H6
Pad Number      : 9
I/O Bank        : 2
Pin Name/Usage  : oHEXs[48]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H7
Pad Number      : 2
I/O Bank        : 2
Pin Name/Usage  : oHEXs[50]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H8
Pad Number      : 3
I/O Bank        : 2
Pin Name/Usage  : oHEXs[51]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H9
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCA_PLL3
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : H10
Pad Number      : 622
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H11
Pad Number      : 602
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H12
Pad Number      : 598
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H13
Pad Number      : 587
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H14
Pad Number      : 574
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H15
Pad Number      : 563
I/O Bank        : 3
Pin Name/Usage  : iTD2_CLK27
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H16
Pad Number      : 557
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H17
Pad Number      : 552
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H18
Pad Number      : 535
I/O Bank        : 4
Pin Name/Usage  : I2C_SDAT
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H19
Pad Number      : 524
I/O Bank        : 4
Pin Name/Usage  : oVGA_VS
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H20
Pad Number      : 512
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[6]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H21
Pad Number      : 501
I/O Bank        : 4
Pin Name/Usage  : oVGA_R[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCA_PLL2
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : H23
Pad Number      : 487
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H24
Pad Number      : 485
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H25
Pad Number      : 484
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H26
Pad Number      : 465
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H27
Pad Number      : 466
I/O Bank        : 5
Pin Name/Usage  : ioB[2]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H28
Pad Number      : 467
I/O Bank        : 5
Pin Name/Usage  : ioB[4]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : H29
Pad Number      : 453
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : H30
Pad Number      : 454
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J1
Pad Number      : 51
I/O Bank        : 2
Pin Name/Usage  : oHEXs[57]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : J2
Pad Number      : 52
I/O Bank        : 2
Pin Name/Usage  : oHEXs[58]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : J3
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J4
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J5
Pad Number      : 24
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J6
Pad Number      : 23
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J7
Pad Number      : 22
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J8
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL3
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J9
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCD_PLL3
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J10
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J11
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J12
Pad Number      : 601
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J13
Pad Number      : 581
I/O Bank        : 3
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J15
Pad Number      : 
I/O Bank        : 3
Pin Name/Usage  : VCCIO3
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J16
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J18
Pad Number      : 536
I/O Bank        : 4
Pin Name/Usage  : oI2C_SCLK
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : J19
Pad Number      : 523
I/O Bank        : 4
Pin Name/Usage  : oVGA_HS
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Column I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : J20
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCD_PLL2
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J23
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J24
Pad Number      : 480
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J25
Pad Number      : 479
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J26
Pad Number      : 460
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J27
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J28
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : J29
Pad Number      : 439
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : J30
Pad Number      : 440
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K1
Pad Number      : 56
I/O Bank        : 2
Pin Name/Usage  : oHEXs[44]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K2
Pad Number      : 57
I/O Bank        : 2
Pin Name/Usage  : oHEXs[55]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K3
Pad Number      : 45
I/O Bank        : 2
Pin Name/Usage  : oHEXs[56]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K4
Pad Number      : 46
I/O Bank        : 2
Pin Name/Usage  : oHEXs[45]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K5
Pad Number      : 32
I/O Bank        : 2
Pin Name/Usage  : oHEXs[46]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K6
Pad Number      : 31
I/O Bank        : 2
Pin Name/Usage  : oHEXs[47]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K7
Pad Number      : 26
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K8
Pad Number      : 25
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K9
Pad Number      : 1
I/O Bank        : 2
Pin Name/Usage  : ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : N
Bus Hold        : no
Weak Pull Up    : On

Location        : K10
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL3
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL2
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K22
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND_PLL2
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : K23
Pad Number      : 455
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K24
Pad Number      : 461
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K25
Pad Number      : 462
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K26
Pad Number      : 452
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K27
Pad Number      : 445
I/O Bank        : 5
Pin Name/Usage  : ioB[6]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : K28
Pad Number      : 446
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K29
Pad Number      : 433
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : K30
Pad Number      : 434
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L1
Pad Number      : 60
I/O Bank        : 2
Pin Name/Usage  : oHEXs[41]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L2
Pad Number      : 61
I/O Bank        : 2
Pin Name/Usage  : oHEXs[42]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L3
Pad Number      : 54
I/O Bank        : 2
Pin Name/Usage  : oHEXs[43]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L4
Pad Number      : 55
I/O Bank        : 2
Pin Name/Usage  : iSW[15]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L5
Pad Number      : 34
I/O Bank        : 2
Pin Name/Usage  : iSW[14]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L6
Pad Number      : 33
I/O Bank        : 2
Pin Name/Usage  : oHEXs[39]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L7
Pad Number      : 28
I/O Bank        : 2
Pin Name/Usage  : iSW[16]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L8
Pad Number      : 27
I/O Bank        : 2
Pin Name/Usage  : iSW[17]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L9
Pad Number      : 30
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L10
Pad Number      : 29
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L11
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L20
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L21
Pad Number      : 451
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L22
Pad Number      : 450
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L23
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : L24
Pad Number      : 456
I/O Bank        : 5
Pin Name/Usage  : ioB[3]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L25
Pad Number      : 457
I/O Bank        : 5
Pin Name/Usage  : ioB[5]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L26
Pad Number      : 449
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L27
Pad Number      : 436
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L28
Pad Number      : 435
I/O Bank        : 5
Pin Name/Usage  : ioB[7]
Dir.            : bidir
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : L29
Pad Number      : 431
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : L30
Pad Number      : 432
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M1
Pad Number      : 64
I/O Bank        : 2
Pin Name/Usage  : oHEXs[37]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M2
Pad Number      : 65
I/O Bank        : 2
Pin Name/Usage  : oHEXs[38]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M3
Pad Number      : 66
I/O Bank        : 2
Pin Name/Usage  : oHEXs[40]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M4
Pad Number      : 67
I/O Bank        : 2
Pin Name/Usage  : oHEXs[31]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M5
Pad Number      : 53
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M6
Pad Number      : 49
I/O Bank        : 2
Pin Name/Usage  : oHEXs[30]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M7
Pad Number      : 50
I/O Bank        : 2
Pin Name/Usage  : oHEXs[29]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M8
Pad Number      : 36
I/O Bank        : 2
Pin Name/Usage  : oHEXs[28]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : M9
Pad Number      : 35
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M10
Pad Number      : 48
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M21
Pad Number      : 441
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M22
Pad Number      : 442
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M23
Pad Number      : 443
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M24
Pad Number      : 448
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M25
Pad Number      : 447
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M26
Pad Number      : 437
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M27
Pad Number      : 438
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M28
Pad Number      : 430
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : M29
Pad Number      : 425
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : M30
Pad Number      : 426
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N1
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N2
Pad Number      : 68
I/O Bank        : 2
Pin Name/Usage  : oHEXs[35]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : N3
Pad Number      : 69
I/O Bank        : 2
Pin Name/Usage  : oHEXs[36]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : N4
Pad Number      : 71
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N5
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N6
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N7
Pad Number      : 59
I/O Bank        : 2
Pin Name/Usage  : oHEXs[27]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : N8
Pad Number      : 58
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N9
Pad Number      : 63
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N10
Pad Number      : 47
I/O Bank        : 2
Pin Name/Usage  : oHEXs[26]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : N11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N21
Pad Number      : 429
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N22
Pad Number      : 428
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N23
Pad Number      : 444
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N24
Pad Number      : 424
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N25
Pad Number      : 423
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N26
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N27
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : N28
Pad Number      : 421
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N29
Pad Number      : 422
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : N30
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P1
Pad Number      : 75
I/O Bank        : 2
Pin Name/Usage  : oHEXs[32]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : P2
Pad Number      : 76
I/O Bank        : 2
Pin Name/Usage  : oHEXs[33]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : P3
Pad Number      : 73
I/O Bank        : 2
Pin Name/Usage  : oHEXs[34]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : P4
Pad Number      : 74
I/O Bank        : 2
Pin Name/Usage  : oHEXs[25]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : P5
Pad Number      : 78
I/O Bank        : 2
Pin Name/Usage  : #TCK
Dir.            : input
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P6
Pad Number      : 72
I/O Bank        : 2
Pin Name/Usage  : oHEXs[24]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : P7
Pad Number      : 70
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P8
Pad Number      : 77
I/O Bank        : 2
Pin Name/Usage  : #TDI
Dir.            : input
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P9
Pad Number      : 62
I/O Bank        : 2
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P10
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : P22
Pad Number      : 427
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P23
Pad Number      : 420
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P24
Pad Number      : 419
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P25
Pad Number      : 418
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P26
Pad Number      : 417
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P27
Pad Number      : 416
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P28
Pad Number      : 415
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P29
Pad Number      : 413
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : P30
Pad Number      : 414
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : R1
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R2
Pad Number      : 84
I/O Bank        : 2
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R3
Pad Number      : 85
I/O Bank        : 2
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R4
Pad Number      : 80
I/O Bank        : 2
Pin Name/Usage  : #TDO
Dir.            : output
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R5
Pad Number      : 86
I/O Bank        : 2
Pin Name/Usage  : ^nCONFIG
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R6
Pad Number      : 83
I/O Bank        : 2
Pin Name/Usage  : ^nCE
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R7
Pad Number      : 79
I/O Bank        : 2
Pin Name/Usage  : #TMS
Dir.            : input
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R8
Pad Number      : 82
I/O Bank        : 2
Pin Name/Usage  : ^DATA0
Dir.            : input
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R9
Pad Number      : 81
I/O Bank        : 2
Pin Name/Usage  : ^DCLK
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R10
Pad Number      : 
I/O Bank        : 2
Pin Name/Usage  : VCCIO2
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R21
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R22
Pad Number      : 411
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : R23
Pad Number      : 410
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : R24
Pad Number      : 407
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : R25
Pad Number      : 412
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R26
Pad Number      : 408
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : R27
Pad Number      : 409
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : R28
Pad Number      : 403
I/O Bank        : 5
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R29
Pad Number      : 404
I/O Bank        : 5
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : R30
Pad Number      : 
I/O Bank        : 5
Pin Name/Usage  : VCCIO5
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T1
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T2
Pad Number      : 87
I/O Bank        : 1
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T3
Pad Number      : 88
I/O Bank        : 1
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T4
Pad Number      : 91
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T5
Pad Number      : 92
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T6
Pad Number      : 89
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T7
Pad Number      : 90
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T8
Pad Number      : 97
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T9
Pad Number      : 96
I/O Bank        : 1
Pin Name/Usage  : iSW[13]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : T10
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T21
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T22
Pad Number      : 406
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T23
Pad Number      : 405
I/O Bank        : 5
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T24
Pad Number      : 402
I/O Bank        : 6
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T25
Pad Number      : 401
I/O Bank        : 6
Pin Name/Usage  : GND+
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : T26
Pad Number      : 400
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T27
Pad Number      : 399
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : T28
Pad Number      : 397
I/O Bank        : 6
Pin Name/Usage  : iKEY[1]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : T29
Pad Number      : 398
I/O Bank        : 6
Pin Name/Usage  : iKEY[0]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : T30
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U1
Pad Number      : 93
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U2
Pad Number      : 94
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U3
Pad Number      : 102
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U4
Pad Number      : 103
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U5
Pad Number      : 95
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U6
Pad Number      : 100
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U7
Pad Number      : 101
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U8
Pad Number      : 99
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U9
Pad Number      : 98
I/O Bank        : 1
Pin Name/Usage  : iSW[12]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : U10
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U21
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U22
Pad Number      : 396
I/O Bank        : 6
Pin Name/Usage  : ^MSEL0
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U23
Pad Number      : 390
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U24
Pad Number      : 389
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U25
Pad Number      : 388
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : U26
Pad Number      : 393
I/O Bank        : 6
Pin Name/Usage  : ^nSTATUS
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U27
Pad Number      : 394
I/O Bank        : 6
Pin Name/Usage  : ^CONF_DONE
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U28
Pad Number      : 395
I/O Bank        : 6
Pin Name/Usage  : ^MSEL1
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : U29
Pad Number      : 391
I/O Bank        : 6
Pin Name/Usage  : iKEY[3]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : U30
Pad Number      : 392
I/O Bank        : 6
Pin Name/Usage  : iKEY[2]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : V1
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V2
Pad Number      : 104
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V3
Pad Number      : 105
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V4
Pad Number      : 108
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V5
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V6
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V7
Pad Number      : 118
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V8
Pad Number      : 117
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V9
Pad Number      : 116
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V10
Pad Number      : 115
I/O Bank        : 1
Pin Name/Usage  : iSW[11]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : V11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V21
Pad Number      : 373
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V22
Pad Number      : 370
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V23
Pad Number      : 382
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V24
Pad Number      : 368
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V25
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V26
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V27
Pad Number      : 387
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : V28
Pad Number      : 385
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V29
Pad Number      : 386
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : V30
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W1
Pad Number      : 106
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W2
Pad Number      : 107
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W3
Pad Number      : 109
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W4
Pad Number      : 110
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W5
Pad Number      : 119
I/O Bank        : 1
Pin Name/Usage  : iSW[10]
Dir.            : input
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : W6
Pad Number      : 128
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W7
Pad Number      : 130
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W8
Pad Number      : 129
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W9
Pad Number      : 126
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W10
Pad Number      : 127
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W11
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W20
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : W21
Pad Number      : 364
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W22
Pad Number      : 363
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W23
Pad Number      : 358
I/O Bank        : 6
Pin Name/Usage  : oLEDG[2]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : W24
Pad Number      : 359
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W25
Pad Number      : 367
I/O Bank        : 6
Pin Name/Usage  : oLEDG[1]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : W26
Pad Number      : 362
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W27
Pad Number      : 378
I/O Bank        : 6
Pin Name/Usage  : oLEDG[0]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : W28
Pad Number      : 379
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W29
Pad Number      : 383
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : W30
Pad Number      : 384
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y1
Pad Number      : 111
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y2
Pad Number      : 112
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y3
Pad Number      : 113
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y4
Pad Number      : 114
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y5
Pad Number      : 131
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y6
Pad Number      : 144
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y7
Pad Number      : 145
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y8
Pad Number      : 146
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y9
Pad Number      : 142
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y10
Pad Number      : 143
I/O Bank        : 1
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y11
Pad Number      : 
I/O Bank        : 1
Pin Name/Usage  : VCCIO1
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y12
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y13
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y14
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y15
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y16
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y17
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y18
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.2V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y19
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y20
Pad Number      : 
I/O Bank        : 6
Pin Name/Usage  : VCCIO6
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : Y21
Pad Number      : 349
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y22
Pad Number      : 348
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y23
Pad Number      : 346
I/O Bank        : 6
Pin Name/Usage  : oLEDG[5]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y24
Pad Number      : 345
I/O Bank        : 6
Pin Name/Usage  : oLEDG[4]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y25
Pad Number      : 361
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y26
Pad Number      : 360
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y27
Pad Number      : 375
I/O Bank        : 6
Pin Name/Usage  : oLEDG[3]
Dir.            : output
I/O Standard    : 3.3-V LVTTL
Voltage         : 
I/O Type        : Row I/O
User Assignment : Y
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y28
Pad Number      : 374
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y29
Pad Number      : 380
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : Y30
Pad Number      : 381
I/O Bank        : 6
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Row I/O
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off
+--------------------------------------------------------------------------------+

Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                       ;
+--------------------------------------------------------------------------------+
I/O Standard           : 3.3-V LVTTL
Load                   : 0 pF
Termination Resistance : Not Available

I/O Standard           : 3.3-V LVCMOS
Load                   : 0 pF
Termination Resistance : Not Available

I/O Standard           : 2.5 V
Load                   : 0 pF
Termination Resistance : Not Available

I/O Standard           : 1.8 V
Load                   : 0 pF
Termination Resistance : Not Available

I/O Standard           : 1.5 V
Load                   : 0 pF
Termination Resistance : Not Available

I/O Standard           : 3.3-V PCI
Load                   : 10 pF
Termination Resistance : 25 Ohm (Parallel)

I/O Standard           : 3.3-V PCI-X
Load                   : 10 pF
Termination Resistance : 25 Ohm (Parallel)

I/O Standard           : SSTL-2 Class I
Load                   : 0 pF
Termination Resistance : 50 Ohm (Parallel), 25 Ohm (Serial)

I/O Standard           : SSTL-2 Class II
Load                   : 0 pF
Termination Resistance : 25 Ohm (Parallel), 25 Ohm (Serial)

I/O Standard           : SSTL-18 Class I
Load                   : 0 pF
Termination Resistance : 50 Ohm (Parallel), 25 Ohm (Serial)

I/O Standard           : SSTL-18 Class II
Load                   : 0 pF
Termination Resistance : 25 Ohm (Parallel), 25 Ohm (Serial)

I/O Standard           : 1.5-V HSTL Class I
Load                   : 0 pF
Termination Resistance : 50 Ohm (Parallel)

I/O Standard           : 1.5-V HSTL Class II
Load                   : 0 pF
Termination Resistance : 25 Ohm (Parallel)

I/O Standard           : 1.8-V HSTL Class I
Load                   : 0 pF
Termination Resistance : 50 Ohm (Parallel)

I/O Standard           : 1.8-V HSTL Class II
Load                   : 0 pF
Termination Resistance : 25 Ohm (Parallel)

I/O Standard           : Differential SSTL-2
Load                   : 0 pF
Termination Resistance : (See SSTL-2)

I/O Standard           : Differential 2.5-V SSTL Class II
Load                   : 0 pF
Termination Resistance : (See SSTL-2 Class II)

I/O Standard           : Differential 1.8-V SSTL Class I
Load                   : 0 pF
Termination Resistance : (See 1.8-V SSTL Class I)

I/O Standard           : Differential 1.8-V SSTL Class II
Load                   : 0 pF
Termination Resistance : (See 1.8-V SSTL Class II)

I/O Standard           : Differential 1.5-V HSTL Class I
Load                   : 0 pF
Termination Resistance : (See 1.5-V HSTL Class I)

I/O Standard           : Differential 1.5-V HSTL Class II
Load                   : 0 pF
Termination Resistance : (See 1.5-V HSTL Class II)

I/O Standard           : Differential 1.8-V HSTL Class I
Load                   : 0 pF
Termination Resistance : (See 1.8-V HSTL Class I)

I/O Standard           : Differential 1.8-V HSTL Class II
Load                   : 0 pF
Termination Resistance : (See 1.8-V HSTL Class II)

I/O Standard           : LVDS
Load                   : 0 pF
Termination Resistance : 100 Ohm (Differential)

I/O Standard           : mini-LVDS
Load                   : 0 pF
Termination Resistance : 100 Ohm (Differential)

I/O Standard           : RSDS
Load                   : 0 pF
Termination Resistance : 100 Ohm (Differential)

I/O Standard           : Simple RSDS
Load                   : 0 pF
Termination Resistance : Not Available

I/O Standard           : Differential LVPECL
Load                   : 0 pF
Termination Resistance : 100 Ohm (Differential)
+--------------------------------------------------------------------------------+

Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                          ;
+--------------------------------------------------------------------------------+
Compilation Hierarchy Node : |top
Logic Cells                : 17775 (1647)
Dedicated Logic Registers  : 2641 (13)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 32
DSP 9x9                    : 0
DSP 18x18                  : 16
Pins                       : 182
Virtual Pins               : 0
LUT-Only LCs               : 15134 (1634)
Register-Only LCs          : 2638 (13)
LUT/Register LCs           : 3 (0)
Full Hierarchy Name        : |top
Library Name               : 

Compilation Hierarchy Node :    |adcRead:drv2|
Logic Cells                : 48 (48)
Dedicated Logic Registers  : 48 (48)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 48 (48)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|adcRead:drv2
Library Name               : 

Compilation Hierarchy Node :    |dacWrite:drv1|
Logic Cells                : 39 (39)
Dedicated Logic Registers  : 6 (6)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 33 (33)
Register-Only LCs          : 6 (6)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dacWrite:drv1
Library Name               : 

Compilation Hierarchy Node :    |dsp_peakHolder:op14|
Logic Cells                : 47 (47)
Dedicated Logic Registers  : 30 (30)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 17 (17)
Register-Only LCs          : 30 (30)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_peakHolder:op14
Library Name               : 

Compilation Hierarchy Node :    |dsp_peakHolder:op15|
Logic Cells                : 47 (47)
Dedicated Logic Registers  : 31 (31)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 16 (16)
Register-Only LCs          : 31 (31)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_peakHolder:op15
Library Name               : 

Compilation Hierarchy Node :    |dsp_waveHolder:op16|
Logic Cells                : 78 (48)
Dedicated Logic Registers  : 32 (32)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 46 (16)
Register-Only LCs          : 32 (32)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_waveHolder:op16
Library Name               : 

Compilation Hierarchy Node :       |int_redAbs:op0|
Logic Cells                : 15 (15)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 15 (15)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_waveHolder:op16|int_redAbs:op0
Library Name               : 

Compilation Hierarchy Node :       |int_redAbs:op1|
Logic Cells                : 15 (15)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 15 (15)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_waveHolder:op16|int_redAbs:op1
Library Name               : 

Compilation Hierarchy Node :    |dsp_waveHolder:op17|
Logic Cells                : 80 (50)
Dedicated Logic Registers  : 33 (33)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 47 (17)
Register-Only LCs          : 33 (33)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_waveHolder:op17
Library Name               : 

Compilation Hierarchy Node :       |int_redAbs:op0|
Logic Cells                : 15 (15)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 15 (15)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_waveHolder:op17|int_redAbs:op0
Library Name               : 

Compilation Hierarchy Node :       |int_redAbs:op1|
Logic Cells                : 15 (15)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 15 (15)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|dsp_waveHolder:op17|int_redAbs:op1
Library Name               : 

Compilation Hierarchy Node :    |int_ovReduce:op000|
Logic Cells                : 16 (16)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 16 (16)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|int_ovReduce:op000
Library Name               : 

Compilation Hierarchy Node :    |int_ovReduce:op001|
Logic Cells                : 16 (16)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 16 (16)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|int_ovReduce:op001
Library Name               : 

Compilation Hierarchy Node :    |int_redAbs:op010|
Logic Cells                : 94 (94)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 94 (94)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|int_redAbs:op010
Library Name               : 

Compilation Hierarchy Node :    |resetManager:rstMan|
Logic Cells                : 76 (76)
Dedicated Logic Registers  : 32 (32)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 44 (44)
Register-Only LCs          : 32 (32)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|resetManager:rstMan
Library Name               : 

Compilation Hierarchy Node :    |vga_time_generator:drv3|
Logic Cells                : 117 (117)
Dedicated Logic Registers  : 48 (48)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 69 (69)
Register-Only LCs          : 48 (48)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|vga_time_generator:drv3
Library Name               : 

Compilation Hierarchy Node :    |visual_blocks:vsp40|
Logic Cells                : 969 (893)
Dedicated Logic Registers  : 26 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 943 (893)
Register-Only LCs          : 25 (0)
LUT/Register LCs           : 1 (0)
Full Hierarchy Name        : |top|visual_blocks:vsp40
Library Name               : 

Compilation Hierarchy Node :       |rand_LNRand:op0|
Logic Cells                : 76 (76)
Dedicated Logic Registers  : 26 (26)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 50 (50)
Register-Only LCs          : 25 (25)
LUT/Register LCs           : 1 (1)
Full Hierarchy Name        : |top|visual_blocks:vsp40|rand_LNRand:op0
Library Name               : 

Compilation Hierarchy Node :    |visual_franticStripes:vsp41|
Logic Cells                : 2411 (2323)
Dedicated Logic Registers  : 134 (103)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 2277 (2220)
Register-Only LCs          : 133 (103)
LUT/Register LCs           : 1 (0)
Full Hierarchy Name        : |top|visual_franticStripes:vsp41
Library Name               : 

Compilation Hierarchy Node :       |rand_LNRand:op0|
Logic Cells                : 88 (88)
Dedicated Logic Registers  : 31 (31)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 57 (57)
Register-Only LCs          : 30 (30)
LUT/Register LCs           : 1 (1)
Full Hierarchy Name        : |top|visual_franticStripes:vsp41|rand_LNRand:op0
Library Name               : 

Compilation Hierarchy Node :    |visual_freePainting:vsp30|
Logic Cells                : 3684 (3604)
Dedicated Logic Registers  : 32 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 3652 (3604)
Register-Only LCs          : 31 (0)
LUT/Register LCs           : 1 (0)
Full Hierarchy Name        : |top|visual_freePainting:vsp30
Library Name               : 

Compilation Hierarchy Node :       |rand_LNRand:op0|
Logic Cells                : 80 (80)
Dedicated Logic Registers  : 32 (32)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 48 (48)
Register-Only LCs          : 31 (31)
LUT/Register LCs           : 1 (1)
Full Hierarchy Name        : |top|visual_freePainting:vsp30|rand_LNRand:op0
Library Name               : 

Compilation Hierarchy Node :    |visual_peak_log:vsp28|
Logic Cells                : 1338 (1120)
Dedicated Logic Registers  : 640 (640)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 698 (480)
Register-Only LCs          : 640 (640)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult0|
Logic Cells                : 68 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 68 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0
Library Name               : 

Compilation Hierarchy Node :          |multcore:mult_core|
Logic Cells                : 68 (33)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 68 (33)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core
Library Name               : 

Compilation Hierarchy Node :             |mpar_add:padder|
Logic Cells                : 35 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 35 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[0]|
Logic Cells                : 11 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 11 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_8ch:auto_generated|
Logic Cells                : 11 (11)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 11 (11)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[1]|
Logic Cells                : 10 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_8ch:auto_generated|
Logic Cells                : 10 (10)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (10)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_8ch:auto_generated
Library Name               : 

Compilation Hierarchy Node :                |mpar_add:sub_par_add|
Logic Cells                : 14 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add
Library Name               : 

Compilation Hierarchy Node :                   |lpm_add_sub:adder[0]|
Logic Cells                : 14 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                      |add_sub_ach:auto_generated|
Logic Cells                : 14 (14)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (14)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult1|
Logic Cells                : 68 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 68 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1
Library Name               : 

Compilation Hierarchy Node :          |multcore:mult_core|
Logic Cells                : 68 (33)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 68 (33)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core
Library Name               : 

Compilation Hierarchy Node :             |mpar_add:padder|
Logic Cells                : 35 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 35 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[0]|
Logic Cells                : 11 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 11 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_8ch:auto_generated|
Logic Cells                : 11 (11)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 11 (11)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[1]|
Logic Cells                : 10 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_8ch:auto_generated|
Logic Cells                : 10 (10)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (10)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_8ch:auto_generated
Library Name               : 

Compilation Hierarchy Node :                |mpar_add:sub_par_add|
Logic Cells                : 14 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add
Library Name               : 

Compilation Hierarchy Node :                   |lpm_add_sub:adder[0]|
Logic Cells                : 14 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                      |add_sub_ach:auto_generated|
Logic Cells                : 14 (14)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (14)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ach:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult2|
Logic Cells                : 12 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult2
Library Name               : 

Compilation Hierarchy Node :          |multcore:mult_core|
Logic Cells                : 12 (7)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (7)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult2|multcore:mult_core
Library Name               : 

Compilation Hierarchy Node :             |mpar_add:padder|
Logic Cells                : 5 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 5 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[0]|
Logic Cells                : 5 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 5 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_oah:auto_generated|
Logic Cells                : 5 (5)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 5 (5)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_oah:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult3|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult3
Library Name               : 

Compilation Hierarchy Node :          |mult_v6t:auto_generated|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult3|mult_v6t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult4|
Logic Cells                : 12 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult4
Library Name               : 

Compilation Hierarchy Node :          |multcore:mult_core|
Logic Cells                : 12 (7)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (7)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult4|multcore:mult_core
Library Name               : 

Compilation Hierarchy Node :             |mpar_add:padder|
Logic Cells                : 5 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 5 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[0]|
Logic Cells                : 5 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 5 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_oah:auto_generated|
Logic Cells                : 5 (5)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 5 (5)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_oah:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |uint32_log2:op0|
Logic Cells                : 29 (29)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 29 (29)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|uint32_log2:op0
Library Name               : 

Compilation Hierarchy Node :       |uint32_log2:op1|
Logic Cells                : 29 (29)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 29 (29)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_log:vsp28|uint32_log2:op1
Library Name               : 

Compilation Hierarchy Node :    |visual_peak_progression:vsp24|
Logic Cells                : 1421 (1287)
Dedicated Logic Registers  : 630 (630)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 791 (657)
Register-Only LCs          : 630 (630)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult0|
Logic Cells                : 32 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 32 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0
Library Name               : 

Compilation Hierarchy Node :          |multcore:mult_core|
Logic Cells                : 32 (18)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 32 (18)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core
Library Name               : 

Compilation Hierarchy Node :             |mpar_add:padder|
Logic Cells                : 14 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 14 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder
Library Name               : 

Compilation Hierarchy Node :                |lpm_add_sub:adder[0]|
Logic Cells                : 8 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 8 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_pah:auto_generated|
Logic Cells                : 8 (8)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 8 (8)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_pah:auto_generated
Library Name               : 

Compilation Hierarchy Node :                |mpar_add:sub_par_add|
Logic Cells                : 6 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 6 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add
Library Name               : 

Compilation Hierarchy Node :                   |lpm_add_sub:adder[0]|
Logic Cells                : 6 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 6 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]
Library Name               : 

Compilation Hierarchy Node :                      |add_sub_4ch:auto_generated|
Logic Cells                : 6 (6)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 6 (6)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult1|
Logic Cells                : 44 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 44 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult1
Library Name               : 

Compilation Hierarchy Node :          |mult_r6t:auto_generated|
Logic Cells                : 44 (44)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 44 (44)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult1|mult_r6t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult2|
Logic Cells                : 42 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 42 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult2
Library Name               : 

Compilation Hierarchy Node :          |mult_r6t:auto_generated|
Logic Cells                : 42 (42)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 42 (42)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|lpm_mult:Mult2|mult_r6t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |uint15_log2:op0|
Logic Cells                : 16 (16)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 16 (16)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_peak_progression:vsp24|uint15_log2:op0
Library Name               : 

Compilation Hierarchy Node :    |visual_shadingLevelWaves:vsp00|
Logic Cells                : 1365 (54)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 1365 (54)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Mod0|
Logic Cells                : 252 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod0
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_18m:auto_generated|
Logic Cells                : 252 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_7nh:divider|
Logic Cells                : 252 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_g5f:divider|
Logic Cells                : 252 (252)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (252)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Mod1|
Logic Cells                : 281 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod1
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_08m:auto_generated|
Logic Cells                : 281 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_dnh:divider|
Logic Cells                : 281 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_s5f:divider|
Logic Cells                : 281 (281)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (281)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Mod2|
Logic Cells                : 281 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod2
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_08m:auto_generated|
Logic Cells                : 281 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_dnh:divider|
Logic Cells                : 281 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_s5f:divider|
Logic Cells                : 281 (281)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 281 (281)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Mod3|
Logic Cells                : 252 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod3
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_18m:auto_generated|
Logic Cells                : 252 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_7nh:divider|
Logic Cells                : 252 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_g5f:divider|
Logic Cells                : 252 (252)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 252 (252)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Mod4|
Logic Cells                : 122 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 122 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod4
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_q7m:auto_generated|
Logic Cells                : 122 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 122 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_1nh:divider|
Logic Cells                : 122 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 122 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_45f:divider|
Logic Cells                : 122 (121)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 122 (121)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_mkc:add_sub_1|
Logic Cells                : 1 (1)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 1 (1)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_mkc:add_sub_1
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Mod5|
Logic Cells                : 123 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 123 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod5
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_q7m:auto_generated|
Logic Cells                : 123 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 123 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_1nh:divider|
Logic Cells                : 123 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 123 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_45f:divider|
Logic Cells                : 123 (122)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 123 (122)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_mkc:add_sub_1|
Logic Cells                : 1 (1)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 1 (1)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_mkc:add_sub_1
Library Name               : 

Compilation Hierarchy Node :    |visual_tablecloth:vsp50|
Logic Cells                : 863 (167)
Dedicated Logic Registers  : 13 (13)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 8
DSP 9x9                    : 0
DSP 18x18                  : 4
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 850 (154)
Register-Only LCs          : 13 (13)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Div0|
Logic Cells                : 672 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 672 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_divide:Div0
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_sfm:auto_generated|
Logic Cells                : 672 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 672 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_6nh:divider|
Logic Cells                : 672 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 672 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_e5f:divider|
Logic Cells                : 672 (671)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 672 (671)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider
Library Name               : 

Compilation Hierarchy Node :                   |add_sub_mkc:add_sub_1|
Logic Cells                : 1 (1)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 1 (1)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_mkc:add_sub_1
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult0|
Logic Cells                : 12 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_mult:Mult0
Library Name               : 

Compilation Hierarchy Node :          |mult_c8t:auto_generated|
Logic Cells                : 12 (12)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (12)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_mult:Mult0|mult_c8t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult1|
Logic Cells                : 12 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_mult:Mult1
Library Name               : 

Compilation Hierarchy Node :          |mult_c8t:auto_generated|
Logic Cells                : 12 (12)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 12 (12)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth:vsp50|lpm_mult:Mult1|mult_c8t:auto_generated
Library Name               : 

Compilation Hierarchy Node :    |visual_tablecloth_color:vsp51|
Logic Cells                : 3054 (1758)
Dedicated Logic Registers  : 798 (798)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 22
DSP 9x9                    : 0
DSP 18x18                  : 11
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 2256 (960)
Register-Only LCs          : 798 (798)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51
Library Name               : 

Compilation Hierarchy Node :       |int_sqrt_cmp10:op0|
Logic Cells                : 73 (73)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 73 (73)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0
Library Name               : 

Compilation Hierarchy Node :       |int_sqrt_cmp10:op1|
Logic Cells                : 73 (73)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 73 (73)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Div0|
Logic Cells                : 580 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 580 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div0
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_7gm:auto_generated|
Logic Cells                : 580 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 580 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_jnh:divider|
Logic Cells                : 580 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 580 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_p5f:divider|
Logic Cells                : 580 (580)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 580 (580)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Div1|
Logic Cells                : 265 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div1
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_ufm:auto_generated|
Logic Cells                : 265 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_knh:divider|
Logic Cells                : 265 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_i5f:divider|
Logic Cells                : 265 (265)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (265)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_divide:Div2|
Logic Cells                : 265 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div2
Library Name               : 

Compilation Hierarchy Node :          |lpm_divide_ufm:auto_generated|
Logic Cells                : 265 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated
Library Name               : 

Compilation Hierarchy Node :             |sign_div_unsign_knh:divider|
Logic Cells                : 265 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider
Library Name               : 

Compilation Hierarchy Node :                |alt_u_div_i5f:divider|
Logic Cells                : 265 (265)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 265 (265)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult0|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult0
Library Name               : 

Compilation Hierarchy Node :          |mult_58t:auto_generated|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult0|mult_58t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult2|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult2
Library Name               : 

Compilation Hierarchy Node :          |mult_58t:auto_generated|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult2|mult_58t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult3|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult3
Library Name               : 

Compilation Hierarchy Node :          |mult_58t:auto_generated|
Logic Cells                : 0 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 2
DSP 9x9                    : 0
DSP 18x18                  : 1
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 0 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult3|mult_58t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult4|
Logic Cells                : 10 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult4
Library Name               : 

Compilation Hierarchy Node :          |mult_k8t:auto_generated|
Logic Cells                : 10 (10)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (10)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult4|mult_k8t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult5|
Logic Cells                : 10 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult5
Library Name               : 

Compilation Hierarchy Node :          |mult_k8t:auto_generated|
Logic Cells                : 10 (10)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (10)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult5|mult_k8t:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult6|
Logic Cells                : 10 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult6
Library Name               : 

Compilation Hierarchy Node :          |mult_qat:auto_generated|
Logic Cells                : 10 (10)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (10)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult6|mult_qat:auto_generated
Library Name               : 

Compilation Hierarchy Node :       |lpm_mult:Mult7|
Logic Cells                : 10 (0)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (0)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult7
Library Name               : 

Compilation Hierarchy Node :          |mult_qat:auto_generated|
Logic Cells                : 10 (10)
Dedicated Logic Registers  : 0 (0)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 4
DSP 9x9                    : 0
DSP 18x18                  : 2
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 10 (10)
Register-Only LCs          : 0 (0)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_tablecloth_color:vsp51|lpm_mult:Mult7|mult_qat:auto_generated
Library Name               : 

Compilation Hierarchy Node :    |visual_wave_vertical:vsp10|
Logic Cells                : 214 (214)
Dedicated Logic Registers  : 36 (36)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 178 (178)
Register-Only LCs          : 36 (36)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|visual_wave_vertical:vsp10
Library Name               : 

Compilation Hierarchy Node :    |wm8731Config:comp1|
Logic Cells                : 151 (85)
Dedicated Logic Registers  : 59 (37)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 92 (48)
Register-Only LCs          : 59 (37)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|wm8731Config:comp1
Library Name               : 

Compilation Hierarchy Node :       |I2C_Controller:u0|
Logic Cells                : 66 (66)
Dedicated Logic Registers  : 22 (22)
I/O Registers              : 0 (0)
Memory Bits                : 0
M4Ks                       : 0
DSP Elements               : 0
DSP 9x9                    : 0
DSP 18x18                  : 0
Pins                       : 0
Virtual Pins               : 0
LUT-Only LCs               : 44 (44)
Register-Only LCs          : 22 (22)
LUT/Register LCs           : 0 (0)
Full Hierarchy Name        : |top|wm8731Config:comp1|I2C_Controller:u0
Library Name               : 
+--------------------------------------------------------------------------------+

Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------+
; Delay Chain Summary                                                            ;
+--------------------------------------------------------------------------------+
Name                  : AUD_BCLK
Pin Type              : Bidir
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : AUD_DACLRCK
Pin Type              : Bidir
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : AUD_ADCLRCK
Pin Type              : Bidir
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : I2C_SDAT
Pin Type              : Bidir
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[0]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[1]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[2]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[3]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[4]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[5]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[6]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : ioB[7]
Pin Type              : Bidir
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[8]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[9]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[10]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[11]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[12]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[13]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[14]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[15]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[16]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDR[17]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLEDG[8]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_RW
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_RS
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_ON
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_EN
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_BLON
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oLCD_D[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[8]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[9]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[10]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[11]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[12]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[13]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[14]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[15]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[16]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[17]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[18]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[19]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[20]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[21]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[22]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[23]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[24]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[25]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[26]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[27]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[28]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[29]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[30]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[31]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[32]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[33]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[34]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[35]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[36]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[37]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[38]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[39]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[40]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[41]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[42]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[43]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[44]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[45]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[46]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[47]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[48]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[49]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[50]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[51]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[52]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[53]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[54]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[55]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[56]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[57]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[58]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[59]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[60]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[61]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[62]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oHEXs[63]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oI2C_SCLK
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oAUD_XCK
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oAUD_DACDAT
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_VS
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_HS
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_CLOCK
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_BLANK_N
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_SYNC_N
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[8]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_R[9]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[8]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_G[9]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[0]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[1]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[2]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[3]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[4]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[5]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[6]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[7]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[8]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : oVGA_B[9]
Pin Type              : Output
Pad to Core 0         : --
Pad to Core 1         : --
Pad to Input Register : --
TCO                   : --

Name                  : iSW[5]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[6]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[7]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[8]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[9]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[10]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[11]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[12]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[13]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[14]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[15]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[17]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iKEY[0]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iKEY[1]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iKEY[2]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iCLK_50_2
Pin Type              : Input
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : iCLK_28
Pin Type              : Input
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : iTD1_CLK27
Pin Type              : Input
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : iTD2_CLK27
Pin Type              : Input
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[16]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[1]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[0]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iAUD_ADCDAT
Pin Type              : Input
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[3]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[4]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iSW[2]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --

Name                  : iCLK_50
Pin Type              : Input
Pad to Core 0         : (0) 287 ps
Pad to Core 1         : (0) 287 ps
Pad to Input Register : --
TCO                   : --

Name                  : iKEY[3]
Pin Type              : Input
Pad to Core 0         : (0) 299 ps
Pad to Core 1         : (0) 299 ps
Pad to Input Register : --
TCO                   : --
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------------------------------------+
Source Pin / Fanout : AUD_BCLK
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - dacWrite:drv1|dataIndex[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataIndex[0]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataIndex[3]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataIndex[2]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataIndex[4]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - ioB[3]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[0]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[15]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[14]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[13]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[12]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[11]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[10]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[9]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[8]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[7]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[6]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[5]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[4]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[3]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[2]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|sync
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oLEDG[0]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : AUD_DACLRCK
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - ioB[5]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[10]~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[9]~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[8]~2
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[11]~3
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[5]~4
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[6]~5
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[4]~6
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[7]~7
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[2]~8
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[1]~9
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[0]~10
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[3]~11
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[13]~12
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[14]~13
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[12]~14
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|dataBuff[15]~15
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|sync
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - dacWrite:drv1|always1~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oLEDG[2]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : AUD_ADCLRCK
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - ioB[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[0]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[0]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[15]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[15]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[14]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[13]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[12]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[11]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[10]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[9]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[8]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[7]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[6]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[5]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[4]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[3]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[2]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oLData[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[14]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[13]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[12]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[11]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[10]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[9]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[8]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[7]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[6]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[5]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[4]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[3]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[2]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|oRData[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oLEDG[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : I2C_SDAT
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - wm8731Config:comp1|I2C_Controller:u0|Selector4~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - wm8731Config:comp1|I2C_Controller:u0|ACK2~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - wm8731Config:comp1|I2C_Controller:u0|ACK3~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : ioB[0]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[1]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[2]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[3]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[4]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[5]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[6]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : ioB[7]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[5]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[6]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[7]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[8]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[9]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[10]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[11]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[12]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[13]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[14]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[15]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[17]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iKEY[0]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iKEY[1]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iKEY[2]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iCLK_50_2
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iCLK_28
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iTD1_CLK27
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iTD2_CLK27
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iSW[16]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - oL[0]~0
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[0]~0
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[15]~1
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[15]~1
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[1]~2
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[1]~2
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[2]~3
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[2]~3
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[3]~4
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[3]~4
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[4]~5
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[4]~5
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[5]~6
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[5]~6
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[6]~7
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[6]~7
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[7]~8
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[7]~8
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[8]~9
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[8]~9
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[9]~10
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[9]~10
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[10]~11
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[10]~11
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[11]~12
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[11]~12
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[12]~13
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[12]~13
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[13]~14
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[13]~14
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oL[14]~15
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oR[14]~15
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout : iSW[1]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - int_redAbs:op010|o[0]~6
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~7
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[0]~8
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[1]~13
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[1]~14
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[2]~19
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[2]~20
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[3]~25
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[3]~26
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[4]~31
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[4]~32
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[5]~37
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[5]~38
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[6]~43
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[6]~44
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[7]~49
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[7]~50
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[8]~55
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[8]~56
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[9]~61
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[9]~62
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[10]~67
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[10]~68
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~73
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~74
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[12]~79
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[12]~80
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[13]~85
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[13]~86
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[14]~91
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[14]~92
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~2
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~3
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~4
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~8
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~9
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~11
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~16
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~26
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~32
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~72
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~4
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~9
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~17
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~31
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~70
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - Equal5~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - Equal2~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~433
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~97
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~98
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~99
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~76
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : iSW[0]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - comb~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - comb~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oAUD_DACDAT~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~10
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~24
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~26
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~78
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~43
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~96
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~140
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~141
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~79
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~97
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~98
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - int_redAbs:op010|o[11]~99
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : iAUD_ADCDAT
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|oOut[15]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|oOut[15]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - ioB[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oAUD_DACDAT~0
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|moCLK_prev
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - adcRead:drv2|dataBuff[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[15]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[15]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op16|mMax[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_waveHolder:op17|mMax[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|oOut[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|oOut[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|moCLK_prev
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op14|mMax[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[14]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[13]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[12]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[11]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[9]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[8]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[10]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[7]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[4]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[5]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[6]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[1]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[0]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - dsp_peakHolder:op15|mMax[2]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oLEDG[3]
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout : iSW[3]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - oVGA_R~0
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oVGA_R~9
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oVGA_R~11
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oVGA_R~23
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - Equal5~0
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oVGA_G~24
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oVGA_B~148
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - Equal2~0
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout :      - oVGA_B~433
Pad To Core Index   : 1
Setting             : 0

Source Pin / Fanout : iSW[4]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - oVGA_R~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~10
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~11
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - Equal5~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~32
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~31
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - Equal2~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~433
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : iSW[2]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - oVGA_R~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~3
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~4
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~8
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~11
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~26
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~28
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~32
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~35
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~41
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~47
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~53
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~59
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_R~65
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~4
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~27
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~31
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~34
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~40
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~46
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~52
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~58
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~64
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - Equal5~1
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - Equal2~0
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_B~433
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - oVGA_G~76
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout : iCLK_50
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout : iKEY[3]
Pad To Core Index   :  
Setting             :  

Source Pin / Fanout :      - resetManager:rstMan|cnt[27]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[26]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[25]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[24]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[23]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[21]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[20]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[19]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[17]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[16]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[15]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[14]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[13]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[12]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[11]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[10]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[9]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[8]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[7]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[6]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[5]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[4]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[3]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[2]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[1]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[0]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[18]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[22]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[31]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[30]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[29]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[28]
Pad To Core Index   : 0
Setting             : 0

Source Pin / Fanout :      - resetManager:rstMan|cnt[27]~0
Pad To Core Index   : 0
Setting             : 0
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Control Signals                                                                ;
+--------------------------------------------------------------------------------+
Name                      : AUD_ADCLRCK~0
Location                  : PIN_F19
Fan-Out                   : 34
Usage                     : Clock
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : AUD_BCLK~0
Location                  : PIN_E17
Fan-Out                   : 24
Usage                     : Clock
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dacWrite:drv1|always1~0
Location                  : LCCOMB_X43_Y36_N6
Fan-Out                   : 5
Usage                     : Sync. load
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dsp_peakHolder:op14|Equal0~0
Location                  : LCCOMB_X41_Y39_N28
Fan-Out                   : 30
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dsp_peakHolder:op14|mMax[11]~2
Location                  : LCCOMB_X41_Y39_N12
Fan-Out                   : 15
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dsp_peakHolder:op15|mMax[8]~2
Location                  : LCCOMB_X41_Y39_N30
Fan-Out                   : 15
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dsp_waveHolder:op16|mMax[11]~2
Location                  : LCCOMB_X43_Y40_N20
Fan-Out                   : 16
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dsp_waveHolder:op17|Equal0~0
Location                  : LCCOMB_X43_Y40_N2
Fan-Out                   : 32
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : dsp_waveHolder:op17|mMax[9]~2
Location                  : LCCOMB_X43_Y40_N14
Fan-Out                   : 16
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : iAUD_ADCDAT
Location                  : PIN_E19
Fan-Out                   : 130
Usage                     : Clock
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : iCLK_50
Location                  : PIN_AD15
Fan-Out                   : 62
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK14
Enable Signal Source Name : --

Name                      : iKEY[3]
Location                  : PIN_U29
Fan-Out                   : 33
Usage                     : Sync. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : mCLK_50Div[3]
Location                  : LCFF_X49_Y50_N1
Fan-Out                   : 32
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK8
Enable Signal Source Name : --

Name                      : mCLK_50Div[9]
Location                  : LCFF_X47_Y50_N17
Fan-Out                   : 31
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK10
Enable Signal Source Name : --

Name                      : mVGA_CLK
Location                  : LCFF_X87_Y45_N25
Fan-Out                   : 24
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK7
Enable Signal Source Name : --

Name                      : resetManager:rstMan|LessThan0~10
Location                  : LCCOMB_X58_Y17_N4
Fan-Out                   : 59
Usage                     : Async. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : resetManager:rstMan|cnt[27]~0
Location                  : LCCOMB_X58_Y17_N6
Fan-Out                   : 32
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|CounterX[2]
Location                  : LCFF_X67_Y23_N29
Fan-Out                   : 26
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK13
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|LessThan0~3
Location                  : LCCOMB_X52_Y10_N8
Fan-Out                   : 12
Usage                     : Sync. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|LessThan1~3
Location                  : LCCOMB_X59_Y39_N22
Fan-Out                   : 12
Usage                     : Sync. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_BLANK_HS_o
Location                  : LCFF_X54_Y10_N21
Fan-Out                   : 12
Usage                     : Sync. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_BLANK_VS_o
Location                  : LCFF_X54_Y31_N9
Fan-Out                   : 12
Usage                     : Sync. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_HS_o
Location                  : LCFF_X54_Y10_N27
Fan-Out                   : 60
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK11
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_VS_o
Location                  : LCFF_X59_Y39_N27
Fan-Out                   : 62
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_VS_o
Location                  : LCFF_X59_Y39_N27
Fan-Out                   : 2239
Usage                     : Async. clear, Clock, Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK9
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~100
Location                  : LCCOMB_X31_Y26_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK6
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~101
Location                  : LCCOMB_X27_Y29_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK1
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~102
Location                  : LCCOMB_X31_Y26_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK3
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~103
Location                  : LCCOMB_X32_Y26_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK2
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~104
Location                  : LCCOMB_X33_Y26_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK5
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~105
Location                  : LCCOMB_X31_Y25_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK15
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~106
Location                  : LCCOMB_X31_Y25_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK0
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~107
Location                  : LCCOMB_X31_Y25_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~108
Location                  : LCCOMB_X31_Y25_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~23
Location                  : LCCOMB_X32_Y26_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~24
Location                  : LCCOMB_X33_Y23_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~25
Location                  : LCCOMB_X31_Y25_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~26
Location                  : LCCOMB_X33_Y26_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~28
Location                  : LCCOMB_X29_Y27_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~29
Location                  : LCCOMB_X33_Y26_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~31
Location                  : LCCOMB_X31_Y26_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~32
Location                  : LCCOMB_X33_Y26_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~33
Location                  : LCCOMB_X33_Y23_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~34
Location                  : LCCOMB_X31_Y26_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~35
Location                  : LCCOMB_X32_Y26_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~36
Location                  : LCCOMB_X29_Y27_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~37
Location                  : LCCOMB_X32_Y26_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~38
Location                  : LCCOMB_X31_Y26_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~40
Location                  : LCCOMB_X32_Y26_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~41
Location                  : LCCOMB_X31_Y28_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~42
Location                  : LCCOMB_X31_Y27_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~43
Location                  : LCCOMB_X31_Y28_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~45
Location                  : LCCOMB_X29_Y27_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~47
Location                  : LCCOMB_X32_Y27_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~48
Location                  : LCCOMB_X29_Y27_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~49
Location                  : LCCOMB_X32_Y26_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~50
Location                  : LCCOMB_X31_Y27_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~51
Location                  : LCCOMB_X31_Y27_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~52
Location                  : LCCOMB_X32_Y26_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~54
Location                  : LCCOMB_X27_Y29_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~55
Location                  : LCCOMB_X31_Y26_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~56
Location                  : LCCOMB_X27_Y29_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~57
Location                  : LCCOMB_X27_Y29_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~58
Location                  : LCCOMB_X29_Y27_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~59
Location                  : LCCOMB_X29_Y27_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~60
Location                  : LCCOMB_X27_Y29_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~61
Location                  : LCCOMB_X32_Y27_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~62
Location                  : LCCOMB_X31_Y28_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~63
Location                  : LCCOMB_X31_Y27_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~64
Location                  : LCCOMB_X31_Y26_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~65
Location                  : LCCOMB_X31_Y27_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~66
Location                  : LCCOMB_X29_Y27_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~67
Location                  : LCCOMB_X31_Y27_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~68
Location                  : LCCOMB_X27_Y29_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~69
Location                  : LCCOMB_X31_Y26_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~70
Location                  : LCCOMB_X31_Y28_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~71
Location                  : LCCOMB_X31_Y28_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~72
Location                  : LCCOMB_X31_Y26_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~73
Location                  : LCCOMB_X29_Y27_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~74
Location                  : LCCOMB_X27_Y29_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~75
Location                  : LCCOMB_X29_Y27_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~76
Location                  : LCCOMB_X27_Y29_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~77
Location                  : LCCOMB_X32_Y26_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~78
Location                  : LCCOMB_X31_Y28_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~79
Location                  : LCCOMB_X31_Y27_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~80
Location                  : LCCOMB_X31_Y28_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~81
Location                  : LCCOMB_X32_Y26_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~82
Location                  : LCCOMB_X31_Y27_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~83
Location                  : LCCOMB_X31_Y27_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~84
Location                  : LCCOMB_X32_Y26_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~85
Location                  : LCCOMB_X31_Y26_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~86
Location                  : LCCOMB_X32_Y27_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~87
Location                  : LCCOMB_X27_Y29_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~88
Location                  : LCCOMB_X31_Y28_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~89
Location                  : LCCOMB_X31_Y27_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~90
Location                  : LCCOMB_X31_Y28_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~91
Location                  : LCCOMB_X29_Y27_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~92
Location                  : LCCOMB_X31_Y26_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~93
Location                  : LCCOMB_X29_Y27_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~94
Location                  : LCCOMB_X31_Y26_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~95
Location                  : LCCOMB_X29_Y27_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~96
Location                  : LCCOMB_X31_Y27_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~97
Location                  : LCCOMB_X31_Y27_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~98
Location                  : LCCOMB_X31_Y28_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~99
Location                  : LCCOMB_X27_Y29_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~101
Location                  : LCCOMB_X53_Y15_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~103
Location                  : LCCOMB_X45_Y20_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~105
Location                  : LCCOMB_X45_Y20_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~107
Location                  : LCCOMB_X51_Y17_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~109
Location                  : LCCOMB_X47_Y17_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~111
Location                  : LCCOMB_X52_Y19_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~112
Location                  : LCCOMB_X48_Y22_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~113
Location                  : LCCOMB_X48_Y17_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~114
Location                  : LCCOMB_X53_Y15_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~115
Location                  : LCCOMB_X45_Y20_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~116
Location                  : LCCOMB_X45_Y20_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~117
Location                  : LCCOMB_X51_Y17_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~118
Location                  : LCCOMB_X47_Y17_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~119
Location                  : LCCOMB_X52_Y19_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~120
Location                  : LCCOMB_X48_Y22_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~121
Location                  : LCCOMB_X48_Y22_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~122
Location                  : LCCOMB_X48_Y22_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~123
Location                  : LCCOMB_X48_Y17_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~124
Location                  : LCCOMB_X48_Y17_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~125
Location                  : LCCOMB_X48_Y17_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~126
Location                  : LCCOMB_X51_Y17_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~127
Location                  : LCCOMB_X51_Y17_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~128
Location                  : LCCOMB_X53_Y15_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~129
Location                  : LCCOMB_X45_Y20_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~130
Location                  : LCCOMB_X45_Y20_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~131
Location                  : LCCOMB_X45_Y20_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~132
Location                  : LCCOMB_X45_Y20_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~133
Location                  : LCCOMB_X45_Y20_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~134
Location                  : LCCOMB_X39_Y32_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~135
Location                  : LCCOMB_X51_Y17_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~136
Location                  : LCCOMB_X51_Y17_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~137
Location                  : LCCOMB_X51_Y17_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~138
Location                  : LCCOMB_X47_Y17_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~139
Location                  : LCCOMB_X47_Y17_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~140
Location                  : LCCOMB_X47_Y17_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~141
Location                  : LCCOMB_X52_Y19_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~142
Location                  : LCCOMB_X52_Y19_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~143
Location                  : LCCOMB_X52_Y19_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~144
Location                  : LCCOMB_X48_Y22_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~145
Location                  : LCCOMB_X48_Y22_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~146
Location                  : LCCOMB_X48_Y22_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~147
Location                  : LCCOMB_X48_Y17_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~148
Location                  : LCCOMB_X48_Y17_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~149
Location                  : LCCOMB_X48_Y17_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~150
Location                  : LCCOMB_X51_Y15_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~151
Location                  : LCCOMB_X53_Y15_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~152
Location                  : LCCOMB_X53_Y15_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~153
Location                  : LCCOMB_X45_Y20_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~154
Location                  : LCCOMB_X45_Y20_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~155
Location                  : LCCOMB_X45_Y20_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~156
Location                  : LCCOMB_X45_Y20_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~157
Location                  : LCCOMB_X45_Y20_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~158
Location                  : LCCOMB_X45_Y20_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~159
Location                  : LCCOMB_X51_Y17_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~160
Location                  : LCCOMB_X51_Y17_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~161
Location                  : LCCOMB_X51_Y17_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~162
Location                  : LCCOMB_X47_Y17_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~163
Location                  : LCCOMB_X47_Y17_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~164
Location                  : LCCOMB_X47_Y17_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~165
Location                  : LCCOMB_X52_Y19_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~166
Location                  : LCCOMB_X52_Y19_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~167
Location                  : LCCOMB_X52_Y19_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~97
Location                  : LCCOMB_X48_Y22_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|Decoder0~99
Location                  : LCCOMB_X48_Y17_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|stL1[1][4]~3
Location                  : LCCOMB_X49_Y19_N14
Fan-Out                   : 620
Usage                     : Latch enable
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK12
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[0][0]~165
Location                  : LCCOMB_X44_Y32_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[10][0]~198
Location                  : LCCOMB_X43_Y31_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[11][0]~33
Location                  : LCCOMB_X43_Y31_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[12][0]~217
Location                  : LCCOMB_X43_Y31_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[13][0]~57
Location                  : LCCOMB_X43_Y31_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[14][0]~251
Location                  : LCCOMB_X43_Y31_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[15][0]~97
Location                  : LCCOMB_X43_Y31_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[16][0]~151
Location                  : LCCOMB_X41_Y32_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[17][0]~291
Location                  : LCCOMB_X41_Y32_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[18][0]~110
Location                  : LCCOMB_X41_Y32_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[19][0]~260
Location                  : LCCOMB_X43_Y32_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[1][0]~305
Location                  : LCCOMB_X44_Y32_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[20][0]~129
Location                  : LCCOMB_X41_Y32_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[21][0]~273
Location                  : LCCOMB_X41_Y32_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[22][0]~172
Location                  : LCCOMB_X41_Y32_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[23][0]~314
Location                  : LCCOMB_X43_Y32_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[24][0]~221
Location                  : LCCOMB_X42_Y32_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[25][0]~63
Location                  : LCCOMB_X42_Y32_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[26][0]~188
Location                  : LCCOMB_X42_Y32_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[27][0]~21
Location                  : LCCOMB_X42_Y32_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[28][0]~202
Location                  : LCCOMB_X42_Y32_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[29][0]~40
Location                  : LCCOMB_X42_Y32_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[2][0]~121
Location                  : LCCOMB_X44_Y32_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[30][0]~243
Location                  : LCCOMB_X42_Y32_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[31][0]~88
Location                  : LCCOMB_X42_Y32_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[32][0]~156
Location                  : LCCOMB_X44_Y32_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[33][0]~296
Location                  : LCCOMB_X44_Y32_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[34][0]~104
Location                  : LCCOMB_X44_Y32_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[35][0]~256
Location                  : LCCOMB_X43_Y32_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[36][0]~136
Location                  : LCCOMB_X44_Y32_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[37][0]~278
Location                  : LCCOMB_X44_Y32_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[38][0]~169
Location                  : LCCOMB_X39_Y32_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[39][0]~310
Location                  : LCCOMB_X43_Y32_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[3][0]~269
Location                  : LCCOMB_X43_Y32_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[40][0]~226
Location                  : LCCOMB_X43_Y31_N0
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[41][0]~68
Location                  : LCCOMB_X43_Y31_N16
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[42][0]~184
Location                  : LCCOMB_X43_Y31_N8
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[43][0]~13
Location                  : LCCOMB_X43_Y31_N24
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[44][0]~207
Location                  : LCCOMB_X43_Y31_N4
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[45][0]~47
Location                  : LCCOMB_X43_Y31_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[46][0]~240
Location                  : LCCOMB_X43_Y31_N28
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[47][0]~83
Location                  : LCCOMB_X43_Y31_N12
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[48][0]~160
Location                  : LCCOMB_X41_Y32_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[49][0]~301
Location                  : LCCOMB_X41_Y32_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[4][0]~147
Location                  : LCCOMB_X44_Y32_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[50][0]~115
Location                  : LCCOMB_X41_Y32_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[51][0]~265
Location                  : LCCOMB_X43_Y32_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[52][0]~141
Location                  : LCCOMB_X41_Y32_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[53][0]~283
Location                  : LCCOMB_X41_Y32_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[54][0]~175
Location                  : LCCOMB_X41_Y32_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[55][0]~319
Location                  : LCCOMB_X43_Y32_N20
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[56][0]~231
Location                  : LCCOMB_X42_Y32_N2
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[57][0]~72
Location                  : LCCOMB_X42_Y32_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[58][0]~193
Location                  : LCCOMB_X42_Y32_N26
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[59][0]~27
Location                  : LCCOMB_X42_Y32_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[5][0]~287
Location                  : LCCOMB_X44_Y32_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[60][0]~212
Location                  : LCCOMB_X42_Y32_N6
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[61][0]~52
Location                  : LCCOMB_X42_Y32_N14
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[62][0]~247
Location                  : LCCOMB_X42_Y32_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[63][0]~93
Location                  : LCCOMB_X42_Y32_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[6][0]~179
Location                  : LCCOMB_X39_Y32_N22
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[7][0]~323
Location                  : LCCOMB_X43_Y32_N30
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[8][0]~236
Location                  : LCCOMB_X43_Y31_N18
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : visual_freePainting:vsp30|xL[9][0]~76
Location                  : LCCOMB_X43_Y31_N10
Fan-Out                   : 10
Usage                     : Latch enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|I2C_Controller:u0|SD[12]~1
Location                  : LCCOMB_X62_Y42_N6
Fan-Out                   : 10
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[5]~10
Location                  : LCCOMB_X61_Y42_N24
Fan-Out                   : 6
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|LUT_INDEX[5]~8
Location                  : LCCOMB_X59_Y41_N22
Fan-Out                   : 5
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|LessThan0~4
Location                  : LCCOMB_X63_Y40_N6
Fan-Out                   : 17
Usage                     : Sync. clear
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|LessThan1~1
Location                  : LCCOMB_X61_Y41_N6
Fan-Out                   : 7
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|mI2C_CTRL_CLK
Location                  : LCFF_X61_Y40_N11
Fan-Out                   : 42
Usage                     : Clock
Global                    : yes
Global Resource Used      : Global Clock
Global Line Name          : GCLK4
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|mI2C_DATA[12]~0
Location                  : LCCOMB_X59_Y41_N18
Fan-Out                   : 10
Usage                     : Clock enable
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|mI2C_GO
Location                  : LCFF_X59_Y41_N1
Fan-Out                   : 8
Usage                     : Sync. load
Global                    : no
Global Resource Used      : --
Global Line Name          : --
Enable Signal Source Name : --
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                    ;
+--------------------------------------------------------------------------------+
Name                      : iCLK_50
Location                  : PIN_AD15
Fan-Out                   : 62
Global Resource Used      : Global Clock
Global Line Name          : GCLK14
Enable Signal Source Name : --

Name                      : mCLK_50Div[3]
Location                  : LCFF_X49_Y50_N1
Fan-Out                   : 32
Global Resource Used      : Global Clock
Global Line Name          : GCLK8
Enable Signal Source Name : --

Name                      : mCLK_50Div[9]
Location                  : LCFF_X47_Y50_N17
Fan-Out                   : 31
Global Resource Used      : Global Clock
Global Line Name          : GCLK10
Enable Signal Source Name : --

Name                      : mVGA_CLK
Location                  : LCFF_X87_Y45_N25
Fan-Out                   : 24
Global Resource Used      : Global Clock
Global Line Name          : GCLK7
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|CounterX[2]
Location                  : LCFF_X67_Y23_N29
Fan-Out                   : 26
Global Resource Used      : Global Clock
Global Line Name          : GCLK13
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_HS_o
Location                  : LCFF_X54_Y10_N27
Fan-Out                   : 60
Global Resource Used      : Global Clock
Global Line Name          : GCLK11
Enable Signal Source Name : --

Name                      : vga_time_generator:drv3|VGA_VS_o
Location                  : LCFF_X59_Y39_N27
Fan-Out                   : 2239
Global Resource Used      : Global Clock
Global Line Name          : GCLK9
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~100
Location                  : LCCOMB_X31_Y26_N18
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK6
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~101
Location                  : LCCOMB_X27_Y29_N6
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK1
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~102
Location                  : LCCOMB_X31_Y26_N20
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK3
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~103
Location                  : LCCOMB_X32_Y26_N6
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK2
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~104
Location                  : LCCOMB_X33_Y26_N22
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK5
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~105
Location                  : LCCOMB_X31_Y25_N12
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK15
Enable Signal Source Name : --

Name                      : visual_blocks:vsp40|Decoder0~106
Location                  : LCCOMB_X31_Y25_N30
Fan-Out                   : 10
Global Resource Used      : Global Clock
Global Line Name          : GCLK0
Enable Signal Source Name : --

Name                      : visual_franticStripes:vsp41|stL1[1][4]~3
Location                  : LCCOMB_X49_Y19_N14
Fan-Out                   : 620
Global Resource Used      : Global Clock
Global Line Name          : GCLK12
Enable Signal Source Name : --

Name                      : wm8731Config:comp1|mI2C_CTRL_CLK
Location                  : LCFF_X61_Y40_N11
Fan-Out                   : 42
Global Resource Used      : Global Clock
Global Line Name          : GCLK4
Enable Signal Source Name : --
+--------------------------------------------------------------------------------+



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga_time_generator:drv3|CounterX[3]                                                                                                                         ; 520     ;
; visual_freePainting:vsp30|Add0~0                                                                                                                            ; 516     ;
; visual_peak_log:vsp28|Add5~0                                                                                                                                ; 501     ;
; vga_time_generator:drv3|CounterX[5]                                                                                                                         ; 432     ;
; vga_time_generator:drv3|CounterX[6]                                                                                                                         ; 429     ;
; vga_time_generator:drv3|CounterX[4]                                                                                                                         ; 428     ;
; visual_freePainting:vsp30|xL[56][8]~3                                                                                                                       ; 420     ;
; visual_freePainting:vsp30|xL[56][8]~2                                                                                                                       ; 420     ;
; visual_freePainting:vsp30|Add1~0                                                                                                                            ; 344     ;
; vga_time_generator:drv3|CounterX[7]                                                                                                                         ; 334     ;
; vga_time_generator:drv3|CounterX[8]                                                                                                                         ; 315     ;
; visual_freePainting:vsp30|xL[63][8]~2313                                                                                                                    ; 270     ;
; visual_freePainting:vsp30|xL[63][8]~14                                                                                                                      ; 270     ;
; visual_peak_log:vsp28|Add2~14                                                                                                                               ; 257     ;
; visual_peak_log:vsp28|Add2~6                                                                                                                                ; 257     ;
; visual_peak_log:vsp28|Add2~12                                                                                                                               ; 256     ;
; visual_peak_log:vsp28|Add2~4                                                                                                                                ; 256     ;
; visual_peak_log:vsp28|Add2~10                                                                                                                               ; 243     ;
; visual_peak_log:vsp28|Add2~8                                                                                                                                ; 243     ;
; visual_freePainting:vsp30|xL[63][8]~78                                                                                                                      ; 240     ;
; visual_freePainting:vsp30|xL[63][8]~77                                                                                                                      ; 240     ;
; visual_freePainting:vsp30|xL[56][8]~59                                                                                                                      ; 240     ;
; visual_freePainting:vsp30|xL[56][8]~58                                                                                                                      ; 240     ;
; visual_freePainting:vsp30|xL[51][2]~123                                                                                                                     ; 200     ;
; visual_freePainting:vsp30|xL[51][2]~122                                                                                                                     ; 200     ;
; visual_freePainting:vsp30|xL[59][5]~5                                                                                                                       ; 200     ;
; visual_freePainting:vsp30|xL[59][5]~4                                                                                                                       ; 200     ;
; visual_freePainting:vsp30|Add1~2                                                                                                                            ; 172     ;
; vga_time_generator:drv3|CounterY[0]                                                                                                                         ; 144     ;
; iAUD_ADCDAT                                                                                                                                                 ; 130     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y[2]~55                                                                                                    ; 126     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y[2]~54                                                                                                    ; 126     ;
; visual_franticStripes:vsp41|dp[1]~2                                                                                                                         ; 126     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y[1]~53                                                                                                    ; 125     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y[0]~39                                                                                                    ; 125     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y[1]~52                                                                                                    ; 125     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y[0]~38                                                                                                    ; 125     ;
; visual_franticStripes:vsp41|dp[3]~5                                                                                                                         ; 124     ;
; visual_franticStripes:vsp41|dp[0]~4                                                                                                                         ; 124     ;
; visual_franticStripes:vsp41|dp[2]~3                                                                                                                         ; 124     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y[3]~58                                                                                                    ; 113     ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y[3]~56                                                                                                    ; 113     ;
; vga_time_generator:drv3|CounterY[1]                                                                                                                         ; 102     ;
; visual_freePainting:vsp30|Add1~4                                                                                                                            ; 97      ;
; visual_shadingLevelWaves:vsp00|Add0~22                                                                                                                      ; 91      ;
; visual_shadingLevelWaves:vsp00|Add2~22                                                                                                                      ; 91      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[9]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[8]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[7]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[6]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[5]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[4]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[3]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[2]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[1]                                                                                                                 ; 80      ;
; visual_blocks:vsp40|rand_LNRand:op0|oOut[0]                                                                                                                 ; 80      ;
; vga_time_generator:drv3|CounterX[9]                                                                                                                         ; 75      ;
; vga_time_generator:drv3|CounterX[2]                                                                                                                         ; 71      ;
; vga_time_generator:drv3|CounterX[0]                                                                                                                         ; 70      ;
; vga_time_generator:drv3|CounterX[1]                                                                                                                         ; 69      ;
; visual_franticStripes:vsp41|stL0[0][9]~857                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][8]~773                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][7]~689                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][6]~605                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][5]~521                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][4]~437                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][3]~353                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][2]~269                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][1]~185                                                                                                                  ; 64      ;
; visual_franticStripes:vsp41|stL0[0][0]~101                                                                                                                  ; 64      ;
; vga_time_generator:drv3|VGA_VS_o                                                                                                                            ; 61      ;
; resetManager:rstMan|LessThan0~10                                                                                                                            ; 59      ;
; visual_freePainting:vsp30|Add1~6                                                                                                                            ; 58      ;
; iSW[1]                                                                                                                                                      ; 56      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[3]                                                                                                           ; 51      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[5]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[6]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[7]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[8]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[9]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[1]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[4]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[2]                                                                                                           ; 50      ;
; visual_freePainting:vsp30|rand_LNRand:op0|oOut[0]                                                                                                           ; 49      ;
; vga_time_generator:drv3|CounterY[9]                                                                                                                         ; 42      ;
; visual_tablecloth_color:vsp51|Add9~18                                                                                                                       ; 40      ;
; vga_time_generator:drv3|CounterY[2]                                                                                                                         ; 40      ;
; visual_tablecloth:vsp50|Add4~18                                                                                                                             ; 39      ;
; visual_peak_progression:vsp24|uint15_log2:op0|o[1]~8                                                                                                        ; 38      ;
; vga_time_generator:drv3|CounterY[3]                                                                                                                         ; 36      ;
; visual_franticStripes:vsp41|stL1[1][4]~1                                                                                                                    ; 35      ;
; vga_time_generator:drv3|CounterY[4]                                                                                                                         ; 35      ;
; vga_time_generator:drv3|CounterY[5]                                                                                                                         ; 35      ;
; AUD_ADCLRCK~0                                                                                                                                               ; 34      ;
; iKEY[3]                                                                                                                                                     ; 33      ;
; ~GND                                                                                                                                                        ; 33      ;
; visual_tablecloth_color:vsp51|Add13~0                                                                                                                       ; 33      ;
; visual_tablecloth:vsp50|Add4~6                                                                                                                              ; 33      ;
; iSW[16]                                                                                                                                                     ; 32      ;
; visual_blocks:vsp40|Decoder0~20                                                                                                                             ; 32      ;
; resetManager:rstMan|cnt[27]~0                                                                                                                               ; 32      ;
; dsp_waveHolder:op17|Equal0~0                                                                                                                                ; 32      ;
; visual_tablecloth_color:vsp51|Add9~12                                                                                                                       ; 32      ;
; visual_tablecloth_color:vsp51|Add9~6                                                                                                                        ; 32      ;
; visual_tablecloth:vsp50|Add4~4                                                                                                                              ; 32      ;
; visual_tablecloth:vsp50|Add4~12                                                                                                                             ; 31      ;
; visual_tablecloth:vsp50|Add4~2                                                                                                                              ; 31      ;
; vga_time_generator:drv3|CounterY[6]                                                                                                                         ; 31      ;
; int_redAbs:op010|o[11]~99                                                                                                                                   ; 30      ;
; int_redAbs:op010|o[11]~98                                                                                                                                   ; 30      ;
; dsp_peakHolder:op14|Equal0~0                                                                                                                                ; 30      ;
; visual_blocks:vsp40|Decoder0~19                                                                                                                             ; 30      ;
; int_redAbs:op010|o[11]~7                                                                                                                                    ; 30      ;
; visual_tablecloth_color:vsp51|Add9~16                                                                                                                       ; 30      ;
; visual_tablecloth_color:vsp51|Add9~4                                                                                                                        ; 30      ;
; visual_tablecloth:vsp50|Add4~10                                                                                                                             ; 30      ;
; vga_time_generator:drv3|CounterY[7]                                                                                                                         ; 30      ;
; iSW[2]                                                                                                                                                      ; 29      ;
; visual_tablecloth:vsp50|Add4~16                                                                                                                             ; 29      ;
; visual_tablecloth:vsp50|Add4~8                                                                                                                              ; 29      ;
; visual_franticStripes:vsp41|oB~0                                                                                                                            ; 28      ;
; visual_tablecloth_color:vsp51|Add9~2                                                                                                                        ; 28      ;
; visual_tablecloth:vsp50|Add4~14                                                                                                                             ; 28      ;
; visual_freePainting:vsp30|Add1~8                                                                                                                            ; 28      ;
; vga_time_generator:drv3|CounterY[8]                                                                                                                         ; 28      ;
; visual_tablecloth_color:vsp51|Add9~10                                                                                                                       ; 27      ;
; visual_freePainting:vsp30|Mux625~61                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux624~61                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux623~61                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux622~61                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux621~30                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux620~30                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux619~30                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux618~61                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux617~30                                                                                                                         ; 26      ;
; visual_freePainting:vsp30|Mux615~30                                                                                                                         ; 26      ;
; visual_tablecloth_color:vsp51|Add9~8                                                                                                                        ; 25      ;
; AUD_BCLK~0                                                                                                                                                  ; 24      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[12]~24  ; 24      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_12_result_int[12]~24  ; 24      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[12]~24  ; 24      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_11_result_int[12]~24  ; 24      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[11]~22  ; 24      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_10_result_int[11]~22  ; 24      ;
; visual_tablecloth_color:vsp51|Add9~14                                                                                                                       ; 23      ;
; visual_tablecloth_color:vsp51|Add7~26                                                                                                                       ; 23      ;
; visual_tablecloth_color:vsp51|Add8~26                                                                                                                       ; 23      ;
; visual_blocks:vsp40|Decoder0~46                                                                                                                             ; 22      ;
; visual_blocks:vsp40|Decoder0~39                                                                                                                             ; 22      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[10]~20   ; 22      ;
; visual_tablecloth_color:vsp51|Add7~24                                                                                                                       ; 22      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_9_result_int[10]~20   ; 22      ;
; visual_tablecloth_color:vsp51|Add10~0                                                                                                                       ; 21      ;
; visual_tablecloth_color:vsp51|Add11~0                                                                                                                       ; 21      ;
; adcRead:drv2|oRData[15]                                                                                                                                     ; 21      ;
; visual_tablecloth_color:vsp51|Add8~24                                                                                                                       ; 21      ;
; AUD_DACLRCK~0                                                                                                                                               ; 20      ;
; visual_peak_progression:vsp24|uint15_log2:op0|o[0]~15                                                                                                       ; 20      ;
; Equal5~0                                                                                                                                                    ; 20      ;
; adcRead:drv2|oLData[15]                                                                                                                                     ; 20      ;
; visual_tablecloth_color:vsp51|Add7~28                                                                                                                       ; 20      ;
; visual_tablecloth_color:vsp51|Add8~28                                                                                                                       ; 20      ;
; visual_shadingLevelWaves:vsp00|Add0~0                                                                                                                       ; 20      ;
; visual_shadingLevelWaves:vsp00|Add2~0                                                                                                                       ; 20      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[9]~18    ; 19      ;
; visual_tablecloth_color:vsp51|Add7~30                                                                                                                       ; 19      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_8_result_int[9]~18    ; 19      ;
; visual_tablecloth_color:vsp51|Add8~30                                                                                                                       ; 19      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|selnose[203]~2                ; 18      ;
; dsp_peakHolder:op14|oOut[0]                                                                                                                                 ; 18      ;
; visual_blocks:vsp40|Decoder0~17                                                                                                                             ; 18      ;
; visual_peak_progression:vsp24|lpm_mult:Mult1|mult_r6t:auto_generated|cs1a[1]~0                                                                              ; 18      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[12]~24  ; 18      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_13_result_int[12]~24  ; 18      ;
; visual_shadingLevelWaves:vsp00|Add0~6                                                                                                                       ; 18      ;
; visual_shadingLevelWaves:vsp00|Add2~6                                                                                                                       ; 18      ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                          ; 18      ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                          ; 18      ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y~54                                                                                                       ; 17      ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y~53                                                                                                       ; 17      ;
; visual_freePainting:vsp30|Mux625~60                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux625~29                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux624~56                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux624~25                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux623~60                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux623~29                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux622~56                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux622~25                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux621~45                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux621~14                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux620~45                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux620~14                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux619~45                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux619~14                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux618~60                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux618~29                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux617~45                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux617~14                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux615~45                                                                                                                         ; 17      ;
; visual_freePainting:vsp30|Mux615~14                                                                                                                         ; 17      ;
; dsp_peakHolder:op14|oOut[2]                                                                                                                                 ; 17      ;
; wm8731Config:comp1|LessThan0~4                                                                                                                              ; 17      ;
; oVGA_R~8                                                                                                                                                    ; 17      ;
; visual_peak_log:vsp28|LessThan2~0                                                                                                                           ; 17      ;
; dsp_waveHolder:op17|mMax[9]~2                                                                                                                               ; 16      ;
; dsp_waveHolder:op16|mMax[11]~2                                                                                                                              ; 16      ;
; visual_tablecloth_color:vsp51|Add10~2                                                                                                                       ; 16      ;
; visual_tablecloth_color:vsp51|Add11~2                                                                                                                       ; 16      ;
; visual_freePainting:vsp30|xL[13][9]~2106                                                                                                                    ; 16      ;
; visual_freePainting:vsp30|xL[28][8]~1895                                                                                                                    ; 16      ;
; visual_freePainting:vsp30|xL[17][7]~1650                                                                                                                    ; 16      ;
; visual_freePainting:vsp30|xL[28][6]~1453                                                                                                                    ; 16      ;
; visual_freePainting:vsp30|xL[17][5]~1212                                                                                                                    ; 16      ;
; visual_freePainting:vsp30|xL[13][4]~1001                                                                                                                    ; 16      ;
; visual_freePainting:vsp30|xL[17][3]~770                                                                                                                     ; 16      ;
; visual_freePainting:vsp30|xL[17][2]~545                                                                                                                     ; 16      ;
; visual_freePainting:vsp30|xL[11][1]~338                                                                                                                     ; 16      ;
; visual_blocks:vsp40|Decoder0~30                                                                                                                             ; 16      ;
; visual_freePainting:vsp30|xL[11][0]~30                                                                                                                      ; 16      ;
; visual_freePainting:vsp30|Add2~2                                                                                                                            ; 16      ;
; dsp_peakHolder:op14|oOut[1]                                                                                                                                 ; 16      ;
; dsp_peakHolder:op14|oOut[8]                                                                                                                                 ; 16      ;
; dsp_waveHolder:op16|mMax[15]                                                                                                                                ; 16      ;
; dsp_waveHolder:op17|mMax[15]                                                                                                                                ; 16      ;
; oVGA_R~26                                                                                                                                                   ; 16      ;
; visual_peak_progression:vsp24|uint15_log2:op0|o[2]~10                                                                                                       ; 16      ;
; visual_franticStripes:vsp41|WideOr0~0                                                                                                                       ; 16      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[77]~5                ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_17~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_16~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_15~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_14~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_13~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_12~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_10~24                      ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_9~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_8~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_7~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_6~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_5~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_4~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_3~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_2~24                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_1~22                       ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[8]~16    ; 16      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_7_result_int[8]~16    ; 16      ;
; visual_shadingLevelWaves:vsp00|Add0~8                                                                                                                       ; 16      ;
; visual_shadingLevelWaves:vsp00|Add0~4                                                                                                                       ; 16      ;
; visual_shadingLevelWaves:vsp00|Add0~2                                                                                                                       ; 16      ;
; visual_shadingLevelWaves:vsp00|Add2~8                                                                                                                       ; 16      ;
; visual_shadingLevelWaves:vsp00|Add2~4                                                                                                                       ; 16      ;
; visual_shadingLevelWaves:vsp00|Add2~2                                                                                                                       ; 16      ;
; iSW[0]                                                                                                                                                      ; 15      ;
; dsp_peakHolder:op15|mMax[8]~2                                                                                                                               ; 15      ;
; dsp_peakHolder:op14|mMax[11]~2                                                                                                                              ; 15      ;
; visual_franticStripes:vsp41|stL0[0][3]~861                                                                                                                  ; 15      ;
; visual_franticStripes:vsp41|stL0[0][3]~859                                                                                                                  ; 15      ;
; int_redAbs:op010|o[11]~97                                                                                                                                   ; 15      ;
; visual_blocks:vsp40|rand_LNRand:op0|LessThan0~3                                                                                                             ; 15      ;
; visual_franticStripes:vsp41|rand_LNRand:op0|LessThan0~3                                                                                                     ; 15      ;
; visual_freePainting:vsp30|rand_LNRand:op0|LessThan0~3                                                                                                       ; 15      ;
; visual_franticStripes:vsp41|stL0[0][3]~85                                                                                                                   ; 15      ;
; visual_franticStripes:vsp41|stL0[0][3]~60                                                                                                                   ; 15      ;
; dsp_peakHolder:op14|oOut[3]                                                                                                                                 ; 15      ;
; dsp_peakHolder:op14|oOut[10]                                                                                                                                ; 15      ;
; dsp_peakHolder:op14|oOut[9]                                                                                                                                 ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_29_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_28_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_27_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_26_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_25_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_24_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_23_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_22_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_21_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_20_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_19_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_18_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_17_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_16_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_15_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_14_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_13_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_12_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_11_result_int[12]~24        ; 15      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[11]~22        ; 15      ;
; visual_tablecloth:vsp50|Add2~32                                                                                                                             ; 15      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30 ; 15      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30 ; 15      ;
; visual_tablecloth_color:vsp51|Add10~1                                                                                                                       ; 14      ;
; visual_tablecloth_color:vsp51|Add11~1                                                                                                                       ; 14      ;
; visual_blocks:vsp40|Decoder0~21                                                                                                                             ; 14      ;
; visual_peak_progression:vsp24|lpm_mult:Mult1|mult_r6t:auto_generated|cs2a[1]~0                                                                              ; 14      ;
; dsp_peakHolder:op14|oOut[11]                                                                                                                                ; 14      ;
; dsp_peakHolder:op14|oOut[12]                                                                                                                                ; 14      ;
; oVGA_G~24                                                                                                                                                   ; 14      ;
; oVGA_R~23                                                                                                                                                   ; 14      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[66]~3                ; 14      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_18~24                      ; 14      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_30_result_int[12]~24        ; 14      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28 ; 14      ;
; visual_shadingLevelWaves:vsp00|Add0~14                                                                                                                      ; 14      ;
; visual_shadingLevelWaves:vsp00|Add0~12                                                                                                                      ; 14      ;
; visual_shadingLevelWaves:vsp00|Add0~10                                                                                                                      ; 14      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28 ; 14      ;
; visual_shadingLevelWaves:vsp00|Add2~14                                                                                                                      ; 14      ;
; visual_shadingLevelWaves:vsp00|Add2~12                                                                                                                      ; 14      ;
; visual_shadingLevelWaves:vsp00|Add2~10                                                                                                                      ; 14      ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                          ; 14      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|selnose[116]~4                ; 13      ;
; visual_franticStripes:vsp41|WideOr0~2                                                                                                                       ; 13      ;
; dsp_peakHolder:op15|oOut[0]                                                                                                                                 ; 13      ;
; dsp_peakHolder:op14|oOut[4]                                                                                                                                 ; 13      ;
; dsp_peakHolder:op14|oOut[13]                                                                                                                                ; 13      ;
; dsp_peakHolder:op14|oOut[14]                                                                                                                                ; 13      ;
; visual_franticStripes:vsp41|WideOr0~1                                                                                                                       ; 13      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[55]~0                ; 13      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[7]~14    ; 13      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_6_result_int[7]~14    ; 13      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26 ; 13      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26 ; 13      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|selnose[231]~4                      ; 12      ;
; vga_time_generator:drv3|LessThan0~3                                                                                                                         ; 12      ;
; vga_time_generator:drv3|LessThan1~3                                                                                                                         ; 12      ;
; wm8731Config:comp1|LUT_INDEX[0]                                                                                                                             ; 12      ;
; visual_peak_progression:vsp24|uint15_log2:op0|o[3]~16                                                                                                       ; 12      ;
; dsp_peakHolder:op14|oOut[6]                                                                                                                                 ; 12      ;
; dsp_peakHolder:op14|oOut[5]                                                                                                                                 ; 12      ;
; visual_peak_log:vsp28|oG~0                                                                                                                                  ; 12      ;
; visual_wave_vertical:vsp10|mR[9]                                                                                                                            ; 12      ;
; visual_peak_log:vsp28|oR~1                                                                                                                                  ; 12      ;
; vga_time_generator:drv3|VGA_BLANK_VS_o                                                                                                                      ; 12      ;
; vga_time_generator:drv3|VGA_BLANK_HS_o                                                                                                                      ; 12      ;
; visual_tablecloth_color:vsp51|Add7~22                                                                                                                       ; 12      ;
; wm8731Config:comp1|LUT_INDEX[3]                                                                                                                             ; 12      ;
; wm8731Config:comp1|LUT_INDEX[1]                                                                                                                             ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[10]~20  ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[11]~22 ; 12      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[10]~20  ; 12      ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                          ; 12      ;
; visual_freePainting:vsp30|Mux625~45                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux625~44                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux625~14                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux624~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux624~41                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux624~40                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux623~45                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux623~44                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux623~14                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux622~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux622~41                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux622~40                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux621~61                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux621~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux621~29                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux620~61                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux620~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux620~29                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux619~61                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux619~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux619~29                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux618~45                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux618~44                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux618~14                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux617~61                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux617~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux617~29                                                                                                                         ; 11      ;
; visual_franticStripes:vsp41|always1~0                                                                                                                       ; 11      ;
; visual_freePainting:vsp30|Mux615~61                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux615~60                                                                                                                         ; 11      ;
; visual_freePainting:vsp30|Mux615~29                                                                                                                         ; 11      ;
; dsp_peakHolder:op15|oOut[2]                                                                                                                                 ; 11      ;
; dsp_peakHolder:op15|oOut[4]                                                                                                                                 ; 11      ;
; dsp_peakHolder:op15|oOut[8]                                                                                                                                 ; 11      ;
; dsp_peakHolder:op14|oOut[7]                                                                                                                                 ; 11      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[119]~0               ; 11      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[119]~0               ; 11      ;
; dsp_waveHolder:op16|oOut[15]                                                                                                                                ; 11      ;
; dsp_waveHolder:op17|oOut[15]                                                                                                                                ; 11      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_26~20                      ; 11      ;
; visual_tablecloth_color:vsp51|Add8~22                                                                                                                       ; 11      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[10]~20         ; 11      ;
; wm8731Config:comp1|LUT_INDEX[2]                                                                                                                             ; 11      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_14_result_int[11]~22 ; 11      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22 ; 11      ;
; visual_shadingLevelWaves:vsp00|Add0~20                                                                                                                      ; 11      ;
; visual_shadingLevelWaves:vsp00|Add0~18                                                                                                                      ; 11      ;
; visual_shadingLevelWaves:vsp00|Add0~16                                                                                                                      ; 11      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22 ; 11      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_14_result_int[11]~22 ; 11      ;
; visual_shadingLevelWaves:vsp00|Add2~20                                                                                                                      ; 11      ;
; visual_shadingLevelWaves:vsp00|Add2~18                                                                                                                      ; 11      ;
; visual_shadingLevelWaves:vsp00|Add2~16                                                                                                                      ; 11      ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                          ; 11      ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                          ; 11      ;
; visual_franticStripes:vsp41|Decoder0~167                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~166                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~165                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~164                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~163                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~162                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~161                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~160                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~159                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~158                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~157                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~156                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~155                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~154                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~153                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~152                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~151                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~150                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~149                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~148                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~147                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~146                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~145                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~144                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~143                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~142                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~141                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~140                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~139                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~138                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~137                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~136                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~135                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~134                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~133                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~132                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~131                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~130                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~129                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~128                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~127                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~126                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~125                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~124                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~123                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~122                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~121                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~120                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|stL0[0][3]~860                                                                                                                  ; 10      ;
; visual_franticStripes:vsp41|stL0[0][3]~858                                                                                                                  ; 10      ;
; visual_blocks:vsp40|Decoder0~108                                                                                                                            ; 10      ;
; visual_blocks:vsp40|Decoder0~107                                                                                                                            ; 10      ;
; wm8731Config:comp1|mI2C_DATA[12]~0                                                                                                                          ; 10      ;
; wm8731Config:comp1|I2C_Controller:u0|SD[12]~1                                                                                                               ; 10      ;
; visual_tablecloth_color:vsp51|LessThan0~0                                                                                                                   ; 10      ;
; visual_tablecloth_color:vsp51|LessThan1~1                                                                                                                   ; 10      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|selnose[132]~3                      ; 10      ;
; visual_franticStripes:vsp41|Decoder0~119                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~118                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~117                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~116                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~115                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~114                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~113                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~112                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~111                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~109                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~107                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~105                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~103                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~101                                                                                                                    ; 10      ;
; visual_franticStripes:vsp41|Decoder0~99                                                                                                                     ; 10      ;
; visual_franticStripes:vsp41|Decoder0~97                                                                                                                     ; 10      ;
; visual_franticStripes:vsp41|dp[5]~6                                                                                                                         ; 10      ;
; visual_franticStripes:vsp41|stL0[0][3]~80                                                                                                                   ; 10      ;
; visual_franticStripes:vsp41|stL0[0][3]~79                                                                                                                   ; 10      ;
; visual_franticStripes:vsp41|stL0[0][3]~57                                                                                                                   ; 10      ;
; visual_franticStripes:vsp41|stL0[0][3]~56                                                                                                                   ; 10      ;
; visual_blocks:vsp40|Decoder0~99                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~98                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~97                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~96                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~95                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~94                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~93                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~92                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~91                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~90                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~89                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~88                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~87                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~86                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~85                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~84                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~83                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~82                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~81                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~80                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~79                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~78                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~77                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~76                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~75                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~74                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~73                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~72                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~71                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~70                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~69                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~68                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~67                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~66                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~65                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~64                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~63                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~62                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~61                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~60                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~59                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~58                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~57                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~56                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~55                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~54                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~53                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~52                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~51                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~50                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~49                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~48                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~47                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~45                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~44                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~43                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~42                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~41                                                                                                                             ; 10      ;
; visual_peak_progression:vsp24|lpm_mult:Mult0|multcore:mult_core|_~2                                                                                         ; 10      ;
; visual_blocks:vsp40|Decoder0~40                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~38                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~37                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~36                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~35                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~34                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~33                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~32                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~31                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~29                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~28                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~26                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~25                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~24                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~23                                                                                                                             ; 10      ;
; visual_blocks:vsp40|Decoder0~22                                                                                                                             ; 10      ;
; visual_freePainting:vsp30|xL[7][0]~323                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[55][0]~319                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[23][0]~314                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[39][0]~310                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[1][0]~305                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[49][0]~301                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[33][0]~296                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[17][0]~291                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[5][0]~287                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[53][0]~283                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[37][0]~278                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[21][0]~273                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[3][0]~269                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[51][0]~265                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[19][0]~260                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[35][0]~256                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[14][0]~251                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[62][0]~247                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[30][0]~243                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[46][0]~240                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[8][0]~236                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[56][0]~231                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[40][0]~226                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[24][0]~221                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[12][0]~217                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[60][0]~212                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[44][0]~207                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[28][0]~202                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[10][0]~198                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[58][0]~193                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[26][0]~188                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[42][0]~184                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[6][0]~179                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[54][0]~175                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[22][0]~172                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[38][0]~169                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[0][0]~165                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[48][0]~160                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[32][0]~156                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[16][0]~151                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[4][0]~147                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[52][0]~141                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[36][0]~136                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[20][0]~129                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[2][0]~121                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[50][0]~115                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[18][0]~110                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[34][0]~104                                                                                                                     ; 10      ;
; visual_freePainting:vsp30|xL[15][0]~97                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[63][0]~93                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[31][0]~88                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[47][0]~83                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[9][0]~76                                                                                                                       ; 10      ;
; visual_freePainting:vsp30|xL[57][0]~72                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[41][0]~68                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[25][0]~63                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[13][0]~57                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[61][0]~52                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[45][0]~47                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[29][0]~40                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[11][0]~33                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[59][0]~27                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[27][0]~21                                                                                                                      ; 10      ;
; visual_freePainting:vsp30|xL[43][0]~13                                                                                                                      ; 10      ;
; dsp_peakHolder:op15|oOut[1]                                                                                                                                 ; 10      ;
; dsp_peakHolder:op15|oOut[6]                                                                                                                                 ; 10      ;
; dsp_peakHolder:op15|oOut[5]                                                                                                                                 ; 10      ;
; dsp_peakHolder:op15|oOut[10]                                                                                                                                ; 10      ;
; dsp_peakHolder:op15|oOut[9]                                                                                                                                 ; 10      ;
; oVGA_B~141                                                                                                                                                  ; 10      ;
; oVGA_B~140                                                                                                                                                  ; 10      ;
; visual_franticStripes:vsp41|oB~2                                                                                                                            ; 10      ;
; visual_franticStripes:vsp41|oB~1                                                                                                                            ; 10      ;
; oVGA_B~96                                                                                                                                                   ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[153]~5               ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[153]~5               ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|sel[44]                      ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|sel[44]                      ; 10      ;
; oVGA_R~0                                                                                                                                                    ; 10      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[6]~12    ; 10      ;
; visual_tablecloth_color:vsp51|Add7~32                                                                                                                       ; 10      ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_5_result_int[6]~12    ; 10      ;
; visual_tablecloth_color:vsp51|Add8~32                                                                                                                       ; 10      ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[9]~18          ; 10      ;
; visual_franticStripes:vsp41|LessThan0~28                                                                                                                    ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_15_result_int[11]~22 ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32 ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20  ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32 ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20  ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_15_result_int[11]~22 ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~20  ; 10      ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_9_result_int[10]~20  ; 10      ;
; iSW[4]                                                                                                                                                      ; 9       ;
; iSW[3]                                                                                                                                                      ; 9       ;
; visual_tablecloth_color:vsp51|LessThan2~2                                                                                                                   ; 9       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|LessThan13~1                                                                                               ; 9       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|LessThan13~1                                                                                               ; 9       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|selnose[264]~9                      ; 9       ;
; dsp_peakHolder:op15|oOut[3]                                                                                                                                 ; 9       ;
; dsp_peakHolder:op15|oOut[7]                                                                                                                                 ; 9       ;
; dsp_peakHolder:op15|oOut[11]                                                                                                                                ; 9       ;
; dsp_peakHolder:op15|oOut[12]                                                                                                                                ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[136]~4               ; 9       ;
; visual_wave_vertical:vsp10|oG~1                                                                                                                             ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[136]~4               ; 9       ;
; visual_wave_vertical:vsp10|mR[3]                                                                                                                            ; 9       ;
; oVGA_R~11                                                                                                                                                   ; 9       ;
; visual_wave_vertical:vsp10|oR~3                                                                                                                             ; 9       ;
; visual_wave_vertical:vsp10|mL[3]                                                                                                                            ; 9       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_24~16                      ; 9       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[8]~16          ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; visual_peak_log:vsp28|Add6~16                                                                                                                               ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; visual_peak_log:vsp28|Add3~16                                                                                                                               ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; visual_freePainting:vsp30|Mux625~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~56                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~43                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~36                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux625~6                                                                                                                          ; 8       ;
; visual_freePainting:vsp30|Mux624~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~55                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~48                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~39                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~32                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~24                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~17                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux624~10                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~56                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~43                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~36                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux623~6                                                                                                                          ; 8       ;
; visual_freePainting:vsp30|Mux622~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~55                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~48                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~39                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~32                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~24                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~17                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux622~10                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~56                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~44                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~37                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux621~6                                                                                                                          ; 8       ;
; visual_freePainting:vsp30|Mux620~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~56                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~44                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~37                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux620~6                                                                                                                          ; 8       ;
; visual_freePainting:vsp30|Mux619~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~56                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~44                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~37                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux619~6                                                                                                                          ; 8       ;
; visual_freePainting:vsp30|Mux618~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~56                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~43                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~36                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux618~6                                                                                                                          ; 8       ;
; visual_freePainting:vsp30|Mux617~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~55                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~44                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~37                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux617~6                                                                                                                          ; 8       ;
; visual_franticStripes:vsp41|Decoder0~110                                                                                                                    ; 8       ;
; visual_franticStripes:vsp41|Decoder0~108                                                                                                                    ; 8       ;
; visual_franticStripes:vsp41|Decoder0~106                                                                                                                    ; 8       ;
; visual_franticStripes:vsp41|Decoder0~104                                                                                                                    ; 8       ;
; visual_franticStripes:vsp41|Decoder0~102                                                                                                                    ; 8       ;
; visual_franticStripes:vsp41|Decoder0~100                                                                                                                    ; 8       ;
; visual_franticStripes:vsp41|Decoder0~98                                                                                                                     ; 8       ;
; visual_franticStripes:vsp41|Decoder0~96                                                                                                                     ; 8       ;
; visual_freePainting:vsp30|xL[52][0]~134                                                                                                                     ; 8       ;
; visual_freePainting:vsp30|xL[52][0]~128                                                                                                                     ; 8       ;
; visual_freePainting:vsp30|xL[48][0]~108                                                                                                                     ; 8       ;
; visual_freePainting:vsp30|xL[32][0]~102                                                                                                                     ; 8       ;
; visual_freePainting:vsp30|xL[60][0]~45                                                                                                                      ; 8       ;
; visual_freePainting:vsp30|xL[56][0]~38                                                                                                                      ; 8       ;
; visual_freePainting:vsp30|xL[60][0]~37                                                                                                                      ; 8       ;
; visual_freePainting:vsp30|xL[56][0]~19                                                                                                                      ; 8       ;
; visual_freePainting:vsp30|Mux615~59                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Add2~1                                                                                                                            ; 8       ;
; visual_freePainting:vsp30|xL[58][0]~11                                                                                                                      ; 8       ;
; visual_freePainting:vsp30|xL[40][0]~10                                                                                                                      ; 8       ;
; visual_freePainting:vsp30|Mux615~55                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux615~44                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux615~37                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux615~28                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux615~21                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux615~13                                                                                                                         ; 8       ;
; visual_freePainting:vsp30|Mux615~6                                                                                                                          ; 8       ;
; dsp_peakHolder:op15|oOut[13]                                                                                                                                ; 8       ;
; dsp_peakHolder:op15|oOut[14]                                                                                                                                ; 8       ;
; wm8731Config:comp1|mI2C_GO                                                                                                                                  ; 8       ;
; oVGA_R~78                                                                                                                                                   ; 8       ;
; oVGA_G~8                                                                                                                                                    ; 8       ;
; visual_wave_vertical:vsp10|mR[7]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mR[6]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mR[5]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mR[4]                                                                                                                            ; 8       ;
; oVGA_R~24                                                                                                                                                   ; 8       ;
; oVGA_R~10                                                                                                                                                   ; 8       ;
; oVGA_R~3                                                                                                                                                    ; 8       ;
; visual_peak_log:vsp28|Mux4~41                                                                                                                               ; 8       ;
; visual_peak_log:vsp28|Mux3~41                                                                                                                               ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[33]~2                ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[33]~4                ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[22]~1                ; 8       ;
; visual_wave_vertical:vsp10|oR~2                                                                                                                             ; 8       ;
; visual_wave_vertical:vsp10|mL[1]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[2]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[4]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[5]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[6]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[7]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[8]                                                                                                                            ; 8       ;
; visual_wave_vertical:vsp10|mL[0]                                                                                                                            ; 8       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_25~18                      ; 8       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[7]~14          ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; visual_peak_log:vsp28|LessThan5~18                                                                                                                          ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; visual_peak_log:vsp28|LessThan3~18                                                                                                                          ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|selnose[198]~8                      ; 7       ;
; wm8731Config:comp1|LessThan1~1                                                                                                                              ; 7       ;
; visual_freePainting:vsp30|xL[61][9]~2102                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[29][9]~2092                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[61][8]~1904                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[29][8]~1887                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[61][7]~1675                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[29][7]~1669                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[61][6]~1462                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[29][6]~1445                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[61][5]~1233                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[29][5]~1223                                                                                                                    ; 7       ;
; visual_freePainting:vsp30|xL[61][4]~997                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[29][4]~991                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[61][3]~791                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[29][3]~781                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[59][2]~570                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[27][2]~564                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[59][1]~334                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[27][1]~328                                                                                                                     ; 7       ;
; visual_freePainting:vsp30|xL[59][0]~24                                                                                                                      ; 7       ;
; visual_freePainting:vsp30|xL[27][0]~15                                                                                                                      ; 7       ;
; oVGA_B~433                                                                                                                                                  ; 7       ;
; oVGA_B~432                                                                                                                                                  ; 7       ;
; oVGA_B~389                                                                                                                                                  ; 7       ;
; oVGA_R~79                                                                                                                                                   ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[102]~3               ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[68]~1                ; 7       ;
; oVGA_G~31                                                                                                                                                   ; 7       ;
; oVGA_G~26                                                                                                                                                   ; 7       ;
; visual_peak_log:vsp28|Mux9~41                                                                                                                               ; 7       ;
; visual_peak_log:vsp28|Mux8~41                                                                                                                               ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[102]~3               ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[68]~1                ; 7       ;
; visual_wave_vertical:vsp10|mR[2]                                                                                                                            ; 7       ;
; visual_wave_vertical:vsp10|mR[1]                                                                                                                            ; 7       ;
; visual_wave_vertical:vsp10|mR[0]                                                                                                                            ; 7       ;
; oVGA_R~32                                                                                                                                                   ; 7       ;
; oVGA_R~27                                                                                                                                                   ; 7       ;
; visual_peak_log:vsp28|Mux2~41                                                                                                                               ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|selnose[22]~0                ; 7       ;
; visual_tablecloth_color:vsp51|frcnt[1]                                                                                                                      ; 7       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_22~12                      ; 7       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[6]~12          ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; dacWrite:drv1|dataIndex[0]                                                                                                                                  ; 7       ;
; dacWrite:drv1|dataIndex[1]                                                                                                                                  ; 7       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|LessThan10~0                                                                                               ; 6       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y~9                                                                                                        ; 6       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|y~8                                                                                                        ; 6       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|LessThan10~0                                                                                               ; 6       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y~7                                                                                                        ; 6       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|selnose[165]~7                      ; 6       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|oOut[1]                                                                                                         ; 6       ;
; visual_freePainting:vsp30|LessThan0~3                                                                                                                       ; 6       ;
; visual_freePainting:vsp30|LessThan0~1                                                                                                                       ; 6       ;
; wm8731Config:comp1|I2C_Controller:u0|SD_COUNTER[5]~10                                                                                                       ; 6       ;
; visual_blocks:vsp40|Decoder0~18                                                                                                                             ; 6       ;
; oVGA_B~43                                                                                                                                                   ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[85]~2                ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|sel[51]                      ; 6       ;
; visual_peak_log:vsp28|Mux7~41                                                                                                                               ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[85]~2                ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|sel[51]                      ; 6       ;
; visual_peak_log:vsp28|Mux1~41                                                                                                                               ; 6       ;
; vga_time_generator:drv3|VGA_HS_o                                                                                                                            ; 6       ;
; adcRead:drv2|oRData[1]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[2]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[3]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[4]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[5]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[6]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[7]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[8]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[9]                                                                                                                                      ; 6       ;
; adcRead:drv2|oRData[10]                                                                                                                                     ; 6       ;
; adcRead:drv2|oRData[11]                                                                                                                                     ; 6       ;
; adcRead:drv2|oRData[12]                                                                                                                                     ; 6       ;
; adcRead:drv2|oRData[13]                                                                                                                                     ; 6       ;
; adcRead:drv2|oRData[14]                                                                                                                                     ; 6       ;
; adcRead:drv2|oRData[0]                                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_23~14                      ; 6       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|op_21~10                      ; 6       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div1|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[5]~10    ; 6       ;
; visual_tablecloth_color:vsp51|Add7~20                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|Add7~18                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|Add7~16                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|Add7~14                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div2|lpm_divide_ufm:auto_generated|sign_div_unsign_knh:divider|alt_u_div_i5f:divider|add_sub_4_result_int[5]~10    ; 6       ;
; visual_tablecloth_color:vsp51|Add8~20                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|Add8~18                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|Add8~16                                                                                                                       ; 6       ;
; visual_tablecloth_color:vsp51|Add8~14                                                                                                                       ; 6       ;
; visual_tablecloth:vsp50|lpm_divide:Div0|lpm_divide_sfm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_4_result_int[5]~10          ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod0|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_5_result_int[6]~12   ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_10~12                     ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod2|lpm_divide_08m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_10~12                     ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod3|lpm_divide_18m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_5_result_int[6]~12   ; 6       ;
; visual_tablecloth_color:vsp51|Add18~52                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|Add15~52                                                                                                                      ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod4|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~12   ; 6       ;
; visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[6]~12   ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[2]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[3]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[4]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[5]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[6]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[7]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[8]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[9]                                                                                                                      ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[10]                                                                                                                     ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[11]                                                                                                                     ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[12]                                                                                                                     ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[13]                                                                                                                     ; 6       ;
; visual_tablecloth_color:vsp51|frcnt[14]                                                                                                                     ; 6       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[4]~25                                                                                                         ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[5]~21                                                                                                         ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[6]~17                                                                                                         ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[7]~13                                                                                                         ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[8]~9                                                                                                          ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[9]~5                                                                                                          ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[10]~1                                                                                                         ; 5       ;
; wm8731Config:comp1|LUT_INDEX[5]~8                                                                                                                           ; 5       ;
; visual_blocks:vsp40|rand_LNRand:op0|r[3]                                                                                                                    ; 5       ;
; visual_franticStripes:vsp41|rand_LNRand:op0|r[3]                                                                                                            ; 5       ;
; visual_freePainting:vsp30|rand_LNRand:op0|r[3]                                                                                                              ; 5       ;
; visual_tablecloth_color:vsp51|lpm_divide:Div0|lpm_divide_7gm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_p5f:divider|StageOut[65]~80               ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|LessThan13~2                                                                                               ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|LessThan2~1                                                                                                ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op0|LessThan3~3                                                                                                ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|LessThan13~2                                                                                               ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|LessThan2~1                                                                                                ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|LessThan3~3                                                                                                ; 5       ;
; visual_tablecloth_color:vsp51|int_sqrt_cmp10:op1|y~6                                                                                                        ; 5       ;
; wm8731Config:comp1|I2C_Controller:u0|END                                                                                                                    ; 5       ;
; visual_freePainting:vsp30|Mux625~58                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux625~52                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux625~39                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux625~32                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux625~24                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux625~17                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux625~9                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux625~2                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux624~51                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux624~44                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux624~35                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux624~28                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux624~20                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux624~13                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux624~6                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux624~2                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux623~52                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux623~48                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux623~39                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux623~32                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux623~24                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux623~17                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux623~9                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux623~2                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux622~51                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux622~44                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux622~35                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux622~28                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux622~20                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux622~13                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux622~6                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux622~2                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux621~52                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux621~48                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux621~40                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux621~33                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux621~24                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux621~17                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux621~9                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux621~2                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux620~58                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux620~52                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux620~40                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux620~33                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux620~24                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux620~17                                                                                                                         ; 5       ;
; visual_freePainting:vsp30|Mux620~9                                                                                                                          ; 5       ;
; visual_freePainting:vsp30|Mux620~2                                                                                                                          ; 5       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                 ;
+--------------------------------------------------------------------------------+
Statistic           : Simple Multipliers (9-bit)
Number Used         : 0
Available per Block : 2
Maximum Available   : 300

Statistic           : Simple Multipliers (18-bit)
Number Used         : 16
Available per Block : 1
Maximum Available   : 150

Statistic           : Embedded Multiplier Blocks
Number Used         : 16
Available per Block : --
Maximum Available   : 150

Statistic           : Embedded Multiplier 9-bit elements
Number Used         : 32
Available per Block : 2
Maximum Available   : 300

Statistic           : Signed Embedded Multipliers
Number Used         : 0
Available per Block : --
Maximum Available   : --

Statistic           : Unsigned Embedded Multipliers
Number Used         : 16
Available per Block : --
Maximum Available   : --

Statistic           : Mixed Sign Embedded Multipliers
Number Used         : 0
Available per Block : --
Maximum Available   : --

Statistic           : Variable Sign Embedded Multipliers
Number Used         : 0
Available per Block : --
Maximum Available   : --

Statistic           : Dedicated Input Shift Register Chains
Number Used         : 0
Available per Block : --
Maximum Available   : --
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; DSP Block Details                                                              ;
+--------------------------------------------------------------------------------+
Name                           : visual_tablecloth:vsp50|lpm_mult:Mult0|mult_c8t:auto_generated|mac_out4
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y16_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth:vsp50|lpm_mult:Mult0|mult_c8t:auto_generated|mac_mult3
Mode                           :  
Location                       : DSPMULT_X46_Y16_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth:vsp50|lpm_mult:Mult0|mult_c8t:auto_generated|w201w[0]
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y15_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth:vsp50|lpm_mult:Mult0|mult_c8t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X46_Y15_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth:vsp50|lpm_mult:Mult1|mult_c8t:auto_generated|mac_out4
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y13_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth:vsp50|lpm_mult:Mult1|mult_c8t:auto_generated|mac_mult3
Mode                           :  
Location                       : DSPMULT_X46_Y13_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth:vsp50|lpm_mult:Mult1|mult_c8t:auto_generated|w201w[0]
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y14_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth:vsp50|lpm_mult:Mult1|mult_c8t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X46_Y14_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_peak_log:vsp28|lpm_mult:Mult3|mult_v6t:auto_generated|mac_out2
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y33_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_peak_log:vsp28|lpm_mult:Mult3|mult_v6t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X46_Y33_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult4|mult_k8t:auto_generated|mac_out4
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X28_Y24_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult4|mult_k8t:auto_generated|mac_mult3
Mode                           :  
Location                       : DSPMULT_X28_Y24_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult4|mult_k8t:auto_generated|w197w[0]
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X28_Y23_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult4|mult_k8t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X28_Y23_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult5|mult_k8t:auto_generated|mac_out4
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y24_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult5|mult_k8t:auto_generated|mac_mult3
Mode                           :  
Location                       : DSPMULT_X46_Y24_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult5|mult_k8t:auto_generated|w197w[0]
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y23_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult5|mult_k8t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X46_Y23_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult6|mult_qat:auto_generated|mac_out4
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X28_Y21_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult6|mult_qat:auto_generated|mac_mult3
Mode                           :  
Location                       : DSPMULT_X28_Y21_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult6|mult_qat:auto_generated|w155w[0]
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X28_Y22_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult6|mult_qat:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X28_Y22_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult7|mult_qat:auto_generated|mac_out4
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y21_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult7|mult_qat:auto_generated|mac_mult3
Mode                           :  
Location                       : DSPMULT_X46_Y21_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult7|mult_qat:auto_generated|w155w[0]
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X46_Y22_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult7|mult_qat:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X46_Y22_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult3|mult_58t:auto_generated|mac_out2
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X73_Y26_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult3|mult_58t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X73_Y26_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult2|mult_58t:auto_generated|mac_out2
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X73_Y24_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult2|mult_58t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X73_Y24_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  

Name                           : visual_tablecloth_color:vsp51|lpm_mult:Mult0|mult_58t:auto_generated|mac_out2
Mode                           : Simple Multiplier (18-bit)
Location                       : DSPOUT_X73_Y27_N2
Sign Representation            : 
Has Input Shift Register Chain : No
Data A Input Register          :  
Data B Input Register          :  
Pipeline Register              :  
Output Register                : no

Name                           :    visual_tablecloth_color:vsp51|lpm_mult:Mult0|mult_58t:auto_generated|mac_mult1
Mode                           :  
Location                       : DSPMULT_X73_Y27_N0
Sign Representation            : Variable
Has Input Shift Register Chain : 
Data A Input Register          : no
Data B Input Register          : no
Pipeline Register              : no
Output Register                :  
+--------------------------------------------------------------------------------+



+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 20,302 / 197,592 ( 10 % ) ;
; C16 interconnects           ; 304 / 6,270 ( 5 % )       ;
; C4 interconnects            ; 10,294 / 123,120 ( 8 % )  ;
; Direct links                ; 2,967 / 197,592 ( 2 % )   ;
; Global clocks               ; 16 / 16 ( 100 % )         ;
; Local interconnects         ; 10,945 / 68,416 ( 16 % )  ;
; R24 interconnects           ; 517 / 5,926 ( 9 % )       ;
; R4 interconnects            ; 12,253 / 167,484 ( 7 % )  ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.16) ; Number of LABs  (Total = 1255) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 30                             ;
; 2                                           ; 32                             ;
; 3                                           ; 11                             ;
; 4                                           ; 12                             ;
; 5                                           ; 11                             ;
; 6                                           ; 3                              ;
; 7                                           ; 5                              ;
; 8                                           ; 10                             ;
; 9                                           ; 7                              ;
; 10                                          ; 11                             ;
; 11                                          ; 10                             ;
; 12                                          ; 39                             ;
; 13                                          ; 48                             ;
; 14                                          ; 95                             ;
; 15                                          ; 189                            ;
; 16                                          ; 742                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.37) ; Number of LABs  (Total = 1255) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 23                             ;
; 1 Clock                            ; 393                            ;
; 1 Clock enable                     ; 17                             ;
; 1 Sync. clear                      ; 11                             ;
; 1 Sync. load                       ; 2                              ;
; 2 Clock enables                    ; 16                             ;
; 2 Clocks                           ; 6                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.16) ; Number of LABs  (Total = 1255) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 35                             ;
; 2                                            ; 24                             ;
; 3                                            ; 20                             ;
; 4                                            ; 16                             ;
; 5                                            ; 11                             ;
; 6                                            ; 10                             ;
; 7                                            ; 5                              ;
; 8                                            ; 10                             ;
; 9                                            ; 15                             ;
; 10                                           ; 9                              ;
; 11                                           ; 7                              ;
; 12                                           ; 31                             ;
; 13                                           ; 27                             ;
; 14                                           ; 82                             ;
; 15                                           ; 170                            ;
; 16                                           ; 467                            ;
; 17                                           ; 28                             ;
; 18                                           ; 43                             ;
; 19                                           ; 43                             ;
; 20                                           ; 52                             ;
; 21                                           ; 50                             ;
; 22                                           ; 46                             ;
; 23                                           ; 32                             ;
; 24                                           ; 13                             ;
; 25                                           ; 5                              ;
; 26                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.71) ; Number of LABs  (Total = 1255) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 81                             ;
; 2                                               ; 119                            ;
; 3                                               ; 79                             ;
; 4                                               ; 103                            ;
; 5                                               ; 119                            ;
; 6                                               ; 173                            ;
; 7                                               ; 142                            ;
; 8                                               ; 97                             ;
; 9                                               ; 59                             ;
; 10                                              ; 52                             ;
; 11                                              ; 65                             ;
; 12                                              ; 53                             ;
; 13                                              ; 22                             ;
; 14                                              ; 22                             ;
; 15                                              ; 19                             ;
; 16                                              ; 48                             ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.87) ; Number of LABs  (Total = 1255) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 29                             ;
; 3                                            ; 17                             ;
; 4                                            ; 23                             ;
; 5                                            ; 43                             ;
; 6                                            ; 40                             ;
; 7                                            ; 35                             ;
; 8                                            ; 39                             ;
; 9                                            ; 44                             ;
; 10                                           ; 40                             ;
; 11                                           ; 54                             ;
; 12                                           ; 54                             ;
; 13                                           ; 64                             ;
; 14                                           ; 88                             ;
; 15                                           ; 105                            ;
; 16                                           ; 96                             ;
; 17                                           ; 84                             ;
; 18                                           ; 59                             ;
; 19                                           ; 60                             ;
; 20                                           ; 45                             ;
; 21                                           ; 30                             ;
; 22                                           ; 37                             ;
; 23                                           ; 35                             ;
; 24                                           ; 51                             ;
; 25                                           ; 11                             ;
; 26                                           ; 18                             ;
; 27                                           ; 19                             ;
; 28                                           ; 4                              ;
; 29                                           ; 9                              ;
; 30                                           ; 18                             ;
; 31                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C70F896C6 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (171124): Timing-Driven Compilation is disabled - timing performance will not be optimized
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Info (176353): Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node vga_time_generator:drv3|VGA_VS_o 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_time_generator:drv3|Selector3~0
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[3]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[2]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[15]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[14]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[13]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[12]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[4]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[1]
        Info (176357): Destination node visual_freePainting:vsp30|rand_LNRand:op0|oOut[11]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node visual_franticStripes:vsp41|stL1[1][4]~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vga_time_generator:drv3|VGA_HS_o 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsp_waveHolder:op17|moCLK_prev
        Info (176357): Destination node dsp_waveHolder:op17|Equal0~0
        Info (176357): Destination node vga_time_generator:drv3|Selector1~0
        Info (176357): Destination node dsp_waveHolder:op16|mMax[11]~2
        Info (176357): Destination node dsp_waveHolder:op17|mMax[9]~2
        Info (176357): Destination node oVGA_HS
Info (176353): Automatically promoted node wm8731Config:comp1|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wm8731Config:comp1|I2C_Controller:u0|I2C_SCLK~2
        Info (176357): Destination node wm8731Config:comp1|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node mCLK_50Div[3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mCLK_50Div[3]~13
Info (176353): Automatically promoted node mCLK_50Div[9] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mCLK_50Div[9]~25
Info (176353): Automatically promoted node vga_time_generator:drv3|CounterX[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node visual_wave_vertical:vsp10|LessThan2~5
        Info (176357): Destination node visual_wave_vertical:vsp10|LessThan1~5
        Info (176357): Destination node visual_wave_vertical:vsp10|LessThan3~5
        Info (176357): Destination node visual_wave_vertical:vsp10|LessThan4~5
        Info (176357): Destination node visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_2_result_int[2]~4
        Info (176357): Destination node visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_3_result_int[2]~4
        Info (176357): Destination node visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_4_result_int[2]~4
        Info (176357): Destination node visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_5_result_int[2]~4
        Info (176357): Destination node visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_6_result_int[2]~4
        Info (176357): Destination node visual_shadingLevelWaves:vsp00|lpm_divide:Mod5|lpm_divide_q7m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider|add_sub_7_result_int[2]~4
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node mVGA_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mVGA_CLK~0
        Info (176357): Destination node oVGA_CLOCK
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~100 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~101 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~102 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~103 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~104 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~105 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node visual_blocks:vsp40|Decoder0~106 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Warning (128006): Can't perform netlist optimizations when timing-driven compilation is turned off
Warning (128008): Can't perform fitting netlist optimizations during fast fit compilation
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "iCLK_50_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iCLK_50_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "iEXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ioGPIOs[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ioGPIOs[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ioGPIOs[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ioGPIOs[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oTD1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "oTD2_RESET_N" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X36_Y26 to location X47_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 0.00 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 154 output pins without output pin load capacitance assignment
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioB[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[36]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[37]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[38]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[39]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[40]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[41]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[42]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[43]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[44]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[45]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[46]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[47]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[48]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[49]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[50]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[51]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[52]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[53]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[54]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[55]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[56]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[57]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[58]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[59]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[60]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[61]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[62]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEXs[63]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 11 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin ioB[0] has a permanently enabled output enable
    Info (169065): Pin ioB[1] has a permanently enabled output enable
    Info (169065): Pin ioB[2] has a permanently enabled output enable
    Info (169065): Pin ioB[3] has a permanently enabled output enable
    Info (169065): Pin ioB[4] has a permanently enabled output enable
    Info (169065): Pin ioB[5] has a permanently enabled output enable
    Info (169065): Pin ioB[6] has a permanently enabled output enable
    Info (169065): Pin ioB[7] has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/macrobull/workspace/Altera/Work-git-feature/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 918 megabytes
    Info: Processing ended: Fri Aug 29 03:46:33 2014
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:54


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/macrobull/workspace/Altera/Work-git-feature/output_files/top.fit.smsg.


