Timing Analyzer report for TubesSisdig
Fri Jan 10 16:04:55 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'i_clk'
 24. Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 25. Slow 1200mV 0C Model Hold: 'i_clk'
 26. Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'i_clk'
 34. Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 35. Fast 1200mV 0C Model Hold: 'i_clk'
 36. Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; TubesSisdig                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
;     Processors 3-14        ;   0.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockmodifier:clockmodifier_module|clk_out_intem } ;
; i_clk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 71.32 MHz  ; 71.32 MHz       ; i_clk                                            ;      ;
; 185.46 MHz ; 185.46 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; i_clk                                            ; -13.022 ; -455.931      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -4.392  ; -124.731      ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.453 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.761 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -165.083      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -65.428       ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                        ;
+---------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.022 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.941     ;
; -12.981 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 13.902     ;
; -12.919 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.838     ;
; -12.903 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.822     ;
; -12.878 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 13.799     ;
; -12.862 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 13.783     ;
; -12.825 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.744     ;
; -12.680 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.599     ;
; -12.679 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.598     ;
; -12.662 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.581     ;
; -12.660 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.579     ;
; -12.659 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.578     ;
; -12.658 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.577     ;
; -12.651 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.570     ;
; -12.577 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.496     ;
; -12.561 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.480     ;
; -12.557 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.476     ;
; -12.556 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.475     ;
; -12.555 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.474     ;
; -12.548 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.467     ;
; -12.541 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.460     ;
; -12.540 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.459     ;
; -12.539 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.458     ;
; -12.532 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 13.451     ;
; -12.275 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.193     ;
; -12.159 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.077     ;
; -12.158 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.076     ;
; -12.155 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.073     ;
; -12.154 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.072     ;
; -12.154 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.072     ;
; -12.145 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.063     ;
; -12.129 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.047     ;
; -12.112 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 13.030     ;
; -12.013 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.931     ;
; -12.012 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.930     ;
; -12.009 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.927     ;
; -12.008 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.926     ;
; -12.008 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.926     ;
; -11.999 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.917     ;
; -11.996 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.914     ;
; -11.995 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.913     ;
; -11.992 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.910     ;
; -11.991 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.909     ;
; -11.991 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.909     ;
; -11.982 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 12.900     ;
; -11.285 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 12.205     ;
; -11.244 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 12.166     ;
; -10.943 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 11.863     ;
; -10.923 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 11.843     ;
; -10.922 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 11.842     ;
; -10.921 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 11.841     ;
; -10.914 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 11.834     ;
; -10.768 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 11.688     ;
; -10.218 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.137     ;
; -10.102 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.021     ;
; -10.101 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.020     ;
; -10.098 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.017     ;
; -10.097 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.016     ;
; -10.097 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.016     ;
; -10.088 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 11.007     ;
; -9.102  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 10.021     ;
; -9.043  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 9.962      ;
; -9.002  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 9.923      ;
; -8.701  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 9.620      ;
; -8.681  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 9.600      ;
; -8.680  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 9.599      ;
; -8.679  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 9.598      ;
; -8.672  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 9.591      ;
; -8.552  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.470      ;
; -8.436  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.354      ;
; -8.435  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.353      ;
; -8.432  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.350      ;
; -8.431  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.349      ;
; -8.431  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.349      ;
; -8.422  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 9.340      ;
; -6.395  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.314      ;
; -6.379  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.298      ;
; -6.338  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 7.259      ;
; -6.103  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.022      ;
; -6.054  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 6.973      ;
; -6.017  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 6.936      ;
; -6.015  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 6.934      ;
; -6.008  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 6.927      ;
; -5.845  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.763      ;
; -5.763  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[0][0][1] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.680      ;
; -5.763  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.680      ;
; -5.763  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[2][2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.680      ;
; -5.729  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.647      ;
; -5.728  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.646      ;
; -5.725  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.643      ;
; -5.724  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.642      ;
; -5.724  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.642      ;
; -5.715  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.633      ;
; -5.602  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.523      ;
; -5.547  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.467      ;
; -5.500  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 6.415      ;
; -5.500  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 6.415      ;
; -5.500  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 6.415      ;
; -5.500  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 6.415      ;
; -5.500  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 6.415      ;
+---------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -4.392 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.313      ;
; -4.392 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.313      ;
; -4.392 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.313      ;
; -4.392 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.313      ;
; -4.392 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.313      ;
; -4.344 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.265      ;
; -4.344 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.265      ;
; -4.344 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.265      ;
; -4.344 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.265      ;
; -4.344 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.265      ;
; -4.343 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.262      ;
; -4.343 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.262      ;
; -4.343 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.262      ;
; -4.343 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.262      ;
; -4.343 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.262      ;
; -4.338 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.259      ;
; -4.338 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.259      ;
; -4.338 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.259      ;
; -4.338 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.259      ;
; -4.338 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.259      ;
; -4.312 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.233      ;
; -4.312 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.233      ;
; -4.312 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.233      ;
; -4.312 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.233      ;
; -4.312 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.233      ;
; -4.281 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.200      ;
; -4.281 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.200      ;
; -4.281 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.200      ;
; -4.281 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.200      ;
; -4.281 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.200      ;
; -4.260 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.179      ;
; -4.260 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.179      ;
; -4.260 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.179      ;
; -4.260 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.179      ;
; -4.260 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.179      ;
; -4.256 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.175      ;
; -4.256 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.175      ;
; -4.256 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.175      ;
; -4.256 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.175      ;
; -4.256 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.175      ;
; -4.233 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.154      ;
; -4.233 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.154      ;
; -4.233 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.154      ;
; -4.233 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.154      ;
; -4.233 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.154      ;
; -4.206 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.129      ;
; -4.206 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.129      ;
; -4.206 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.129      ;
; -4.195 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.116      ;
; -4.195 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.116      ;
; -4.195 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.116      ;
; -4.195 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.116      ;
; -4.195 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.116      ;
; -4.172 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.093      ;
; -4.172 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.093      ;
; -4.172 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.093      ;
; -4.158 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.081      ;
; -4.158 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.081      ;
; -4.158 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.081      ;
; -4.152 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.071      ;
; -4.152 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.071      ;
; -4.152 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.071      ;
; -4.152 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.071      ;
; -4.152 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.071      ;
; -4.152 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.075      ;
; -4.152 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.075      ;
; -4.152 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.075      ;
; -4.126 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.049      ;
; -4.126 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.049      ;
; -4.126 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.049      ;
; -4.124 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.045      ;
; -4.124 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.045      ;
; -4.124 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.045      ;
; -4.124 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.045      ;
; -4.124 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.045      ;
; -4.114 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.035      ;
; -4.114 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.035      ;
; -4.114 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.035      ;
; -4.114 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.035      ;
; -4.114 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.035      ;
; -4.110 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.029      ;
; -4.110 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.029      ;
; -4.110 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.029      ;
; -4.110 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.029      ;
; -4.110 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.029      ;
; -4.106 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.027      ;
; -4.106 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.027      ;
; -4.106 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.027      ;
; -4.106 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.027      ;
; -4.106 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.027      ;
; -4.100 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.021      ;
; -4.100 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.021      ;
; -4.100 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.021      ;
; -4.100 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.021      ;
; -4.100 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.021      ;
; -4.095 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.016      ;
; -4.095 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.016      ;
; -4.091 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.012      ;
; -4.091 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.012      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                   ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_module|r_TX_DATA[0]                    ; uart:uart_module|r_TX_DATA[0]                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.running  ; uart:uart_module|uart_rx:u_RX|img_state.running  ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; uart:uart_module|uart_rx:u_RX|img_state.running  ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.777      ;
; 0.508 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[12]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[12]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.801      ;
; 0.510 ; uart:uart_module|uart_rx:u_RX|parse.widthparse   ; uart:uart_module|uart_rx:u_RX|parse.rgbparse     ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.802      ;
; 0.517 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[12]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[12]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 0.810      ;
; 0.519 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.811      ;
; 0.524 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.816      ;
; 0.526 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|o_TX_LINE          ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.818      ;
; 0.529 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.821      ;
; 0.531 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.823      ;
; 0.699 ; uart:uart_module|r_TX_DATA[0]                    ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 0.991      ;
; 0.741 ; clockmodifier:clockmodifier_module|counter[1]    ; clockmodifier:clockmodifier_module|counter[1]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.752 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.045      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.756 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.049      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[15]   ; clockmodifier:clockmodifier_module|counter[15]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[3]    ; clockmodifier:clockmodifier_module|counter[3]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[19]   ; clockmodifier:clockmodifier_module|counter[19]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[13]   ; clockmodifier:clockmodifier_module|counter[13]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[11]   ; clockmodifier:clockmodifier_module|counter[11]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[29]   ; clockmodifier:clockmodifier_module|counter[29]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[27]   ; clockmodifier:clockmodifier_module|counter[27]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[21]   ; clockmodifier:clockmodifier_module|counter[21]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[17]   ; clockmodifier:clockmodifier_module|counter[17]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[9]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[9]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[11]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[11]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[31]   ; clockmodifier:clockmodifier_module|counter[31]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[16]   ; clockmodifier:clockmodifier_module|counter[16]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[9]    ; clockmodifier:clockmodifier_module|counter[9]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[7]    ; clockmodifier:clockmodifier_module|counter[7]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[2]    ; clockmodifier:clockmodifier_module|counter[2]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clockmodifier:clockmodifier_module|counter[25]   ; clockmodifier:clockmodifier_module|counter[25]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clockmodifier:clockmodifier_module|counter[23]   ; clockmodifier:clockmodifier_module|counter[23]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clockmodifier:clockmodifier_module|counter[22]   ; clockmodifier:clockmodifier_module|counter[22]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clockmodifier:clockmodifier_module|counter[18]   ; clockmodifier:clockmodifier_module|counter[18]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clockmodifier:clockmodifier_module|counter[4]    ; clockmodifier:clockmodifier_module|counter[4]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clockmodifier:clockmodifier_module|counter[30]   ; clockmodifier:clockmodifier_module|counter[30]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clockmodifier:clockmodifier_module|counter[20]   ; clockmodifier:clockmodifier_module|counter[20]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clockmodifier:clockmodifier_module|counter[10]   ; clockmodifier:clockmodifier_module|counter[10]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clockmodifier:clockmodifier_module|counter[28]   ; clockmodifier:clockmodifier_module|counter[28]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clockmodifier:clockmodifier_module|counter[26]   ; clockmodifier:clockmodifier_module|counter[26]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clockmodifier:clockmodifier_module|counter[24]   ; clockmodifier:clockmodifier_module|counter[24]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[10]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[10]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.060      ;
; 0.771 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[11]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[11]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.067      ;
; 0.777 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.070      ;
; 0.779 ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; uart:uart_module|s_TX_START                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.071      ;
; 0.779 ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; uart:uart_module|r_TX_DATA[0]                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.071      ;
; 0.787 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[0]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[0]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.080      ;
; 0.788 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.081      ;
; 0.789 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[10]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[10]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.083      ;
; 0.792 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.084      ;
; 0.797 ; uart:uart_module|uart_rx:u_RX|o_BUSY             ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.089      ;
; 0.805 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.097      ;
; 0.821 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.113      ;
; 0.838 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.130      ;
; 0.840 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.132      ;
; 0.848 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[0]   ; uart:uart_module|uart_tx:u_TX|o_TX_LINE          ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.140      ;
; 0.890 ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.182      ;
; 0.890 ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk       ; 0.000        ; 2.602      ; 3.995      ;
; 0.954 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[9]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[9]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.247      ;
; 0.971 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.264      ;
; 0.978 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.271      ;
; 1.033 ; uart:uart_module|uart_rx:u_RX|parse.widthparse   ; uart:uart_module|uart_rx:u_RX|parse.heightparse  ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.325      ;
; 1.048 ; uart:uart_module|uart_rx:u_RX|parse.heightparse  ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.340      ;
; 1.083 ; uart:uart_module|uart_rx:u_RX|parse.rgbparse     ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; i_clk                                            ; i_clk       ; 0.000        ; 0.080      ; 1.375      ;
; 1.104 ; clockmodifier:clockmodifier_module|counter[0]    ; clockmodifier:clockmodifier_module|counter[1]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.101      ; 1.417      ;
; 1.107 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.081      ; 1.400      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                           ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.761 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.826 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.570      ; 1.608      ;
; 0.833 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.571      ; 1.616      ;
; 0.845 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.268      ; 1.355      ;
; 0.859 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[0]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.571      ; 1.642      ;
; 0.922 ; uart:uart_module|uart_rx:u_RX|rgb[0][0][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.268      ; 1.432      ;
; 0.922 ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.268      ; 1.432      ;
; 0.967 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.270      ; 1.479      ;
; 0.996 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.269      ; 1.507      ;
; 1.010 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.272      ; 1.524      ;
; 1.038 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.269      ; 1.549      ;
; 1.042 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.272      ; 1.556      ;
; 1.042 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.270      ; 1.554      ;
; 1.058 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.272      ; 1.572      ;
; 1.080 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.273      ; 1.595      ;
; 1.094 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.273      ; 1.609      ;
; 1.106 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.270      ; 1.618      ;
; 1.106 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.270      ; 1.618      ;
; 1.107 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.267      ; 1.616      ;
; 1.108 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.273      ; 1.623      ;
; 1.116 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.269      ; 1.629      ;
; 1.118 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.123 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.078      ; 1.413      ;
; 1.125 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.207 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.269      ; 1.718      ;
; 1.226 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.571      ; 2.009      ;
; 1.234 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[3]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.570      ; 2.016      ;
; 1.246 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[0]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.570      ; 2.030      ;
; 1.248 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 78.34 MHz  ; 78.34 MHz       ; i_clk                                            ;      ;
; 199.24 MHz ; 199.24 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; i_clk                                            ; -11.765 ; -411.107      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -4.019  ; -108.706      ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.401 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.703 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -165.083      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -65.428       ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                         ;
+---------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.765 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.693     ;
; -11.721 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 12.651     ;
; -11.688 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.616     ;
; -11.679 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.607     ;
; -11.644 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 12.574     ;
; -11.635 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 12.565     ;
; -11.619 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 12.546     ;
; -11.494 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 12.421     ;
; -11.487 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 12.414     ;
; -11.460 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.388     ;
; -11.443 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.371     ;
; -11.442 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.370     ;
; -11.435 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.363     ;
; -11.435 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.363     ;
; -11.383 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.311     ;
; -11.374 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.302     ;
; -11.366 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.294     ;
; -11.365 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.293     ;
; -11.358 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.286     ;
; -11.358 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.286     ;
; -11.357 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.285     ;
; -11.356 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.284     ;
; -11.349 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.277     ;
; -11.349 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 12.277     ;
; -11.159 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 12.085     ;
; -11.071 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.997     ;
; -11.034 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.960     ;
; -11.028 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.954     ;
; -11.027 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.953     ;
; -11.027 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.953     ;
; -11.024 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.950     ;
; -11.023 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.949     ;
; -11.015 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.941     ;
; -10.946 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.872     ;
; -10.939 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.865     ;
; -10.903 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.829     ;
; -10.902 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.828     ;
; -10.899 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.825     ;
; -10.898 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.824     ;
; -10.896 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.822     ;
; -10.895 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.821     ;
; -10.892 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.818     ;
; -10.891 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.817     ;
; -10.890 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.816     ;
; -10.883 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 11.809     ;
; -10.180 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 11.109     ;
; -10.136 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 11.067     ;
; -9.875  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 10.804     ;
; -9.858  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 10.787     ;
; -9.857  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 10.786     ;
; -9.850  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 10.779     ;
; -9.850  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 10.779     ;
; -9.752  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 10.680     ;
; -9.292  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.219     ;
; -9.204  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.131     ;
; -9.161  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.088     ;
; -9.160  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.087     ;
; -9.157  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.084     ;
; -9.156  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.083     ;
; -9.148  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 10.075     ;
; -8.277  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 9.204      ;
; -8.193  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 9.121      ;
; -8.149  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 9.079      ;
; -7.888  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 8.816      ;
; -7.871  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 8.799      ;
; -7.870  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 8.798      ;
; -7.863  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 8.791      ;
; -7.863  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 8.791      ;
; -7.817  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.743      ;
; -7.729  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.655      ;
; -7.686  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.612      ;
; -7.685  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.611      ;
; -7.682  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.608      ;
; -7.681  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.607      ;
; -7.673  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 8.599      ;
; -5.812  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.739      ;
; -5.729  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 6.659      ;
; -5.711  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.639      ;
; -5.483  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.411      ;
; -5.480  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[0][0][1] ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 6.403      ;
; -5.480  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 6.403      ;
; -5.480  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[2][2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 6.403      ;
; -5.437  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.365      ;
; -5.406  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.334      ;
; -5.388  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.316      ;
; -5.381  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.309      ;
; -5.352  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.278      ;
; -5.264  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.190      ;
; -5.221  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.147      ;
; -5.220  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.146      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.218  ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.140      ;
; -5.217  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.143      ;
; -5.216  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.142      ;
; -5.208  ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.134      ;
+---------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -4.019 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.947      ;
; -4.019 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.947      ;
; -4.019 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.947      ;
; -4.019 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.947      ;
; -4.019 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.947      ;
; -3.991 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.919      ;
; -3.991 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.919      ;
; -3.991 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.919      ;
; -3.991 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.919      ;
; -3.991 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.919      ;
; -3.979 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.907      ;
; -3.979 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.907      ;
; -3.979 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.907      ;
; -3.979 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.907      ;
; -3.979 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.907      ;
; -3.957 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.885      ;
; -3.957 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.885      ;
; -3.957 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.885      ;
; -3.957 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.885      ;
; -3.957 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.885      ;
; -3.956 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.883      ;
; -3.956 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.883      ;
; -3.956 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.883      ;
; -3.956 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.883      ;
; -3.956 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.883      ;
; -3.917 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.844      ;
; -3.917 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.844      ;
; -3.917 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.844      ;
; -3.917 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.844      ;
; -3.917 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.844      ;
; -3.903 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.830      ;
; -3.903 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.830      ;
; -3.903 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.830      ;
; -3.903 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.830      ;
; -3.903 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.830      ;
; -3.896 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.823      ;
; -3.896 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.823      ;
; -3.896 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.823      ;
; -3.896 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.823      ;
; -3.896 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.823      ;
; -3.864 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.792      ;
; -3.864 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.792      ;
; -3.864 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.792      ;
; -3.864 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.792      ;
; -3.864 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.792      ;
; -3.849 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.777      ;
; -3.849 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.777      ;
; -3.849 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.777      ;
; -3.849 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.777      ;
; -3.849 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.777      ;
; -3.834 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.763      ;
; -3.834 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.763      ;
; -3.834 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.763      ;
; -3.807 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.735      ;
; -3.806 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.734      ;
; -3.806 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.735      ;
; -3.806 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.735      ;
; -3.806 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.735      ;
; -3.805 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.733      ;
; -3.794 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.721      ;
; -3.794 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.721      ;
; -3.794 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.721      ;
; -3.794 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.721      ;
; -3.794 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.721      ;
; -3.794 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.723      ;
; -3.794 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.723      ;
; -3.794 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.723      ;
; -3.787 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.717      ;
; -3.787 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.717      ;
; -3.787 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.717      ;
; -3.787 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.717      ;
; -3.787 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.717      ;
; -3.781 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.709      ;
; -3.781 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.709      ;
; -3.781 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.709      ;
; -3.781 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.709      ;
; -3.781 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.709      ;
; -3.780 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.710      ;
; -3.780 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.710      ;
; -3.780 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.710      ;
; -3.780 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.710      ;
; -3.780 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.710      ;
; -3.772 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.701      ;
; -3.772 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.701      ;
; -3.772 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.701      ;
; -3.768 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.696      ;
; -3.767 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.695      ;
; -3.766 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.694      ;
; -3.758 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.686      ;
; -3.758 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.686      ;
; -3.758 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.686      ;
; -3.758 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.686      ;
; -3.758 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.686      ;
; -3.755 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.682      ;
; -3.755 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.682      ;
; -3.755 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.682      ;
; -3.755 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.682      ;
; -3.755 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.682      ;
; -3.754 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.682      ;
; -3.753 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.681      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_module|r_TX_DATA[0]                    ; uart:uart_module|r_TX_DATA[0]                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.running  ; uart:uart_module|uart_rx:u_RX|img_state.running  ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.684      ;
; 0.449 ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; uart:uart_module|uart_rx:u_RX|img_state.running  ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.716      ;
; 0.468 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[12]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[12]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.736      ;
; 0.478 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[12]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[12]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; uart:uart_module|uart_rx:u_RX|parse.widthparse   ; uart:uart_module|uart_rx:u_RX|parse.rgbparse     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.747      ;
; 0.482 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|o_TX_LINE          ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.749      ;
; 0.484 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.751      ;
; 0.485 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.752      ;
; 0.488 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.755      ;
; 0.645 ; uart:uart_module|r_TX_DATA[0]                    ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.912      ;
; 0.688 ; clockmodifier:clockmodifier_module|counter[1]    ; clockmodifier:clockmodifier_module|counter[1]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.697 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.965      ;
; 0.702 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.970      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[15]   ; clockmodifier:clockmodifier_module|counter[15]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[13]   ; clockmodifier:clockmodifier_module|counter[13]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[3]    ; clockmodifier:clockmodifier_module|counter[3]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[11]   ; clockmodifier:clockmodifier_module|counter[11]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clockmodifier:clockmodifier_module|counter[29]   ; clockmodifier:clockmodifier_module|counter[29]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clockmodifier:clockmodifier_module|counter[21]   ; clockmodifier:clockmodifier_module|counter[21]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clockmodifier:clockmodifier_module|counter[19]   ; clockmodifier:clockmodifier_module|counter[19]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[9]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[9]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[11]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[11]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clockmodifier:clockmodifier_module|counter[27]   ; clockmodifier:clockmodifier_module|counter[27]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clockmodifier:clockmodifier_module|counter[17]   ; clockmodifier:clockmodifier_module|counter[17]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clockmodifier:clockmodifier_module|counter[9]    ; clockmodifier:clockmodifier_module|counter[9]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clockmodifier:clockmodifier_module|counter[31]   ; clockmodifier:clockmodifier_module|counter[31]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clockmodifier:clockmodifier_module|counter[22]   ; clockmodifier:clockmodifier_module|counter[22]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clockmodifier:clockmodifier_module|counter[7]    ; clockmodifier:clockmodifier_module|counter[7]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clockmodifier:clockmodifier_module|counter[25]   ; clockmodifier:clockmodifier_module|counter[25]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clockmodifier:clockmodifier_module|counter[23]   ; clockmodifier:clockmodifier_module|counter[23]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clockmodifier:clockmodifier_module|counter[2]    ; clockmodifier:clockmodifier_module|counter[2]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clockmodifier:clockmodifier_module|counter[16]   ; clockmodifier:clockmodifier_module|counter[16]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clockmodifier:clockmodifier_module|counter[10]   ; clockmodifier:clockmodifier_module|counter[10]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clockmodifier:clockmodifier_module|counter[4]    ; clockmodifier:clockmodifier_module|counter[4]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clockmodifier:clockmodifier_module|counter[18]   ; clockmodifier:clockmodifier_module|counter[18]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[10]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[10]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; clockmodifier:clockmodifier_module|counter[30]   ; clockmodifier:clockmodifier_module|counter[30]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clockmodifier:clockmodifier_module|counter[28]   ; clockmodifier:clockmodifier_module|counter[28]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clockmodifier:clockmodifier_module|counter[26]   ; clockmodifier:clockmodifier_module|counter[26]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clockmodifier:clockmodifier_module|counter[20]   ; clockmodifier:clockmodifier_module|counter[20]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; clockmodifier:clockmodifier_module|counter[24]   ; clockmodifier:clockmodifier_module|counter[24]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[11]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[11]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; uart:uart_module|s_TX_START                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; uart:uart_module|r_TX_DATA[0]                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.986      ;
; 0.719 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.986      ;
; 0.721 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.988      ;
; 0.729 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 0.997      ;
; 0.732 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.999      ;
; 0.732 ; uart:uart_module|uart_rx:u_RX|o_BUSY             ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 0.999      ;
; 0.734 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[0]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[0]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[10]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[10]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.002      ;
; 0.743 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.010      ;
; 0.751 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.018      ;
; 0.765 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.032      ;
; 0.780 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.047      ;
; 0.782 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.049      ;
; 0.784 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[0]   ; uart:uart_module|uart_tx:u_TX|o_TX_LINE          ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.051      ;
; 0.833 ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.100      ;
; 0.866 ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk       ; 0.000        ; 2.391      ; 3.722      ;
; 0.870 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.137      ;
; 0.880 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.147      ;
; 0.880 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[9]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[9]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.147      ;
; 0.967 ; uart:uart_module|uart_rx:u_RX|parse.widthparse   ; uart:uart_module|uart_rx:u_RX|parse.heightparse  ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.234      ;
; 0.968 ; uart:uart_module|uart_rx:u_RX|parse.rgbparse     ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.235      ;
; 0.983 ; uart:uart_module|uart_rx:u_RX|parse.heightparse  ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.072      ; 1.250      ;
; 1.008 ; clockmodifier:clockmodifier_module|counter[0]    ; clockmodifier:clockmodifier_module|counter[1]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.091      ; 1.294      ;
; 1.019 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.073      ; 1.287      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.703 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.535      ; 1.433      ;
; 0.705 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.533      ; 1.440      ;
; 0.712 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.737 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[0]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.533      ; 1.465      ;
; 0.758 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.218      ;
; 0.862 ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.322      ;
; 0.863 ; uart:uart_module|uart_rx:u_RX|rgb[0][0][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.323      ;
; 0.870 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.236      ; 1.331      ;
; 0.890 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 1.349      ;
; 0.906 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.366      ;
; 0.928 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.236      ; 1.389      ;
; 0.928 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 1.387      ;
; 0.931 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.391      ;
; 0.948 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.408      ;
; 0.975 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.237      ; 1.437      ;
; 0.979 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.237      ; 1.441      ;
; 0.985 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.236      ; 1.446      ;
; 0.988 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.232      ; 1.445      ;
; 0.989 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.237      ; 1.451      ;
; 0.996 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.235      ; 1.456      ;
; 1.003 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.236      ; 1.464      ;
; 1.005 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 1.269      ;
; 1.026 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.041 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.309      ;
; 1.042 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.309      ;
; 1.045 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.070 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.533      ; 1.798      ;
; 1.081 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[3]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.535      ; 1.811      ;
; 1.087 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 1.546      ;
; 1.100 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[0]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.535      ; 1.830      ;
; 1.103 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.535      ; 1.833      ;
; 1.110 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.070      ; 1.375      ;
; 1.115 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.070      ; 1.380      ;
; 1.120 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.120 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.125 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.392      ;
; 1.127 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.394      ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.908 ; -132.602      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.236 ; -29.569       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.186 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.303 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -119.045      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.000 ; -44.000       ;
+--------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                        ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.908 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 5.860      ;
; -4.907 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.856      ;
; -4.897 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 5.845      ;
; -4.853 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.802      ;
; -4.851 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 5.803      ;
; -4.850 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.799      ;
; -4.846 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 5.794      ;
; -4.842 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 5.794      ;
; -4.841 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.790      ;
; -4.830 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 5.778      ;
; -4.829 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.778      ;
; -4.796 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.745      ;
; -4.790 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.739      ;
; -4.787 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.736      ;
; -4.772 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.721      ;
; -4.763 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.712      ;
; -4.762 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.711      ;
; -4.757 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.706      ;
; -4.733 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.682      ;
; -4.724 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.673      ;
; -4.705 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.654      ;
; -4.700 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.649      ;
; -4.696 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.645      ;
; -4.691 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.640      ;
; -4.609 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.558      ;
; -4.565 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.514      ;
; -4.562 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.511      ;
; -4.561 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.510      ;
; -4.560 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.509      ;
; -4.559 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.508      ;
; -4.559 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.508      ;
; -4.558 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.507      ;
; -4.542 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.491      ;
; -4.516 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.465      ;
; -4.511 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.460      ;
; -4.510 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.459      ;
; -4.509 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.458      ;
; -4.508 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.457      ;
; -4.508 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.457      ;
; -4.498 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.447      ;
; -4.495 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.444      ;
; -4.494 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.443      ;
; -4.493 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.442      ;
; -4.492 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.441      ;
; -4.492 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 5.441      ;
; -4.203 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 5.156      ;
; -4.202 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 5.152      ;
; -4.148 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 5.098      ;
; -4.124 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 5.074      ;
; -4.085 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 5.035      ;
; -4.057 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 5.007      ;
; -4.052 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 5.002      ;
; -4.021 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.970      ;
; -3.733 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.683      ;
; -3.691 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.641      ;
; -3.686 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.636      ;
; -3.685 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.635      ;
; -3.684 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.634      ;
; -3.683 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.633      ;
; -3.683 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.633      ;
; -3.367 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 4.315      ;
; -3.209 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 4.161      ;
; -3.208 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.157      ;
; -3.154 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.103      ;
; -3.130 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.079      ;
; -3.091 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.040      ;
; -3.079 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.028      ;
; -3.063 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.012      ;
; -3.058 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.007      ;
; -3.037 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.986      ;
; -3.032 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.981      ;
; -3.031 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.980      ;
; -3.030 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.979      ;
; -3.029 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.978      ;
; -3.029 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.978      ;
; -2.144 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 3.093      ;
; -2.128 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 3.080      ;
; -2.121 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 3.069      ;
; -2.034 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.983      ;
; -2.010 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.959      ;
; -1.977 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.926      ;
; -1.975 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.924      ;
; -1.968 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.917      ;
; -1.919 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[0][0][1] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.865      ;
; -1.919 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.865      ;
; -1.919 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[2][2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.865      ;
; -1.861 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.810      ;
; -1.849 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5] ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 2.799      ;
; -1.827 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.776      ;
; -1.810 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4] ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.759      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.808 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]   ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 2.754      ;
; -1.787 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.736      ;
; -1.787 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7] ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.736      ;
; -1.782 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3] ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.731      ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.236 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.185      ;
; -1.236 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.185      ;
; -1.236 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.185      ;
; -1.236 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.185      ;
; -1.236 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.185      ;
; -1.227 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.224 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.172      ;
; -1.224 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.172      ;
; -1.224 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.172      ;
; -1.224 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.172      ;
; -1.224 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.172      ;
; -1.217 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.166      ;
; -1.217 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.166      ;
; -1.217 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.166      ;
; -1.217 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.166      ;
; -1.217 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.166      ;
; -1.202 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.151      ;
; -1.202 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.151      ;
; -1.202 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.151      ;
; -1.202 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.151      ;
; -1.202 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.151      ;
; -1.193 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.142      ;
; -1.184 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.132      ;
; -1.181 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.129      ;
; -1.181 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.129      ;
; -1.181 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.129      ;
; -1.181 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.129      ;
; -1.181 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.129      ;
; -1.179 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.129      ;
; -1.179 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.129      ;
; -1.179 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.129      ;
; -1.173 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.122      ;
; -1.173 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.122      ;
; -1.172 ; sevensegment:sevs_module|counter[8]  ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.121      ;
; -1.170 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.120      ;
; -1.170 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.120      ;
; -1.170 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.120      ;
; -1.168 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.168 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.168 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.168 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.168 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.160 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.110      ;
; -1.160 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.110      ;
; -1.160 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.110      ;
; -1.157 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.106      ;
; -1.157 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.106      ;
; -1.157 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.106      ;
; -1.157 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.106      ;
; -1.157 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.106      ;
; -1.149 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.098      ;
; -1.149 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.098      ;
; -1.145 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.095      ;
; -1.145 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.095      ;
; -1.145 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.095      ;
; -1.140 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.088      ;
; -1.140 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.088      ;
; -1.140 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.088      ;
; -1.140 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.088      ;
; -1.140 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.088      ;
; -1.133 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.082      ;
; -1.133 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.082      ;
; -1.133 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.083      ;
; -1.133 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.083      ;
; -1.133 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.083      ;
; -1.132 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.081      ;
; -1.130 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.079      ;
; -1.130 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.079      ;
; -1.129 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.078      ;
; -1.117 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.067      ;
; -1.117 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.067      ;
; -1.117 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.067      ;
; -1.117 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.067      ;
; -1.117 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.067      ;
; -1.117 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.066      ;
; -1.117 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.066      ;
; -1.116 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.065      ;
; -1.116 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.066      ;
; -1.116 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.066      ;
; -1.116 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.066      ;
; -1.116 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[1] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.066      ;
; -1.116 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[0] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.066      ;
; -1.115 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.063      ;
; -1.115 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.063      ;
; -1.115 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.063      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|img_state.running  ; uart:uart_module|uart_rx:u_RX|img_state.running  ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_module|r_TX_DATA[0]                    ; uart:uart_module|r_TX_DATA[0]                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]   ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; uart:uart_module|uart_rx:u_RX|img_state.initial  ; uart:uart_module|uart_rx:u_RX|img_state.running  ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; uart:uart_module|uart_rx:u_RX|parse.widthparse   ; uart:uart_module|uart_rx:u_RX|parse.rgbparse     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.319      ;
; 0.204 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[12]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[12]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.324      ;
; 0.209 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[12]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[12]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.330      ;
; 0.213 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.334      ;
; 0.216 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|o_TX_LINE          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.337      ;
; 0.219 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.340      ;
; 0.220 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.341      ;
; 0.240 ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk       ; 0.000        ; 1.180      ; 1.639      ;
; 0.266 ; uart:uart_module|r_TX_DATA[0]                    ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.386      ;
; 0.296 ; clockmodifier:clockmodifier_module|counter[1]    ; clockmodifier:clockmodifier_module|counter[1]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.301 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[31]   ; clockmodifier:clockmodifier_module|counter[31]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[15]   ; clockmodifier:clockmodifier_module|counter[15]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; uart:uart_module|s_TX_START                      ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; uart:uart_module|r_TX_DATA[0]                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[29]   ; clockmodifier:clockmodifier_module|counter[29]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[27]   ; clockmodifier:clockmodifier_module|counter[27]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[21]   ; clockmodifier:clockmodifier_module|counter[21]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[19]   ; clockmodifier:clockmodifier_module|counter[19]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[17]   ; clockmodifier:clockmodifier_module|counter[17]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[13]   ; clockmodifier:clockmodifier_module|counter[13]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[3]    ; clockmodifier:clockmodifier_module|counter[3]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[25]   ; clockmodifier:clockmodifier_module|counter[25]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[23]   ; clockmodifier:clockmodifier_module|counter[23]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[22]   ; clockmodifier:clockmodifier_module|counter[22]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[16]   ; clockmodifier:clockmodifier_module|counter[16]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[11]   ; clockmodifier:clockmodifier_module|counter[11]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[7]    ; clockmodifier:clockmodifier_module|counter[7]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[9]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[9]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[11]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[11]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clockmodifier:clockmodifier_module|counter[30]   ; clockmodifier:clockmodifier_module|counter[30]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clockmodifier:clockmodifier_module|counter[24]   ; clockmodifier:clockmodifier_module|counter[24]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clockmodifier:clockmodifier_module|counter[20]   ; clockmodifier:clockmodifier_module|counter[20]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clockmodifier:clockmodifier_module|counter[18]   ; clockmodifier:clockmodifier_module|counter[18]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clockmodifier:clockmodifier_module|counter[9]    ; clockmodifier:clockmodifier_module|counter[9]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clockmodifier:clockmodifier_module|counter[2]    ; clockmodifier:clockmodifier_module|counter[2]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clockmodifier:clockmodifier_module|counter[28]   ; clockmodifier:clockmodifier_module|counter[28]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; clockmodifier:clockmodifier_module|counter[26]   ; clockmodifier:clockmodifier_module|counter[26]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; clockmodifier:clockmodifier_module|counter[10]   ; clockmodifier:clockmodifier_module|counter[10]   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clockmodifier:clockmodifier_module|counter[4]    ; clockmodifier:clockmodifier_module|counter[4]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[10]    ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[10]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:uart_module|uart_rx:u_RX|o_BUSY             ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[11]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[11]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.432      ;
; 0.313 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[0]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[0]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[10]    ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[10]    ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[0]   ; uart:uart_module|uart_tx:u_TX|o_TX_LINE          ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.442      ;
; 0.331 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]         ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.451      ;
; 0.334 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.455      ;
; 0.341 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.462      ;
; 0.344 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]         ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]         ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.465      ;
; 0.350 ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.471      ;
; 0.369 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[9]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[9]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.490      ;
; 0.373 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.494      ;
; 0.378 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]     ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.499      ;
; 0.410 ; uart:uart_module|uart_rx:u_RX|parse.widthparse   ; uart:uart_module|uart_rx:u_RX|parse.heightparse  ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.531      ;
; 0.418 ; uart:uart_module|uart_rx:u_RX|parse.rgbparse     ; uart:uart_module|uart_rx:u_RX|h_arr_en           ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.539      ;
; 0.420 ; uart:uart_module|uart_rx:u_RX|parse.heightparse  ; uart:uart_module|uart_rx:u_RX|wh_parsed          ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.541      ;
; 0.437 ; uart:uart_module|s_TX_START                      ; uart:uart_module|uart_tx:u_TX|o_BUSY             ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.557      ;
; 0.450 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]     ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.570      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.303 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.318 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.533      ;
; 0.320 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.233      ; 0.637      ;
; 0.326 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 0.644      ;
; 0.333 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[0]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.233      ; 0.650      ;
; 0.353 ; uart:uart_module|uart_rx:u_RX|rgb[0][0][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.568      ;
; 0.353 ; uart:uart_module|uart_rx:u_RX|rgb[0][0][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.568      ;
; 0.369 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.584      ;
; 0.410 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.103      ; 0.627      ;
; 0.410 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.625      ;
; 0.414 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.103      ; 0.631      ;
; 0.415 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.630      ;
; 0.420 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.103      ; 0.637      ;
; 0.422 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.103      ; 0.639      ;
; 0.422 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.637      ;
; 0.424 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.639      ;
; 0.424 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.103      ; 0.641      ;
; 0.431 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.646      ;
; 0.431 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.103      ; 0.648      ;
; 0.434 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.102      ; 0.650      ;
; 0.449 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][1] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.098      ; 0.661      ;
; 0.449 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.033      ; 0.566      ;
; 0.453 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.483 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.233      ; 0.800      ;
; 0.484 ; uart:uart_module|uart_rx:u_RX|rgb[2][2][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.101      ; 0.699      ;
; 0.497 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.616      ;
; 0.501 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.620      ;
; 0.502 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[0]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 0.820      ;
; 0.506 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 0.824      ;
; 0.509 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[3]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 0.827      ;
; 0.511 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.234      ; 0.829      ;
; 0.516 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
+-------+--------------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -13.022  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -4.392   ; 0.303 ; N/A      ; N/A     ; -1.487              ;
;  i_clk                                            ; -13.022  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                   ; -580.662 ; 0.0   ; 0.0      ; 0.0     ; -230.511            ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -124.731 ; 0.000 ; N/A      ; N/A     ; -65.428             ;
;  i_clk                                            ; -455.931 ; 0.000 ; N/A      ; N/A     ; -165.083            ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_hs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_vs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_buzz        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_IR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 2499     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 18       ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 1739673  ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 2499     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 18       ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 1739673  ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 62    ; 62   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; Constrained ;
; i_clk                                            ; i_clk                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Fri Jan 10 16:04:54 2025
Info: Command: quartus_sta TubesSisdig -c TubesSisdig
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "PLL25" -- entity does not exist in design
Warning (20013): Ignored 74 assignments for entity "PLL25_altpll_0" -- entity does not exist in design
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TubesSisdig.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clockmodifier:clockmodifier_module|clk_out_intem clockmodifier:clockmodifier_module|clk_out_intem
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.022            -455.931 i_clk 
    Info (332119):    -4.392            -124.731 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 i_clk 
    Info (332119):     0.761               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.083 i_clk 
    Info (332119):    -1.487             -65.428 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.765
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.765            -411.107 i_clk 
    Info (332119):    -4.019            -108.706 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 i_clk 
    Info (332119):     0.703               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.083 i_clk 
    Info (332119):    -1.487             -65.428 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.908
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.908            -132.602 i_clk 
    Info (332119):    -1.236             -29.569 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 i_clk 
    Info (332119):     0.303               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -119.045 i_clk 
    Info (332119):    -1.000             -44.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4862 megabytes
    Info: Processing ended: Fri Jan 10 16:04:55 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


