CellInst 4
Inst reg1 SVT_FF_1 5952 3600
Inst reg2 SVT_FF_1 1278 3600
Inst reg3 SVT_FF_1 1278 6000
Inst reg4 SVT_FF_1 3615 3600
CLK map reg4/CLK
CLK map reg3/CLK
CLK map reg2/CLK
CLK map reg1/CLK
in map reg1/D
reg1/Q map reg2/D
reg2/Q map reg3/D
reg3/Q map reg4/D
reg4/Q map out
