#ifndef __STC15F2K60S2_H_
#define __STC15F2K60S2_H_

#include "compiler.h"

SFR(ACC, 0xE0);
SFR(B,   0xF0);
SFR(PSW, 0xD0);
	SBIT(P,   0xD0, 0);
	SBIT(F1,  0xD0, 1);
	SBIT(OV,  0xD0, 2);
	SBIT(RS0, 0xD0, 3);
	SBIT(RS1, 0xD0, 4);
	SBIT(F0,  0xD0, 5);
	SBIT(AC,  0xD0, 6);
	SBIT(CY,  0xD0, 7);
SFR(SP,  0x81);
SFR(DPL, 0x82);
SFR(DPH, 0x83);

/**
 * Four Extended GPIO Ports: P4, P5, P6 and P7.
 * Working Mode Registers for P0, P1, P2, P3, P4, P5, P6 and P7.
 */
#define DECLARE_PORT(port, p_addr, m0_addr, m1_addr)	\
	SFR(port, p_addr);				\
							\
	SBIT(port##_0, p_addr, 0);			\
	SBIT(port##_1, p_addr, 1);			\
	SBIT(port##_2, p_addr, 2);			\
	SBIT(port##_3, p_addr, 3);			\
	SBIT(port##_4, p_addr, 4);			\
	SBIT(port##_5, p_addr, 5);			\
	SBIT(port##_6, p_addr, 6);			\
	SBIT(port##_7, p_addr, 7);			\
							\
	SFR(port##M0, m0_addr);				\
	SFR(port##M1, m1_addr)

DECLARE_PORT(P0, 0x80, 0x94, 0x93);
DECLARE_PORT(P1, 0x90, 0x92, 0x91);
DECLARE_PORT(P2, 0xA0, 0x96, 0x95);
DECLARE_PORT(P3, 0xB0, 0xB2, 0xB1);
DECLARE_PORT(P4, 0xC0, 0xB4, 0xB3);
DECLARE_PORT(P5, 0xC8, 0xCA, 0xC9);
DECLARE_PORT(P6, 0xE8, 0xCC, 0xCB);
DECLARE_PORT(P7, 0xF8, 0xE2, 0xE1);

SFR(PCON,	0x87);
SFR(AUXR,	0x8E);
SFR(AUXR1,	0xA2);
SFR(P_SW1,	0xA2);
SFR(CLK_DIV,	0x97);
SFR(BUS_SPEED,	0xA1);
SFR(P1ASF,	0x9D);
SFR(P_SW2,	0xBA);

SFR(IE, 0xA8);
	SBIT(EX0,	0xA8, 0);
	SBIT(ET0,	0xA8, 1);
	SBIT(EX1,	0xA8, 2);
	SBIT(ET1,	0xA8, 3);
	SBIT(ES,	0xA8, 4);
	SBIT(EADC,	0xA8, 5);
	SBIT(ELVD,	0xA8, 6);
	SBIT(EA,	0xA8, 7);

SFR(IP, 0xB8);
	SBIT(PX0,	0xB8, 0);
	SBIT(PT0,	0xB8, 1);
	SBIT(PX1,	0xB8, 2);
	SBIT(PT1,	0xB8, 3);
	SBIT(PS,	0xB8, 4);
	SBIT(PADC,	0xB8, 5);
	SBIT(PLVD,	0xB8, 6);
	SBIT(PPCA,	0xB8, 7);

SFR(IE2,	0xAF);
SFR(IP2,	0xB5);
SFR(INT_CLKO,	0x8F);

SFR(TCON, 0x88);
	SBIT(IT0, 0x88, 0);
	SBIT(IE0, 0x88, 1);
	SBIT(IT1, 0x88, 2);
	SBIT(IE1, 0x88, 3);
	SBIT(TR0, 0x88, 4);
	SBIT(TF0, 0x88, 5);
	SBIT(TR1, 0x88, 6);
	SBIT(TF1, 0x88, 7);

SFR(TMOD,	0x89);
SFR(TL0,	0x8A);
SFR(TL1,	0x8B);
SFR(TH0,	0x8C);
SFR(TH1,	0x8D);
SFR(T4T3M,	0xD1);
SFR(T3T4M,	0xD1);
SFR(T4H,	0xD2);

SFR(T4L,	0xD3);
SFR(T3H,	0xD4);
SFR(T3L,	0xD5);
SFR(T2H,	0xD6);
SFR(T2L,	0xD7);
SFR(WKTCL,	0xAA);
SFR(WKTCH,	0xAB);
SFR(WDT_CONTR,	0xC1);

SFR(SCON, 0x98);
	SBIT(RI,  0x98, 0);
	SBIT(TI,  0x98, 1);
	SBIT(RB8, 0x98, 2);
	SBIT(TB8, 0x98, 3);
	SBIT(REN, 0x98, 4);
	SBIT(SM2, 0x98, 5);
	SBIT(SM1, 0x98, 6);
	SBIT(SM0, 0x98, 7);

SFR(SBUF,	0x99);
SFR(S2CON,	0x9A);
SFR(S2BUF,	0x9B);
SFR(S3CON,	0xAC);
SFR(S3BUF,	0xAD);
SFR(S4CON,	0x84);
SFR(S4BUF,	0x85);
SFR(SADDR,	0xA9);
SFR(SADEN,	0xB9);

SFR(ADC_CONTR,	0xBC);
SFR(ADC_RES,	0xBD);
SFR(ADC_RESL,	0xBE);

SFR(SPSTAT,	0xCD);
SFR(SPCTL,	0xCE);
SFR(SPDAT,	0xCF);

SFR(IAP_DATA,	0xC2);
SFR(IAP_ADDRH,	0xC3);
SFR(IAP_ADDRL,	0xC4);
SFR(IAP_CMD,	0xC5);
SFR(IAP_TRIG,	0xC6);
SFR(IAP_CONTR,	0xC7);

SFR(CCON,	0xD8);
	SBIT(CF,	0xD8, 7);
	SBIT(CR,	0xD8, 6);
	SBIT(CCF2,	0xD8, 2);
	SBIT(CCF1,	0xD8, 1);
	SBIT(CCF0,	0xD8, 0);

SFR(CMOD,	0xD9);
SFR(CL,		0xE9);
SFR(CH,		0xF9);
SFR(CCAPM0,	0xDA);
SFR(CCAPM1,	0xDB);
SFR(CCAPM2,	0xDC);
SFR(CCAP0L,	0xEA);
SFR(CCAP1L,	0xEB);
SFR(CCAP2L,	0xEC);
SFR(PCA_PWM0,	0xF2);
SFR(PCA_PWM1,	0xF3);
SFR(PCA_PWM2,	0xF4);
SFR(CCAP0H,	0xFA);
SFR(CCAP1H,	0xFB);
SFR(CCAP2H,	0xFC);

SFR(CMPCR1,	0xE6);
SFR(CMPCR2,	0xE7);

SFR(PWMCFG,	0xf1);
SFR(PWMCR,	0xf5);
SFR(PWMIF,	0xf6);
SFR(PWMFDCR,	0xf7);

#endif
