2020 - Atual
Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataque por Canais Laterais (UFPel)
Descrição: As últimas décadas presenciaram uma necessidade crescente por sistemas computacionais que garantam o sigilo de informações, seja durante o processamento ou armazenamento. Hoje são comuns atividades como compras, transações bancárias, consulta a informações pessoais e reserva de passagens usando a Internet. O uso de redes abertas exige a transmissão protegida de dados confidenciais. O projeto de sistemas integrados em um único chip (em inglês, SoCs) que atendam a restrições de segurança, tais como smart cards, requer protocolos especiais de comunicação e o emprego de criptografia, a ciência que se baseia na aritmética para ocultar informações. Embora a maioria dos algoritmos atuais seja robusta a ataques baseados na matemática da criptografia empregada, uma nova classe de técnicas de criptoanálise pode ser usada contra suas implementações. Estes são os chamados Ataques por Canais Escondidos ou Laterais (do inglês, Side Channel Attacks, ou SCA), que permitem correlacionar informações sigilosas tal como uma chave criptográfica com propriedades físicas tais como tempo de processamento, consumo de potência e radiação eletromagnética de dispositivos eletrônicos. Este projeto visa investigar a segurança de arquiteturas criptográficas em relação à fuga de informações por canais laterais. Com este propósito são destacadas 4 frentes de ação neste projeto: (i) investigação de algoritmos de Inteligência Artificial (IA) para identificação e extração do consumo alvo em traços de consumo de potência; (ii) investigação de arquiteturas de hardware imune a DPA; (iii) Investigação de plataformas de prototipação de sistemas computacionais de baixo custo para medição de consumo de potência e emissão de radiação eletromagnética e (iv) Investigação métodos de ataque a arquiteturas criptográficas protegidas por contramedidas. Como resultados esperados da execução deste projeto, são arquiteturas imunes a DPA, uma plataforma de prototipação de baixo custo e também a avaliação da robustez das arquiteturas analisadas, pretende-se ampliar os laços de cooperação entre a UFPEL e os pesquisadores da PUCRS e IFSUL.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (5)  / Mestrado acadêmico: (2) . Integrantes: Leomar Soares da Rosa Junior - Integrante / Rafael Iankowski Soares - Coordenador.
2018 - Atual
Métodos, Técnicas e Algoritmos Dedicados ao Projeto de Circuitos Integrados Digitais (FAPERGS / UFPel)
Descrição: Este projeto de pesquisa tem por foco a otimização de projetos de circuitos integrados digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de métodos, técnicas e algoritmos dedicados ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores tanto no nível topológico (síntese lógica) quanto no nível de leiaute.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (2)  / Doutorado: (4) . Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / BUTZEN, PAULO F. - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2016 - 2019
Geração e otimização de circuitos digitais através de técnicas, algoritmos e metodologias automatizadas eficientes (UFPel)
Descrição: No contexto dos problemas e desafios na área de microeletrônica, esta proposta de trabalho aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free. Neste projeto pretende-se: (i) investigar e desenvolver métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes; (ii) investigar e propor estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas; (iii) e estudar e desenvolver métodos e algoritmos rápidos e eficientes de estimativas para os diversos custos de mapeamento, eliminando a necessidade de realizar custosos processos de caracterização (simulação elétrica) de células lógicas.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (3) . Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Stèphano Gonçalves - Integrante / MATTOS, JULIO C. B. - Integrante / Rafael Iankowski Soares - Integrante / Maicon Schneider Cardoso - Integrante / Alberto Portantiolo Klein - Integrante / SMANIOTTO, GUSTAVO H. - Integrante / DE SOUZA, RENATO S. - Integrante / Vinicius Valduga de Almeida Camargo - Integrante.
2015 - 2020
Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataques por Canais Laterais (UFPel)
Descrição: O objetivo principal deste projeto é investigar métodos de projeto para arquiteturas criptográficas e avaliar a robustez em relação a análise diferencia de potência segundo métodos encontrados no estado da arte. Espera-se que os resultados demonstrem um surgimento de arquiteturas que garantam segurança e sigilo de dados durante seu processamento. Também é objetivo deste projeto ampliar as relações de colaboração e cooperação com pesquisadores da PUCRS e do IFSUL.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2) . Integrantes: Leomar Soares da Rosa Junior - Integrante / Felipe de Souza Marques - Integrante / Rafael Iankowski Soares - Coordenador.
2014 - 2017
Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico (UFPel)
Projeto certificado pelo(a) coordenador(a) Felipe de Souza Marques em 25/04/2019.
Descrição: O principal objetivo do projeto é construir um fluxo genérico para mapeamento tecnológico, capaz de flexibilizar a aplicação de diferentes estratégias de mapeamento. Deste modo, este fluxo deve permitir o uso de diferentes estruturas de dados para representar um circuito lógico e viabilizar o uso de diferentes estratégias de cobertura. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos para estimativas de custos de funções booleanas e redes de transistores.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (2) . Integrantes: Leomar Soares da Rosa Junior - Integrante / Felipe de Souza Marques - Coordenador / Regis Zanandrea - Integrante / Vitor Gonçalves de Lima - Integrante / DA SILVA MACHADO, JOAO JUNIOR - Integrante / SMANIOTTO, GUSTAVO H. - Integrante.
2014 - 2016
Otimização do projeto de ASICs através de técnicas e algoritmos eficientes para mapeamento tecnológico e para geração automatizada de células lógicas (CNPq)
Descrição: Este projeto tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (4) . Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Julio Carlos Balzano de Mattos - Integrante / POSSANI, VINICIUS N. - Integrante / Rafael Iankowski Soares - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2014 - 2015
Otimização do projeto de circuitos integrados através do uso de técnicas e algoritmos eficientes para geração automatizada de células lógicas e mapeamento tecnológico (FAPERGS)
Descrição: Este projeto aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free através da investigação e do desenvolvimento de métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes, da investigação de estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas, e do desenvolvimento de métodos e algoritmos eficientes de estimativas para os diversos custos de mapeamento.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (5) . Integrantes: Leomar Soares da Rosa Junior - Coordenador / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Integrante / POSSANI, VINICIUS N. - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2012 - 2014
Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais (FAPERGS)
Projeto certificado pelo(a) coordenador(a) Renato Perez Ribas em 01/08/2013.
Descrição: Esse projeto de pesquisa tem por objetivo principal desenvolver a base de um mapeador genérico de circuitos digitais. Entende-se por ?genérico? um ambiente que possa facilmente migrar para diferentes bases de dados do tipo grafos usualmente aplicadas nesta classe de ferramenta de CAD, sendo elas, árvore binária, diagrama de decisão binária (BDD), grafo acíclico direto (DAG), grafo AND-INV (AIG), ou outro. Este ambiente genérico também deve permitir a fácil inclusão de novos módulos e métodos de estimativas de custo para funções Booleanas, redes de chaves e portas lógicas.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (4)  / Doutorado: (2) . Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Coordenador.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2011 - 2012
Implementação de Soluções Eficientes para Módulos do Middleware Ginga do Sistema Brasileiro de TV Digital e Desenvolvimento de Aplicativos Embarcados para Estudos de Caso (FAPERGS)
Projeto certificado pelo(a) coordenador(a) Luciano Volcan Agostini em 15/11/2012.
Descrição: Esse projeto pretende focar no desenvolvimento de soluções eficientes em termos de consumo de memória, consumo de energia e tempo de execução para módulos do middleware Ginga do Sistema Brasileiro de TV Digital (SBTVD). O módulo que será inicialmente focado é o do processador de mídias (áudio e vídeo). Este módulo é um dos mais críticos do middleware, em função da enorme massa de dados que deve manipular, principalmente quando se está considerando áudio e vídeo de alta resolução. Serão realizados experimentos sobre o processador do terminal de acesso e também com programação paralela em GPU usando o Cuda. O Ginga é uma implementação de código aberto da especificação do middleware Ginga e tem sido desenvolvido de forma colaborativa por diversas equipes no Brasil e no exterior. Por possuir código aberto, o Ginga poderá ser utilizada por desenvolvedores de aplicativos para o SBTVD, como também por fabricantes de terminais de acesso para este sistema. Deste modo, este projeto tem grande relevância econômica e social. Uma outra ação desenvolvida neste projeto diz respeito à geração de aplicativos para o SBTVD e que, portanto, devem ser executados sobre o Ginga. No contexto deste projeto, os aplicativos desenvolvidos serão úteis no processo de validação dos módulos do Ginga e também como estudo de caso para avaliar a eficiência destes módulos do ponto de vista dos critérios já citados.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4) . Integrantes: Leomar Soares da Rosa Junior - Integrante / Julio Carlos Balzano de Mattos - Integrante / Lisane Brisolara de Brisolara - Integrante / Luciano Volvan Agostini - Coordenador / Eliane da Silva Alcoforado Diniz - Integrante / Marco Beckmann - Integrante / Tiago H. Trojahn - Integrante / Juliano L. Gonçalves - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2009 - 2012
Synaptic Project - FP7 European Community (FP7)
Projeto certificado pelo(a) coordenador(a) Andre Inacio Reis em 18/01/2013.
Descrição: Synaptic é um projeto do tipo FP7 aprovado pela Comissão de Comunidades Européias para financiamento. O projeto visa a pesquisa para automatizar a síntese de estruturas regulares em tecnologias avançadas. Os parceiros deste projeto são a Nangate A/S (Dinamarca), a ST microeletrônica (Itália), Thales (França), IMEC (Bélgica), Politécnico de Milão (Itália), Politécnica de Catalunya (Espanha), LeadingEdge (Italia) e UFRGS (Brasil). A proposta do projeto Synaptic foi a melhor avaliada em sua chamada (teve nota 14.5 sobre 15) e foi a primeira das quatro aprovadas a ser chamada para financiamento. Trata-se de um projeto de pesquisa que envolve universidades e empresas, para desenvolver metodologias de projeto e as ferramentas de CAD associadas para projeto regular em tecnologias avançadas. Veja a homepage do projeto em: http://www.synaptic-project.eu/.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (3)  / Doutorado: (3) . Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Coordenador / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Integrante / Paulo F. Butzen - Integrante / Vinicius Callegaro - Integrante / Digeorgia Natalie da Silva - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Junior - Integrante / Vinícius Dal Bem - Integrante.Financiador(es): Comission of the European Communities - Auxílio
										financeiro.
2009 - 2010
Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas (FAPERGS)
Descrição: Os principais objetivos deste projeto são: Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4) . Integrantes: Leomar Soares da Rosa Junior - Coordenador / André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Julio S. Domingues Jr - Integrante / Renato Souza de Souza - Integrante / POSSANI, VINICIUS NEVES - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2008 - 2014
Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas (UFPel)
Descrição: Os principais objetivos deste projeto são: Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (2) . Integrantes: Leomar Soares da Rosa Junior - Coordenador / Felipe de Souza Marques - Integrante / Julio S. Domingues Jr - Integrante / POSSANI, VINICIUS NEVES - Integrante / DA SILVA MACHADO, JOAO JUNIOR - Integrante / SMANIOTTO, GUSTAVO H. - Integrante / DE SOUZA, RENATO S. - Integrante.
2008 - 2010
Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados (NANGATE)
Projeto certificado pelo(a) coordenador(a) Renato Perez Ribas em 01/08/2013.
Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa Nangate-UFRGS Research Lab nas instalações do Instituto de Informática da UFRGS. O projeto apresenta as seguintes linhas de investigação: Análise Estatística de Variação de Processos de Microeletrônica CMOS; Geração de Redes Lógicas; Mapeamento Tecnológico; Modelos de Consumo de Potência; Teste de Bibliotecas de Células.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (5)  / Mestrado acadêmico: (3)  / Doutorado: (3) . Integrantes: Leomar Soares da Rosa Junior - Integrante / André Inácio Reis - Integrante / Felipe de Souza Marques - Integrante / Renato Perez Ribas - Coordenador / Paulo F. Butzen - Integrante / Caio Alegretti - Integrante / Digeorgia Natalie da Silva - Integrante / Nivea Schuch - Integrante / Osvaldo Martinello Junior - Integrante / Vinícius Dal Bem - Integrante.Financiador(es): Nangate do Brasil - Auxílio
										financeiro.