TimeQuest Timing Analyzer report for Data_Extraction_System
Tue Feb 19 01:14:15 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'FIFObuffer:inst16|NS[0]'
 14. Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'
 15. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 16. Slow 1200mV 85C Model Hold: 'FIFObuffer:inst16|NS[0]'
 17. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 18. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 19. Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 28. Slow 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'
 29. Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 30. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 31. Slow 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'
 32. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 33. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 34. Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 42. Fast 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'
 43. Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 44. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 45. Fast 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'
 46. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 47. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 48. Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Data_Extraction_System                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.7%      ;
;     Processor 3            ;   9.2%      ;
;     Processor 4            ;   8.3%      ;
;     Processors 5-12        ;   1.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; accessControl:inst5|idx[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { accessControl:inst5|idx[0] } ;
; CLK_50MHz                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                  ;
; CLK_DIVIDER:inst20|CLK_OUT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst20|CLK_OUT } ;
; FIFObuffer:inst16|NS[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FIFObuffer:inst16|NS[0] }    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 155.81 MHz ; 155.81 MHz      ; CLK_DIVIDER:inst20|CLK_OUT ;                                                               ;
; 525.49 MHz ; 250.0 MHz       ; CLK_50MHz                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 570.13 MHz ; 570.13 MHz      ; FIFObuffer:inst16|NS[0]    ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -5.418 ; -1338.786     ;
; FIFObuffer:inst16|NS[0]    ; -1.911 ; -1.911        ;
; accessControl:inst5|idx[0] ; -1.802 ; -1.802        ;
; CLK_50MHz                  ; -0.903 ; -3.829        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FIFObuffer:inst16|NS[0]    ; 0.065 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.341 ; 0.000         ;
; CLK_50MHz                  ; 0.357 ; 0.000         ;
; accessControl:inst5|idx[0] ; 1.654 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -2.174 ; -634.696      ;
; FIFObuffer:inst16|NS[0]    ; 0.350  ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.370  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                       ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.418 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.699      ;
; -5.411 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.692      ;
; -5.391 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.672      ;
; -5.284 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.565      ;
; -5.279 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.559      ;
; -5.277 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.558      ;
; -5.272 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.552      ;
; -5.260 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.540      ;
; -5.257 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.538      ;
; -5.256 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.537      ;
; -5.253 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.533      ;
; -5.252 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.532      ;
; -5.233 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.513      ;
; -5.227 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.508      ;
; -5.220 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.501      ;
; -5.218 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.499      ;
; -5.211 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.492      ;
; -5.200 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.481      ;
; -5.191 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.472      ;
; -5.143 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.423      ;
; -5.136 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.416      ;
; -5.122 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.403      ;
; -5.117 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.397      ;
; -5.116 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.396      ;
; -5.098 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.378      ;
; -5.065 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.346      ;
; -5.056 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.337      ;
; -5.056 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.337      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.044 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.976      ;
; -5.009 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.945      ;
; -5.008 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.944      ;
; -4.989 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.270      ;
; -4.981 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.261      ;
; -4.960 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.896      ;
; -4.959 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.895      ;
; -4.943 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.223      ;
; -4.936 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.216      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.936 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.868      ;
; -4.934 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.870      ;
; -4.933 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.869      ;
; -4.928 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.860      ;
; -4.922 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.203      ;
; -4.917 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.197      ;
; -4.916 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.196      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.916 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.304      ; 6.215      ;
; -4.908 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.189      ;
; -4.901 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.182      ;
; -4.898 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.178      ;
; -4.894 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.830      ;
; -4.893 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.829      ;
; -4.892 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.072     ; 5.815      ;
; -4.892 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.072     ; 5.815      ;
; -4.881 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.162      ;
; -4.865 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.146      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.860 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.319      ; 6.174      ;
; -4.856 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.137      ;
; -4.855 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.136      ;
; -4.850 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.130      ;
; -4.846 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.127      ;
; -4.841 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.777      ;
; -4.840 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.776      ;
; -4.839 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.286      ; 6.120      ;
; -4.831 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.111      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.825 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.746      ;
; -4.823 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 5.755      ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                     ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.911 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.205      ; 1.828      ;
; -1.762 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.205      ; 1.679      ;
; -1.626 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.205      ; 1.543      ;
; -0.377 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 1.403      ; 1.701      ;
; 0.009  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 1.403      ; 1.815      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.802 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.305     ; 0.613      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.903 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.835      ;
; -0.901 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.833      ;
; -0.842 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.774      ;
; -0.693 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.625      ;
; -0.658 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.590      ;
; -0.651 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.583      ;
; -0.650 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.582      ;
; -0.612 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.544      ;
; -0.598 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.530      ;
; -0.596 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.528      ;
; -0.537 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.469      ;
; -0.529 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.461      ;
; -0.454 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.386      ;
; -0.435 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.367      ;
; -0.397 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.329      ;
; -0.390 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.322      ;
; -0.370 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.302      ;
; -0.353 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.285      ;
; -0.342 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.274      ;
; -0.257 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.189      ;
; -0.217 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.149      ;
; -0.188 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.120      ;
; -0.119 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.051      ;
; -0.078 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.010      ;
; -0.038 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.970      ;
; -0.032 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.964      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                     ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.065 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 1.463      ; 1.727      ;
; 0.453 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 1.463      ; 1.615      ;
; 1.571 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.330      ; 1.411      ;
; 1.664 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.330      ; 1.504      ;
; 1.773 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.330      ; 1.613      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                            ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.341 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[2]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.429      ; 2.136      ;
; 0.342 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[1]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.429      ; 2.137      ;
; 0.343 ; spi_master1:inst4|state_csh                 ; spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.356 ; addressBlock:inst2|addNo[28]                ; addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[0]                  ; spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|dwReg[7]                  ; spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|wt                        ; spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|StartTx                   ; spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[27]                ; addressBlock:inst2|addNo[27]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[26]                ; addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[24]                ; addressBlock:inst2|addNo[24]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[23]                ; addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[22]                ; addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst4|rtl                       ; spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[29]                ; addressBlock:inst2|addNo[29]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[31]                ; addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[30]                ; addressBlock:inst2|addNo[30]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[18]                ; addressBlock:inst2|addNo[18]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[16]                ; addressBlock:inst2|addNo[16]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[14]                ; addressBlock:inst2|addNo[14]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[7]                 ; addressBlock:inst2|addNo[7]                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DEStx:inst15|state.IDLE                     ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|rtl                       ; spi_master1:inst6|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|state_clk                 ; spi_master1:inst6|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; accessControl:inst5|state.SEARCH            ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|TRANSMIT                                                                               ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.602      ; 3.326      ;
; 0.358 ; spi_master1:inst6|wt                        ; spi_master1:inst6|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|StartTx                   ; spi_master1:inst6|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; FIFObuffer:inst16|state.IDLE                ; FIFObuffer:inst16|state.IDLE                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.580      ;
; 0.370 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.590      ;
; 0.371 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.590      ;
; 0.374 ; FIFObuffer:inst16|datArray_rtl_0_bypass[13] ; accessControl:inst5|dataOut[4]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.594      ;
; 0.378 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.598      ;
; 0.382 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.253      ; 1.795      ;
; 0.390 ; FIFObuffer:inst16|OS[0]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.659      ; 1.236      ;
; 0.403 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.623      ;
; 0.404 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.624      ;
; 0.409 ; FIFObuffer:inst16|FS[3]                     ; FIFObuffer:inst16|datArray_rtl_0_bypass[7]                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.629      ;
; 0.412 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[0]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.609      ; 3.387      ;
; 0.434 ; FIFObuffer:inst16|FS[2]                     ; FIFObuffer:inst16|datArray_rtl_0_bypass[5]                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.654      ;
; 0.439 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.445      ; 1.041      ;
; 0.440 ; spi_master1:inst6|BP[1]                     ; spi_master1:inst6|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.445      ; 1.042      ;
; 0.456 ; spi_master1:inst4|BP[0]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.445      ; 1.058      ;
; 0.458 ; spi_master1:inst4|pstate                    ; spi_master1:inst4|fPulse                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.692      ;
; 0.467 ; FIFObuffer:inst16|OS[3]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.659      ; 1.313      ;
; 0.477 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.STOREstate                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.697      ;
; 0.477 ; FIFObuffer:inst16|datArray_rtl_0_bypass[9]  ; accessControl:inst5|dataOut[0]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.697      ;
; 0.478 ; FIFObuffer:inst16|datArray_rtl_0_bypass[16] ; accessControl:inst5|dataOut[7]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.697      ;
; 0.480 ; FIFObuffer:inst16|datArray_rtl_0_bypass[12] ; accessControl:inst5|dataOut[3]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; FIFObuffer:inst16|datArray_rtl_0_bypass[17] ; accessControl:inst5|dataOut[8]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.699      ;
; 0.491 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.253      ; 1.901      ;
; 0.497 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.253      ; 1.907      ;
; 0.499 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[4]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.607      ; 3.472      ;
; 0.504 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.724      ;
; 0.508 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.729      ;
; 0.511 ; DEStx:inst15|state.NXTtx                    ; DEStx:inst15|state.STRTtx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.731      ;
; 0.514 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|rx_data[5]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.735      ;
; 0.516 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.734      ;
; 0.522 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.742      ;
; 0.523 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|CSU                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.742      ;
; 0.527 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.253      ; 1.937      ;
; 0.527 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|rtc                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.748      ;
; 0.529 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|rx_data[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.750      ;
; 0.531 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|rx_data[3]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.752      ;
; 0.531 ; accessControl:inst5|state.STRT              ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.750      ;
; 0.531 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[1]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.198      ; 2.095      ;
; 0.531 ; spi_master1:inst4|BP[16]                    ; spi_master1:inst4|BP[16]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.079      ; 0.767      ;
; 0.532 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|rx_data[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.753      ;
; 0.532 ; spi_master1:inst4|EC[15]                    ; spi_master1:inst4|EC[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.766      ;
; 0.532 ; spi_master1:inst4|EC[13]                    ; spi_master1:inst4|EC[13]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.766      ;
; 0.532 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|rx_data[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.750      ;
; 0.532 ; spi_master1:inst4|BP[22]                    ; spi_master1:inst4|BP[22]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.079      ; 0.768      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.580      ;
; 0.540 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.760      ;
; 0.580 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.800      ;
; 0.613 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.833      ;
; 0.650 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.870      ;
; 0.694 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.914      ;
; 0.708 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.928      ;
; 0.712 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.932      ;
; 0.731 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.951      ;
; 0.800 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.020      ;
; 0.806 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.026      ;
; 0.832 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.052      ;
; 0.841 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.061      ;
; 0.873 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.093      ;
; 0.874 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.094      ;
; 0.884 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.104      ;
; 0.935 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.155      ;
; 0.952 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.172      ;
; 0.961 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.181      ;
; 0.981 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.201      ;
; 1.004 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.224      ;
; 1.006 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.226      ;
; 1.056 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.276      ;
; 1.102 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.322      ;
; 1.111 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.331      ;
; 1.259 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.479      ;
; 1.279 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.499      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.654 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.114     ; 0.550      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 174.31 MHz ; 174.31 MHz      ; CLK_DIVIDER:inst20|CLK_OUT ;                                                               ;
; 587.89 MHz ; 250.0 MHz       ; CLK_50MHz                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 618.81 MHz ; 618.81 MHz      ; FIFObuffer:inst16|NS[0]    ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -4.737 ; -1130.924     ;
; FIFObuffer:inst16|NS[0]    ; -1.672 ; -1.672        ;
; accessControl:inst5|idx[0] ; -1.487 ; -1.487        ;
; CLK_50MHz                  ; -0.701 ; -2.665        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FIFObuffer:inst16|NS[0]    ; 0.052 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.276 ; 0.000         ;
; CLK_50MHz                  ; 0.312 ; 0.000         ;
; accessControl:inst5|idx[0] ; 1.462 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -2.174 ; -634.696      ;
; FIFObuffer:inst16|NS[0]    ; 0.379  ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.429  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                        ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.737 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.989      ;
; -4.736 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.988      ;
; -4.691 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.943      ;
; -4.619 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.871      ;
; -4.618 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.870      ;
; -4.602 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.853      ;
; -4.601 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.852      ;
; -4.590 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.841      ;
; -4.589 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.840      ;
; -4.581 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.833      ;
; -4.580 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.832      ;
; -4.573 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.825      ;
; -4.568 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.820      ;
; -4.568 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.820      ;
; -4.567 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.819      ;
; -4.556 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.807      ;
; -4.544 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.795      ;
; -4.535 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.787      ;
; -4.522 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.774      ;
; -4.489 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.740      ;
; -4.488 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.739      ;
; -4.450 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.702      ;
; -4.443 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.694      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.435 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.378      ;
; -4.433 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.684      ;
; -4.421 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.672      ;
; -4.412 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.664      ;
; -4.399 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.651      ;
; -4.392 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.644      ;
; -4.365 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.305      ;
; -4.364 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.304      ;
; -4.328 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.580      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.321 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.264      ;
; -4.320 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.571      ;
; -4.318 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.569      ;
; -4.317 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.568      ;
; -4.317 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.257      ;
; -4.316 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.256      ;
; -4.316 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.256      ;
; -4.315 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.255      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.296 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.268      ; 5.559      ;
; -4.287 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.539      ;
; -4.286 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.538      ;
; -4.278 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.218      ;
; -4.274 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.526      ;
; -4.272 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.523      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.269 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.548      ;
; -4.266 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.206      ;
; -4.265 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.205      ;
; -4.257 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.508      ;
; -4.247 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 5.177      ;
; -4.247 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 5.177      ;
; -4.245 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.496      ;
; -4.241 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.493      ;
; -4.239 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.491      ;
; -4.238 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.490      ;
; -4.236 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.488      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.225 ; spi_master1:inst4|BP[7]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 5.168      ;
; -4.223 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.475      ;
; -4.214 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.154      ;
; -4.213 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 5.153      ;
; -4.210 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.462      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.199 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.284      ; 5.478      ;
; -4.195 ; spi_master1:inst6|BP[0]            ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.062     ; 5.128      ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.672 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.160      ; 1.626      ;
; -1.544 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.160      ; 1.498      ;
; -1.446 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.160      ; 1.400      ;
; -0.308 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 1.253      ; 1.545      ;
; 0.124  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 1.253      ; 1.613      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.487 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.147     ; 0.546      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.701 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.641      ;
; -0.699 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.639      ;
; -0.656 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.596      ;
; -0.513 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.453      ;
; -0.485 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.425      ;
; -0.485 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.425      ;
; -0.475 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.415      ;
; -0.432 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.372      ;
; -0.421 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.361      ;
; -0.419 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.359      ;
; -0.376 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.316      ;
; -0.371 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.311      ;
; -0.306 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.246      ;
; -0.271 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.211      ;
; -0.244 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.184      ;
; -0.239 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.179      ;
; -0.228 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.168      ;
; -0.205 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.145      ;
; -0.200 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.140      ;
; -0.135 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.075      ;
; -0.078 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.018      ;
; -0.059 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.999      ;
; 0.004  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.936      ;
; 0.044  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.896      ;
; 0.080  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.860      ;
; 0.080  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.860      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.052 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 1.304      ; 1.536      ;
; 0.488 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 1.304      ; 1.472      ;
; 1.479 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.270      ; 1.259      ;
; 1.594 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.270      ; 1.374      ;
; 1.689 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.270      ; 1.469      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                             ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.276 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[1]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.321      ; 1.931      ;
; 0.276 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[2]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.321      ; 1.931      ;
; 0.300 ; spi_master1:inst4|state_csh                 ; spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.311 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[28]                ; addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[27]                ; addressBlock:inst2|addNo[27]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[26]                ; addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[24]                ; addressBlock:inst2|addNo[24]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[23]                ; addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[22]                ; addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[0]                  ; spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|dwReg[7]                  ; spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|rtl                       ; spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[29]                ; addressBlock:inst2|addNo[29]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[31]                ; addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[30]                ; addressBlock:inst2|addNo[30]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[18]                ; addressBlock:inst2|addNo[18]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[16]                ; addressBlock:inst2|addNo[16]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[14]                ; addressBlock:inst2|addNo[14]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addressBlock:inst2|addNo[7]                 ; addressBlock:inst2|addNo[7]                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst6|state_clk                 ; spi_master1:inst6|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DEStx:inst15|state.IDLE                     ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|wt                        ; spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|StartTx                   ; spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|rtl                       ; spi_master1:inst6|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; accessControl:inst5|state.SEARCH            ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; spi_master1:inst6|wt                        ; spi_master1:inst6|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 0.511      ;
; 0.314 ; spi_master1:inst6|StartTx                   ; spi_master1:inst6|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 0.511      ;
; 0.320 ; FIFObuffer:inst16|state.IDLE                ; FIFObuffer:inst16|state.IDLE                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.519      ;
; 0.330 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.529      ;
; 0.332 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.530      ;
; 0.333 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; FIFObuffer:inst16|datArray_rtl_0_bypass[13] ; accessControl:inst5|dataOut[4]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.539      ;
; 0.343 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.543      ;
; 0.348 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|TRANSMIT                                                                               ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.332      ; 3.014      ;
; 0.360 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.559      ;
; 0.361 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.560      ;
; 0.369 ; FIFObuffer:inst16|FS[3]                     ; FIFObuffer:inst16|datArray_rtl_0_bypass[7]                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.568      ;
; 0.395 ; FIFObuffer:inst16|FS[2]                     ; FIFObuffer:inst16|datArray_rtl_0_bypass[5]                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.594      ;
; 0.399 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.084      ; 1.627      ;
; 0.402 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.391      ; 0.937      ;
; 0.404 ; spi_master1:inst6|BP[1]                     ; spi_master1:inst6|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.389      ; 0.937      ;
; 0.409 ; spi_master1:inst4|pstate                    ; spi_master1:inst4|fPulse                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.620      ;
; 0.415 ; spi_master1:inst4|BP[0]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.391      ; 0.950      ;
; 0.423 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[0]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.340      ; 3.097      ;
; 0.431 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.STOREstate                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.630      ;
; 0.431 ; FIFObuffer:inst16|datArray_rtl_0_bypass[16] ; accessControl:inst5|dataOut[7]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.630      ;
; 0.433 ; FIFObuffer:inst16|datArray_rtl_0_bypass[12] ; accessControl:inst5|dataOut[3]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; FIFObuffer:inst16|datArray_rtl_0_bypass[9]  ; accessControl:inst5|dataOut[0]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.631      ;
; 0.433 ; FIFObuffer:inst16|datArray_rtl_0_bypass[17] ; accessControl:inst5|dataOut[8]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; FIFObuffer:inst16|OS[0]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.536      ; 1.139      ;
; 0.451 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[1]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.093      ; 1.878      ;
; 0.452 ; DEStx:inst15|state.NXTtx                    ; DEStx:inst15|state.STRTtx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.651      ;
; 0.454 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.653      ;
; 0.454 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[2]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.093      ; 1.881      ;
; 0.455 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[3]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.093      ; 1.882      ;
; 0.456 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.084      ; 1.684      ;
; 0.471 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.670      ;
; 0.473 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|CSU                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.671      ;
; 0.476 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|rx_data[5]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.675      ;
; 0.477 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.054      ; 0.675      ;
; 0.478 ; spi_master1:inst4|EC[15]                    ; spi_master1:inst4|EC[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.690      ;
; 0.478 ; spi_master1:inst4|EC[13]                    ; spi_master1:inst4|EC[13]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.690      ;
; 0.478 ; spi_master1:inst4|BP[15]                    ; spi_master1:inst4|BP[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.691      ;
; 0.478 ; spi_master1:inst4|BP[13]                    ; spi_master1:inst4|BP[13]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.691      ;
; 0.479 ; spi_master1:inst4|EC[31]                    ; spi_master1:inst4|EC[31]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.691      ;
; 0.479 ; spi_master1:inst4|EC[29]                    ; spi_master1:inst4|EC[29]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.691      ;
; 0.479 ; spi_master1:inst4|EC[19]                    ; spi_master1:inst4|EC[19]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.691      ;
; 0.479 ; spi_master1:inst4|EC[11]                    ; spi_master1:inst4|EC[11]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.691      ;
; 0.479 ; spi_master1:inst4|EC[3]                     ; spi_master1:inst4|EC[3]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.691      ;
; 0.479 ; spi_master1:inst4|BP[22]                    ; spi_master1:inst4|BP[22]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.692      ;
; 0.479 ; spi_master1:inst4|BP[31]                    ; spi_master1:inst4|BP[31]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.692      ;
; 0.479 ; spi_master1:inst4|BP[29]                    ; spi_master1:inst4|BP[29]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.692      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.519      ;
; 0.497 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.696      ;
; 0.521 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.720      ;
; 0.551 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.750      ;
; 0.579 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.778      ;
; 0.625 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.824      ;
; 0.633 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.832      ;
; 0.654 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.853      ;
; 0.659 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.858      ;
; 0.724 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.923      ;
; 0.730 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.929      ;
; 0.748 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.949      ;
; 0.782 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.981      ;
; 0.789 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.988      ;
; 0.791 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.990      ;
; 0.850 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.049      ;
; 0.860 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.059      ;
; 0.875 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.074      ;
; 0.880 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.079      ;
; 0.900 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.099      ;
; 0.923 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.122      ;
; 0.945 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.144      ;
; 0.991 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.190      ;
; 1.012 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.211      ;
; 1.127 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.326      ;
; 1.147 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.346      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.462 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -0.972     ; 0.500      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -2.620 ; -538.804      ;
; FIFObuffer:inst16|NS[0]    ; -0.864 ; -0.864        ;
; accessControl:inst5|idx[0] ; -0.645 ; -0.645        ;
; CLK_50MHz                  ; -0.069 ; -0.069        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FIFObuffer:inst16|NS[0]    ; 0.058 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.124 ; 0.000         ;
; CLK_50MHz                  ; 0.185 ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.994 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.672       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -1.000 ; -630.000      ;
; accessControl:inst5|idx[0] ; 0.387  ; 0.000         ;
; FIFObuffer:inst16|NS[0]    ; 0.400  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                        ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.620 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.759      ;
; -2.620 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.759      ;
; -2.617 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.756      ;
; -2.547 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.686      ;
; -2.544 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.683      ;
; -2.544 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.683      ;
; -2.541 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.680      ;
; -2.524 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.663      ;
; -2.524 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.663      ;
; -2.521 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.660      ;
; -2.512 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.651      ;
; -2.512 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.651      ;
; -2.509 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.648      ;
; -2.508 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.647      ;
; -2.508 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.647      ;
; -2.505 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.644      ;
; -2.484 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.623      ;
; -2.484 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.623      ;
; -2.481 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.620      ;
; -2.471 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.610      ;
; -2.451 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.590      ;
; -2.444 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.583      ;
; -2.444 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.583      ;
; -2.441 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.580      ;
; -2.439 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.578      ;
; -2.435 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.574      ;
; -2.434 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.573      ;
; -2.411 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.550      ;
; -2.392 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.340      ;
; -2.392 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.340      ;
; -2.388 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.527      ;
; -2.381 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.329      ;
; -2.381 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.329      ;
; -2.371 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.510      ;
; -2.358 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.497      ;
; -2.351 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.301      ;
; -2.344 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.284      ;
; -2.343 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.283      ;
; -2.338 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.477      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.336 ; spi_master1:inst4|BP[2]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.286      ;
; -2.334 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.282      ;
; -2.334 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.282      ;
; -2.326 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.465      ;
; -2.326 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.465      ;
; -2.326 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.465      ;
; -2.325 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.273      ;
; -2.325 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.273      ;
; -2.323 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.462      ;
; -2.322 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.461      ;
; -2.319 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.259      ;
; -2.318 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.258      ;
; -2.312 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.451      ;
; -2.310 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.258      ;
; -2.310 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.258      ;
; -2.308 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.447      ;
; -2.308 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.447      ;
; -2.305 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.444      ;
; -2.298 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.437      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.293 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.180      ; 3.460      ;
; -2.292 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.431      ;
; -2.280 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.419      ;
; -2.276 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.415      ;
; -2.275 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.225      ;
; -2.272 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.411      ;
; -2.272 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.411      ;
; -2.269 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.408      ;
; -2.263 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.203      ;
; -2.262 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.202      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.261 ; spi_master1:inst4|BP[5]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.211      ;
; -2.258 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.397      ;
; -2.258 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.198      ;
; -2.257 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.047     ; 3.197      ;
; -2.255 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.205      ;
; -2.253 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.392      ;
; -2.252 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[8]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.391      ;
; -2.243 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.193      ;
; -2.242 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.190      ;
; -2.242 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 3.190      ;
; -2.241 ; addressBlock:inst2|addNo[11]       ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.380      ;
; -2.241 ; addressBlock:inst2|addNo[11]       ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.380      ;
; -2.239 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[13] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.189      ;
; -2.238 ; addressBlock:inst2|addNo[11]       ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.152      ; 3.377      ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -0.864 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.110      ; 1.029      ;
; -0.776 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.110      ; 0.941      ;
; -0.670 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.110      ; 0.835      ;
; 0.041  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.780      ; 0.909      ;
; 0.427  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 0.780      ; 1.023      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.645 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -0.819     ; 0.332      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.069 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.018      ;
; -0.066 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.015      ;
; -0.028 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.977      ;
; 0.051  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.898      ;
; 0.071  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.878      ;
; 0.072  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.877      ;
; 0.079  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.870      ;
; 0.095  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.854      ;
; 0.099  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.850      ;
; 0.102  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.847      ;
; 0.140  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.809      ;
; 0.140  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.809      ;
; 0.183  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.766      ;
; 0.194  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.755      ;
; 0.207  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.742      ;
; 0.231  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.718      ;
; 0.235  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.714      ;
; 0.240  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.709      ;
; 0.244  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.705      ;
; 0.311  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.638      ;
; 0.312  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.637      ;
; 0.322  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.627      ;
; 0.372  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.577      ;
; 0.392  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.557      ;
; 0.417  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.532      ;
; 0.417  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.532      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.058 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 0.810      ; 0.973      ;
; 0.446 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.810      ; 0.861      ;
; 1.091 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.177      ; 0.778      ;
; 1.110 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.177      ; 0.797      ;
; 1.175 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.177      ; 0.862      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                             ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.124 ; FIFObuffer:inst16|OS[0]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.451      ; 0.679      ;
; 0.127 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 0.971      ;
; 0.158 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[2]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.796      ; 1.153      ;
; 0.159 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[1]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.796      ; 1.154      ;
; 0.169 ; FIFObuffer:inst16|OS[3]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.451      ; 0.724      ;
; 0.171 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|TRANSMIT                                                                               ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.510      ; 1.880      ;
; 0.179 ; spi_master1:inst4|state_csh                 ; spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst4|wt                        ; spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst4|StartTx                   ; spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[18]                ; addressBlock:inst2|addNo[18]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[16]                ; addressBlock:inst2|addNo[16]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[0]                  ; spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|dwReg[7]                  ; spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|wt                        ; spi_master1:inst6|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|StartTx                   ; spi_master1:inst6|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|rtl                       ; spi_master1:inst6|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[29]                ; addressBlock:inst2|addNo[29]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[31]                ; addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[30]                ; addressBlock:inst2|addNo[30]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[14]                ; addressBlock:inst2|addNo[14]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[7]                 ; addressBlock:inst2|addNo[7]                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|state_clk                 ; spi_master1:inst6|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; accessControl:inst5|state.SEARCH            ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DEStx:inst15|state.IDLE                     ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[28]                ; addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[27]                ; addressBlock:inst2|addNo[27]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[26]                ; addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[24]                ; addressBlock:inst2|addNo[24]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[23]                ; addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[22]                ; addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst4|rtl                       ; spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 1.034      ;
; 0.193 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 1.037      ;
; 0.194 ; FIFObuffer:inst16|state.IDLE                ; FIFObuffer:inst16|state.IDLE                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.317      ;
; 0.196 ; FIFObuffer:inst16|datArray_rtl_0_bypass[13] ; accessControl:inst5|dataOut[4]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.022      ; 0.307      ;
; 0.206 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[0]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.517      ; 1.922      ;
; 0.211 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 1.055      ;
; 0.213 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.265      ; 0.562      ;
; 0.215 ; FIFObuffer:inst16|FS[3]                     ; FIFObuffer:inst16|datArray_rtl_0_bypass[7]                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; spi_master1:inst6|BP[1]                     ; spi_master1:inst6|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.263      ; 0.562      ;
; 0.216 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.337      ;
; 0.218 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[4]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.514      ; 1.931      ;
; 0.225 ; spi_master1:inst4|BP[0]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.265      ; 0.574      ;
; 0.230 ; FIFObuffer:inst16|FS[2]                     ; FIFObuffer:inst16|datArray_rtl_0_bypass[5]                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.351      ;
; 0.244 ; spi_master1:inst4|pstate                    ; spi_master1:inst4|fPulse                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.372      ;
; 0.252 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.STOREstate                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; FIFObuffer:inst16|datArray_rtl_0_bypass[9]  ; accessControl:inst5|dataOut[0]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FIFObuffer:inst16|datArray_rtl_0_bypass[16] ; accessControl:inst5|dataOut[7]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; FIFObuffer:inst16|datArray_rtl_0_bypass[12] ; accessControl:inst5|dataOut[3]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FIFObuffer:inst16|datArray_rtl_0_bypass[17] ; accessControl:inst5|dataOut[8]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 1.100      ;
; 0.259 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[8]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 1.103      ;
; 0.261 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.382      ;
; 0.265 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|rx_data[5]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.386      ;
; 0.268 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.391      ;
; 0.270 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|rx_data[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|rx_data[3]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|rx_data[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|rx_data[3]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|CSU                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|rx_data[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.760      ; 1.118      ;
; 0.274 ; accessControl:inst5|state.STRT              ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; DEStx:inst15|state.NXTtx                    ; DEStx:inst15|state.STRTtx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.395      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.314      ;
; 0.280 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.402      ;
; 0.310 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.432      ;
; 0.331 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.453      ;
; 0.339 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.461      ;
; 0.362 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.484      ;
; 0.375 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.497      ;
; 0.384 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.506      ;
; 0.386 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.508      ;
; 0.407 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.529      ;
; 0.427 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.549      ;
; 0.441 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.563      ;
; 0.460 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.582      ;
; 0.463 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.586      ;
; 0.468 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.590      ;
; 0.494 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.616      ;
; 0.501 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.623      ;
; 0.520 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.642      ;
; 0.522 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.644      ;
; 0.538 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.660      ;
; 0.543 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.665      ;
; 0.575 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.697      ;
; 0.581 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.703      ;
; 0.589 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.711      ;
; 0.679 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.801      ;
; 0.695 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.817      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.994 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -0.712     ; 0.292      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -5.418    ; 0.052 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50MHz                  ; -0.903    ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst20|CLK_OUT ; -5.418    ; 0.124 ; N/A      ; N/A     ; -2.174              ;
;  FIFObuffer:inst16|NS[0]    ; -1.911    ; 0.052 ; N/A      ; N/A     ; 0.350               ;
;  accessControl:inst5|idx[0] ; -1.802    ; 0.994 ; N/A      ; N/A     ; 0.370               ;
; Design-wide TNS             ; -1346.328 ; 0.0   ; 0.0      ; 0.0     ; -644.696            ;
;  CLK_50MHz                  ; -3.829    ; 0.000 ; N/A      ; N/A     ; -10.672             ;
;  CLK_DIVIDER:inst20|CLK_OUT ; -1338.786 ; 0.000 ; N/A      ; N/A     ; -634.696            ;
;  FIFObuffer:inst16|NS[0]    ; -1.911    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  accessControl:inst5|idx[0] ; -1.802    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTR_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO_MPU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1        ; 0        ; 0        ; 0        ;
; CLK_50MHz                  ; CLK_50MHz                  ; 0        ; 0        ; 0        ; 45       ;
; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 74       ; 70       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 41246    ; 440      ; 108      ; 23094    ;
; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 8        ; 15       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 3        ; 0        ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1        ; 0        ; 0        ; 0        ;
; CLK_50MHz                  ; CLK_50MHz                  ; 0        ; 0        ; 0        ; 45       ;
; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 74       ; 70       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 41246    ; 440      ; 108      ; 23094    ;
; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 8        ; 15       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 3        ; 0        ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLK_50MHz                  ; CLK_50MHz                  ; Base ; Constrained ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; Base ; Constrained ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; Base ; Constrained ;
; accessControl:inst5|idx[0] ; accessControl:inst5|idx[0] ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Feb 19 01:14:12 2019
Info: Command: quartus_sta Data_Extraction_System -c Data_Extraction_System
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_Extraction_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst20|CLK_OUT CLK_DIVIDER:inst20|CLK_OUT
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name FIFObuffer:inst16|NS[0] FIFObuffer:inst16|NS[0]
    Info (332105): create_clock -period 1.000 -name accessControl:inst5|idx[0] accessControl:inst5|idx[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.418           -1338.786 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -1.911              -1.911 FIFObuffer:inst16|NS[0] 
    Info (332119):    -1.802              -1.802 accessControl:inst5|idx[0] 
    Info (332119):    -0.903              -3.829 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.065               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.341               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.357               0.000 CLK_50MHz 
    Info (332119):     1.654               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174            -634.696 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.350               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.370               0.000 accessControl:inst5|idx[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.737
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.737           -1130.924 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -1.672              -1.672 FIFObuffer:inst16|NS[0] 
    Info (332119):    -1.487              -1.487 accessControl:inst5|idx[0] 
    Info (332119):    -0.701              -2.665 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.052               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.276               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.312               0.000 CLK_50MHz 
    Info (332119):     1.462               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174            -634.696 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.379               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.429               0.000 accessControl:inst5|idx[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.620            -538.804 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -0.864              -0.864 FIFObuffer:inst16|NS[0] 
    Info (332119):    -0.645              -0.645 accessControl:inst5|idx[0] 
    Info (332119):    -0.069              -0.069 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.058               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.124               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.185               0.000 CLK_50MHz 
    Info (332119):     0.994               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.672 CLK_50MHz 
    Info (332119):    -1.000            -630.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.387               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.400               0.000 FIFObuffer:inst16|NS[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4908 megabytes
    Info: Processing ended: Tue Feb 19 01:14:15 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


