{"version": "2022.1", "generated": "2022-06-04T02:48:43.796737", "families": {"virtex7": {"full_name": "Virtex-7", "devices": ["xc7vx485t", "xc7vx330t", "xc7vx415t", "xc7vx415t_CIV", "xc7v585t", "xc7vx550t", "xc7vx550t_CIV", "xc7vh580t", "xc7vx690t", "xc7vx690t_CIV", "xc7vh870t", "xc7vx980t", "xc7vx1140t", "xc7v2000t"]}, "qvirtex7": {"full_name": "Defense-Grade Virtex-7", "devices": ["xq7vx330t", "xq7vx485t", "xq7v585t", "xq7vx690t", "xq7vx980t"]}, "versalaicore": {"full_name": "Versal ACAP", "devices": ["xcvc1502", "xcvc1702", "xcvc1802", "xcvc1902"]}, "qversalaicore": {"full_name": "Defense-Grade Versal ACAP", "devices": ["xqvc1902"]}, "qrversalaicore": {"full_name": "Defense-Grade Versal ACAP", "devices": ["xqrvc1902"]}, "qversalprime": {"full_name": "Defense-Grade Versal ACAP", "devices": ["xqvm1802"]}, "versalaiedge": {"full_name": "Versal ACAP", "devices": ["xcve1752"]}, "versalprime": {"full_name": "Versal ACAP", "devices": ["xcvm1302", "xcvm1402", "xcvm1502", "xcvm1802"]}, "versalpremium": {"full_name": "Versal ACAP", "devices": ["xcvp1202"]}, "kintex7": {"full_name": "Kintex-7", "devices": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k355ti", "xc7k355t", "xc7k410t", "xc7k410ti", "xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t"]}, "kintex7l": {"full_name": "Kintex-7 Low Voltage", "devices": ["xc7k70tl", "xc7k160tl", "xc7k325tl", "xc7k355tl", "xc7k410tl", "xc7k420tl", "xc7k480tl"]}, "qkintex7": {"full_name": "Defense-Grade Kintex-7", "devices": ["xq7k325t", "xq7k410t"]}, "qkintex7l": {"full_name": "Defense-Grade Kintex-7 Low Voltage", "devices": ["xq7k325tl", "xq7k410tl"]}, "akintex7": {"full_name": "Automotive Kintex-7", "devices": ["xa7k160t"]}, "artix7": {"full_name": "Artix-7", "devices": ["xc7a12ti", "xc7a12t", "xc7a25t", "xc7a25ti", "xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a75t", "xc7a75ti", "xc7a100ti", "xc7a100t", "xc7a200t", "xc7a200ti"]}, "artix7l": {"full_name": "Artix-7 Low Voltage", "devices": ["xc7a12tl", "xc7a25tl", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xc7a75tl", "xc7a100tl", "xc7a200tl"]}, "aartix7": {"full_name": "Automotive Artix-7", "devices": ["xa7a35t", "xa7a15t", "xa7a50t", "xa7a100t", "xa7a75t", "xa7a12t", "xa7a25t"]}, "qartix7": {"full_name": "Defense-Grade Artix-7", "devices": ["xq7a50t", "xq7a100t", "xq7a200t"]}, "zynq": {"full_name": "Zynq-7000", "devices": ["xc7z010i", "xc7z010", "xc7z007s", "xc7z015i", "xc7z015", "xc7z012s", "xc7z020i", "xc7z014s", "xc7z020", "xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i", "xc7z100i", "xc7z100"]}, "qzynq": {"full_name": "Defense-Grade Zynq-7000", "devices": ["xq7z020", "xq7z030", "xq7z045", "xq7z100"]}, "azynq": {"full_name": "Automotive Zynq-7000", "devices": ["xa7z010", "xa7z020", "xa7z030"]}, "spartan7": {"full_name": "Spartan-7", "devices": ["xc7s6", "xc7s15", "xc7s25", "xc7s50", "xc7s100", "xc7s75"]}, "aspartan7": {"full_name": "Automotive Spartan-7", "devices": ["xa7s6", "xa7s15", "xa7s25", "xa7s50", "xa7s75", "xa7s100"]}, "virtexu": {"full_name": "Virtex UltraScale", "devices": ["xcvu065", "xcvu065_CIV", "xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV", "xcvu125", "xcvu125_CIV", "xcvu160", "xcvu160_CIV", "xcvu190", "xcvu190_CIV", "xcvu440", "xcvu440_CIV"]}, "zynquplusRFSOC": {"full_name": "Zynq UltraScale+ RFSOC", "devices": ["xczu21dr", "xczu25dr", "xczu27dr", "xczu28dr", "xczu29dr", "xczu39dr", "xczu43dr", "xczu46dr", "xczu47dr", "xczu48dr", "xczu49dr", "xczu42dr"]}, "qzynquplusRFSOC": {"full_name": "Defense-Grade Zynq UltraScale+ RFSOC", "devices": ["xqzu21dr", "xqzu28dr", "xqzu29dr", "xqzu48dr", "xqzu49dr"]}, "virtexuplus": {"full_name": "Virtex UltraScale+", "devices": ["xcu200", "xcu250", "xcvu11p", "xcvu11p_CIV", "xcvu13p", "xcvu13p_CIV", "xcvu3p", "xcvu3p_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV", "xcvu9p", "xcvu9p_CIV", "xcvu19p", "xcvu19p_CIV"]}, "qvirtexuplus": {"full_name": "Defense-Grade Virtex UltraScale+", "devices": ["xqvu11p", "xqvu13p", "xqvu3p", "xqvu7p", "xqvu9p"]}, "virtexuplusHBMes1": {"full_name": "Virtex UltraScale+ ES1", "devices": ["xcu280"]}, "virtexuplusHBM": {"full_name": "Virtex UltraScale+ HBM", "devices": ["xcu280", "xcu50", "xcu55c", "xcu55n", "xcvu31p", "xcvu31p_CIV", "xcvu33p", "xcvu33p_CIV", "xcvu35p", "xcvu35p_CIV", "xcvu37p", "xcvu37p_CIV", "xcvu45p", "xcvu45p_CIV", "xcvu47p", "xcvu47p_CIV", "xcvu57p", "xcvu57p_CIV"]}, "qvirtexuplusHBM": {"full_name": "Defense-Grade Virtex UltraScale+ HBM", "devices": ["xqvu37p"]}, "virtexuplus58g": {"full_name": "Virtex UltraScale+", "devices": ["xcvu27p", "xcvu29p", "xcvu29p_CIV", "xcu26", "xcux35", "xcvu23p", "xcvu23p_CIV"]}, "kintexuplus": {"full_name": "Kintex UltraScale+", "devices": ["xcku11p", "xcku11p_CIV", "xcku13p", "xcku15p", "xcku15p_CIV", "xcku3p", "xcku5p", "xcku9p", "xcku19p", "xcku19p_CIV"]}, "qkintexuplus": {"full_name": "Defense-Grade Kintex UltraScale+", "devices": ["xqku15p", "xqku5p"]}, "artixuplus": {"full_name": "Kintex UltraScale+", "devices": ["xcau20p", "xcau25p", "xcau10p", "xcau15p"]}, "zynquplus": {"full_name": "Zynq UltraScale+", "devices": ["xck26", "xcu25", "xcu30", "xczu11eg", "xczu15eg", "xczu17eg", "xczu19eg", "xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xczu4cg", "xczu4eg", "xczu4ev", "xczu5cg", "xczu5eg", "xczu5ev", "xczu6cg", "xczu6eg", "xczu7cg", "xczu7eg", "xczu7ev", "xczu9cg", "xczu9eg", "xczu1cg", "xczu1eg", "xazu1eg"]}, "azynquplus": {"full_name": "Automotive Zynq UltraScale+", "devices": ["xazu11eg", "xazu2eg", "xazu3eg", "xazu4ev", "xazu5ev", "xazu7ev"]}, "qzynquplus": {"full_name": "Defense-Grade Zynq UltraScale+", "devices": ["xqzu11eg", "xqzu15eg", "xqzu19eg", "xqzu3eg", "xqzu4eg", "xqzu5ev", "xqzu7ev", "xqzu9eg"]}, "kintexu": {"full_name": "Kintex UltraScale", "devices": ["xcku025", "xcku035", "xcku040", "xcku060", "xcku060_CIV", "xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV", "xcku095", "xcku095_CIV"]}, "qkintexu": {"full_name": "Defense-Grade Kintex UltraScale", "devices": ["xqku040", "xqku060", "xqku095", "xqku115"]}, "qrkintexu": {"full_name": "Defense-Grade Kintex UltraScale", "devices": ["xqrku060"]}}, "devices": {"xc7vx485t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2014-09-11"}}, "iob": "600", "bram": "1030", "dsp": "2800", "ff": "607200", "lut": "303600", "transceivers": {"GB": "20", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "20", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75900", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "350", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vx330t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "600", "bram": "750", "dsp": "1120", "ff": "408000", "lut": "204000", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "51000", "io": {"pins": "1157", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "76", "rows": "350", "compatible": ["xc7v585tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vx415t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "600", "bram": "880", "dsp": "2160", "ff": "515200", "lut": "257600", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "64400", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "300", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vx415t_CIV": {"family": "virtex7", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2019-11-22"}}, "iob": "600", "bram": "880", "dsp": "2160", "ff": "515200", "lut": "257600", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "64400", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "300", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7v585t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2014-09-11"}}, "iob": "850", "bram": "795", "dsp": "1260", "ff": "728400", "lut": "364200", "transceivers": {"GB": "36", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "36", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "91050", "io": {"pins": "1761", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "103", "rows": "450", "compatible": ["xc7v2000tfhg1761", "xc7vx330tffg1761", "xc7vx330tffv1761", "xc7vx485tffg1761", "xc7vx690t_CIVffg1761", "xc7vx690tffg1761"], "temp": ""}, "xc7vx550t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "350", "bram": "1180", "dsp": "2880", "ff": "692800", "lut": "346400", "transceivers": {"GB": "48", "GTHE2": "48", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1158", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7vx415t_CIVffg1158", "xc7vx415t_CIVffv1158", "xc7vx415tffg1158", "xc7vx415tffv1158", "xc7vx485tffg1158", "xc7vx550t_CIVffg1158", "xc7vx690t_CIVffg1158", "xc7vx690tffg1158"], "temp": ""}, "xc7vx550t_CIV": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2019-11-22"}}, "iob": "350", "bram": "1180", "dsp": "2880", "ff": "692800", "lut": "346400", "transceivers": {"GB": "48", "GTHE2": "48", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1158", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7vx415t_CIVffg1158", "xc7vx415t_CIVffv1158", "xc7vx415tffg1158", "xc7vx415tffv1158", "xc7vx485tffg1158", "xc7vx550tffg1158", "xc7vx690t_CIVffg1158", "xc7vx690tffg1158"], "temp": ""}, "xc7vh580t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2014-09-11"}}, "iob": "400", "bram": "940", "dsp": "1680", "ff": "725600", "lut": "362800", "transceivers": {"GB": "32", "GTHE2": "24", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": "8"}, "slices": "109400", "io": {"pins": "1155", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "188", "rows": "300", "compatible": ["xc7vh580thcg1155"], "temp": ""}, "xc7vx690t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "600", "bram": "1470", "dsp": "3600", "ff": "866400", "lut": "433200", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157"], "temp": ""}, "xc7vx690t_CIV": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2019-11-22"}}, "iob": "600", "bram": "1470", "dsp": "3600", "ff": "866400", "lut": "433200", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vh870t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2014-09-11"}}, "iob": "300", "bram": "1410", "dsp": "2520", "ff": "1095200", "lut": "547600", "transceivers": {"GB": "88", "GTHE2": "72", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": "16"}, "slices": "164100", "io": {"pins": "1932", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "188", "rows": "450", "compatible": ["xc7vh870thcg1932"], "temp": ""}, "xc7vx980t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "720", "bram": "1500", "dsp": "3600", "ff": "1224000", "lut": "612000", "transceivers": {"GB": "64", "GTHE2": "64", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "153000", "io": {"pins": "1926", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "173", "rows": "450", "compatible": ["xc7vx690t_CIVffg1926", "xc7vx690tffg1926", "xc7vx1140tflg1926"], "temp": ""}, "xc7vx1140t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "720", "bram": "1880", "dsp": "3360", "ff": "1424000", "lut": "712000", "transceivers": {"GB": "64", "GTHE2": "64", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "218800", "io": {"pins": "1926", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "188", "rows": "600", "compatible": ["xc7vx690t_CIVffg1926", "xc7vx690tffg1926", "xc7vx980tffg1926"], "temp": ""}, "xc7v2000t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2014-09-11"}}, "iob": "1200", "bram": "1292", "dsp": "2160", "ff": "2443200", "lut": "1221600", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "305400", "io": {"pins": "1925", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "259", "rows": "600", "compatible": [""], "temp": ""}, "xq7vx330t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2015-10-01"}}, "iob": "600", "bram": "750", "dsp": "1120", "ff": "408000", "lut": "204000", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "51000", "io": {"pins": "1157", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "76", "rows": "350", "compatible": ["xq7v585trf1157", "xq7vx690trf1157"], "temp": "I"}, "xq7vx485t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2015-10-01"}}, "iob": "700", "bram": "1030", "dsp": "2800", "ff": "607200", "lut": "303600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75900", "io": {"pins": "1761", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "350", "compatible": ["xq7v585trf1761", "xq7vx330trf1761", "xq7vx690trf1761"], "temp": "I"}, "xq7v585t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2015-10-01"}}, "iob": "850", "bram": "795", "dsp": "1260", "ff": "728400", "lut": "364200", "transceivers": {"GB": "36", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "36", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "91050", "io": {"pins": "1761", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "103", "rows": "450", "compatible": ["xq7vx330trf1761", "xq7vx485trf1761", "xq7vx690trf1761"], "temp": "I"}, "xq7vx690t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2015-10-01"}}, "iob": "600", "bram": "1470", "dsp": "3600", "ff": "866400", "lut": "433200", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xq7v585trf1157", "xq7vx330trf1157"], "temp": "I"}, "xq7vx980t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2015-10-01"}}, "iob": "900", "bram": "1500", "dsp": "3600", "ff": "1224000", "lut": "612000", "transceivers": {"GB": "24", "GTHE2": "24", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "153000", "io": {"pins": "1930", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "173", "rows": "450", "compatible": ["xq7vx485trf1930", "xq7vx690trf1930"], "temp": "I"}, "xcvc1502": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "400", "bram": "848", "dsp": "1032", "ff": "744704", "lut": "372352", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "24", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": ["xcvc1702nsvg1369", "xcve1752nsvg1369"], "temp": "I"}, "xcvc1702": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "422", "bram": "954", "dsp": "1312", "ff": "897024", "lut": "448512", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "24", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": ["xcvc1502nsvg1369", "xcve1752nsvg1369"], "temp": "I"}, "xcvc1802": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "800", "dsp": "1600", "ff": "1450000", "lut": "725000", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "32", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1596", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xcvc1902": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "32", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1596", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xqvc1902": {"family": "qversalaicore", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "32", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1596", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xqrvc1902": {"family": "qrversalaicore", "speed": {"grade": "-1MM", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "692", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "44", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "44", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "2197", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "B"}, "xqvm1802": {"family": "qversalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "692", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "44", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "44", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "2197", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xcve1752": {"family": "versalaiedge", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "422", "bram": "954", "dsp": "1312", "ff": "897024", "lut": "448512", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "24", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": ["xcvc1502nsvg1369", "xcvc1702nsvg1369"], "temp": "I"}, "xcvm1302": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.00", "date": "2022-03-27"}}, "iob": "238", "bram": "503", "dsp": "848", "ff": "643072", "lut": "321536", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "16", "GTYP": 0, "GTZE2": 0}, "slices": "40192", "io": {"pins": "1024", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "108", "rows": "424", "compatible": ["xcvm1402nbvb1024"], "temp": "I"}, "xcvm1402": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.00", "date": "2022-03-27"}}, "iob": "346", "bram": "1150", "dsp": "1696", "ff": "1131520", "lut": "565760", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "16", "GTYP": 0, "GTZE2": 0}, "slices": "70720", "io": {"pins": "1024", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "180", "rows": "424", "compatible": ["xcvm1302nbvb1024"], "temp": "I"}, "xcvm1502": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "400", "bram": "954", "dsp": "1312", "ff": "897024", "lut": "448512", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "16", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": [""], "temp": "I"}, "xcvm1802": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "44", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "44", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xcvp1202": {"family": "versalpremium", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.13", "date": "2022-03-04"}}, "iob": "702", "bram": "1341", "dsp": "3984", "ff": "1800448", "lut": "900224", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": "20", "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": "28", "GTZE2": 0}, "slices": "112528", "io": {"pins": "2785", "standards": ["LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_12", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "ANALOG", "ANALOG_SE", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "380", "rows": "332", "compatible": [""], "temp": "I"}, "xc7k70t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "300", "bram": "135", "dsp": "240", "ff": "82000", "lut": "41000", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "10250", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "31", "rows": "200", "compatible": ["xc7k70tfbg676", "xc7k160tfbg676", "xc7k160tfbv676", "xc7k160tffg676", "xc7k160tffv676", "xc7k325tfbg676", "xc7k325tfbv676", "xc7k325tffg676", "xc7k325tffv676", "xc7k410tfbg676", "xc7k410tfbv676", "xc7k410tffg676", "xc7k410tffv676"], "temp": ""}, "xc7k160t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "285", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": ["xc7k70tfbg484", "xc7k70tfbv484", "xc7k160tfbv484"], "temp": ""}, "xc7k160ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": ["xc7k160tifbg676", "xc7k160tiffg676", "xc7k160tiffv676", "xc7k325tifbg676", "xc7k325tifbv676", "xc7k325tiffg676", "xc7k325tiffv676", "xc7k410tifbg676", "xc7k410tifbv676", "xc7k410tiffg676", "xc7k410tiffv676"], "temp": "I"}, "xc7k325ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xc7k160tifbg676", "xc7k160tifbv676", "xc7k160tiffg676", "xc7k160tiffv676", "xc7k325tifbg676", "xc7k325tifbv676", "xc7k325tiffg676", "xc7k410tifbg676", "xc7k410tifbv676", "xc7k410tiffg676", "xc7k410tiffv676"], "temp": "I"}, "xc7k325t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "500", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xc7k325tfbg900", "xc7k325tfbv900", "xc7k325tffg900", "xc7k410tfbg900", "xc7k410tfbv900", "xc7k410tffg900", "xc7k410tffv900"], "temp": ""}, "xc7k355ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "300", "bram": "715", "dsp": "1440", "ff": "445200", "lut": "222600", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "24", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "55650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "300", "compatible": ["xc7k355tiffv901", "xc7k420tiffg901", "xc7k420tiffv901", "xc7k480tiffg901", "xc7k480tiffv901"], "temp": "I"}, "xc7k355t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "300", "bram": "715", "dsp": "1440", "ff": "445200", "lut": "222600", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "24", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "55650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "300", "compatible": ["xc7k355tffv901", "xc7k420tffg901", "xc7k420tffv901", "xc7k480tffg901", "xc7k480tffv901"], "temp": ""}, "xc7k410t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xc7k70tfbg676", "xc7k70tfbv676", "xc7k160tfbg676", "xc7k160tfbv676", "xc7k160tffg676", "xc7k160tffv676", "xc7k325tfbg676", "xc7k325tfbv676", "xc7k325tffg676", "xc7k325tffv676", "xc7k410tfbv676", "xc7k410tffg676", "xc7k410tffv676"], "temp": ""}, "xc7k410ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "500", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xc7k325tifbg900", "xc7k325tifbv900", "xc7k325tiffg900", "xc7k325tiffv900", "xc7k410tifbg900", "xc7k410tifbv900", "xc7k410tiffg900"], "temp": "I"}, "xc7k420t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "400", "bram": "835", "dsp": "1680", "ff": "521200", "lut": "260600", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "32", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k420tffv1156", "xc7k480tffg1156", "xc7k480tffv1156"], "temp": ""}, "xc7k420ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "380", "bram": "835", "dsp": "1680", "ff": "521200", "lut": "260600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tiffg901", "xc7k355tiffv901", "xc7k420tiffg901", "xc7k480tiffg901", "xc7k480tiffv901"], "temp": "I"}, "xc7k480ti": {"family": "kintex7", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "380", "bram": "955", "dsp": "1920", "ff": "597200", "lut": "298600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tiffg901", "xc7k355tiffv901", "xc7k420tiffg901", "xc7k420tiffv901", "xc7k480tiffg901"], "temp": "I"}, "xc7k480t": {"family": "kintex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2017-02-17"}}, "iob": "380", "bram": "955", "dsp": "1920", "ff": "597200", "lut": "298600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tffg901", "xc7k355tffv901", "xc7k420tffg901", "xc7k420tffv901", "xc7k480tffg901"], "temp": ""}, "xc7k70tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "300", "bram": "135", "dsp": "240", "ff": "82000", "lut": "41000", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "10250", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "31", "rows": "200", "compatible": ["xc7k70tlfbg676", "xc7k160tlfbg676", "xc7k160tlfbv676", "xc7k160tlffg676", "xc7k160tlffv676", "xc7k325tlfbg676", "xc7k325tlfbv676", "xc7k325tlffg676", "xc7k325tlffv676", "xc7k410tlfbg676", "xc7k410tlfbv676", "xc7k410tlffg676", "xc7k410tlffv676"], "temp": "E"}, "xc7k160tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "285", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": ["xc7k70tlfbg484", "xc7k70tlfbv484", "xc7k160tlfbv484"], "temp": "E"}, "xc7k325tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xc7k70tlfbg676", "xc7k70tlfbv676", "xc7k160tlfbg676", "xc7k160tlfbv676", "xc7k160tlffg676", "xc7k160tlffv676", "xc7k325tlfbv676", "xc7k325tlffg676", "xc7k325tlffv676", "xc7k410tlfbg676", "xc7k410tlfbv676", "xc7k410tlffg676", "xc7k410tlffv676"], "temp": "E"}, "xc7k355tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "300", "bram": "715", "dsp": "1440", "ff": "445200", "lut": "222600", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "24", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "55650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "300", "compatible": ["xc7k355tlffv901", "xc7k420tlffg901", "xc7k420tlffv901", "xc7k480tlffg901", "xc7k480tlffv901"], "temp": "E"}, "xc7k410tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xc7k70tlfbg676", "xc7k70tlfbv676", "xc7k160tlfbg676", "xc7k160tlfbv676", "xc7k160tlffg676", "xc7k160tlffv676", "xc7k325tlfbg676", "xc7k325tlfbv676", "xc7k325tlffg676", "xc7k325tlffv676", "xc7k410tlfbv676", "xc7k410tlffg676", "xc7k410tlffv676"], "temp": "E"}, "xc7k420tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "380", "bram": "835", "dsp": "1680", "ff": "521200", "lut": "260600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "901", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k355tlffg901", "xc7k355tlffv901", "xc7k420tlffg901", "xc7k480tlffg901", "xc7k480tlffv901"], "temp": "E"}, "xc7k480tl": {"family": "kintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2013-11-03"}}, "iob": "400", "bram": "955", "dsp": "1920", "ff": "597200", "lut": "298600", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "32", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "74650", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "95", "rows": "400", "compatible": ["xc7k420tlffg1156", "xc7k420tlffv1156", "xc7k480tlffv1156"], "temp": "E"}, "xq7k325t": {"family": "qkintex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2016-07-29"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xq7k410trf676"], "temp": "I"}, "xq7k410t": {"family": "qkintex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2016-07-29"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xq7k325trf676"], "temp": "I"}, "xq7k325tl": {"family": "qkintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2014-09-25"}}, "iob": "400", "bram": "445", "dsp": "840", "ff": "407600", "lut": "203800", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "50950", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "77", "rows": "350", "compatible": ["xq7k410tlrf676"], "temp": "E"}, "xq7k410tl": {"family": "qkintex7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2014-09-25"}}, "iob": "400", "bram": "795", "dsp": "1540", "ff": "508400", "lut": "254200", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "63550", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "95", "rows": "350", "compatible": ["xq7k325tlrf676"], "temp": "E"}, "xa7k160t": {"family": "akintex7", "speed": {"grade": "-1Q", "label": "PRODUCTION", "level_id": {"id": "1.02", "date": "2019-06-17"}}, "iob": "400", "bram": "325", "dsp": "600", "ff": "202800", "lut": "101400", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "25350", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "55", "rows": "250", "compatible": [""], "temp": "Q"}, "xc7a12ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "150", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a15ticsg325", "xc7a25ticsg325", "xc7a35ticsg325", "xc7a50ticsg325"], "temp": "I"}, "xc7a12t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "150", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a15tcsg325", "xc7a25tcsg325", "xc7a35tcsg325", "xc7a50tcsg325"], "temp": ""}, "xc7a25t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "112", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a12tcpg238"], "temp": ""}, "xc7a25ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "112", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a12ticpg238"], "temp": "I"}, "xc7a50t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "210", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tcsg324", "xc7a35tcsg324", "xc7a75tcsg324", "xc7a100tcsg324"], "temp": ""}, "xc7a35ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tiftg256", "xc7a50tiftg256", "xc7a75tiftg256", "xc7a100tiftg256"], "temp": "I"}, "xc7a50ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "106", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15ticpg236", "xc7a35ticpg236"], "temp": "I"}, "xc7a35t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tftg256", "xc7a50tftg256", "xc7a75tftg256", "xc7a100tftg256"], "temp": ""}, "xc7a15t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a35tcpg236", "xc7a50tcpg236"], "temp": ""}, "xc7a15ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a35ticpg236", "xc7a50ticpg236"], "temp": "I"}, "xc7a75t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "285", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tfgg484", "xc7a35tfgg484", "xc7a50tfgg484", "xc7a100tfgg484", "xc7a200tfbg484", "xc7a200tfbv484", "xc7a200tsbg484", "xc7a200tsbv484"], "temp": ""}, "xc7a75ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "210", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15ticsg324", "xc7a35ticsg324", "xc7a50ticsg324", "xc7a100ticsg324"], "temp": "I"}, "xc7a100ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tiftg256", "xc7a35tiftg256", "xc7a50tiftg256", "xc7a75tiftg256"], "temp": "I"}, "xc7a100t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tftg256", "xc7a35tftg256", "xc7a50tftg256", "xc7a75tftg256"], "temp": ""}, "xc7a200t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xc7a15tfgg484", "xc7a35tfgg484", "xc7a50tfgg484", "xc7a75tfgg484", "xc7a100tfgg484", "xc7a200tfbv484", "xc7a200tsbg484", "xc7a200tsbv484"], "temp": ""}, "xc7a200ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xc7a15tifgg484", "xc7a35tifgg484", "xc7a50tifgg484", "xc7a75tifgg484", "xc7a100tifgg484", "xc7a200tifbg484", "xc7a200tifbv484", "xc7a200tisbg484"], "temp": "I"}, "xc7a12tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "150", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a15tlcsg325", "xc7a25tlcsg325", "xc7a35tlcsg325", "xc7a50tlcsg325"], "temp": "E"}, "xc7a25tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "150", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a12tlcsg325", "xc7a15tlcsg325", "xc7a35tlcsg325", "xc7a50tlcsg325"], "temp": "E"}, "xc7a35tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "106", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tlcpg236", "xc7a50tlcpg236"], "temp": "E"}, "xc7a15tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a35tlcpg236", "xc7a50tlcpg236"], "temp": "E"}, "xc7a50tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "106", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tlcpg236", "xc7a35tlcpg236"], "temp": "E"}, "xc7a75tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "170", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tlftg256", "xc7a35tlftg256", "xc7a50tlftg256", "xc7a100tlftg256"], "temp": "E"}, "xc7a100tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "210", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tlcsg324", "xc7a35tlcsg324", "xc7a50tlcsg324", "xc7a75tlcsg324"], "temp": "E"}, "xc7a200tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xc7a15tlfgg484", "xc7a35tlfgg484", "xc7a50tlfgg484", "xc7a75tlfgg484", "xc7a100tlfgg484", "xc7a200tlfbv484", "xc7a200tlsbg484", "xc7a200tlsbv484"], "temp": "E"}, "xa7a35t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "150", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7a12tcsg325", "xa7a15tcsg325", "xa7a25tcsg325", "xa7a50tcsg325"], "temp": "I"}, "xa7a15t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7a35tcpg236", "xa7a50tcpg236"], "temp": "I"}, "xa7a50t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "106", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7a15tcpg236", "xa7a35tcpg236"], "temp": "I"}, "xa7a100t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "285", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xa7a75tfgg484"], "temp": "I"}, "xa7a75t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "210", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xa7a15tcsg324", "xa7a35tcsg324", "xa7a50tcsg324", "xa7a100tcsg324"], "temp": "I"}, "xa7a12t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "112", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xa7a25tcpg238"], "temp": "I"}, "xa7a25t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "112", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xa7a12tcpg238"], "temp": "I"}, "xq7a50t": {"family": "qartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2017-05-11"}}, "iob": "250", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xq7a100tfg484", "xq7a200trb484", "xq7a200trs484"], "temp": "I"}, "xq7a100t": {"family": "qartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2017-05-11"}}, "iob": "285", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xq7a50tfg484", "xq7a200trb484", "xq7a200trs484"], "temp": "I"}, "xq7a200t": {"family": "qartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2017-05-11"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xq7a50tfg484", "xq7a100tfg484", "xq7a200trs484"], "temp": "I"}, "xc7z010i": {"family": "zynq", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "54", "bram": "60", "dsp": "80", "ff": "35200", "lut": "17600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "225", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": [""], "temp": "I"}, "xc7z010": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "100", "bram": "60", "dsp": "80", "ff": "35200", "lut": "17600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": ["xc7z020clg400"], "temp": ""}, "xc7z007s": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "100", "bram": "50", "dsp": "66", "ff": "28800", "lut": "14400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": ["xc7z014sclg400"], "temp": ""}, "xc7z015i": {"family": "zynq", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "95", "dsp": "160", "ff": "92400", "lut": "46200", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "11550", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "53", "rows": "150", "compatible": ["xc7z030isbg485", "xc7z030isbv485"], "temp": "I"}, "xc7z015": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "95", "dsp": "160", "ff": "92400", "lut": "46200", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "11550", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "53", "rows": "150", "compatible": ["xc7z030sbg485", "xc7z030sbv485"], "temp": ""}, "xc7z012s": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "72", "dsp": "120", "ff": "68800", "lut": "34400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "11550", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "53", "rows": "150", "compatible": [""], "temp": ""}, "xc7z020i": {"family": "zynq", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "200", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": ["xc7z030ifbg484", "xc7z030ifbv484"], "temp": "I"}, "xc7z014s": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "200", "bram": "107", "dsp": "170", "ff": "81200", "lut": "40600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": [""], "temp": ""}, "xc7z020": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "200", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": ["xc7z030fbg484", "xc7z030fbv484"], "temp": ""}, "xc7z030i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "163", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xc7z020iclg484", "xc7z030ifbv484"], "temp": "I"}, "xc7z030": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xc7z015clg485", "xc7z030sbv485"], "temp": ""}, "xc7z045": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "545", "dsp": "900", "ff": "437200", "lut": "218600", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z035ffg900", "xc7z035ffv900", "xc7z045ffg900", "xc7z100ffg900", "xc7z100ffv900"], "temp": ""}, "xc7z045i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "250", "bram": "545", "dsp": "900", "ff": "437200", "lut": "218600", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z030ifbg676", "xc7z030ifbv676", "xc7z030iffg676", "xc7z030iffv676", "xc7z035ifbg676", "xc7z035ifbv676", "xc7z035iffg676", "xc7z035iffv676", "xc7z045ifbv676", "xc7z045iffg676", "xc7z045iffv676"], "temp": "I"}, "xc7z035": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "250", "bram": "500", "dsp": "900", "ff": "343800", "lut": "171900", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z030fbg676", "xc7z030fbv676", "xc7z030ffg676", "xc7z030ffv676", "xc7z035fbv676", "xc7z035ffg676", "xc7z035ffv676", "xc7z045fbg676", "xc7z045fbv676", "xc7z045ffg676", "xc7z045ffv676"], "temp": ""}, "xc7z035i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "500", "dsp": "900", "ff": "343800", "lut": "171900", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z035iffg900", "xc7z045iffg900", "xc7z045iffv900", "xc7z100iffg900", "xc7z100iffv900"], "temp": "I"}, "xc7z100i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "755", "dsp": "2020", "ff": "554800", "lut": "277400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "69350", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "107", "rows": "350", "compatible": ["xc7z035iffg900", "xc7z035iffv900", "xc7z045iffg900", "xc7z045iffv900", "xc7z100iffg900"], "temp": "I"}, "xc7z100": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "755", "dsp": "2020", "ff": "554800", "lut": "277400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "69350", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "107", "rows": "350", "compatible": ["xc7z035ffg900", "xc7z035ffv900", "xc7z045ffg900", "xc7z045ffv900", "xc7z100ffg900"], "temp": ""}, "xq7z020": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2019-11-22"}}, "iob": "125", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": [""], "temp": "I"}, "xq7z030": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2016-07-27"}}, "iob": "250", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xq7z045rf676", "xq7z045rfg676"], "temp": "I"}, "xq7z045": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2016-07-27"}}, "iob": "250", "bram": "545", "dsp": "900", "ff": "437200", "lut": "218600", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xq7z030rf676", "xq7z045rfg676"], "temp": "I"}, "xq7z100": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2016-07-27"}}, "iob": "400", "bram": "755", "dsp": "2020", "ff": "554800", "lut": "277400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "69350", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "107", "rows": "350", "compatible": [""], "temp": "I"}, "xa7z010": {"family": "azynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2019-11-22"}}, "iob": "54", "bram": "60", "dsp": "80", "ff": "35200", "lut": "17600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "225", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": [""], "temp": "I"}, "xa7z020": {"family": "azynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2019-11-22"}}, "iob": "125", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": ["xa7z010clg400"], "temp": "I"}, "xa7z030": {"family": "azynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2014-09-25"}}, "iob": "163", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xa7z020clg484", "xa7z030fbv484"], "temp": "I"}, "xc7s6": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "100", "bram": "5", "dsp": "10", "ff": "7500", "lut": "3750", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xc7s6cpga196", "xc7s15cpga196", "xc7s15ftgb196", "xc7s25ftgb196", "xc7s50ftgb196"], "temp": ""}, "xc7s15": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "100", "bram": "10", "dsp": "20", "ff": "16000", "lut": "8000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xc7s6cpga196", "xc7s6ftgb196", "xc7s15ftgb196", "xc7s25ftgb196", "xc7s50ftgb196"], "temp": ""}, "xc7s25": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "100", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7s6cpga196", "xc7s6ftgb196", "xc7s15cpga196", "xc7s15ftgb196", "xc7s50ftgb196"], "temp": ""}, "xc7s50": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "210", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7s25csga324"], "temp": ""}, "xc7s100": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "400", "bram": "120", "dsp": "160", "ff": "128000", "lut": "64000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xc7s75fgga676"], "temp": ""}, "xc7s75": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "338", "bram": "90", "dsp": "140", "ff": "96000", "lut": "48000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xc7s50fgga484", "xc7s100fgga484"], "temp": ""}, "xa7s6": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "100", "bram": "5", "dsp": "10", "ff": "7500", "lut": "3750", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xa7s6ftgb196", "xa7s15cpga196", "xa7s15ftgb196", "xa7s25ftgb196", "xa7s50ftgb196"], "temp": "I"}, "xa7s15": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "100", "bram": "10", "dsp": "20", "ff": "16000", "lut": "8000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xa7s6cpga196", "xa7s6ftgb196", "xa7s15ftgb196", "xa7s25ftgb196", "xa7s50ftgb196"], "temp": "I"}, "xa7s25": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "150", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "225", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xa7s6csga225", "xa7s15csga225"], "temp": "I"}, "xa7s50": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "210", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7s25csga324"], "temp": "I"}, "xa7s75": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "338", "bram": "90", "dsp": "140", "ff": "96000", "lut": "48000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xa7s50fgga484", "xa7s100fgga484"], "temp": "I"}, "xa7s100": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "338", "bram": "120", "dsp": "160", "ff": "128000", "lut": "64000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xa7s50fgga484", "xa7s75fgga484"], "temp": "I"}, "xcvu065": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "520", "bram": "1260", "dsp": "600", "ff": "716160", "lut": "358080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "20", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "44760", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xcvu3p_CIVffvc1517", "xqvu3pffrc1517"], "temp": "I"}, "xcvu065_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "520", "bram": "1260", "dsp": "600", "ff": "716160", "lut": "358080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "20", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "44760", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xcvu3p_CIVffvc1517", "xqvu3pffrc1517"], "temp": "I"}, "xcvu080": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1421", "dsp": "672", "ff": "891424", "lut": "445712", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu080_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1421", "dsp": "672", "ff": "891424", "lut": "445712", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu095": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1728", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu095_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1728", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu125": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "832", "bram": "2520", "dsp": "1200", "ff": "1432320", "lut": "716160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "89520", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu125_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "832", "bram": "2520", "dsp": "1200", "ff": "1432320", "lut": "716160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "89520", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu160": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "702", "bram": "3276", "dsp": "1560", "ff": "1852800", "lut": "926400", "transceivers": {"GB": "76", "GTHE2": 0, "GTHE3": "40", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "36", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "125760", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "840", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160_CIVflgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19pffvb2104", "xcku19p_CIVffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "I"}, "xcvu160_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "702", "bram": "3276", "dsp": "1560", "ff": "1852800", "lut": "926400", "transceivers": {"GB": "76", "GTHE2": 0, "GTHE3": "40", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "36", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "125760", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "840", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160flgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19pffvb2104", "xcku19p_CIVffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "I"}, "xcvu190": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "448", "bram": "3780", "dsp": "1800", "ff": "2148480", "lut": "1074240", "transceivers": {"GB": "120", "GTHE2": 0, "GTHE3": "60", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "60", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "134280", "io": {"pins": "2577", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "900", "compatible": ["xcvu190_CIVflga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11pflga2577", "xcvu11p_CIVflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "I"}, "xcvu190_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "448", "bram": "3780", "dsp": "1800", "ff": "2148480", "lut": "1074240", "transceivers": {"GB": "120", "GTHE2": 0, "GTHE3": "60", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "60", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "134280", "io": {"pins": "2577", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "900", "compatible": ["xcvu190flga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11pflga2577", "xcvu11p_CIVflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "I"}, "xcvu440": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "1456", "bram": "2520", "dsp": "2880", "ff": "5065920", "lut": "2532960", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "316620", "io": {"pins": "2892", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "359", "rows": "900", "compatible": ["xcvu440_CIVflga2892"], "temp": "C"}, "xcvu440_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "1456", "bram": "2520", "dsp": "2880", "ff": "5065920", "lut": "2532960", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "316620", "io": {"pins": "2892", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "359", "rows": "900", "compatible": ["xcvu440flga2892"], "temp": "C"}, "xczu21dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "280", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xqzu21drffrd1156"], "temp": "E"}, "xczu25dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "792", "dsp": "3145", "ff": "620176", "lut": "310088", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "38761", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "359", "compatible": ["xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu27dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu28dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu29dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760", "xqzu49drfsrf1760"], "temp": "E"}, "xqzu21dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "280", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu21drffvd1156"], "temp": "I"}, "xqzu28dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu48drffre1156"], "temp": "I"}, "xqzu29dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu49drfsrf1760"], "temp": "I"}, "xczu39dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760", "xqzu49drfsrf1760"], "temp": "I"}, "xqzu48dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156"], "temp": "I"}, "xqzu49dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760"], "temp": "I"}, "xczu43dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu46dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "360", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu46drfsvh1760"], "temp": "E"}, "xczu47dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu48dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu49dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760", "xqzu49drfsrf1760"], "temp": "E"}, "xczu42dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "01-25-2022"}}, "iob": "154", "bram": "648", "dsp": "1872", "ff": "447360", "lut": "223680", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27960", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "110", "rows": "300", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xcu200": {"family": "virtexuplus", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "676", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "24", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "900", "compatible": ["xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcu250": {"family": "virtexuplus", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "676", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "24", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcvu11p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "448", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162000", "io": {"pins": "2577", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu190flga2577", "xcvu190_CIVflga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11p_CIVflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "E"}, "xcvu11p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "448", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162000", "io": {"pins": "2577", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu190flga2577", "xcvu190_CIVflga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11pflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "E"}, "xcvu13p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu13p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu3p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "520", "bram": "720", "dsp": "2280", "ff": "788160", "lut": "394080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "49260", "io": {"pins": "1517", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3p_CIVffvc1517", "xqvu3pffrc1517"], "temp": "E"}, "xcvu3p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "520", "bram": "720", "dsp": "2280", "ff": "788160", "lut": "394080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "49260", "io": {"pins": "1517", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xqvu3pffrc1517"], "temp": "E"}, "xcvu5p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1024", "dsp": "3474", "ff": "1201154", "lut": "600577", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu5p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1024", "dsp": "3474", "ff": "1201154", "lut": "600577", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu7p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1440", "dsp": "4560", "ff": "1576320", "lut": "788160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu7p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1440", "dsp": "4560", "ff": "1576320", "lut": "788160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu9p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "900", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu9p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "900", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xqvu11p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "416", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "233", "rows": "720", "compatible": ["xcvu095ffvc2104", "xcvu095_CIVffvc2104", "xcvu125flvc2104", "xcvu125_CIVflvc2104", "xcvu160flgc2104", "xcvu160_CIVflgc2104", "xcvu190flgc2104", "xcvu190_CIVflgc2104", "xcvu5pflvc2104", "xcvu5p_CIVflvc2104", "xcvu7pflvc2104", "xcvu7p_CIVflvc2104", "xcvu9pflgc2104", "xcvu9p_CIVflgc2104", "xcvu11pflgc2104", "xcvu11p_CIVflgc2104", "xcvu13pfhgc2104", "xcvu13p_CIVfhgc2104"], "temp": "I"}, "xqvu13p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "233", "rows": "960", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104"], "temp": "I"}, "xqvu3p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "520", "bram": "720", "dsp": "2280", "ff": "788160", "lut": "394080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "49260", "io": {"pins": "1517", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "169", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xcvu3p_CIVffvc1517"], "temp": "I"}, "xqvu7p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1440", "dsp": "4560", "ff": "1576320", "lut": "788160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xqvu9p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "169", "rows": "900", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu19p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.31", "date": "12-02-2020"}}, "iob": "2072", "bram": "2160", "dsp": "3840", "ff": "8171520", "lut": "4085760", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "48", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "510720", "io": {"pins": "3824", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "432", "rows": "1200", "compatible": ["xcvu19p_CIVfsva3824"], "temp": "E"}, "xcvu19p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.31", "date": "12-02-2020"}}, "iob": "2072", "bram": "2160", "dsp": "3840", "ff": "8171520", "lut": "4085760", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "48", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "510720", "io": {"pins": "3824", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "432", "rows": "1200", "compatible": ["xcvu19pfsva3824"], "temp": "E"}, "xcu280": {"family": "virtexuplusHBMes1", "speed": {"grade": "-2L", "label": "ADVANCE", "level_id": {"id": "1.01.6", "date": "07-11-2018"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "24", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcu50": {"family": "virtexuplusHBM", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "20", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "20", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcu55c": {"family": "virtexuplusHBM", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcu55n": {"family": "virtexuplusHBM", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu55cfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu31p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "1924", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcvu31p_CIVfsvh1924"], "temp": "E"}, "xcvu31p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "1924", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcvu31pfsvh1924"], "temp": "E"}, "xcvu33p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcu50fsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu33p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu35p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu35p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu37p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu37p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu45p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu45p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104"], "temp": "E"}, "xcvu47p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu47p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xqvu37p": {"family": "qvirtexuplusHBM", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892"], "temp": "E"}, "xcvu57p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.33", "date": "05-18-2021"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "32", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu57p_CIVfsvk2892"], "temp": "E"}, "xcvu57p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.33", "date": "05-18-2021"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "32", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu57pfsvk2892"], "temp": "E"}, "xcvu27p": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-20-2021"}}, "iob": "676", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "46", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "30", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu29pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcvu29p": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-20-2021"}}, "iob": "676", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "46", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "30", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcvu29p_CIV": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-20-2021"}}, "iob": "676", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "46", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "30", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29pfigd2104"], "temp": "E"}, "xcu26": {"family": "virtexuplus58g", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "364", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1365", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcux35vsva1365", "xcvu23pvsva1365", "xcvu23p_CIVvsva1365"], "temp": "E"}, "xcux35": {"family": "virtexuplus58g", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "364", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1365", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcu26vsva1365", "xcvu23pvsva1365", "xcvu23p_CIVvsva1365"], "temp": "E"}, "xcvu23p": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "644", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcku19pffvj1760", "xcku19p_CIVffvj1760", "xcvu23p_CIVfsvj1760"], "temp": "E"}, "xcvu23p_CIV": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "644", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcku19pffvj1760", "xcku19p_CIVffvj1760", "xcvu23pfsvj1760"], "temp": "E"}, "xcku11p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "464", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11p_CIVffva1156", "xcku15pffva1156", "xcku15p_CIVffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku11p_CIV": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "464", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xcku15p_CIVffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku13p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "304", "bram": "744", "dsp": "3528", "ff": "682560", "lut": "341280", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "28", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "42660", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "117", "rows": "420", "compatible": ["xcku9pffve900"], "temp": "E"}, "xcku15p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "516", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku11p_CIVffva1156", "xcku15p_CIVffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku15p_CIV": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "516", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku11p_CIVffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "E"}, "xcku3p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "256", "bram": "360", "dsp": "1368", "ff": "325440", "lut": "162720", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcku035fbva676", "xcku040fbva676", "xqku040rba676", "xcku5pffva676"], "temp": "E"}, "xcku5p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "256", "bram": "480", "dsp": "1824", "ff": "433920", "lut": "216960", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcku035fbva676", "xcku040fbva676", "xqku040rba676", "xcku3pffva676"], "temp": "E"}, "xcku9p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "304", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "28", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xcku13pffve900"], "temp": "E"}, "xqku15p": {"family": "qkintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "516", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "105", "rows": "660", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku060_CIVffva1156", "xcku095ffva1156", "xcku095_CIVffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku11p_CIVffva1156", "xcku15pffva1156", "xcku15p_CIVffva1156"], "temp": "I"}, "xqku5p": {"family": "qkintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "280", "bram": "480", "dsp": "1824", "ff": "433920", "lut": "216960", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "113", "rows": "240", "compatible": ["xcau10pffvb676", "xcau15pffvb676", "xcau20pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676"], "temp": "I"}, "xcku19p": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "540", "bram": "1728", "dsp": "1080", "ff": "1684800", "lut": "842400", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "105300", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "540", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160flgb2104", "xcvu160_CIVflgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19p_CIVffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "E"}, "xcku19p_CIV": {"family": "kintexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "540", "bram": "1728", "dsp": "1080", "ff": "1684800", "lut": "842400", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "105300", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "540", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160flgb2104", "xcvu160_CIVflgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19pffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "E"}, "xcau20p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "228", "bram": "200", "dsp": "900", "ff": "218000", "lut": "109000", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "12", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcau10pffvb676", "xcau15pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xcau25p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "280", "bram": "300", "dsp": "1200", "ff": "282000", "lut": "141000", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "12", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcau10pffvb676", "xcau15pffvb676", "xcau20pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xcau10p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "03-25-2022"}}, "iob": "228", "bram": "100", "dsp": "400", "ff": "88000", "lut": "44000", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": "12", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "9720", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "54", "rows": "180", "compatible": ["xcau15pffvb676", "xcau20pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xcau15p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "03-25-2022"}}, "iob": "228", "bram": "144", "dsp": "576", "ff": "155520", "lut": "77760", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": "12", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "9720", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "54", "rows": "180", "compatible": ["xcau10pffvb676", "xcau20pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xck26": {"family": "zynquplus", "speed": {"grade": "-2LV", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "189", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu4evsfvc784", "xazu5evsfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu4egsfrc784", "xqzu5evsfrc784"], "temp": "C"}, "xcu25": {"family": "zynquplus", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "512", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": "32", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvc1760", "xczu17egffvc1760", "xczu19egffvc1760", "xqzu11egffrc1760", "xqzu19egffrc1760"], "temp": "E"}, "xcu30": {"family": "zynquplus", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu11eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "488", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xczu17egffvb1517", "xczu19egffvb1517", "xqzu19egffrb1517"], "temp": "E"}, "xczu15eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "744", "dsp": "3528", "ff": "682560", "lut": "341280", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "42660", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "117", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu17eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "644", "bram": "796", "dsp": "1590", "ff": "846806", "lut": "423403", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvb1517", "xczu19egffvb1517", "xqzu19egffrb1517"], "temp": "E"}, "xczu19eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "644", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvb1517", "xczu17egffvb1517", "xqzu19egffrb1517"], "temp": "E"}, "xczu2cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "150", "dsp": "240", "ff": "94464", "lut": "47232", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu2eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "150", "dsp": "240", "ff": "94464", "lut": "47232", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu3cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu3eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu4cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu4eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu4ev": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu5cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu5eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu5ev": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu6cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "714", "dsp": "1973", "ff": "429208", "lut": "214604", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu6eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "714", "dsp": "1973", "ff": "429208", "lut": "214604", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu7cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu7eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu7ev": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu9cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu9eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xazu11eg": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "464", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": "32", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xczu7cgffvf1517", "xczu7egffvf1517", "xczu7evffvf1517", "xczu11egffvf1517"], "temp": "I"}, "xazu2eg": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "82", "bram": "150", "dsp": "240", "ff": "94464", "lut": "47232", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "I"}, "xazu3eg": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "I"}, "xazu4ev": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "252", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu5evsfvc784", "xck26sfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu4egsfrc784", "xqzu5evsfrc784"], "temp": "I"}, "xazu5ev": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "252", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu4evsfvc784", "xck26sfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu4egsfrc784", "xqzu5evsfrc784"], "temp": "I"}, "xazu7ev": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "I"}, "xqzu11eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "360", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "20", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "86", "rows": "480", "compatible": ["xczu7cgffvc1156", "xczu7egffvc1156", "xczu7evffvc1156", "xczu11egffvc1156", "xqzu7evffrc1156"], "temp": "I"}, "xqzu15eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "744", "dsp": "3528", "ff": "682560", "lut": "341280", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "42660", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "117", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156"], "temp": "I"}, "xqzu19eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "644", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvb1517", "xczu17egffvb1517", "xczu19egffvb1517"], "temp": "I"}, "xqzu3eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484"], "temp": "I"}, "xqzu4eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "252", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu4evsfvc784", "xazu5evsfvc784", "xck26sfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu5evsfrc784"], "temp": "I"}, "xqzu5ev": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu7evffrb900"], "temp": "I"}, "xqzu7ev": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900"], "temp": "I"}, "xqzu9eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu15egffrb1156"], "temp": "I"}, "xczu1cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "03-25-2022"}}, "iob": "82", "bram": "108", "dsp": "216", "ff": "74880", "lut": "37440", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4680", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "26", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu1eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "03-25-2022"}}, "iob": "82", "bram": "108", "dsp": "216", "ff": "74880", "lut": "37440", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4680", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "26", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xazu1eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "03-25-2022"}}, "iob": "82", "bram": "108", "dsp": "216", "ff": "74880", "lut": "37440", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4680", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "26", "rows": "180", "compatible": ["xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "I"}, "xcku025": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "312", "bram": "360", "dsp": "1152", "ff": "290880", "lut": "145440", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": "12", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "18180", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "180", "compatible": ["xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "C"}, "xcku035": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "312", "bram": "540", "dsp": "1700", "ff": "406256", "lut": "203128", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": "16", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "30300", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "300", "compatible": ["xcku040fbva676", "xqku040rba676", "xcku3pffva676", "xcku5pffva676"], "temp": "C"}, "xcku040": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "312", "bram": "600", "dsp": "1920", "ff": "484800", "lut": "242400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": "16", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "30300", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "300", "compatible": ["xcku035fbva676", "xqku040rba676", "xcku3pffva676", "xcku5pffva676"], "temp": "C"}, "xcku060": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "520", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "C"}, "xcku060_CIV": {"family": "kintexu", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.25", "date": "12-04-2018"}}, "iob": "520", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": [""], "temp": "E"}, "xcku085": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "1620", "dsp": "4100", "ff": "995040", "lut": "497520", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75060", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "540", "compatible": ["xcku060ffva1517", "xcku115flva1517"], "temp": "C"}, "xcku085_CIV": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "1620", "dsp": "4100", "ff": "995040", "lut": "497520", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75060", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "540", "compatible": [""], "temp": "C"}, "xcku115": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "2160", "dsp": "5520", "ff": "1326720", "lut": "663360", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "82920", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "600", "compatible": ["xcku060ffva1517", "xcku085flva1517"], "temp": "C"}, "xcku115_CIV": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "624", "bram": "2160", "dsp": "5520", "ff": "1326720", "lut": "663360", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "82920", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "600", "compatible": [""], "temp": "C"}, "xcku095": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1680", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "8", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "C"}, "xcku095_CIV": {"family": "kintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1680", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "8", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": [""], "temp": "C"}, "xqku040": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "312", "bram": "600", "dsp": "1920", "ff": "484800", "lut": "242400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": "16", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "30300", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "101", "rows": "300", "compatible": ["xcku035fbva676", "xcku040fbva676", "xcku3pffva676", "xcku5pffva676"], "temp": "I"}, "xqku060": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku095rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "I"}, "xqku095": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "520", "bram": "1680", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "8", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku025ffva1156", "xcku035ffva1156", "xcku040ffva1156", "xcku060ffva1156", "xcku095ffva1156", "xqku040rfa1156", "xqku060rfa1156", "xcku11pffva1156", "xcku15pffva1156", "xqku15pffra1156"], "temp": "I"}, "xqku115": {"family": "qkintexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "338", "bram": "2160", "dsp": "5520", "ff": "1326720", "lut": "663360", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": "64", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "82920", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "600", "compatible": ["xcku115flvd1517", "xcvu080ffvd1517", "xcvu095ffvd1517", "xcvu125flvd1517"], "temp": "I"}, "xqrku060": {"family": "qrkintexu", "speed": {"grade": "-1M", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "04-09-2020"}}, "iob": "620", "bram": "1080", "dsp": "2760", "ff": "663360", "lut": "331680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": "32", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "41460", "io": {"pins": "1509", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "143", "rows": "300", "compatible": [""], "temp": "M"}}, "packages": {"ffg1157": ["xc7vx485t", "xc7vx330t", "xc7vx415t", "xc7vx415t_CIV", "xc7v585t", "xc7vx690t", "xc7vx690t_CIV"], "ffg1158": ["xc7vx485t", "xc7vx415t", "xc7vx415t_CIV", "xc7vx550t", "xc7vx550t_CIV", "xc7vx690t", "xc7vx690t_CIV"], "ffg1761": ["xc7vx485t", "xc7vx330t", "xc7v585t", "xc7vx690t", "xc7vx690t_CIV"], "ffg1927": ["xc7vx485t", "xc7vx415t", "xc7vx415t_CIV", "xc7vx550t", "xc7vx550t_CIV", "xc7vx690t", "xc7vx690t_CIV"], "ffg1930": ["xc7vx485t", "xc7vx690t", "xc7vx690t_CIV", "xc7vx980t"], "ffv1157": ["xc7vx330t", "xc7vx415t", "xc7vx415t_CIV"], "ffv1761": ["xc7vx330t"], "ffv1158": ["xc7vx415t", "xc7vx415t_CIV"], "ffv1927": ["xc7vx415t", "xc7vx415t_CIV"], "flg1155": ["xc7vh580t"], "flg1931": ["xc7vh580t"], "hcg1155": ["xc7vh580t"], "hcg1931": ["xc7vh580t"], "ffg1926": ["xc7vx690t", "xc7vx690t_CIV", "xc7vx980t"], "flg1932": ["xc7vh870t"], "hcg1932": ["xc7vh870t"], "ffg1928": ["xc7vx980t"], "flg1926": ["xc7vx1140t"], "flg1928": ["xc7vx1140t"], "flg1930": ["xc7vx1140t"], "flg1925": ["xc7v2000t"], "fhg1761": ["xc7v2000t"], "rf1157": ["xq7vx330t", "xq7v585t", "xq7vx690t"], "rf1761": ["xq7vx330t", "xq7vx485t", "xq7v585t", "xq7vx690t"], "rf1930": ["xq7vx485t", "xq7vx690t", "xq7vx980t"], "rf1158": ["xq7vx690t"], "nsvg1369": ["xcvc1502", "xcvc1702", "xcve1752"], "vsva1596": ["xcvc1502", "xcvc1702", "xcve1752"], "vsva2197": ["xcvc1502", "xcvc1702", "xcvc1802", "xcvc1902", "xcve1752", "xcvm1802"], "viva1596": ["xcvc1802", "xcvc1902"], "vsvd1760": ["xcvc1802", "xcvc1902", "xcvm1302", "xcvm1402", "xcvm1802"], "vira1596": ["xqvc1902"], "vsra2197": ["xqvc1902", "xqrvc1902", "xqvm1802"], "vsrd1760": ["xqvc1902", "xqvm1802"], "nbvb1024": ["xcvm1302", "xcvm1402"], "nsvf1369": ["xcvm1302", "xcvm1402"], "vfvc1596": ["xcvm1302", "xcvm1402"], "nfvb1369": ["xcvm1502"], "vfvc1760": ["xcvm1502", "xcvm1802"], "vsva2785": ["xcvp1202"], "fbv676": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k70tl", "xc7k160tl", "xc7k325tl", "xc7k410tl", "xc7a200t", "xc7a200ti", "xc7a200tl", "xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "fbv484": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k70tl", "xc7k160tl", "xc7a200t", "xc7a200ti", "xc7a200tl", "xc7z030i", "xc7z030", "xa7z030"], "fbg676": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k70tl", "xc7k160tl", "xc7k325tl", "xc7k410tl", "xc7a200t", "xc7a200ti", "xc7a200tl", "xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "fbg484": ["xc7k70t", "xc7k160t", "xc7k160ti", "xc7k70tl", "xc7k160tl", "xc7a200t", "xc7a200ti", "xc7a200tl", "xc7z030i", "xc7z030", "xa7z030"], "ffg676": ["xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k160tl", "xc7k325tl", "xc7k410tl", "xa7k160t", "xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "ffv676": ["xc7k160t", "xc7k160ti", "xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k160tl", "xc7k325tl", "xc7k410tl", "xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "ffv900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i", "xc7z100i", "xc7z100"], "fbg900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl"], "fbv900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl"], "ffg900": ["xc7k325ti", "xc7k325t", "xc7k410t", "xc7k410ti", "xc7k325tl", "xc7k410tl", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i", "xc7z100i", "xc7z100"], "ffg901": ["xc7k355ti", "xc7k355t", "xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k355tl", "xc7k420tl", "xc7k480tl"], "ffv901": ["xc7k355ti", "xc7k355t", "xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k355tl", "xc7k420tl", "xc7k480tl"], "ffg1156": ["xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k420tl", "xc7k480tl", "xc7a200t", "xc7a200ti", "xc7a200tl", "xc7z100i", "xc7z100"], "ffv1156": ["xc7k420t", "xc7k420ti", "xc7k480ti", "xc7k480t", "xc7k420tl", "xc7k480tl", "xc7a200t", "xc7a200ti", "xc7a200tl", "xc7z100i", "xc7z100"], "rf676": ["xq7k325t", "xq7k410t", "xq7k325tl", "xq7k410tl", "xq7z030", "xq7z045"], "rf900": ["xq7k325t", "xq7k410t", "xq7k325tl", "xq7k410tl", "xq7z045", "xq7z100"], "csg325": ["xc7a12ti", "xc7a12t", "xc7a25t", "xc7a25ti", "xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a12tl", "xc7a25tl", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xa7a35t", "xa7a15t", "xa7a50t", "xa7a12t", "xa7a25t"], "cpg238": ["xc7a12ti", "xc7a12t", "xc7a25t", "xc7a25ti", "xc7a12tl", "xc7a25tl", "xa7a12t", "xa7a25t"], "csg324": ["xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a75t", "xc7a75ti", "xc7a100ti", "xc7a100t", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xc7a75tl", "xc7a100tl", "xa7a35t", "xa7a15t", "xa7a50t", "xa7a100t", "xa7a75t"], "cpg236": ["xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xa7a35t", "xa7a15t", "xa7a50t"], "fgg484": ["xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a75t", "xc7a75ti", "xc7a100ti", "xc7a100t", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xc7a75tl", "xc7a100tl", "xa7a100t", "xa7a75t"], "ftg256": ["xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a75t", "xc7a75ti", "xc7a100ti", "xc7a100t", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xc7a75tl", "xc7a100tl"], "fgg676": ["xc7a75t", "xc7a75ti", "xc7a100ti", "xc7a100t", "xc7a75tl", "xc7a100tl"], "sbv484": ["xc7a200t", "xc7a200ti", "xc7a200tl"], "sbg484": ["xc7a200t", "xc7a200ti", "xc7a200tl"], "fg484": ["xq7a50t", "xq7a100t"], "cs325": ["xq7a50t"], "cs324": ["xq7a100t"], "rb484": ["xq7a200t", "xq7z030"], "rb676": ["xq7a200t"], "rs484": ["xq7a200t"], "clg225": ["xc7z010i", "xc7z010", "xc7z007s", "xa7z010"], "clg400": ["xc7z010i", "xc7z010", "xc7z007s", "xc7z020i", "xc7z014s", "xc7z020", "xa7z010", "xa7z020"], "clg485": ["xc7z015i", "xc7z015", "xc7z012s"], "clg484": ["xc7z020i", "xc7z014s", "xc7z020", "xa7z020"], "sbg485": ["xc7z030i", "xc7z030"], "sbv485": ["xc7z030i", "xc7z030"], "cl400": ["xq7z020"], "cl484": ["xq7z020"], "rfg676": ["xq7z045"], "rf1156": ["xq7z100"], "ftgb196": ["xc7s6", "xc7s15", "xc7s25", "xc7s50", "xa7s6", "xa7s15", "xa7s25", "xa7s50"], "csga225": ["xc7s6", "xc7s15", "xc7s25", "xa7s6", "xa7s15", "xa7s25"], "cpga196": ["xc7s6", "xc7s15", "xa7s6", "xa7s15"], "csga324": ["xc7s25", "xc7s50", "xa7s25", "xa7s50"], "fgga484": ["xc7s50", "xc7s100", "xc7s75", "xa7s50", "xa7s75", "xa7s100"], "fgga676": ["xc7s100", "xc7s75", "xa7s75", "xa7s100"], "ffvc1517": ["xcvu065", "xcvu065_CIV", "xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV", "xcvu3p", "xcvu3p_CIV", "xcku095", "xcku095_CIV"], "ffva2104": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV"], "ffvb1760": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV", "xcku095", "xcku095_CIV"], "ffvb2104": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV", "xcku19p", "xcku19p_CIV", "xcku095", "xcku095_CIV"], "ffvd1517": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV"], "ffvc2104": ["xcvu095", "xcvu095_CIV"], "flva2104": ["xcvu125", "xcvu125_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV", "xcku115", "xcku115_CIV"], "flvb1760": ["xcvu125", "xcvu125_CIV", "xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV"], "flvb2104": ["xcvu125", "xcvu125_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV", "xcku115", "xcku115_CIV"], "flvc2104": ["xcvu125", "xcvu125_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV"], "flvd1517": ["xcvu125", "xcvu125_CIV", "xcku115", "xcku115_CIV"], "flgb2104": ["xcvu160", "xcvu160_CIV", "xcvu190", "xcvu190_CIV", "xcvu11p", "xcvu11p_CIV", "xcvu9p", "xcvu9p_CIV"], "flgc2104": ["xcvu160", "xcvu160_CIV", "xcvu190", "xcvu190_CIV", "xcvu11p", "xcvu11p_CIV", "xcvu9p", "xcvu9p_CIV"], "flga2577": ["xcvu190", "xcvu190_CIV", "xcvu11p", "xcvu11p_CIV", "xcvu13p", "xcvu13p_CIV", "xcvu9p", "xcvu9p_CIV"], "flga2892": ["xcvu440", "xcvu440_CIV"], "flgb2377": ["xcvu440", "xcvu440_CIV"], "ffvd1156": ["xczu21dr"], "ffve1156": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr", "xczu42dr"], "ffvg1517": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr"], "fsve1156": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr", "xczu42dr"], "fsvg1517": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr"], "ffvf1760": ["xczu29dr", "xczu39dr", "xczu49dr"], "fsvf1760": ["xczu29dr", "xczu39dr", "xczu49dr"], "ffrd1156": ["xqzu21dr"], "ffre1156": ["xqzu28dr", "xqzu48dr"], "ffrg1517": ["xqzu28dr"], "ffrf1760": ["xqzu29dr"], "fsrg1517": ["xqzu48dr"], "fsrf1760": ["xqzu49dr"], "ffvh1760": ["xczu46dr"], "fsvh1760": ["xczu46dr"], "fsgd2104": ["xcu200", "xcvu11p", "xcvu11p_CIV", "xcvu9p", "xcvu9p_CIV"], "figd2104": ["xcu250", "xcvu13p", "xcvu13p_CIV", "xcvu27p", "xcvu29p", "xcvu29p_CIV"], "flgf1924": ["xcvu11p", "xcvu11p_CIV"], "fhga2104": ["xcvu13p", "xcvu13p_CIV"], "fhgb2104": ["xcvu13p", "xcvu13p_CIV"], "fhgc2104": ["xcvu13p", "xcvu13p_CIV"], "fsga2577": ["xcvu13p", "xcvu13p_CIV", "xcvu27p", "xcvu29p", "xcvu29p_CIV"], "flga2104": ["xcvu9p", "xcvu9p_CIV"], "flrc2104": ["xqvu11p"], "fsqd2104": ["xqvu11p", "xqvu9p"], "fhqa2104": ["xqvu13p"], "fhqb2104": ["xqvu13p"], "fiqd2104": ["xqvu13p"], "ffrc1517": ["xqvu3p"], "flra2104": ["xqvu7p"], "flrb2104": ["xqvu7p"], "flqa2104": ["xqvu9p"], "flqb2104": ["xqvu9p"], "fsva3824": ["xcvu19p", "xcvu19p_CIV"], "fsvb3824": ["xcvu19p", "xcvu19p_CIV"], "fsvh2892": ["xcu280", "xcu55c", "xcu55n", "xcvu35p", "xcvu35p_CIV", "xcvu37p", "xcvu37p_CIV", "xcvu45p", "xcvu45p_CIV", "xcvu47p", "xcvu47p_CIV"], "fsvh2104": ["xcu50", "xcvu33p", "xcvu33p_CIV", "xcvu35p", "xcvu35p_CIV", "xcvu45p", "xcvu45p_CIV"], "fsvh1924": ["xcvu31p", "xcvu31p_CIV"], "fsqh2892": ["xqvu37p"], "fsvk2892": ["xcvu57p", "xcvu57p_CIV"], "vsva1365": ["xcu26", "xcux35", "xcvu23p", "xcvu23p_CIV"], "fsvj1760": ["xcvu23p", "xcvu23p_CIV"], "ffva1156": ["xcku11p", "xcku11p_CIV", "xcku15p", "xcku15p_CIV", "xcku025", "xcku035", "xcku040", "xcku060", "xcku060_CIV", "xcku095", "xcku095_CIV"], "ffvd900": ["xcku11p", "xcku11p_CIV", "xcku3p", "xcku5p"], "ffve1517": ["xcku11p", "xcku11p_CIV", "xcku15p", "xcku15p_CIV"], "ffve900": ["xcku13p", "xcku9p"], "ffva1760": ["xcku15p", "xcku15p_CIV"], "ffve1760": ["xcku15p", "xcku15p_CIV"], "ffva676": ["xcku3p", "xcku5p"], "ffvb676": ["xcku3p", "xcku5p", "xcau20p", "xcau25p", "xcau10p", "xcau15p"], "sfvb784": ["xcku3p", "xcku5p", "xcau20p", "xcau25p"], "ffra1156": ["xqku15p"], "ffre1517": ["xqku15p"], "ffrb676": ["xqku5p"], "sfrb784": ["xqku5p"], "ffvj1760": ["xcku19p", "xcku19p_CIV"], "sbvb484": ["xcau10p", "xcau15p"], "ubva368": ["xcau10p", "xcau15p"], "sfvc784": ["xck26", "xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xczu4cg", "xczu4eg", "xczu4ev", "xczu5cg", "xczu5eg", "xczu5ev", "xazu2eg", "xazu3eg", "xazu4ev", "xazu5ev", "xczu1cg", "xczu1eg", "xazu1eg"], "ffvc1760": ["xcu25", "xczu11eg", "xczu17eg", "xczu19eg"], "fbvb900": ["xcu30", "xczu4cg", "xczu4eg", "xczu4ev", "xczu5cg", "xczu5eg", "xczu5ev", "xczu7cg", "xczu7eg", "xczu7ev", "xazu7ev"], "ffvb1517": ["xczu11eg", "xczu17eg", "xczu19eg"], "ffvc1156": ["xczu11eg", "xczu7cg", "xczu7eg", "xczu7ev"], "ffvf1517": ["xczu11eg", "xczu7cg", "xczu7eg", "xczu7ev", "xazu11eg"], "ffvb1156": ["xczu15eg", "xczu6cg", "xczu6eg", "xczu9cg", "xczu9eg"], "ffvc900": ["xczu15eg", "xczu6cg", "xczu6eg", "xczu9cg", "xczu9eg"], "ffvd1760": ["xczu17eg", "xczu19eg"], "ffve1924": ["xczu17eg", "xczu19eg"], "sbva484": ["xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xazu2eg", "xazu3eg", "xczu1cg", "xczu1eg", "xazu1eg"], "sfva625": ["xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xazu2eg", "xazu3eg", "xczu1cg", "xczu1eg", "xazu1eg"], "ubva530": ["xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg"], "ffrc1156": ["xqzu11eg", "xqzu7ev"], "ffrc1760": ["xqzu11eg", "xqzu19eg"], "ffrb1156": ["xqzu15eg", "xqzu9eg"], "ffrc900": ["xqzu15eg", "xqzu9eg"], "ffrb1517": ["xqzu19eg"], "sfra484": ["xqzu3eg"], "sfrc784": ["xqzu3eg", "xqzu4eg", "xqzu5ev"], "ffrb900": ["xqzu5ev", "xqzu7ev"], "ubva494": ["xczu1cg", "xczu1eg"], "fbva676": ["xcku035", "xcku040"], "fbva900": ["xcku035", "xcku040"], "sfva784": ["xcku035", "xcku040"], "ffva1517": ["xcku060", "xcku060_CIV"], "flva1517": ["xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV"], "flvf1924": ["xcku085", "xcku085_CIV", "xcku115", "xcku115_CIV"], "flvd1924": ["xcku115", "xcku115_CIV"], "rba676": ["xqku040"], "rfa1156": ["xqku040", "xqku060", "xqku095"], "rld1517": ["xqku115"], "rlf1924": ["xqku115"], "cna1509": ["xqrku060"]}}