// -------------------------------------------------------------------------------------------------------------------------
// Universitat Politècnica de València
// Escuela Técnica Superior de Ingenieros de Telecomunicación
// -------------------------------------------------------------------------------------------------------------------------
// Sistemas Digitales Programables
// Curso 2021 - 2022
// -------------------------------------------------------------------------------------------------------------------------
// Nombre del archivo: variable_counter.v
//
// Descripción: Este código Verilog implementa la máquina de estados Mealy de la subtarea 3 de la Tarea 2 (Paso 2).
// Sus funcionalidades son:
//      - Funciona a flanco positivo del reloj de 50MHz
//      - Reset asincrono y activo a nivel bajo
//      - Como entrada: los pulsadores key[2] y key[1] que controlarán la velocidad en el paso final.
//		  Para este paso, su funcionalidad es incrementar o decrementar el contador que se connectará despues.
//      - Salidas enable y up_down para la funcionalidad comentada arriba
//
// -------------------------------------------------------------------------------------------------------------------------
//      Versión: V1.0                   | Fecha Modificación: 11/11/2021
//
//      Autor: Jose Luis Rocabado Rocha
// 	    Autor: Rafael Matevosyan
//
// -------------------------------------------------------------------------------------------------------------------------
