# Generated by Yosys 0.51+101 (git sha1 0c335eeea, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 18
attribute \keep 1
attribute \top 1
attribute \src "rnm.sv:3.1-21.10"
module \main
  attribute \src "rnm.sv:16.28-16.40"
  wire signed real $add$rnm.sv:16$2_Y
  wire $auto$rtlil.cc:2824:Not$15
  wire $auto$rtlil.cc:2871:And$17
  attribute \src "rnm.sv:16.27-16.45"
  wire signed real $div$rnm.sv:16$3_Y
  attribute \src "rnm.sv:20.22-20.33"
  wire $ge$rnm.sv:20$5_Y
  attribute \src "rnm.sv:20.37-20.51"
  wire $le$rnm.sv:20$6_Y
  attribute \src "rnm.sv:20.22-20.51"
  wire $logic_and$rnm.sv:20$7_Y
  wire $procmux$10_CMP
  wire $procmux$11_CMP
  wire $procmux$12_CMP
  wire $procmux$9_CMP
  attribute \src "rnm.sv:9.10-9.14"
  wire signed real \Vdac
  attribute \src "rnm.sv:9.16-9.24"
  wire input 5 signed real \Vdac_mat
  attribute \src "rnm.sv:6.23-6.29"
  wire input 4 signed real \Vref_L
  attribute \src "rnm.sv:5.17-5.23"
  wire input 1 \i_Sprg
  attribute \src "rnm.sv:5.25-5.32"
  wire input 2 \i_Ssmpl
  attribute \src "rnm.sv:6.16-6.21"
  wire input 3 signed real \i_Vin
  attribute \src "rnm.sv:16.28-16.40"
  cell $add $add$rnm.sv:16$2
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \i_Vin
    connect \B \Vref_L
    connect \Y $add$rnm.sv:16$2_Y
  end
  attribute \src "rnm.sv:18.8-20.52"
  cell $assert $assert$rnm.sv:18$4
    connect \A $logic_and$rnm.sv:20$7_Y
    connect \EN 1'1
  end
  cell $not $auto$chformal.cc:414:execute$14
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_and$rnm.sv:20$7_Y
    connect \Y $auto$rtlil.cc:2824:Not$15
  end
  cell $and $auto$chformal.cc:416:execute$16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:2824:Not$15
    connect \B 1'1
    connect \Y $auto$rtlil.cc:2871:And$17
  end
  attribute \src "rnm.sv:16.27-16.45"
  cell $div $div$rnm.sv:16$3
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $add$rnm.sv:16$2_Y
    connect \B 1'x
    connect \Y $div$rnm.sv:16$3_Y
  end
  attribute \src "rnm.sv:20.22-20.33"
  cell $ge $ge$rnm.sv:20$5
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Vdac
    connect \B 1'x
    connect \Y $ge$rnm.sv:20$5_Y
  end
  attribute \src "rnm.sv:20.37-20.51"
  cell $le $le$rnm.sv:20$6
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Vdac
    connect \B \Vref_L
    connect \Y $le$rnm.sv:20$6_Y
  end
  attribute \src "rnm.sv:20.22-20.51"
  cell $logic_and $logic_and$rnm.sv:20$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $ge$rnm.sv:20$5_Y
    connect \B $le$rnm.sv:20$6_Y
    connect \Y $logic_and$rnm.sv:20$7_Y
  end
  attribute \full_case 1
  attribute \src "rnm.sv:0.0-0.0|rnm.sv:12.9-17.16"
  cell $eq $procmux$10_CMP0
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { \i_Sprg \i_Ssmpl }
    connect \B 2'10
    connect \Y $procmux$10_CMP
  end
  attribute \full_case 1
  attribute \src "rnm.sv:0.0-0.0|rnm.sv:12.9-17.16"
  cell $eq $procmux$11_CMP0
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \i_Sprg \i_Ssmpl }
    connect \B 1'1
    connect \Y $procmux$11_CMP
  end
  attribute \full_case 1
  attribute \src "rnm.sv:0.0-0.0|rnm.sv:12.9-17.16"
  cell $logic_not $procmux$12_CMP0
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { \i_Sprg \i_Ssmpl }
    connect \Y $procmux$12_CMP
  end
  attribute \full_case 1
  attribute \src "rnm.sv:0.0-0.0|rnm.sv:12.9-17.16"
  cell $pmux $procmux$8
    parameter \S_WIDTH 4
    parameter \WIDTH 1
    connect \A 1'x
    connect \B { \Vdac_mat \i_Vin \Vref_L $div$rnm.sv:16$3_Y }
    connect \S { $procmux$12_CMP $procmux$11_CMP $procmux$10_CMP $procmux$9_CMP }
    connect \Y \Vdac
  end
  attribute \full_case 1
  attribute \src "rnm.sv:0.0-0.0|rnm.sv:12.9-17.16"
  cell $eq $procmux$9_CMP0
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { \i_Sprg \i_Ssmpl }
    connect \B 2'11
    connect \Y $procmux$9_CMP
  end
end
