<h1 align="center"> üü¶üü™üü®üü•üüß<a padding="0" href="https://git.io/typing-svg">
        <img src="https://readme-typing-svg.herokuapp.com?font=Consolas&weight=900&size=36&duration=3000&pause=500&color=FFFFFF&center=true&vCenter=true&width=222&height=36&lines=Tetris+Game" alt="Typing SVG" /></a> 
  üü¶üü™üü®üü•üüß
</h1>

<h3 align="justify">Jogo inspirado no cl√°ssico Tetris, desenvolvido para o kit de desenvolvimento DE1-SoC utilizando linguagem C </h3>


<div align="justify" id="sobre-o-projeto"> 
<h2> Sobre o Projeto</h2>

Tetris √© um cl√°ssico jogo de quebra-cabe√ßa criado em 1984 pelo programador russo Alexey Pajitnov. Tedo como objetivo do jogo encaixar pe√ßas de diferentes formatos, chamadas "tetramin√≥s", em uma matriz vertical. Tendo as op√ß√µes de girar e posicionar as pe√ßas que caem para formar linhas horizontais completas. Quando uma linha √© preenchida, ela √© eliminada, e o jogador ganha pontos. O jogo termina quando as pe√ßas se acumulam e atingem o topo da tela. Tetris √© amplamente reconhecido por sua simplicidade, desafio crescente e apelo universal, permanecendo popular at√© os dias de hoje.

Este projeto tem como objetivo desenvolver um jogo inspirado no cl√°ssico Tetris, utilizando a placa FPGA DE1-SoC para execu√ß√£o do sistema e controle do usu√°rio. O jogo incorpora um aceler√¥metro embutido na placa, permitindo captar os movimentos desejados pelo jogador, enquanto bot√µes s√£o utilizados para comandos adicionais. A interface gr√°fica do jogo √© transmitida via cabo VGA para um monitor CRT, que exibe as telas e intera√ß√µes ao usu√°rio, proporcionando uma experi√™ncia de jogo fluida e integrada com os dispositivos de controle.

Os requisitos para elabora√ß√£o do sistema s√£o apresentados a seguir:

* O c√≥digo carregado na DE1-SoC deve ser feito em linguagem C;
* Um aceler√¥metro deve captar a movimenta√ß√£o feita na placa para alterar a posi√ß√£o das pe√ßas que ir√£o se movimentar no tabuleiro.
* Os bot√µes devem ser utilizados para executar comandos no jogo;
* Os dados de imagem devem ser transmitidos de um cabo VGA para um monitor CRT.

<h2>  Equipe: <br></h2>
<uL> 
  <li><a href="https://github.com/Oguelo">Alex da Fonseca Dantas Junior</a></li>
  <li><a href="https://github.com/BRCZ1N">Bruno Campos de Oliveira Rocha</a></li>
  <li><a href="https://github.com/duasck">Luis Eduardo Leite Azevedo</a></li>
 
</ul>
</div>


<h1 align="center"> Sum√°rio </h1>
<div id="sumario">
    <ul>
        <li><a href="#equipamentos">Descri√ß√£o dos Equipamentos e Software Utilizados</a></li>
        <li><a href="#arq_CPU"> Estrutura da Placa DE1-SoC </a></li>
        <li><a href="#Drives">Drives de Dispositivos de Entrada e Sa√≠da (E/S)</a></li>
        <li><a href="#Acelerometro">Aceler√¥metro</a></li>
        <li><a href="#Interface-Grafica">Interface do Usu√°rio</a></li>
        <li><a href="#Regras-de-jogo">Din√¢mica e Regras de Jogo</a></li>
        <li><a href="#Algoritmos">Algoritmos de Jogo</a></li>
        <li><a href="#Funcionamento">Funcionamento do jogo</a></li>
        <li><a href="#execucao"> Como Usar </a></li>
         <li><a href="#makefile">Makefile</a></li>  
        <li><a href="#conclusao">Conclus√£o</a></li>
        <li><a href="#referencia">Refer√™ncias</a></li>
  </ul>
</div>


<div align="justify" id="equipamentos"> 
<h2> Descri√ß√£o dos Equipamentos e Software Utilizados</h2>

Nesta se√ß√£o, s√£o apresentados os equipamentos e software utilizados durante o desenvolvimento do projeto.

<h3>Kit de desenvolvimento DE1-SoC</h3>

A placa DE1-SoC √© um kit de desenvolvimento que integra um processador ARM Cortex-A9 dual-core com um FPGA Cyclone V da Intel, proporcionando uma poderosa plataforma para projetos que combinam software e hardware. Com uma ampla variedade de perif√©ricos, como portas VGA, Ethernet, USB, e √°udio, a DE1-SoC √© ideal para aplica√ß√µes em sistemas embarcados e FPGA. Devido √† sua versatilidade, essa placa √© amplamente utilizada em ambientes educacionais e de pesquisa, facilitando o aprendizado e o desenvolvimento de projetos em ambas as √°reas.
Abaixo est√£o os elementos utilizados na constru√ß√£o desse projeto:

| Categoria                               | Detalhes                                       |
| --------------------------------------- | ---------------------------------------------- |
| **FPGA**                          | Cyclone V SoC 5CSEMA5F31C6                     |
| Logic Elements                          | 85K                                            |
| Mem√≥ria Embarcada                      | 4,450 Kbits                                    |
| PLLs Fracionais                         | 6                                              |
| Controladores de Mem√≥ria               | 2                                              |
| **Configura√ß√£o e Depura√ß√£o**  | Dispositivo de Configura√ß√£o Serial (EPCS128) |
| On-Board                                | USB Blaster II                                 |
| **Mem√≥ria**                      | 64MB SDRAM                                     |
| DDR3 SDRAM                              | 1GB                                            |
| Micro SD                                | Sim                                            |
| **Comunica√ß√£o**                 | 2 Portas USB 2.0                               |
| Ethernet                                | 10/100/1000                                    |
| **Display**                       | VGA DAC 24-bit                                 |
| Entrada de V√≠deo                       | Decodificador TV                               |
| **Bot√µes, Interruptores e LEDs** | 
4 Teclas de Usu√°rio (FPGA)                    |
| 2 Bot√µes de Reset (HPS)                |                                                |
| **Energia**                       | Entrada DC 12V                                 |

<h3> Linguagem C</h3>
A linguagem C foi escolhida por sua efici√™ncia, portabilidade e ampla aplica√ß√£o em sistemas embarcados. Com uma sintaxe simples, ela oferece controle preciso sobre o hardware, al√©m de contar com bibliotecas padr√£o e ferramentas que facilitam o desenvolvimento de c√≥digo compacto e otimizado, ideal para dispositivos com recursos limitados.

<h3> Compilador GNU</h3>

O GCC, abrevia√ß√£o de "GNU Compiler Collection" (Cole√ß√£o de Compiladores GNU), √© uma popular distribui√ß√£o de compiladores que oferece suporte a diversas linguagens de programa√ß√£o, como C, C++, Objective-C, Fortran e Ada. Quando executado, o GCC realiza v√°rias etapas, incluindo pr√©-processamento, compila√ß√£o, montagem e vincula√ß√£o. Ele tamb√©m disponibiliza uma ampla variedade de op√ß√µes de linha de comando, permitindo que o desenvolvedor personalize o processo de compila√ß√£o conforme suas necessidades espec√≠ficas

<h3>Vistual Studio Code</h3>

O Visual Studio Code, conhecido como VSCode, √© um ambiente de desenvolvimento amplamente usado. Desenvolvido pela Microsoft, √© um editor de c√≥digo gratuito e de c√≥digo aberto com recursos como realce de sintaxe, conclus√£o de c√≥digo e depura√ß√£o integrada. Suporta v√°rias linguagens e possui extens√µes para personaliza√ß√£o. No projeto ele foi utilizado para desenvolver o c√≥digo fonte do jogo.

<h3> Monitor CRT</h3>

O monitor utilizado no projeto foi o DELL M782p, um modelo de CRT que utiliza tubo de raios cat√≥dicos para exibi√ß√£o de imagens. Com uma tela de 17 polegadas e resolu√ß√£o m√°xima de 1280x1024 pixels, ele oferece uma interface VGA para conex√£o com computadores ou placas de desenvolvimento. Os monitores CRT, como o DELL M782p, s√£o conhecidos por sua reprodu√ß√£o de cores vibrantes e tempos de resposta r√°pidos, tornando-os ideais para projetos que exigem intera√ß√£o em tempo real, como jogos e simula√ß√µes.


Abaixo est√£o dados detalhados sobre o monitor usado:

|            Caracter√≠sticas            |      Detalhes      |
| :------------------------------------: | :----------------: |
|       **Tipo de Display**       |      Vertical      |
| **Tamanho da Tela (Horizontal)** |      32,4 cm      |
|  **Tamanho da Tela (Vertical)**  |      24,6 cm      |
|  **Tamanho da Tela (Diagonal)**  |      40,6 cm      |
|      **Varredura Vertical**      |    50 - 160 Hz    |
|     **Varredura Horizontal**     |    30 - 70 kHz    |
|  **Tamanho da Tela (Diagonal)**  |   43,2 cm (17")   |
|          **Dot Pitch**          |  0,270 x 0,270 mm  |
|     **Resolu√ß√£o M√°xima**     | 1280 x 1024 pixels |
|    **Resolu√ß√£o do Display**    | 1024 x 768 pixels |

</div>


<div align="justify" id="arq_CPU">
<h2> Estrutura da Placa DE1-SoC </h2>

Nesta parte, ser√° detalhada a arquitetura da placa DE1-SoC, incluindo o processador ARM Cortex-A9, a organiza√ß√£o dos registradores, o mapeamento dos dispositivos de entrada/sa√≠da na mem√≥ria, o uso da mem√≥ria, a comunica√ß√£o entre o processador e o FPGA, al√©m do processo de compila√ß√£o nativa diretamente na placa.

<h3>Resumo dos Recursos do Processador ARM Cortex-A9 </h3>

O ARM Cortex-A9 √© baseado em uma arquitetura RISC (Reduced Instruction Set Computing), onde opera√ß√µes aritm√©ticas e l√≥gicas s√£o realizadas nos registradores de prop√≥sito geral. A movimenta√ß√£o de dados entre mem√≥ria e registradores √© feita atrav√©s de instru√ß√µes Load e Store, com comprimento de palavra de 32 bits e endere√ßamento em estilo little-endian.

<h3>Organiza√ß√£o dos Registradores</h3>

O processador ARM Cortex-A9 cont√©m 15 registradores de prop√≥sito geral (R0 a R14), um contador de programa (R15) e um registrador de status do programa atual (CPSR), todos com 32 bits. Dois registradores t√™m tratamento especial: R13 √© o Stack Pointer, enquanto R14 atua como registrador de link em chamadas de sub-rotina.

<h3>Instru√ß√µes e Modo Thumb</h3>

As instru√ß√µes t√™m 32 bits e s√£o armazenadas na mem√≥ria com alinhamento de palavras. O conjunto de instru√ß√µes Thumb oferece uma vers√£o reduzida com instru√ß√µes de 16 bits, o que diminui os requisitos de mem√≥ria, algo √∫til em sistemas embarcados.

<h3>Mem√≥ria Utilizada</h3>

O HPS (Hard Processor System) conta com uma interface de mem√≥ria que conecta o ARM MPCORE a uma mem√≥ria DDR3 de 1 GB. Esta mem√≥ria serve como armazenamento de dados e programas para os processadores ARM. Organizada como 256M x 32 bits, ela pode ser acessada por palavras de 32 bits, meias palavras e bytes.

<h3>Mapeamento de Dispositivos de Entrada/Sa√≠da</h3>

Os dispositivos de E/S dispon√≠veis ao processador ARM s√£o mapeados diretamente na mem√≥ria e acessados como se fossem endere√ßos de mem√≥ria, utilizando as instru√ß√µes Load e Store.

<h3>Interrup√ß√µes de Hardware</h3>

Dispositivos de E/S podem gerar interrup√ß√µes de hardware, ativando as linhas de solicita√ß√£o de interrup√ß√£o (IRQ ou FIQ) do processador. Quando ocorre uma interrup√ß√£o, o processador entra no modo de exce√ß√£o correspondente e salva o estado atual do programa. Antes de retornar √† execu√ß√£o, o endere√ßo salvo no registrador de link deve ser decrementado em 4.

<h3>Diagrama de Blocos da Placa DE1-SoC</h3>

O sistema DE1-SoC √© composto pelo HPS e pelo FPGA, ambos integrados no chip Cyclone V SoC. O HPS inclui um processador ARM Cortex-A9 dual-core, uma interface de mem√≥ria DDR3 e perif√©ricos. O FPGA implementa dois processadores Intel Nios II e v√°rios perif√©ricos conectados.

<h3>Comunica√ß√£o entre o Processador e o FPGA via JTAG</h3>

A interface JTAG estabelece a comunica√ß√£o entre a placa DE1-SoC e o computador host, possibilitando a transfer√™ncia de arquivos de configura√ß√£o do FPGA e o monitoramento via o programa Intel FPGA Monitor.

<h3>Compila√ß√£o Nativa na DE1-SoC</h3>

A compila√ß√£o nativa ocorre quando o c√≥digo √© compilado no mesmo sistema em que ser√° executado. Aqui, a compila√ß√£o ser√° realizada diretamente na placa, utilizando a linha de comando do Linux e as ferramentas de compila√ß√£o integradas. O comando `gcc` invoca o GNU C Compiler, um compilador de c√≥digo aberto muito usado para gerar execut√°veis no Linux.

</div>


<div align="justify" id="Drives"> 
<h2> Drives de Dispositivos de Entrada e Sa√≠da</h2>

# Drivers de Dispositivos de Entrada e Sa√≠da (E/S)

Para realizar a comunica√ß√£o com os dispositivos perif√©ricos de hardware, este projeto utiliza drivers, que s√£o m√≥dulos de software respons√°veis por fornecer a interface de controle sobre esses dispositivos. Abaixo est√£o descritos os m√≥dulos e fun√ß√µes de cada driver utilizado.

## Porta de Sa√≠da de V√≠deo

O m√≥dulo identificado como `video` √© respons√°vel pela comunica√ß√£o com o dispositivo de sa√≠da VGA. As fun√ß√µes utilizadas s√£o:

- `video_open`: Abre o dispositivo de v√≠deo VGA.
- `video_clear`: Limpa o buffer de pixels que n√£o est√° sendo transmitido para o monitor.
- `video_erase`: Limpa todos os dados de caracteres da tela.
- `video_show`: Alterna entre os buffers, modificando qual ser√° transmitido para o monitor VGA.
- `video_box`: Desenha um quadrado ou ret√¢ngulo no buffer de v√≠deo n√£o transmitido. As coordenadas das extremidades e a cor s√£o passadas como par√¢metros.

## Bot√µes

O m√≥dulo identificado como `KEYS` √© respons√°vel pela leitura dos bot√µes da placa DE1-SoC. As fun√ß√µes dispon√≠veis s√£o:

- `KEY_open`: Abre o dispositivo respons√°vel pelos bot√µes.
- `KEY_read`: L√™ o estado dos bot√µes e atualiza o endere√ßo de mem√≥ria fornecido. A leitura indica se os bot√µes foram pressionados desde a √∫ltima verifica√ß√£o, sendo necess√°rio limpar os dados antes de iniciar novas intera√ß√µes.
- `KEY_close`: Fecha o dispositivo de bot√µes, liberando os recursos alocados para ele durante a execu√ß√£o.
</div>


<div id="Acelerometro"> 
<h2>Acelerometro</h2>

<h3>Vis√£o Geral do ADXL345 </h3>

O aceler√¥metro ADXL345 fornece dados de acelera√ß√£o para tr√™s eixos: X, Y e Z, fabricado pela Analog Devices Corporation. Ele possui v√°rios registros configur√°veis que permitem ajustar o formato dos dados, taxa de amostragem, modos de energia, entre outros

<h3>Registradores usados </h3>

Seguindo a linha de aprendizado dos tutoriais do site FPGAcademy, usamos alguns registradores para comunicar, configurar, controlar e ler o sensor.

<h3>Registradores do Controlador I2C0</h3>

<ul>
  <li><code>I2C0_BASE</code>: Base de mem√≥ria para o controlador I2C0. Usado como refer√™ncia para acessar outros registradores.</li>
  <li><code>I2C0_CON</code>: Registrador de Controle. Controla o modo de opera√ß√£o do controlador I2C, como modo mestre/escravo e a velocidade (r√°pido/lento).</li>
  <li><code>I2C0_TAR</code>: Registrador de Endere√ßo de Destino. Define o endere√ßo do dispositivo escravo I2C com o qual o controlador mestre I2C0 se comunica (ex. ADXL345).</li>
  <li><code>I2C0_DATA_CMD</code>: Registrador de Dados e Comando. Usado para transmitir e receber dados do barramento I2C. Tamb√©m pode enviar comandos como leitura/escrita.</li>
  <li><code>I2C0_FS_SCL_HCNT</code>: Registrador de Contagem Alta do SCL (Fast Mode). Define o n√∫mero de ciclos de clock que o sinal SCL deve permanecer alto na comunica√ß√£o I2C em modo r√°pido (400 kbit/s).</li>
  <li><code>I2C0_FS_SCL_LCNT</code>: Registrador de Contagem Baixa do SCL (Fast Mode). Define o n√∫mero de ciclos de clock que o sinal SCL deve permanecer baixo na comunica√ß√£o I2C em modo r√°pido.</li>
  <li><code>I2C0_ENABLE</code>: Registrador de Habilita√ß√£o do Controlador I2C. Controla se o controlador I2C est√° habilitado (ativo) ou desabilitado.</li>
  <li><code>I2C0_RXFLR</code>: Registrador de N√≠vel de FIFO de Recep√ß√£o. Indica quantos dados est√£o prontos no buffer FIFO de recep√ß√£o, aguardando para serem lidos.</li>
  <li><code>I2C0_ENABLE_STATUS</code>: Registrador de Status de Habilita√ß√£o. Mostra se o controlador I2C est√° habilitado e pronto para uso.</li>
  <li><code>I2C0_SPAN</code>: Intervalo de endere√ßos mapeados usados pelo controlador I2C0.</li>
</ul>

<h3>Registradores de Multiplexa√ß√£o de Pinos (SYSMGR): </h3>

<ul>
  <li><code>SYSMGR_GENERALIO7</code>: Configura o pino 7 para conectar o sinal do perif√©rico I2C0.SDA (linha de dados do I2C). Configurado como 1.</li>
  <li><code>SYSMGR_GENERALIO8</code>: Configura o pino 8 para conectar o sinal do perif√©rico I2C0.SCL (linha de clock do I2C). Tamb√©m configurado como 1.</li>
  <li><code>SYSMGR_I2C0USEFPGA</code>: Define se os sinais I2C0 (SDA e SCL) ser√£o roteados para o HPS (0) ou para o FPGA (1). Configurado como 0, assim controlando o mux para conex√£o I2C.</li>
  <li><code>SYSMGR_BASE</code>: Base de mem√≥ria do Gerenciador do Sistema. Usada como refer√™ncia para acessar os registradores de configura√ß√£o do sistema.</li>
  <li><code>SYSMGR_SPAN</code>: Intervalo de endere√ßos usados pelos registradores de multiplexa√ß√£o de pinos.</li>
</ul>

<h3>Lista de Registradores do ADXL345: </h3>

<ul>
  <li><code>ADXL345_REG_DATA_FORMAT</code>: Controla o formato dos dados e o alcance da medi√ß√£o do aceler√¥metro (ex. ¬±2g, ¬±4g, ¬±8g, ¬±16g) e a resolu√ß√£o (completa ou 10 bits). Configurada na faixa de ¬±16g, ou seja, resolu√ß√£o total.</li>
  <li><code>XL345_DATAREADY</code>: Bit que indica se os dados est√£o prontos para serem lidos. Est√° no registrador de interrup√ß√£o.</li>
  <li><code>XL345_RANGE_16G</code>: Configura o aceler√¥metro para operar no modo de ¬±16g.</li>
  <li><code>ADXL345_REG_THRESH_ACT</code>: Define o valor limite para detec√ß√£o de atividade em termos de acelera√ß√£o (utilizado para interrup√ß√µes de detec√ß√£o de movimento).</li>
  <li><code>XL345_FULL_RESOLUTION</code>: Ativa o modo de resolu√ß√£o total, onde a menor unidade de acelera√ß√£o representada √© 3,9 mg.</li>
  <li><code>ADXL345_REG_BW_RATE</code>: Controla a taxa de amostragem e o modo de energia. Por exemplo, a configura√ß√£o <code>XL345_RATE_200</code> define uma taxa de 200 Hz.</li>
  <li><code>XL345_RATE_200</code>: Configura a taxa de amostragem do ADXL345 para 200 Hz.</li>
  <li><code>ADXL345_REG_THRESH_INACT</code>: Define o valor limite para detec√ß√£o de inatividade (usado para interrup√ß√µes de detec√ß√£o de inatividade).</li>
  <li><code>ADXL345_REG_TIME_INACT</code>: Define o tempo que a acelera√ß√£o precisa estar abaixo do limite de inatividade para que a inatividade seja detectada.</li>
  <li><code>ADXL345_REG_ACT_INACT_CTL</code>: Controla a detec√ß√£o de atividade e inatividade para os eixos X, Y e Z.</li>
  <li><code>ADXL345_REG_INT_ENABLE</code>: Controla quais interrup√ß√µes est√£o habilitadas. Pode habilitar interrup√ß√µes para detec√ß√£o de atividade, inatividade, queda livre, etc.</li>
  <li><code>XL345_INACTIVITY</code>: Bit que habilita a interrup√ß√£o de inatividade.</li>
  <li><code>XL345_ACTIVITY</code>: Bit que habilita a interrup√ß√£o de atividade.</li>
  <li><code>ADXL345_REG_POWER_CTL</code>: Controla o estado de energia do ADXL345, como ativar/desativar medi√ß√µes de acelera√ß√£o.</li>
  <li><code>XL345_STANDBY</code>: Coloca o ADXL345 em modo de espera (standby) para economizar energia.</li>
  <li><code>XL345_MEASURE</code>: Ativa o modo de medi√ß√£o, permitindo que o ADXL345 comece a medir acelera√ß√£o.</li>
  <li><code>ADXL345_REG_OFSX</code>: Configura o ajuste de compensa√ß√£o no eixo X.</li>
  <li><code>XL345_RATE_100</code>: Configura a taxa de amostragem para 100 Hz.</li>
  <li><code>ADXL345_REG_INT_SOURCE</code>: Indica a origem das interrup√ß√µes (por exemplo, quando novos dados est√£o dispon√≠veis ou quando uma atividade/inatividade foi detectada).</li>
  <li><code>ADXL345_REG_DATAX0</code> e <code>ADXL345_REG_DATAX1</code>: Registradores de leitura dos dados de acelera√ß√£o para o eixo X (o dado √© armazenado em dois registradores para formar um valor de 16 bits).</li>
</ul>


<h3>Comunica√ß√£o com o ADXL345 </h3>

A comunica√ß√£o com o ADXL345 √© feita por meio do barramento I2C. No DE1-SoC, os fios de comunica√ß√£o I2C do ADXL345 est√£o conectados ao HPS (Hard Processor System) do chip Cyclone V. Atrav√©s do Pin Multiplexer, os sinais podem ser rooteados para o controlador I2C0, que ser√° utilizado para acessar os registros internos do ADXL345

<div display= "flex" justify-content= "center" align="center">
  <img src="Imagens/7.png" alt="Figure 2. The Pin Mux block in more¬†detail.">
  <p> Conex√£o I2C do ADXL345 com o chip Cyclone V SoC em placas da s√©rie DE. </p>
  
  <img src="Imagens/8.png" alt="Figure 1. The ADXL345‚Äôs I2C connection to the Cyclone V SoC chip on DE-Series¬†boards">
  <p> O bloco Pin Mux em mais detalhes. </p>
</div>

<h3>Mapeamento Virtual de Mem√≥ria </h3>

Para que o programa em C possa acessar os registradores do ADXL345 no ambiente Linux, √© necess√°rio mapear os endere√ßos de mem√≥ria f√≠sica para endere√ßos virtuais, permitindo o uso de ponteiros no espa√ßo de usu√°rio.
Configura√ß√£o do I2C e Pin Multiplexer
Antes de iniciar a comunica√ß√£o com o ADXL345, √© necess√°rio configurar o Pin Multiplexer para rotear os sinais I2C corretamente. A configura√ß√£o √© feita escrevendo nos registradores do Pin Mux:
<pre><code>
void Configurar_mux(){
    *(ponteiro_gerenciador + SYSMGR_I2C0USEFPGA) = 0;
    *(ponteiro_gerenciador + SYSMGR_GENERALIO7) = 1;
    *(ponteiro_gerenciador + SYSMGR_GENERALIO8) = 1;
}</code></pre>

<div display= "flex" justify-content= "center" align="center">
  <a href="https://blogs.vmware.com/vsphere/2020/03/how-is-virtual-memory-translated-to-physical-memory.html">
      <img src="https://blogs.vmware.com/vsphere/files/2020/03/tlb-example1c-hit.png" alt="Exemplo diagrama de mapeamento de memoria">
  </a>
  <p> Mapeamento de mem√≥ria </p>
</div>

Al√©m disso, o controlador I2C0 precisa ser configurado para operar no modo mestre e com o endere√ßo correto do ADXL345 Leitura e Escrita dos Registros do ADXL345
Ap√≥s a configura√ß√£o do I2C, podemos ler e escrever nos registradores do ADXL345 usando os registradores de comando e dados do controlador I2C.

<h3>Resumo da constru√ß√£o </h3>
Para criar a biblioteca foi usado esses registradores citados, al√©m de usar a fun√ß√£o mmap da biblioteca sys/mman para mapear a mem√≥ria f√≠sica e criar um endere√ßo virtual.
O primeiro passo √© mapear a mem√≥ria f√≠sica para o espa√ßo de endere√ßamento virtual, pois tentar acess√°-la diretamente causar√° um erro de segmenta√ß√£o, j√° que o sistema n√£o permite 
o acesso direto √† mem√≥ria f√≠sica. Ap√≥s o mapeamento, devemos o endere√ßo virtual resultante para configurar a conex√£o do mux. Logo depois inicializamos os registradores, configuramos e fazemos uma calibragem, se tudo certo, podemos ler os dados.
</div>


<div align="justify" id="Interface-Grafica" >

## Interface do Usu√°rio <a name="Interface-Grafica"></a>

A interface gr√°fica exibe a pontua√ß√£o(Score), a maior pontua√ß√£o(High Score) e o tabuleiro, que apresenta duas barras laterais e uma inferior.

<div display= "flex" justify-content= "center" align="center">
    <img src="Imagens/interface_usuario.jpeg" alt="Figure 3. Interface de usu√°rio.">
</div>

## Din√¢mica e Regras de Jogo <a name="Regras-de-jogo"></a>

### Objetivo do Jogo
O objetivo √© controlar as pe√ßas (Tetrominos) que caem e formar linhas completas. Quando uma linha √© preenchida, ela √© eliminada, e o jogador recebe pontos.

### Controles
- **Deslocamento Lateral**: O aceler√¥metro movimenta a pe√ßa para a esquerda ou direita.

### Colis√µes e Limita√ß√µes
Pe√ßas colidem com o fundo do tabuleiro ou com outras pe√ßas, sendo fixadas quando atingem o limite. Linhas completas s√£o removidas e a pontua√ß√£o do jogador aumenta.

### Pontua√ß√£o
A pontua√ß√£o √© baseada nas linhas eliminadas. Quanto mais linhas eliminadas, maior a pontua√ß√£o.

### Fim de Jogo
O jogo termina quando as pe√ßas acumulam-se at√© o topo do tabuleiro.

### Tipos de Tetrominos
- **Tetromino Q (ou O)**: Quadrado 2x2, cor amarela.
- **Tetromino T**: Forma de "T", cor rosa.
- **Tetromino L**: Forma de "L", cor laranja.
- **Tetromino I**: Linha reta, cor ciano.

</div>


<div align="justify" id="Algoritmos"> 
  <h2> Algoritmos de Jogo </h2>

  <h3>Algoritmo de detec√ß√£o de colis√£o</h3>

Este algoritmo permite que as pe√ßas reconhe√ßam quando colidem com o fundo do tabuleiro, outras pe√ßas ou a lateral do tabuleiro. Como cada parte de uma pe√ßa √© um ponto numa matriz, foi desenvolvido um algoritmo de detec√ß√£o de colis√£o entre pe√ßas e o tabuleiro. A l√≥gica do algoritmo baseia-se em verificar a posi√ß√£o de cada bloco da pe√ßa atual e comparar com o estado do tabuleiro. Quando uma pe√ßa tenta mover-se para uma nova posi√ß√£o, o algoritmo checa se essa posi√ß√£o j√° est√° ocupada por outro bloco ou se ultrapassa os limites do tabuleiro. Se uma colis√£o √© detectada, o movimento da pe√ßa √© interrompido, e ela √© fixada em sua posi√ß√£o final no tabuleiro.

  <h3>Algoritmo de movimenta√ß√£o de pe√ßa</h3>

Este algoritmo √© respons√°vel por gerenciar o movimento da pe√ßa atual dentro do tabuleiro. A pe√ßa se move automaticamente para baixo a cada ciclo de atualiza√ß√£o do jogo, e o jogador pode controlar a pe√ßa lateralmente via aceler√¥metro. Para isso, o algoritmo precisa verificar se os movimentos solicitados s√£o v√°lidos, sem ultrapassar os limites do tabuleiro ou colidir com outras pe√ßas. A l√≥gica do algoritmo baseia-se em aplicar o movimento solicitado pela pe√ßa, seja para a esquerda ou direita, sendo esse direcionamento de deslocamento influenciado pela coordenada fornecida pelo aceler√¥metro. Antes de realizar o movimento, o algoritmo utiliza o algoritmo de detec√ß√£o de colis√£o para garantir que a nova posi√ß√£o n√£o esteja ocupada por outro bloco ou fora dos limites do tabuleiro. Se o movimento for permitido, a pe√ßa √© deslocada; caso contr√°rio, o movimento √© bloqueado. Quando a pe√ßa atinge o fundo do tabuleiro ou colide com outra pe√ßa, ela √© fixada no local, e uma nova pe√ßa √© gerada no topo do tabuleiro.

  <h3>Algoritmo de gera√ß√£o de pe√ßas</h3>

Este algoritmo √© respons√°vel por criar novas pe√ßas (tetrominos) que aparecer√£o no topo do tabuleiro assim que a pe√ßa anterior for fixada. As pe√ßas s√£o geradas aleatoriamente a partir de um conjunto pr√©-definido de formas, e cada nova pe√ßa come√ßa sua trajet√≥ria no topo do tabuleiro, descendo automaticamente. A l√≥gica do algoritmo baseia-se na gera√ß√£o aleat√≥ria de uma pe√ßa a partir de um conjunto de tetrominos. Ap√≥s a fixa√ß√£o de uma pe√ßa no tabuleiro, o algoritmo seleciona a pr√≥xima pe√ßa e a posiciona na parte superior central do tabuleiro. A pe√ßa come√ßa a descer automaticamente, e o processo de movimenta√ß√£o e detec√ß√£o de colis√£o se repete at√© que a pe√ßa seja fixada ou o jogo termine, caso o tabuleiro esteja cheio.

  <h3>Algoritmo de remo√ß√£o de linhas completas</h3>

Esse algoritmo √© respons√°vel por verificar se uma ou mais linhas do tabuleiro foram completamente preenchidas por blocos ap√≥s a fixa√ß√£o de uma pe√ßa. Quando uma linha √© completamente preenchida, ela √© removida do tabuleiro, e todas as linhas superiores s√£o deslocadas para baixo, liberando espa√ßo para novas pe√ßas.A l√≥gica do algoritmo baseia-se em percorrer cada linha do tabuleiro e verificar se todas as c√©lulas daquela linha est√£o ocupadas por blocos. Quando uma linha completa √© detectada, o algoritmo a remove, esvaziando-a, e depois desloca todas as linhas acima dela para baixo, al√©m disso a linha removida existe o incremento da pontua√ß√£o do jogador. Esse processo √© repetido at√© que todas as linhas completas tenham sido removidas. O objetivo √© liberar espa√ßo e aumentar a pontua√ß√£o do jogador, tornando o jogo mais desafiador √† medida que o campo de jogo se enche novamente.
</div>


<div div align="justify" id="Funcionamento"> 
<h2> Funcionamento do jogo</h2>
<div display= "flex" justify-content= "center" align="center"> 
  
<div style="display: flex; justify-content: center; align-items: center; flex-direction: column; text-align: center;">
    <img src="Imagens/1.gif" alt="Tela do jogo." />
    <p>Tela do jogo.</p>
</div>

 <div style="display: flex; justify-content: center; align-items: center; flex-direction: column; text-align: center;">
    <img src="Imagens/5.gif" alt="Como controlar o jogo." />
    <p>Como controlar o jogo.</p>
</div>

<div style="display: flex; justify-content: center; align-items: center; flex-direction: column; text-align: center;">
    <img src="Imagens/6.gif" alt="Demonstra√ß√£o da jogabilidade do jogo." />
    <p>Demonstra√ß√£o da jogabilidade do jogo.</p>
</div>

</div>

Para controlar as pe√ßas, o jogador deve inclinar a placa no eixo horizontal, o que permite mover as pe√ßas para a esquerda ou para a direita. Al√©m disso, o jogo possui uma fun√ß√£o de pausa: para pausar, o jogador deve pressionar o bot√£o 1 na placa.
Se as pe√ßas alcan√ßarem o topo da tela, o jogo termina e reinicia. Caso a pontua√ß√£o do jogador seja superior √† maior pontua√ß√£o registrada, ela ser√° definida como o novo high score.
</div>


<div align="justify" id="makefile"> 
<h2>Makefile</h2>

Para atender aos requisitos e simplificar o processo de compila√ß√£o e execu√ß√£o do programa em C, foi criado um `Makefile`. Este arquivo serve como uma ferramenta que automatiza a constru√ß√£o do projeto, facilitando o gerenciamento do processo de compila√ß√£o. O `Makefile` executa as seguintes opera√ß√µes:

- **Compila√ß√£o**: Compila os arquivos de c√≥digo-fonte em arquivos objeto.
- **Linkagem**: Combina os arquivos objeto em um execut√°vel.
- **Limpeza**: Remove arquivos tempor√°rios e o execut√°vel gerado.
- **Execu√ß√£o**: Permite iniciar o programa compilado.

</div>


<div  align="justify" id="execucao"> 
<h2>Como usar</h2>


Para iniciar o projeto, siga os passos abaixo para obter o c√≥digo-fonte, compilar o c√≥digo em C e executa-lo em um dispositivo FPGA DE1-SoC. 

**Passo 1: Clonar o Reposit√≥rio**

Abra o terminal e execute o seguinte comando para obter o c√≥digo do reposit√≥rio:

    git clone https://github.com/BRCZ1N/MI-SistemasDigitais-Problema-1.git

**Passo 2: Acessar o Diret√≥rio e Compilar o C√≥digo em C**

    cd MI-SistemasDigitais-Problema-1\Modulos

Compile e execute o c√≥digo usando o comando:

    make 

</div>

<div div align="justify" id="conclusao"> 
<h2> Conclus√£o</h2>

O desenvolvimento deste projeto de Tetris para a placa DE1-SoC, utilizando linguagem C, demonstrou a versatilidade e o poder de integra√ß√£o entre hardware e software oferecidos por essa plataforma. Ao implementar o jogo, foi poss√≠vel explorar a interface gr√°fica transmitida via VGA, o controle responsivo utilizando um aceler√¥metro e bot√µes, al√©m da manipula√ß√£o de mem√≥ria e dispositivos de entrada/sa√≠da diretamente no hardware. Entretanto, n√£o foi poss√≠vel implementar recursos, tais como, rota√ß√£o de tetrominos e aumento de n√≠vel com base na pontua√ß√£o, esses recursos gerariam ainda mais diversidade e s√£o poss√≠veis de serem feitos com esse projeto base.
O projeto proporcionou uma oportunidade  de combinar conceitos de sistemas embarcados, como controle de perif√©ricos, algoritmos de movimenta√ß√£o e colis√£o, e l√≥gica de gera√ß√£o e remo√ß√£o de pe√ßas, em uma aplica√ß√£o pr√°tica e divertida. A utiliza√ß√£o da DE1-SoC permitiu expandir o conhecimento sobre FPGAs, al√©m de aprimorar as habilidades de programa√ß√£o em C para sistemas com recursos limitados.
<li><a href="#sumario">Voltar para o inicio</a></li>
 
</div>

<div id="referencia"> 
<h2> Refer√™ncias</h2>
<ul>
<li><a href="https://ftp.intel.com/Public/Pub/fpgaup/pub/Intel_Material/18.1/Computer_Systems/DE1-SoC/DE1-SoC_Computer_ARM.pdf">DE1-SoC Computer System with ARM* Cortex* A9 </a> - Acesso em 26 set. 2024. </li>
<li><a href="https://blogs.vmware.com/vsphere/2020/03/how-is-virtual-memory-translated-to-physical-memory.html"> NIELS HAGOORT. How is Virtual Memory Translated to Physical Memory? VMware vSphere Blog. </a> - Acesso em: 20 set. 2024.</li>
<li><a href="https://ftp.intel.com/Public/Pub/fpgaup/pub/Intel_Material/17.0/Tutorials/Linux_On_DE_Series_Boards.pdf" > Using Linux* on DE-series Boards </a> - Acesso em 24 set 2024.</li>
‚Äå</ul>
</div>
