## CPU4
フェッチステージとデコードステージの間にパイプラインレジスタを挿入。</br>
jumpが発生した場合にフェッチステージにある命令をフラッシュしなければならない。

命令メモリとパイプラインレジスタのクロックを同期させ、フェッチをクロックに同期させることで、命令メモリをBRAM化している。
