$comment
	File created using the following command:
		vcd file MIPS.msim.vcd -direction
$end
$date
	Thu Sep 22 09:12:49 2022
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module MIPS_vlg_vec_tst $end
$var reg 1 ! clock $end
$var reg 1 " reset $end
$var wire 1 # ALUResult [31] $end
$var wire 1 $ ALUResult [30] $end
$var wire 1 % ALUResult [29] $end
$var wire 1 & ALUResult [28] $end
$var wire 1 ' ALUResult [27] $end
$var wire 1 ( ALUResult [26] $end
$var wire 1 ) ALUResult [25] $end
$var wire 1 * ALUResult [24] $end
$var wire 1 + ALUResult [23] $end
$var wire 1 , ALUResult [22] $end
$var wire 1 - ALUResult [21] $end
$var wire 1 . ALUResult [20] $end
$var wire 1 / ALUResult [19] $end
$var wire 1 0 ALUResult [18] $end
$var wire 1 1 ALUResult [17] $end
$var wire 1 2 ALUResult [16] $end
$var wire 1 3 ALUResult [15] $end
$var wire 1 4 ALUResult [14] $end
$var wire 1 5 ALUResult [13] $end
$var wire 1 6 ALUResult [12] $end
$var wire 1 7 ALUResult [11] $end
$var wire 1 8 ALUResult [10] $end
$var wire 1 9 ALUResult [9] $end
$var wire 1 : ALUResult [8] $end
$var wire 1 ; ALUResult [7] $end
$var wire 1 < ALUResult [6] $end
$var wire 1 = ALUResult [5] $end
$var wire 1 > ALUResult [4] $end
$var wire 1 ? ALUResult [3] $end
$var wire 1 @ ALUResult [2] $end
$var wire 1 A ALUResult [1] $end
$var wire 1 B ALUResult [0] $end
$var wire 1 C MemData [31] $end
$var wire 1 D MemData [30] $end
$var wire 1 E MemData [29] $end
$var wire 1 F MemData [28] $end
$var wire 1 G MemData [27] $end
$var wire 1 H MemData [26] $end
$var wire 1 I MemData [25] $end
$var wire 1 J MemData [24] $end
$var wire 1 K MemData [23] $end
$var wire 1 L MemData [22] $end
$var wire 1 M MemData [21] $end
$var wire 1 N MemData [20] $end
$var wire 1 O MemData [19] $end
$var wire 1 P MemData [18] $end
$var wire 1 Q MemData [17] $end
$var wire 1 R MemData [16] $end
$var wire 1 S MemData [15] $end
$var wire 1 T MemData [14] $end
$var wire 1 U MemData [13] $end
$var wire 1 V MemData [12] $end
$var wire 1 W MemData [11] $end
$var wire 1 X MemData [10] $end
$var wire 1 Y MemData [9] $end
$var wire 1 Z MemData [8] $end
$var wire 1 [ MemData [7] $end
$var wire 1 \ MemData [6] $end
$var wire 1 ] MemData [5] $end
$var wire 1 ^ MemData [4] $end
$var wire 1 _ MemData [3] $end
$var wire 1 ` MemData [2] $end
$var wire 1 a MemData [1] $end
$var wire 1 b MemData [0] $end
$var wire 1 c PC [31] $end
$var wire 1 d PC [30] $end
$var wire 1 e PC [29] $end
$var wire 1 f PC [28] $end
$var wire 1 g PC [27] $end
$var wire 1 h PC [26] $end
$var wire 1 i PC [25] $end
$var wire 1 j PC [24] $end
$var wire 1 k PC [23] $end
$var wire 1 l PC [22] $end
$var wire 1 m PC [21] $end
$var wire 1 n PC [20] $end
$var wire 1 o PC [19] $end
$var wire 1 p PC [18] $end
$var wire 1 q PC [17] $end
$var wire 1 r PC [16] $end
$var wire 1 s PC [15] $end
$var wire 1 t PC [14] $end
$var wire 1 u PC [13] $end
$var wire 1 v PC [12] $end
$var wire 1 w PC [11] $end
$var wire 1 x PC [10] $end
$var wire 1 y PC [9] $end
$var wire 1 z PC [8] $end
$var wire 1 { PC [7] $end
$var wire 1 | PC [6] $end
$var wire 1 } PC [5] $end
$var wire 1 ~ PC [4] $end
$var wire 1 !! PC [3] $end
$var wire 1 "! PC [2] $end
$var wire 1 #! PC [1] $end
$var wire 1 $! PC [0] $end

$scope module i1 $end
$var wire 1 %! gnd $end
$var wire 1 &! vcc $end
$var wire 1 '! unknown $end
$var tri1 1 (! devclrn $end
$var tri1 1 )! devpor $end
$var tri1 1 *! devoe $end
$var wire 1 +! PC[0]~output_o $end
$var wire 1 ,! PC[1]~output_o $end
$var wire 1 -! PC[2]~output_o $end
$var wire 1 .! PC[3]~output_o $end
$var wire 1 /! PC[4]~output_o $end
$var wire 1 0! PC[5]~output_o $end
$var wire 1 1! PC[6]~output_o $end
$var wire 1 2! PC[7]~output_o $end
$var wire 1 3! PC[8]~output_o $end
$var wire 1 4! PC[9]~output_o $end
$var wire 1 5! PC[10]~output_o $end
$var wire 1 6! PC[11]~output_o $end
$var wire 1 7! PC[12]~output_o $end
$var wire 1 8! PC[13]~output_o $end
$var wire 1 9! PC[14]~output_o $end
$var wire 1 :! PC[15]~output_o $end
$var wire 1 ;! PC[16]~output_o $end
$var wire 1 <! PC[17]~output_o $end
$var wire 1 =! PC[18]~output_o $end
$var wire 1 >! PC[19]~output_o $end
$var wire 1 ?! PC[20]~output_o $end
$var wire 1 @! PC[21]~output_o $end
$var wire 1 A! PC[22]~output_o $end
$var wire 1 B! PC[23]~output_o $end
$var wire 1 C! PC[24]~output_o $end
$var wire 1 D! PC[25]~output_o $end
$var wire 1 E! PC[26]~output_o $end
$var wire 1 F! PC[27]~output_o $end
$var wire 1 G! PC[28]~output_o $end
$var wire 1 H! PC[29]~output_o $end
$var wire 1 I! PC[30]~output_o $end
$var wire 1 J! PC[31]~output_o $end
$var wire 1 K! ALUResult[0]~output_o $end
$var wire 1 L! ALUResult[1]~output_o $end
$var wire 1 M! ALUResult[2]~output_o $end
$var wire 1 N! ALUResult[3]~output_o $end
$var wire 1 O! ALUResult[4]~output_o $end
$var wire 1 P! ALUResult[5]~output_o $end
$var wire 1 Q! ALUResult[6]~output_o $end
$var wire 1 R! ALUResult[7]~output_o $end
$var wire 1 S! ALUResult[8]~output_o $end
$var wire 1 T! ALUResult[9]~output_o $end
$var wire 1 U! ALUResult[10]~output_o $end
$var wire 1 V! ALUResult[11]~output_o $end
$var wire 1 W! ALUResult[12]~output_o $end
$var wire 1 X! ALUResult[13]~output_o $end
$var wire 1 Y! ALUResult[14]~output_o $end
$var wire 1 Z! ALUResult[15]~output_o $end
$var wire 1 [! ALUResult[16]~output_o $end
$var wire 1 \! ALUResult[17]~output_o $end
$var wire 1 ]! ALUResult[18]~output_o $end
$var wire 1 ^! ALUResult[19]~output_o $end
$var wire 1 _! ALUResult[20]~output_o $end
$var wire 1 `! ALUResult[21]~output_o $end
$var wire 1 a! ALUResult[22]~output_o $end
$var wire 1 b! ALUResult[23]~output_o $end
$var wire 1 c! ALUResult[24]~output_o $end
$var wire 1 d! ALUResult[25]~output_o $end
$var wire 1 e! ALUResult[26]~output_o $end
$var wire 1 f! ALUResult[27]~output_o $end
$var wire 1 g! ALUResult[28]~output_o $end
$var wire 1 h! ALUResult[29]~output_o $end
$var wire 1 i! ALUResult[30]~output_o $end
$var wire 1 j! ALUResult[31]~output_o $end
$var wire 1 k! MemData[0]~output_o $end
$var wire 1 l! MemData[1]~output_o $end
$var wire 1 m! MemData[2]~output_o $end
$var wire 1 n! MemData[3]~output_o $end
$var wire 1 o! MemData[4]~output_o $end
$var wire 1 p! MemData[5]~output_o $end
$var wire 1 q! MemData[6]~output_o $end
$var wire 1 r! MemData[7]~output_o $end
$var wire 1 s! MemData[8]~output_o $end
$var wire 1 t! MemData[9]~output_o $end
$var wire 1 u! MemData[10]~output_o $end
$var wire 1 v! MemData[11]~output_o $end
$var wire 1 w! MemData[12]~output_o $end
$var wire 1 x! MemData[13]~output_o $end
$var wire 1 y! MemData[14]~output_o $end
$var wire 1 z! MemData[15]~output_o $end
$var wire 1 {! MemData[16]~output_o $end
$var wire 1 |! MemData[17]~output_o $end
$var wire 1 }! MemData[18]~output_o $end
$var wire 1 ~! MemData[19]~output_o $end
$var wire 1 !" MemData[20]~output_o $end
$var wire 1 "" MemData[21]~output_o $end
$var wire 1 #" MemData[22]~output_o $end
$var wire 1 $" MemData[23]~output_o $end
$var wire 1 %" MemData[24]~output_o $end
$var wire 1 &" MemData[25]~output_o $end
$var wire 1 '" MemData[26]~output_o $end
$var wire 1 (" MemData[27]~output_o $end
$var wire 1 )" MemData[28]~output_o $end
$var wire 1 *" MemData[29]~output_o $end
$var wire 1 +" MemData[30]~output_o $end
$var wire 1 ," MemData[31]~output_o $end
$var wire 1 -" clock~input_o $end
$var wire 1 ." clock~inputclkctrl_outclk $end
$var wire 1 /" Pc|PC[2]~30_combout $end
$var wire 1 0" Pc|PC[2]~31 $end
$var wire 1 1" Pc|PC[3]~32_combout $end
$var wire 1 2" Pc|PC[3]~33 $end
$var wire 1 3" Pc|PC[4]~34_combout $end
$var wire 1 4" Pc|PC[4]~35 $end
$var wire 1 5" Pc|PC[5]~36_combout $end
$var wire 1 6" Pc|PC[5]~37 $end
$var wire 1 7" Pc|PC[6]~38_combout $end
$var wire 1 8" Pc|PC[6]~39 $end
$var wire 1 9" Pc|PC[7]~40_combout $end
$var wire 1 :" Pc|PC[7]~feeder_combout $end
$var wire 1 ;" Pc|PC[7]~41 $end
$var wire 1 <" Pc|PC[8]~42_combout $end
$var wire 1 =" Pc|PC[8]~feeder_combout $end
$var wire 1 >" Pc|PC[8]~43 $end
$var wire 1 ?" Pc|PC[9]~44_combout $end
$var wire 1 @" Pc|PC[9]~45 $end
$var wire 1 A" Pc|PC[10]~46_combout $end
$var wire 1 B" Pc|PC[10]~47 $end
$var wire 1 C" Pc|PC[11]~48_combout $end
$var wire 1 D" Pc|PC[11]~49 $end
$var wire 1 E" Pc|PC[12]~50_combout $end
$var wire 1 F" Pc|PC[12]~51 $end
$var wire 1 G" Pc|PC[13]~52_combout $end
$var wire 1 H" Pc|PC[13]~53 $end
$var wire 1 I" Pc|PC[14]~54_combout $end
$var wire 1 J" Pc|PC[14]~55 $end
$var wire 1 K" Pc|PC[15]~56_combout $end
$var wire 1 L" Pc|PC[15]~57 $end
$var wire 1 M" Pc|PC[16]~58_combout $end
$var wire 1 N" Pc|PC[16]~59 $end
$var wire 1 O" Pc|PC[17]~60_combout $end
$var wire 1 P" Pc|PC[17]~61 $end
$var wire 1 Q" Pc|PC[18]~62_combout $end
$var wire 1 R" Pc|PC[18]~63 $end
$var wire 1 S" Pc|PC[19]~64_combout $end
$var wire 1 T" Pc|PC[19]~65 $end
$var wire 1 U" Pc|PC[20]~66_combout $end
$var wire 1 V" Pc|PC[20]~67 $end
$var wire 1 W" Pc|PC[21]~68_combout $end
$var wire 1 X" Pc|PC[21]~69 $end
$var wire 1 Y" Pc|PC[22]~70_combout $end
$var wire 1 Z" Pc|PC[22]~71 $end
$var wire 1 [" Pc|PC[23]~72_combout $end
$var wire 1 \" Pc|PC[23]~73 $end
$var wire 1 ]" Pc|PC[24]~74_combout $end
$var wire 1 ^" Pc|PC[24]~75 $end
$var wire 1 _" Pc|PC[25]~76_combout $end
$var wire 1 `" Pc|PC[25]~77 $end
$var wire 1 a" Pc|PC[26]~78_combout $end
$var wire 1 b" Pc|PC[26]~79 $end
$var wire 1 c" Pc|PC[27]~80_combout $end
$var wire 1 d" Pc|PC[27]~81 $end
$var wire 1 e" Pc|PC[28]~82_combout $end
$var wire 1 f" Pc|PC[28]~83 $end
$var wire 1 g" Pc|PC[29]~84_combout $end
$var wire 1 h" Pc|PC[29]~85 $end
$var wire 1 i" Pc|PC[30]~86_combout $end
$var wire 1 j" Pc|PC[30]~87 $end
$var wire 1 k" Pc|PC[31]~88_combout $end
$var wire 1 l" IMem|instructions~0_combout $end
$var wire 1 m" IMem|instructions~1_combout $end
$var wire 1 n" IMem|instructions~2_combout $end
$var wire 1 o" reset~input_o $end
$var wire 1 p" reset~inputclkctrl_outclk $end
$var wire 1 q" RegFile|regs[9][1]~q $end
$var wire 1 r" Ula|Add0~0_combout $end
$var wire 1 s" Ula|Add0~2_combout $end
$var wire 1 t" RegFile|regs[9][2]~q $end
$var wire 1 u" Ula|Add0~1 $end
$var wire 1 v" Ula|Add0~3_combout $end
$var wire 1 w" Ula|Add0~5_combout $end
$var wire 1 x" RegFile|regs[9][3]~q $end
$var wire 1 y" Ula|Add0~4 $end
$var wire 1 z" Ula|Add0~6_combout $end
$var wire 1 {" Ula|Add0~8_combout $end
$var wire 1 |" RegFile|regs[9][4]~q $end
$var wire 1 }" Ula|Add0~7 $end
$var wire 1 ~" Ula|Add0~9_combout $end
$var wire 1 !# Ula|Add0~11_combout $end
$var wire 1 "# RegFile|regs[9][5]~q $end
$var wire 1 ## Ula|Add0~10 $end
$var wire 1 $# Ula|Add0~12_combout $end
$var wire 1 %# Ula|Add0~14_combout $end
$var wire 1 &# RegFile|regs[9][6]~q $end
$var wire 1 '# Ula|Add0~13 $end
$var wire 1 (# Ula|Add0~15_combout $end
$var wire 1 )# Ula|Add0~17_combout $end
$var wire 1 *# RegFile|regs[9][7]~q $end
$var wire 1 +# Ula|Add0~16 $end
$var wire 1 ,# Ula|Add0~18_combout $end
$var wire 1 -# Ula|Add0~20_combout $end
$var wire 1 .# RegFile|regs[9][8]~feeder_combout $end
$var wire 1 /# RegFile|regs[9][8]~q $end
$var wire 1 0# Ula|Add0~19 $end
$var wire 1 1# Ula|Add0~21_combout $end
$var wire 1 2# Ula|Add0~23_combout $end
$var wire 1 3# RegFile|regs[9][9]~feeder_combout $end
$var wire 1 4# RegFile|regs[9][9]~q $end
$var wire 1 5# Ula|Add0~22 $end
$var wire 1 6# Ula|Add0~24_combout $end
$var wire 1 7# Ula|Add0~26_combout $end
$var wire 1 8# RegFile|regs[9][10]~q $end
$var wire 1 9# Ula|Add0~25 $end
$var wire 1 :# Ula|Add0~27_combout $end
$var wire 1 ;# Ula|Add0~29_combout $end
$var wire 1 <# RegFile|regs[9][11]~q $end
$var wire 1 =# Ula|Add0~28 $end
$var wire 1 ># Ula|Add0~30_combout $end
$var wire 1 ?# Ula|Add0~32_combout $end
$var wire 1 @# RegFile|regs[9][12]~q $end
$var wire 1 A# Ula|Add0~31 $end
$var wire 1 B# Ula|Add0~33_combout $end
$var wire 1 C# Ula|Add0~35_combout $end
$var wire 1 D# RegFile|regs[9][13]~q $end
$var wire 1 E# Ula|Add0~34 $end
$var wire 1 F# Ula|Add0~36_combout $end
$var wire 1 G# Ula|Add0~38_combout $end
$var wire 1 H# RegFile|regs[9][14]~q $end
$var wire 1 I# Ula|Add0~37 $end
$var wire 1 J# Ula|Add0~39_combout $end
$var wire 1 K# Ula|Add0~41_combout $end
$var wire 1 L# RegFile|regs[9][15]~q $end
$var wire 1 M# Ula|Add0~40 $end
$var wire 1 N# Ula|Add0~42_combout $end
$var wire 1 O# Ula|Add0~44_combout $end
$var wire 1 P# RegFile|regs[9][16]~feeder_combout $end
$var wire 1 Q# RegFile|regs[9][16]~q $end
$var wire 1 R# Ula|Add0~43 $end
$var wire 1 S# Ula|Add0~45_combout $end
$var wire 1 T# Ula|Add0~47_combout $end
$var wire 1 U# RegFile|regs[9][17]~feeder_combout $end
$var wire 1 V# RegFile|regs[9][17]~q $end
$var wire 1 W# Ula|Add0~46 $end
$var wire 1 X# Ula|Add0~48_combout $end
$var wire 1 Y# Ula|Add0~50_combout $end
$var wire 1 Z# RegFile|regs[9][18]~feeder_combout $end
$var wire 1 [# RegFile|regs[9][18]~q $end
$var wire 1 \# Ula|Add0~49 $end
$var wire 1 ]# Ula|Add0~51_combout $end
$var wire 1 ^# Ula|Add0~53_combout $end
$var wire 1 _# RegFile|regs[9][19]~feeder_combout $end
$var wire 1 `# RegFile|regs[9][19]~q $end
$var wire 1 a# Ula|Add0~52 $end
$var wire 1 b# Ula|Add0~54_combout $end
$var wire 1 c# Ula|Add0~56_combout $end
$var wire 1 d# RegFile|regs[9][20]~feeder_combout $end
$var wire 1 e# RegFile|regs[9][20]~q $end
$var wire 1 f# Ula|Add0~55 $end
$var wire 1 g# Ula|Add0~57_combout $end
$var wire 1 h# Ula|Add0~59_combout $end
$var wire 1 i# RegFile|regs[9][21]~feeder_combout $end
$var wire 1 j# RegFile|regs[9][21]~q $end
$var wire 1 k# Ula|Add0~58 $end
$var wire 1 l# Ula|Add0~60_combout $end
$var wire 1 m# Ula|Add0~62_combout $end
$var wire 1 n# RegFile|regs[9][22]~feeder_combout $end
$var wire 1 o# RegFile|regs[9][22]~q $end
$var wire 1 p# Ula|Add0~61 $end
$var wire 1 q# Ula|Add0~63_combout $end
$var wire 1 r# Ula|Add0~65_combout $end
$var wire 1 s# RegFile|regs[9][23]~q $end
$var wire 1 t# Ula|Add0~64 $end
$var wire 1 u# Ula|Add0~66_combout $end
$var wire 1 v# Ula|Add0~68_combout $end
$var wire 1 w# RegFile|regs[9][24]~q $end
$var wire 1 x# Ula|Add0~67 $end
$var wire 1 y# Ula|Add0~69_combout $end
$var wire 1 z# Ula|Add0~71_combout $end
$var wire 1 {# RegFile|regs[9][25]~q $end
$var wire 1 |# Ula|Add0~70 $end
$var wire 1 }# Ula|Add0~72_combout $end
$var wire 1 ~# Ula|Add0~74_combout $end
$var wire 1 !$ RegFile|regs[9][26]~q $end
$var wire 1 "$ Ula|Add0~73 $end
$var wire 1 #$ Ula|Add0~75_combout $end
$var wire 1 $$ Ula|Add0~77_combout $end
$var wire 1 %$ RegFile|regs[9][27]~q $end
$var wire 1 &$ Ula|Add0~76 $end
$var wire 1 '$ Ula|Add0~78_combout $end
$var wire 1 ($ Ula|Add0~80_combout $end
$var wire 1 )$ RegFile|regs[9][28]~q $end
$var wire 1 *$ Ula|Add0~79 $end
$var wire 1 +$ Ula|Add0~81_combout $end
$var wire 1 ,$ Ula|Add0~83_combout $end
$var wire 1 -$ RegFile|regs[9][29]~q $end
$var wire 1 .$ Ula|Add0~82 $end
$var wire 1 /$ Ula|Add0~84_combout $end
$var wire 1 0$ Ula|Add0~86_combout $end
$var wire 1 1$ RegFile|regs[9][30]~q $end
$var wire 1 2$ Ula|Add0~85 $end
$var wire 1 3$ Ula|Add0~87_combout $end
$var wire 1 4$ Ula|Add0~89_combout $end
$var wire 1 5$ RegFile|regs[9][31]~q $end
$var wire 1 6$ Ula|Add0~88 $end
$var wire 1 7$ Ula|Add0~90_combout $end
$var wire 1 8$ Ula|Add0~92_combout $end
$var wire 1 9$ Pc|PC [31] $end
$var wire 1 :$ Pc|PC [30] $end
$var wire 1 ;$ Pc|PC [29] $end
$var wire 1 <$ Pc|PC [28] $end
$var wire 1 =$ Pc|PC [27] $end
$var wire 1 >$ Pc|PC [26] $end
$var wire 1 ?$ Pc|PC [25] $end
$var wire 1 @$ Pc|PC [24] $end
$var wire 1 A$ Pc|PC [23] $end
$var wire 1 B$ Pc|PC [22] $end
$var wire 1 C$ Pc|PC [21] $end
$var wire 1 D$ Pc|PC [20] $end
$var wire 1 E$ Pc|PC [19] $end
$var wire 1 F$ Pc|PC [18] $end
$var wire 1 G$ Pc|PC [17] $end
$var wire 1 H$ Pc|PC [16] $end
$var wire 1 I$ Pc|PC [15] $end
$var wire 1 J$ Pc|PC [14] $end
$var wire 1 K$ Pc|PC [13] $end
$var wire 1 L$ Pc|PC [12] $end
$var wire 1 M$ Pc|PC [11] $end
$var wire 1 N$ Pc|PC [10] $end
$var wire 1 O$ Pc|PC [9] $end
$var wire 1 P$ Pc|PC [8] $end
$var wire 1 Q$ Pc|PC [7] $end
$var wire 1 R$ Pc|PC [6] $end
$var wire 1 S$ Pc|PC [5] $end
$var wire 1 T$ Pc|PC [4] $end
$var wire 1 U$ Pc|PC [3] $end
$var wire 1 V$ Pc|PC [2] $end
$var wire 1 W$ Pc|PC [1] $end
$var wire 1 X$ Pc|PC [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0"
0B
1A
0@
1?
0>
0=
0<
0;
0:
09
08
07
06
05
04
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
0#
0b
0a
0`
0_
0^
0]
0\
0[
0Z
0Y
0X
0W
0V
0U
0T
0S
0R
0Q
0P
0O
0N
0M
0L
0K
0J
0I
0H
0G
0F
0E
0D
0C
0$!
0#!
0"!
0!!
0~
0}
0|
0{
0z
0y
0x
0w
0v
0u
0t
0s
0r
0q
0p
0o
0n
0m
0l
0k
0j
0i
0h
0g
0f
0e
0d
0c
0%!
1&!
x'!
1(!
1)!
1*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
1L!
0M!
1N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
1/"
00"
01"
12"
03"
04"
05"
16"
07"
08"
09"
0:"
1;"
0<"
0="
0>"
0?"
1@"
0A"
0B"
0C"
1D"
0E"
0F"
0G"
1H"
0I"
0J"
0K"
1L"
0M"
0N"
0O"
1P"
0Q"
0R"
0S"
1T"
0U"
0V"
0W"
1X"
0Y"
0Z"
0["
1\"
0]"
0^"
0_"
1`"
0a"
0b"
0c"
1d"
0e"
0f"
0g"
1h"
0i"
0j"
0k"
1l"
0m"
1n"
0o"
0p"
0q"
1r"
1s"
0t"
0u"
0v"
0w"
0x"
1y"
1z"
1{"
0|"
0}"
0~"
0!#
0"#
1##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
1+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
15#
06#
07#
08#
09#
0:#
0;#
0<#
1=#
0>#
0?#
0@#
0A#
0B#
0C#
0D#
1E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
1M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
1W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
1a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
1k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
1t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
1|#
0}#
0~#
0!$
0"$
0#$
0$$
0%$
1&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
1.$
0/$
00$
01$
02$
03$
04$
05$
16$
07$
08$
zX$
zW$
0V$
0U$
0T$
0S$
0R$
0Q$
0P$
0O$
0N$
0M$
0L$
0K$
0J$
0I$
0H$
0G$
0F$
0E$
0D$
0C$
0B$
0A$
0@$
0?$
0>$
0=$
0<$
0;$
0:$
09$
$end
#220000
1!
1-"
1."
1x"
1q"
1V$
1-!
1}"
0z"
1u"
0r"
10"
1"!
0/"
1~"
1v"
0{"
0s"
11"
0L!
0N!
0?
0A
1!#
1w"
1M!
1O!
1>
1@
#300000
0!
0-"
0."
#460000
1!
1-"
1."
1|"
0x"
1t"
0q"
1U$
0V$
0-!
1.!
0##
0~"
0}"
1z"
0y"
0v"
0u"
1r"
02"
00"
1!!
0"!
01"
1/"
1$#
1##
1~"
1}"
0z"
1y"
1v"
12"
0!#
1{"
0w"
1s"
13"
11"
1L!
0M!
1N!
0O!
0$#
0##
0~"
0}"
1z"
0>
1?
0@
1A
1%#
1!#
0{"
1w"
03"
1M!
0N!
1O!
1P!
1$#
1##
1~"
1=
1>
0?
1@
0%#
0!#
1{"
1N!
0O!
0P!
0$#
0=
0>
1?
1%#
1!#
1O!
1P!
1=
1>
0%#
0P!
0=
#540000
0!
0-"
0."
#1000000
