/*
 * Copywight (C) 2017  Advanced Micwo Devices, Inc.
 *
 * Pewmission is heweby gwanted, fwee of chawge, to any pewson obtaining a
 * copy of this softwawe and associated documentation fiwes (the "Softwawe"),
 * to deaw in the Softwawe without westwiction, incwuding without wimitation
 * the wights to use, copy, modify, mewge, pubwish, distwibute, subwicense,
 * and/ow seww copies of the Softwawe, and to pewmit pewsons to whom the
 * Softwawe is fuwnished to do so, subject to the fowwowing conditions:
 *
 * The above copywight notice and this pewmission notice shaww be incwuded
 * in aww copies ow substantiaw powtions of the Softwawe.
 *
 * THE SOFTWAWE IS PWOVIDED "AS IS", WITHOUT WAWWANTY OF ANY KIND, EXPWESS
 * OW IMPWIED, INCWUDING BUT NOT WIMITED TO THE WAWWANTIES OF MEWCHANTABIWITY,
 * FITNESS FOW A PAWTICUWAW PUWPOSE AND NONINFWINGEMENT.  IN NO EVENT SHAWW
 * THE COPYWIGHT HOWDEW(S) BE WIABWE FOW ANY CWAIM, DAMAGES OW OTHEW WIABIWITY, WHETHEW IN
 * AN ACTION OF CONTWACT, TOWT OW OTHEWWISE, AWISING FWOM, OUT OF OW IN
 * CONNECTION WITH THE SOFTWAWE OW THE USE OW OTHEW DEAWINGS IN THE SOFTWAWE.
 */
#ifndef _nbio_7_0_OFFSET_HEADEW
#define _nbio_7_0_OFFSET_HEADEW



// addwessBwock: nbio_iohub_nb_nbcfg_nb_cfgdec
// base addwess: 0x0
#define cfgNB_NBCFG0_NB_VENDOW_ID                                                                       0x0000
#define cfgNB_NBCFG0_NB_DEVICE_ID                                                                       0x0002
#define cfgNB_NBCFG0_NB_COMMAND                                                                         0x0004
#define cfgNB_NBCFG0_NB_STATUS                                                                          0x0006
#define cfgNB_NBCFG0_NB_WEVISION_ID                                                                     0x0008
#define cfgNB_NBCFG0_NB_WEGPWOG_INF                                                                     0x0009
#define cfgNB_NBCFG0_NB_SUB_CWASS                                                                       0x000a
#define cfgNB_NBCFG0_NB_BASE_CODE                                                                       0x000b
#define cfgNB_NBCFG0_NB_CACHE_WINE                                                                      0x000c
#define cfgNB_NBCFG0_NB_WATENCY                                                                         0x000d
#define cfgNB_NBCFG0_NB_HEADEW                                                                          0x000e
#define cfgNB_NBCFG0_NB_ADAPTEW_ID                                                                      0x002c
#define cfgNB_NBCFG0_NB_CAPABIWITIES_PTW                                                                0x0034
#define cfgNB_NBCFG0_NB_HEADEW_W                                                                        0x0048
#define cfgNB_NBCFG0_NB_PCI_CTWW                                                                        0x004c
#define cfgNB_NBCFG0_NB_ADAPTEW_ID_W                                                                    0x0050
#define cfgNB_NBCFG0_NB_SMN_INDEX_EXTENSION_0                                                           0x005c
#define cfgNB_NBCFG0_NB_SMN_INDEX_0                                                                     0x0060
#define cfgNB_NBCFG0_NB_SMN_DATA_0                                                                      0x0064
#define cfgNB_NBCFG0_NBCFG_SCWATCH_0                                                                    0x0068
#define cfgNB_NBCFG0_NBCFG_SCWATCH_1                                                                    0x006c
#define cfgNB_NBCFG0_NBCFG_SCWATCH_2                                                                    0x0070
#define cfgNB_NBCFG0_NBCFG_SCWATCH_3                                                                    0x0074
#define cfgNB_NBCFG0_NBCFG_SCWATCH_4                                                                    0x0078
#define cfgNB_NBCFG0_NB_PCI_AWB                                                                         0x0084
#define cfgNB_NBCFG0_NB_DWAM_SWOT1_BASE                                                                 0x0088
#define cfgNB_NBCFG0_NB_TOP_OF_DWAM_SWOT1                                                               0x0090
#define cfgNB_NBCFG0_NB_SMN_INDEX_EXTENSION_1                                                           0x009c
#define cfgNB_NBCFG0_NB_SMN_INDEX_1                                                                     0x00a0
#define cfgNB_NBCFG0_NB_SMN_DATA_1                                                                      0x00a4
#define cfgNB_NBCFG0_NB_INDEX_DATA_MUTEX0                                                               0x00a8
#define cfgNB_NBCFG0_NB_INDEX_DATA_MUTEX1                                                               0x00ac
#define cfgNB_NBCFG0_NB_SMN_INDEX_EXTENSION_2                                                           0x00b4
#define cfgNB_NBCFG0_NB_SMN_INDEX_2                                                                     0x00b8
#define cfgNB_NBCFG0_NB_SMN_DATA_2                                                                      0x00bc
#define cfgNB_NBCFG0_NB_SMN_INDEX_EXTENSION_3                                                           0x00c0
#define cfgNB_NBCFG0_NB_SMN_INDEX_3                                                                     0x00c4
#define cfgNB_NBCFG0_NB_SMN_DATA_3                                                                      0x00c8
#define cfgNB_NBCFG0_NB_SMN_INDEX_EXTENSION_4                                                           0x00cc
#define cfgNB_NBCFG0_NB_SMN_INDEX_4                                                                     0x00d0
#define cfgNB_NBCFG0_NB_SMN_DATA_4                                                                      0x00d4
#define cfgNB_NBCFG0_NB_SMN_INDEX_EXTENSION_5                                                           0x00dc
#define cfgNB_NBCFG0_NB_SMN_INDEX_5                                                                     0x00e0
#define cfgNB_NBCFG0_NB_SMN_DATA_5                                                                      0x00e4
#define cfgNB_NBCFG0_NB_PEWF_CNT_CTWW                                                                   0x00f4
#define cfgNB_NBCFG0_NB_SMN_INDEX_6                                                                     0x00f8
#define cfgNB_NBCFG0_NB_SMN_DATA_6                                                                      0x00fc


// addwessBwock: nbio_iohub_iommu_w2_iommuw2cfg
// base addwess: 0x0
#define cfgIOMMU_W2_0_IOMMU_VENDOW_ID                                                                   0x0000
#define cfgIOMMU_W2_0_IOMMU_DEVICE_ID                                                                   0x0002
#define cfgIOMMU_W2_0_IOMMU_COMMAND                                                                     0x0004
#define cfgIOMMU_W2_0_IOMMU_STATUS                                                                      0x0006
#define cfgIOMMU_W2_0_IOMMU_WEVISION_ID                                                                 0x0008
#define cfgIOMMU_W2_0_IOMMU_WEGPWOG_INF                                                                 0x0009
#define cfgIOMMU_W2_0_IOMMU_SUB_CWASS                                                                   0x000a
#define cfgIOMMU_W2_0_IOMMU_BASE_CODE                                                                   0x000b
#define cfgIOMMU_W2_0_IOMMU_CACHE_WINE                                                                  0x000c
#define cfgIOMMU_W2_0_IOMMU_WATENCY                                                                     0x000d
#define cfgIOMMU_W2_0_IOMMU_HEADEW                                                                      0x000e
#define cfgIOMMU_W2_0_IOMMU_BIST                                                                        0x000f
#define cfgIOMMU_W2_0_IOMMU_ADAPTEW_ID                                                                  0x002c
#define cfgIOMMU_W2_0_IOMMU_CAPABIWITIES_PTW                                                            0x0034
#define cfgIOMMU_W2_0_IOMMU_INTEWWUPT_WINE                                                              0x003c
#define cfgIOMMU_W2_0_IOMMU_INTEWWUPT_PIN                                                               0x003d
#define cfgIOMMU_W2_0_IOMMU_CAP_HEADEW                                                                  0x0040
#define cfgIOMMU_W2_0_IOMMU_CAP_BASE_WO                                                                 0x0044
#define cfgIOMMU_W2_0_IOMMU_CAP_BASE_HI                                                                 0x0048
#define cfgIOMMU_W2_0_IOMMU_CAP_WANGE                                                                   0x004c
#define cfgIOMMU_W2_0_IOMMU_CAP_MISC                                                                    0x0050
#define cfgIOMMU_W2_0_IOMMU_CAP_MISC_1                                                                  0x0054
#define cfgIOMMU_W2_0_IOMMU_MSI_CAP                                                                     0x0064
#define cfgIOMMU_W2_0_IOMMU_MSI_ADDW_WO                                                                 0x0068
#define cfgIOMMU_W2_0_IOMMU_MSI_ADDW_HI                                                                 0x006c
#define cfgIOMMU_W2_0_IOMMU_MSI_DATA                                                                    0x0070
#define cfgIOMMU_W2_0_IOMMU_MSI_MAPPING_CAP                                                             0x0074
#define cfgIOMMU_W2_0_IOMMU_ADAPTEW_ID_W                                                                0x0078
#define cfgIOMMU_W2_0_IOMMU_CONTWOW_W                                                                   0x007c
#define cfgIOMMU_W2_0_IOMMU_MMIO_CONTWOW0_W                                                             0x0080
#define cfgIOMMU_W2_0_IOMMU_MMIO_CONTWOW1_W                                                             0x0084
#define cfgIOMMU_W2_0_IOMMU_WANGE_W                                                                     0x0088
#define cfgIOMMU_W2_0_IOMMU_DSFX_CONTWOW                                                                0x008c
#define cfgIOMMU_W2_0_IOMMU_DSSX_DUMMY_0                                                                0x0090
#define cfgIOMMU_W2_0_IOMMU_DSCX_DUMMY_0                                                                0x0094
#define cfgIOMMU_W2_0_W2B_POISON_DVM_CNTWW                                                              0x0098
#define cfgIOMMU_W2_0_W2_IOHC_DmaWeq_Staww_Contwow                                                      0x009c
#define cfgIOMMU_W2_0_IOHC_W2_HostWsp_Staww_Contwow                                                     0x00a0
#define cfgIOMMU_W2_0_SMMU_MMIO_IDW0_W                                                                  0x00a4
#define cfgIOMMU_W2_0_SMMU_MMIO_IDW1_W                                                                  0x00a8
#define cfgIOMMU_W2_0_SMMU_MMIO_IDW2_W                                                                  0x00ac
#define cfgIOMMU_W2_0_SMMU_MMIO_IDW3_W                                                                  0x00b0
#define cfgIOMMU_W2_0_SMMU_MMIO_IDW5_W                                                                  0x00b8
#define cfgIOMMU_W2_0_SMMU_MMIO_IIDW_W                                                                  0x00bc
#define cfgIOMMU_W2_0_SMMU_AIDW_W                                                                       0x00c0


// addwessBwock: nbio_nbif0_bif_cfg_dev0_wc_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_WC0_VENDOW_ID                                                                   0x0000
#define cfgBIF_CFG_DEV0_WC0_DEVICE_ID                                                                   0x0002
#define cfgBIF_CFG_DEV0_WC0_COMMAND                                                                     0x0004
#define cfgBIF_CFG_DEV0_WC0_STATUS                                                                      0x0006
#define cfgBIF_CFG_DEV0_WC0_WEVISION_ID                                                                 0x0008
#define cfgBIF_CFG_DEV0_WC0_PWOG_INTEWFACE                                                              0x0009
#define cfgBIF_CFG_DEV0_WC0_SUB_CWASS                                                                   0x000a
#define cfgBIF_CFG_DEV0_WC0_BASE_CWASS                                                                  0x000b
#define cfgBIF_CFG_DEV0_WC0_CACHE_WINE                                                                  0x000c
#define cfgBIF_CFG_DEV0_WC0_WATENCY                                                                     0x000d
#define cfgBIF_CFG_DEV0_WC0_HEADEW                                                                      0x000e
#define cfgBIF_CFG_DEV0_WC0_BIST                                                                        0x000f
#define cfgBIF_CFG_DEV0_WC0_BASE_ADDW_1                                                                 0x0010
#define cfgBIF_CFG_DEV0_WC0_SUB_BUS_NUMBEW_WATENCY                                                      0x0018
#define cfgBIF_CFG_DEV0_WC0_IO_BASE_WIMIT                                                               0x001c
#define cfgBIF_CFG_DEV0_WC0_SECONDAWY_STATUS                                                            0x001e
#define cfgBIF_CFG_DEV0_WC0_MEM_BASE_WIMIT                                                              0x0020
#define cfgBIF_CFG_DEV0_WC0_PWEF_BASE_WIMIT                                                             0x0024
#define cfgBIF_CFG_DEV0_WC0_PWEF_BASE_UPPEW                                                             0x0028
#define cfgBIF_CFG_DEV0_WC0_PWEF_WIMIT_UPPEW                                                            0x002c
#define cfgBIF_CFG_DEV0_WC0_IO_BASE_WIMIT_HI                                                            0x0030
#define cfgBIF_CFG_DEV0_WC0_CAP_PTW                                                                     0x0034
#define cfgBIF_CFG_DEV0_WC0_INTEWWUPT_WINE                                                              0x003c
#define cfgBIF_CFG_DEV0_WC0_INTEWWUPT_PIN                                                               0x003d
#define cfgBIF_CFG_DEV0_WC0_IWQ_BWIDGE_CNTW                                                             0x003e
#define cfgBIF_CFG_DEV0_WC0_EXT_BWIDGE_CNTW                                                             0x0040
#define cfgBIF_CFG_DEV0_WC0_PMI_CAP_WIST                                                                0x0050
#define cfgBIF_CFG_DEV0_WC0_PMI_CAP                                                                     0x0052
#define cfgBIF_CFG_DEV0_WC0_PMI_STATUS_CNTW                                                             0x0054
#define cfgBIF_CFG_DEV0_WC0_PCIE_CAP_WIST                                                               0x0058
#define cfgBIF_CFG_DEV0_WC0_PCIE_CAP                                                                    0x005a
#define cfgBIF_CFG_DEV0_WC0_DEVICE_CAP                                                                  0x005c
#define cfgBIF_CFG_DEV0_WC0_DEVICE_CNTW                                                                 0x0060
#define cfgBIF_CFG_DEV0_WC0_DEVICE_STATUS                                                               0x0062
#define cfgBIF_CFG_DEV0_WC0_WINK_CAP                                                                    0x0064
#define cfgBIF_CFG_DEV0_WC0_WINK_CNTW                                                                   0x0068
#define cfgBIF_CFG_DEV0_WC0_WINK_STATUS                                                                 0x006a
#define cfgBIF_CFG_DEV0_WC0_SWOT_CAP                                                                    0x006c
#define cfgBIF_CFG_DEV0_WC0_SWOT_CNTW                                                                   0x0070
#define cfgBIF_CFG_DEV0_WC0_SWOT_STATUS                                                                 0x0072
#define cfgBIF_CFG_DEV0_WC0_WOOT_CNTW                                                                   0x0074
#define cfgBIF_CFG_DEV0_WC0_WOOT_CAP                                                                    0x0076
#define cfgBIF_CFG_DEV0_WC0_WOOT_STATUS                                                                 0x0078
#define cfgBIF_CFG_DEV0_WC0_DEVICE_CAP2                                                                 0x007c
#define cfgBIF_CFG_DEV0_WC0_DEVICE_CNTW2                                                                0x0080
#define cfgBIF_CFG_DEV0_WC0_DEVICE_STATUS2                                                              0x0082
#define cfgBIF_CFG_DEV0_WC0_WINK_CAP2                                                                   0x0084
#define cfgBIF_CFG_DEV0_WC0_WINK_CNTW2                                                                  0x0088
#define cfgBIF_CFG_DEV0_WC0_WINK_STATUS2                                                                0x008a
#define cfgBIF_CFG_DEV0_WC0_SWOT_CAP2                                                                   0x008c
#define cfgBIF_CFG_DEV0_WC0_SWOT_CNTW2                                                                  0x0090
#define cfgBIF_CFG_DEV0_WC0_SWOT_STATUS2                                                                0x0092
#define cfgBIF_CFG_DEV0_WC0_MSI_CAP_WIST                                                                0x00a0
#define cfgBIF_CFG_DEV0_WC0_MSI_MSG_CNTW                                                                0x00a2
#define cfgBIF_CFG_DEV0_WC0_MSI_MSG_ADDW_WO                                                             0x00a4
#define cfgBIF_CFG_DEV0_WC0_MSI_MSG_ADDW_HI                                                             0x00a8
#define cfgBIF_CFG_DEV0_WC0_MSI_MSG_DATA                                                                0x00a8
#define cfgBIF_CFG_DEV0_WC0_MSI_MSG_DATA_64                                                             0x00ac
#define cfgBIF_CFG_DEV0_WC0_SSID_CAP_WIST                                                               0x00c0
#define cfgBIF_CFG_DEV0_WC0_SSID_CAP                                                                    0x00c4
#define cfgBIF_CFG_DEV0_WC0_MSI_MAP_CAP_WIST                                                            0x00c8
#define cfgBIF_CFG_DEV0_WC0_MSI_MAP_CAP                                                                 0x00ca
#define cfgBIF_CFG_DEV0_WC0_MSI_MAP_ADDW_WO                                                             0x00cc
#define cfgBIF_CFG_DEV0_WC0_MSI_MAP_ADDW_HI                                                             0x00d0
#define cfgBIF_CFG_DEV0_WC0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                           0x0100
#define cfgBIF_CFG_DEV0_WC0_PCIE_VENDOW_SPECIFIC_HDW                                                    0x0104
#define cfgBIF_CFG_DEV0_WC0_PCIE_VENDOW_SPECIFIC1                                                       0x0108
#define cfgBIF_CFG_DEV0_WC0_PCIE_VENDOW_SPECIFIC2                                                       0x010c
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC_ENH_CAP_WIST                                                        0x0110
#define cfgBIF_CFG_DEV0_WC0_PCIE_POWT_VC_CAP_WEG1                                                       0x0114
#define cfgBIF_CFG_DEV0_WC0_PCIE_POWT_VC_CAP_WEG2                                                       0x0118
#define cfgBIF_CFG_DEV0_WC0_PCIE_POWT_VC_CNTW                                                           0x011c
#define cfgBIF_CFG_DEV0_WC0_PCIE_POWT_VC_STATUS                                                         0x011e
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC0_WESOUWCE_CAP                                                       0x0120
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC0_WESOUWCE_CNTW                                                      0x0124
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC0_WESOUWCE_STATUS                                                    0x012a
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC1_WESOUWCE_CAP                                                       0x012c
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC1_WESOUWCE_CNTW                                                      0x0130
#define cfgBIF_CFG_DEV0_WC0_PCIE_VC1_WESOUWCE_STATUS                                                    0x0136
#define cfgBIF_CFG_DEV0_WC0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                            0x0140
#define cfgBIF_CFG_DEV0_WC0_PCIE_DEV_SEWIAW_NUM_DW1                                                     0x0144
#define cfgBIF_CFG_DEV0_WC0_PCIE_DEV_SEWIAW_NUM_DW2                                                     0x0148
#define cfgBIF_CFG_DEV0_WC0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                               0x0150
#define cfgBIF_CFG_DEV0_WC0_PCIE_UNCOWW_EWW_STATUS                                                      0x0154
#define cfgBIF_CFG_DEV0_WC0_PCIE_UNCOWW_EWW_MASK                                                        0x0158
#define cfgBIF_CFG_DEV0_WC0_PCIE_UNCOWW_EWW_SEVEWITY                                                    0x015c
#define cfgBIF_CFG_DEV0_WC0_PCIE_COWW_EWW_STATUS                                                        0x0160
#define cfgBIF_CFG_DEV0_WC0_PCIE_COWW_EWW_MASK                                                          0x0164
#define cfgBIF_CFG_DEV0_WC0_PCIE_ADV_EWW_CAP_CNTW                                                       0x0168
#define cfgBIF_CFG_DEV0_WC0_PCIE_HDW_WOG0                                                               0x016c
#define cfgBIF_CFG_DEV0_WC0_PCIE_HDW_WOG1                                                               0x0170
#define cfgBIF_CFG_DEV0_WC0_PCIE_HDW_WOG2                                                               0x0174
#define cfgBIF_CFG_DEV0_WC0_PCIE_HDW_WOG3                                                               0x0178
#define cfgBIF_CFG_DEV0_WC0_PCIE_WOOT_EWW_CMD                                                           0x017c
#define cfgBIF_CFG_DEV0_WC0_PCIE_WOOT_EWW_STATUS                                                        0x0180
#define cfgBIF_CFG_DEV0_WC0_PCIE_EWW_SWC_ID                                                             0x0184
#define cfgBIF_CFG_DEV0_WC0_PCIE_TWP_PWEFIX_WOG0                                                        0x0188
#define cfgBIF_CFG_DEV0_WC0_PCIE_TWP_PWEFIX_WOG1                                                        0x018c
#define cfgBIF_CFG_DEV0_WC0_PCIE_TWP_PWEFIX_WOG2                                                        0x0190
#define cfgBIF_CFG_DEV0_WC0_PCIE_TWP_PWEFIX_WOG3                                                        0x0194
#define cfgBIF_CFG_DEV0_WC0_PCIE_SECONDAWY_ENH_CAP_WIST                                                 0x0270
#define cfgBIF_CFG_DEV0_WC0_PCIE_WINK_CNTW3                                                             0x0274
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_EWWOW_STATUS                                                      0x0278
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_0_EQUAWIZATION_CNTW                                               0x027c
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_1_EQUAWIZATION_CNTW                                               0x027e
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_2_EQUAWIZATION_CNTW                                               0x0280
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_3_EQUAWIZATION_CNTW                                               0x0282
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_4_EQUAWIZATION_CNTW                                               0x0284
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_5_EQUAWIZATION_CNTW                                               0x0286
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_6_EQUAWIZATION_CNTW                                               0x0288
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_7_EQUAWIZATION_CNTW                                               0x028a
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_8_EQUAWIZATION_CNTW                                               0x028c
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_9_EQUAWIZATION_CNTW                                               0x028e
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_10_EQUAWIZATION_CNTW                                              0x0290
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_11_EQUAWIZATION_CNTW                                              0x0292
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_12_EQUAWIZATION_CNTW                                              0x0294
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_13_EQUAWIZATION_CNTW                                              0x0296
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_14_EQUAWIZATION_CNTW                                              0x0298
#define cfgBIF_CFG_DEV0_WC0_PCIE_WANE_15_EQUAWIZATION_CNTW                                              0x029a
#define cfgBIF_CFG_DEV0_WC0_PCIE_ACS_ENH_CAP_WIST                                                       0x02a0
#define cfgBIF_CFG_DEV0_WC0_PCIE_ACS_CAP                                                                0x02a4
#define cfgBIF_CFG_DEV0_WC0_PCIE_ACS_CNTW                                                               0x02a6


// addwessBwock: nbio_nbif0_bif_cfg_dev1_wc_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV1_WC0_VENDOW_ID                                                                   0x0000
#define cfgBIF_CFG_DEV1_WC0_DEVICE_ID                                                                   0x0002
#define cfgBIF_CFG_DEV1_WC0_COMMAND                                                                     0x0004
#define cfgBIF_CFG_DEV1_WC0_STATUS                                                                      0x0006
#define cfgBIF_CFG_DEV1_WC0_WEVISION_ID                                                                 0x0008
#define cfgBIF_CFG_DEV1_WC0_PWOG_INTEWFACE                                                              0x0009
#define cfgBIF_CFG_DEV1_WC0_SUB_CWASS                                                                   0x000a
#define cfgBIF_CFG_DEV1_WC0_BASE_CWASS                                                                  0x000b
#define cfgBIF_CFG_DEV1_WC0_CACHE_WINE                                                                  0x000c
#define cfgBIF_CFG_DEV1_WC0_WATENCY                                                                     0x000d
#define cfgBIF_CFG_DEV1_WC0_HEADEW                                                                      0x000e
#define cfgBIF_CFG_DEV1_WC0_BIST                                                                        0x000f
#define cfgBIF_CFG_DEV1_WC0_BASE_ADDW_1                                                                 0x0010
#define cfgBIF_CFG_DEV1_WC0_SUB_BUS_NUMBEW_WATENCY                                                      0x0018
#define cfgBIF_CFG_DEV1_WC0_IO_BASE_WIMIT                                                               0x001c
#define cfgBIF_CFG_DEV1_WC0_SECONDAWY_STATUS                                                            0x001e
#define cfgBIF_CFG_DEV1_WC0_MEM_BASE_WIMIT                                                              0x0020
#define cfgBIF_CFG_DEV1_WC0_PWEF_BASE_WIMIT                                                             0x0024
#define cfgBIF_CFG_DEV1_WC0_PWEF_BASE_UPPEW                                                             0x0028
#define cfgBIF_CFG_DEV1_WC0_PWEF_WIMIT_UPPEW                                                            0x002c
#define cfgBIF_CFG_DEV1_WC0_IO_BASE_WIMIT_HI                                                            0x0030
#define cfgBIF_CFG_DEV1_WC0_CAP_PTW                                                                     0x0034
#define cfgBIF_CFG_DEV1_WC0_INTEWWUPT_WINE                                                              0x003c
#define cfgBIF_CFG_DEV1_WC0_INTEWWUPT_PIN                                                               0x003d
#define cfgBIF_CFG_DEV1_WC0_IWQ_BWIDGE_CNTW                                                             0x003e
#define cfgBIF_CFG_DEV1_WC0_EXT_BWIDGE_CNTW                                                             0x0040
#define cfgBIF_CFG_DEV1_WC0_PMI_CAP_WIST                                                                0x0050
#define cfgBIF_CFG_DEV1_WC0_PMI_CAP                                                                     0x0052
#define cfgBIF_CFG_DEV1_WC0_PMI_STATUS_CNTW                                                             0x0054
#define cfgBIF_CFG_DEV1_WC0_PCIE_CAP_WIST                                                               0x0058
#define cfgBIF_CFG_DEV1_WC0_PCIE_CAP                                                                    0x005a
#define cfgBIF_CFG_DEV1_WC0_DEVICE_CAP                                                                  0x005c
#define cfgBIF_CFG_DEV1_WC0_DEVICE_CNTW                                                                 0x0060
#define cfgBIF_CFG_DEV1_WC0_DEVICE_STATUS                                                               0x0062
#define cfgBIF_CFG_DEV1_WC0_WINK_CAP                                                                    0x0064
#define cfgBIF_CFG_DEV1_WC0_WINK_CNTW                                                                   0x0068
#define cfgBIF_CFG_DEV1_WC0_WINK_STATUS                                                                 0x006a
#define cfgBIF_CFG_DEV1_WC0_SWOT_CAP                                                                    0x006c
#define cfgBIF_CFG_DEV1_WC0_SWOT_CNTW                                                                   0x0070
#define cfgBIF_CFG_DEV1_WC0_SWOT_STATUS                                                                 0x0072
#define cfgBIF_CFG_DEV1_WC0_WOOT_CNTW                                                                   0x0074
#define cfgBIF_CFG_DEV1_WC0_WOOT_CAP                                                                    0x0076
#define cfgBIF_CFG_DEV1_WC0_WOOT_STATUS                                                                 0x0078
#define cfgBIF_CFG_DEV1_WC0_DEVICE_CAP2                                                                 0x007c
#define cfgBIF_CFG_DEV1_WC0_DEVICE_CNTW2                                                                0x0080
#define cfgBIF_CFG_DEV1_WC0_DEVICE_STATUS2                                                              0x0082
#define cfgBIF_CFG_DEV1_WC0_WINK_CAP2                                                                   0x0084
#define cfgBIF_CFG_DEV1_WC0_WINK_CNTW2                                                                  0x0088
#define cfgBIF_CFG_DEV1_WC0_WINK_STATUS2                                                                0x008a
#define cfgBIF_CFG_DEV1_WC0_SWOT_CAP2                                                                   0x008c
#define cfgBIF_CFG_DEV1_WC0_SWOT_CNTW2                                                                  0x0090
#define cfgBIF_CFG_DEV1_WC0_SWOT_STATUS2                                                                0x0092
#define cfgBIF_CFG_DEV1_WC0_MSI_CAP_WIST                                                                0x00a0
#define cfgBIF_CFG_DEV1_WC0_MSI_MSG_CNTW                                                                0x00a2
#define cfgBIF_CFG_DEV1_WC0_MSI_MSG_ADDW_WO                                                             0x00a4
#define cfgBIF_CFG_DEV1_WC0_MSI_MSG_ADDW_HI                                                             0x00a8
#define cfgBIF_CFG_DEV1_WC0_MSI_MSG_DATA                                                                0x00a8
#define cfgBIF_CFG_DEV1_WC0_MSI_MSG_DATA_64                                                             0x00ac
#define cfgBIF_CFG_DEV1_WC0_SSID_CAP_WIST                                                               0x00c0
#define cfgBIF_CFG_DEV1_WC0_SSID_CAP                                                                    0x00c4
#define cfgBIF_CFG_DEV1_WC0_MSI_MAP_CAP_WIST                                                            0x00c8
#define cfgBIF_CFG_DEV1_WC0_MSI_MAP_CAP                                                                 0x00ca
#define cfgBIF_CFG_DEV1_WC0_MSI_MAP_ADDW_WO                                                             0x00cc
#define cfgBIF_CFG_DEV1_WC0_MSI_MAP_ADDW_HI                                                             0x00d0
#define cfgBIF_CFG_DEV1_WC0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                           0x0100
#define cfgBIF_CFG_DEV1_WC0_PCIE_VENDOW_SPECIFIC_HDW                                                    0x0104
#define cfgBIF_CFG_DEV1_WC0_PCIE_VENDOW_SPECIFIC1                                                       0x0108
#define cfgBIF_CFG_DEV1_WC0_PCIE_VENDOW_SPECIFIC2                                                       0x010c
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC_ENH_CAP_WIST                                                        0x0110
#define cfgBIF_CFG_DEV1_WC0_PCIE_POWT_VC_CAP_WEG1                                                       0x0114
#define cfgBIF_CFG_DEV1_WC0_PCIE_POWT_VC_CAP_WEG2                                                       0x0118
#define cfgBIF_CFG_DEV1_WC0_PCIE_POWT_VC_CNTW                                                           0x011c
#define cfgBIF_CFG_DEV1_WC0_PCIE_POWT_VC_STATUS                                                         0x011e
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC0_WESOUWCE_CAP                                                       0x0120
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC0_WESOUWCE_CNTW                                                      0x0124
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC0_WESOUWCE_STATUS                                                    0x012a
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC1_WESOUWCE_CAP                                                       0x012c
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC1_WESOUWCE_CNTW                                                      0x0130
#define cfgBIF_CFG_DEV1_WC0_PCIE_VC1_WESOUWCE_STATUS                                                    0x0136
#define cfgBIF_CFG_DEV1_WC0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                            0x0140
#define cfgBIF_CFG_DEV1_WC0_PCIE_DEV_SEWIAW_NUM_DW1                                                     0x0144
#define cfgBIF_CFG_DEV1_WC0_PCIE_DEV_SEWIAW_NUM_DW2                                                     0x0148
#define cfgBIF_CFG_DEV1_WC0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                               0x0150
#define cfgBIF_CFG_DEV1_WC0_PCIE_UNCOWW_EWW_STATUS                                                      0x0154
#define cfgBIF_CFG_DEV1_WC0_PCIE_UNCOWW_EWW_MASK                                                        0x0158
#define cfgBIF_CFG_DEV1_WC0_PCIE_UNCOWW_EWW_SEVEWITY                                                    0x015c
#define cfgBIF_CFG_DEV1_WC0_PCIE_COWW_EWW_STATUS                                                        0x0160
#define cfgBIF_CFG_DEV1_WC0_PCIE_COWW_EWW_MASK                                                          0x0164
#define cfgBIF_CFG_DEV1_WC0_PCIE_ADV_EWW_CAP_CNTW                                                       0x0168
#define cfgBIF_CFG_DEV1_WC0_PCIE_HDW_WOG0                                                               0x016c
#define cfgBIF_CFG_DEV1_WC0_PCIE_HDW_WOG1                                                               0x0170
#define cfgBIF_CFG_DEV1_WC0_PCIE_HDW_WOG2                                                               0x0174
#define cfgBIF_CFG_DEV1_WC0_PCIE_HDW_WOG3                                                               0x0178
#define cfgBIF_CFG_DEV1_WC0_PCIE_WOOT_EWW_CMD                                                           0x017c
#define cfgBIF_CFG_DEV1_WC0_PCIE_WOOT_EWW_STATUS                                                        0x0180
#define cfgBIF_CFG_DEV1_WC0_PCIE_EWW_SWC_ID                                                             0x0184
#define cfgBIF_CFG_DEV1_WC0_PCIE_TWP_PWEFIX_WOG0                                                        0x0188
#define cfgBIF_CFG_DEV1_WC0_PCIE_TWP_PWEFIX_WOG1                                                        0x018c
#define cfgBIF_CFG_DEV1_WC0_PCIE_TWP_PWEFIX_WOG2                                                        0x0190
#define cfgBIF_CFG_DEV1_WC0_PCIE_TWP_PWEFIX_WOG3                                                        0x0194
#define cfgBIF_CFG_DEV1_WC0_PCIE_SECONDAWY_ENH_CAP_WIST                                                 0x0270
#define cfgBIF_CFG_DEV1_WC0_PCIE_WINK_CNTW3                                                             0x0274
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_EWWOW_STATUS                                                      0x0278
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_0_EQUAWIZATION_CNTW                                               0x027c
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_1_EQUAWIZATION_CNTW                                               0x027e
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_2_EQUAWIZATION_CNTW                                               0x0280
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_3_EQUAWIZATION_CNTW                                               0x0282
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_4_EQUAWIZATION_CNTW                                               0x0284
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_5_EQUAWIZATION_CNTW                                               0x0286
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_6_EQUAWIZATION_CNTW                                               0x0288
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_7_EQUAWIZATION_CNTW                                               0x028a
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_8_EQUAWIZATION_CNTW                                               0x028c
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_9_EQUAWIZATION_CNTW                                               0x028e
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_10_EQUAWIZATION_CNTW                                              0x0290
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_11_EQUAWIZATION_CNTW                                              0x0292
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_12_EQUAWIZATION_CNTW                                              0x0294
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_13_EQUAWIZATION_CNTW                                              0x0296
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_14_EQUAWIZATION_CNTW                                              0x0298
#define cfgBIF_CFG_DEV1_WC0_PCIE_WANE_15_EQUAWIZATION_CNTW                                              0x029a
#define cfgBIF_CFG_DEV1_WC0_PCIE_ACS_ENH_CAP_WIST                                                       0x02a0
#define cfgBIF_CFG_DEV1_WC0_PCIE_ACS_CAP                                                                0x02a4
#define cfgBIF_CFG_DEV1_WC0_PCIE_ACS_CNTW                                                               0x02a6


// addwessBwock: nbio_iohub_nb_pciedummy0_pciedummy_cfgdec
// base addwess: 0x0
#define cfgNB_PCIEDUMMY0_0_DEVICE_VENDOW_ID                                                             0x0000
#define cfgNB_PCIEDUMMY0_0_STATUS_COMMAND                                                               0x0004
#define cfgNB_PCIEDUMMY0_0_CWASS_CODE_WEVID                                                             0x0008
#define cfgNB_PCIEDUMMY0_0_HEADEW_TYPE                                                                  0x000c
#define cfgNB_PCIEDUMMY0_0_HEADEW_TYPE_W                                                                0x0040


// addwessBwock: nbio_iohub_nb_pciedummy1_pciedummy_cfgdec
// base addwess: 0x0
#define cfgNB_PCIEDUMMY1_0_DEVICE_VENDOW_ID                                                             0x0000
#define cfgNB_PCIEDUMMY1_0_STATUS_COMMAND                                                               0x0004
#define cfgNB_PCIEDUMMY1_0_CWASS_CODE_WEVID                                                             0x0008
#define cfgNB_PCIEDUMMY1_0_HEADEW_TYPE                                                                  0x000c
#define cfgNB_PCIEDUMMY1_0_HEADEW_TYPE_W                                                                0x0040


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf0_bifcfgdecp
// base addwess: 0x0
#define cfgVENDOW_ID                                                                                    0x0000
#define cfgDEVICE_ID                                                                                    0x0002
#define cfgCOMMAND                                                                                      0x0004
#define cfgSTATUS                                                                                       0x0006
#define cfgWEVISION_ID                                                                                  0x0008
#define cfgPWOG_INTEWFACE                                                                               0x0009
#define cfgSUB_CWASS                                                                                    0x000a
#define cfgBASE_CWASS                                                                                   0x000b
#define cfgCACHE_WINE                                                                                   0x000c
#define cfgWATENCY                                                                                      0x000d
#define cfgHEADEW                                                                                       0x000e
#define cfgBIST                                                                                         0x000f
#define cfgBASE_ADDW_1                                                                                  0x0010
#define cfgBASE_ADDW_2                                                                                  0x0014
#define cfgBASE_ADDW_3                                                                                  0x0018
#define cfgBASE_ADDW_4                                                                                  0x001c
#define cfgBASE_ADDW_5                                                                                  0x0020
#define cfgBASE_ADDW_6                                                                                  0x0024
#define cfgADAPTEW_ID                                                                                   0x002c
#define cfgWOM_BASE_ADDW                                                                                0x0030
#define cfgCAP_PTW                                                                                      0x0034
#define cfgINTEWWUPT_WINE                                                                               0x003c
#define cfgINTEWWUPT_PIN                                                                                0x003d
#define cfgMIN_GWANT                                                                                    0x003e
#define cfgMAX_WATENCY                                                                                  0x003f
#define cfgVENDOW_CAP_WIST                                                                              0x0048
#define cfgADAPTEW_ID_W                                                                                 0x004c
#define cfgPMI_CAP_WIST                                                                                 0x0050
#define cfgPMI_CAP                                                                                      0x0052
#define cfgPMI_STATUS_CNTW                                                                              0x0054
#define cfgPCIE_CAP_WIST                                                                                0x0064
#define cfgPCIE_CAP                                                                                     0x0066
#define cfgDEVICE_CAP                                                                                   0x0068
#define cfgDEVICE_CNTW                                                                                  0x006c
#define cfgDEVICE_STATUS                                                                                0x006e
#define cfgWINK_CAP                                                                                     0x0070
#define cfgWINK_CNTW                                                                                    0x0074
#define cfgWINK_STATUS                                                                                  0x0076
#define cfgDEVICE_CAP2                                                                                  0x0088
#define cfgDEVICE_CNTW2                                                                                 0x008c
#define cfgDEVICE_STATUS2                                                                               0x008e
#define cfgWINK_CAP2                                                                                    0x0090
#define cfgWINK_CNTW2                                                                                   0x0094
#define cfgWINK_STATUS2                                                                                 0x0096
#define cfgSWOT_CAP2                                                                                    0x0098
#define cfgSWOT_CNTW2                                                                                   0x009c
#define cfgSWOT_STATUS2                                                                                 0x009e
#define cfgMSI_CAP_WIST                                                                                 0x00a0
#define cfgMSI_MSG_CNTW                                                                                 0x00a2
#define cfgMSI_MSG_ADDW_WO                                                                              0x00a4
#define cfgMSI_MSG_ADDW_HI                                                                              0x00a8
#define cfgMSI_MSG_DATA                                                                                 0x00a8
#define cfgMSI_MASK                                                                                     0x00ac
#define cfgMSI_MSG_DATA_64                                                                              0x00ac
#define cfgMSI_MASK_64                                                                                  0x00b0
#define cfgMSI_PENDING                                                                                  0x00b0
#define cfgMSI_PENDING_64                                                                               0x00b4
#define cfgMSIX_CAP_WIST                                                                                0x00c0
#define cfgMSIX_MSG_CNTW                                                                                0x00c2
#define cfgMSIX_TABWE                                                                                   0x00c4
#define cfgMSIX_PBA                                                                                     0x00c8
#define cfgPCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                            0x0100
#define cfgPCIE_VENDOW_SPECIFIC_HDW                                                                     0x0104
#define cfgPCIE_VENDOW_SPECIFIC1                                                                        0x0108
#define cfgPCIE_VENDOW_SPECIFIC2                                                                        0x010c
#define cfgPCIE_VC_ENH_CAP_WIST                                                                         0x0110
#define cfgPCIE_POWT_VC_CAP_WEG1                                                                        0x0114
#define cfgPCIE_POWT_VC_CAP_WEG2                                                                        0x0118
#define cfgPCIE_POWT_VC_CNTW                                                                            0x011c
#define cfgPCIE_POWT_VC_STATUS                                                                          0x011e
#define cfgPCIE_VC0_WESOUWCE_CAP                                                                        0x0120
#define cfgPCIE_VC0_WESOUWCE_CNTW                                                                       0x0124
#define cfgPCIE_VC0_WESOUWCE_STATUS                                                                     0x012a
#define cfgPCIE_VC1_WESOUWCE_CAP                                                                        0x012c
#define cfgPCIE_VC1_WESOUWCE_CNTW                                                                       0x0130
#define cfgPCIE_VC1_WESOUWCE_STATUS                                                                     0x0136
#define cfgPCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                             0x0140
#define cfgPCIE_DEV_SEWIAW_NUM_DW1                                                                      0x0144
#define cfgPCIE_DEV_SEWIAW_NUM_DW2                                                                      0x0148
#define cfgPCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                                0x0150
#define cfgPCIE_UNCOWW_EWW_STATUS                                                                       0x0154
#define cfgPCIE_UNCOWW_EWW_MASK                                                                         0x0158
#define cfgPCIE_UNCOWW_EWW_SEVEWITY                                                                     0x015c
#define cfgPCIE_COWW_EWW_STATUS                                                                         0x0160
#define cfgPCIE_COWW_EWW_MASK                                                                           0x0164
#define cfgPCIE_ADV_EWW_CAP_CNTW                                                                        0x0168
#define cfgPCIE_HDW_WOG0                                                                                0x016c
#define cfgPCIE_HDW_WOG1                                                                                0x0170
#define cfgPCIE_HDW_WOG2                                                                                0x0174
#define cfgPCIE_HDW_WOG3                                                                                0x0178
#define cfgPCIE_TWP_PWEFIX_WOG0                                                                         0x0188
#define cfgPCIE_TWP_PWEFIX_WOG1                                                                         0x018c
#define cfgPCIE_TWP_PWEFIX_WOG2                                                                         0x0190
#define cfgPCIE_TWP_PWEFIX_WOG3                                                                         0x0194
#define cfgPCIE_BAW_ENH_CAP_WIST                                                                        0x0200
#define cfgPCIE_BAW1_CAP                                                                                0x0204
#define cfgPCIE_BAW1_CNTW                                                                               0x0208
#define cfgPCIE_BAW2_CAP                                                                                0x020c
#define cfgPCIE_BAW2_CNTW                                                                               0x0210
#define cfgPCIE_BAW3_CAP                                                                                0x0214
#define cfgPCIE_BAW3_CNTW                                                                               0x0218
#define cfgPCIE_BAW4_CAP                                                                                0x021c
#define cfgPCIE_BAW4_CNTW                                                                               0x0220
#define cfgPCIE_BAW5_CAP                                                                                0x0224
#define cfgPCIE_BAW5_CNTW                                                                               0x0228
#define cfgPCIE_BAW6_CAP                                                                                0x022c
#define cfgPCIE_BAW6_CNTW                                                                               0x0230
#define cfgPCIE_PWW_BUDGET_ENH_CAP_WIST                                                                 0x0240
#define cfgPCIE_PWW_BUDGET_DATA_SEWECT                                                                  0x0244
#define cfgPCIE_PWW_BUDGET_DATA                                                                         0x0248
#define cfgPCIE_PWW_BUDGET_CAP                                                                          0x024c
#define cfgPCIE_DPA_ENH_CAP_WIST                                                                        0x0250
#define cfgPCIE_DPA_CAP                                                                                 0x0254
#define cfgPCIE_DPA_WATENCY_INDICATOW                                                                   0x0258
#define cfgPCIE_DPA_STATUS                                                                              0x025c
#define cfgPCIE_DPA_CNTW                                                                                0x025e
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_0                                                                0x0260
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_1                                                                0x0261
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_2                                                                0x0262
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_3                                                                0x0263
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_4                                                                0x0264
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_5                                                                0x0265
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_6                                                                0x0266
#define cfgPCIE_DPA_SUBSTATE_PWW_AWWOC_7                                                                0x0267
#define cfgPCIE_SECONDAWY_ENH_CAP_WIST                                                                  0x0270
#define cfgPCIE_WINK_CNTW3                                                                              0x0274
#define cfgPCIE_WANE_EWWOW_STATUS                                                                       0x0278
#define cfgPCIE_WANE_0_EQUAWIZATION_CNTW                                                                0x027c
#define cfgPCIE_WANE_1_EQUAWIZATION_CNTW                                                                0x027e
#define cfgPCIE_WANE_2_EQUAWIZATION_CNTW                                                                0x0280
#define cfgPCIE_WANE_3_EQUAWIZATION_CNTW                                                                0x0282
#define cfgPCIE_WANE_4_EQUAWIZATION_CNTW                                                                0x0284
#define cfgPCIE_WANE_5_EQUAWIZATION_CNTW                                                                0x0286
#define cfgPCIE_WANE_6_EQUAWIZATION_CNTW                                                                0x0288
#define cfgPCIE_WANE_7_EQUAWIZATION_CNTW                                                                0x028a
#define cfgPCIE_WANE_8_EQUAWIZATION_CNTW                                                                0x028c
#define cfgPCIE_WANE_9_EQUAWIZATION_CNTW                                                                0x028e
#define cfgPCIE_WANE_10_EQUAWIZATION_CNTW                                                               0x0290
#define cfgPCIE_WANE_11_EQUAWIZATION_CNTW                                                               0x0292
#define cfgPCIE_WANE_12_EQUAWIZATION_CNTW                                                               0x0294
#define cfgPCIE_WANE_13_EQUAWIZATION_CNTW                                                               0x0296
#define cfgPCIE_WANE_14_EQUAWIZATION_CNTW                                                               0x0298
#define cfgPCIE_WANE_15_EQUAWIZATION_CNTW                                                               0x029a
#define cfgPCIE_ACS_ENH_CAP_WIST                                                                        0x02a0
#define cfgPCIE_ACS_CAP                                                                                 0x02a4
#define cfgPCIE_ACS_CNTW                                                                                0x02a6
#define cfgPCIE_ATS_ENH_CAP_WIST                                                                        0x02b0
#define cfgPCIE_ATS_CAP                                                                                 0x02b4
#define cfgPCIE_ATS_CNTW                                                                                0x02b6
#define cfgPCIE_PAGE_WEQ_ENH_CAP_WIST                                                                   0x02c0
#define cfgPCIE_PAGE_WEQ_CNTW                                                                           0x02c4
#define cfgPCIE_PAGE_WEQ_STATUS                                                                         0x02c6
#define cfgPCIE_OUTSTAND_PAGE_WEQ_CAPACITY                                                              0x02c8
#define cfgPCIE_OUTSTAND_PAGE_WEQ_AWWOC                                                                 0x02cc
#define cfgPCIE_PASID_ENH_CAP_WIST                                                                      0x02d0
#define cfgPCIE_PASID_CAP                                                                               0x02d4
#define cfgPCIE_PASID_CNTW                                                                              0x02d6
#define cfgPCIE_TPH_WEQW_ENH_CAP_WIST                                                                   0x02e0
#define cfgPCIE_TPH_WEQW_CAP                                                                            0x02e4
#define cfgPCIE_TPH_WEQW_CNTW                                                                           0x02e8
#define cfgPCIE_MC_ENH_CAP_WIST                                                                         0x02f0
#define cfgPCIE_MC_CAP                                                                                  0x02f4
#define cfgPCIE_MC_CNTW                                                                                 0x02f6
#define cfgPCIE_MC_ADDW0                                                                                0x02f8
#define cfgPCIE_MC_ADDW1                                                                                0x02fc
#define cfgPCIE_MC_WCV0                                                                                 0x0300
#define cfgPCIE_MC_WCV1                                                                                 0x0304
#define cfgPCIE_MC_BWOCK_AWW0                                                                           0x0308
#define cfgPCIE_MC_BWOCK_AWW1                                                                           0x030c
#define cfgPCIE_MC_BWOCK_UNTWANSWATED_0                                                                 0x0310
#define cfgPCIE_MC_BWOCK_UNTWANSWATED_1                                                                 0x0314
#define cfgPCIE_WTW_ENH_CAP_WIST                                                                        0x0320
#define cfgPCIE_WTW_CAP                                                                                 0x0324
#define cfgPCIE_AWI_ENH_CAP_WIST                                                                        0x0328
#define cfgPCIE_AWI_CAP                                                                                 0x032c
#define cfgPCIE_AWI_CNTW                                                                                0x032e
#define cfgPCIE_SWIOV_ENH_CAP_WIST                                                                      0x0330
#define cfgPCIE_SWIOV_CAP                                                                               0x0334
#define cfgPCIE_SWIOV_CONTWOW                                                                           0x0338
#define cfgPCIE_SWIOV_STATUS                                                                            0x033a
#define cfgPCIE_SWIOV_INITIAW_VFS                                                                       0x033c
#define cfgPCIE_SWIOV_TOTAW_VFS                                                                         0x033e
#define cfgPCIE_SWIOV_NUM_VFS                                                                           0x0340
#define cfgPCIE_SWIOV_FUNC_DEP_WINK                                                                     0x0342
#define cfgPCIE_SWIOV_FIWST_VF_OFFSET                                                                   0x0344
#define cfgPCIE_SWIOV_VF_STWIDE                                                                         0x0346
#define cfgPCIE_SWIOV_VF_DEVICE_ID                                                                      0x034a
#define cfgPCIE_SWIOV_SUPPOWTED_PAGE_SIZE                                                               0x034c
#define cfgPCIE_SWIOV_SYSTEM_PAGE_SIZE                                                                  0x0350
#define cfgPCIE_SWIOV_VF_BASE_ADDW_0                                                                    0x0354
#define cfgPCIE_SWIOV_VF_BASE_ADDW_1                                                                    0x0358
#define cfgPCIE_SWIOV_VF_BASE_ADDW_2                                                                    0x035c
#define cfgPCIE_SWIOV_VF_BASE_ADDW_3                                                                    0x0360
#define cfgPCIE_SWIOV_VF_BASE_ADDW_4                                                                    0x0364
#define cfgPCIE_SWIOV_VF_BASE_ADDW_5                                                                    0x0368
#define cfgPCIE_SWIOV_VF_MIGWATION_STATE_AWWAY_OFFSET                                                   0x036c
#define cfgPCIE_VENDOW_SPECIFIC_ENH_CAP_WIST_GPUIOV                                                     0x0400
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV                                                              0x0404
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_SWIOV_SHADOW                                                 0x0408
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_INTW_ENABWE                                                  0x040c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_INTW_STATUS                                                  0x0410
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_WESET_CONTWOW                                                0x0414
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW0                                                0x0418
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW1                                                0x041c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW2                                                0x0420
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_CONTEXT                                                      0x0424
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_TOTAW_FB                                                     0x0428
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_OFFSETS                                                      0x042c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF0_FB                                                       0x0430
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF1_FB                                                       0x0434
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF2_FB                                                       0x0438
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF3_FB                                                       0x043c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF4_FB                                                       0x0440
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF5_FB                                                       0x0444
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF6_FB                                                       0x0448
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF7_FB                                                       0x044c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF8_FB                                                       0x0450
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF9_FB                                                       0x0454
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF10_FB                                                      0x0458
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF11_FB                                                      0x045c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF12_FB                                                      0x0460
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF13_FB                                                      0x0464
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF14_FB                                                      0x0468
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF15_FB                                                      0x046c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW0                                                   0x0470
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW1                                                   0x0474
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW2                                                   0x0478
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW3                                                   0x047c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW4                                                   0x0480
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW5                                                   0x0484
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW6                                                   0x0488
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW7                                                   0x048c
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW8                                                   0x0490
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW0                                                   0x04a0
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW1                                                   0x04a4
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW2                                                   0x04a8
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW3                                                   0x04ac
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW4                                                   0x04b0
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW5                                                   0x04b4
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW6                                                   0x04b8
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW7                                                   0x04bc
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW8                                                   0x04c0
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW0                                                   0x04d0
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW1                                                   0x04d4
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW2                                                   0x04d8
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW3                                                   0x04dc
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW4                                                   0x04e0
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW5                                                   0x04e4
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW6                                                   0x04e8
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW7                                                   0x04ec
#define cfgPCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW8                                                   0x04f0
//#define cfgBIF_CFG_DEV0_EPF0_VENDOW_ID                                                                  0x0000
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_ID                                                                  0x0002
//#define cfgBIF_CFG_DEV0_EPF0_COMMAND                                                                    0x0004
//#define cfgBIF_CFG_DEV0_EPF0_STATUS                                                                     0x0006
//#define cfgBIF_CFG_DEV0_EPF0_WEVISION_ID                                                                0x0008
//#define cfgBIF_CFG_DEV0_EPF0_PWOG_INTEWFACE                                                             0x0009
//#define cfgBIF_CFG_DEV0_EPF0_SUB_CWASS                                                                  0x000a
//#define cfgBIF_CFG_DEV0_EPF0_BASE_CWASS                                                                 0x000b
//#define cfgBIF_CFG_DEV0_EPF0_CACHE_WINE                                                                 0x000c
//#define cfgBIF_CFG_DEV0_EPF0_WATENCY                                                                    0x000d
//#define cfgBIF_CFG_DEV0_EPF0_HEADEW                                                                     0x000e
//#define cfgBIF_CFG_DEV0_EPF0_BIST                                                                       0x000f
//#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDW_1                                                                0x0010
//#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDW_2                                                                0x0014
//#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDW_3                                                                0x0018
//#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDW_4                                                                0x001c
//#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDW_5                                                                0x0020
//#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDW_6                                                                0x0024
//#define cfgBIF_CFG_DEV0_EPF0_ADAPTEW_ID                                                                 0x002c
//#define cfgBIF_CFG_DEV0_EPF0_WOM_BASE_ADDW                                                              0x0030
//#define cfgBIF_CFG_DEV0_EPF0_CAP_PTW                                                                    0x0034
//#define cfgBIF_CFG_DEV0_EPF0_INTEWWUPT_WINE                                                             0x003c
//#define cfgBIF_CFG_DEV0_EPF0_INTEWWUPT_PIN                                                              0x003d
//#define cfgBIF_CFG_DEV0_EPF0_MIN_GWANT                                                                  0x003e
//#define cfgBIF_CFG_DEV0_EPF0_MAX_WATENCY                                                                0x003f
//#define cfgBIF_CFG_DEV0_EPF0_VENDOW_CAP_WIST                                                            0x0048
//#define cfgBIF_CFG_DEV0_EPF0_ADAPTEW_ID_W                                                               0x004c
//#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP_WIST                                                               0x0050
//#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP                                                                    0x0052
//#define cfgBIF_CFG_DEV0_EPF0_PMI_STATUS_CNTW                                                            0x0054
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP_WIST                                                              0x0064
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP                                                                   0x0066
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP                                                                 0x0068
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTW                                                                0x006c
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS                                                              0x006e
//#define cfgBIF_CFG_DEV0_EPF0_WINK_CAP                                                                   0x0070
//#define cfgBIF_CFG_DEV0_EPF0_WINK_CNTW                                                                  0x0074
//#define cfgBIF_CFG_DEV0_EPF0_WINK_STATUS                                                                0x0076
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP2                                                                0x0088
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTW2                                                               0x008c
//#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS2                                                             0x008e
//#define cfgBIF_CFG_DEV0_EPF0_WINK_CAP2                                                                  0x0090
//#define cfgBIF_CFG_DEV0_EPF0_WINK_CNTW2                                                                 0x0094
//#define cfgBIF_CFG_DEV0_EPF0_WINK_STATUS2                                                               0x0096
//#define cfgBIF_CFG_DEV0_EPF0_SWOT_CAP2                                                                  0x0098
//#define cfgBIF_CFG_DEV0_EPF0_SWOT_CNTW2                                                                 0x009c
//#define cfgBIF_CFG_DEV0_EPF0_SWOT_STATUS2                                                               0x009e
//#define cfgBIF_CFG_DEV0_EPF0_MSI_CAP_WIST                                                               0x00a0
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_CNTW                                                               0x00a2
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDW_WO                                                            0x00a4
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDW_HI                                                            0x00a8
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA                                                               0x00a8
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK                                                                   0x00ac
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_64                                                            0x00ac
//#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK_64                                                                0x00b0
//#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING                                                                0x00b0
//#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING_64                                                             0x00b4
//#define cfgBIF_CFG_DEV0_EPF0_MSIX_CAP_WIST                                                              0x00c0
//#define cfgBIF_CFG_DEV0_EPF0_MSIX_MSG_CNTW                                                              0x00c2
//#define cfgBIF_CFG_DEV0_EPF0_MSIX_TABWE                                                                 0x00c4
//#define cfgBIF_CFG_DEV0_EPF0_MSIX_PBA                                                                   0x00c8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                          0x0100
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW                                                   0x0104
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC1                                                      0x0108
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC2                                                      0x010c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC_ENH_CAP_WIST                                                       0x0110
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_POWT_VC_CAP_WEG1                                                      0x0114
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_POWT_VC_CAP_WEG2                                                      0x0118
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_POWT_VC_CNTW                                                          0x011c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_POWT_VC_STATUS                                                        0x011e
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_WESOUWCE_CAP                                                      0x0120
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_WESOUWCE_CNTW                                                     0x0124
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_WESOUWCE_STATUS                                                   0x012a
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_WESOUWCE_CAP                                                      0x012c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_WESOUWCE_CNTW                                                     0x0130
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_WESOUWCE_STATUS                                                   0x0136
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                           0x0140
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SEWIAW_NUM_DW1                                                    0x0144
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SEWIAW_NUM_DW2                                                    0x0148
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                              0x0150
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCOWW_EWW_STATUS                                                     0x0154
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCOWW_EWW_MASK                                                       0x0158
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCOWW_EWW_SEVEWITY                                                   0x015c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_COWW_EWW_STATUS                                                       0x0160
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_COWW_EWW_MASK                                                         0x0164
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_EWW_CAP_CNTW                                                      0x0168
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDW_WOG0                                                              0x016c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDW_WOG1                                                              0x0170
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDW_WOG2                                                              0x0174
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDW_WOG3                                                              0x0178
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TWP_PWEFIX_WOG0                                                       0x0188
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TWP_PWEFIX_WOG1                                                       0x018c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TWP_PWEFIX_WOG2                                                       0x0190
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TWP_PWEFIX_WOG3                                                       0x0194
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW_ENH_CAP_WIST                                                      0x0200
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW1_CAP                                                              0x0204
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW1_CNTW                                                             0x0208
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW2_CAP                                                              0x020c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW2_CNTW                                                             0x0210
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW3_CAP                                                              0x0214
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW3_CNTW                                                             0x0218
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW4_CAP                                                              0x021c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW4_CNTW                                                             0x0220
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW5_CAP                                                              0x0224
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW5_CNTW                                                             0x0228
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW6_CAP                                                              0x022c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAW6_CNTW                                                             0x0230
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                               0x0240
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWW_BUDGET_DATA_SEWECT                                                0x0244
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWW_BUDGET_DATA                                                       0x0248
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWW_BUDGET_CAP                                                        0x024c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_ENH_CAP_WIST                                                      0x0250
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CAP                                                               0x0254
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_WATENCY_INDICATOW                                                 0x0258
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_STATUS                                                            0x025c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CNTW                                                              0x025e
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                              0x0260
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                              0x0261
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                              0x0262
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                              0x0263
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                              0x0264
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                              0x0265
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                              0x0266
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                              0x0267
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SECONDAWY_ENH_CAP_WIST                                                0x0270
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WINK_CNTW3                                                            0x0274
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_EWWOW_STATUS                                                     0x0278
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_0_EQUAWIZATION_CNTW                                              0x027c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_1_EQUAWIZATION_CNTW                                              0x027e
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_2_EQUAWIZATION_CNTW                                              0x0280
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_3_EQUAWIZATION_CNTW                                              0x0282
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_4_EQUAWIZATION_CNTW                                              0x0284
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_5_EQUAWIZATION_CNTW                                              0x0286
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_6_EQUAWIZATION_CNTW                                              0x0288
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_7_EQUAWIZATION_CNTW                                              0x028a
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_8_EQUAWIZATION_CNTW                                              0x028c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_9_EQUAWIZATION_CNTW                                              0x028e
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_10_EQUAWIZATION_CNTW                                             0x0290
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_11_EQUAWIZATION_CNTW                                             0x0292
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_12_EQUAWIZATION_CNTW                                             0x0294
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_13_EQUAWIZATION_CNTW                                             0x0296
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_14_EQUAWIZATION_CNTW                                             0x0298
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WANE_15_EQUAWIZATION_CNTW                                             0x029a
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_ENH_CAP_WIST                                                      0x02a0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CAP                                                               0x02a4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CNTW                                                              0x02a6
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_ENH_CAP_WIST                                                      0x02b0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CAP                                                               0x02b4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CNTW                                                              0x02b6
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_WEQ_ENH_CAP_WIST                                                 0x02c0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_WEQ_CNTW                                                         0x02c4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_WEQ_STATUS                                                       0x02c6
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_OUTSTAND_PAGE_WEQ_CAPACITY                                            0x02c8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_OUTSTAND_PAGE_WEQ_AWWOC                                               0x02cc
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_ENH_CAP_WIST                                                    0x02d0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CAP                                                             0x02d4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CNTW                                                            0x02d6
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TPH_WEQW_ENH_CAP_WIST                                                 0x02e0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TPH_WEQW_CAP                                                          0x02e4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_TPH_WEQW_CNTW                                                         0x02e8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ENH_CAP_WIST                                                       0x02f0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CAP                                                                0x02f4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CNTW                                                               0x02f6
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDW0                                                              0x02f8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDW1                                                              0x02fc
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_WCV0                                                               0x0300
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_WCV1                                                               0x0304
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BWOCK_AWW0                                                         0x0308
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BWOCK_AWW1                                                         0x030c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BWOCK_UNTWANSWATED_0                                               0x0310
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BWOCK_UNTWANSWATED_1                                               0x0314
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WTW_ENH_CAP_WIST                                                      0x0320
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_WTW_CAP                                                               0x0324
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_AWI_ENH_CAP_WIST                                                      0x0328
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_AWI_CAP                                                               0x032c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_AWI_CNTW                                                              0x032e
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_ENH_CAP_WIST                                                    0x0330
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_CAP                                                             0x0334
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_CONTWOW                                                         0x0338
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_STATUS                                                          0x033a
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_INITIAW_VFS                                                     0x033c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_TOTAW_VFS                                                       0x033e
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_NUM_VFS                                                         0x0340
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_FUNC_DEP_WINK                                                   0x0342
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_FIWST_VF_OFFSET                                                 0x0344
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_STWIDE                                                       0x0346
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_DEVICE_ID                                                    0x034a
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_SUPPOWTED_PAGE_SIZE                                             0x034c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_SYSTEM_PAGE_SIZE                                                0x0350
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_BASE_ADDW_0                                                  0x0354
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_BASE_ADDW_1                                                  0x0358
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_BASE_ADDW_2                                                  0x035c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_BASE_ADDW_3                                                  0x0360
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_BASE_ADDW_4                                                  0x0364
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_BASE_ADDW_5                                                  0x0368
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_SWIOV_VF_MIGWATION_STATE_AWWAY_OFFSET                                 0x036c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST_GPUIOV                                   0x0400
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV                                            0x0404
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_SWIOV_SHADOW                               0x0408
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_INTW_ENABWE                                0x040c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_INTW_STATUS                                0x0410
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_WESET_CONTWOW                              0x0414
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW0                              0x0418
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW1                              0x041c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW2                              0x0420
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_CONTEXT                                    0x0424
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_TOTAW_FB                                   0x0428
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_OFFSETS                                    0x042c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF0_FB                                     0x0430
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF1_FB                                     0x0434
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF2_FB                                     0x0438
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF3_FB                                     0x043c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF4_FB                                     0x0440
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF5_FB                                     0x0444
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF6_FB                                     0x0448
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF7_FB                                     0x044c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF8_FB                                     0x0450
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF9_FB                                     0x0454
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF10_FB                                    0x0458
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF11_FB                                    0x045c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF12_FB                                    0x0460
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF13_FB                                    0x0464
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF14_FB                                    0x0468
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF15_FB                                    0x046c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW0                                 0x0470
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW1                                 0x0474
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW2                                 0x0478
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW3                                 0x047c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW4                                 0x0480
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW5                                 0x0484
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW6                                 0x0488
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW7                                 0x048c
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW8                                 0x0490
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW0                                 0x04a0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW1                                 0x04a4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW2                                 0x04a8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW3                                 0x04ac
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW4                                 0x04b0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW5                                 0x04b4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW6                                 0x04b8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW7                                 0x04bc
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW8                                 0x04c0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW0                                 0x04d0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW1                                 0x04d4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW2                                 0x04d8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW3                                 0x04dc
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW4                                 0x04e0
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW5                                 0x04e4
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW6                                 0x04e8
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW7                                 0x04ec
//#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW8                                 0x04f0


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf1_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF1_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF1_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF1_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF1_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF1_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF1_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF1_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF1_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF1_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF1_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF1_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF1_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF1_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF1_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF1_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF1_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF1_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF1_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF1_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF1_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF1_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF1_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF1_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF1_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF1_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF1_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF1_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF1_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF1_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF1_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF1_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF1_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC_ENH_CAP_WIST                                                     0x0110
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_POWT_VC_CAP_WEG1                                                    0x0114
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_POWT_VC_CAP_WEG2                                                    0x0118
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_POWT_VC_CNTW                                                        0x011c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_POWT_VC_STATUS                                                      0x011e
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC0_WESOUWCE_CAP                                                    0x0120
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC0_WESOUWCE_CNTW                                                   0x0124
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC0_WESOUWCE_STATUS                                                 0x012a
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC1_WESOUWCE_CAP                                                    0x012c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC1_WESOUWCE_CNTW                                                   0x0130
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VC1_WESOUWCE_STATUS                                                 0x0136
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                         0x0140
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SEWIAW_NUM_DW1                                                  0x0144
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SEWIAW_NUM_DW2                                                  0x0148
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SECONDAWY_ENH_CAP_WIST                                              0x0270
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WINK_CNTW3                                                          0x0274
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_EWWOW_STATUS                                                   0x0278
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                            0x027c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                            0x027e
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                            0x0280
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                            0x0282
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                            0x0284
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                            0x0286
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                            0x0288
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                            0x028a
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                            0x028c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                            0x028e
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                           0x0290
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                           0x0292
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                           0x0294
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                           0x0296
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                           0x0298
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                           0x029a
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ATS_ENH_CAP_WIST                                                    0x02b0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ATS_CAP                                                             0x02b4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ATS_CNTW                                                            0x02b6
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_WEQ_ENH_CAP_WIST                                               0x02c0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_WEQ_CNTW                                                       0x02c4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PAGE_WEQ_STATUS                                                     0x02c6
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_OUTSTAND_PAGE_WEQ_CAPACITY                                          0x02c8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_OUTSTAND_PAGE_WEQ_AWWOC                                             0x02cc
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PASID_ENH_CAP_WIST                                                  0x02d0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CAP                                                           0x02d4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CNTW                                                          0x02d6
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TPH_WEQW_ENH_CAP_WIST                                               0x02e0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TPH_WEQW_CAP                                                        0x02e4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TPH_WEQW_CNTW                                                       0x02e8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_ENH_CAP_WIST                                                     0x02f0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_CAP                                                              0x02f4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_CNTW                                                             0x02f6
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDW0                                                            0x02f8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDW1                                                            0x02fc
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_WCV0                                                             0x0300
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_WCV1                                                             0x0304
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BWOCK_AWW0                                                       0x0308
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BWOCK_AWW1                                                       0x030c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                             0x0310
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                             0x0314
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WTW_ENH_CAP_WIST                                                    0x0320
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_WTW_CAP                                                             0x0324
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_AWI_CNTW                                                            0x032e
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_ENH_CAP_WIST                                                  0x0330
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_CAP                                                           0x0334
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_CONTWOW                                                       0x0338
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_STATUS                                                        0x033a
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_INITIAW_VFS                                                   0x033c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_TOTAW_VFS                                                     0x033e
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_NUM_VFS                                                       0x0340
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_FUNC_DEP_WINK                                                 0x0342
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_FIWST_VF_OFFSET                                               0x0344
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_STWIDE                                                     0x0346
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_DEVICE_ID                                                  0x034a
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_SUPPOWTED_PAGE_SIZE                                           0x034c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_SYSTEM_PAGE_SIZE                                              0x0350
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_BASE_ADDW_0                                                0x0354
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_BASE_ADDW_1                                                0x0358
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_BASE_ADDW_2                                                0x035c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_BASE_ADDW_3                                                0x0360
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_BASE_ADDW_4                                                0x0364
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_BASE_ADDW_5                                                0x0368
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SWIOV_VF_MIGWATION_STATE_AWWAY_OFFSET                               0x036c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST_GPUIOV                                 0x0400
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV                                          0x0404
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_SWIOV_SHADOW                             0x0408
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_INTW_ENABWE                              0x040c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_INTW_STATUS                              0x0410
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_WESET_CONTWOW                            0x0414
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW0                            0x0418
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW1                            0x041c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_HVVM_MBOX_DW2                            0x0420
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_CONTEXT                                  0x0424
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_TOTAW_FB                                 0x0428
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_OFFSETS                                  0x042c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF0_FB                                   0x0430
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF1_FB                                   0x0434
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF2_FB                                   0x0438
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF3_FB                                   0x043c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF4_FB                                   0x0440
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF5_FB                                   0x0444
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF6_FB                                   0x0448
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF7_FB                                   0x044c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF8_FB                                   0x0450
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF9_FB                                   0x0454
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF10_FB                                  0x0458
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF11_FB                                  0x045c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF12_FB                                  0x0460
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF13_FB                                  0x0464
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF14_FB                                  0x0468
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VF15_FB                                  0x046c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW0                               0x0470
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW1                               0x0474
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW2                               0x0478
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW3                               0x047c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW4                               0x0480
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW5                               0x0484
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW6                               0x0488
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW7                               0x048c
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_UVDSCH_DW8                               0x0490
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW0                               0x04a0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW1                               0x04a4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW2                               0x04a8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW3                               0x04ac
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW4                               0x04b0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW5                               0x04b4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW6                               0x04b8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW7                               0x04bc
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_VCESCH_DW8                               0x04c0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW0                               0x04d0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW1                               0x04d4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW2                               0x04d8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW3                               0x04dc
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW4                               0x04e0
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW5                               0x04e4
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW6                               0x04e8
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW7                               0x04ec
#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW_GPUIOV_GFXSCH_DW8                               0x04f0


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf2_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF2_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF2_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF2_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF2_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF2_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF2_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF2_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF2_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF2_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF2_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF2_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF2_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF2_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF2_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF2_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF2_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF2_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF2_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF2_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF2_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF2_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF2_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF2_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV0_EPF2_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV0_EPF2_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF2_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF2_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF2_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF2_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF2_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF2_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF2_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF2_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF2_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF2_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF2_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV0_EPF2_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV0_EPF2_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV0_EPF2_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf3_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF3_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF3_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF3_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF3_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF3_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF3_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF3_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF3_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF3_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF3_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF3_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF3_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF3_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF3_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF3_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF3_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF3_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF3_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF3_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF3_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF3_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF3_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF3_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV0_EPF3_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV0_EPF3_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF3_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF3_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF3_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF3_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF3_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF3_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF3_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF3_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF3_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF3_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF3_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV0_EPF3_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV0_EPF3_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV0_EPF3_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf4_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF4_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF4_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF4_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF4_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF4_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF4_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF4_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF4_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF4_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF4_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF4_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF4_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF4_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF4_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF4_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF4_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF4_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF4_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF4_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF4_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF4_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF4_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF4_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF4_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV0_EPF4_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV0_EPF4_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF4_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF4_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF4_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF4_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF4_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF4_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF4_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF4_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF4_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF4_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF4_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF4_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF4_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF4_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF4_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF4_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV0_EPF4_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV0_EPF4_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV0_EPF4_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF4_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf5_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF5_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF5_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF5_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF5_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF5_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF5_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF5_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF5_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF5_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF5_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF5_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF5_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF5_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF5_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF5_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF5_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF5_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF5_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF5_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF5_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF5_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF5_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF5_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF5_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV0_EPF5_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV0_EPF5_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF5_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF5_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF5_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF5_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF5_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF5_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF5_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF5_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF5_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF5_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF5_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF5_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF5_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF5_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF5_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF5_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV0_EPF5_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV0_EPF5_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV0_EPF5_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF5_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf6_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF6_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF6_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF6_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF6_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF6_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF6_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF6_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF6_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF6_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF6_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF6_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF6_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF6_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF6_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF6_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF6_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF6_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF6_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF6_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF6_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF6_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF6_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF6_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF6_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV0_EPF6_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV0_EPF6_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF6_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF6_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF6_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF6_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF6_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF6_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF6_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF6_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF6_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF6_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF6_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF6_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF6_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF6_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF6_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF6_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV0_EPF6_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV0_EPF6_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV0_EPF6_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF6_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev0_epf7_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV0_EPF7_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV0_EPF7_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV0_EPF7_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV0_EPF7_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV0_EPF7_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV0_EPF7_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV0_EPF7_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV0_EPF7_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV0_EPF7_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV0_EPF7_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV0_EPF7_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV0_EPF7_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV0_EPF7_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV0_EPF7_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV0_EPF7_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV0_EPF7_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV0_EPF7_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV0_EPF7_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV0_EPF7_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV0_EPF7_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV0_EPF7_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV0_EPF7_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV0_EPF7_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV0_EPF7_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV0_EPF7_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV0_EPF7_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV0_EPF7_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV0_EPF7_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV0_EPF7_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV0_EPF7_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV0_EPF7_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV0_EPF7_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV0_EPF7_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV0_EPF7_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV0_EPF7_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV0_EPF7_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV0_EPF7_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV0_EPF7_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV0_EPF7_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV0_EPF7_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV0_EPF7_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV0_EPF7_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV0_EPF7_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV0_EPF7_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV0_EPF7_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV0_EPF7_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev1_epf0_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV1_EPF0_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV1_EPF0_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV1_EPF0_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV1_EPF0_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV1_EPF0_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV1_EPF0_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV1_EPF0_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV1_EPF0_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV1_EPF0_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV1_EPF0_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV1_EPF0_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV1_EPF0_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV1_EPF0_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV1_EPF0_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV1_EPF0_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV1_EPF0_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV1_EPF0_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV1_EPF0_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV1_EPF0_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV1_EPF0_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV1_EPF0_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV1_EPF0_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV1_EPF0_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV1_EPF0_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV1_EPF0_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV1_EPF0_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV1_EPF0_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV1_EPF0_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV1_EPF0_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV1_EPF0_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV1_EPF0_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV1_EPF0_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV1_EPF0_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV1_EPF0_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV1_EPF0_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV1_EPF0_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV1_EPF0_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV1_EPF0_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV1_EPF0_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV1_EPF0_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV1_EPF0_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV1_EPF0_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC_ENH_CAP_WIST                                                     0x0110
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_POWT_VC_CAP_WEG1                                                    0x0114
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_POWT_VC_CAP_WEG2                                                    0x0118
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_POWT_VC_CNTW                                                        0x011c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_POWT_VC_STATUS                                                      0x011e
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC0_WESOUWCE_CAP                                                    0x0120
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC0_WESOUWCE_CNTW                                                   0x0124
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC0_WESOUWCE_STATUS                                                 0x012a
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC1_WESOUWCE_CAP                                                    0x012c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC1_WESOUWCE_CNTW                                                   0x0130
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_VC1_WESOUWCE_STATUS                                                 0x0136
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_SECONDAWY_ENH_CAP_WIST                                              0x0270
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WINK_CNTW3                                                          0x0274
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_EWWOW_STATUS                                                   0x0278
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                            0x027c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                            0x027e
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                            0x0280
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                            0x0282
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                            0x0284
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                            0x0286
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                            0x0288
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                            0x028a
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                            0x028c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                            0x028e
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                           0x0290
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                           0x0292
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                           0x0294
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                           0x0296
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                           0x0298
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                           0x029a
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WTW_ENH_CAP_WIST                                                    0x0320
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_WTW_CAP                                                             0x0324
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV1_EPF0_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev1_epf1_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV1_EPF1_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV1_EPF1_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV1_EPF1_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV1_EPF1_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV1_EPF1_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV1_EPF1_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV1_EPF1_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV1_EPF1_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV1_EPF1_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV1_EPF1_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV1_EPF1_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV1_EPF1_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV1_EPF1_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV1_EPF1_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV1_EPF1_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV1_EPF1_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV1_EPF1_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV1_EPF1_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV1_EPF1_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV1_EPF1_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV1_EPF1_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV1_EPF1_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV1_EPF1_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV1_EPF1_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV1_EPF1_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV1_EPF1_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV1_EPF1_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV1_EPF1_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV1_EPF1_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV1_EPF1_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV1_EPF1_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV1_EPF1_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV1_EPF1_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV1_EPF1_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV1_EPF1_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV1_EPF1_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV1_EPF1_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV1_EPF1_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV1_EPF1_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV1_EPF1_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV1_EPF1_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV1_EPF1_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV1_EPF1_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV1_EPF1_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV1_EPF1_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV1_EPF1_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_nbif0_bif_cfg_dev1_epf2_bifcfgdecp
// base addwess: 0x0
#define cfgBIF_CFG_DEV1_EPF2_0_VENDOW_ID                                                                0x0000
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_ID                                                                0x0002
#define cfgBIF_CFG_DEV1_EPF2_0_COMMAND                                                                  0x0004
#define cfgBIF_CFG_DEV1_EPF2_0_STATUS                                                                   0x0006
#define cfgBIF_CFG_DEV1_EPF2_0_WEVISION_ID                                                              0x0008
#define cfgBIF_CFG_DEV1_EPF2_0_PWOG_INTEWFACE                                                           0x0009
#define cfgBIF_CFG_DEV1_EPF2_0_SUB_CWASS                                                                0x000a
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_CWASS                                                               0x000b
#define cfgBIF_CFG_DEV1_EPF2_0_CACHE_WINE                                                               0x000c
#define cfgBIF_CFG_DEV1_EPF2_0_WATENCY                                                                  0x000d
#define cfgBIF_CFG_DEV1_EPF2_0_HEADEW                                                                   0x000e
#define cfgBIF_CFG_DEV1_EPF2_0_BIST                                                                     0x000f
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_ADDW_1                                                              0x0010
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_ADDW_2                                                              0x0014
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_ADDW_3                                                              0x0018
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_ADDW_4                                                              0x001c
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_ADDW_5                                                              0x0020
#define cfgBIF_CFG_DEV1_EPF2_0_BASE_ADDW_6                                                              0x0024
#define cfgBIF_CFG_DEV1_EPF2_0_ADAPTEW_ID                                                               0x002c
#define cfgBIF_CFG_DEV1_EPF2_0_WOM_BASE_ADDW                                                            0x0030
#define cfgBIF_CFG_DEV1_EPF2_0_CAP_PTW                                                                  0x0034
#define cfgBIF_CFG_DEV1_EPF2_0_INTEWWUPT_WINE                                                           0x003c
#define cfgBIF_CFG_DEV1_EPF2_0_INTEWWUPT_PIN                                                            0x003d
#define cfgBIF_CFG_DEV1_EPF2_0_MIN_GWANT                                                                0x003e
#define cfgBIF_CFG_DEV1_EPF2_0_MAX_WATENCY                                                              0x003f
#define cfgBIF_CFG_DEV1_EPF2_0_VENDOW_CAP_WIST                                                          0x0048
#define cfgBIF_CFG_DEV1_EPF2_0_ADAPTEW_ID_W                                                             0x004c
#define cfgBIF_CFG_DEV1_EPF2_0_PMI_CAP_WIST                                                             0x0050
#define cfgBIF_CFG_DEV1_EPF2_0_PMI_CAP                                                                  0x0052
#define cfgBIF_CFG_DEV1_EPF2_0_PMI_STATUS_CNTW                                                          0x0054
#define cfgBIF_CFG_DEV1_EPF2_0_SBWN                                                                     0x0060
#define cfgBIF_CFG_DEV1_EPF2_0_FWADJ                                                                    0x0061
#define cfgBIF_CFG_DEV1_EPF2_0_DBESW_DBESWD                                                             0x0062
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_CAP_WIST                                                            0x0064
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_CAP                                                                 0x0066
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_CAP                                                               0x0068
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_CNTW                                                              0x006c
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_STATUS                                                            0x006e
#define cfgBIF_CFG_DEV1_EPF2_0_WINK_CAP                                                                 0x0070
#define cfgBIF_CFG_DEV1_EPF2_0_WINK_CNTW                                                                0x0074
#define cfgBIF_CFG_DEV1_EPF2_0_WINK_STATUS                                                              0x0076
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_CAP2                                                              0x0088
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_CNTW2                                                             0x008c
#define cfgBIF_CFG_DEV1_EPF2_0_DEVICE_STATUS2                                                           0x008e
#define cfgBIF_CFG_DEV1_EPF2_0_WINK_CAP2                                                                0x0090
#define cfgBIF_CFG_DEV1_EPF2_0_WINK_CNTW2                                                               0x0094
#define cfgBIF_CFG_DEV1_EPF2_0_WINK_STATUS2                                                             0x0096
#define cfgBIF_CFG_DEV1_EPF2_0_SWOT_CAP2                                                                0x0098
#define cfgBIF_CFG_DEV1_EPF2_0_SWOT_CNTW2                                                               0x009c
#define cfgBIF_CFG_DEV1_EPF2_0_SWOT_STATUS2                                                             0x009e
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_CAP_WIST                                                             0x00a0
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MSG_CNTW                                                             0x00a2
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MSG_ADDW_WO                                                          0x00a4
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MSG_ADDW_HI                                                          0x00a8
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MSG_DATA                                                             0x00a8
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MASK                                                                 0x00ac
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MSG_DATA_64                                                          0x00ac
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_MASK_64                                                              0x00b0
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_PENDING                                                              0x00b0
#define cfgBIF_CFG_DEV1_EPF2_0_MSI_PENDING_64                                                           0x00b4
#define cfgBIF_CFG_DEV1_EPF2_0_MSIX_CAP_WIST                                                            0x00c0
#define cfgBIF_CFG_DEV1_EPF2_0_MSIX_MSG_CNTW                                                            0x00c2
#define cfgBIF_CFG_DEV1_EPF2_0_MSIX_TABWE                                                               0x00c4
#define cfgBIF_CFG_DEV1_EPF2_0_MSIX_PBA                                                                 0x00c8
#define cfgBIF_CFG_DEV1_EPF2_0_SATA_CAP_0                                                               0x00d0
#define cfgBIF_CFG_DEV1_EPF2_0_SATA_CAP_1                                                               0x00d4
#define cfgBIF_CFG_DEV1_EPF2_0_SATA_IDP_INDEX                                                           0x00d8
#define cfgBIF_CFG_DEV1_EPF2_0_SATA_IDP_DATA                                                            0x00dc
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                        0x0100
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_VENDOW_SPECIFIC_HDW                                                 0x0104
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_VENDOW_SPECIFIC1                                                    0x0108
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_VENDOW_SPECIFIC2                                                    0x010c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                            0x0150
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_UNCOWW_EWW_STATUS                                                   0x0154
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_UNCOWW_EWW_MASK                                                     0x0158
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_UNCOWW_EWW_SEVEWITY                                                 0x015c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_COWW_EWW_STATUS                                                     0x0160
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_COWW_EWW_MASK                                                       0x0164
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_ADV_EWW_CAP_CNTW                                                    0x0168
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_HDW_WOG0                                                            0x016c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_HDW_WOG1                                                            0x0170
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_HDW_WOG2                                                            0x0174
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_HDW_WOG3                                                            0x0178
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_TWP_PWEFIX_WOG0                                                     0x0188
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_TWP_PWEFIX_WOG1                                                     0x018c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_TWP_PWEFIX_WOG2                                                     0x0190
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_TWP_PWEFIX_WOG3                                                     0x0194
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW_ENH_CAP_WIST                                                    0x0200
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW1_CAP                                                            0x0204
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW1_CNTW                                                           0x0208
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW2_CAP                                                            0x020c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW2_CNTW                                                           0x0210
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW3_CAP                                                            0x0214
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW3_CNTW                                                           0x0218
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW4_CAP                                                            0x021c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW4_CNTW                                                           0x0220
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW5_CAP                                                            0x0224
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW5_CNTW                                                           0x0228
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW6_CAP                                                            0x022c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_BAW6_CNTW                                                           0x0230
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_PWW_BUDGET_ENH_CAP_WIST                                             0x0240
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_PWW_BUDGET_DATA_SEWECT                                              0x0244
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_PWW_BUDGET_DATA                                                     0x0248
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_PWW_BUDGET_CAP                                                      0x024c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_ENH_CAP_WIST                                                    0x0250
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_CAP                                                             0x0254
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_WATENCY_INDICATOW                                               0x0258
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_STATUS                                                          0x025c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_CNTW                                                            0x025e
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_0                                            0x0260
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_1                                            0x0261
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_2                                            0x0262
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_3                                            0x0263
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_4                                            0x0264
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_5                                            0x0265
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_6                                            0x0266
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_DPA_SUBSTATE_PWW_AWWOC_7                                            0x0267
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_ACS_ENH_CAP_WIST                                                    0x02a0
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_ACS_CAP                                                             0x02a4
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_ACS_CNTW                                                            0x02a6
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_AWI_ENH_CAP_WIST                                                    0x0328
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_AWI_CAP                                                             0x032c
#define cfgBIF_CFG_DEV1_EPF2_0_PCIE_AWI_CNTW                                                            0x032e


// addwessBwock: nbio_pcie0_bifpww0_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW0_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW0_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW0_0_COMMAND                                                                            0x0004
#define cfgBIFPWW0_0_STATUS                                                                             0x0006
#define cfgBIFPWW0_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW0_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW0_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW0_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW0_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW0_0_WATENCY                                                                            0x000d
#define cfgBIFPWW0_0_HEADEW                                                                             0x000e
#define cfgBIFPWW0_0_BIST                                                                               0x000f
#define cfgBIFPWW0_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW0_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW0_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW0_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW0_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW0_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW0_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW0_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW0_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW0_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW0_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW0_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW0_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW0_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW0_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW0_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW0_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW0_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW0_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW0_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW0_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW0_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW0_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW0_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW0_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW0_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW0_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW0_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW0_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW0_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW0_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW0_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW0_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW0_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW0_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW0_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW0_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW0_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW0_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW0_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW0_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW0_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW0_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW0_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW0_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW0_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW0_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW0_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW0_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW0_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW0_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW0_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW0_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW0_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW0_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW0_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW0_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW0_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW0_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW0_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW0_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW0_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW0_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW0_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW0_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW0_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW0_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW0_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW0_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW0_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW0_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW0_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW0_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW0_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW0_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW0_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW0_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW0_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW0_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW0_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW0_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW0_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW0_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW0_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW0_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW0_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW0_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW0_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW0_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW0_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW0_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW0_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW0_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW0_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW0_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW0_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW0_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW0_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW0_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW0_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW0_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW0_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW0_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW0_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW0_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW0_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW0_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW0_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW0_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW0_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW0_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW0_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW0_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW0_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW0_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW0_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW0_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW0_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW0_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW0_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW0_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW0_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW0_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW0_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW0_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW0_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW0_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW0_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW0_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW0_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW0_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW0_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW0_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW0_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW0_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW0_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW0_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW0_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW0_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW0_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW0_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW0_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW0_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW0_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW0_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW0_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW0_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW0_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW0_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW0_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW0_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW0_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW0_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW0_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW0_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW0_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW0_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_pcie0_bifpww1_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW1_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW1_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW1_0_COMMAND                                                                            0x0004
#define cfgBIFPWW1_0_STATUS                                                                             0x0006
#define cfgBIFPWW1_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW1_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW1_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW1_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW1_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW1_0_WATENCY                                                                            0x000d
#define cfgBIFPWW1_0_HEADEW                                                                             0x000e
#define cfgBIFPWW1_0_BIST                                                                               0x000f
#define cfgBIFPWW1_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW1_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW1_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW1_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW1_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW1_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW1_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW1_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW1_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW1_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW1_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW1_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW1_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW1_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW1_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW1_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW1_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW1_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW1_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW1_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW1_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW1_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW1_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW1_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW1_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW1_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW1_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW1_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW1_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW1_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW1_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW1_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW1_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW1_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW1_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW1_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW1_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW1_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW1_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW1_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW1_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW1_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW1_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW1_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW1_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW1_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW1_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW1_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW1_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW1_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW1_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW1_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW1_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW1_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW1_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW1_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW1_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW1_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW1_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW1_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW1_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW1_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW1_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW1_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW1_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW1_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW1_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW1_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW1_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW1_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW1_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW1_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW1_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW1_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW1_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW1_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW1_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW1_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW1_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW1_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW1_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW1_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW1_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW1_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW1_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW1_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW1_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW1_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW1_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW1_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW1_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW1_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW1_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW1_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW1_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW1_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW1_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW1_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW1_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW1_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW1_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW1_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW1_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW1_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW1_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW1_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW1_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW1_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW1_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW1_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW1_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW1_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW1_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW1_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW1_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW1_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW1_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW1_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW1_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW1_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW1_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW1_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW1_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW1_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW1_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW1_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW1_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW1_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW1_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW1_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW1_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW1_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW1_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW1_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW1_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW1_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW1_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW1_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW1_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW1_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW1_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW1_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW1_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW1_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW1_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW1_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW1_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW1_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW1_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW1_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW1_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW1_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW1_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW1_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW1_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW1_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW1_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_pcie0_bifpww2_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW2_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW2_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW2_0_COMMAND                                                                            0x0004
#define cfgBIFPWW2_0_STATUS                                                                             0x0006
#define cfgBIFPWW2_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW2_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW2_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW2_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW2_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW2_0_WATENCY                                                                            0x000d
#define cfgBIFPWW2_0_HEADEW                                                                             0x000e
#define cfgBIFPWW2_0_BIST                                                                               0x000f
#define cfgBIFPWW2_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW2_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW2_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW2_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW2_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW2_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW2_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW2_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW2_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW2_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW2_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW2_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW2_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW2_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW2_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW2_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW2_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW2_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW2_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW2_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW2_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW2_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW2_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW2_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW2_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW2_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW2_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW2_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW2_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW2_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW2_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW2_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW2_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW2_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW2_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW2_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW2_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW2_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW2_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW2_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW2_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW2_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW2_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW2_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW2_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW2_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW2_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW2_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW2_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW2_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW2_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW2_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW2_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW2_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW2_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW2_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW2_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW2_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW2_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW2_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW2_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW2_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW2_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW2_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW2_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW2_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW2_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW2_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW2_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW2_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW2_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW2_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW2_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW2_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW2_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW2_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW2_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW2_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW2_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW2_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW2_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW2_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW2_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW2_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW2_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW2_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW2_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW2_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW2_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW2_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW2_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW2_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW2_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW2_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW2_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW2_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW2_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW2_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW2_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW2_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW2_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW2_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW2_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW2_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW2_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW2_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW2_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW2_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW2_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW2_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW2_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW2_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW2_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW2_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW2_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW2_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW2_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW2_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW2_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW2_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW2_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW2_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW2_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW2_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW2_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW2_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW2_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW2_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW2_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW2_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW2_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW2_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW2_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW2_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW2_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW2_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW2_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW2_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW2_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW2_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW2_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW2_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW2_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW2_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW2_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW2_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW2_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW2_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW2_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW2_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW2_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW2_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW2_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW2_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW2_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW2_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW2_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_pcie0_bifpww3_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW3_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW3_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW3_0_COMMAND                                                                            0x0004
#define cfgBIFPWW3_0_STATUS                                                                             0x0006
#define cfgBIFPWW3_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW3_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW3_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW3_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW3_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW3_0_WATENCY                                                                            0x000d
#define cfgBIFPWW3_0_HEADEW                                                                             0x000e
#define cfgBIFPWW3_0_BIST                                                                               0x000f
#define cfgBIFPWW3_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW3_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW3_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW3_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW3_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW3_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW3_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW3_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW3_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW3_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW3_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW3_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW3_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW3_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW3_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW3_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW3_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW3_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW3_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW3_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW3_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW3_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW3_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW3_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW3_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW3_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW3_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW3_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW3_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW3_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW3_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW3_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW3_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW3_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW3_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW3_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW3_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW3_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW3_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW3_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW3_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW3_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW3_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW3_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW3_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW3_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW3_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW3_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW3_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW3_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW3_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW3_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW3_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW3_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW3_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW3_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW3_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW3_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW3_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW3_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW3_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW3_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW3_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW3_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW3_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW3_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW3_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW3_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW3_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW3_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW3_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW3_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW3_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW3_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW3_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW3_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW3_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW3_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW3_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW3_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW3_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW3_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW3_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW3_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW3_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW3_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW3_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW3_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW3_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW3_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW3_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW3_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW3_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW3_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW3_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW3_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW3_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW3_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW3_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW3_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW3_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW3_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW3_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW3_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW3_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW3_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW3_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW3_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW3_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW3_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW3_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW3_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW3_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW3_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW3_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW3_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW3_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW3_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW3_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW3_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW3_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW3_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW3_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW3_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW3_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW3_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW3_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW3_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW3_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW3_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW3_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW3_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW3_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW3_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW3_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW3_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW3_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW3_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW3_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW3_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW3_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW3_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW3_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW3_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW3_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW3_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW3_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW3_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW3_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW3_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW3_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW3_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW3_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW3_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW3_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW3_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW3_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_pcie0_bifpww4_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW4_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW4_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW4_0_COMMAND                                                                            0x0004
#define cfgBIFPWW4_0_STATUS                                                                             0x0006
#define cfgBIFPWW4_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW4_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW4_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW4_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW4_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW4_0_WATENCY                                                                            0x000d
#define cfgBIFPWW4_0_HEADEW                                                                             0x000e
#define cfgBIFPWW4_0_BIST                                                                               0x000f
#define cfgBIFPWW4_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW4_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW4_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW4_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW4_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW4_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW4_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW4_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW4_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW4_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW4_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW4_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW4_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW4_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW4_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW4_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW4_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW4_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW4_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW4_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW4_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW4_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW4_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW4_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW4_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW4_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW4_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW4_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW4_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW4_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW4_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW4_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW4_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW4_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW4_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW4_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW4_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW4_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW4_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW4_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW4_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW4_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW4_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW4_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW4_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW4_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW4_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW4_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW4_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW4_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW4_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW4_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW4_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW4_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW4_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW4_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW4_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW4_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW4_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW4_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW4_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW4_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW4_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW4_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW4_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW4_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW4_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW4_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW4_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW4_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW4_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW4_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW4_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW4_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW4_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW4_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW4_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW4_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW4_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW4_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW4_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW4_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW4_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW4_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW4_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW4_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW4_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW4_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW4_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW4_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW4_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW4_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW4_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW4_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW4_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW4_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW4_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW4_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW4_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW4_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW4_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW4_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW4_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW4_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW4_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW4_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW4_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW4_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW4_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW4_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW4_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW4_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW4_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW4_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW4_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW4_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW4_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW4_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW4_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW4_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW4_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW4_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW4_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW4_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW4_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW4_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW4_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW4_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW4_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW4_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW4_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW4_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW4_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW4_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW4_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW4_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW4_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW4_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW4_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW4_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW4_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW4_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW4_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW4_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW4_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW4_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW4_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW4_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW4_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW4_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW4_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW4_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW4_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW4_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW4_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW4_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW4_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_pcie0_bifpww5_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW5_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW5_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW5_0_COMMAND                                                                            0x0004
#define cfgBIFPWW5_0_STATUS                                                                             0x0006
#define cfgBIFPWW5_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW5_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW5_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW5_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW5_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW5_0_WATENCY                                                                            0x000d
#define cfgBIFPWW5_0_HEADEW                                                                             0x000e
#define cfgBIFPWW5_0_BIST                                                                               0x000f
#define cfgBIFPWW5_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW5_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW5_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW5_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW5_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW5_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW5_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW5_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW5_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW5_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW5_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW5_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW5_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW5_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW5_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW5_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW5_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW5_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW5_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW5_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW5_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW5_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW5_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW5_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW5_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW5_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW5_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW5_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW5_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW5_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW5_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW5_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW5_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW5_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW5_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW5_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW5_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW5_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW5_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW5_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW5_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW5_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW5_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW5_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW5_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW5_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW5_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW5_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW5_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW5_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW5_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW5_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW5_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW5_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW5_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW5_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW5_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW5_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW5_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW5_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW5_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW5_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW5_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW5_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW5_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW5_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW5_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW5_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW5_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW5_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW5_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW5_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW5_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW5_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW5_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW5_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW5_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW5_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW5_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW5_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW5_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW5_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW5_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW5_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW5_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW5_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW5_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW5_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW5_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW5_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW5_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW5_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW5_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW5_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW5_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW5_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW5_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW5_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW5_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW5_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW5_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW5_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW5_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW5_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW5_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW5_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW5_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW5_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW5_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW5_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW5_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW5_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW5_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW5_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW5_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW5_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW5_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW5_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW5_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW5_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW5_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW5_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW5_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW5_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW5_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW5_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW5_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW5_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW5_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW5_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW5_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW5_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW5_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW5_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW5_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW5_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW5_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW5_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW5_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW5_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW5_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW5_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW5_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW5_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW5_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW5_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW5_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW5_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW5_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW5_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW5_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW5_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW5_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW5_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW5_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW5_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW5_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_pcie0_bifpww6_cfgdecp
// base addwess: 0x0
#define cfgBIFPWW6_0_VENDOW_ID                                                                          0x0000
#define cfgBIFPWW6_0_DEVICE_ID                                                                          0x0002
#define cfgBIFPWW6_0_COMMAND                                                                            0x0004
#define cfgBIFPWW6_0_STATUS                                                                             0x0006
#define cfgBIFPWW6_0_WEVISION_ID                                                                        0x0008
#define cfgBIFPWW6_0_PWOG_INTEWFACE                                                                     0x0009
#define cfgBIFPWW6_0_SUB_CWASS                                                                          0x000a
#define cfgBIFPWW6_0_BASE_CWASS                                                                         0x000b
#define cfgBIFPWW6_0_CACHE_WINE                                                                         0x000c
#define cfgBIFPWW6_0_WATENCY                                                                            0x000d
#define cfgBIFPWW6_0_HEADEW                                                                             0x000e
#define cfgBIFPWW6_0_BIST                                                                               0x000f
#define cfgBIFPWW6_0_SUB_BUS_NUMBEW_WATENCY                                                             0x0018
#define cfgBIFPWW6_0_IO_BASE_WIMIT                                                                      0x001c
#define cfgBIFPWW6_0_SECONDAWY_STATUS                                                                   0x001e
#define cfgBIFPWW6_0_MEM_BASE_WIMIT                                                                     0x0020
#define cfgBIFPWW6_0_PWEF_BASE_WIMIT                                                                    0x0024
#define cfgBIFPWW6_0_PWEF_BASE_UPPEW                                                                    0x0028
#define cfgBIFPWW6_0_PWEF_WIMIT_UPPEW                                                                   0x002c
#define cfgBIFPWW6_0_IO_BASE_WIMIT_HI                                                                   0x0030
#define cfgBIFPWW6_0_CAP_PTW                                                                            0x0034
#define cfgBIFPWW6_0_INTEWWUPT_WINE                                                                     0x003c
#define cfgBIFPWW6_0_INTEWWUPT_PIN                                                                      0x003d
#define cfgBIFPWW6_0_IWQ_BWIDGE_CNTW                                                                    0x003e
#define cfgBIFPWW6_0_EXT_BWIDGE_CNTW                                                                    0x0040
#define cfgBIFPWW6_0_PMI_CAP_WIST                                                                       0x0050
#define cfgBIFPWW6_0_PMI_CAP                                                                            0x0052
#define cfgBIFPWW6_0_PMI_STATUS_CNTW                                                                    0x0054
#define cfgBIFPWW6_0_PCIE_CAP_WIST                                                                      0x0058
#define cfgBIFPWW6_0_PCIE_CAP                                                                           0x005a
#define cfgBIFPWW6_0_DEVICE_CAP                                                                         0x005c
#define cfgBIFPWW6_0_DEVICE_CNTW                                                                        0x0060
#define cfgBIFPWW6_0_DEVICE_STATUS                                                                      0x0062
#define cfgBIFPWW6_0_WINK_CAP                                                                           0x0064
#define cfgBIFPWW6_0_WINK_CNTW                                                                          0x0068
#define cfgBIFPWW6_0_WINK_STATUS                                                                        0x006a
#define cfgBIFPWW6_0_SWOT_CAP                                                                           0x006c
#define cfgBIFPWW6_0_SWOT_CNTW                                                                          0x0070
#define cfgBIFPWW6_0_SWOT_STATUS                                                                        0x0072
#define cfgBIFPWW6_0_WOOT_CNTW                                                                          0x0074
#define cfgBIFPWW6_0_WOOT_CAP                                                                           0x0076
#define cfgBIFPWW6_0_WOOT_STATUS                                                                        0x0078
#define cfgBIFPWW6_0_DEVICE_CAP2                                                                        0x007c
#define cfgBIFPWW6_0_DEVICE_CNTW2                                                                       0x0080
#define cfgBIFPWW6_0_DEVICE_STATUS2                                                                     0x0082
#define cfgBIFPWW6_0_WINK_CAP2                                                                          0x0084
#define cfgBIFPWW6_0_WINK_CNTW2                                                                         0x0088
#define cfgBIFPWW6_0_WINK_STATUS2                                                                       0x008a
#define cfgBIFPWW6_0_SWOT_CAP2                                                                          0x008c
#define cfgBIFPWW6_0_SWOT_CNTW2                                                                         0x0090
#define cfgBIFPWW6_0_SWOT_STATUS2                                                                       0x0092
#define cfgBIFPWW6_0_MSI_CAP_WIST                                                                       0x00a0
#define cfgBIFPWW6_0_MSI_MSG_CNTW                                                                       0x00a2
#define cfgBIFPWW6_0_MSI_MSG_ADDW_WO                                                                    0x00a4
#define cfgBIFPWW6_0_MSI_MSG_ADDW_HI                                                                    0x00a8
#define cfgBIFPWW6_0_MSI_MSG_DATA                                                                       0x00a8
#define cfgBIFPWW6_0_MSI_MSG_DATA_64                                                                    0x00ac
#define cfgBIFPWW6_0_SSID_CAP_WIST                                                                      0x00c0
#define cfgBIFPWW6_0_SSID_CAP                                                                           0x00c4
#define cfgBIFPWW6_0_MSI_MAP_CAP_WIST                                                                   0x00c8
#define cfgBIFPWW6_0_MSI_MAP_CAP                                                                        0x00ca
#define cfgBIFPWW6_0_MSI_MAP_ADDW_WO                                                                    0x00cc
#define cfgBIFPWW6_0_MSI_MAP_ADDW_HI                                                                    0x00d0
#define cfgBIFPWW6_0_PCIE_VENDOW_SPECIFIC_ENH_CAP_WIST                                                  0x0100
#define cfgBIFPWW6_0_PCIE_VENDOW_SPECIFIC_HDW                                                           0x0104
#define cfgBIFPWW6_0_PCIE_VENDOW_SPECIFIC1                                                              0x0108
#define cfgBIFPWW6_0_PCIE_VENDOW_SPECIFIC2                                                              0x010c
#define cfgBIFPWW6_0_PCIE_VC_ENH_CAP_WIST                                                               0x0110
#define cfgBIFPWW6_0_PCIE_POWT_VC_CAP_WEG1                                                              0x0114
#define cfgBIFPWW6_0_PCIE_POWT_VC_CAP_WEG2                                                              0x0118
#define cfgBIFPWW6_0_PCIE_POWT_VC_CNTW                                                                  0x011c
#define cfgBIFPWW6_0_PCIE_POWT_VC_STATUS                                                                0x011e
#define cfgBIFPWW6_0_PCIE_VC0_WESOUWCE_CAP                                                              0x0120
#define cfgBIFPWW6_0_PCIE_VC0_WESOUWCE_CNTW                                                             0x0124
#define cfgBIFPWW6_0_PCIE_VC0_WESOUWCE_STATUS                                                           0x012a
#define cfgBIFPWW6_0_PCIE_VC1_WESOUWCE_CAP                                                              0x012c
#define cfgBIFPWW6_0_PCIE_VC1_WESOUWCE_CNTW                                                             0x0130
#define cfgBIFPWW6_0_PCIE_VC1_WESOUWCE_STATUS                                                           0x0136
#define cfgBIFPWW6_0_PCIE_DEV_SEWIAW_NUM_ENH_CAP_WIST                                                   0x0140
#define cfgBIFPWW6_0_PCIE_DEV_SEWIAW_NUM_DW1                                                            0x0144
#define cfgBIFPWW6_0_PCIE_DEV_SEWIAW_NUM_DW2                                                            0x0148
#define cfgBIFPWW6_0_PCIE_ADV_EWW_WPT_ENH_CAP_WIST                                                      0x0150
#define cfgBIFPWW6_0_PCIE_UNCOWW_EWW_STATUS                                                             0x0154
#define cfgBIFPWW6_0_PCIE_UNCOWW_EWW_MASK                                                               0x0158
#define cfgBIFPWW6_0_PCIE_UNCOWW_EWW_SEVEWITY                                                           0x015c
#define cfgBIFPWW6_0_PCIE_COWW_EWW_STATUS                                                               0x0160
#define cfgBIFPWW6_0_PCIE_COWW_EWW_MASK                                                                 0x0164
#define cfgBIFPWW6_0_PCIE_ADV_EWW_CAP_CNTW                                                              0x0168
#define cfgBIFPWW6_0_PCIE_HDW_WOG0                                                                      0x016c
#define cfgBIFPWW6_0_PCIE_HDW_WOG1                                                                      0x0170
#define cfgBIFPWW6_0_PCIE_HDW_WOG2                                                                      0x0174
#define cfgBIFPWW6_0_PCIE_HDW_WOG3                                                                      0x0178
#define cfgBIFPWW6_0_PCIE_WOOT_EWW_CMD                                                                  0x017c
#define cfgBIFPWW6_0_PCIE_WOOT_EWW_STATUS                                                               0x0180
#define cfgBIFPWW6_0_PCIE_EWW_SWC_ID                                                                    0x0184
#define cfgBIFPWW6_0_PCIE_TWP_PWEFIX_WOG0                                                               0x0188
#define cfgBIFPWW6_0_PCIE_TWP_PWEFIX_WOG1                                                               0x018c
#define cfgBIFPWW6_0_PCIE_TWP_PWEFIX_WOG2                                                               0x0190
#define cfgBIFPWW6_0_PCIE_TWP_PWEFIX_WOG3                                                               0x0194
#define cfgBIFPWW6_0_PCIE_SECONDAWY_ENH_CAP_WIST                                                        0x0270
#define cfgBIFPWW6_0_PCIE_WINK_CNTW3                                                                    0x0274
#define cfgBIFPWW6_0_PCIE_WANE_EWWOW_STATUS                                                             0x0278
#define cfgBIFPWW6_0_PCIE_WANE_0_EQUAWIZATION_CNTW                                                      0x027c
#define cfgBIFPWW6_0_PCIE_WANE_1_EQUAWIZATION_CNTW                                                      0x027e
#define cfgBIFPWW6_0_PCIE_WANE_2_EQUAWIZATION_CNTW                                                      0x0280
#define cfgBIFPWW6_0_PCIE_WANE_3_EQUAWIZATION_CNTW                                                      0x0282
#define cfgBIFPWW6_0_PCIE_WANE_4_EQUAWIZATION_CNTW                                                      0x0284
#define cfgBIFPWW6_0_PCIE_WANE_5_EQUAWIZATION_CNTW                                                      0x0286
#define cfgBIFPWW6_0_PCIE_WANE_6_EQUAWIZATION_CNTW                                                      0x0288
#define cfgBIFPWW6_0_PCIE_WANE_7_EQUAWIZATION_CNTW                                                      0x028a
#define cfgBIFPWW6_0_PCIE_WANE_8_EQUAWIZATION_CNTW                                                      0x028c
#define cfgBIFPWW6_0_PCIE_WANE_9_EQUAWIZATION_CNTW                                                      0x028e
#define cfgBIFPWW6_0_PCIE_WANE_10_EQUAWIZATION_CNTW                                                     0x0290
#define cfgBIFPWW6_0_PCIE_WANE_11_EQUAWIZATION_CNTW                                                     0x0292
#define cfgBIFPWW6_0_PCIE_WANE_12_EQUAWIZATION_CNTW                                                     0x0294
#define cfgBIFPWW6_0_PCIE_WANE_13_EQUAWIZATION_CNTW                                                     0x0296
#define cfgBIFPWW6_0_PCIE_WANE_14_EQUAWIZATION_CNTW                                                     0x0298
#define cfgBIFPWW6_0_PCIE_WANE_15_EQUAWIZATION_CNTW                                                     0x029a
#define cfgBIFPWW6_0_PCIE_ACS_ENH_CAP_WIST                                                              0x02a0
#define cfgBIFPWW6_0_PCIE_ACS_CAP                                                                       0x02a4
#define cfgBIFPWW6_0_PCIE_ACS_CNTW                                                                      0x02a6
#define cfgBIFPWW6_0_PCIE_MC_ENH_CAP_WIST                                                               0x02f0
#define cfgBIFPWW6_0_PCIE_MC_CAP                                                                        0x02f4
#define cfgBIFPWW6_0_PCIE_MC_CNTW                                                                       0x02f6
#define cfgBIFPWW6_0_PCIE_MC_ADDW0                                                                      0x02f8
#define cfgBIFPWW6_0_PCIE_MC_ADDW1                                                                      0x02fc
#define cfgBIFPWW6_0_PCIE_MC_WCV0                                                                       0x0300
#define cfgBIFPWW6_0_PCIE_MC_WCV1                                                                       0x0304
#define cfgBIFPWW6_0_PCIE_MC_BWOCK_AWW0                                                                 0x0308
#define cfgBIFPWW6_0_PCIE_MC_BWOCK_AWW1                                                                 0x030c
#define cfgBIFPWW6_0_PCIE_MC_BWOCK_UNTWANSWATED_0                                                       0x0310
#define cfgBIFPWW6_0_PCIE_MC_BWOCK_UNTWANSWATED_1                                                       0x0314
#define cfgBIFPWW6_0_PCIE_MC_OVEWWAY_BAW0                                                               0x0318
#define cfgBIFPWW6_0_PCIE_MC_OVEWWAY_BAW1                                                               0x031c
#define cfgBIFPWW6_0_PCIE_W1_PM_SUB_CAP_WIST                                                            0x0370
#define cfgBIFPWW6_0_PCIE_W1_PM_SUB_CAP                                                                 0x0374
#define cfgBIFPWW6_0_PCIE_W1_PM_SUB_CNTW                                                                0x0378
#define cfgBIFPWW6_0_PCIE_W1_PM_SUB_CNTW2                                                               0x037c
#define cfgBIFPWW6_0_PCIE_DPC_ENH_CAP_WIST                                                              0x0380
#define cfgBIFPWW6_0_PCIE_DPC_CAP_WIST                                                                  0x0384
#define cfgBIFPWW6_0_PCIE_DPC_CNTW                                                                      0x0386
#define cfgBIFPWW6_0_PCIE_DPC_STATUS                                                                    0x0388
#define cfgBIFPWW6_0_PCIE_DPC_EWWOW_SOUWCE_ID                                                           0x038a
#define cfgBIFPWW6_0_PCIE_WP_PIO_STATUS                                                                 0x038c
#define cfgBIFPWW6_0_PCIE_WP_PIO_MASK                                                                   0x0390
#define cfgBIFPWW6_0_PCIE_WP_PIO_SEVEWITY                                                               0x0394
#define cfgBIFPWW6_0_PCIE_WP_PIO_SYSEWWOW                                                               0x0398
#define cfgBIFPWW6_0_PCIE_WP_PIO_EXCEPTION                                                              0x039c
#define cfgBIFPWW6_0_PCIE_WP_PIO_HDW_WOG0                                                               0x03a0
#define cfgBIFPWW6_0_PCIE_WP_PIO_HDW_WOG1                                                               0x03a4
#define cfgBIFPWW6_0_PCIE_WP_PIO_HDW_WOG2                                                               0x03a8
#define cfgBIFPWW6_0_PCIE_WP_PIO_HDW_WOG3                                                               0x03ac
#define cfgBIFPWW6_0_PCIE_WP_PIO_IMPSPEC_WOG                                                            0x03b0
#define cfgBIFPWW6_0_PCIE_WP_PIO_PWEFIX_WOG0                                                            0x03b4
#define cfgBIFPWW6_0_PCIE_WP_PIO_PWEFIX_WOG1                                                            0x03b8
#define cfgBIFPWW6_0_PCIE_WP_PIO_PWEFIX_WOG2                                                            0x03bc
#define cfgBIFPWW6_0_PCIE_WP_PIO_PWEFIX_WOG3                                                            0x03c0
#define cfgBIFPWW6_0_PCIE_ESM_CAP_WIST                                                                  0x03c4
#define cfgBIFPWW6_0_PCIE_ESM_HEADEW_1                                                                  0x03c8
#define cfgBIFPWW6_0_PCIE_ESM_HEADEW_2                                                                  0x03cc
#define cfgBIFPWW6_0_PCIE_ESM_STATUS                                                                    0x03ce
#define cfgBIFPWW6_0_PCIE_ESM_CTWW                                                                      0x03d0
#define cfgBIFPWW6_0_PCIE_ESM_CAP_1                                                                     0x03d4
#define cfgBIFPWW6_0_PCIE_ESM_CAP_2                                                                     0x03d8
#define cfgBIFPWW6_0_PCIE_ESM_CAP_3                                                                     0x03dc
#define cfgBIFPWW6_0_PCIE_ESM_CAP_4                                                                     0x03e0
#define cfgBIFPWW6_0_PCIE_ESM_CAP_5                                                                     0x03e4
#define cfgBIFPWW6_0_PCIE_ESM_CAP_6                                                                     0x03e8
#define cfgBIFPWW6_0_PCIE_ESM_CAP_7                                                                     0x03ec


// addwessBwock: nbio_dbgu0_dbgudec
// base addwess: 0x700
#define mmpowt_a_addw                                                                                  0x01ac
#define mmpowt_a_addw_BASE_IDX                                                                         1
#define mmpowt_a_data_wo                                                                               0x01ad
#define mmpowt_a_data_wo_BASE_IDX                                                                      1
#define mmpowt_a_data_hi                                                                               0x01ae
#define mmpowt_a_data_hi_BASE_IDX                                                                      1
#define mmpowt_b_addw                                                                                  0x01af
#define mmpowt_b_addw_BASE_IDX                                                                         1
#define mmpowt_b_data_wo                                                                               0x01b0
#define mmpowt_b_data_wo_BASE_IDX                                                                      1
#define mmpowt_b_data_hi                                                                               0x01b1
#define mmpowt_b_data_hi_BASE_IDX                                                                      1
#define mmpowt_c_addw                                                                                  0x01b2
#define mmpowt_c_addw_BASE_IDX                                                                         1
#define mmpowt_c_data_wo                                                                               0x01b3
#define mmpowt_c_data_wo_BASE_IDX                                                                      1
#define mmpowt_c_data_hi                                                                               0x01b4
#define mmpowt_c_data_hi_BASE_IDX                                                                      1
#define mmpowt_d_addw                                                                                  0x01b5
#define mmpowt_d_addw_BASE_IDX                                                                         1
#define mmpowt_d_data_wo                                                                               0x01b6
#define mmpowt_d_data_wo_BASE_IDX                                                                      1
#define mmpowt_d_data_hi                                                                               0x01b7
#define mmpowt_d_data_hi_BASE_IDX                                                                      1


// addwessBwock: nbio_iohub_iommu_w2mmio_w2mmiocfg
// base addwess: 0x0
#define mmIOMMU_MMIO_DEVTBW_BASE_0                                                                     0x0000
#define mmIOMMU_MMIO_DEVTBW_BASE_0_BASE_IDX                                                            0
#define mmIOMMU_MMIO_DEVTBW_BASE_1                                                                     0x0001
#define mmIOMMU_MMIO_DEVTBW_BASE_1_BASE_IDX                                                            0
#define mmIOMMU_MMIO_CMD_BASE_0                                                                        0x0002
#define mmIOMMU_MMIO_CMD_BASE_0_BASE_IDX                                                               0
#define mmIOMMU_MMIO_CMD_BASE_1                                                                        0x0003
#define mmIOMMU_MMIO_CMD_BASE_1_BASE_IDX                                                               0
#define mmIOMMU_MMIO_EVENT_BASE_0                                                                      0x0004
#define mmIOMMU_MMIO_EVENT_BASE_0_BASE_IDX                                                             0
#define mmIOMMU_MMIO_EVENT_BASE_1                                                                      0x0005
#define mmIOMMU_MMIO_EVENT_BASE_1_BASE_IDX                                                             0
#define mmIOMMU_MMIO_CNTWW_0                                                                           0x0006
#define mmIOMMU_MMIO_CNTWW_0_BASE_IDX                                                                  0
#define mmIOMMU_MMIO_CNTWW_1                                                                           0x0007
#define mmIOMMU_MMIO_CNTWW_1_BASE_IDX                                                                  0
#define mmIOMMU_MMIO_EXCW_BASE_0                                                                       0x0008
#define mmIOMMU_MMIO_EXCW_BASE_0_BASE_IDX                                                              0
#define mmIOMMU_MMIO_EXCW_BASE_1                                                                       0x0009
#define mmIOMMU_MMIO_EXCW_BASE_1_BASE_IDX                                                              0
#define mmIOMMU_MMIO_EXCW_WIM_0                                                                        0x000a
#define mmIOMMU_MMIO_EXCW_WIM_0_BASE_IDX                                                               0
#define mmIOMMU_MMIO_EXCW_WIM_1                                                                        0x000b
#define mmIOMMU_MMIO_EXCW_WIM_1_BASE_IDX                                                               0
#define mmIOMMU_MMIO_EFW_0                                                                             0x000c
#define mmIOMMU_MMIO_EFW_0_BASE_IDX                                                                    0
#define mmIOMMU_MMIO_EFW_1                                                                             0x000d
#define mmIOMMU_MMIO_EFW_1_BASE_IDX                                                                    0
#define mmIOMMU_MMIO_PPW_BASE_0                                                                        0x000e
#define mmIOMMU_MMIO_PPW_BASE_0_BASE_IDX                                                               0
#define mmIOMMU_MMIO_PPW_BASE_1                                                                        0x000f
#define mmIOMMU_MMIO_PPW_BASE_1_BASE_IDX                                                               0
#define mmIOMMU_MMIO_HW_EWW_UPPEW_0                                                                    0x0010
#define mmIOMMU_MMIO_HW_EWW_UPPEW_0_BASE_IDX                                                           0
#define mmIOMMU_MMIO_HW_EWW_UPPEW_1                                                                    0x0011
#define mmIOMMU_MMIO_HW_EWW_UPPEW_1_BASE_IDX                                                           0
#define mmIOMMU_MMIO_HW_EWW_WOWEW_0                                                                    0x0012
#define mmIOMMU_MMIO_HW_EWW_WOWEW_0_BASE_IDX                                                           0
#define mmIOMMU_MMIO_HW_EWW_WOWEW_1                                                                    0x0013
#define mmIOMMU_MMIO_HW_EWW_WOWEW_1_BASE_IDX                                                           0
#define mmIOMMU_MMIO_HW_EWW_STATUS_0                                                                   0x0000
#define mmIOMMU_MMIO_HW_EWW_STATUS_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_HW_EWW_STATUS_1                                                                   0x0001
#define mmIOMMU_MMIO_HW_EWW_STATUS_1_BASE_IDX                                                          1
#define mmSMI_FIWTEW_WEGISTEW_0_0                                                                      0x0004
#define mmSMI_FIWTEW_WEGISTEW_0_0_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_0_1                                                                      0x0005
#define mmSMI_FIWTEW_WEGISTEW_0_1_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_1_0                                                                      0x0006
#define mmSMI_FIWTEW_WEGISTEW_1_0_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_1_1                                                                      0x0007
#define mmSMI_FIWTEW_WEGISTEW_1_1_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_2_0                                                                      0x0008
#define mmSMI_FIWTEW_WEGISTEW_2_0_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_2_1                                                                      0x0009
#define mmSMI_FIWTEW_WEGISTEW_2_1_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_3_0                                                                      0x000a
#define mmSMI_FIWTEW_WEGISTEW_3_0_BASE_IDX                                                             1
#define mmSMI_FIWTEW_WEGISTEW_3_1                                                                      0x000b
#define mmSMI_FIWTEW_WEGISTEW_3_1_BASE_IDX                                                             1
#define mmIOMMU_MMIO_GA_WOG_BASE_0                                                                     0x0024
#define mmIOMMU_MMIO_GA_WOG_BASE_0_BASE_IDX                                                            1
#define mmIOMMU_MMIO_GA_WOG_BASE_1                                                                     0x0025
#define mmIOMMU_MMIO_GA_WOG_BASE_1_BASE_IDX                                                            1
#define mmIOMMU_MMIO_GA_WOG_TAIWPTW_ADDW_0                                                             0x0026
#define mmIOMMU_MMIO_GA_WOG_TAIWPTW_ADDW_0_BASE_IDX                                                    1
#define mmIOMMU_MMIO_GA_WOG_TAIWPTW_ADDW_1                                                             0x0027
#define mmIOMMU_MMIO_GA_WOG_TAIWPTW_ADDW_1_BASE_IDX                                                    1
#define mmIOMMU_MMIO_PPW_B_BASE_0                                                                      0x0028
#define mmIOMMU_MMIO_PPW_B_BASE_0_BASE_IDX                                                             1
#define mmIOMMU_MMIO_PPW_B_BASE_1                                                                      0x0029
#define mmIOMMU_MMIO_PPW_B_BASE_1_BASE_IDX                                                             1
#define mmIOMMU_MMIO_EVENT_B_BASE_0                                                                    0x002a
#define mmIOMMU_MMIO_EVENT_B_BASE_0_BASE_IDX                                                           1
#define mmIOMMU_MMIO_EVENT_B_BASE_1                                                                    0x002b
#define mmIOMMU_MMIO_EVENT_B_BASE_1_BASE_IDX                                                           1
#define mmIOMMU_MMIO_DEVTBW_1_BASE_0                                                                   0x002c
#define mmIOMMU_MMIO_DEVTBW_1_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_1_BASE_1                                                                   0x002d
#define mmIOMMU_MMIO_DEVTBW_1_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_2_BASE_0                                                                   0x002e
#define mmIOMMU_MMIO_DEVTBW_2_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_2_BASE_1                                                                   0x002f
#define mmIOMMU_MMIO_DEVTBW_2_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_3_BASE_0                                                                   0x0030
#define mmIOMMU_MMIO_DEVTBW_3_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_3_BASE_1                                                                   0x0031
#define mmIOMMU_MMIO_DEVTBW_3_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_4_BASE_0                                                                   0x0032
#define mmIOMMU_MMIO_DEVTBW_4_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_4_BASE_1                                                                   0x0033
#define mmIOMMU_MMIO_DEVTBW_4_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_5_BASE_0                                                                   0x0034
#define mmIOMMU_MMIO_DEVTBW_5_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_5_BASE_1                                                                   0x0035
#define mmIOMMU_MMIO_DEVTBW_5_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_6_BASE_0                                                                   0x0036
#define mmIOMMU_MMIO_DEVTBW_6_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_6_BASE_1                                                                   0x0037
#define mmIOMMU_MMIO_DEVTBW_6_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_7_BASE_0                                                                   0x0038
#define mmIOMMU_MMIO_DEVTBW_7_BASE_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DEVTBW_7_BASE_1                                                                   0x0039
#define mmIOMMU_MMIO_DEVTBW_7_BASE_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_DSFX                                                                              0x003a
#define mmIOMMU_MMIO_DSFX_BASE_IDX                                                                     1
#define mmIOMMU_MMIO_DSCX                                                                              0x003c
#define mmIOMMU_MMIO_DSCX_BASE_IDX                                                                     1
#define mmIOMMU_MMIO_DSSX                                                                              0x003e
#define mmIOMMU_MMIO_DSSX_BASE_IDX                                                                     1
#define mmIOMMU_MMIO_CAP_MISC                                                                          0x0040
#define mmIOMMU_MMIO_CAP_MISC_BASE_IDX                                                                 1
#define mmIOMMU_MMIO_CAP_MISC_1                                                                        0x0041
#define mmIOMMU_MMIO_CAP_MISC_1_BASE_IDX                                                               1
#define mmIOMMU_MMIO_MSI_CAP                                                                           0x0042
#define mmIOMMU_MMIO_MSI_CAP_BASE_IDX                                                                  1
#define mmIOMMU_MMIO_MSI_ADDW_WO                                                                       0x0043
#define mmIOMMU_MMIO_MSI_ADDW_WO_BASE_IDX                                                              1
#define mmIOMMU_MMIO_MSI_ADDW_HI                                                                       0x0044
#define mmIOMMU_MMIO_MSI_ADDW_HI_BASE_IDX                                                              1
#define mmIOMMU_MMIO_MSI_DATA                                                                          0x0045
#define mmIOMMU_MMIO_MSI_DATA_BASE_IDX                                                                 1
#define mmIOMMU_MMIO_MSI_MAPPING_CAP                                                                   0x0046
#define mmIOMMU_MMIO_MSI_MAPPING_CAP_BASE_IDX                                                          1
#define mmIOMMU_MMIO_CONTWOW_W                                                                         0x0047
#define mmIOMMU_MMIO_CONTWOW_W_BASE_IDX                                                                1
#define mmIOMMU_MAWC_BASE_WO_0                                                                         0x006c
#define mmIOMMU_MAWC_BASE_WO_0_BASE_IDX                                                                1
#define mmIOMMU_MAWC_BASE_HI_0                                                                         0x006d
#define mmIOMMU_MAWC_BASE_HI_0_BASE_IDX                                                                1
#define mmIOMMU_MAWC_WEWOC_WO_0                                                                        0x006e
#define mmIOMMU_MAWC_WEWOC_WO_0_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEWOC_HI_0                                                                        0x006f
#define mmIOMMU_MAWC_WEWOC_HI_0_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEN_WO_0                                                                          0x0070
#define mmIOMMU_MAWC_WEN_WO_0_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_WEN_HI_0                                                                          0x0071
#define mmIOMMU_MAWC_WEN_HI_0_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_BASE_WO_1                                                                         0x0072
#define mmIOMMU_MAWC_BASE_WO_1_BASE_IDX                                                                1
#define mmIOMMU_MAWC_BASE_HI_1                                                                         0x0073
#define mmIOMMU_MAWC_BASE_HI_1_BASE_IDX                                                                1
#define mmIOMMU_MAWC_WEWOC_WO_1                                                                        0x0074
#define mmIOMMU_MAWC_WEWOC_WO_1_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEWOC_HI_1                                                                        0x0075
#define mmIOMMU_MAWC_WEWOC_HI_1_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEN_WO_1                                                                          0x0076
#define mmIOMMU_MAWC_WEN_WO_1_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_WEN_HI_1                                                                          0x0077
#define mmIOMMU_MAWC_WEN_HI_1_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_BASE_WO_2                                                                         0x0078
#define mmIOMMU_MAWC_BASE_WO_2_BASE_IDX                                                                1
#define mmIOMMU_MAWC_BASE_HI_2                                                                         0x0079
#define mmIOMMU_MAWC_BASE_HI_2_BASE_IDX                                                                1
#define mmIOMMU_MAWC_WEWOC_WO_2                                                                        0x007a
#define mmIOMMU_MAWC_WEWOC_WO_2_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEWOC_HI_2                                                                        0x007b
#define mmIOMMU_MAWC_WEWOC_HI_2_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEN_WO_2                                                                          0x007c
#define mmIOMMU_MAWC_WEN_WO_2_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_WEN_HI_2                                                                          0x007d
#define mmIOMMU_MAWC_WEN_HI_2_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_BASE_WO_3                                                                         0x007e
#define mmIOMMU_MAWC_BASE_WO_3_BASE_IDX                                                                1
#define mmIOMMU_MAWC_BASE_HI_3                                                                         0x007f
#define mmIOMMU_MAWC_BASE_HI_3_BASE_IDX                                                                1
#define mmIOMMU_MAWC_WEWOC_WO_3                                                                        0x0080
#define mmIOMMU_MAWC_WEWOC_WO_3_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEWOC_HI_3                                                                        0x0081
#define mmIOMMU_MAWC_WEWOC_HI_3_BASE_IDX                                                               1
#define mmIOMMU_MAWC_WEN_WO_3                                                                          0x0082
#define mmIOMMU_MAWC_WEN_WO_3_BASE_IDX                                                                 1
#define mmIOMMU_MAWC_WEN_HI_3                                                                          0x0083
#define mmIOMMU_MAWC_WEN_HI_3_BASE_IDX                                                                 1
#define mmIOMMU_MMIO_CMD_BUF_HDPTW_0                                                                   0x07ec
#define mmIOMMU_MMIO_CMD_BUF_HDPTW_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_CMD_BUF_HDPTW_1                                                                   0x07ed
#define mmIOMMU_MMIO_CMD_BUF_HDPTW_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_CMD_BUF_TAIWPTW_0                                                                 0x07ee
#define mmIOMMU_MMIO_CMD_BUF_TAIWPTW_0_BASE_IDX                                                        1
#define mmIOMMU_MMIO_CMD_BUF_TAIWPTW_1                                                                 0x07ef
#define mmIOMMU_MMIO_CMD_BUF_TAIWPTW_1_BASE_IDX                                                        1
#define mmIOMMU_MMIO_EVENT_BUF_HDPTW_0                                                                 0x07f0
#define mmIOMMU_MMIO_EVENT_BUF_HDPTW_0_BASE_IDX                                                        1
#define mmIOMMU_MMIO_EVENT_BUF_HDPTW_1                                                                 0x07f1
#define mmIOMMU_MMIO_EVENT_BUF_HDPTW_1_BASE_IDX                                                        1
#define mmIOMMU_MMIO_EVENT_BUF_TAIWPTW_0                                                               0x07f2
#define mmIOMMU_MMIO_EVENT_BUF_TAIWPTW_0_BASE_IDX                                                      1
#define mmIOMMU_MMIO_EVENT_BUF_TAIWPTW_1                                                               0x07f3
#define mmIOMMU_MMIO_EVENT_BUF_TAIWPTW_1_BASE_IDX                                                      1
#define mmIOMMU_MMIO_STATUS_0                                                                          0x07f4
#define mmIOMMU_MMIO_STATUS_0_BASE_IDX                                                                 1
#define mmIOMMU_MMIO_STATUS_1                                                                          0x07f5
#define mmIOMMU_MMIO_STATUS_1_BASE_IDX                                                                 1
#define mmIOMMU_MMIO_PPW_BUF_HDPTW_0                                                                   0x07f8
#define mmIOMMU_MMIO_PPW_BUF_HDPTW_0_BASE_IDX                                                          1
#define mmIOMMU_MMIO_PPW_BUF_HDPTW_1                                                                   0x07f9
#define mmIOMMU_MMIO_PPW_BUF_HDPTW_1_BASE_IDX                                                          1
#define mmIOMMU_MMIO_PPW_BUF_TAIWPTW_0                                                                 0x07fa
#define mmIOMMU_MMIO_PPW_BUF_TAIWPTW_0_BASE_IDX                                                        1
#define mmIOMMU_MMIO_PPW_BUF_TAIWPTW_1                                                                 0x07fb
#define mmIOMMU_MMIO_PPW_BUF_TAIWPTW_1_BASE_IDX                                                        1
#define mmIOMMU_MMIO_GA_BUF_HDPTW_0                                                                    0x07fc
#define mmIOMMU_MMIO_GA_BUF_HDPTW_0_BASE_IDX                                                           1
#define mmIOMMU_MMIO_GA_BUF_HDPTW_1                                                                    0x07fd
#define mmIOMMU_MMIO_GA_BUF_HDPTW_1_BASE_IDX                                                           1
#define mmIOMMU_MMIO_GA_BUF_TAIWPTW_0                                                                  0x07fe
#define mmIOMMU_MMIO_GA_BUF_TAIWPTW_0_BASE_IDX                                                         1
#define mmIOMMU_MMIO_GA_BUF_TAIWPTW_1                                                                  0x07ff
#define mmIOMMU_MMIO_GA_BUF_TAIWPTW_1_BASE_IDX                                                         1
#define mmIOMMU_MMIO_PPW_B_BUF_HDPTW_0                                                                 0x0800
#define mmIOMMU_MMIO_PPW_B_BUF_HDPTW_0_BASE_IDX                                                        1
#define mmIOMMU_MMIO_PPW_B_BUF_HDPTW_1                                                                 0x0801
#define mmIOMMU_MMIO_PPW_B_BUF_HDPTW_1_BASE_IDX                                                        1
#define mmIOMMU_MMIO_PPW_B_BUF_TAIWPTW_0                                                               0x0802
#define mmIOMMU_MMIO_PPW_B_BUF_TAIWPTW_0_BASE_IDX                                                      1
#define mmIOMMU_MMIO_PPW_B_BUF_TAIWPTW_1                                                               0x0803
#define mmIOMMU_MMIO_PPW_B_BUF_TAIWPTW_1_BASE_IDX                                                      1
#define mmIOMMU_MMIO_EVENT_B_BUF_HDPTW_0                                                               0x0808
#define mmIOMMU_MMIO_EVENT_B_BUF_HDPTW_0_BASE_IDX                                                      1
#define mmIOMMU_MMIO_EVENT_B_BUF_HDPTW_1                                                               0x0809
#define mmIOMMU_MMIO_EVENT_B_BUF_HDPTW_1_BASE_IDX                                                      1
#define mmIOMMU_MMIO_EVENT_B_BUF_TAIWPTW_0                                                             0x080a
#define mmIOMMU_MMIO_EVENT_B_BUF_TAIWPTW_0_BASE_IDX                                                    1
#define mmIOMMU_MMIO_EVENT_B_BUF_TAIWPTW_1                                                             0x080b
#define mmIOMMU_MMIO_EVENT_B_BUF_TAIWPTW_1_BASE_IDX                                                    1
#define mmIOMMU_MMIO_PPW_AUTOWESP_0                                                                    0x080c
#define mmIOMMU_MMIO_PPW_AUTOWESP_0_BASE_IDX                                                           1
#define mmIOMMU_MMIO_PPW_OVEWFWOW_EAWWY_0                                                              0x080e
#define mmIOMMU_MMIO_PPW_OVEWFWOW_EAWWY_0_BASE_IDX                                                     1
#define mmIOMMU_MMIO_PPW_B_OVEWFWOW_EAWWY_0                                                            0x0810
#define mmIOMMU_MMIO_PPW_B_OVEWFWOW_EAWWY_0_BASE_IDX                                                   1
#define mmIOMMU_MMIO_COUNTEW_CONFIG_0                                                                  0x02e0
#define mmIOMMU_MMIO_COUNTEW_CONFIG_0_BASE_IDX                                                         2
#define mmIOMMU_MMIO_COUNTEW_CONFIG_1                                                                  0x02e1
#define mmIOMMU_MMIO_COUNTEW_CONFIG_1_BASE_IDX                                                         2
#define mmIOMMU_MMIO_COUNTEW_PASID_BANK_WOCK_0                                                         0x02e2
#define mmIOMMU_MMIO_COUNTEW_PASID_BANK_WOCK_0_BASE_IDX                                                2
#define mmIOMMU_MMIO_COUNTEW_PASID_BANK_WOCK_1                                                         0x02e3
#define mmIOMMU_MMIO_COUNTEW_PASID_BANK_WOCK_1_BASE_IDX                                                2
#define mmIOMMU_MMIO_COUNTEW_DOMAIN_BANK_WOCK_0                                                        0x02e4
#define mmIOMMU_MMIO_COUNTEW_DOMAIN_BANK_WOCK_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_DOMAIN_BANK_WOCK_1                                                        0x02e5
#define mmIOMMU_MMIO_COUNTEW_DOMAIN_BANK_WOCK_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_DEVID_BANK_WOCK_0                                                         0x02e6
#define mmIOMMU_MMIO_COUNTEW_DEVID_BANK_WOCK_0_BASE_IDX                                                2
#define mmIOMMU_MMIO_COUNTEW_DEVID_BANK_WOCK_1                                                         0x02e7
#define mmIOMMU_MMIO_COUNTEW_DEVID_BANK_WOCK_1_BASE_IDX                                                2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_0_0                                                            0xf2e0
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_0_0_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_0_1                                                            0xf2e1
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_0_1_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_0_0                                                        0xf2e2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_0_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_0_1                                                        0xf2e3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_0_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_0_0                                                        0xf2e4
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_0_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_0_1                                                        0xf2e5
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_0_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_0_0                                                       0xf2e6
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_0_0_BASE_IDX                                              2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_0_1                                                       0xf2e7
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_0_1_BASE_IDX                                              2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_0_0                                                     0xf2e8
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_0_0_BASE_IDX                                            2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_0_1                                                     0xf2e9
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_0_1_BASE_IDX                                            2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_0_0                                                        0xf2ea
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_0_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_0_1                                                        0xf2eb
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_0_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_1_0                                                            0xf320
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_1_0_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_1_1                                                            0xf321
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_1_1_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_1_0                                                        0xf322
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_1_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_1_1                                                        0xf323
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_1_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_1_0                                                        0xf324
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_1_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_1_1                                                        0xf325
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_1_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_1_0                                                       0xf326
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_1_0_BASE_IDX                                              2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_1_1                                                       0xf327
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_1_1_BASE_IDX                                              2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_1_0                                                     0xf328
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_1_0_BASE_IDX                                            2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_1_1                                                     0xf329
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_1_1_BASE_IDX                                            2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_1_0                                                        0xf32a
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_1_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_1_1                                                        0xf32b
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_1_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_2_0                                                            0xf360
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_2_0_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_2_1                                                            0xf361
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_2_1_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_2_0                                                        0xf362
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_2_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_2_1                                                        0xf363
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_2_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_2_0                                                        0xf364
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_2_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_2_1                                                        0xf365
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_2_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_2_0                                                       0xf366
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_2_0_BASE_IDX                                              2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_2_1                                                       0xf367
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_2_1_BASE_IDX                                              2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_2_0                                                     0xf368
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_2_0_BASE_IDX                                            2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_2_1                                                     0xf369
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_2_1_BASE_IDX                                            2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_2_0                                                        0xf36a
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_2_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_2_1                                                        0xf36b
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_2_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_3_0                                                            0xf3a0
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_3_0_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_3_1                                                            0xf3a1
#define mmIOMMU_MMIO_COUNTEW_BANK_0_CNT_3_1_BASE_IDX                                                   2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_3_0                                                        0xf3a2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_3_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_3_1                                                        0xf3a3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_0_CNT_3_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_3_0                                                        0xf3a4
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_3_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_3_1                                                        0xf3a5
#define mmIOMMU_MMIO_PASID_MATCH_BANK_0_CNT_3_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_3_0                                                       0xf3a6
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_3_0_BASE_IDX                                              2
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_3_1                                                       0xf3a7
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_0_CNT_3_1_BASE_IDX                                              2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_3_0                                                     0xf3a8
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_3_0_BASE_IDX                                            2
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_3_1                                                     0xf3a9
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_0_CNT_3_1_BASE_IDX                                            2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_3_0                                                        0xf3aa
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_3_0_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_3_1                                                        0xf3ab
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_0_CNT_3_1_BASE_IDX                                               2
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_0_0                                                            0x0000
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_0_0_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_0_1                                                            0x0001
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_0_1_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_0_0                                                        0x0002
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_0_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_0_1                                                        0x0003
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_0_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_0_0                                                        0x0004
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_0_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_0_1                                                        0x0005
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_0_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_0_0                                                       0x0006
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_0_0_BASE_IDX                                              3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_0_1                                                       0x0007
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_0_1_BASE_IDX                                              3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_0_0                                                     0x0008
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_0_0_BASE_IDX                                            3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_0_1                                                     0x0009
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_0_1_BASE_IDX                                            3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_0_0                                                        0x000a
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_0_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_0_1                                                        0x000b
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_0_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_1_0                                                            0x0040
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_1_0_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_1_1                                                            0x0041
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_1_1_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_1_0                                                        0x0042
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_1_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_1_1                                                        0x0043
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_1_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_1_0                                                        0x0044
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_1_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_1_1                                                        0x0045
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_1_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_1_0                                                       0x0046
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_1_0_BASE_IDX                                              3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_1_1                                                       0x0047
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_1_1_BASE_IDX                                              3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_1_0                                                     0x0048
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_1_0_BASE_IDX                                            3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_1_1                                                     0x0049
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_1_1_BASE_IDX                                            3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_1_0                                                        0x004a
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_1_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_1_1                                                        0x004b
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_1_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_2_0                                                            0x0080
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_2_0_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_2_1                                                            0x0081
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_2_1_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_2_0                                                        0x0082
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_2_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_2_1                                                        0x0083
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_2_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_2_0                                                        0x0084
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_2_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_2_1                                                        0x0085
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_2_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_2_0                                                       0x0086
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_2_0_BASE_IDX                                              3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_2_1                                                       0x0087
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_2_1_BASE_IDX                                              3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_2_0                                                     0x0088
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_2_0_BASE_IDX                                            3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_2_1                                                     0x0089
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_2_1_BASE_IDX                                            3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_2_0                                                        0x008a
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_2_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_2_1                                                        0x008b
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_2_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_3_0                                                            0x00c0
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_3_0_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_3_1                                                            0x00c1
#define mmIOMMU_MMIO_COUNTEW_BANK_1_CNT_3_1_BASE_IDX                                                   3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_3_0                                                        0x00c2
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_3_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_3_1                                                        0x00c3
#define mmIOMMU_MMIO_COUNTEW_SWC_BANK_1_CNT_3_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_3_0                                                        0x00c4
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_3_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_3_1                                                        0x00c5
#define mmIOMMU_MMIO_PASID_MATCH_BANK_1_CNT_3_1_BASE_IDX                                               3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_3_0                                                       0x00c6
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_3_0_BASE_IDX                                              3
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_3_1                                                       0x00c7
#define mmIOMMU_MMIO_DOMAIN_MATCH_BANK_1_CNT_3_1_BASE_IDX                                              3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_3_0                                                     0x00c8
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_3_0_BASE_IDX                                            3
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_3_1                                                     0x00c9
#define mmIOMMU_MMIO_DEVICEID_MATCH_BANK_1_CNT_3_1_BASE_IDX                                            3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_3_0                                                        0x00ca
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_3_0_BASE_IDX                                               3
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_3_1                                                        0x00cb
#define mmIOMMU_MMIO_COUNTEW_WPT_BANK_1_CNT_3_1_BASE_IDX                                               3


// addwessBwock: nbio_nbif0_bif_bx_pf_SYSPFVFDEC
// base addwess: 0x0
#define mmMM_INDEX                                                                                     0x0000
#define mmMM_INDEX_BASE_IDX                                                                            0
#define mmMM_DATA                                                                                      0x0001
#define mmMM_DATA_BASE_IDX                                                                             0
#define mmMM_INDEX_HI                                                                                  0x0006
#define mmMM_INDEX_HI_BASE_IDX                                                                         0


// addwessBwock: nbio_nbif0_bif_bx_pf_SYSDEC
// base addwess: 0x0
#define mmSYSHUB_INDEX_OVWP                                                                            0x0008
#define mmSYSHUB_INDEX_OVWP_BASE_IDX                                                                   0
#define mmSYSHUB_DATA_OVWP                                                                             0x0009
#define mmSYSHUB_DATA_OVWP_BASE_IDX                                                                    0
#define mmPCIE_INDEX                                                                                   0x000c
#define mmPCIE_INDEX_BASE_IDX                                                                          0
#define mmPCIE_DATA                                                                                    0x000d
#define mmPCIE_DATA_BASE_IDX                                                                           0
#define mmPCIE_INDEX2                                                                                  0x000e
#define mmPCIE_INDEX2_BASE_IDX                                                                         0
#define mmPCIE_DATA2                                                                                   0x000f
#define mmPCIE_DATA2_BASE_IDX                                                                          0
#define mmSBIOS_SCWATCH_0                                                                              0x0034
#define mmSBIOS_SCWATCH_0_BASE_IDX                                                                     1
#define mmSBIOS_SCWATCH_1                                                                              0x0035
#define mmSBIOS_SCWATCH_1_BASE_IDX                                                                     1
#define mmSBIOS_SCWATCH_2                                                                              0x0036
#define mmSBIOS_SCWATCH_2_BASE_IDX                                                                     1
#define mmSBIOS_SCWATCH_3                                                                              0x0037
#define mmSBIOS_SCWATCH_3_BASE_IDX                                                                     1
#define mmBIOS_SCWATCH_0                                                                               0x0038
#define mmBIOS_SCWATCH_0_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_1                                                                               0x0039
#define mmBIOS_SCWATCH_1_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_2                                                                               0x003a
#define mmBIOS_SCWATCH_2_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_3                                                                               0x003b
#define mmBIOS_SCWATCH_3_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_4                                                                               0x003c
#define mmBIOS_SCWATCH_4_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_5                                                                               0x003d
#define mmBIOS_SCWATCH_5_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_6                                                                               0x003e
#define mmBIOS_SCWATCH_6_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_7                                                                               0x003f
#define mmBIOS_SCWATCH_7_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_8                                                                               0x0040
#define mmBIOS_SCWATCH_8_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_9                                                                               0x0041
#define mmBIOS_SCWATCH_9_BASE_IDX                                                                      1
#define mmBIOS_SCWATCH_10                                                                              0x0042
#define mmBIOS_SCWATCH_10_BASE_IDX                                                                     1
#define mmBIOS_SCWATCH_11                                                                              0x0043
#define mmBIOS_SCWATCH_11_BASE_IDX                                                                     1
#define mmBIOS_SCWATCH_12                                                                              0x0044
#define mmBIOS_SCWATCH_12_BASE_IDX                                                                     1
#define mmBIOS_SCWATCH_13                                                                              0x0045
#define mmBIOS_SCWATCH_13_BASE_IDX                                                                     1
#define mmBIOS_SCWATCH_14                                                                              0x0046
#define mmBIOS_SCWATCH_14_BASE_IDX                                                                     1
#define mmBIOS_SCWATCH_15                                                                              0x0047
#define mmBIOS_SCWATCH_15_BASE_IDX                                                                     1
#define mmBIF_WWC_INTW_CNTW                                                                            0x004c
#define mmBIF_WWC_INTW_CNTW_BASE_IDX                                                                   1
#define mmBIF_VCE_INTW_CNTW                                                                            0x004d
#define mmBIF_VCE_INTW_CNTW_BASE_IDX                                                                   1
#define mmBIF_UVD_INTW_CNTW                                                                            0x004e
#define mmBIF_UVD_INTW_CNTW_BASE_IDX                                                                   1
#define mmGFX_MMIOWEG_CAM_ADDW0                                                                        0x006c
#define mmGFX_MMIOWEG_CAM_ADDW0_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW0                                                                  0x006d
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW0_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW1                                                                        0x006e
#define mmGFX_MMIOWEG_CAM_ADDW1_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW1                                                                  0x006f
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW1_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW2                                                                        0x0070
#define mmGFX_MMIOWEG_CAM_ADDW2_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW2                                                                  0x0071
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW2_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW3                                                                        0x0072
#define mmGFX_MMIOWEG_CAM_ADDW3_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW3                                                                  0x0073
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW3_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW4                                                                        0x0074
#define mmGFX_MMIOWEG_CAM_ADDW4_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW4                                                                  0x0075
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW4_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW5                                                                        0x0076
#define mmGFX_MMIOWEG_CAM_ADDW5_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW5                                                                  0x0077
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW5_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW6                                                                        0x0078
#define mmGFX_MMIOWEG_CAM_ADDW6_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW6                                                                  0x0079
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW6_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_ADDW7                                                                        0x007a
#define mmGFX_MMIOWEG_CAM_ADDW7_BASE_IDX                                                               1
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW7                                                                  0x007b
#define mmGFX_MMIOWEG_CAM_WEMAP_ADDW7_BASE_IDX                                                         1
#define mmGFX_MMIOWEG_CAM_CNTW                                                                         0x007c
#define mmGFX_MMIOWEG_CAM_CNTW_BASE_IDX                                                                1
#define mmGFX_MMIOWEG_CAM_ZEWO_CPW                                                                     0x007d
#define mmGFX_MMIOWEG_CAM_ZEWO_CPW_BASE_IDX                                                            1
#define mmGFX_MMIOWEG_CAM_ONE_CPW                                                                      0x007e
#define mmGFX_MMIOWEG_CAM_ONE_CPW_BASE_IDX                                                             1
#define mmGFX_MMIOWEG_CAM_PWOGWAMMABWE_CPW                                                             0x007f
#define mmGFX_MMIOWEG_CAM_PWOGWAMMABWE_CPW_BASE_IDX                                                    1


// addwessBwock: nbio_nbif0_syshub_mmweg_ind_syshubdec
// base addwess: 0x0
#define mmSYSHUB_INDEX                                                                                 0x0008
#define mmSYSHUB_INDEX_BASE_IDX                                                                        0
#define mmSYSHUB_DATA                                                                                  0x0009
#define mmSYSHUB_DATA_BASE_IDX                                                                         0


// addwessBwock: nbio_nbif0_wcc_stwap_BIFDEC1
// base addwess: 0x0
#define mmWCC_DEV0_EPF0_STWAP0                                                                         0x000f
#define mmWCC_DEV0_EPF0_STWAP0_BASE_IDX                                                                2


// addwessBwock: nbio_nbif0_wcc_ep_dev0_BIFDEC1
// base addwess: 0x0
#define mmEP_PCIE_SCWATCH                                                                              0x0023
#define mmEP_PCIE_SCWATCH_BASE_IDX                                                                     2
#define mmEP_PCIE_CNTW                                                                                 0x0025
#define mmEP_PCIE_CNTW_BASE_IDX                                                                        2
#define mmEP_PCIE_INT_CNTW                                                                             0x0026
#define mmEP_PCIE_INT_CNTW_BASE_IDX                                                                    2
#define mmEP_PCIE_INT_STATUS                                                                           0x0027
#define mmEP_PCIE_INT_STATUS_BASE_IDX                                                                  2
#define mmEP_PCIE_WX_CNTW2                                                                             0x0028
#define mmEP_PCIE_WX_CNTW2_BASE_IDX                                                                    2
#define mmEP_PCIE_BUS_CNTW                                                                             0x0029
#define mmEP_PCIE_BUS_CNTW_BASE_IDX                                                                    2
#define mmEP_PCIE_CFG_CNTW                                                                             0x002a
#define mmEP_PCIE_CFG_CNTW_BASE_IDX                                                                    2
#define mmEP_PCIE_TX_WTW_CNTW                                                                          0x002c
#define mmEP_PCIE_TX_WTW_CNTW_BASE_IDX                                                                 2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_0                                                             0x002d
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_0_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_1                                                             0x002d
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_1_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_2                                                             0x002d
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_2_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_3                                                             0x002d
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_3_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_4                                                             0x002e
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_4_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_5                                                             0x002e
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_5_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_6                                                             0x002e
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_6_BASE_IDX                                                    2
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_7                                                             0x002e
#define mmPCIE_F1_DPA_SUBSTATE_PWW_AWWOC_7_BASE_IDX                                                    2
#define mmEP_PCIE_F0_DPA_CAP                                                                           0x0032
#define mmEP_PCIE_F0_DPA_CAP_BASE_IDX                                                                  2
#define mmEP_PCIE_F0_DPA_WATENCY_INDICATOW                                                             0x0033
#define mmEP_PCIE_F0_DPA_WATENCY_INDICATOW_BASE_IDX                                                    2
#define mmEP_PCIE_F0_DPA_CNTW                                                                          0x0033
#define mmEP_PCIE_F0_DPA_CNTW_BASE_IDX                                                                 2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_0                                                             0x0033
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_0_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_1                                                             0x0034
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_1_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_2                                                             0x0034
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_2_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_3                                                             0x0034
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_3_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_4                                                             0x0034
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_4_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_5                                                             0x0035
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_5_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_6                                                             0x0035
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_6_BASE_IDX                                                    2
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_7                                                             0x0035
#define mmPCIE_F0_DPA_SUBSTATE_PWW_AWWOC_7_BASE_IDX                                                    2
#define mmEP_PCIE_PME_CONTWOW                                                                          0x0035
#define mmEP_PCIE_PME_CONTWOW_BASE_IDX                                                                 2
#define mmEP_PCIEP_WESEWVED                                                                            0x0036
#define mmEP_PCIEP_WESEWVED_BASE_IDX                                                                   2
#define mmEP_PCIE_TX_CNTW                                                                              0x0038
#define mmEP_PCIE_TX_CNTW_BASE_IDX                                                                     2
#define mmEP_PCIE_TX_WEQUESTEW_ID                                                                      0x0039
#define mmEP_PCIE_TX_WEQUESTEW_ID_BASE_IDX                                                             2
#define mmEP_PCIE_EWW_CNTW                                                                             0x003a
#define mmEP_PCIE_EWW_CNTW_BASE_IDX                                                                    2
#define mmEP_PCIE_WX_CNTW                                                                              0x003b
#define mmEP_PCIE_WX_CNTW_BASE_IDX                                                                     2
#define mmEP_PCIE_WC_SPEED_CNTW                                                                        0x003c
#define mmEP_PCIE_WC_SPEED_CNTW_BASE_IDX                                                               2


// addwessBwock: nbio_nbif0_wcc_dwn_dev0_BIFDEC1
// base addwess: 0x0
#define mmDN_PCIE_WESEWVED                                                                             0x0040
#define mmDN_PCIE_WESEWVED_BASE_IDX                                                                    2
#define mmDN_PCIE_SCWATCH                                                                              0x0041
#define mmDN_PCIE_SCWATCH_BASE_IDX                                                                     2
#define mmDN_PCIE_CNTW                                                                                 0x0043
#define mmDN_PCIE_CNTW_BASE_IDX                                                                        2
#define mmDN_PCIE_CONFIG_CNTW                                                                          0x0044
#define mmDN_PCIE_CONFIG_CNTW_BASE_IDX                                                                 2
#define mmDN_PCIE_WX_CNTW2                                                                             0x0045
#define mmDN_PCIE_WX_CNTW2_BASE_IDX                                                                    2
#define mmDN_PCIE_BUS_CNTW                                                                             0x0046
#define mmDN_PCIE_BUS_CNTW_BASE_IDX                                                                    2
#define mmDN_PCIE_CFG_CNTW                                                                             0x0047
#define mmDN_PCIE_CFG_CNTW_BASE_IDX                                                                    2


// addwessBwock: nbio_nbif0_wcc_dwnp_dev0_BIFDEC1
// base addwess: 0x0
#define mmPCIE_EWW_CNTW                                                                                0x004f
#define mmPCIE_EWW_CNTW_BASE_IDX                                                                       2
#define mmPCIE_WX_CNTW                                                                                 0x0050
#define mmPCIE_WX_CNTW_BASE_IDX                                                                        2
#define mmPCIE_WC_SPEED_CNTW                                                                           0x0051
#define mmPCIE_WC_SPEED_CNTW_BASE_IDX                                                                  2
#define mmPCIE_WC_CNTW2                                                                                0x0052
#define mmPCIE_WC_CNTW2_BASE_IDX                                                                       2
#define mmPCIEP_STWAP_MISC                                                                             0x0053
#define mmPCIEP_STWAP_MISC_BASE_IDX                                                                    2
#define mmWTW_MSG_INFO_FWOM_EP                                                                         0x0054
#define mmWTW_MSG_INFO_FWOM_EP_BASE_IDX                                                                2


// addwessBwock: nbio_nbif0_wcc_dev0_BIFPFVFDEC1
// base addwess: 0x0
#define mmWCC_EWW_WOG                                                                                  0x0085
#define mmWCC_EWW_WOG_BASE_IDX                                                                         2
#define mmWCC_DOOWBEWW_APEW_EN                                                                         0x00c0
#define mmWCC_DOOWBEWW_APEW_EN_BASE_IDX                                                                2
#define mmWCC_CONFIG_MEMSIZE                                                                           0x00c3
#define mmWCC_CONFIG_MEMSIZE_BASE_IDX                                                                  2
#define mmWCC_CONFIG_WESEWVED                                                                          0x00c4
#define mmWCC_CONFIG_WESEWVED_BASE_IDX                                                                 2
#ifndef mmWCC_IOV_FUNC_IDENTIFIEW
#define mmWCC_IOV_FUNC_IDENTIFIEW                                                                      0x00c5
#define mmWCC_IOV_FUNC_IDENTIFIEW_BASE_IDX                                                             2
#endif


// addwessBwock: nbio_nbif0_wcc_dev0_BIFDEC1
// base addwess: 0x0
#define mmWCC_EWW_INT_CNTW                                                                             0x0086
#define mmWCC_EWW_INT_CNTW_BASE_IDX                                                                    2
#define mmWCC_BACO_CNTW_MISC                                                                           0x0087
#define mmWCC_BACO_CNTW_MISC_BASE_IDX                                                                  2
#define mmWCC_WESET_EN                                                                                 0x0088
#define mmWCC_WESET_EN_BASE_IDX                                                                        2
#define mmWCC_VDM_SUPPOWT                                                                              0x0089
#define mmWCC_VDM_SUPPOWT_BASE_IDX                                                                     2
#define mmWCC_PEEW_WEG_WANGE0                                                                          0x00be
#define mmWCC_PEEW_WEG_WANGE0_BASE_IDX                                                                 2
#define mmWCC_PEEW_WEG_WANGE1                                                                          0x00bf
#define mmWCC_PEEW_WEG_WANGE1_BASE_IDX                                                                 2
#define mmWCC_BUS_CNTW                                                                                 0x00c1
#define mmWCC_BUS_CNTW_BASE_IDX                                                                        2
#define mmWCC_CONFIG_CNTW                                                                              0x00c2
#define mmWCC_CONFIG_CNTW_BASE_IDX                                                                     2
#define mmWCC_CONFIG_F0_BASE                                                                           0x00c6
#define mmWCC_CONFIG_F0_BASE_BASE_IDX                                                                  2
#define mmWCC_CONFIG_APEW_SIZE                                                                         0x00c7
#define mmWCC_CONFIG_APEW_SIZE_BASE_IDX                                                                2
#define mmWCC_CONFIG_WEG_APEW_SIZE                                                                     0x00c8
#define mmWCC_CONFIG_WEG_APEW_SIZE_BASE_IDX                                                            2
#define mmWCC_XDMA_WO                                                                                  0x00c9
#define mmWCC_XDMA_WO_BASE_IDX                                                                         2
#define mmWCC_XDMA_HI                                                                                  0x00ca
#define mmWCC_XDMA_HI_BASE_IDX                                                                         2
#define mmWCC_FEATUWES_CONTWOW_MISC                                                                    0x00cb
#define mmWCC_FEATUWES_CONTWOW_MISC_BASE_IDX                                                           2
#define mmWCC_BUSNUM_CNTW1                                                                             0x00cc
#define mmWCC_BUSNUM_CNTW1_BASE_IDX                                                                    2
#define mmWCC_BUSNUM_WIST0                                                                             0x00cd
#define mmWCC_BUSNUM_WIST0_BASE_IDX                                                                    2
#define mmWCC_BUSNUM_WIST1                                                                             0x00ce
#define mmWCC_BUSNUM_WIST1_BASE_IDX                                                                    2
#define mmWCC_BUSNUM_CNTW2                                                                             0x00cf
#define mmWCC_BUSNUM_CNTW2_BASE_IDX                                                                    2
#define mmWCC_CAPTUWE_HOST_BUSNUM                                                                      0x00d0
#define mmWCC_CAPTUWE_HOST_BUSNUM_BASE_IDX                                                             2
#define mmWCC_HOST_BUSNUM                                                                              0x00d1
#define mmWCC_HOST_BUSNUM_BASE_IDX                                                                     2
#define mmWCC_PEEW0_FB_OFFSET_HI                                                                       0x00d2
#define mmWCC_PEEW0_FB_OFFSET_HI_BASE_IDX                                                              2
#define mmWCC_PEEW0_FB_OFFSET_WO                                                                       0x00d3
#define mmWCC_PEEW0_FB_OFFSET_WO_BASE_IDX                                                              2
#define mmWCC_PEEW1_FB_OFFSET_HI                                                                       0x00d4
#define mmWCC_PEEW1_FB_OFFSET_HI_BASE_IDX                                                              2
#define mmWCC_PEEW1_FB_OFFSET_WO                                                                       0x00d5
#define mmWCC_PEEW1_FB_OFFSET_WO_BASE_IDX                                                              2
#define mmWCC_PEEW2_FB_OFFSET_HI                                                                       0x00d6
#define mmWCC_PEEW2_FB_OFFSET_HI_BASE_IDX                                                              2
#define mmWCC_PEEW2_FB_OFFSET_WO                                                                       0x00d7
#define mmWCC_PEEW2_FB_OFFSET_WO_BASE_IDX                                                              2
#define mmWCC_PEEW3_FB_OFFSET_HI                                                                       0x00d8
#define mmWCC_PEEW3_FB_OFFSET_HI_BASE_IDX                                                              2
#define mmWCC_PEEW3_FB_OFFSET_WO                                                                       0x00d9
#define mmWCC_PEEW3_FB_OFFSET_WO_BASE_IDX                                                              2
#define mmWCC_CMN_WINK_CNTW                                                                            0x00de
#define mmWCC_CMN_WINK_CNTW_BASE_IDX                                                                   2
#define mmWCC_EP_WEQUESTEWID_WESTOWE                                                                   0x00df
#define mmWCC_EP_WEQUESTEWID_WESTOWE_BASE_IDX                                                          2
#define mmWCC_WTW_WSWITCH_CNTW                                                                         0x00e0
#define mmWCC_WTW_WSWITCH_CNTW_BASE_IDX                                                                2
#define mmWCC_MH_AWB_CNTW                                                                              0x00e1
#define mmWCC_MH_AWB_CNTW_BASE_IDX                                                                     2


// addwessBwock: nbio_nbif0_bif_bx_pf_BIFDEC1
// base addwess: 0x0
#define mmBIF_MM_INDACCESS_CNTW                                                                        0x00e6
#define mmBIF_MM_INDACCESS_CNTW_BASE_IDX                                                               2
#define mmBUS_CNTW                                                                                     0x00e7
#define mmBUS_CNTW_BASE_IDX                                                                            2
#define mmBIF_SCWATCH0                                                                                 0x00e8
#define mmBIF_SCWATCH0_BASE_IDX                                                                        2
#define mmBIF_SCWATCH1                                                                                 0x00e9
#define mmBIF_SCWATCH1_BASE_IDX                                                                        2
#define mmBX_WESET_EN                                                                                  0x00ed
#define mmBX_WESET_EN_BASE_IDX                                                                         2
#define mmMM_CFGWEGS_CNTW                                                                              0x00ee
#define mmMM_CFGWEGS_CNTW_BASE_IDX                                                                     2
#define mmBX_WESET_CNTW                                                                                0x00f0
#define mmBX_WESET_CNTW_BASE_IDX                                                                       2
#define mmINTEWWUPT_CNTW                                                                               0x00f1
#define mmINTEWWUPT_CNTW_BASE_IDX                                                                      2
#define mmINTEWWUPT_CNTW2                                                                              0x00f2
#define mmINTEWWUPT_CNTW2_BASE_IDX                                                                     2
#define mmCWKWEQB_PAD_CNTW                                                                             0x00f8
#define mmCWKWEQB_PAD_CNTW_BASE_IDX                                                                    2
#define mmBIF_FEATUWES_CONTWOW_MISC                                                                    0x00fb
#define mmBIF_FEATUWES_CONTWOW_MISC_BASE_IDX                                                           2
#define mmBIF_DOOWBEWW_CNTW                                                                            0x00fc
#define mmBIF_DOOWBEWW_CNTW_BASE_IDX                                                                   2
#define mmBIF_DOOWBEWW_INT_CNTW                                                                        0x00fd
#define mmBIF_DOOWBEWW_INT_CNTW_BASE_IDX                                                               2
#define mmBIF_FB_EN                                                                                    0x00ff
#define mmBIF_FB_EN_BASE_IDX                                                                           2
#define mmBIF_BUSY_DEWAY_CNTW                                                                          0x0100
#define mmBIF_BUSY_DEWAY_CNTW_BASE_IDX                                                                 2
#define mmBIF_MST_TWANS_PENDING_VF                                                                     0x0109
#define mmBIF_MST_TWANS_PENDING_VF_BASE_IDX                                                            2
#define mmBIF_SWV_TWANS_PENDING_VF                                                                     0x010a
#define mmBIF_SWV_TWANS_PENDING_VF_BASE_IDX                                                            2
#define mmBACO_CNTW                                                                                    0x010b
#define mmBACO_CNTW_BASE_IDX                                                                           2
#define mmBIF_BACO_EXIT_TIME0                                                                          0x010c
#define mmBIF_BACO_EXIT_TIME0_BASE_IDX                                                                 2
#define mmBIF_BACO_EXIT_TIMEW1                                                                         0x010d
#define mmBIF_BACO_EXIT_TIMEW1_BASE_IDX                                                                2
#define mmBIF_BACO_EXIT_TIMEW2                                                                         0x010e
#define mmBIF_BACO_EXIT_TIMEW2_BASE_IDX                                                                2
#define mmBIF_BACO_EXIT_TIMEW3                                                                         0x010f
#define mmBIF_BACO_EXIT_TIMEW3_BASE_IDX                                                                2
#define mmBIF_BACO_EXIT_TIMEW4                                                                         0x0110
#define mmBIF_BACO_EXIT_TIMEW4_BASE_IDX                                                                2
#define mmMEM_TYPE_CNTW                                                                                0x0111
#define mmMEM_TYPE_CNTW_BASE_IDX                                                                       2
#define mmSMU_BIF_VDDGFX_PWW_STATUS                                                                    0x0113
#define mmSMU_BIF_VDDGFX_PWW_STATUS_BASE_IDX                                                           2
#define mmBIF_VDDGFX_GFX0_WOWEW                                                                        0x0114
#define mmBIF_VDDGFX_GFX0_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX0_UPPEW                                                                        0x0115
#define mmBIF_VDDGFX_GFX0_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX1_WOWEW                                                                        0x0116
#define mmBIF_VDDGFX_GFX1_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX1_UPPEW                                                                        0x0117
#define mmBIF_VDDGFX_GFX1_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX2_WOWEW                                                                        0x0118
#define mmBIF_VDDGFX_GFX2_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX2_UPPEW                                                                        0x0119
#define mmBIF_VDDGFX_GFX2_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX3_WOWEW                                                                        0x011a
#define mmBIF_VDDGFX_GFX3_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX3_UPPEW                                                                        0x011b
#define mmBIF_VDDGFX_GFX3_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX4_WOWEW                                                                        0x011c
#define mmBIF_VDDGFX_GFX4_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX4_UPPEW                                                                        0x011d
#define mmBIF_VDDGFX_GFX4_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX5_WOWEW                                                                        0x011e
#define mmBIF_VDDGFX_GFX5_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_GFX5_UPPEW                                                                        0x011f
#define mmBIF_VDDGFX_GFX5_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV1_WOWEW                                                                        0x0120
#define mmBIF_VDDGFX_WSV1_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV1_UPPEW                                                                        0x0121
#define mmBIF_VDDGFX_WSV1_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV2_WOWEW                                                                        0x0122
#define mmBIF_VDDGFX_WSV2_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV2_UPPEW                                                                        0x0123
#define mmBIF_VDDGFX_WSV2_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV3_WOWEW                                                                        0x0124
#define mmBIF_VDDGFX_WSV3_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV3_UPPEW                                                                        0x0125
#define mmBIF_VDDGFX_WSV3_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV4_WOWEW                                                                        0x0126
#define mmBIF_VDDGFX_WSV4_WOWEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_WSV4_UPPEW                                                                        0x0127
#define mmBIF_VDDGFX_WSV4_UPPEW_BASE_IDX                                                               2
#define mmBIF_VDDGFX_FB_CMP                                                                            0x0128
#define mmBIF_VDDGFX_FB_CMP_BASE_IDX                                                                   2
#define mmBIF_DOOWBEWW_GBWAPEW1_WOWEW                                                                  0x0129
#define mmBIF_DOOWBEWW_GBWAPEW1_WOWEW_BASE_IDX                                                         2
#define mmBIF_DOOWBEWW_GBWAPEW1_UPPEW                                                                  0x012a
#define mmBIF_DOOWBEWW_GBWAPEW1_UPPEW_BASE_IDX                                                         2
#define mmBIF_DOOWBEWW_GBWAPEW2_WOWEW                                                                  0x012b
#define mmBIF_DOOWBEWW_GBWAPEW2_WOWEW_BASE_IDX                                                         2
#define mmBIF_DOOWBEWW_GBWAPEW2_UPPEW                                                                  0x012c
#define mmBIF_DOOWBEWW_GBWAPEW2_UPPEW_BASE_IDX                                                         2
#define mmWEMAP_HDP_MEM_FWUSH_CNTW                                                                     0x012d
#define mmWEMAP_HDP_MEM_FWUSH_CNTW_BASE_IDX                                                            2
#define mmWEMAP_HDP_WEG_FWUSH_CNTW                                                                     0x012e
#define mmWEMAP_HDP_WEG_FWUSH_CNTW_BASE_IDX                                                            2
#define mmBIF_WB_CNTW                                                                                  0x012f
#define mmBIF_WB_CNTW_BASE_IDX                                                                         2
#define mmBIF_WB_BASE                                                                                  0x0130
#define mmBIF_WB_BASE_BASE_IDX                                                                         2
#define mmBIF_WB_WPTW                                                                                  0x0131
#define mmBIF_WB_WPTW_BASE_IDX                                                                         2
#define mmBIF_WB_WPTW                                                                                  0x0132
#define mmBIF_WB_WPTW_BASE_IDX                                                                         2
#define mmBIF_WB_WPTW_ADDW_HI                                                                          0x0133
#define mmBIF_WB_WPTW_ADDW_HI_BASE_IDX                                                                 2
#define mmBIF_WB_WPTW_ADDW_WO                                                                          0x0134
#define mmBIF_WB_WPTW_ADDW_WO_BASE_IDX                                                                 2
#define mmMAIWBOX_INDEX                                                                                0x0135
#define mmMAIWBOX_INDEX_BASE_IDX                                                                       2
#define mmBIF_UVD_GPUIOV_CFG_SIZE                                                                      0x0143
#define mmBIF_UVD_GPUIOV_CFG_SIZE_BASE_IDX                                                             2
#define mmBIF_VCE_GPUIOV_CFG_SIZE                                                                      0x0144
#define mmBIF_VCE_GPUIOV_CFG_SIZE_BASE_IDX                                                             2
#define mmBIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                                 0x0145
#define mmBIF_GFX_SDMA_GPUIOV_CFG_SIZE_BASE_IDX                                                        2
#define mmBIF_PEWSTB_PAD_CNTW                                                                          0x0148
#define mmBIF_PEWSTB_PAD_CNTW_BASE_IDX                                                                 2
#define mmBIF_PX_EN_PAD_CNTW                                                                           0x0149
#define mmBIF_PX_EN_PAD_CNTW_BASE_IDX                                                                  2
#define mmBIF_WEFPADKIN_PAD_CNTW                                                                       0x014a
#define mmBIF_WEFPADKIN_PAD_CNTW_BASE_IDX                                                              2
#define mmBIF_CWKWEQB_PAD_CNTW                                                                         0x014b
#define mmBIF_CWKWEQB_PAD_CNTW_BASE_IDX                                                                2


// addwessBwock: nbio_nbif0_bif_bx_pf_BIFPFVFDEC1
// base addwess: 0x0
#define mmBIF_BME_STATUS                                                                               0x00eb
#define mmBIF_BME_STATUS_BASE_IDX                                                                      2
#define mmBIF_ATOMIC_EWW_WOG                                                                           0x00ec
#define mmBIF_ATOMIC_EWW_WOG_BASE_IDX                                                                  2
#define mmDOOWBEWW_SEWFWING_GPA_APEW_BASE_HIGH                                                         0x00f3
#define mmDOOWBEWW_SEWFWING_GPA_APEW_BASE_HIGH_BASE_IDX                                                2
#define mmDOOWBEWW_SEWFWING_GPA_APEW_BASE_WOW                                                          0x00f4
#define mmDOOWBEWW_SEWFWING_GPA_APEW_BASE_WOW_BASE_IDX                                                 2
#define mmDOOWBEWW_SEWFWING_GPA_APEW_CNTW                                                              0x00f5
#define mmDOOWBEWW_SEWFWING_GPA_APEW_CNTW_BASE_IDX                                                     2
#define mmHDP_WEG_COHEWENCY_FWUSH_CNTW                                                                 0x00f6
#define mmHDP_WEG_COHEWENCY_FWUSH_CNTW_BASE_IDX                                                        2
#define mmHDP_MEM_COHEWENCY_FWUSH_CNTW                                                                 0x00f7
#define mmHDP_MEM_COHEWENCY_FWUSH_CNTW_BASE_IDX                                                        2
#define mmGPU_HDP_FWUSH_WEQ                                                                            0x0106
#define mmGPU_HDP_FWUSH_WEQ_BASE_IDX                                                                   2
#define mmGPU_HDP_FWUSH_DONE                                                                           0x0107
#define mmGPU_HDP_FWUSH_DONE_BASE_IDX                                                                  2
#define mmBIF_TWANS_PENDING                                                                            0x0108
#define mmBIF_TWANS_PENDING_BASE_IDX                                                                   2
#define mmMAIWBOX_MSGBUF_TWN_DW0                                                                       0x0136
#define mmMAIWBOX_MSGBUF_TWN_DW0_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_TWN_DW1                                                                       0x0137
#define mmMAIWBOX_MSGBUF_TWN_DW1_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_TWN_DW2                                                                       0x0138
#define mmMAIWBOX_MSGBUF_TWN_DW2_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_TWN_DW3                                                                       0x0139
#define mmMAIWBOX_MSGBUF_TWN_DW3_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_WCV_DW0                                                                       0x013a
#define mmMAIWBOX_MSGBUF_WCV_DW0_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_WCV_DW1                                                                       0x013b
#define mmMAIWBOX_MSGBUF_WCV_DW1_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_WCV_DW2                                                                       0x013c
#define mmMAIWBOX_MSGBUF_WCV_DW2_BASE_IDX                                                              2
#define mmMAIWBOX_MSGBUF_WCV_DW3                                                                       0x013d
#define mmMAIWBOX_MSGBUF_WCV_DW3_BASE_IDX                                                              2
#define mmMAIWBOX_CONTWOW                                                                              0x013e
#define mmMAIWBOX_CONTWOW_BASE_IDX                                                                     2
#define mmMAIWBOX_INT_CNTW                                                                             0x013f
#define mmMAIWBOX_INT_CNTW_BASE_IDX                                                                    2
#define mmBIF_VMHV_MAIWBOX                                                                             0x0140
#define mmBIF_VMHV_MAIWBOX_BASE_IDX                                                                    2


// addwessBwock: nbio_nbif0_gdc_GDCDEC
// base addwess: 0x0
#define mmNGDC_SDP_POWT_CTWW                                                                           0x01c2
#define mmNGDC_SDP_POWT_CTWW_BASE_IDX                                                                  2
#define mmSHUB_WEGS_IF_CTW                                                                             0x01c3
#define mmSHUB_WEGS_IF_CTW_BASE_IDX                                                                    2
#define mmNGDC_WESEWVED_0                                                                              0x01cb
#define mmNGDC_WESEWVED_0_BASE_IDX                                                                     2
#define mmNGDC_WESEWVED_1                                                                              0x01cc
#define mmNGDC_WESEWVED_1_BASE_IDX                                                                     2
#define mmNGDC_SDP_POWT_CTWW_SOCCWK                                                                    0x01cd
#define mmNGDC_SDP_POWT_CTWW_SOCCWK_BASE_IDX                                                           2
#define mmBIF_SDMA0_DOOWBEWW_WANGE                                                                     0x01d0
#define mmBIF_SDMA0_DOOWBEWW_WANGE_BASE_IDX                                                            2
#define mmBIF_SDMA1_DOOWBEWW_WANGE                                                                     0x01d1
#define mmBIF_SDMA1_DOOWBEWW_WANGE_BASE_IDX                                                            2
#define mmBIF_IH_DOOWBEWW_WANGE                                                                        0x01d2
#define mmBIF_IH_DOOWBEWW_WANGE_BASE_IDX                                                               2
#define mmBIF_MMSCH0_DOOWBEWW_WANGE                                                                    0x01d3
#define mmBIF_MMSCH0_DOOWBEWW_WANGE_BASE_IDX                                                           2
#define mmATDMA_MISC_CNTW                                                                              0x01dd
#define mmATDMA_MISC_CNTW_BASE_IDX                                                                     2
#define mmBIF_DOOWBEWW_FENCE_CNTW                                                                      0x01de
#define mmBIF_DOOWBEWW_FENCE_CNTW_BASE_IDX                                                             2
#define mmS2A_MISC_CNTW                                                                                0x01df
#define mmS2A_MISC_CNTW_BASE_IDX                                                                       2
#define mmGDC_PG_MISC_CNTW                                                                             0x01f0
#define mmGDC_PG_MISC_CNTW_BASE_IDX                                                                    2


// addwessBwock: nbio_nbif0_wcc_dev0_BIFDEC2
// base addwess: 0x0
#define mmGFXMSIX_VECT0_ADDW_WO                                                                        0x0400
#define mmGFXMSIX_VECT0_ADDW_WO_BASE_IDX                                                               3
#define mmGFXMSIX_VECT0_ADDW_HI                                                                        0x0401
#define mmGFXMSIX_VECT0_ADDW_HI_BASE_IDX                                                               3
#define mmGFXMSIX_VECT0_MSG_DATA                                                                       0x0402
#define mmGFXMSIX_VECT0_MSG_DATA_BASE_IDX                                                              3
#define mmGFXMSIX_VECT0_CONTWOW                                                                        0x0403
#define mmGFXMSIX_VECT0_CONTWOW_BASE_IDX                                                               3
#define mmGFXMSIX_VECT1_ADDW_WO                                                                        0x0404
#define mmGFXMSIX_VECT1_ADDW_WO_BASE_IDX                                                               3
#define mmGFXMSIX_VECT1_ADDW_HI                                                                        0x0405
#define mmGFXMSIX_VECT1_ADDW_HI_BASE_IDX                                                               3
#define mmGFXMSIX_VECT1_MSG_DATA                                                                       0x0406
#define mmGFXMSIX_VECT1_MSG_DATA_BASE_IDX                                                              3
#define mmGFXMSIX_VECT1_CONTWOW                                                                        0x0407
#define mmGFXMSIX_VECT1_CONTWOW_BASE_IDX                                                               3
#define mmGFXMSIX_VECT2_ADDW_WO                                                                        0x0408
#define mmGFXMSIX_VECT2_ADDW_WO_BASE_IDX                                                               3
#define mmGFXMSIX_VECT2_ADDW_HI                                                                        0x0409
#define mmGFXMSIX_VECT2_ADDW_HI_BASE_IDX                                                               3
#define mmGFXMSIX_VECT2_MSG_DATA                                                                       0x040a
#define mmGFXMSIX_VECT2_MSG_DATA_BASE_IDX                                                              3
#define mmGFXMSIX_VECT2_CONTWOW                                                                        0x040b
#define mmGFXMSIX_VECT2_CONTWOW_BASE_IDX                                                               3
#define mmGFXMSIX_PBA                                                                                  0x0800
#define mmGFXMSIX_PBA_BASE_IDX                                                                         3


// addwessBwock: syshub_mmweg_ind_syshubind
// base addwess: 0x0
#define ixSYSHUB_MMWEG_IND_SYSHUB_DS_CTWW_SOCCWK                                                       0x10000
#define ixSYSHUB_MMWEG_IND_SYSHUB_DS_CTWW2_SOCCWK                                                      0x10004
#define ixSYSHUB_MMWEG_IND_SYSHUB_BGEN_ENHANCEMENT_BYPASS_EN_SOCCWK                                    0x10008
#define ixSYSHUB_MMWEG_IND_SYSHUB_BGEN_ENHANCEMENT_IMM_EN_SOCCWK                                       0x1000c
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_SYSHUB_QOS_CNTW                                                0x10010
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW1_SYSHUB_QOS_CNTW                                                0x10014
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW2_SYSHUB_QOS_CNTW                                                0x10018
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_CW0_CNTW                                                       0x1001c
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_CW1_CNTW                                                       0x10020
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_CW2_CNTW                                                       0x10024
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_CW3_CNTW                                                       0x10028
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_CW4_CNTW                                                       0x1002c
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW0_CW5_CNTW                                                       0x10030
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW1_CW0_CNTW                                                       0x10034
#define ixSYSHUB_MMWEG_IND_DMA_CWK0_SW2_CW0_CNTW                                                       0x10038
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW0_CW0_CNTW                                                       0x10100
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW0_CW1_CNTW                                                       0x10104
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW0_CW2_CNTW                                                       0x10108
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW1_CW0_CNTW                                                       0x1010c
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW1_CW1_CNTW                                                       0x10110
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW1_CW2_CNTW                                                       0x10114
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW1_CW3_CNTW                                                       0x10118
#define ixSYSHUB_MMWEG_IND_HST_CWK0_SW1_CW4_CNTW                                                       0x1011c
#define ixSYSHUB_MMWEG_IND_SYSHUB_CG_CNTW                                                              0x10300
#define ixSYSHUB_MMWEG_IND_SYSHUB_TWANS_IDWE                                                           0x10308
#define ixSYSHUB_MMWEG_IND_SYSHUB_HP_TIMEW                                                             0x1030c
#define ixSYSHUB_MMWEG_IND_SYSHUB_MGCG_CTWW_SOCCWK                                                     0x10310
#define ixSYSHUB_MMWEG_IND_SYSUB_CPF_DOOWBEWW_WS_WESET                                                 0x10314
#define ixSYSHUB_MMWEG_IND_SYSHUB_SCWATCH                                                              0x10f00
#define ixSYSHUB_MMWEG_IND_SYSHUB_CW_MASK                                                              0x10f04
#define ixSYSHUB_MMWEG_IND_SYSHUB_DS_CTWW_SHUBCWK                                                      0x11000
#define ixSYSHUB_MMWEG_IND_SYSHUB_DS_CTWW2_SHUBCWK                                                     0x11004
#define ixSYSHUB_MMWEG_IND_SYSHUB_BGEN_ENHANCEMENT_BYPASS_EN_SHUBCWK                                   0x11008
#define ixSYSHUB_MMWEG_IND_SYSHUB_BGEN_ENHANCEMENT_IMM_EN_SHUBCWK                                      0x1100c
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW0_SYSHUB_QOS_CNTW                                                0x11010
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW1_SYSHUB_QOS_CNTW                                                0x11014
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW0_CW0_CNTW                                                       0x11018
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW0_CW1_CNTW                                                       0x1101c
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW0_CW2_CNTW                                                       0x11020
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW0_CW3_CNTW                                                       0x11024
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW0_CW4_CNTW                                                       0x11028
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW1_CW0_CNTW                                                       0x1102c
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW1_CW1_CNTW                                                       0x11030
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW1_CW2_CNTW                                                       0x11034
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW1_CW3_CNTW                                                       0x11038
#define ixSYSHUB_MMWEG_IND_DMA_CWK1_SW1_CW4_CNTW                                                       0x1103c
#define ixSYSHUB_MMWEG_IND_SYSHUB_MGCG_CTWW_SHUBCWK                                                    0x11040
#define ixSYSHUB_MMWEG_IND_NIC400_0_ASIB_0_FN_MOD                                                      0x20108
#define ixSYSHUB_MMWEG_IND_NIC400_0_AMIB_0_FN_MOD_BM_ISS                                               0x30008
#define ixSYSHUB_MMWEG_IND_NIC400_0_AMIB_1_FN_MOD_BM_ISS                                               0x31008
#define ixSYSHUB_MMWEG_IND_NIC400_1_ASIB_0_FN_MOD                                                      0x40108
#define ixSYSHUB_MMWEG_IND_NIC400_1_AMIB_0_FN_MOD                                                      0x50008
#define ixSYSHUB_MMWEG_IND_NIC400_1_AMIB_1_FN_MOD                                                      0x51008
#define ixSYSHUB_MMWEG_IND_NIC400_1_AMIB_2_FN_MOD                                                      0x52008
#define ixSYSHUB_MMWEG_IND_NIC400_2_ASIB_0_FN_MOD                                                      0x60108
#define ixSYSHUB_MMWEG_IND_NIC400_2_ASIB_1_FN_MOD                                                      0x61108
#define ixSYSHUB_MMWEG_IND_NIC400_2_ASIB_2_FN_MOD                                                      0x62108
#define ixSYSHUB_MMWEG_IND_NIC400_2_ASIB_3_FN_MOD                                                      0x63108
#define ixSYSHUB_MMWEG_IND_NIC400_2_ASIB_4_FN_MOD                                                      0x64108
#define ixSYSHUB_MMWEG_IND_NIC400_2_AMIB_0_FN_MOD_BM_ISS                                               0x70008
#define ixSYSHUB_MMWEG_IND_NIC400_5_ASIB_0_FN_MOD                                                      0xc0108
#define ixSYSHUB_MMWEG_IND_NIC400_5_ASIB_1_FN_MOD                                                      0xc1108
#define ixSYSHUB_MMWEG_IND_NIC400_5_ASIB_2_FN_MOD                                                      0xc2108
#define ixSYSHUB_MMWEG_IND_NIC400_5_ASIB_3_FN_MOD                                                      0xc3108
#define ixSYSHUB_MMWEG_IND_NIC400_5_ASIB_4_FN_MOD                                                      0xc4108
#define ixSYSHUB_MMWEG_IND_NIC400_5_AMIB_0_FN_MOD                                                      0xd0008
#define ixSYSHUB_MMWEG_IND_NIC400_4_ASIB_0_FN_MOD                                                      0xe0108
#define ixSYSHUB_MMWEG_IND_NIC400_4_ASIB_1_FN_MOD                                                      0xe1108
#define ixSYSHUB_MMWEG_IND_NIC400_4_AMIB_0_FN_MOD                                                      0xf0008

#endif
