TimeQuest Timing Analyzer report for top_avalon
Tue May 04 22:11:33 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_avalon                                                        ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX22CF19C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 433.46 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -1.307 ; -17.166            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.326 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -99.696                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                             ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.307 ; reg32:r32_0|Q[9] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.238      ;
; -1.307 ; reg32:r32_0|Q[9] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.238      ;
; -1.307 ; reg32:r32_0|Q[9] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.238      ;
; -1.307 ; reg32:r32_0|Q[9] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.238      ;
; -1.307 ; reg32:r32_0|Q[9] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.238      ;
; -1.275 ; reg32:r32_0|Q[3] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.206      ;
; -1.275 ; reg32:r32_0|Q[3] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.206      ;
; -1.275 ; reg32:r32_0|Q[3] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.206      ;
; -1.275 ; reg32:r32_0|Q[3] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.206      ;
; -1.275 ; reg32:r32_0|Q[3] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.206      ;
; -1.269 ; reg32:r32_0|Q[2] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.200      ;
; -1.269 ; reg32:r32_0|Q[2] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.200      ;
; -1.269 ; reg32:r32_0|Q[2] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.200      ;
; -1.269 ; reg32:r32_0|Q[2] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.200      ;
; -1.269 ; reg32:r32_0|Q[2] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.200      ;
; -1.191 ; reg32:r32_0|Q[6] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.122      ;
; -1.191 ; reg32:r32_0|Q[6] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.122      ;
; -1.191 ; reg32:r32_0|Q[6] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.122      ;
; -1.191 ; reg32:r32_0|Q[6] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.122      ;
; -1.191 ; reg32:r32_0|Q[6] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.122      ;
; -1.103 ; reg32:r32_0|Q[1] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.034      ;
; -1.103 ; reg32:r32_0|Q[1] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.034      ;
; -1.103 ; reg32:r32_0|Q[1] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.034      ;
; -1.103 ; reg32:r32_0|Q[1] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.034      ;
; -1.103 ; reg32:r32_0|Q[1] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 2.034      ;
; -1.092 ; reg32:r32_0|Q[9] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.373      ;
; -1.092 ; reg32:r32_0|Q[9] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.373      ;
; -1.092 ; reg32:r32_0|Q[9] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.373      ;
; -1.060 ; reg32:r32_0|Q[3] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.341      ;
; -1.060 ; reg32:r32_0|Q[3] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.341      ;
; -1.060 ; reg32:r32_0|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.341      ;
; -1.054 ; reg32:r32_0|Q[2] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.335      ;
; -1.054 ; reg32:r32_0|Q[2] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.335      ;
; -1.054 ; reg32:r32_0|Q[2] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.335      ;
; -1.005 ; reg32:r32_0|Q[5] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.936      ;
; -1.005 ; reg32:r32_0|Q[5] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.936      ;
; -1.005 ; reg32:r32_0|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.936      ;
; -1.005 ; reg32:r32_0|Q[5] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.936      ;
; -1.005 ; reg32:r32_0|Q[5] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.936      ;
; -0.978 ; reg32:r32_0|Q[4] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.909      ;
; -0.978 ; reg32:r32_0|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.909      ;
; -0.978 ; reg32:r32_0|Q[4] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.909      ;
; -0.978 ; reg32:r32_0|Q[4] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.909      ;
; -0.978 ; reg32:r32_0|Q[4] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.909      ;
; -0.976 ; reg32:r32_0|Q[6] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.257      ;
; -0.976 ; reg32:r32_0|Q[6] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.257      ;
; -0.976 ; reg32:r32_0|Q[6] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.257      ;
; -0.927 ; reg32:r32_0|Q[7] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.858      ;
; -0.927 ; reg32:r32_0|Q[7] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.858      ;
; -0.927 ; reg32:r32_0|Q[7] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.858      ;
; -0.927 ; reg32:r32_0|Q[7] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.858      ;
; -0.927 ; reg32:r32_0|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.858      ;
; -0.888 ; reg32:r32_0|Q[1] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.169      ;
; -0.888 ; reg32:r32_0|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.169      ;
; -0.888 ; reg32:r32_0|Q[1] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.169      ;
; -0.881 ; reg32:r32_0|Q[8] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.812      ;
; -0.881 ; reg32:r32_0|Q[8] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.812      ;
; -0.881 ; reg32:r32_0|Q[8] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.812      ;
; -0.881 ; reg32:r32_0|Q[8] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.812      ;
; -0.881 ; reg32:r32_0|Q[8] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.812      ;
; -0.814 ; reg32:r32_0|Q[0] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.745      ;
; -0.814 ; reg32:r32_0|Q[0] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.745      ;
; -0.814 ; reg32:r32_0|Q[0] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.745      ;
; -0.814 ; reg32:r32_0|Q[0] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.745      ;
; -0.814 ; reg32:r32_0|Q[0] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.064     ; 1.745      ;
; -0.790 ; reg32:r32_0|Q[5] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.071      ;
; -0.790 ; reg32:r32_0|Q[5] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.071      ;
; -0.790 ; reg32:r32_0|Q[5] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.071      ;
; -0.745 ; reg32:r32_0|Q[4] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.026      ;
; -0.745 ; reg32:r32_0|Q[4] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.026      ;
; -0.745 ; reg32:r32_0|Q[4] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 2.026      ;
; -0.712 ; reg32:r32_0|Q[7] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.993      ;
; -0.712 ; reg32:r32_0|Q[7] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.993      ;
; -0.712 ; reg32:r32_0|Q[7] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.993      ;
; -0.689 ; reg32:r32_0|Q[1] ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 1.000        ; -0.060     ; 1.624      ;
; -0.681 ; reg32:r32_0|Q[2] ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.060     ; 1.616      ;
; -0.648 ; reg32:r32_0|Q[8] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.929      ;
; -0.648 ; reg32:r32_0|Q[8] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.929      ;
; -0.648 ; reg32:r32_0|Q[8] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.929      ;
; -0.599 ; reg32:r32_0|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.880      ;
; -0.599 ; reg32:r32_0|Q[0] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.880      ;
; -0.599 ; reg32:r32_0|Q[0] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.286      ; 1.880      ;
; -0.563 ; reg32:r32_0|Q[9] ; bram:bram0|ram_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 1.497      ;
; -0.543 ; reg32:r32_0|Q[5] ; bram:bram0|ram_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 1.477      ;
; -0.504 ; reg32:r32_0|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.256      ; 1.788      ;
; -0.436 ; reg32:r32_1|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.065     ; 1.366      ;
; -0.379 ; reg32:r32_0|Q[0] ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.060     ; 1.314      ;
; -0.364 ; reg32:r32_1|Q[2] ; bram:bram0|ram_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.293      ;
; -0.359 ; reg32:r32_0|Q[6] ; bram:bram0|ram_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 1.293      ;
; -0.357 ; reg32:r32_0|Q[3] ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 1.000        ; -0.060     ; 1.292      ;
; -0.341 ; reg32:r32_1|Q[6] ; bram:bram0|ram_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.270      ;
; -0.338 ; reg32:r32_0|Q[8] ; bram:bram0|ram_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 1.272      ;
; -0.334 ; reg32:r32_1|Q[7] ; bram:bram0|ram_rtl_0_bypass[28]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.263      ;
; -0.314 ; reg32:r32_1|Q[0] ; bram:bram0|ram_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.243      ;
; -0.307 ; reg32:r32_1|Q[5] ; bram:bram0|ram_rtl_0_bypass[26]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.236      ;
; -0.300 ; reg32:r32_1|Q[3] ; bram:bram0|ram_rtl_0_bypass[24]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.229      ;
; -0.293 ; reg32:r32_0|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.256      ; 1.577      ;
; -0.293 ; reg32:r32_1|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.065     ; 1.223      ;
; -0.286 ; reg32:r32_0|Q[9] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.256      ; 1.570      ;
; -0.272 ; reg32:r32_1|Q[4] ; bram:bram0|ram_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 1.000        ; -0.066     ; 1.201      ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                             ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; reg32:r32_1|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.900      ;
; 0.328 ; reg32:r32_1|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.902      ;
; 0.335 ; reg32:r32_1|Q[4] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.909      ;
; 0.348 ; reg32:r32_0|Q[6] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 0.918      ;
; 0.354 ; reg32:r32_1|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.928      ;
; 0.358 ; reg32:r32_0|Q[2] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 0.928      ;
; 0.366 ; reg32:r32_1|Q[5] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.940      ;
; 0.369 ; reg32:r32_0|Q[4] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 0.939      ;
; 0.370 ; reg32:r32_1|Q[2] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.944      ;
; 0.372 ; reg32:r32_1|Q[7] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.946      ;
; 0.392 ; reg32:r32_1|Q[6] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 0.966      ;
; 0.524 ; reg32:r32_0|Q[7] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.094      ;
; 0.531 ; reg32:r32_1|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.117      ;
; 0.555 ; reg32:r32_1|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.141      ;
; 0.557 ; reg32:r32_1|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.143      ;
; 0.574 ; reg32:r32_0|Q[5] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.144      ;
; 0.645 ; reg32:r32_1|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 0.866      ;
; 0.667 ; reg32:r32_1|Q[2] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 0.888      ;
; 0.682 ; reg32:r32_1|Q[6] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 0.903      ;
; 0.758 ; reg32:r32_0|Q[8] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.328      ;
; 0.793 ; reg32:r32_0|Q[4] ; bram:bram0|ram_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.018      ;
; 0.847 ; reg32:r32_0|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.417      ;
; 0.853 ; reg32:r32_0|Q[7] ; bram:bram0|ram_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.068      ; 1.078      ;
; 0.872 ; reg32:r32_0|Q[9] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.442      ;
; 0.881 ; reg32:r32_0|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.451      ;
; 0.893 ; reg32:r32_1|Q[1] ; bram:bram0|ram_rtl_0_bypass[22]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.114      ;
; 0.908 ; reg32:r32_1|Q[4] ; bram:bram0|ram_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.129      ;
; 0.910 ; reg32:r32_1|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.131      ;
; 0.914 ; reg32:r32_1|Q[5] ; bram:bram0|ram_rtl_0_bypass[26]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.135      ;
; 0.921 ; reg32:r32_1|Q[0] ; bram:bram0|ram_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.142      ;
; 0.921 ; reg32:r32_1|Q[3] ; bram:bram0|ram_rtl_0_bypass[24]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.142      ;
; 0.945 ; reg32:r32_0|Q[8] ; bram:bram0|ram_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.068      ; 1.170      ;
; 0.947 ; reg32:r32_1|Q[7] ; bram:bram0|ram_rtl_0_bypass[28]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.948 ; reg32:r32_1|Q[6] ; bram:bram0|ram_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.169      ;
; 0.966 ; reg32:r32_0|Q[6] ; bram:bram0|ram_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.068      ; 1.191      ;
; 0.973 ; reg32:r32_1|Q[2] ; bram:bram0|ram_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.064      ; 1.194      ;
; 0.982 ; reg32:r32_0|Q[3] ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.207      ;
; 0.987 ; reg32:r32_0|Q[0] ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.212      ;
; 1.070 ; reg32:r32_1|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.291      ;
; 1.089 ; reg32:r32_0|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.659      ;
; 1.137 ; reg32:r32_0|Q[9] ; bram:bram0|ram_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.068      ; 1.362      ;
; 1.170 ; reg32:r32_0|Q[5] ; bram:bram0|ram_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.068      ; 1.395      ;
; 1.239 ; reg32:r32_0|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.825      ;
; 1.239 ; reg32:r32_0|Q[0] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.825      ;
; 1.239 ; reg32:r32_0|Q[0] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.825      ;
; 1.271 ; reg32:r32_0|Q[1] ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.496      ;
; 1.275 ; reg32:r32_0|Q[2] ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.500      ;
; 1.350 ; reg32:r32_0|Q[8] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.936      ;
; 1.350 ; reg32:r32_0|Q[8] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.936      ;
; 1.350 ; reg32:r32_0|Q[8] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.936      ;
; 1.370 ; reg32:r32_0|Q[7] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.956      ;
; 1.370 ; reg32:r32_0|Q[7] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.956      ;
; 1.370 ; reg32:r32_0|Q[7] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 1.956      ;
; 1.427 ; reg32:r32_0|Q[4] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.013      ;
; 1.427 ; reg32:r32_0|Q[4] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.013      ;
; 1.427 ; reg32:r32_0|Q[4] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.013      ;
; 1.462 ; reg32:r32_0|Q[5] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.048      ;
; 1.462 ; reg32:r32_0|Q[5] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.048      ;
; 1.462 ; reg32:r32_0|Q[5] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.048      ;
; 1.483 ; reg32:r32_0|Q[1] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.069      ;
; 1.483 ; reg32:r32_0|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.069      ;
; 1.483 ; reg32:r32_0|Q[1] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.069      ;
; 1.491 ; reg32:r32_0|Q[0] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.712      ;
; 1.491 ; reg32:r32_0|Q[0] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.712      ;
; 1.491 ; reg32:r32_0|Q[0] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.712      ;
; 1.491 ; reg32:r32_0|Q[0] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.712      ;
; 1.491 ; reg32:r32_0|Q[0] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.712      ;
; 1.585 ; reg32:r32_0|Q[8] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.806      ;
; 1.585 ; reg32:r32_0|Q[8] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.806      ;
; 1.585 ; reg32:r32_0|Q[8] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.806      ;
; 1.585 ; reg32:r32_0|Q[8] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.806      ;
; 1.585 ; reg32:r32_0|Q[8] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.806      ;
; 1.622 ; reg32:r32_0|Q[7] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.843      ;
; 1.622 ; reg32:r32_0|Q[7] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.843      ;
; 1.622 ; reg32:r32_0|Q[7] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.843      ;
; 1.622 ; reg32:r32_0|Q[7] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.843      ;
; 1.622 ; reg32:r32_0|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.843      ;
; 1.640 ; reg32:r32_0|Q[6] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.226      ;
; 1.640 ; reg32:r32_0|Q[6] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.226      ;
; 1.640 ; reg32:r32_0|Q[6] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.226      ;
; 1.662 ; reg32:r32_0|Q[4] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.883      ;
; 1.662 ; reg32:r32_0|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.883      ;
; 1.662 ; reg32:r32_0|Q[4] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.883      ;
; 1.662 ; reg32:r32_0|Q[4] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.883      ;
; 1.662 ; reg32:r32_0|Q[4] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.883      ;
; 1.714 ; reg32:r32_0|Q[5] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.935      ;
; 1.714 ; reg32:r32_0|Q[5] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.935      ;
; 1.714 ; reg32:r32_0|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.935      ;
; 1.714 ; reg32:r32_0|Q[5] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.935      ;
; 1.714 ; reg32:r32_0|Q[5] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.935      ;
; 1.734 ; reg32:r32_0|Q[2] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.320      ;
; 1.734 ; reg32:r32_0|Q[2] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.320      ;
; 1.734 ; reg32:r32_0|Q[2] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.320      ;
; 1.735 ; reg32:r32_0|Q[1] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.956      ;
; 1.735 ; reg32:r32_0|Q[1] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.956      ;
; 1.735 ; reg32:r32_0|Q[1] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.956      ;
; 1.735 ; reg32:r32_0|Q[1] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.956      ;
; 1.735 ; reg32:r32_0|Q[1] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.064      ; 1.956      ;
; 1.736 ; reg32:r32_0|Q[3] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.322      ;
; 1.736 ; reg32:r32_0|Q[3] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.429      ; 2.322      ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~19                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~20                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~21                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~22                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~23                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~24                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~25                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~26                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~27                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[26]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[27]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[28]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[29]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[30]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[31]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[9]                                                                               ;
; 0.103  ; 0.333        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.103  ; 0.333        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.103  ; 0.333        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~20                                                                              ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~21                                                                              ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~23                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; add[*]         ; clock      ; 5.106  ; 5.598 ; Rise       ; clock           ;
;  add[0]        ; clock      ; 5.106  ; 5.598 ; Rise       ; clock           ;
;  add[1]        ; clock      ; 4.523  ; 4.981 ; Rise       ; clock           ;
; chipselect     ; clock      ; 5.148  ; 5.607 ; Rise       ; clock           ;
; write_en       ; clock      ; 4.537  ; 4.998 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 2.779  ; 3.282 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 1.717  ; 2.172 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 2.303  ; 2.774 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 1.666  ; 2.116 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 1.974  ; 2.401 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 2.035  ; 2.501 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 2.322  ; 2.831 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 2.048  ; 2.571 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 1.684  ; 2.115 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 2.362  ; 2.822 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 2.779  ; 3.282 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 1.706  ; 2.123 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 1.882  ; 2.337 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 1.263  ; 1.701 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 2.166  ; 2.649 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 1.251  ; 1.684 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 1.851  ; 2.302 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 1.875  ; 2.330 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 1.885  ; 2.296 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 2.044  ; 2.491 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 1.706  ; 2.134 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.049  ; 0.130 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -0.049 ; 0.045 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 1.674  ; 2.099 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 2.016  ; 2.459 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 1.702  ; 2.118 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 1.502  ; 1.949 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 1.521  ; 1.932 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 2.057  ; 2.516 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 2.034  ; 2.462 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 1.516  ; 1.962 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 1.490  ; 1.920 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 1.693  ; 2.110 ; Rise       ; clock           ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add[*]         ; clock      ; -1.570 ; -1.946 ; Rise       ; clock           ;
;  add[0]        ; clock      ; -2.276 ; -2.752 ; Rise       ; clock           ;
;  add[1]        ; clock      ; -1.570 ; -1.946 ; Rise       ; clock           ;
; chipselect     ; clock      ; -2.177 ; -2.663 ; Rise       ; clock           ;
; write_en       ; clock      ; -1.629 ; -2.084 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 0.364  ; 0.268  ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -0.877 ; -1.321 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -1.343 ; -1.829 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -0.843 ; -1.288 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -0.853 ; -1.282 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -1.305 ; -1.775 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -1.088 ; -1.572 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -1.475 ; -1.994 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -0.845 ; -1.269 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -1.080 ; -1.533 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -1.830 ; -2.261 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -1.317 ; -1.721 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -1.486 ; -1.928 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -0.892 ; -1.315 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -1.752 ; -2.223 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -0.881 ; -1.300 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -1.457 ; -1.894 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -1.480 ; -1.920 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -1.484 ; -1.884 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -1.641 ; -2.074 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -1.311 ; -1.728 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.271  ; 0.185  ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 0.364  ; 0.268  ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -1.285 ; -1.698 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -1.614 ; -2.044 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -1.309 ; -1.715 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -1.121 ; -1.553 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -1.135 ; -1.536 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -1.652 ; -2.096 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -1.632 ; -2.047 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -1.135 ; -1.566 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -1.105 ; -1.524 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -1.304 ; -1.708 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; readdata[*]   ; clock      ; 11.914 ; 11.879 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 10.677 ; 10.615 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 10.392 ; 10.354 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 10.258 ; 10.216 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 10.342 ; 10.237 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 10.464 ; 10.430 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 10.468 ; 10.414 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 10.241 ; 10.121 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 11.914 ; 11.879 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 7.357  ; 7.280  ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.972  ; 6.902  ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 6.664  ; 6.590  ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.964  ; 6.899  ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 6.765  ; 6.696  ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 6.549  ; 6.426  ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 7.031  ; 6.988  ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 6.671  ; 6.611  ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.693  ; 6.616  ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 6.476  ; 6.360  ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 6.510  ; 6.390  ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 7.079  ; 6.999  ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.972  ; 6.906  ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.716  ; 6.647  ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 7.053  ; 6.975  ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 6.682  ; 6.605  ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 7.104  ; 7.023  ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 6.560  ; 6.501  ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 6.571  ; 6.449  ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 8.475  ; 8.434  ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 6.730  ; 6.667  ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 6.665  ; 6.592  ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 6.497  ; 6.379  ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 6.388  ; 6.307  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; readdata[*]   ; clock      ; 6.074 ; 5.987 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 7.138 ; 7.087 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 6.505 ; 6.395 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 6.232 ; 6.115 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 6.485 ; 6.382 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 6.448 ; 6.343 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 6.074 ; 5.987 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 6.241 ; 6.122 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 7.412 ; 7.373 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 7.092 ; 7.011 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.723 ; 6.647 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 6.427 ; 6.349 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.716 ; 6.646 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 6.524 ; 6.450 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 6.315 ; 6.189 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 6.780 ; 6.732 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 6.433 ; 6.369 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.456 ; 6.375 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 6.250 ; 6.130 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 6.283 ; 6.160 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 6.826 ; 6.742 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.724 ; 6.653 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.478 ; 6.405 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 6.801 ; 6.718 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 6.444 ; 6.364 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 6.850 ; 6.766 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 6.327 ; 6.263 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 6.336 ; 6.211 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 8.168 ; 8.121 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 6.490 ; 6.422 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 6.427 ; 6.351 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 6.270 ; 6.148 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 6.162 ; 6.077 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; add[0]     ; readdata[0]  ; 10.254 ; 10.192 ; 10.680 ; 10.700 ;
; add[0]     ; readdata[1]  ; 9.969  ; 9.931  ; 10.402 ; 10.311 ;
; add[0]     ; readdata[2]  ; 9.835  ; 9.793  ; 10.278 ; 10.173 ;
; add[0]     ; readdata[3]  ; 9.955  ; 9.871  ; 10.433 ; 10.328 ;
; add[0]     ; readdata[4]  ; 10.041 ; 10.007 ; 10.480 ; 10.387 ;
; add[0]     ; readdata[5]  ; 10.109 ; 9.989  ; 10.516 ; 10.505 ;
; add[0]     ; readdata[6]  ; 9.857  ; 9.762  ; 10.332 ; 10.203 ;
; add[0]     ; readdata[7]  ; 11.537 ; 11.520 ; 12.005 ; 11.967 ;
; add[0]     ; readdata[8]  ; 8.872  ;        ;        ; 9.328  ;
; add[0]     ; readdata[9]  ; 8.603  ;        ;        ; 9.076  ;
; add[0]     ; readdata[10] ; 8.300  ;        ;        ; 8.771  ;
; add[0]     ; readdata[11] ; 8.599  ;        ;        ; 9.078  ;
; add[0]     ; readdata[12] ; 8.397  ;        ;        ; 8.871  ;
; add[0]     ; readdata[13] ; 8.065  ;        ;        ; 8.476  ;
; add[0]     ; readdata[14] ; 8.667  ;        ;        ; 9.169  ;
; add[0]     ; readdata[15] ; 8.302  ;        ;        ; 8.786  ;
; add[0]     ; readdata[16] ; 8.327  ;        ;        ; 8.794  ;
; add[0]     ; readdata[17] ; 7.990  ;        ;        ; 8.407  ;
; add[0]     ; readdata[18] ; 8.028  ;        ;        ; 8.443  ;
; add[0]     ; readdata[19] ; 8.597  ;        ;        ; 9.051  ;
; add[0]     ; readdata[20] ; 8.606  ;        ;        ; 9.084  ;
; add[0]     ; readdata[21] ; 8.348  ;        ;        ; 8.823  ;
; add[0]     ; readdata[22] ; 8.688  ;        ;        ; 9.155  ;
; add[0]     ; readdata[23] ; 8.313  ;        ;        ; 8.780  ;
; add[0]     ; readdata[24] ; 8.623  ;        ;        ; 9.077  ;
; add[0]     ; readdata[25] ; 8.194  ;        ;        ; 8.680  ;
; add[0]     ; readdata[26] ; 8.089  ;        ;        ; 8.502  ;
; add[0]     ; readdata[27] ; 9.990  ;        ;        ; 10.483 ;
; add[0]     ; readdata[28] ; 8.365  ;        ;        ; 8.847  ;
; add[0]     ; readdata[29] ; 8.297  ;        ;        ; 8.768  ;
; add[0]     ; readdata[30] ; 8.014  ;        ;        ; 8.430  ;
; add[0]     ; readdata[31] ; 8.021  ;        ;        ; 8.484  ;
; chipselect ; readdata[0]  ; 10.862 ; 10.853 ; 11.387 ; 11.369 ;
; chipselect ; readdata[1]  ; 10.840 ; 10.749 ; 11.380 ; 11.342 ;
; chipselect ; readdata[2]  ; 10.728 ; 10.621 ; 11.258 ; 11.216 ;
; chipselect ; readdata[3]  ; 10.895 ; 10.790 ; 11.394 ; 11.310 ;
; chipselect ; readdata[4]  ; 10.928 ; 10.833 ; 11.460 ; 11.426 ;
; chipselect ; readdata[5]  ; 10.978 ; 10.967 ; 11.548 ; 11.428 ;
; chipselect ; readdata[6]  ; 10.794 ; 10.665 ; 11.296 ; 11.201 ;
; chipselect ; readdata[7]  ; 12.467 ; 12.429 ; 12.976 ; 12.959 ;
; chipselect ; readdata[8]  ; 9.167  ; 9.045  ; 9.606  ; 9.484  ;
; chipselect ; readdata[9]  ; 10.508 ; 10.360 ; 11.014 ; 10.866 ;
; chipselect ; readdata[10] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[11] ; 10.061 ; 9.939  ; 10.508 ; 10.386 ;
; chipselect ; readdata[12] ; 10.508 ; 10.360 ; 11.014 ; 10.866 ;
; chipselect ; readdata[13] ; 8.206  ; 8.058  ; 8.628  ; 8.480  ;
; chipselect ; readdata[14] ; 10.061 ; 9.939  ; 10.508 ; 10.386 ;
; chipselect ; readdata[15] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[16] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[17] ; 8.084  ; 7.927  ; 8.514  ; 8.357  ;
; chipselect ; readdata[18] ; 8.084  ; 7.927  ; 8.514  ; 8.357  ;
; chipselect ; readdata[19] ; 9.436  ; 9.314  ; 9.860  ; 9.738  ;
; chipselect ; readdata[20] ; 10.040 ; 9.918  ; 10.484 ; 10.362 ;
; chipselect ; readdata[21] ; 9.713  ; 9.591  ; 10.161 ; 10.039 ;
; chipselect ; readdata[22] ; 10.272 ; 10.124 ; 10.777 ; 10.629 ;
; chipselect ; readdata[23] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[24] ; 9.145  ; 9.023  ; 9.578  ; 9.456  ;
; chipselect ; readdata[25] ; 10.272 ; 10.124 ; 10.777 ; 10.629 ;
; chipselect ; readdata[26] ; 8.206  ; 8.058  ; 8.628  ; 8.480  ;
; chipselect ; readdata[27] ; 10.726 ; 10.569 ; 11.276 ; 11.119 ;
; chipselect ; readdata[28] ; 10.020 ; 9.898  ; 10.463 ; 10.341 ;
; chipselect ; readdata[29] ; 10.020 ; 9.898  ; 10.463 ; 10.341 ;
; chipselect ; readdata[30] ; 8.084  ; 7.927  ; 8.514  ; 8.357  ;
; chipselect ; readdata[31] ; 10.370 ; 10.248 ; 10.850 ; 10.728 ;
; read_en    ; readdata[0]  ; 11.006 ; 10.997 ; 11.578 ; 11.560 ;
; read_en    ; readdata[1]  ; 10.984 ; 10.893 ; 11.571 ; 11.533 ;
; read_en    ; readdata[2]  ; 10.872 ; 10.765 ; 11.449 ; 11.407 ;
; read_en    ; readdata[3]  ; 11.039 ; 10.934 ; 11.585 ; 11.501 ;
; read_en    ; readdata[4]  ; 11.072 ; 10.977 ; 11.651 ; 11.617 ;
; read_en    ; readdata[5]  ; 11.122 ; 11.111 ; 11.739 ; 11.619 ;
; read_en    ; readdata[6]  ; 10.938 ; 10.809 ; 11.487 ; 11.392 ;
; read_en    ; readdata[7]  ; 12.611 ; 12.573 ; 13.167 ; 13.150 ;
; read_en    ; readdata[8]  ; 9.311  ; 9.189  ; 9.797  ; 9.675  ;
; read_en    ; readdata[9]  ; 10.652 ; 10.504 ; 11.205 ; 11.057 ;
; read_en    ; readdata[10] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[11] ; 10.205 ; 10.083 ; 10.699 ; 10.577 ;
; read_en    ; readdata[12] ; 10.652 ; 10.504 ; 11.205 ; 11.057 ;
; read_en    ; readdata[13] ; 8.350  ; 8.202  ; 8.819  ; 8.671  ;
; read_en    ; readdata[14] ; 10.205 ; 10.083 ; 10.699 ; 10.577 ;
; read_en    ; readdata[15] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[16] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[17] ; 8.228  ; 8.095  ; 8.705  ; 8.548  ;
; read_en    ; readdata[18] ; 8.228  ; 8.116  ; 8.728  ; 8.548  ;
; read_en    ; readdata[19] ; 9.580  ; 9.458  ; 10.051 ; 9.929  ;
; read_en    ; readdata[20] ; 10.184 ; 10.062 ; 10.675 ; 10.553 ;
; read_en    ; readdata[21] ; 9.857  ; 9.735  ; 10.352 ; 10.230 ;
; read_en    ; readdata[22] ; 10.416 ; 10.268 ; 10.968 ; 10.820 ;
; read_en    ; readdata[23] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[24] ; 9.289  ; 9.167  ; 9.769  ; 9.647  ;
; read_en    ; readdata[25] ; 10.416 ; 10.268 ; 10.968 ; 10.820 ;
; read_en    ; readdata[26] ; 8.350  ; 8.202  ; 8.819  ; 8.671  ;
; read_en    ; readdata[27] ; 10.870 ; 10.713 ; 11.467 ; 11.310 ;
; read_en    ; readdata[28] ; 10.164 ; 10.042 ; 10.654 ; 10.532 ;
; read_en    ; readdata[29] ; 10.164 ; 10.042 ; 10.654 ; 10.532 ;
; read_en    ; readdata[30] ; 8.228  ; 8.108  ; 8.718  ; 8.548  ;
; read_en    ; readdata[31] ; 10.514 ; 10.392 ; 11.041 ; 10.919 ;
+------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+--------------+--------+-------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF    ; FR     ; FF     ;
+------------+--------------+--------+-------+--------+--------+
; add[0]     ; readdata[0]  ; 9.113  ; 9.049 ; 9.546  ; 9.491  ;
; add[0]     ; readdata[1]  ; 8.815  ; 8.692 ; 9.254  ; 9.140  ;
; add[0]     ; readdata[2]  ; 8.535  ; 8.405 ; 8.971  ; 8.850  ;
; add[0]     ; readdata[3]  ; 9.062  ; 8.883 ; 9.433  ; 9.401  ;
; add[0]     ; readdata[4]  ; 8.749  ; 8.631 ; 9.185  ; 9.076  ;
; add[0]     ; readdata[5]  ; 8.382  ; 8.282 ; 8.821  ; 8.730  ;
; add[0]     ; readdata[6]  ; 8.805  ; 8.619 ; 9.188  ; 9.138  ;
; add[0]     ; readdata[7]  ; 9.982  ; 9.867 ; 10.354 ; 10.386 ;
; add[0]     ; readdata[8]  ; 8.570  ;       ;        ; 9.007  ;
; add[0]     ; readdata[9]  ; 8.311  ;       ;        ; 8.763  ;
; add[0]     ; readdata[10] ; 8.020  ;       ;        ; 8.472  ;
; add[0]     ; readdata[11] ; 8.308  ;       ;        ; 8.767  ;
; add[0]     ; readdata[12] ; 8.113  ;       ;        ; 8.568  ;
; add[0]     ; readdata[13] ; 7.794  ;       ;        ; 8.187  ;
; add[0]     ; readdata[14] ; 8.373  ;       ;        ; 8.855  ;
; add[0]     ; readdata[15] ; 8.022  ;       ;        ; 8.486  ;
; add[0]     ; readdata[16] ; 8.047  ;       ;        ; 8.496  ;
; add[0]     ; readdata[17] ; 7.727  ;       ;        ; 8.125  ;
; add[0]     ; readdata[18] ; 7.764  ;       ;        ; 8.161  ;
; add[0]     ; readdata[19] ; 8.307  ;       ;        ; 8.742  ;
; add[0]     ; readdata[20] ; 8.315  ;       ;        ; 8.773  ;
; add[0]     ; readdata[21] ; 8.068  ;       ;        ; 8.523  ;
; add[0]     ; readdata[22] ; 8.393  ;       ;        ; 8.840  ;
; add[0]     ; readdata[23] ; 8.033  ;       ;        ; 8.481  ;
; add[0]     ; readdata[24] ; 8.332  ;       ;        ; 8.768  ;
; add[0]     ; readdata[25] ; 7.919  ;       ;        ; 8.384  ;
; add[0]     ; readdata[26] ; 7.817  ;       ;        ; 8.212  ;
; add[0]     ; readdata[27] ; 9.646  ;       ;        ; 10.118 ;
; add[0]     ; readdata[28] ; 8.083  ;       ;        ; 8.544  ;
; add[0]     ; readdata[29] ; 8.017  ;       ;        ; 8.470  ;
; add[0]     ; readdata[30] ; 7.750  ;       ;        ; 8.147  ;
; add[0]     ; readdata[31] ; 7.752  ;       ;        ; 8.196  ;
; chipselect ; readdata[0]  ; 9.014  ; 8.959 ; 9.516  ; 9.452  ;
; chipselect ; readdata[1]  ; 8.221  ; 8.064 ; 8.703  ; 8.546  ;
; chipselect ; readdata[2]  ; 8.189  ; 8.032 ; 8.663  ; 8.506  ;
; chipselect ; readdata[3]  ; 8.221  ; 8.064 ; 8.703  ; 8.546  ;
; chipselect ; readdata[4]  ; 8.221  ; 8.064 ; 8.703  ; 8.546  ;
; chipselect ; readdata[5]  ; 8.273  ; 8.125 ; 8.746  ; 8.598  ;
; chipselect ; readdata[6]  ; 8.189  ; 8.032 ; 8.663  ; 8.506  ;
; chipselect ; readdata[7]  ; 9.099  ; 8.977 ; 9.509  ; 9.387  ;
; chipselect ; readdata[8]  ; 8.841  ; 8.444 ; 8.975  ; 9.143  ;
; chipselect ; readdata[9]  ; 10.090 ; 7.990 ; 8.560  ; 10.431 ;
; chipselect ; readdata[10] ; 10.256 ; 7.681 ; 8.251  ; 10.623 ;
; chipselect ; readdata[11] ; 9.700  ; 7.980 ; 8.543  ; 10.009 ;
; chipselect ; readdata[12] ; 10.090 ; 7.790 ; 8.358  ; 10.431 ;
; chipselect ; readdata[13] ; 7.880  ; 7.624 ; 8.199  ; 8.140  ;
; chipselect ; readdata[14] ; 9.700  ; 8.063 ; 8.603  ; 10.009 ;
; chipselect ; readdata[15] ; 10.256 ; 7.711 ; 8.269  ; 10.623 ;
; chipselect ; readdata[16] ; 10.256 ; 7.711 ; 8.284  ; 10.623 ;
; chipselect ; readdata[17] ; 7.767  ; 7.562 ; 8.132  ; 8.025  ;
; chipselect ; readdata[18] ; 7.767  ; 7.597 ; 8.170  ; 8.025  ;
; chipselect ; readdata[19] ; 9.099  ; 8.179 ; 8.712  ; 9.387  ;
; chipselect ; readdata[20] ; 9.679  ; 7.989 ; 8.553  ; 9.986  ;
; chipselect ; readdata[21] ; 9.365  ; 7.745 ; 8.311  ; 9.676  ;
; chipselect ; readdata[22] ; 9.864  ; 8.052 ; 8.627  ; 10.203 ;
; chipselect ; readdata[23] ; 10.256 ; 7.705 ; 8.279  ; 10.623 ;
; chipselect ; readdata[24] ; 8.820  ; 8.204 ; 8.738  ; 9.116  ;
; chipselect ; readdata[25] ; 9.864  ; 7.598 ; 8.155  ; 10.203 ;
; chipselect ; readdata[26] ; 7.880  ; 7.649 ; 8.223  ; 8.140  ;
; chipselect ; readdata[27] ; 10.303 ; 9.555 ; 10.051 ; 10.676 ;
; chipselect ; readdata[28] ; 9.660  ; 7.755 ; 8.315  ; 9.966  ;
; chipselect ; readdata[29] ; 9.660  ; 7.690 ; 8.259  ; 9.966  ;
; chipselect ; readdata[30] ; 7.767  ; 7.584 ; 8.155  ; 8.025  ;
; chipselect ; readdata[31] ; 9.996  ; 7.415 ; 7.994  ; 10.337 ;
; read_en    ; readdata[0]  ; 9.051  ; 8.996 ; 9.572  ; 9.508  ;
; read_en    ; readdata[1]  ; 8.361  ; 8.204 ; 8.889  ; 8.732  ;
; read_en    ; readdata[2]  ; 8.329  ; 8.172 ; 8.849  ; 8.692  ;
; read_en    ; readdata[3]  ; 8.361  ; 8.204 ; 8.889  ; 8.732  ;
; read_en    ; readdata[4]  ; 8.361  ; 8.204 ; 8.889  ; 8.732  ;
; read_en    ; readdata[5]  ; 8.413  ; 8.265 ; 8.932  ; 8.784  ;
; read_en    ; readdata[6]  ; 8.329  ; 8.172 ; 8.849  ; 8.692  ;
; read_en    ; readdata[7]  ; 9.239  ; 9.117 ; 9.695  ; 9.573  ;
; read_en    ; readdata[8]  ; 8.981  ; 8.704 ; 9.258  ; 9.329  ;
; read_en    ; readdata[9]  ; 10.230 ; 8.118 ; 8.671  ; 10.617 ;
; read_en    ; readdata[10] ; 10.396 ; 7.837 ; 8.395  ; 10.809 ;
; read_en    ; readdata[11] ; 9.840  ; 8.130 ; 8.679  ; 10.195 ;
; read_en    ; readdata[12] ; 10.230 ; 7.924 ; 8.476  ; 10.617 ;
; read_en    ; readdata[13] ; 8.020  ; 7.872 ; 8.474  ; 8.326  ;
; read_en    ; readdata[14] ; 9.840  ; 8.221 ; 8.749  ; 10.195 ;
; read_en    ; readdata[15] ; 10.396 ; 7.841 ; 8.382  ; 10.809 ;
; read_en    ; readdata[16] ; 10.396 ; 7.857 ; 8.417  ; 10.809 ;
; read_en    ; readdata[17] ; 7.907  ; 7.750 ; 8.368  ; 8.211  ;
; read_en    ; readdata[18] ; 7.907  ; 7.750 ; 8.368  ; 8.211  ;
; read_en    ; readdata[19] ; 9.239  ; 8.429 ; 8.985  ; 9.573  ;
; read_en    ; readdata[20] ; 9.819  ; 8.134 ; 8.683  ; 10.172 ;
; read_en    ; readdata[21] ; 9.505  ; 7.881 ; 8.431  ; 9.862  ;
; read_en    ; readdata[22] ; 10.004 ; 8.204 ; 8.766  ; 10.389 ;
; read_en    ; readdata[23] ; 10.396 ; 7.837 ; 8.395  ; 10.809 ;
; read_en    ; readdata[24] ; 8.960  ; 8.450 ; 9.006  ; 9.302  ;
; read_en    ; readdata[25] ; 10.004 ; 7.746 ; 8.289  ; 10.389 ;
; read_en    ; readdata[26] ; 8.020  ; 7.872 ; 8.474  ; 8.326  ;
; read_en    ; readdata[27] ; 10.443 ; 9.813 ; 10.333 ; 10.862 ;
; read_en    ; readdata[28] ; 9.800  ; 7.909 ; 8.456  ; 10.152 ;
; read_en    ; readdata[29] ; 9.800  ; 7.828 ; 8.382  ; 10.152 ;
; read_en    ; readdata[30] ; 7.907  ; 7.750 ; 8.368  ; 8.211  ;
; read_en    ; readdata[31] ; 10.136 ; 7.555 ; 8.118  ; 10.523 ;
+------------+--------------+--------+-------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 480.77 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.080 ; -12.668           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.317 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -99.696                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                              ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.080 ; reg32:r32_0|Q[9] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 2.018      ;
; -1.080 ; reg32:r32_0|Q[9] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 2.018      ;
; -1.080 ; reg32:r32_0|Q[9] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 2.018      ;
; -1.080 ; reg32:r32_0|Q[9] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 2.018      ;
; -1.080 ; reg32:r32_0|Q[9] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 2.018      ;
; -1.047 ; reg32:r32_0|Q[3] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.985      ;
; -1.047 ; reg32:r32_0|Q[3] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.985      ;
; -1.047 ; reg32:r32_0|Q[3] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.985      ;
; -1.047 ; reg32:r32_0|Q[3] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.985      ;
; -1.047 ; reg32:r32_0|Q[3] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.985      ;
; -1.041 ; reg32:r32_0|Q[2] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.979      ;
; -1.041 ; reg32:r32_0|Q[2] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.979      ;
; -1.041 ; reg32:r32_0|Q[2] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.979      ;
; -1.041 ; reg32:r32_0|Q[2] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.979      ;
; -1.041 ; reg32:r32_0|Q[2] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.979      ;
; -0.972 ; reg32:r32_0|Q[6] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.910      ;
; -0.972 ; reg32:r32_0|Q[6] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.910      ;
; -0.972 ; reg32:r32_0|Q[6] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.910      ;
; -0.972 ; reg32:r32_0|Q[6] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.910      ;
; -0.972 ; reg32:r32_0|Q[6] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.910      ;
; -0.893 ; reg32:r32_0|Q[1] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.831      ;
; -0.893 ; reg32:r32_0|Q[1] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.831      ;
; -0.893 ; reg32:r32_0|Q[1] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.831      ;
; -0.893 ; reg32:r32_0|Q[1] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.831      ;
; -0.893 ; reg32:r32_0|Q[1] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.831      ;
; -0.889 ; reg32:r32_0|Q[9] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.142      ;
; -0.889 ; reg32:r32_0|Q[9] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.142      ;
; -0.889 ; reg32:r32_0|Q[9] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.142      ;
; -0.861 ; reg32:r32_0|Q[3] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.114      ;
; -0.861 ; reg32:r32_0|Q[3] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.114      ;
; -0.861 ; reg32:r32_0|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.114      ;
; -0.855 ; reg32:r32_0|Q[2] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.108      ;
; -0.855 ; reg32:r32_0|Q[2] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.108      ;
; -0.855 ; reg32:r32_0|Q[2] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.108      ;
; -0.810 ; reg32:r32_0|Q[5] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.748      ;
; -0.810 ; reg32:r32_0|Q[5] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.748      ;
; -0.810 ; reg32:r32_0|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.748      ;
; -0.810 ; reg32:r32_0|Q[5] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.748      ;
; -0.810 ; reg32:r32_0|Q[5] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.748      ;
; -0.786 ; reg32:r32_0|Q[6] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.039      ;
; -0.786 ; reg32:r32_0|Q[6] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.039      ;
; -0.786 ; reg32:r32_0|Q[6] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 2.039      ;
; -0.774 ; reg32:r32_0|Q[4] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; reg32:r32_0|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; reg32:r32_0|Q[4] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; reg32:r32_0|Q[4] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; reg32:r32_0|Q[4] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.712      ;
; -0.740 ; reg32:r32_0|Q[7] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.678      ;
; -0.740 ; reg32:r32_0|Q[7] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.678      ;
; -0.740 ; reg32:r32_0|Q[7] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.678      ;
; -0.740 ; reg32:r32_0|Q[7] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.678      ;
; -0.740 ; reg32:r32_0|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.678      ;
; -0.707 ; reg32:r32_0|Q[1] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.960      ;
; -0.707 ; reg32:r32_0|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.960      ;
; -0.707 ; reg32:r32_0|Q[1] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.960      ;
; -0.695 ; reg32:r32_0|Q[8] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.633      ;
; -0.695 ; reg32:r32_0|Q[8] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.633      ;
; -0.695 ; reg32:r32_0|Q[8] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.633      ;
; -0.695 ; reg32:r32_0|Q[8] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.633      ;
; -0.695 ; reg32:r32_0|Q[8] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.633      ;
; -0.638 ; reg32:r32_0|Q[0] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.576      ;
; -0.638 ; reg32:r32_0|Q[0] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.576      ;
; -0.638 ; reg32:r32_0|Q[0] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.576      ;
; -0.638 ; reg32:r32_0|Q[0] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.576      ;
; -0.638 ; reg32:r32_0|Q[0] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.576      ;
; -0.624 ; reg32:r32_0|Q[5] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.877      ;
; -0.624 ; reg32:r32_0|Q[5] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.877      ;
; -0.624 ; reg32:r32_0|Q[5] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.877      ;
; -0.563 ; reg32:r32_0|Q[4] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.816      ;
; -0.563 ; reg32:r32_0|Q[4] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.816      ;
; -0.563 ; reg32:r32_0|Q[4] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.816      ;
; -0.554 ; reg32:r32_0|Q[7] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.807      ;
; -0.554 ; reg32:r32_0|Q[7] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.807      ;
; -0.554 ; reg32:r32_0|Q[7] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.807      ;
; -0.507 ; reg32:r32_0|Q[1] ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 1.000        ; -0.053     ; 1.449      ;
; -0.504 ; reg32:r32_0|Q[2] ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.053     ; 1.446      ;
; -0.484 ; reg32:r32_0|Q[8] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.737      ;
; -0.484 ; reg32:r32_0|Q[8] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.737      ;
; -0.484 ; reg32:r32_0|Q[8] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.737      ;
; -0.452 ; reg32:r32_0|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.705      ;
; -0.452 ; reg32:r32_0|Q[0] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.705      ;
; -0.452 ; reg32:r32_0|Q[0] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.258      ; 1.705      ;
; -0.398 ; reg32:r32_0|Q[9] ; bram:bram0|ram_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 1.000        ; -0.054     ; 1.339      ;
; -0.386 ; reg32:r32_0|Q[5] ; bram:bram0|ram_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 1.000        ; -0.054     ; 1.327      ;
; -0.366 ; reg32:r32_0|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.223      ; 1.609      ;
; -0.285 ; reg32:r32_1|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.058     ; 1.222      ;
; -0.240 ; reg32:r32_0|Q[0] ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.053     ; 1.182      ;
; -0.223 ; reg32:r32_0|Q[3] ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 1.000        ; -0.053     ; 1.165      ;
; -0.223 ; reg32:r32_0|Q[6] ; bram:bram0|ram_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 1.000        ; -0.054     ; 1.164      ;
; -0.221 ; reg32:r32_1|Q[2] ; bram:bram0|ram_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 1.000        ; -0.059     ; 1.157      ;
; -0.201 ; reg32:r32_0|Q[8] ; bram:bram0|ram_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 1.000        ; -0.054     ; 1.142      ;
; -0.198 ; reg32:r32_1|Q[6] ; bram:bram0|ram_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 1.000        ; -0.059     ; 1.134      ;
; -0.192 ; reg32:r32_1|Q[7] ; bram:bram0|ram_rtl_0_bypass[28]                                                                ; clock        ; clock       ; 1.000        ; -0.059     ; 1.128      ;
; -0.183 ; reg32:r32_0|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.223      ; 1.426      ;
; -0.178 ; reg32:r32_0|Q[9] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.223      ; 1.421      ;
; -0.171 ; reg32:r32_1|Q[0] ; bram:bram0|ram_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 1.000        ; -0.059     ; 1.107      ;
; -0.163 ; reg32:r32_1|Q[5] ; bram:bram0|ram_rtl_0_bypass[26]                                                                ; clock        ; clock       ; 1.000        ; -0.059     ; 1.099      ;
; -0.161 ; reg32:r32_1|Q[3] ; bram:bram0|ram_rtl_0_bypass[24]                                                                ; clock        ; clock       ; 1.000        ; -0.059     ; 1.097      ;
; -0.150 ; reg32:r32_0|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.223      ; 1.393      ;
; -0.149 ; reg32:r32_1|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.058     ; 1.086      ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                              ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.317 ; reg32:r32_1|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.833      ;
; 0.317 ; reg32:r32_1|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.833      ;
; 0.324 ; reg32:r32_1|Q[4] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.840      ;
; 0.337 ; reg32:r32_0|Q[6] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 0.849      ;
; 0.343 ; reg32:r32_1|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.859      ;
; 0.345 ; reg32:r32_0|Q[2] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 0.857      ;
; 0.355 ; reg32:r32_1|Q[5] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.871      ;
; 0.356 ; reg32:r32_0|Q[4] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 0.868      ;
; 0.357 ; reg32:r32_1|Q[2] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.873      ;
; 0.360 ; reg32:r32_1|Q[7] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.876      ;
; 0.377 ; reg32:r32_1|Q[6] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 0.893      ;
; 0.488 ; reg32:r32_1|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.017      ;
; 0.504 ; reg32:r32_0|Q[7] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.016      ;
; 0.510 ; reg32:r32_1|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.039      ;
; 0.514 ; reg32:r32_1|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.043      ;
; 0.548 ; reg32:r32_0|Q[5] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.060      ;
; 0.589 ; reg32:r32_1|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 0.790      ;
; 0.608 ; reg32:r32_1|Q[2] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 0.809      ;
; 0.624 ; reg32:r32_1|Q[6] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 0.825      ;
; 0.713 ; reg32:r32_0|Q[8] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.225      ;
; 0.731 ; reg32:r32_0|Q[4] ; bram:bram0|ram_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.936      ;
; 0.782 ; reg32:r32_0|Q[7] ; bram:bram0|ram_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.987      ;
; 0.792 ; reg32:r32_0|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.304      ;
; 0.813 ; reg32:r32_1|Q[1] ; bram:bram0|ram_rtl_0_bypass[22]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.013      ;
; 0.817 ; reg32:r32_0|Q[9] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.329      ;
; 0.827 ; reg32:r32_1|Q[4] ; bram:bram0|ram_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.027      ;
; 0.832 ; reg32:r32_0|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.344      ;
; 0.832 ; reg32:r32_1|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.033      ;
; 0.837 ; reg32:r32_1|Q[5] ; bram:bram0|ram_rtl_0_bypass[26]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.037      ;
; 0.840 ; reg32:r32_1|Q[3] ; bram:bram0|ram_rtl_0_bypass[24]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.040      ;
; 0.842 ; reg32:r32_1|Q[0] ; bram:bram0|ram_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.042      ;
; 0.864 ; reg32:r32_1|Q[7] ; bram:bram0|ram_rtl_0_bypass[28]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.064      ;
; 0.868 ; reg32:r32_0|Q[8] ; bram:bram0|ram_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 1.073      ;
; 0.868 ; reg32:r32_1|Q[6] ; bram:bram0|ram_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.068      ;
; 0.886 ; reg32:r32_0|Q[6] ; bram:bram0|ram_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 1.091      ;
; 0.886 ; reg32:r32_1|Q[2] ; bram:bram0|ram_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.056      ; 1.086      ;
; 0.894 ; reg32:r32_0|Q[3] ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.099      ;
; 0.905 ; reg32:r32_0|Q[0] ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.110      ;
; 0.973 ; reg32:r32_1|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.174      ;
; 1.021 ; reg32:r32_0|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.343      ; 1.533      ;
; 1.045 ; reg32:r32_0|Q[9] ; bram:bram0|ram_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 1.250      ;
; 1.075 ; reg32:r32_0|Q[5] ; bram:bram0|ram_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 1.280      ;
; 1.116 ; reg32:r32_0|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.645      ;
; 1.116 ; reg32:r32_0|Q[0] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.645      ;
; 1.116 ; reg32:r32_0|Q[0] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.645      ;
; 1.170 ; reg32:r32_0|Q[2] ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.375      ;
; 1.170 ; reg32:r32_0|Q[1] ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 1.375      ;
; 1.222 ; reg32:r32_0|Q[8] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.751      ;
; 1.222 ; reg32:r32_0|Q[8] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.751      ;
; 1.222 ; reg32:r32_0|Q[8] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.751      ;
; 1.236 ; reg32:r32_0|Q[7] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.765      ;
; 1.236 ; reg32:r32_0|Q[7] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.765      ;
; 1.236 ; reg32:r32_0|Q[7] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.765      ;
; 1.291 ; reg32:r32_0|Q[4] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.820      ;
; 1.291 ; reg32:r32_0|Q[4] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.820      ;
; 1.291 ; reg32:r32_0|Q[4] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.820      ;
; 1.313 ; reg32:r32_0|Q[5] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.842      ;
; 1.313 ; reg32:r32_0|Q[5] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.842      ;
; 1.313 ; reg32:r32_0|Q[5] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.842      ;
; 1.341 ; reg32:r32_0|Q[1] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.870      ;
; 1.341 ; reg32:r32_0|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.870      ;
; 1.341 ; reg32:r32_0|Q[1] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 1.870      ;
; 1.344 ; reg32:r32_0|Q[0] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.344 ; reg32:r32_0|Q[0] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.344 ; reg32:r32_0|Q[0] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.344 ; reg32:r32_0|Q[0] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.344 ; reg32:r32_0|Q[0] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.427 ; reg32:r32_0|Q[8] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.628      ;
; 1.427 ; reg32:r32_0|Q[8] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.628      ;
; 1.427 ; reg32:r32_0|Q[8] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.628      ;
; 1.427 ; reg32:r32_0|Q[8] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.628      ;
; 1.427 ; reg32:r32_0|Q[8] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.628      ;
; 1.464 ; reg32:r32_0|Q[7] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.665      ;
; 1.464 ; reg32:r32_0|Q[7] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.665      ;
; 1.464 ; reg32:r32_0|Q[7] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.665      ;
; 1.464 ; reg32:r32_0|Q[7] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.665      ;
; 1.464 ; reg32:r32_0|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.665      ;
; 1.481 ; reg32:r32_0|Q[6] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.010      ;
; 1.481 ; reg32:r32_0|Q[6] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.010      ;
; 1.481 ; reg32:r32_0|Q[6] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.010      ;
; 1.496 ; reg32:r32_0|Q[4] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.697      ;
; 1.496 ; reg32:r32_0|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.697      ;
; 1.496 ; reg32:r32_0|Q[4] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.697      ;
; 1.496 ; reg32:r32_0|Q[4] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.697      ;
; 1.496 ; reg32:r32_0|Q[4] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.697      ;
; 1.541 ; reg32:r32_0|Q[5] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.742      ;
; 1.541 ; reg32:r32_0|Q[5] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.742      ;
; 1.541 ; reg32:r32_0|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.742      ;
; 1.541 ; reg32:r32_0|Q[5] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.742      ;
; 1.541 ; reg32:r32_0|Q[5] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.742      ;
; 1.560 ; reg32:r32_0|Q[2] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.089      ;
; 1.560 ; reg32:r32_0|Q[2] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.089      ;
; 1.560 ; reg32:r32_0|Q[2] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.089      ;
; 1.561 ; reg32:r32_0|Q[3] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.090      ;
; 1.561 ; reg32:r32_0|Q[3] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.090      ;
; 1.561 ; reg32:r32_0|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.385      ; 2.090      ;
; 1.569 ; reg32:r32_0|Q[1] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.770      ;
; 1.569 ; reg32:r32_0|Q[1] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.770      ;
; 1.569 ; reg32:r32_0|Q[1] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.770      ;
; 1.569 ; reg32:r32_0|Q[1] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.057      ; 1.770      ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~19                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~20                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~21                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~22                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~23                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~24                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~25                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~26                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~27                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[26]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[27]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[28]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[29]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[30]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[31]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[9]                                                                               ;
; 0.110  ; 0.340        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.110  ; 0.340        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~20                                                                              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~21                                                                              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~23                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; add[*]         ; clock      ; 4.549  ; 4.961 ; Rise       ; clock           ;
;  add[0]        ; clock      ; 4.549  ; 4.961 ; Rise       ; clock           ;
;  add[1]        ; clock      ; 4.032  ; 4.360 ; Rise       ; clock           ;
; chipselect     ; clock      ; 4.624  ; 4.921 ; Rise       ; clock           ;
; write_en       ; clock      ; 4.042  ; 4.373 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 2.446  ; 2.827 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 1.470  ; 1.829 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 2.001  ; 2.370 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 1.427  ; 1.774 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 1.703  ; 2.035 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 1.764  ; 2.110 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 2.029  ; 2.427 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 1.772  ; 2.187 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 1.428  ; 1.775 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 2.060  ; 2.419 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 2.446  ; 2.827 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 1.462  ; 1.785 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 1.617  ; 1.985 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 1.053  ; 1.406 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 1.890  ; 2.250 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 1.042  ; 1.394 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 1.592  ; 1.950 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 1.610  ; 1.976 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 1.620  ; 1.937 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 1.769  ; 2.116 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 1.454  ; 1.790 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.072  ; 0.169 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -0.019 ; 0.093 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 1.430  ; 1.761 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 1.744  ; 2.085 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 1.453  ; 1.783 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 1.273  ; 1.628 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 1.275  ; 1.618 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 1.780  ; 2.129 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 1.760  ; 2.091 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 1.285  ; 1.642 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 1.255  ; 1.605 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 1.448  ; 1.772 ; Rise       ; clock           ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add[*]         ; clock      ; -1.322 ; -1.644 ; Rise       ; clock           ;
;  add[0]        ; clock      ; -1.996 ; -2.349 ; Rise       ; clock           ;
;  add[1]        ; clock      ; -1.322 ; -1.644 ; Rise       ; clock           ;
; chipselect     ; clock      ; -1.887 ; -2.265 ; Rise       ; clock           ;
; write_en       ; clock      ; -1.379 ; -1.751 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 0.303  ; 0.189  ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -0.731 ; -1.087 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -1.165 ; -1.542 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -0.698 ; -1.056 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -0.700 ; -1.054 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -1.119 ; -1.494 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -0.924 ; -1.309 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -1.280 ; -1.701 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -0.693 ; -1.043 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -0.915 ; -1.274 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -1.581 ; -1.914 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -1.113 ; -1.429 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -1.264 ; -1.622 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -0.721 ; -1.065 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -1.523 ; -1.873 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -0.711 ; -1.054 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -1.240 ; -1.588 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -1.256 ; -1.613 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -1.264 ; -1.574 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -1.409 ; -1.748 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -1.103 ; -1.432 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.216  ; 0.116  ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 0.303  ; 0.189  ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -1.083 ; -1.406 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -1.385 ; -1.717 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -1.105 ; -1.428 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -0.932 ; -1.278 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -0.934 ; -1.268 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -1.418 ; -1.759 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -1.400 ; -1.724 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -0.944 ; -1.292 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -0.914 ; -1.256 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -1.100 ; -1.416 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; readdata[*]   ; clock      ; 10.736 ; 10.660 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 9.491  ; 9.459  ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 9.302  ; 9.214  ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 9.177  ; 9.085  ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 9.298  ; 9.163  ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 9.365  ; 9.279  ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 9.390  ; 9.319  ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 9.206  ; 9.076  ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 10.736 ; 10.660 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 6.611  ; 6.481  ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.237  ; 6.151  ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 5.979  ; 5.860  ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.258  ; 6.138  ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 6.057  ; 5.969  ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 5.849  ; 5.724  ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 6.318  ; 6.222  ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 5.980  ; 5.881  ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.002  ; 5.886  ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 5.807  ; 5.662  ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 5.843  ; 5.692  ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 6.360  ; 6.232  ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.258  ; 6.148  ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.023  ; 5.917  ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 6.303  ; 6.229  ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 5.990  ; 5.876  ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 6.384  ; 6.254  ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 5.860  ; 5.796  ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 5.870  ; 5.745  ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 7.633  ; 7.536  ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 6.034  ; 5.931  ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 5.973  ; 5.866  ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 5.830  ; 5.680  ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 5.722  ; 5.606  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; readdata[*]   ; clock      ; 5.410 ; 5.332 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 6.337 ; 6.280 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 5.844 ; 5.691 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 5.590 ; 5.439 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 5.830 ; 5.679 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 5.792 ; 5.644 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 5.410 ; 5.332 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 5.601 ; 5.448 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 6.677 ; 6.581 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 6.376 ; 6.243 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.012 ; 5.922 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 5.769 ; 5.646 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.037 ; 5.914 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 5.840 ; 5.748 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 5.639 ; 5.511 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 6.095 ; 5.995 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 5.769 ; 5.667 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 5.791 ; 5.671 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 5.604 ; 5.456 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 5.639 ; 5.486 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 6.135 ; 6.004 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.037 ; 5.924 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 5.812 ; 5.702 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 6.076 ; 5.997 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 5.780 ; 5.662 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 6.159 ; 6.026 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 5.650 ; 5.582 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 5.658 ; 5.531 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 7.356 ; 7.255 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 5.821 ; 5.714 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 5.763 ; 5.652 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 5.625 ; 5.473 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 5.522 ; 5.402 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; add[0]     ; readdata[0]  ; 9.079  ; 9.003  ; 9.408  ; 9.418  ;
; add[0]     ; readdata[1]  ; 8.890  ; 8.802  ; 9.252  ; 9.104  ;
; add[0]     ; readdata[2]  ; 8.758  ; 8.673  ; 9.136  ; 8.975  ;
; add[0]     ; readdata[3]  ; 8.895  ; 8.762  ; 9.276  ; 9.123  ;
; add[0]     ; readdata[4]  ; 8.950  ; 8.867  ; 9.324  ; 9.170  ;
; add[0]     ; readdata[5]  ; 8.989  ; 8.879  ; 9.306  ; 9.297  ;
; add[0]     ; readdata[6]  ; 8.805  ; 8.675  ; 9.169  ; 9.008  ;
; add[0]     ; readdata[7]  ; 10.335 ; 10.259 ; 10.707 ; 10.611 ;
; add[0]     ; readdata[8]  ; 7.928  ;        ;        ; 8.191  ;
; add[0]     ; readdata[9]  ; 7.657  ;        ;        ; 7.983  ;
; add[0]     ; readdata[10] ; 7.405  ;        ;        ; 7.699  ;
; add[0]     ; readdata[11] ; 7.683  ;        ;        ; 7.975  ;
; add[0]     ; readdata[12] ; 7.478  ;        ;        ; 7.803  ;
; add[0]     ; readdata[13] ; 7.167  ;        ;        ; 7.436  ;
; add[0]     ; readdata[14] ; 7.745  ;        ;        ; 8.061  ;
; add[0]     ; readdata[15] ; 7.401  ;        ;        ; 7.714  ;
; add[0]     ; readdata[16] ; 7.426  ;        ;        ; 7.722  ;
; add[0]     ; readdata[17] ; 7.123  ;        ;        ; 7.371  ;
; add[0]     ; readdata[18] ; 7.164  ;        ;        ; 7.407  ;
; add[0]     ; readdata[19] ; 7.681  ;        ;        ; 7.946  ;
; add[0]     ; readdata[20] ; 7.682  ;        ;        ; 7.984  ;
; add[0]     ; readdata[21] ; 7.445  ;        ;        ; 7.751  ;
; add[0]     ; readdata[22] ; 7.728  ;        ;        ; 8.067  ;
; add[0]     ; readdata[23] ; 7.411  ;        ;        ; 7.709  ;
; add[0]     ; readdata[24] ; 7.706  ;        ;        ; 7.970  ;
; add[0]     ; readdata[25] ; 7.285  ;        ;        ; 7.633  ;
; add[0]     ; readdata[26] ; 7.192  ;        ;        ; 7.460  ;
; add[0]     ; readdata[27] ; 8.950  ;        ;        ; 9.247  ;
; add[0]     ; readdata[28] ; 7.460  ;        ;        ; 7.769  ;
; add[0]     ; readdata[29] ; 7.395  ;        ;        ; 7.700  ;
; add[0]     ; readdata[30] ; 7.150  ;        ;        ; 7.393  ;
; add[0]     ; readdata[31] ; 7.145  ;        ;        ; 7.441  ;
; chipselect ; readdata[0]  ; 9.682  ; 9.653  ; 10.023 ; 9.986  ;
; chipselect ; readdata[1]  ; 9.737  ; 9.592  ; 10.077 ; 9.989  ;
; chipselect ; readdata[2]  ; 9.641  ; 9.474  ; 9.957  ; 9.872  ;
; chipselect ; readdata[3]  ; 9.781  ; 9.628  ; 10.105 ; 9.972  ;
; chipselect ; readdata[4]  ; 9.826  ; 9.666  ; 10.147 ; 10.064 ;
; chipselect ; readdata[5]  ; 9.811  ; 9.802  ; 10.199 ; 10.089 ;
; chipselect ; readdata[6]  ; 9.674  ; 9.513  ; 10.015 ; 9.885  ;
; chipselect ; readdata[7]  ; 11.212 ; 11.116 ; 11.545 ; 11.469 ;
; chipselect ; readdata[8]  ; 8.177  ; 8.041  ; 8.468  ; 8.332  ;
; chipselect ; readdata[9]  ; 9.394  ; 9.284  ; 9.715  ; 9.605  ;
; chipselect ; readdata[10] ; 9.533  ; 9.397  ; 9.856  ; 9.720  ;
; chipselect ; readdata[11] ; 8.997  ; 8.861  ; 9.281  ; 9.145  ;
; chipselect ; readdata[12] ; 9.394  ; 9.284  ; 9.715  ; 9.605  ;
; chipselect ; readdata[13] ; 7.277  ; 7.167  ; 7.567  ; 7.457  ;
; chipselect ; readdata[14] ; 8.997  ; 8.861  ; 9.281  ; 9.145  ;
; chipselect ; readdata[15] ; 9.533  ; 9.397  ; 9.856  ; 9.720  ;
; chipselect ; readdata[16] ; 9.533  ; 9.397  ; 9.856  ; 9.720  ;
; chipselect ; readdata[17] ; 7.193  ; 7.033  ; 7.491  ; 7.331  ;
; chipselect ; readdata[18] ; 7.193  ; 7.033  ; 7.491  ; 7.331  ;
; chipselect ; readdata[19] ; 8.425  ; 8.289  ; 8.694  ; 8.558  ;
; chipselect ; readdata[20] ; 8.977  ; 8.841  ; 9.259  ; 9.123  ;
; chipselect ; readdata[21] ; 8.675  ; 8.539  ; 8.968  ; 8.832  ;
; chipselect ; readdata[22] ; 9.177  ; 9.067  ; 9.503  ; 9.393  ;
; chipselect ; readdata[23] ; 9.533  ; 9.397  ; 9.856  ; 9.720  ;
; chipselect ; readdata[24] ; 8.156  ; 8.020  ; 8.442  ; 8.306  ;
; chipselect ; readdata[25] ; 9.177  ; 9.067  ; 9.503  ; 9.393  ;
; chipselect ; readdata[26] ; 7.277  ; 7.167  ; 7.567  ; 7.457  ;
; chipselect ; readdata[27] ; 9.621  ; 9.461  ; 9.980  ; 9.820  ;
; chipselect ; readdata[28] ; 8.958  ; 8.822  ; 9.238  ; 9.102  ;
; chipselect ; readdata[29] ; 8.958  ; 8.822  ; 9.238  ; 9.102  ;
; chipselect ; readdata[30] ; 7.193  ; 7.033  ; 7.491  ; 7.331  ;
; chipselect ; readdata[31] ; 9.280  ; 9.144  ; 9.592  ; 9.456  ;
; read_en    ; readdata[0]  ; 9.805  ; 9.776  ; 10.190 ; 10.153 ;
; read_en    ; readdata[1]  ; 9.860  ; 9.715  ; 10.244 ; 10.156 ;
; read_en    ; readdata[2]  ; 9.764  ; 9.597  ; 10.124 ; 10.039 ;
; read_en    ; readdata[3]  ; 9.904  ; 9.751  ; 10.272 ; 10.139 ;
; read_en    ; readdata[4]  ; 9.949  ; 9.789  ; 10.314 ; 10.231 ;
; read_en    ; readdata[5]  ; 9.934  ; 9.925  ; 10.366 ; 10.256 ;
; read_en    ; readdata[6]  ; 9.797  ; 9.636  ; 10.182 ; 10.052 ;
; read_en    ; readdata[7]  ; 11.335 ; 11.239 ; 11.712 ; 11.636 ;
; read_en    ; readdata[8]  ; 8.300  ; 8.164  ; 8.635  ; 8.499  ;
; read_en    ; readdata[9]  ; 9.517  ; 9.407  ; 9.882  ; 9.772  ;
; read_en    ; readdata[10] ; 9.656  ; 9.520  ; 10.023 ; 9.887  ;
; read_en    ; readdata[11] ; 9.120  ; 8.984  ; 9.448  ; 9.312  ;
; read_en    ; readdata[12] ; 9.517  ; 9.407  ; 9.882  ; 9.772  ;
; read_en    ; readdata[13] ; 7.400  ; 7.290  ; 7.734  ; 7.624  ;
; read_en    ; readdata[14] ; 9.120  ; 8.984  ; 9.448  ; 9.312  ;
; read_en    ; readdata[15] ; 9.656  ; 9.520  ; 10.023 ; 9.887  ;
; read_en    ; readdata[16] ; 9.656  ; 9.520  ; 10.023 ; 9.887  ;
; read_en    ; readdata[17] ; 7.316  ; 7.168  ; 7.680  ; 7.498  ;
; read_en    ; readdata[18] ; 7.316  ; 7.191  ; 7.705  ; 7.498  ;
; read_en    ; readdata[19] ; 8.548  ; 8.412  ; 8.861  ; 8.725  ;
; read_en    ; readdata[20] ; 9.100  ; 8.964  ; 9.426  ; 9.290  ;
; read_en    ; readdata[21] ; 8.798  ; 8.662  ; 9.135  ; 8.999  ;
; read_en    ; readdata[22] ; 9.300  ; 9.190  ; 9.670  ; 9.560  ;
; read_en    ; readdata[23] ; 9.656  ; 9.520  ; 10.023 ; 9.887  ;
; read_en    ; readdata[24] ; 8.279  ; 8.143  ; 8.609  ; 8.473  ;
; read_en    ; readdata[25] ; 9.300  ; 9.190  ; 9.670  ; 9.560  ;
; read_en    ; readdata[26] ; 7.400  ; 7.290  ; 7.734  ; 7.624  ;
; read_en    ; readdata[27] ; 9.744  ; 9.584  ; 10.147 ; 9.987  ;
; read_en    ; readdata[28] ; 9.081  ; 8.945  ; 9.405  ; 9.269  ;
; read_en    ; readdata[29] ; 9.081  ; 8.945  ; 9.405  ; 9.269  ;
; read_en    ; readdata[30] ; 7.316  ; 7.181  ; 7.696  ; 7.498  ;
; read_en    ; readdata[31] ; 9.403  ; 9.267  ; 9.759  ; 9.623  ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add[0]     ; readdata[0]  ; 8.053 ; 7.988 ; 8.400 ; 8.341 ;
; add[0]     ; readdata[1]  ; 7.865 ; 7.704 ; 8.221 ; 8.066 ;
; add[0]     ; readdata[2]  ; 7.601 ; 7.442 ; 7.954 ; 7.801 ;
; add[0]     ; readdata[3]  ; 8.088 ; 7.872 ; 8.387 ; 8.302 ;
; add[0]     ; readdata[4]  ; 7.801 ; 7.645 ; 8.155 ; 8.005 ;
; add[0]     ; readdata[5]  ; 7.430 ; 7.344 ; 7.785 ; 7.705 ;
; add[0]     ; readdata[6]  ; 7.846 ; 7.634 ; 8.152 ; 8.062 ;
; add[0]     ; readdata[7]  ; 8.927 ; 8.766 ; 9.228 ; 9.198 ;
; add[0]     ; readdata[8]  ; 7.658 ;       ;       ; 7.913 ;
; add[0]     ; readdata[9]  ; 7.393 ;       ;       ; 7.709 ;
; add[0]     ; readdata[10] ; 7.156 ;       ;       ; 7.439 ;
; add[0]     ; readdata[11] ; 7.423 ;       ;       ; 7.706 ;
; add[0]     ; readdata[12] ; 7.222 ;       ;       ; 7.536 ;
; add[0]     ; readdata[13] ; 6.922 ;       ;       ; 7.182 ;
; add[0]     ; readdata[14] ; 7.482 ;       ;       ; 7.789 ;
; add[0]     ; readdata[15] ; 7.151 ;       ;       ; 7.454 ;
; add[0]     ; readdata[16] ; 7.176 ;       ;       ; 7.462 ;
; add[0]     ; readdata[17] ; 6.885 ;       ;       ; 7.125 ;
; add[0]     ; readdata[18] ; 6.925 ;       ;       ; 7.160 ;
; add[0]     ; readdata[19] ; 7.421 ;       ;       ; 7.678 ;
; add[0]     ; readdata[20] ; 7.422 ;       ;       ; 7.714 ;
; add[0]     ; readdata[21] ; 7.195 ;       ;       ; 7.490 ;
; add[0]     ; readdata[22] ; 7.462 ;       ;       ; 7.789 ;
; add[0]     ; readdata[23] ; 7.162 ;       ;       ; 7.450 ;
; add[0]     ; readdata[24] ; 7.446 ;       ;       ; 7.701 ;
; add[0]     ; readdata[25] ; 7.035 ;       ;       ; 7.373 ;
; add[0]     ; readdata[26] ; 6.944 ;       ;       ; 7.206 ;
; add[0]     ; readdata[27] ; 8.639 ;       ;       ; 8.925 ;
; add[0]     ; readdata[28] ; 7.208 ;       ;       ; 7.507 ;
; add[0]     ; readdata[29] ; 7.146 ;       ;       ; 7.441 ;
; add[0]     ; readdata[30] ; 6.910 ;       ;       ; 7.146 ;
; add[0]     ; readdata[31] ; 6.906 ;       ;       ; 7.191 ;
; chipselect ; readdata[0]  ; 7.970 ; 7.911 ; 8.347 ; 8.282 ;
; chipselect ; readdata[1]  ; 7.322 ; 7.162 ; 7.657 ; 7.497 ;
; chipselect ; readdata[2]  ; 7.290 ; 7.130 ; 7.623 ; 7.463 ;
; chipselect ; readdata[3]  ; 7.322 ; 7.162 ; 7.657 ; 7.497 ;
; chipselect ; readdata[4]  ; 7.322 ; 7.162 ; 7.657 ; 7.497 ;
; chipselect ; readdata[5]  ; 7.342 ; 7.232 ; 7.668 ; 7.558 ;
; chipselect ; readdata[6]  ; 7.290 ; 7.130 ; 7.623 ; 7.463 ;
; chipselect ; readdata[7]  ; 8.117 ; 7.981 ; 8.382 ; 8.246 ;
; chipselect ; readdata[8]  ; 7.879 ; 7.474 ; 7.950 ; 8.029 ;
; chipselect ; readdata[9]  ; 9.007 ; 7.059 ; 7.549 ; 9.211 ;
; chipselect ; readdata[10] ; 9.180 ; 6.773 ; 7.293 ; 9.361 ;
; chipselect ; readdata[11] ; 8.666 ; 7.043 ; 7.564 ; 8.809 ;
; chipselect ; readdata[12] ; 9.007 ; 6.883 ; 7.374 ; 9.211 ;
; chipselect ; readdata[13] ; 6.975 ; 6.743 ; 7.215 ; 7.150 ;
; chipselect ; readdata[14] ; 8.666 ; 7.121 ; 7.618 ; 8.809 ;
; chipselect ; readdata[15] ; 9.180 ; 6.803 ; 7.305 ; 9.361 ;
; chipselect ; readdata[16] ; 9.180 ; 6.801 ; 7.319 ; 9.361 ;
; chipselect ; readdata[17] ; 6.899 ; 6.686 ; 7.177 ; 7.031 ;
; chipselect ; readdata[18] ; 6.899 ; 6.721 ; 7.191 ; 7.031 ;
; chipselect ; readdata[19] ; 8.117 ; 7.239 ; 7.713 ; 8.246 ;
; chipselect ; readdata[20] ; 8.647 ; 7.055 ; 7.566 ; 8.788 ;
; chipselect ; readdata[21] ; 8.357 ; 6.836 ; 7.345 ; 8.509 ;
; chipselect ; readdata[22] ; 8.799 ; 7.125 ; 7.602 ; 9.008 ;
; chipselect ; readdata[23] ; 9.180 ; 6.797 ; 7.315 ; 9.361 ;
; chipselect ; readdata[24] ; 7.859 ; 7.262 ; 7.739 ; 8.004 ;
; chipselect ; readdata[25] ; 8.799 ; 6.712 ; 7.178 ; 9.008 ;
; chipselect ; readdata[26] ; 6.975 ; 6.766 ; 7.237 ; 7.150 ;
; chipselect ; readdata[27] ; 9.229 ; 8.486 ; 8.931 ; 9.421 ;
; chipselect ; readdata[28] ; 8.628 ; 6.842 ; 7.346 ; 8.768 ;
; chipselect ; readdata[29] ; 8.628 ; 6.785 ; 7.295 ; 8.768 ;
; chipselect ; readdata[30] ; 6.899 ; 6.707 ; 7.191 ; 7.031 ;
; chipselect ; readdata[31] ; 8.937 ; 6.535 ; 7.054 ; 9.108 ;
; read_en    ; readdata[0]  ; 8.010 ; 7.951 ; 8.401 ; 8.336 ;
; read_en    ; readdata[1]  ; 7.442 ; 7.282 ; 7.819 ; 7.659 ;
; read_en    ; readdata[2]  ; 7.410 ; 7.250 ; 7.785 ; 7.625 ;
; read_en    ; readdata[3]  ; 7.442 ; 7.282 ; 7.819 ; 7.659 ;
; read_en    ; readdata[4]  ; 7.442 ; 7.282 ; 7.819 ; 7.659 ;
; read_en    ; readdata[5]  ; 7.462 ; 7.352 ; 7.830 ; 7.720 ;
; read_en    ; readdata[6]  ; 7.410 ; 7.250 ; 7.785 ; 7.625 ;
; read_en    ; readdata[7]  ; 8.237 ; 8.101 ; 8.544 ; 8.408 ;
; read_en    ; readdata[8]  ; 7.999 ; 7.710 ; 8.197 ; 8.191 ;
; read_en    ; readdata[9]  ; 9.127 ; 7.196 ; 7.637 ; 9.373 ;
; read_en    ; readdata[10] ; 9.300 ; 6.939 ; 7.413 ; 9.523 ;
; read_en    ; readdata[11] ; 8.786 ; 7.203 ; 7.677 ; 8.971 ;
; read_en    ; readdata[12] ; 9.127 ; 7.026 ; 7.469 ; 9.373 ;
; read_en    ; readdata[13] ; 7.095 ; 6.975 ; 7.422 ; 7.312 ;
; read_en    ; readdata[14] ; 8.786 ; 7.289 ; 7.741 ; 8.971 ;
; read_en    ; readdata[15] ; 9.300 ; 6.942 ; 7.395 ; 9.523 ;
; read_en    ; readdata[16] ; 9.300 ; 6.957 ; 7.429 ; 9.523 ;
; read_en    ; readdata[17] ; 7.019 ; 6.859 ; 7.353 ; 7.193 ;
; read_en    ; readdata[18] ; 7.019 ; 6.859 ; 7.353 ; 7.193 ;
; read_en    ; readdata[19] ; 8.237 ; 7.466 ; 7.948 ; 8.408 ;
; read_en    ; readdata[20] ; 8.767 ; 7.209 ; 7.673 ; 8.950 ;
; read_en    ; readdata[21] ; 8.477 ; 6.981 ; 7.442 ; 8.671 ;
; read_en    ; readdata[22] ; 8.919 ; 7.287 ; 7.718 ; 9.170 ;
; read_en    ; readdata[23] ; 9.300 ; 6.939 ; 7.408 ; 9.523 ;
; read_en    ; readdata[24] ; 7.979 ; 7.485 ; 7.969 ; 8.166 ;
; read_en    ; readdata[25] ; 8.919 ; 6.870 ; 7.289 ; 9.170 ;
; read_en    ; readdata[26] ; 7.095 ; 6.985 ; 7.422 ; 7.312 ;
; read_en    ; readdata[27] ; 9.349 ; 8.721 ; 9.176 ; 9.583 ;
; read_en    ; readdata[28] ; 8.748 ; 7.005 ; 7.464 ; 8.930 ;
; read_en    ; readdata[29] ; 8.748 ; 6.932 ; 7.395 ; 8.930 ;
; read_en    ; readdata[30] ; 7.019 ; 6.859 ; 7.353 ; 7.193 ;
; read_en    ; readdata[31] ; 9.057 ; 6.684 ; 7.155 ; 9.270 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.273 ; -1.828            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.167 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -97.729                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                              ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.273 ; reg32:r32_0|Q[9] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; reg32:r32_0|Q[9] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; reg32:r32_0|Q[9] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; reg32:r32_0|Q[9] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; reg32:r32_0|Q[9] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.257 ; reg32:r32_0|Q[3] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; reg32:r32_0|Q[3] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; reg32:r32_0|Q[3] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; reg32:r32_0|Q[3] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; reg32:r32_0|Q[3] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.207      ;
; -0.251 ; reg32:r32_0|Q[2] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; reg32:r32_0|Q[2] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; reg32:r32_0|Q[2] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; reg32:r32_0|Q[2] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; reg32:r32_0|Q[2] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.201      ;
; -0.207 ; reg32:r32_0|Q[6] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; reg32:r32_0|Q[6] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; reg32:r32_0|Q[6] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; reg32:r32_0|Q[6] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; reg32:r32_0|Q[6] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.162 ; reg32:r32_0|Q[1] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; reg32:r32_0|Q[1] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; reg32:r32_0|Q[1] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; reg32:r32_0|Q[1] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.112      ;
; -0.162 ; reg32:r32_0|Q[1] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.112      ;
; -0.152 ; reg32:r32_0|Q[9] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.289      ;
; -0.152 ; reg32:r32_0|Q[9] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.289      ;
; -0.152 ; reg32:r32_0|Q[9] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.289      ;
; -0.136 ; reg32:r32_0|Q[3] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.273      ;
; -0.136 ; reg32:r32_0|Q[3] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.273      ;
; -0.136 ; reg32:r32_0|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.273      ;
; -0.130 ; reg32:r32_0|Q[2] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.267      ;
; -0.130 ; reg32:r32_0|Q[2] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.267      ;
; -0.130 ; reg32:r32_0|Q[2] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.267      ;
; -0.105 ; reg32:r32_0|Q[4] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; reg32:r32_0|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; reg32:r32_0|Q[4] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; reg32:r32_0|Q[4] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; reg32:r32_0|Q[4] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.055      ;
; -0.100 ; reg32:r32_0|Q[5] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; reg32:r32_0|Q[5] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; reg32:r32_0|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; reg32:r32_0|Q[5] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; reg32:r32_0|Q[5] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.050      ;
; -0.086 ; reg32:r32_0|Q[6] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.223      ;
; -0.086 ; reg32:r32_0|Q[6] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.223      ;
; -0.086 ; reg32:r32_0|Q[6] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.223      ;
; -0.054 ; reg32:r32_0|Q[7] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; reg32:r32_0|Q[7] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; reg32:r32_0|Q[7] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; reg32:r32_0|Q[7] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; reg32:r32_0|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.004      ;
; -0.044 ; reg32:r32_0|Q[8] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.994      ;
; -0.044 ; reg32:r32_0|Q[8] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.994      ;
; -0.044 ; reg32:r32_0|Q[8] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.994      ;
; -0.044 ; reg32:r32_0|Q[8] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.994      ;
; -0.044 ; reg32:r32_0|Q[8] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.994      ;
; -0.041 ; reg32:r32_0|Q[1] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.178      ;
; -0.041 ; reg32:r32_0|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.178      ;
; -0.041 ; reg32:r32_0|Q[1] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.178      ;
; -0.005 ; reg32:r32_0|Q[2] ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.034     ; 0.958      ;
; -0.002 ; reg32:r32_0|Q[1] ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 1.000        ; -0.034     ; 0.955      ;
; 0.008  ; reg32:r32_0|Q[0] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; reg32:r32_0|Q[0] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; reg32:r32_0|Q[0] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; reg32:r32_0|Q[0] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; reg32:r32_0|Q[0] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.942      ;
; 0.013  ; reg32:r32_0|Q[4] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.124      ;
; 0.013  ; reg32:r32_0|Q[4] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.124      ;
; 0.013  ; reg32:r32_0|Q[4] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.124      ;
; 0.021  ; reg32:r32_0|Q[5] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.116      ;
; 0.021  ; reg32:r32_0|Q[5] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.116      ;
; 0.021  ; reg32:r32_0|Q[5] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.116      ;
; 0.067  ; reg32:r32_0|Q[7] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.070      ;
; 0.067  ; reg32:r32_0|Q[7] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.070      ;
; 0.067  ; reg32:r32_0|Q[7] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.070      ;
; 0.068  ; reg32:r32_0|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.140      ; 1.081      ;
; 0.074  ; reg32:r32_0|Q[8] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.063      ;
; 0.074  ; reg32:r32_0|Q[8] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.063      ;
; 0.074  ; reg32:r32_0|Q[8] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.063      ;
; 0.090  ; reg32:r32_0|Q[9] ; bram:bram0|ram_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 1.000        ; -0.034     ; 0.863      ;
; 0.113  ; reg32:r32_0|Q[5] ; bram:bram0|ram_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 1.000        ; -0.034     ; 0.840      ;
; 0.129  ; reg32:r32_0|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.008      ;
; 0.129  ; reg32:r32_0|Q[0] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.008      ;
; 0.129  ; reg32:r32_0|Q[0] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 1.000        ; 0.150      ; 1.008      ;
; 0.195  ; reg32:r32_0|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.140      ; 0.954      ;
; 0.197  ; reg32:r32_0|Q[9] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.140      ; 0.952      ;
; 0.202  ; reg32:r32_1|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 1.000        ; -0.037     ; 0.748      ;
; 0.208  ; reg32:r32_0|Q[0] ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.034     ; 0.745      ;
; 0.220  ; reg32:r32_0|Q[6] ; bram:bram0|ram_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 1.000        ; -0.034     ; 0.733      ;
; 0.221  ; reg32:r32_0|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 1.000        ; 0.140      ; 0.928      ;
; 0.222  ; reg32:r32_0|Q[3] ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 1.000        ; -0.034     ; 0.731      ;
; 0.233  ; reg32:r32_0|Q[8] ; bram:bram0|ram_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 1.000        ; -0.034     ; 0.720      ;
; 0.238  ; reg32:r32_1|Q[2] ; bram:bram0|ram_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 1.000        ; -0.038     ; 0.711      ;
; 0.251  ; reg32:r32_1|Q[6] ; bram:bram0|ram_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 1.000        ; -0.038     ; 0.698      ;
; 0.258  ; reg32:r32_1|Q[7] ; bram:bram0|ram_rtl_0_bypass[28]                                                                ; clock        ; clock       ; 1.000        ; -0.038     ; 0.691      ;
; 0.264  ; reg32:r32_0|Q[7] ; bram:bram0|ram_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 1.000        ; -0.034     ; 0.689      ;
; 0.271  ; reg32:r32_1|Q[0] ; bram:bram0|ram_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 1.000        ; -0.038     ; 0.678      ;
; 0.273  ; reg32:r32_1|Q[3] ; bram:bram0|ram_rtl_0_bypass[24]                                                                ; clock        ; clock       ; 1.000        ; -0.038     ; 0.676      ;
; 0.275  ; reg32:r32_1|Q[5] ; bram:bram0|ram_rtl_0_bypass[26]                                                                ; clock        ; clock       ; 1.000        ; -0.038     ; 0.674      ;
+--------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                              ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; reg32:r32_1|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.495      ;
; 0.169 ; reg32:r32_1|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.497      ;
; 0.172 ; reg32:r32_1|Q[4] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.500      ;
; 0.180 ; reg32:r32_1|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.508      ;
; 0.183 ; reg32:r32_0|Q[6] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.509      ;
; 0.185 ; reg32:r32_0|Q[2] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.511      ;
; 0.187 ; reg32:r32_1|Q[5] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.515      ;
; 0.190 ; reg32:r32_0|Q[4] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.516      ;
; 0.190 ; reg32:r32_1|Q[7] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.518      ;
; 0.191 ; reg32:r32_1|Q[2] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.519      ;
; 0.202 ; reg32:r32_1|Q[6] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.530      ;
; 0.268 ; reg32:r32_1|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 0.584      ;
; 0.278 ; reg32:r32_0|Q[7] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.604      ;
; 0.280 ; reg32:r32_1|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 0.596      ;
; 0.285 ; reg32:r32_1|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 0.601      ;
; 0.298 ; reg32:r32_0|Q[5] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.624      ;
; 0.331 ; reg32:r32_1|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.452      ;
; 0.342 ; reg32:r32_1|Q[2] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.463      ;
; 0.347 ; reg32:r32_1|Q[6] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.468      ;
; 0.392 ; reg32:r32_0|Q[8] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.718      ;
; 0.432 ; reg32:r32_0|Q[4] ; bram:bram0|ram_rtl_0_bypass[9]                                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.556      ;
; 0.458 ; reg32:r32_0|Q[7] ; bram:bram0|ram_rtl_0_bypass[15]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.582      ;
; 0.461 ; reg32:r32_0|Q[3] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.787      ;
; 0.461 ; reg32:r32_1|Q[1] ; bram:bram0|ram_rtl_0_bypass[22]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; reg32:r32_1|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.469 ; reg32:r32_1|Q[4] ; bram:bram0|ram_rtl_0_bypass[25]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; reg32:r32_1|Q[5] ; bram:bram0|ram_rtl_0_bypass[26]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.591      ;
; 0.475 ; reg32:r32_1|Q[0] ; bram:bram0|ram_rtl_0_bypass[21]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.595      ;
; 0.479 ; reg32:r32_0|Q[9] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.805      ;
; 0.482 ; reg32:r32_0|Q[0] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.808      ;
; 0.482 ; reg32:r32_1|Q[3] ; bram:bram0|ram_rtl_0_bypass[24]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.602      ;
; 0.485 ; reg32:r32_1|Q[7] ; bram:bram0|ram_rtl_0_bypass[28]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.605      ;
; 0.494 ; reg32:r32_1|Q[6] ; bram:bram0|ram_rtl_0_bypass[27]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.614      ;
; 0.502 ; reg32:r32_1|Q[2] ; bram:bram0|ram_rtl_0_bypass[23]                                                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.622      ;
; 0.510 ; reg32:r32_0|Q[8] ; bram:bram0|ram_rtl_0_bypass[17]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.634      ;
; 0.521 ; reg32:r32_0|Q[6] ; bram:bram0|ram_rtl_0_bypass[13]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.645      ;
; 0.524 ; reg32:r32_0|Q[3] ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.649      ;
; 0.530 ; reg32:r32_0|Q[0] ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.655      ;
; 0.550 ; reg32:r32_1|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.671      ;
; 0.600 ; reg32:r32_0|Q[1] ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.926      ;
; 0.610 ; reg32:r32_0|Q[9] ; bram:bram0|ram_rtl_0_bypass[19]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.734      ;
; 0.625 ; reg32:r32_0|Q[5] ; bram:bram0|ram_rtl_0_bypass[11]                                                                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.749      ;
; 0.690 ; reg32:r32_0|Q[0] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.006      ;
; 0.690 ; reg32:r32_0|Q[0] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.006      ;
; 0.690 ; reg32:r32_0|Q[0] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.006      ;
; 0.692 ; reg32:r32_0|Q[1] ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.817      ;
; 0.697 ; reg32:r32_0|Q[2] ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.822      ;
; 0.725 ; reg32:r32_0|Q[8] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.041      ;
; 0.725 ; reg32:r32_0|Q[8] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.041      ;
; 0.725 ; reg32:r32_0|Q[8] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.041      ;
; 0.760 ; reg32:r32_0|Q[7] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.076      ;
; 0.760 ; reg32:r32_0|Q[7] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.076      ;
; 0.760 ; reg32:r32_0|Q[7] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.076      ;
; 0.768 ; reg32:r32_0|Q[4] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.084      ;
; 0.768 ; reg32:r32_0|Q[4] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.084      ;
; 0.768 ; reg32:r32_0|Q[4] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.084      ;
; 0.818 ; reg32:r32_0|Q[0] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.939      ;
; 0.818 ; reg32:r32_0|Q[0] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.939      ;
; 0.818 ; reg32:r32_0|Q[0] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.939      ;
; 0.818 ; reg32:r32_0|Q[0] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.939      ;
; 0.818 ; reg32:r32_0|Q[0] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.939      ;
; 0.818 ; reg32:r32_0|Q[5] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.134      ;
; 0.818 ; reg32:r32_0|Q[5] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.134      ;
; 0.818 ; reg32:r32_0|Q[5] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.134      ;
; 0.823 ; reg32:r32_0|Q[1] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.139      ;
; 0.823 ; reg32:r32_0|Q[1] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.139      ;
; 0.823 ; reg32:r32_0|Q[1] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.139      ;
; 0.857 ; reg32:r32_0|Q[8] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; reg32:r32_0|Q[8] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; reg32:r32_0|Q[8] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; reg32:r32_0|Q[8] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; reg32:r32_0|Q[8] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.978      ;
; 0.888 ; reg32:r32_0|Q[7] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.009      ;
; 0.888 ; reg32:r32_0|Q[7] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.009      ;
; 0.888 ; reg32:r32_0|Q[7] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.009      ;
; 0.888 ; reg32:r32_0|Q[7] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.009      ;
; 0.888 ; reg32:r32_0|Q[7] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.009      ;
; 0.900 ; reg32:r32_0|Q[4] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.021      ;
; 0.900 ; reg32:r32_0|Q[4] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.021      ;
; 0.900 ; reg32:r32_0|Q[4] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.021      ;
; 0.900 ; reg32:r32_0|Q[4] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.021      ;
; 0.900 ; reg32:r32_0|Q[4] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.021      ;
; 0.902 ; reg32:r32_0|Q[6] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.218      ;
; 0.902 ; reg32:r32_0|Q[6] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.218      ;
; 0.902 ; reg32:r32_0|Q[6] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.218      ;
; 0.946 ; reg32:r32_0|Q[5] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; reg32:r32_0|Q[5] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; reg32:r32_0|Q[5] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; reg32:r32_0|Q[5] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; reg32:r32_0|Q[5] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.067      ;
; 0.951 ; reg32:r32_0|Q[1] ; bram:bram0|ram~22                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.072      ;
; 0.951 ; reg32:r32_0|Q[1] ; bram:bram0|ram~24                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.072      ;
; 0.951 ; reg32:r32_0|Q[1] ; bram:bram0|ram~25                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.072      ;
; 0.951 ; reg32:r32_0|Q[1] ; bram:bram0|ram~26                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.072      ;
; 0.951 ; reg32:r32_0|Q[1] ; bram:bram0|ram~27                                                                              ; clock        ; clock       ; 0.000        ; 0.037      ; 1.072      ;
; 0.963 ; reg32:r32_0|Q[3] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.279      ;
; 0.963 ; reg32:r32_0|Q[2] ; bram:bram0|ram~20                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.279      ;
; 0.963 ; reg32:r32_0|Q[3] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.279      ;
; 0.963 ; reg32:r32_0|Q[2] ; bram:bram0|ram~21                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.279      ;
; 0.963 ; reg32:r32_0|Q[3] ; bram:bram0|ram~23                                                                              ; clock        ; clock       ; 0.000        ; 0.232      ; 1.279      ;
+-------+------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~19                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~20                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~21                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~22                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~23                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~24                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~25                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~26                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; bram:bram0|ram~27                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_0|Q[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_1|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[11]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[12]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[13]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[14]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[15]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[16]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[17]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[18]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[19]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[20]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[21]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[22]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[23]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[24]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[25]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[26]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[27]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[28]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[29]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[30]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[31]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; reg32:r32_2|Q[9]                                                                               ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.089 ; 0.141        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|altsyncram:ram_rtl_0|altsyncram_p5e1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~20                                                                              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~21                                                                              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; bram:bram0|ram~23                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; add[*]         ; clock      ; 3.006  ; 3.469 ; Rise       ; clock           ;
;  add[0]        ; clock      ; 3.006  ; 3.469 ; Rise       ; clock           ;
;  add[1]        ; clock      ; 2.535  ; 3.263 ; Rise       ; clock           ;
; chipselect     ; clock      ; 2.853  ; 3.631 ; Rise       ; clock           ;
; write_en       ; clock      ; 2.531  ; 3.265 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 1.559  ; 2.255 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 0.970  ; 1.571 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 1.262  ; 1.896 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 0.939  ; 1.529 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 1.088  ; 1.668 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 1.103  ; 1.736 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 1.292  ; 1.945 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 1.153  ; 1.812 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 0.931  ; 1.523 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 1.313  ; 1.935 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 1.559  ; 2.255 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 0.919  ; 1.480 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 1.038  ; 1.635 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 0.677  ; 1.222 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 1.184  ; 1.817 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 0.677  ; 1.216 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 1.017  ; 1.609 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 1.030  ; 1.626 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 1.030  ; 1.597 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 1.117  ; 1.713 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 0.923  ; 1.492 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.058  ; 0.310 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -0.006 ; 0.251 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 0.902  ; 1.463 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 1.099  ; 1.695 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 0.952  ; 1.509 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 0.810  ; 1.374 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 0.839  ; 1.384 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 1.103  ; 1.705 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 1.117  ; 1.705 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 0.827  ; 1.388 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 0.829  ; 1.378 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 0.907  ; 1.467 ; Rise       ; clock           ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add[*]         ; clock      ; -0.864 ; -1.380 ; Rise       ; clock           ;
;  add[0]        ; clock      ; -1.230 ; -1.869 ; Rise       ; clock           ;
;  add[1]        ; clock      ; -0.864 ; -1.380 ; Rise       ; clock           ;
; chipselect     ; clock      ; -1.166 ; -1.796 ; Rise       ; clock           ;
; write_en       ; clock      ; -0.879 ; -1.459 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 0.187  ; -0.074 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -0.501 ; -1.071 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -0.768 ; -1.398 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -0.475 ; -1.057 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -0.474 ; -1.054 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -0.713 ; -1.350 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -0.598 ; -1.224 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -0.841 ; -1.489 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -0.471 ; -1.049 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -0.584 ; -1.185 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -0.991 ; -1.591 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -0.696 ; -1.248 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -0.811 ; -1.398 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -0.463 ; -1.001 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -0.948 ; -1.572 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -0.464 ; -0.996 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -0.791 ; -1.373 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -0.804 ; -1.390 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -0.802 ; -1.362 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -0.886 ; -1.473 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -0.698 ; -1.260 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.126  ; -0.131 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 0.187  ; -0.074 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -0.680 ; -1.232 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -0.869 ; -1.456 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -0.728 ; -1.278 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -0.591 ; -1.147 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -0.619 ; -1.158 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -0.872 ; -1.465 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -0.886 ; -1.465 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -0.608 ; -1.161 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -0.609 ; -1.152 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -0.684 ; -1.236 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; readdata[*]   ; clock      ; 6.950 ; 7.035 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 6.318 ; 6.334 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 6.017 ; 6.100 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 5.951 ; 6.014 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 5.945 ; 5.987 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 6.057 ; 6.141 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 6.042 ; 6.067 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 5.896 ; 5.903 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 6.950 ; 7.035 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 4.347 ; 4.400 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 4.068 ; 4.142 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 3.955 ; 3.963 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 4.133 ; 4.162 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 3.957 ; 4.014 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 3.816 ; 3.837 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 4.181 ; 4.225 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 3.959 ; 3.976 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 3.975 ; 3.984 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 3.788 ; 3.819 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 3.813 ; 3.846 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 4.194 ; 4.225 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 4.141 ; 4.173 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 3.996 ; 4.010 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 4.136 ; 4.216 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 3.963 ; 3.973 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 4.217 ; 4.248 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 3.849 ; 3.897 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 3.822 ; 3.850 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 4.955 ; 5.154 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 3.994 ; 4.014 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 3.953 ; 3.964 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 3.798 ; 3.832 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 3.794 ; 3.780 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; readdata[*]   ; clock      ; 3.557 ; 3.580 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 4.282 ; 4.305 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 3.787 ; 3.839 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 3.643 ; 3.669 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 3.779 ; 3.834 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 3.752 ; 3.805 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 3.557 ; 3.580 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 3.647 ; 3.674 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 4.410 ; 4.498 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 4.188 ; 4.235 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 3.916 ; 3.985 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 3.812 ; 3.815 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 3.983 ; 4.007 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 3.810 ; 3.863 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 3.674 ; 3.691 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 4.029 ; 4.067 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 3.815 ; 3.828 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 3.831 ; 3.836 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 3.650 ; 3.677 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 3.675 ; 3.705 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 4.042 ; 4.068 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 3.991 ; 4.017 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 3.852 ; 3.861 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 3.982 ; 4.056 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 3.819 ; 3.825 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 4.065 ; 4.091 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 3.707 ; 3.750 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 3.680 ; 3.704 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 4.770 ; 4.960 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 3.849 ; 3.864 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 3.809 ; 3.816 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 3.660 ; 3.690 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 3.657 ; 3.640 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add[0]     ; readdata[0]  ; 6.071 ; 6.087 ; 6.627 ; 6.680 ;
; add[0]     ; readdata[1]  ; 5.770 ; 5.853 ; 6.310 ; 6.373 ;
; add[0]     ; readdata[2]  ; 5.704 ; 5.767 ; 6.241 ; 6.292 ;
; add[0]     ; readdata[3]  ; 5.758 ; 5.820 ; 6.353 ; 6.395 ;
; add[0]     ; readdata[4]  ; 5.810 ; 5.894 ; 6.344 ; 6.416 ;
; add[0]     ; readdata[5]  ; 5.878 ; 5.893 ; 6.416 ; 6.475 ;
; add[0]     ; readdata[6]  ; 5.701 ; 5.727 ; 6.304 ; 6.311 ;
; add[0]     ; readdata[7]  ; 6.775 ; 6.871 ; 7.358 ; 7.436 ;
; add[0]     ; readdata[8]  ; 5.194 ;       ;       ; 5.891 ;
; add[0]     ; readdata[9]  ; 4.995 ;       ;       ; 5.732 ;
; add[0]     ; readdata[10] ; 4.888 ;       ;       ; 5.560 ;
; add[0]     ; readdata[11] ; 5.065 ;       ;       ; 5.757 ;
; add[0]     ; readdata[12] ; 4.885 ;       ;       ; 5.605 ;
; add[0]     ; readdata[13] ; 4.665 ;       ;       ; 5.330 ;
; add[0]     ; readdata[14] ; 5.114 ;       ;       ; 5.822 ;
; add[0]     ; readdata[15] ; 4.887 ;       ;       ; 5.566 ;
; add[0]     ; readdata[16] ; 4.906 ;       ;       ; 5.578 ;
; add[0]     ; readdata[17] ; 4.634 ;       ;       ; 5.309 ;
; add[0]     ; readdata[18] ; 4.664 ;       ;       ; 5.341 ;
; add[0]     ; readdata[19] ; 5.045 ;       ;       ; 5.720 ;
; add[0]     ; readdata[20] ; 5.071 ;       ;       ; 5.767 ;
; add[0]     ; readdata[21] ; 4.925 ;       ;       ; 5.602 ;
; add[0]     ; readdata[22] ; 5.068 ;       ;       ; 5.812 ;
; add[0]     ; readdata[23] ; 4.891 ;       ;       ; 5.564 ;
; add[0]     ; readdata[24] ; 5.069 ;       ;       ; 5.745 ;
; add[0]     ; readdata[25] ; 4.780 ;       ;       ; 5.492 ;
; add[0]     ; readdata[26] ; 4.674 ;       ;       ; 5.346 ;
; add[0]     ; readdata[27] ; 5.803 ;       ;       ; 6.645 ;
; add[0]     ; readdata[28] ; 4.926 ;       ;       ; 5.610 ;
; add[0]     ; readdata[29] ; 4.882 ;       ;       ; 5.556 ;
; add[0]     ; readdata[30] ; 4.648 ;       ;       ; 5.326 ;
; add[0]     ; readdata[31] ; 4.723 ;       ;       ; 5.373 ;
; chipselect ; readdata[0]  ; 6.325 ; 6.378 ; 7.069 ; 7.116 ;
; chipselect ; readdata[1]  ; 6.163 ; 6.226 ; 6.931 ; 7.014 ;
; chipselect ; readdata[2]  ; 6.100 ; 6.151 ; 6.877 ; 6.940 ;
; chipselect ; readdata[3]  ; 6.212 ; 6.254 ; 6.936 ; 6.998 ;
; chipselect ; readdata[4]  ; 6.203 ; 6.275 ; 6.980 ; 7.064 ;
; chipselect ; readdata[5]  ; 6.275 ; 6.334 ; 7.056 ; 7.071 ;
; chipselect ; readdata[6]  ; 6.163 ; 6.170 ; 6.879 ; 6.905 ;
; chipselect ; readdata[7]  ; 7.217 ; 7.295 ; 7.953 ; 8.049 ;
; chipselect ; readdata[8]  ; 5.349 ; 5.267 ; 6.082 ; 6.000 ;
; chipselect ; readdata[9]  ; 6.059 ; 6.014 ; 6.921 ; 6.876 ;
; chipselect ; readdata[10] ; 6.207 ; 6.125 ; 7.065 ; 6.983 ;
; chipselect ; readdata[11] ; 5.863 ; 5.781 ; 6.657 ; 6.575 ;
; chipselect ; readdata[12] ; 6.059 ; 6.014 ; 6.921 ; 6.876 ;
; chipselect ; readdata[13] ; 4.736 ; 4.691 ; 5.408 ; 5.363 ;
; chipselect ; readdata[14] ; 5.863 ; 5.781 ; 6.657 ; 6.575 ;
; chipselect ; readdata[15] ; 6.207 ; 6.125 ; 7.065 ; 6.983 ;
; chipselect ; readdata[16] ; 6.207 ; 6.125 ; 7.065 ; 6.983 ;
; chipselect ; readdata[17] ; 4.679 ; 4.639 ; 5.335 ; 5.295 ;
; chipselect ; readdata[18] ; 4.679 ; 4.646 ; 5.335 ; 5.295 ;
; chipselect ; readdata[19] ; 5.494 ; 5.412 ; 6.234 ; 6.152 ;
; chipselect ; readdata[20] ; 5.852 ; 5.770 ; 6.642 ; 6.560 ;
; chipselect ; readdata[21] ; 5.666 ; 5.584 ; 6.438 ; 6.356 ;
; chipselect ; readdata[22] ; 5.938 ; 5.893 ; 6.782 ; 6.737 ;
; chipselect ; readdata[23] ; 6.207 ; 6.125 ; 7.065 ; 6.983 ;
; chipselect ; readdata[24] ; 5.335 ; 5.253 ; 6.062 ; 5.980 ;
; chipselect ; readdata[25] ; 5.938 ; 5.893 ; 6.782 ; 6.737 ;
; chipselect ; readdata[26] ; 4.736 ; 4.691 ; 5.408 ; 5.363 ;
; chipselect ; readdata[27] ; 6.198 ; 6.158 ; 7.083 ; 7.043 ;
; chipselect ; readdata[28] ; 5.834 ; 5.752 ; 6.622 ; 6.540 ;
; chipselect ; readdata[29] ; 5.834 ; 5.752 ; 6.622 ; 6.540 ;
; chipselect ; readdata[30] ; 4.679 ; 4.639 ; 5.335 ; 5.295 ;
; chipselect ; readdata[31] ; 6.050 ; 5.968 ; 6.884 ; 6.802 ;
; read_en    ; readdata[0]  ; 6.417 ; 6.470 ; 7.192 ; 7.239 ;
; read_en    ; readdata[1]  ; 6.255 ; 6.318 ; 7.054 ; 7.137 ;
; read_en    ; readdata[2]  ; 6.192 ; 6.243 ; 7.000 ; 7.063 ;
; read_en    ; readdata[3]  ; 6.304 ; 6.346 ; 7.059 ; 7.121 ;
; read_en    ; readdata[4]  ; 6.295 ; 6.367 ; 7.103 ; 7.187 ;
; read_en    ; readdata[5]  ; 6.367 ; 6.426 ; 7.179 ; 7.194 ;
; read_en    ; readdata[6]  ; 6.255 ; 6.262 ; 7.002 ; 7.028 ;
; read_en    ; readdata[7]  ; 7.309 ; 7.387 ; 8.076 ; 8.172 ;
; read_en    ; readdata[8]  ; 5.441 ; 5.359 ; 6.205 ; 6.123 ;
; read_en    ; readdata[9]  ; 6.151 ; 6.106 ; 7.044 ; 6.999 ;
; read_en    ; readdata[10] ; 6.299 ; 6.217 ; 7.188 ; 7.106 ;
; read_en    ; readdata[11] ; 5.955 ; 5.873 ; 6.780 ; 6.698 ;
; read_en    ; readdata[12] ; 6.151 ; 6.106 ; 7.044 ; 6.999 ;
; read_en    ; readdata[13] ; 4.828 ; 4.793 ; 5.531 ; 5.486 ;
; read_en    ; readdata[14] ; 5.955 ; 5.873 ; 6.780 ; 6.698 ;
; read_en    ; readdata[15] ; 6.299 ; 6.217 ; 7.188 ; 7.106 ;
; read_en    ; readdata[16] ; 6.299 ; 6.217 ; 7.188 ; 7.106 ;
; read_en    ; readdata[17] ; 4.771 ; 4.780 ; 5.458 ; 5.418 ;
; read_en    ; readdata[18] ; 4.771 ; 4.798 ; 5.458 ; 5.418 ;
; read_en    ; readdata[19] ; 5.586 ; 5.504 ; 6.357 ; 6.275 ;
; read_en    ; readdata[20] ; 5.944 ; 5.862 ; 6.765 ; 6.683 ;
; read_en    ; readdata[21] ; 5.758 ; 5.676 ; 6.561 ; 6.479 ;
; read_en    ; readdata[22] ; 6.030 ; 5.985 ; 6.905 ; 6.860 ;
; read_en    ; readdata[23] ; 6.299 ; 6.217 ; 7.188 ; 7.106 ;
; read_en    ; readdata[24] ; 5.427 ; 5.345 ; 6.185 ; 6.103 ;
; read_en    ; readdata[25] ; 6.030 ; 5.985 ; 6.905 ; 6.860 ;
; read_en    ; readdata[26] ; 4.828 ; 4.801 ; 5.531 ; 5.486 ;
; read_en    ; readdata[27] ; 6.290 ; 6.250 ; 7.206 ; 7.166 ;
; read_en    ; readdata[28] ; 5.926 ; 5.844 ; 6.745 ; 6.663 ;
; read_en    ; readdata[29] ; 5.926 ; 5.844 ; 6.745 ; 6.663 ;
; read_en    ; readdata[30] ; 4.771 ; 4.786 ; 5.458 ; 5.418 ;
; read_en    ; readdata[31] ; 6.142 ; 6.060 ; 7.007 ; 6.925 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add[0]     ; readdata[0]  ; 5.424 ; 5.436 ; 5.980 ; 5.999 ;
; add[0]     ; readdata[1]  ; 5.107 ; 5.148 ; 5.672 ; 5.720 ;
; add[0]     ; readdata[2]  ; 4.960 ; 4.975 ; 5.518 ; 5.540 ;
; add[0]     ; readdata[3]  ; 5.258 ; 5.258 ; 5.778 ; 5.865 ;
; add[0]     ; readdata[4]  ; 5.067 ; 5.109 ; 5.626 ; 5.675 ;
; add[0]     ; readdata[5]  ; 4.876 ; 4.888 ; 5.441 ; 5.460 ;
; add[0]     ; readdata[6]  ; 5.117 ; 5.096 ; 5.636 ; 5.694 ;
; add[0]     ; readdata[7]  ; 5.882 ; 5.915 ; 6.403 ; 6.523 ;
; add[0]     ; readdata[8]  ; 5.015 ;       ;       ; 5.696 ;
; add[0]     ; readdata[9]  ; 4.820 ;       ;       ; 5.542 ;
; add[0]     ; readdata[10] ; 4.722 ;       ;       ; 5.378 ;
; add[0]     ; readdata[11] ; 4.891 ;       ;       ; 5.569 ;
; add[0]     ; readdata[12] ; 4.715 ;       ;       ; 5.421 ;
; add[0]     ; readdata[13] ; 4.503 ;       ;       ; 5.154 ;
; add[0]     ; readdata[14] ; 4.939 ;       ;       ; 5.630 ;
; add[0]     ; readdata[15] ; 4.720 ;       ;       ; 5.385 ;
; add[0]     ; readdata[16] ; 4.739 ;       ;       ; 5.397 ;
; add[0]     ; readdata[17] ; 4.477 ;       ;       ; 5.137 ;
; add[0]     ; readdata[18] ; 4.506 ;       ;       ; 5.170 ;
; add[0]     ; readdata[19] ; 4.873 ;       ;       ; 5.533 ;
; add[0]     ; readdata[20] ; 4.898 ;       ;       ; 5.577 ;
; add[0]     ; readdata[21] ; 4.758 ;       ;       ; 5.419 ;
; add[0]     ; readdata[22] ; 4.891 ;       ;       ; 5.618 ;
; add[0]     ; readdata[23] ; 4.724 ;       ;       ; 5.382 ;
; add[0]     ; readdata[24] ; 4.897 ;       ;       ; 5.558 ;
; add[0]     ; readdata[25] ; 4.615 ;       ;       ; 5.311 ;
; add[0]     ; readdata[26] ; 4.511 ;       ;       ; 5.170 ;
; add[0]     ; readdata[27] ; 5.598 ;       ;       ; 6.422 ;
; add[0]     ; readdata[28] ; 4.758 ;       ;       ; 5.427 ;
; add[0]     ; readdata[29] ; 4.715 ;       ;       ; 5.375 ;
; add[0]     ; readdata[30] ; 4.490 ;       ;       ; 5.154 ;
; add[0]     ; readdata[31] ; 4.563 ;       ;       ; 5.199 ;
; chipselect ; readdata[0]  ; 5.307 ; 5.326 ; 5.989 ; 6.001 ;
; chipselect ; readdata[1]  ; 4.774 ; 4.734 ; 5.474 ; 5.434 ;
; chipselect ; readdata[2]  ; 4.747 ; 4.707 ; 5.445 ; 5.405 ;
; chipselect ; readdata[3]  ; 4.774 ; 4.734 ; 5.474 ; 5.434 ;
; chipselect ; readdata[4]  ; 4.774 ; 4.734 ; 5.474 ; 5.434 ;
; chipselect ; readdata[5]  ; 4.783 ; 4.738 ; 5.497 ; 5.452 ;
; chipselect ; readdata[6]  ; 4.747 ; 4.707 ; 5.445 ; 5.405 ;
; chipselect ; readdata[7]  ; 5.303 ; 5.221 ; 6.028 ; 5.946 ;
; chipselect ; readdata[8]  ; 5.164 ; 5.014 ; 5.584 ; 5.800 ;
; chipselect ; readdata[9]  ; 5.825 ; 4.739 ; 5.314 ; 6.622 ;
; chipselect ; readdata[10] ; 5.988 ; 4.560 ; 5.198 ; 6.744 ;
; chipselect ; readdata[11] ; 5.658 ; 4.754 ; 5.371 ; 6.352 ;
; chipselect ; readdata[12] ; 5.825 ; 4.615 ; 5.205 ; 6.622 ;
; chipselect ; readdata[13] ; 4.555 ; 4.472 ; 5.071 ; 5.170 ;
; chipselect ; readdata[14] ; 5.658 ; 4.811 ; 5.414 ; 6.352 ;
; chipselect ; readdata[15] ; 5.988 ; 4.582 ; 5.212 ; 6.744 ;
; chipselect ; readdata[16] ; 5.988 ; 4.584 ; 5.221 ; 6.744 ;
; chipselect ; readdata[17] ; 4.503 ; 4.455 ; 5.045 ; 5.107 ;
; chipselect ; readdata[18] ; 4.503 ; 4.463 ; 5.075 ; 5.107 ;
; chipselect ; readdata[19] ; 5.303 ; 4.851 ; 5.441 ; 5.946 ;
; chipselect ; readdata[20] ; 5.647 ; 4.766 ; 5.382 ; 6.338 ;
; chipselect ; readdata[21] ; 5.468 ; 4.613 ; 5.246 ; 6.142 ;
; chipselect ; readdata[22] ; 5.709 ; 4.802 ; 5.369 ; 6.489 ;
; chipselect ; readdata[23] ; 5.988 ; 4.578 ; 5.215 ; 6.744 ;
; chipselect ; readdata[24] ; 5.151 ; 4.875 ; 5.466 ; 5.781 ;
; chipselect ; readdata[25] ; 5.709 ; 4.497 ; 5.096 ; 6.489 ;
; chipselect ; readdata[26] ; 4.555 ; 4.488 ; 5.080 ; 5.170 ;
; chipselect ; readdata[27] ; 5.961 ; 5.740 ; 6.166 ; 6.785 ;
; chipselect ; readdata[28] ; 5.629 ; 4.609 ; 5.235 ; 6.319 ;
; chipselect ; readdata[29] ; 5.629 ; 4.567 ; 5.203 ; 6.319 ;
; chipselect ; readdata[30] ; 4.503 ; 4.463 ; 5.058 ; 5.107 ;
; chipselect ; readdata[31] ; 5.837 ; 4.390 ; 5.050 ; 6.571 ;
; read_en    ; readdata[0]  ; 5.345 ; 5.364 ; 6.040 ; 6.052 ;
; read_en    ; readdata[1]  ; 4.863 ; 4.823 ; 5.593 ; 5.553 ;
; read_en    ; readdata[2]  ; 4.836 ; 4.796 ; 5.564 ; 5.524 ;
; read_en    ; readdata[3]  ; 4.863 ; 4.823 ; 5.593 ; 5.553 ;
; read_en    ; readdata[4]  ; 4.863 ; 4.823 ; 5.593 ; 5.553 ;
; read_en    ; readdata[5]  ; 4.872 ; 4.827 ; 5.616 ; 5.571 ;
; read_en    ; readdata[6]  ; 4.836 ; 4.796 ; 5.564 ; 5.524 ;
; read_en    ; readdata[7]  ; 5.392 ; 5.310 ; 6.147 ; 6.065 ;
; read_en    ; readdata[8]  ; 5.253 ; 5.171 ; 5.773 ; 5.919 ;
; read_en    ; readdata[9]  ; 5.914 ; 4.809 ; 5.362 ; 6.741 ;
; read_en    ; readdata[10] ; 6.077 ; 4.658 ; 5.277 ; 6.863 ;
; read_en    ; readdata[11] ; 5.747 ; 4.846 ; 5.444 ; 6.471 ;
; read_en    ; readdata[12] ; 5.914 ; 4.691 ; 5.260 ; 6.741 ;
; read_en    ; readdata[13] ; 4.644 ; 4.599 ; 5.256 ; 5.289 ;
; read_en    ; readdata[14] ; 5.747 ; 4.911 ; 5.495 ; 6.471 ;
; read_en    ; readdata[15] ; 6.077 ; 4.653 ; 5.262 ; 6.863 ;
; read_en    ; readdata[16] ; 6.077 ; 4.672 ; 5.289 ; 6.863 ;
; read_en    ; readdata[17] ; 4.592 ; 4.552 ; 5.237 ; 5.226 ;
; read_en    ; readdata[18] ; 4.592 ; 4.552 ; 5.252 ; 5.226 ;
; read_en    ; readdata[19] ; 5.392 ; 4.999 ; 5.620 ; 6.065 ;
; read_en    ; readdata[20] ; 5.736 ; 4.852 ; 5.448 ; 6.457 ;
; read_en    ; readdata[21] ; 5.557 ; 4.690 ; 5.303 ; 6.261 ;
; read_en    ; readdata[22] ; 5.798 ; 4.896 ; 5.444 ; 6.608 ;
; read_en    ; readdata[23] ; 6.077 ; 4.652 ; 5.267 ; 6.863 ;
; read_en    ; readdata[24] ; 5.240 ; 5.020 ; 5.640 ; 5.900 ;
; read_en    ; readdata[25] ; 5.798 ; 4.588 ; 5.167 ; 6.608 ;
; read_en    ; readdata[26] ; 4.644 ; 4.599 ; 5.256 ; 5.289 ;
; read_en    ; readdata[27] ; 6.050 ; 5.897 ; 6.354 ; 6.904 ;
; read_en    ; readdata[28] ; 5.718 ; 4.705 ; 5.312 ; 6.438 ;
; read_en    ; readdata[29] ; 5.718 ; 4.646 ; 5.261 ; 6.438 ;
; read_en    ; readdata[30] ; 4.592 ; 4.552 ; 5.240 ; 5.226 ;
; read_en    ; readdata[31] ; 5.926 ; 4.472 ; 5.111 ; 6.690 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.307  ; 0.167 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.307  ; 0.167 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.166 ; 0.0   ; 0.0      ; 0.0     ; -99.696             ;
;  clock           ; -17.166 ; 0.000 ; N/A      ; N/A     ; -99.696             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; add[*]         ; clock      ; 5.106  ; 5.598 ; Rise       ; clock           ;
;  add[0]        ; clock      ; 5.106  ; 5.598 ; Rise       ; clock           ;
;  add[1]        ; clock      ; 4.523  ; 4.981 ; Rise       ; clock           ;
; chipselect     ; clock      ; 5.148  ; 5.607 ; Rise       ; clock           ;
; write_en       ; clock      ; 4.537  ; 4.998 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 2.779  ; 3.282 ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; 1.717  ; 2.172 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; 2.303  ; 2.774 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; 1.666  ; 2.116 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; 1.974  ; 2.401 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; 2.035  ; 2.501 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; 2.322  ; 2.831 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; 2.048  ; 2.571 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; 1.684  ; 2.115 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; 2.362  ; 2.822 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; 2.779  ; 3.282 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; 1.706  ; 2.123 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; 1.882  ; 2.337 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; 1.263  ; 1.701 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; 2.166  ; 2.649 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; 1.251  ; 1.684 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; 1.851  ; 2.302 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; 1.875  ; 2.330 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; 1.885  ; 2.296 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; 2.044  ; 2.491 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; 1.706  ; 2.134 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.072  ; 0.310 ; Rise       ; clock           ;
;  writedata[21] ; clock      ; -0.006 ; 0.251 ; Rise       ; clock           ;
;  writedata[22] ; clock      ; 1.674  ; 2.099 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; 2.016  ; 2.459 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; 1.702  ; 2.118 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; 1.502  ; 1.949 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; 1.521  ; 1.932 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; 2.057  ; 2.516 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; 2.034  ; 2.462 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; 1.516  ; 1.962 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; 1.490  ; 1.920 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; 1.693  ; 2.110 ; Rise       ; clock           ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; add[*]         ; clock      ; -0.864 ; -1.380 ; Rise       ; clock           ;
;  add[0]        ; clock      ; -1.230 ; -1.869 ; Rise       ; clock           ;
;  add[1]        ; clock      ; -0.864 ; -1.380 ; Rise       ; clock           ;
; chipselect     ; clock      ; -1.166 ; -1.796 ; Rise       ; clock           ;
; write_en       ; clock      ; -0.879 ; -1.459 ; Rise       ; clock           ;
; writedata[*]   ; clock      ; 0.364  ; 0.268  ; Rise       ; clock           ;
;  writedata[0]  ; clock      ; -0.501 ; -1.071 ; Rise       ; clock           ;
;  writedata[1]  ; clock      ; -0.768 ; -1.398 ; Rise       ; clock           ;
;  writedata[2]  ; clock      ; -0.475 ; -1.056 ; Rise       ; clock           ;
;  writedata[3]  ; clock      ; -0.474 ; -1.054 ; Rise       ; clock           ;
;  writedata[4]  ; clock      ; -0.713 ; -1.350 ; Rise       ; clock           ;
;  writedata[5]  ; clock      ; -0.598 ; -1.224 ; Rise       ; clock           ;
;  writedata[6]  ; clock      ; -0.841 ; -1.489 ; Rise       ; clock           ;
;  writedata[7]  ; clock      ; -0.471 ; -1.043 ; Rise       ; clock           ;
;  writedata[8]  ; clock      ; -0.584 ; -1.185 ; Rise       ; clock           ;
;  writedata[9]  ; clock      ; -0.991 ; -1.591 ; Rise       ; clock           ;
;  writedata[10] ; clock      ; -0.696 ; -1.248 ; Rise       ; clock           ;
;  writedata[11] ; clock      ; -0.811 ; -1.398 ; Rise       ; clock           ;
;  writedata[12] ; clock      ; -0.463 ; -1.001 ; Rise       ; clock           ;
;  writedata[13] ; clock      ; -0.948 ; -1.572 ; Rise       ; clock           ;
;  writedata[14] ; clock      ; -0.464 ; -0.996 ; Rise       ; clock           ;
;  writedata[15] ; clock      ; -0.791 ; -1.373 ; Rise       ; clock           ;
;  writedata[16] ; clock      ; -0.804 ; -1.390 ; Rise       ; clock           ;
;  writedata[17] ; clock      ; -0.802 ; -1.362 ; Rise       ; clock           ;
;  writedata[18] ; clock      ; -0.886 ; -1.473 ; Rise       ; clock           ;
;  writedata[19] ; clock      ; -0.698 ; -1.260 ; Rise       ; clock           ;
;  writedata[20] ; clock      ; 0.271  ; 0.185  ; Rise       ; clock           ;
;  writedata[21] ; clock      ; 0.364  ; 0.268  ; Rise       ; clock           ;
;  writedata[22] ; clock      ; -0.680 ; -1.232 ; Rise       ; clock           ;
;  writedata[23] ; clock      ; -0.869 ; -1.456 ; Rise       ; clock           ;
;  writedata[24] ; clock      ; -0.728 ; -1.278 ; Rise       ; clock           ;
;  writedata[25] ; clock      ; -0.591 ; -1.147 ; Rise       ; clock           ;
;  writedata[26] ; clock      ; -0.619 ; -1.158 ; Rise       ; clock           ;
;  writedata[27] ; clock      ; -0.872 ; -1.465 ; Rise       ; clock           ;
;  writedata[28] ; clock      ; -0.886 ; -1.465 ; Rise       ; clock           ;
;  writedata[29] ; clock      ; -0.608 ; -1.161 ; Rise       ; clock           ;
;  writedata[30] ; clock      ; -0.609 ; -1.152 ; Rise       ; clock           ;
;  writedata[31] ; clock      ; -0.684 ; -1.236 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; readdata[*]   ; clock      ; 11.914 ; 11.879 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 10.677 ; 10.615 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 10.392 ; 10.354 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 10.258 ; 10.216 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 10.342 ; 10.237 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 10.464 ; 10.430 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 10.468 ; 10.414 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 10.241 ; 10.121 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 11.914 ; 11.879 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 7.357  ; 7.280  ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 6.972  ; 6.902  ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 6.664  ; 6.590  ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 6.964  ; 6.899  ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 6.765  ; 6.696  ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 6.549  ; 6.426  ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 7.031  ; 6.988  ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 6.671  ; 6.611  ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 6.693  ; 6.616  ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 6.476  ; 6.360  ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 6.510  ; 6.390  ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 7.079  ; 6.999  ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 6.972  ; 6.906  ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 6.716  ; 6.647  ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 7.053  ; 6.975  ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 6.682  ; 6.605  ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 7.104  ; 7.023  ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 6.560  ; 6.501  ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 6.571  ; 6.449  ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 8.475  ; 8.434  ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 6.730  ; 6.667  ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 6.665  ; 6.592  ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 6.497  ; 6.379  ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 6.388  ; 6.307  ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; readdata[*]   ; clock      ; 3.557 ; 3.580 ; Rise       ; clock           ;
;  readdata[0]  ; clock      ; 4.282 ; 4.305 ; Rise       ; clock           ;
;  readdata[1]  ; clock      ; 3.787 ; 3.839 ; Rise       ; clock           ;
;  readdata[2]  ; clock      ; 3.643 ; 3.669 ; Rise       ; clock           ;
;  readdata[3]  ; clock      ; 3.779 ; 3.834 ; Rise       ; clock           ;
;  readdata[4]  ; clock      ; 3.752 ; 3.805 ; Rise       ; clock           ;
;  readdata[5]  ; clock      ; 3.557 ; 3.580 ; Rise       ; clock           ;
;  readdata[6]  ; clock      ; 3.647 ; 3.674 ; Rise       ; clock           ;
;  readdata[7]  ; clock      ; 4.410 ; 4.498 ; Rise       ; clock           ;
;  readdata[8]  ; clock      ; 4.188 ; 4.235 ; Rise       ; clock           ;
;  readdata[9]  ; clock      ; 3.916 ; 3.985 ; Rise       ; clock           ;
;  readdata[10] ; clock      ; 3.812 ; 3.815 ; Rise       ; clock           ;
;  readdata[11] ; clock      ; 3.983 ; 4.007 ; Rise       ; clock           ;
;  readdata[12] ; clock      ; 3.810 ; 3.863 ; Rise       ; clock           ;
;  readdata[13] ; clock      ; 3.674 ; 3.691 ; Rise       ; clock           ;
;  readdata[14] ; clock      ; 4.029 ; 4.067 ; Rise       ; clock           ;
;  readdata[15] ; clock      ; 3.815 ; 3.828 ; Rise       ; clock           ;
;  readdata[16] ; clock      ; 3.831 ; 3.836 ; Rise       ; clock           ;
;  readdata[17] ; clock      ; 3.650 ; 3.677 ; Rise       ; clock           ;
;  readdata[18] ; clock      ; 3.675 ; 3.705 ; Rise       ; clock           ;
;  readdata[19] ; clock      ; 4.042 ; 4.068 ; Rise       ; clock           ;
;  readdata[20] ; clock      ; 3.991 ; 4.017 ; Rise       ; clock           ;
;  readdata[21] ; clock      ; 3.852 ; 3.861 ; Rise       ; clock           ;
;  readdata[22] ; clock      ; 3.982 ; 4.056 ; Rise       ; clock           ;
;  readdata[23] ; clock      ; 3.819 ; 3.825 ; Rise       ; clock           ;
;  readdata[24] ; clock      ; 4.065 ; 4.091 ; Rise       ; clock           ;
;  readdata[25] ; clock      ; 3.707 ; 3.750 ; Rise       ; clock           ;
;  readdata[26] ; clock      ; 3.680 ; 3.704 ; Rise       ; clock           ;
;  readdata[27] ; clock      ; 4.770 ; 4.960 ; Rise       ; clock           ;
;  readdata[28] ; clock      ; 3.849 ; 3.864 ; Rise       ; clock           ;
;  readdata[29] ; clock      ; 3.809 ; 3.816 ; Rise       ; clock           ;
;  readdata[30] ; clock      ; 3.660 ; 3.690 ; Rise       ; clock           ;
;  readdata[31] ; clock      ; 3.657 ; 3.640 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; add[0]     ; readdata[0]  ; 10.254 ; 10.192 ; 10.680 ; 10.700 ;
; add[0]     ; readdata[1]  ; 9.969  ; 9.931  ; 10.402 ; 10.311 ;
; add[0]     ; readdata[2]  ; 9.835  ; 9.793  ; 10.278 ; 10.173 ;
; add[0]     ; readdata[3]  ; 9.955  ; 9.871  ; 10.433 ; 10.328 ;
; add[0]     ; readdata[4]  ; 10.041 ; 10.007 ; 10.480 ; 10.387 ;
; add[0]     ; readdata[5]  ; 10.109 ; 9.989  ; 10.516 ; 10.505 ;
; add[0]     ; readdata[6]  ; 9.857  ; 9.762  ; 10.332 ; 10.203 ;
; add[0]     ; readdata[7]  ; 11.537 ; 11.520 ; 12.005 ; 11.967 ;
; add[0]     ; readdata[8]  ; 8.872  ;        ;        ; 9.328  ;
; add[0]     ; readdata[9]  ; 8.603  ;        ;        ; 9.076  ;
; add[0]     ; readdata[10] ; 8.300  ;        ;        ; 8.771  ;
; add[0]     ; readdata[11] ; 8.599  ;        ;        ; 9.078  ;
; add[0]     ; readdata[12] ; 8.397  ;        ;        ; 8.871  ;
; add[0]     ; readdata[13] ; 8.065  ;        ;        ; 8.476  ;
; add[0]     ; readdata[14] ; 8.667  ;        ;        ; 9.169  ;
; add[0]     ; readdata[15] ; 8.302  ;        ;        ; 8.786  ;
; add[0]     ; readdata[16] ; 8.327  ;        ;        ; 8.794  ;
; add[0]     ; readdata[17] ; 7.990  ;        ;        ; 8.407  ;
; add[0]     ; readdata[18] ; 8.028  ;        ;        ; 8.443  ;
; add[0]     ; readdata[19] ; 8.597  ;        ;        ; 9.051  ;
; add[0]     ; readdata[20] ; 8.606  ;        ;        ; 9.084  ;
; add[0]     ; readdata[21] ; 8.348  ;        ;        ; 8.823  ;
; add[0]     ; readdata[22] ; 8.688  ;        ;        ; 9.155  ;
; add[0]     ; readdata[23] ; 8.313  ;        ;        ; 8.780  ;
; add[0]     ; readdata[24] ; 8.623  ;        ;        ; 9.077  ;
; add[0]     ; readdata[25] ; 8.194  ;        ;        ; 8.680  ;
; add[0]     ; readdata[26] ; 8.089  ;        ;        ; 8.502  ;
; add[0]     ; readdata[27] ; 9.990  ;        ;        ; 10.483 ;
; add[0]     ; readdata[28] ; 8.365  ;        ;        ; 8.847  ;
; add[0]     ; readdata[29] ; 8.297  ;        ;        ; 8.768  ;
; add[0]     ; readdata[30] ; 8.014  ;        ;        ; 8.430  ;
; add[0]     ; readdata[31] ; 8.021  ;        ;        ; 8.484  ;
; chipselect ; readdata[0]  ; 10.862 ; 10.853 ; 11.387 ; 11.369 ;
; chipselect ; readdata[1]  ; 10.840 ; 10.749 ; 11.380 ; 11.342 ;
; chipselect ; readdata[2]  ; 10.728 ; 10.621 ; 11.258 ; 11.216 ;
; chipselect ; readdata[3]  ; 10.895 ; 10.790 ; 11.394 ; 11.310 ;
; chipselect ; readdata[4]  ; 10.928 ; 10.833 ; 11.460 ; 11.426 ;
; chipselect ; readdata[5]  ; 10.978 ; 10.967 ; 11.548 ; 11.428 ;
; chipselect ; readdata[6]  ; 10.794 ; 10.665 ; 11.296 ; 11.201 ;
; chipselect ; readdata[7]  ; 12.467 ; 12.429 ; 12.976 ; 12.959 ;
; chipselect ; readdata[8]  ; 9.167  ; 9.045  ; 9.606  ; 9.484  ;
; chipselect ; readdata[9]  ; 10.508 ; 10.360 ; 11.014 ; 10.866 ;
; chipselect ; readdata[10] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[11] ; 10.061 ; 9.939  ; 10.508 ; 10.386 ;
; chipselect ; readdata[12] ; 10.508 ; 10.360 ; 11.014 ; 10.866 ;
; chipselect ; readdata[13] ; 8.206  ; 8.058  ; 8.628  ; 8.480  ;
; chipselect ; readdata[14] ; 10.061 ; 9.939  ; 10.508 ; 10.386 ;
; chipselect ; readdata[15] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[16] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[17] ; 8.084  ; 7.927  ; 8.514  ; 8.357  ;
; chipselect ; readdata[18] ; 8.084  ; 7.927  ; 8.514  ; 8.357  ;
; chipselect ; readdata[19] ; 9.436  ; 9.314  ; 9.860  ; 9.738  ;
; chipselect ; readdata[20] ; 10.040 ; 9.918  ; 10.484 ; 10.362 ;
; chipselect ; readdata[21] ; 9.713  ; 9.591  ; 10.161 ; 10.039 ;
; chipselect ; readdata[22] ; 10.272 ; 10.124 ; 10.777 ; 10.629 ;
; chipselect ; readdata[23] ; 10.641 ; 10.519 ; 11.148 ; 11.026 ;
; chipselect ; readdata[24] ; 9.145  ; 9.023  ; 9.578  ; 9.456  ;
; chipselect ; readdata[25] ; 10.272 ; 10.124 ; 10.777 ; 10.629 ;
; chipselect ; readdata[26] ; 8.206  ; 8.058  ; 8.628  ; 8.480  ;
; chipselect ; readdata[27] ; 10.726 ; 10.569 ; 11.276 ; 11.119 ;
; chipselect ; readdata[28] ; 10.020 ; 9.898  ; 10.463 ; 10.341 ;
; chipselect ; readdata[29] ; 10.020 ; 9.898  ; 10.463 ; 10.341 ;
; chipselect ; readdata[30] ; 8.084  ; 7.927  ; 8.514  ; 8.357  ;
; chipselect ; readdata[31] ; 10.370 ; 10.248 ; 10.850 ; 10.728 ;
; read_en    ; readdata[0]  ; 11.006 ; 10.997 ; 11.578 ; 11.560 ;
; read_en    ; readdata[1]  ; 10.984 ; 10.893 ; 11.571 ; 11.533 ;
; read_en    ; readdata[2]  ; 10.872 ; 10.765 ; 11.449 ; 11.407 ;
; read_en    ; readdata[3]  ; 11.039 ; 10.934 ; 11.585 ; 11.501 ;
; read_en    ; readdata[4]  ; 11.072 ; 10.977 ; 11.651 ; 11.617 ;
; read_en    ; readdata[5]  ; 11.122 ; 11.111 ; 11.739 ; 11.619 ;
; read_en    ; readdata[6]  ; 10.938 ; 10.809 ; 11.487 ; 11.392 ;
; read_en    ; readdata[7]  ; 12.611 ; 12.573 ; 13.167 ; 13.150 ;
; read_en    ; readdata[8]  ; 9.311  ; 9.189  ; 9.797  ; 9.675  ;
; read_en    ; readdata[9]  ; 10.652 ; 10.504 ; 11.205 ; 11.057 ;
; read_en    ; readdata[10] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[11] ; 10.205 ; 10.083 ; 10.699 ; 10.577 ;
; read_en    ; readdata[12] ; 10.652 ; 10.504 ; 11.205 ; 11.057 ;
; read_en    ; readdata[13] ; 8.350  ; 8.202  ; 8.819  ; 8.671  ;
; read_en    ; readdata[14] ; 10.205 ; 10.083 ; 10.699 ; 10.577 ;
; read_en    ; readdata[15] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[16] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[17] ; 8.228  ; 8.095  ; 8.705  ; 8.548  ;
; read_en    ; readdata[18] ; 8.228  ; 8.116  ; 8.728  ; 8.548  ;
; read_en    ; readdata[19] ; 9.580  ; 9.458  ; 10.051 ; 9.929  ;
; read_en    ; readdata[20] ; 10.184 ; 10.062 ; 10.675 ; 10.553 ;
; read_en    ; readdata[21] ; 9.857  ; 9.735  ; 10.352 ; 10.230 ;
; read_en    ; readdata[22] ; 10.416 ; 10.268 ; 10.968 ; 10.820 ;
; read_en    ; readdata[23] ; 10.785 ; 10.663 ; 11.339 ; 11.217 ;
; read_en    ; readdata[24] ; 9.289  ; 9.167  ; 9.769  ; 9.647  ;
; read_en    ; readdata[25] ; 10.416 ; 10.268 ; 10.968 ; 10.820 ;
; read_en    ; readdata[26] ; 8.350  ; 8.202  ; 8.819  ; 8.671  ;
; read_en    ; readdata[27] ; 10.870 ; 10.713 ; 11.467 ; 11.310 ;
; read_en    ; readdata[28] ; 10.164 ; 10.042 ; 10.654 ; 10.532 ;
; read_en    ; readdata[29] ; 10.164 ; 10.042 ; 10.654 ; 10.532 ;
; read_en    ; readdata[30] ; 8.228  ; 8.108  ; 8.718  ; 8.548  ;
; read_en    ; readdata[31] ; 10.514 ; 10.392 ; 11.041 ; 10.919 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; add[0]     ; readdata[0]  ; 5.424 ; 5.436 ; 5.980 ; 5.999 ;
; add[0]     ; readdata[1]  ; 5.107 ; 5.148 ; 5.672 ; 5.720 ;
; add[0]     ; readdata[2]  ; 4.960 ; 4.975 ; 5.518 ; 5.540 ;
; add[0]     ; readdata[3]  ; 5.258 ; 5.258 ; 5.778 ; 5.865 ;
; add[0]     ; readdata[4]  ; 5.067 ; 5.109 ; 5.626 ; 5.675 ;
; add[0]     ; readdata[5]  ; 4.876 ; 4.888 ; 5.441 ; 5.460 ;
; add[0]     ; readdata[6]  ; 5.117 ; 5.096 ; 5.636 ; 5.694 ;
; add[0]     ; readdata[7]  ; 5.882 ; 5.915 ; 6.403 ; 6.523 ;
; add[0]     ; readdata[8]  ; 5.015 ;       ;       ; 5.696 ;
; add[0]     ; readdata[9]  ; 4.820 ;       ;       ; 5.542 ;
; add[0]     ; readdata[10] ; 4.722 ;       ;       ; 5.378 ;
; add[0]     ; readdata[11] ; 4.891 ;       ;       ; 5.569 ;
; add[0]     ; readdata[12] ; 4.715 ;       ;       ; 5.421 ;
; add[0]     ; readdata[13] ; 4.503 ;       ;       ; 5.154 ;
; add[0]     ; readdata[14] ; 4.939 ;       ;       ; 5.630 ;
; add[0]     ; readdata[15] ; 4.720 ;       ;       ; 5.385 ;
; add[0]     ; readdata[16] ; 4.739 ;       ;       ; 5.397 ;
; add[0]     ; readdata[17] ; 4.477 ;       ;       ; 5.137 ;
; add[0]     ; readdata[18] ; 4.506 ;       ;       ; 5.170 ;
; add[0]     ; readdata[19] ; 4.873 ;       ;       ; 5.533 ;
; add[0]     ; readdata[20] ; 4.898 ;       ;       ; 5.577 ;
; add[0]     ; readdata[21] ; 4.758 ;       ;       ; 5.419 ;
; add[0]     ; readdata[22] ; 4.891 ;       ;       ; 5.618 ;
; add[0]     ; readdata[23] ; 4.724 ;       ;       ; 5.382 ;
; add[0]     ; readdata[24] ; 4.897 ;       ;       ; 5.558 ;
; add[0]     ; readdata[25] ; 4.615 ;       ;       ; 5.311 ;
; add[0]     ; readdata[26] ; 4.511 ;       ;       ; 5.170 ;
; add[0]     ; readdata[27] ; 5.598 ;       ;       ; 6.422 ;
; add[0]     ; readdata[28] ; 4.758 ;       ;       ; 5.427 ;
; add[0]     ; readdata[29] ; 4.715 ;       ;       ; 5.375 ;
; add[0]     ; readdata[30] ; 4.490 ;       ;       ; 5.154 ;
; add[0]     ; readdata[31] ; 4.563 ;       ;       ; 5.199 ;
; chipselect ; readdata[0]  ; 5.307 ; 5.326 ; 5.989 ; 6.001 ;
; chipselect ; readdata[1]  ; 4.774 ; 4.734 ; 5.474 ; 5.434 ;
; chipselect ; readdata[2]  ; 4.747 ; 4.707 ; 5.445 ; 5.405 ;
; chipselect ; readdata[3]  ; 4.774 ; 4.734 ; 5.474 ; 5.434 ;
; chipselect ; readdata[4]  ; 4.774 ; 4.734 ; 5.474 ; 5.434 ;
; chipselect ; readdata[5]  ; 4.783 ; 4.738 ; 5.497 ; 5.452 ;
; chipselect ; readdata[6]  ; 4.747 ; 4.707 ; 5.445 ; 5.405 ;
; chipselect ; readdata[7]  ; 5.303 ; 5.221 ; 6.028 ; 5.946 ;
; chipselect ; readdata[8]  ; 5.164 ; 5.014 ; 5.584 ; 5.800 ;
; chipselect ; readdata[9]  ; 5.825 ; 4.739 ; 5.314 ; 6.622 ;
; chipselect ; readdata[10] ; 5.988 ; 4.560 ; 5.198 ; 6.744 ;
; chipselect ; readdata[11] ; 5.658 ; 4.754 ; 5.371 ; 6.352 ;
; chipselect ; readdata[12] ; 5.825 ; 4.615 ; 5.205 ; 6.622 ;
; chipselect ; readdata[13] ; 4.555 ; 4.472 ; 5.071 ; 5.170 ;
; chipselect ; readdata[14] ; 5.658 ; 4.811 ; 5.414 ; 6.352 ;
; chipselect ; readdata[15] ; 5.988 ; 4.582 ; 5.212 ; 6.744 ;
; chipselect ; readdata[16] ; 5.988 ; 4.584 ; 5.221 ; 6.744 ;
; chipselect ; readdata[17] ; 4.503 ; 4.455 ; 5.045 ; 5.107 ;
; chipselect ; readdata[18] ; 4.503 ; 4.463 ; 5.075 ; 5.107 ;
; chipselect ; readdata[19] ; 5.303 ; 4.851 ; 5.441 ; 5.946 ;
; chipselect ; readdata[20] ; 5.647 ; 4.766 ; 5.382 ; 6.338 ;
; chipselect ; readdata[21] ; 5.468 ; 4.613 ; 5.246 ; 6.142 ;
; chipselect ; readdata[22] ; 5.709 ; 4.802 ; 5.369 ; 6.489 ;
; chipselect ; readdata[23] ; 5.988 ; 4.578 ; 5.215 ; 6.744 ;
; chipselect ; readdata[24] ; 5.151 ; 4.875 ; 5.466 ; 5.781 ;
; chipselect ; readdata[25] ; 5.709 ; 4.497 ; 5.096 ; 6.489 ;
; chipselect ; readdata[26] ; 4.555 ; 4.488 ; 5.080 ; 5.170 ;
; chipselect ; readdata[27] ; 5.961 ; 5.740 ; 6.166 ; 6.785 ;
; chipselect ; readdata[28] ; 5.629 ; 4.609 ; 5.235 ; 6.319 ;
; chipselect ; readdata[29] ; 5.629 ; 4.567 ; 5.203 ; 6.319 ;
; chipselect ; readdata[30] ; 4.503 ; 4.463 ; 5.058 ; 5.107 ;
; chipselect ; readdata[31] ; 5.837 ; 4.390 ; 5.050 ; 6.571 ;
; read_en    ; readdata[0]  ; 5.345 ; 5.364 ; 6.040 ; 6.052 ;
; read_en    ; readdata[1]  ; 4.863 ; 4.823 ; 5.593 ; 5.553 ;
; read_en    ; readdata[2]  ; 4.836 ; 4.796 ; 5.564 ; 5.524 ;
; read_en    ; readdata[3]  ; 4.863 ; 4.823 ; 5.593 ; 5.553 ;
; read_en    ; readdata[4]  ; 4.863 ; 4.823 ; 5.593 ; 5.553 ;
; read_en    ; readdata[5]  ; 4.872 ; 4.827 ; 5.616 ; 5.571 ;
; read_en    ; readdata[6]  ; 4.836 ; 4.796 ; 5.564 ; 5.524 ;
; read_en    ; readdata[7]  ; 5.392 ; 5.310 ; 6.147 ; 6.065 ;
; read_en    ; readdata[8]  ; 5.253 ; 5.171 ; 5.773 ; 5.919 ;
; read_en    ; readdata[9]  ; 5.914 ; 4.809 ; 5.362 ; 6.741 ;
; read_en    ; readdata[10] ; 6.077 ; 4.658 ; 5.277 ; 6.863 ;
; read_en    ; readdata[11] ; 5.747 ; 4.846 ; 5.444 ; 6.471 ;
; read_en    ; readdata[12] ; 5.914 ; 4.691 ; 5.260 ; 6.741 ;
; read_en    ; readdata[13] ; 4.644 ; 4.599 ; 5.256 ; 5.289 ;
; read_en    ; readdata[14] ; 5.747 ; 4.911 ; 5.495 ; 6.471 ;
; read_en    ; readdata[15] ; 6.077 ; 4.653 ; 5.262 ; 6.863 ;
; read_en    ; readdata[16] ; 6.077 ; 4.672 ; 5.289 ; 6.863 ;
; read_en    ; readdata[17] ; 4.592 ; 4.552 ; 5.237 ; 5.226 ;
; read_en    ; readdata[18] ; 4.592 ; 4.552 ; 5.252 ; 5.226 ;
; read_en    ; readdata[19] ; 5.392 ; 4.999 ; 5.620 ; 6.065 ;
; read_en    ; readdata[20] ; 5.736 ; 4.852 ; 5.448 ; 6.457 ;
; read_en    ; readdata[21] ; 5.557 ; 4.690 ; 5.303 ; 6.261 ;
; read_en    ; readdata[22] ; 5.798 ; 4.896 ; 5.444 ; 6.608 ;
; read_en    ; readdata[23] ; 6.077 ; 4.652 ; 5.267 ; 6.863 ;
; read_en    ; readdata[24] ; 5.240 ; 5.020 ; 5.640 ; 5.900 ;
; read_en    ; readdata[25] ; 5.798 ; 4.588 ; 5.167 ; 6.608 ;
; read_en    ; readdata[26] ; 4.644 ; 4.599 ; 5.256 ; 5.289 ;
; read_en    ; readdata[27] ; 6.050 ; 5.897 ; 6.354 ; 6.904 ;
; read_en    ; readdata[28] ; 5.718 ; 4.705 ; 5.312 ; 6.438 ;
; read_en    ; readdata[29] ; 5.718 ; 4.646 ; 5.261 ; 6.438 ;
; read_en    ; readdata[30] ; 4.592 ; 4.552 ; 5.240 ; 5.226 ;
; read_en    ; readdata[31] ; 5.926 ; 4.472 ; 5.111 ; 6.690 ;
+------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; readdata[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[16]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[17]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[18]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[19]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[20]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[21]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[22]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[23]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[24]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[25]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[26]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[27]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[28]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[29]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[30]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; readdata[31]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; chipselect     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read_en        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; add[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_en       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; add[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetn         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[16]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[17]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[18]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[19]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[20]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[21]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[22]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[23]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[24]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[25]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[26]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[27]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[28]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[29]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[30]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writedata[31]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; readdata[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; readdata[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; readdata[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; readdata[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; readdata[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; readdata[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; readdata[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; readdata[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; readdata[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; readdata[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; readdata[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; readdata[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; readdata[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; readdata[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; readdata[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 124      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 124      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 523   ; 523  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 328   ; 328  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 04 22:11:26 2021
Info: Command: quartus_sta top_avalon -c top_avalon
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_avalon.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.307       -17.166 clock 
Info (332146): Worst-case hold slack is 0.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.326         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -99.696 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.080
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.080       -12.668 clock 
Info (332146): Worst-case hold slack is 0.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.317         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -99.696 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.273
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.273        -1.828 clock 
Info (332146): Worst-case hold slack is 0.167
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.167         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -97.729 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4602 megabytes
    Info: Processing ended: Tue May 04 22:11:32 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


