Fitter report for Phase3
Sun Apr 07 21:00:15 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Sun Apr 07 21:00:14 2024           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; Phase3                                          ;
; Top-level Entity Name           ; miniSRC                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CEFA9F23C7                                     ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 16,541 / 113,560 ( 15 % )                       ;
; Total registers                 ; 889                                             ;
; Total pins                      ; 68 / 224 ( 30 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 12,492,800 ( 0 % )                          ;
; Total RAM Blocks                ; 0 / 1,220 ( 0 % )                               ;
; Total DSP Blocks                ; 0 / 342 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 8 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA9F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.1%      ;
;     Processor 3            ;   2.8%      ;
;     Processor 4            ;   2.7%      ;
;     Processor 5            ;   2.5%      ;
;     Processor 6            ;   2.5%      ;
;     Processor 7            ;   2.4%      ;
;     Processor 8            ;   2.4%      ;
;     Processor 9            ;   1.9%      ;
;     Processor 10           ;   1.9%      ;
;     Processor 11           ;   1.9%      ;
;     Processor 12           ;   1.9%      ;
;     Processor 13           ;   1.9%      ;
;     Processor 14           ;   1.9%      ;
;     Processor 15           ;   1.9%      ;
;     Processor 16           ;   1.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node               ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clock~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 27324 ) ; 0.00 % ( 0 / 27324 )       ; 0.00 % ( 0 / 27324 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 27324 ) ; 0.00 % ( 0 / 27324 )       ; 0.00 % ( 0 / 27324 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27324 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/19tja3/Documents/ELEC374/Phase3/QuartusProject/output_files/Phase3.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 16,541 / 113,560      ; 15 %  ;
; ALMs needed [=A-B+C]                                        ; 16,541                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 16,560 / 113,560      ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 243                   ;       ;
;         [b] ALMs used for LUT logic                         ; 16,116                ;       ;
;         [c] ALMs used for registers                         ; 201                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 198 / 113,560         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 179 / 113,560         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ;       ;
;         [c] Due to LAB input limits                         ; 174                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 2,041 / 11,356        ; 18 %  ;
;     -- Logic LABs                                           ; 2,041                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 26,298                ;       ;
;     -- 7 input functions                                    ; 554                   ;       ;
;     -- 6 input functions                                    ; 5,932                 ;       ;
;     -- 5 input functions                                    ; 1,366                 ;       ;
;     -- 4 input functions                                    ; 177                   ;       ;
;     -- <=3 input functions                                  ; 18,269                ;       ;
; Combinational ALUT usage for route-throughs                 ; 136                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 889                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 887 / 227,120         ; < 1 % ;
;         -- Secondary logic registers                        ; 2 / 227,120           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 889                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 68 / 224              ; 30 %  ;
;     -- Clock pins                                           ; 3 / 9                 ; 33 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 1,220             ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 12,492,800        ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 12,492,800        ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 342               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 8                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 24                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 140               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 140               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.3% / 7.2% / 7.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 57.2% / 58.1% / 54.2% ;       ;
; Maximum fan-out                                             ; 1796                  ;       ;
; Highest non-global fan-out                                  ; 1796                  ;       ;
; Total fan-out                                               ; 105003                ;       ;
; Average fan-out                                             ; 3.82                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                            ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 16541 / 113560 ( 15 % ) ; 0 / 113560 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 16541                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 16560 / 113560 ( 15 % ) ; 0 / 113560 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 243                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 16116                   ; 0                              ;
;         [c] ALMs used for registers                         ; 201                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 198 / 113560 ( < 1 % )  ; 0 / 113560 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 179 / 113560 ( < 1 % )  ; 0 / 113560 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 5                       ; 0                              ;
;         [c] Due to LAB input limits                         ; 174                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                            ;
;                                                             ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 2041 / 11356 ( 18 % )   ; 0 / 11356 ( 0 % )              ;
;     -- Logic LABs                                           ; 2041                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 26298                   ; 0                              ;
;     -- 7 input functions                                    ; 554                     ; 0                              ;
;     -- 6 input functions                                    ; 5932                    ; 0                              ;
;     -- 5 input functions                                    ; 1366                    ; 0                              ;
;     -- 4 input functions                                    ; 177                     ; 0                              ;
;     -- <=3 input functions                                  ; 18269                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 136                     ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                              ;
;     -- By type:                                             ;                         ;                                ;
;         -- Primary logic registers                          ; 887 / 227120 ( < 1 % )  ; 0 / 227120 ( 0 % )             ;
;         -- Secondary logic registers                        ; 2 / 227120 ( < 1 % )    ; 0 / 227120 ( 0 % )             ;
;     -- By function:                                         ;                         ;                                ;
;         -- Design implementation registers                  ; 889                     ; 0                              ;
;         -- Routing optimization registers                   ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
;                                                             ;                         ;                                ;
; Virtual pins                                                ; 0                       ; 0                              ;
; I/O pins                                                    ; 68                      ; 0                              ;
; I/O registers                                               ; 0                       ; 0                              ;
; Total block memory bits                                     ; 0                       ; 0                              ;
; Total block memory implementation bits                      ; 0                       ; 0                              ;
; Clock enable block                                          ; 1 / 128 ( < 1 % )       ; 0 / 128 ( 0 % )                ;
;                                                             ;                         ;                                ;
; Connections                                                 ;                         ;                                ;
;     -- Input Connections                                    ; 0                       ; 0                              ;
;     -- Registered Input Connections                         ; 0                       ; 0                              ;
;     -- Output Connections                                   ; 0                       ; 0                              ;
;     -- Registered Output Connections                        ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Internal Connections                                        ;                         ;                                ;
;     -- Total Connections                                    ; 105268                  ; 0                              ;
;     -- Registered Connections                               ; 19707                   ; 0                              ;
;                                                             ;                         ;                                ;
; External Connections                                        ;                         ;                                ;
;     -- Top                                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Partition Interface                                         ;                         ;                                ;
;     -- Input Ports                                          ; 35                      ; 0                              ;
;     -- Output Ports                                         ; 33                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Registered Ports                                            ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Port Connectivity                                           ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                              ;
+-------------------------------------------------------------+-------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock            ; M16   ; 5B       ; 121          ; 51           ; 60           ; 889                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[0]  ; N8    ; 3B       ; 42           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[10] ; N19   ; 5B       ; 121          ; 53           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[11] ; T19   ; 5A       ; 121          ; 13           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[12] ; Y20   ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[13] ; AB12  ; 4A       ; 65           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[14] ; L19   ; 5B       ; 121          ; 57           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[15] ; N6    ; 3A       ; 10           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[16] ; P8    ; 3B       ; 42           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[17] ; AA8   ; 3B       ; 44           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[18] ; J21   ; 7A       ; 100          ; 115          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[19] ; T15   ; 5A       ; 121          ; 14           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[1]  ; P17   ; 5A       ; 121          ; 17           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[20] ; AA15  ; 4A       ; 69           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[21] ; Y17   ; 4A       ; 73           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[22] ; AA12  ; 3B       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[23] ; R14   ; 4A       ; 84           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[24] ; G16   ; 7A       ; 86           ; 115          ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[25] ; U13   ; 4A       ; 65           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[26] ; T9    ; 3B       ; 44           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[27] ; AB15  ; 4A       ; 69           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[28] ; Y22   ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[29] ; U16   ; 4A       ; 88           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[2]  ; V13   ; 4A       ; 65           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[30] ; U20   ; 4A       ; 88           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[31] ; P14   ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[3]  ; B16   ; 7A       ; 88           ; 115          ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[4]  ; D13   ; 7A       ; 69           ; 115          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[5]  ; A15   ; 7A       ; 82           ; 115          ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[6]  ; D21   ; 7A       ; 104          ; 115          ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[7]  ; AA10  ; 3B       ; 46           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[8]  ; R16   ; 5A       ; 121          ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inPortDataIn[9]  ; P16   ; 5A       ; 121          ; 17           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset            ; G6    ; 8A       ; 40           ; 115          ; 40           ; 80                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; stop             ; F7    ; 8A       ; 40           ; 115          ; 74           ; 78                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; outPortData[0]  ; A7    ; 8A       ; 44           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[10] ; B6    ; 8A       ; 46           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[11] ; K22   ; 5B       ; 121          ; 57           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[12] ; K21   ; 5B       ; 121          ; 57           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[13] ; D6    ; 8A       ; 44           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[14] ; A8    ; 8A       ; 44           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[15] ; E10   ; 8A       ; 46           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[16] ; B13   ; 7A       ; 75           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[17] ; H6    ; 8A       ; 40           ; 115          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[18] ; E9    ; 8A       ; 42           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[19] ; H9    ; 8A       ; 50           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[1]  ; C6    ; 8A       ; 44           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[20] ; L7    ; 8A       ; 54           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[21] ; B7    ; 8A       ; 46           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[22] ; J7    ; 8A       ; 52           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[23] ; B10   ; 8A       ; 48           ; 115          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[24] ; F9    ; 8A       ; 46           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[25] ; D9    ; 8A       ; 42           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[26] ; B5    ; 8A       ; 48           ; 115          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[27] ; A9    ; 8A       ; 50           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[28] ; H8    ; 8A       ; 52           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[29] ; J9    ; 8A       ; 50           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[2]  ; D7    ; 8A       ; 42           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[30] ; V10   ; 3B       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[31] ; A5    ; 8A       ; 48           ; 115          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[3]  ; C9    ; 8A       ; 48           ; 115          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[4]  ; A10   ; 8A       ; 50           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[5]  ; G10   ; 8A       ; 54           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[6]  ; J8    ; 8A       ; 52           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[7]  ; H11   ; 7A       ; 67           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[8]  ; G12   ; 7A       ; 67           ; 115          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outPortData[9]  ; C8    ; 8A       ; 42           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; run             ; E7    ; 8A       ; 40           ; 115          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 32 ( 22 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 12 / 48 ( 25 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 9 / 64 ( 14 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 32 ( 91 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 632        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 634        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 544        ; 8A       ; outPortData[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 553        ; 8A       ; outPortData[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 551        ; 8A       ; outPortData[14]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 542        ; 8A       ; outPortData[27]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 540        ; 8A       ; outPortData[4]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 522        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 510        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 498        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 496        ; 7A       ; inPortDataIn[5]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 61         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 135        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 138        ; 3B       ; inPortDataIn[17]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 145        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 143        ; 3B       ; inPortDataIn[7]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 161        ; 3B       ; inPortDataIn[22]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 172        ; 4A       ; inPortDataIn[20]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 63         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 65         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 132        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 137        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 140        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 154        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 156        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 164        ; 4A       ; inPortDataIn[13]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 170        ; 4A       ; inPortDataIn[27]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 546        ; 8A       ; outPortData[26]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 548        ; 8A       ; outPortData[10]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 550        ; 8A       ; outPortData[21]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 543        ; 8A       ; outPortData[23]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 530        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 520        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 508        ; 7A       ; outPortData[16]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 505        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 484        ; 7A       ; inPortDataIn[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B17      ; 462        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 460        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 458        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 465        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 636        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 552        ; 8A       ; outPortData[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 558        ; 8A       ; outPortData[9]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 545        ; 8A       ; outPortData[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 528        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 521        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 503        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 486        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ; 456        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 463        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 554        ; 8A       ; outPortData[13]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 556        ; 8A       ; outPortData[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 557        ; 8A       ; outPortData[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 527        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 519        ; 7A       ; inPortDataIn[4]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 487        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 457        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 454        ; 7A       ; inPortDataIn[6]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 633        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 562        ; 8A       ; run                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 555        ; 8A       ; outPortData[18]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 547        ; 8A       ; outPortData[15]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 529        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 511        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 495        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 489        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 455        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 635        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 560        ; 8A       ; stop                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 549        ; 8A       ; outPortData[24]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 518        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 513        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 506        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 497        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 434        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 466        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 631        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 559        ; 8A       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 538        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 531        ; 8A       ; outPortData[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 516        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 525        ; 7A       ; outPortData[8]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 517        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 504        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 490        ; 7A       ; inPortDataIn[24]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G17      ; 488        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 491        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ; 453        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 464        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 630        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 561        ; 8A       ; outPortData[17]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 536        ; 8A       ; outPortData[28]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 541        ; 8A       ; outPortData[19]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 514        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 523        ; 7A       ; outPortData[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 515        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 507        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 501        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 499        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 493        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 629        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 535        ; 8A       ; outPortData[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 537        ; 8A       ; outPortData[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 539        ; 8A       ; outPortData[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 512        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 509        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 500        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 494        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 492        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 459        ; 7A       ; inPortDataIn[18]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J22      ; 461        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 628        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 526        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 502        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 346        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 485        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 483        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 351        ; 5B       ; outPortData[12]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 353        ; 5B       ; outPortData[11]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 627        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 532        ; 8A       ; outPortData[20]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 524        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 348        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 352        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 350        ; 5B       ; inPortDataIn[14]                ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 345        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 56         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 142        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 144        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 340        ; 5B       ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 344        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 347        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 349        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 343        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 72         ; 3A       ; inPortDataIn[15]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 136        ; 3B       ; inPortDataIn[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 160        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 338        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 342        ; 5B       ; inPortDataIn[10]                ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 339        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 341        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 58         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 134        ; 3B       ; inPortDataIn[16]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 158        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 153        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 198        ; 4A       ; inPortDataIn[31]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 271        ; 5A       ; inPortDataIn[9]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 273        ; 5A       ; inPortDataIn[1]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 57         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 149        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 155        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 157        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 151        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 200        ; 4A       ; inPortDataIn[23]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 267        ; 5A       ; inPortDataIn[8]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 264        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 59         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 139        ; 3B       ; inPortDataIn[26]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 147        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 263        ; 5A       ; inPortDataIn[19]                ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 258        ; 5A       ; inPortDataIn[11]                ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 141        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 150        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 152        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 165        ; 4A       ; inPortDataIn[25]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 206        ; 4A       ; inPortDataIn[29]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 209        ; 4A       ; inPortDataIn[30]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 64         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 60         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 133        ; 3B       ; outPortData[30]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 163        ; 4A       ; inPortDataIn[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 62         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 148        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 146        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 159        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 181        ; 4A       ; inPortDataIn[21]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 195        ; 4A       ; inPortDataIn[12]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 194        ; 4A       ; inPortDataIn[28]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; outPortData[0]   ; Incomplete set of assignments ;
; outPortData[1]   ; Incomplete set of assignments ;
; outPortData[2]   ; Incomplete set of assignments ;
; outPortData[3]   ; Incomplete set of assignments ;
; outPortData[4]   ; Incomplete set of assignments ;
; outPortData[5]   ; Incomplete set of assignments ;
; outPortData[6]   ; Incomplete set of assignments ;
; outPortData[7]   ; Incomplete set of assignments ;
; outPortData[8]   ; Incomplete set of assignments ;
; outPortData[9]   ; Incomplete set of assignments ;
; outPortData[10]  ; Incomplete set of assignments ;
; outPortData[11]  ; Incomplete set of assignments ;
; outPortData[12]  ; Incomplete set of assignments ;
; outPortData[13]  ; Incomplete set of assignments ;
; outPortData[14]  ; Incomplete set of assignments ;
; outPortData[15]  ; Incomplete set of assignments ;
; outPortData[16]  ; Incomplete set of assignments ;
; outPortData[17]  ; Incomplete set of assignments ;
; outPortData[18]  ; Incomplete set of assignments ;
; outPortData[19]  ; Incomplete set of assignments ;
; outPortData[20]  ; Incomplete set of assignments ;
; outPortData[21]  ; Incomplete set of assignments ;
; outPortData[22]  ; Incomplete set of assignments ;
; outPortData[23]  ; Incomplete set of assignments ;
; outPortData[24]  ; Incomplete set of assignments ;
; outPortData[25]  ; Incomplete set of assignments ;
; outPortData[26]  ; Incomplete set of assignments ;
; outPortData[27]  ; Incomplete set of assignments ;
; outPortData[28]  ; Incomplete set of assignments ;
; outPortData[29]  ; Incomplete set of assignments ;
; outPortData[30]  ; Incomplete set of assignments ;
; outPortData[31]  ; Incomplete set of assignments ;
; run              ; Incomplete set of assignments ;
; inPortDataIn[0]  ; Incomplete set of assignments ;
; inPortDataIn[1]  ; Incomplete set of assignments ;
; inPortDataIn[2]  ; Incomplete set of assignments ;
; inPortDataIn[3]  ; Incomplete set of assignments ;
; inPortDataIn[4]  ; Incomplete set of assignments ;
; inPortDataIn[5]  ; Incomplete set of assignments ;
; inPortDataIn[6]  ; Incomplete set of assignments ;
; inPortDataIn[7]  ; Incomplete set of assignments ;
; inPortDataIn[8]  ; Incomplete set of assignments ;
; inPortDataIn[9]  ; Incomplete set of assignments ;
; inPortDataIn[10] ; Incomplete set of assignments ;
; inPortDataIn[11] ; Incomplete set of assignments ;
; inPortDataIn[12] ; Incomplete set of assignments ;
; inPortDataIn[13] ; Incomplete set of assignments ;
; inPortDataIn[14] ; Incomplete set of assignments ;
; inPortDataIn[15] ; Incomplete set of assignments ;
; inPortDataIn[16] ; Incomplete set of assignments ;
; inPortDataIn[17] ; Incomplete set of assignments ;
; inPortDataIn[18] ; Incomplete set of assignments ;
; inPortDataIn[19] ; Incomplete set of assignments ;
; inPortDataIn[20] ; Incomplete set of assignments ;
; inPortDataIn[21] ; Incomplete set of assignments ;
; inPortDataIn[22] ; Incomplete set of assignments ;
; inPortDataIn[23] ; Incomplete set of assignments ;
; inPortDataIn[24] ; Incomplete set of assignments ;
; inPortDataIn[25] ; Incomplete set of assignments ;
; inPortDataIn[26] ; Incomplete set of assignments ;
; inPortDataIn[27] ; Incomplete set of assignments ;
; inPortDataIn[28] ; Incomplete set of assignments ;
; inPortDataIn[29] ; Incomplete set of assignments ;
; inPortDataIn[30] ; Incomplete set of assignments ;
; inPortDataIn[31] ; Incomplete set of assignments ;
; clock            ; Incomplete set of assignments ;
; stop             ; Incomplete set of assignments ;
; reset            ; Incomplete set of assignments ;
; outPortData[0]   ; Missing location assignment   ;
; outPortData[1]   ; Missing location assignment   ;
; outPortData[2]   ; Missing location assignment   ;
; outPortData[3]   ; Missing location assignment   ;
; outPortData[4]   ; Missing location assignment   ;
; outPortData[5]   ; Missing location assignment   ;
; outPortData[6]   ; Missing location assignment   ;
; outPortData[7]   ; Missing location assignment   ;
; outPortData[8]   ; Missing location assignment   ;
; outPortData[9]   ; Missing location assignment   ;
; outPortData[10]  ; Missing location assignment   ;
; outPortData[11]  ; Missing location assignment   ;
; outPortData[12]  ; Missing location assignment   ;
; outPortData[13]  ; Missing location assignment   ;
; outPortData[14]  ; Missing location assignment   ;
; outPortData[15]  ; Missing location assignment   ;
; outPortData[16]  ; Missing location assignment   ;
; outPortData[17]  ; Missing location assignment   ;
; outPortData[18]  ; Missing location assignment   ;
; outPortData[19]  ; Missing location assignment   ;
; outPortData[20]  ; Missing location assignment   ;
; outPortData[21]  ; Missing location assignment   ;
; outPortData[22]  ; Missing location assignment   ;
; outPortData[23]  ; Missing location assignment   ;
; outPortData[24]  ; Missing location assignment   ;
; outPortData[25]  ; Missing location assignment   ;
; outPortData[26]  ; Missing location assignment   ;
; outPortData[27]  ; Missing location assignment   ;
; outPortData[28]  ; Missing location assignment   ;
; outPortData[29]  ; Missing location assignment   ;
; outPortData[30]  ; Missing location assignment   ;
; outPortData[31]  ; Missing location assignment   ;
; run              ; Missing location assignment   ;
; inPortDataIn[0]  ; Missing location assignment   ;
; inPortDataIn[1]  ; Missing location assignment   ;
; inPortDataIn[2]  ; Missing location assignment   ;
; inPortDataIn[3]  ; Missing location assignment   ;
; inPortDataIn[4]  ; Missing location assignment   ;
; inPortDataIn[5]  ; Missing location assignment   ;
; inPortDataIn[6]  ; Missing location assignment   ;
; inPortDataIn[7]  ; Missing location assignment   ;
; inPortDataIn[8]  ; Missing location assignment   ;
; inPortDataIn[9]  ; Missing location assignment   ;
; inPortDataIn[10] ; Missing location assignment   ;
; inPortDataIn[11] ; Missing location assignment   ;
; inPortDataIn[12] ; Missing location assignment   ;
; inPortDataIn[13] ; Missing location assignment   ;
; inPortDataIn[14] ; Missing location assignment   ;
; inPortDataIn[15] ; Missing location assignment   ;
; inPortDataIn[16] ; Missing location assignment   ;
; inPortDataIn[17] ; Missing location assignment   ;
; inPortDataIn[18] ; Missing location assignment   ;
; inPortDataIn[19] ; Missing location assignment   ;
; inPortDataIn[20] ; Missing location assignment   ;
; inPortDataIn[21] ; Missing location assignment   ;
; inPortDataIn[22] ; Missing location assignment   ;
; inPortDataIn[23] ; Missing location assignment   ;
; inPortDataIn[24] ; Missing location assignment   ;
; inPortDataIn[25] ; Missing location assignment   ;
; inPortDataIn[26] ; Missing location assignment   ;
; inPortDataIn[27] ; Missing location assignment   ;
; inPortDataIn[28] ; Missing location assignment   ;
; inPortDataIn[29] ; Missing location assignment   ;
; inPortDataIn[30] ; Missing location assignment   ;
; inPortDataIn[31] ; Missing location assignment   ;
; clock            ; Missing location assignment   ;
; stop             ; Missing location assignment   ;
; reset            ; Missing location assignment   ;
+------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                     ; Entity Name     ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------+-----------------+--------------+
; |miniSRC                                     ; 16540.5 (260.8)      ; 16559.5 (260.5)                  ; 197.0 (0.0)                                       ; 178.0 (0.3)                      ; 0.0 (0.0)            ; 26298 (521)         ; 889 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 68   ; 0            ; |miniSRC                                                                                ; miniSRC         ; work         ;
;    |Datapath:DUT|                            ; 2448.1 (0.7)         ; 2461.7 (0.7)                     ; 187.2 (0.0)                                       ; 173.6 (0.0)                      ; 0.0 (0.0)            ; 3621 (1)            ; 704 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT                                                                   ; Datapath        ; work         ;
;       |alu:ALU|                              ; 1995.8 (209.3)       ; 1888.2 (217.4)                   ; 49.2 (23.2)                                       ; 156.8 (15.1)                     ; 0.0 (0.0)            ; 2997 (271)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU                                                           ; alu             ; work         ;
;          |IncPC:pc_inc|                      ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|IncPC:pc_inc                                              ; IncPC           ; work         ;
;          |add_op:add|                        ; 24.6 (0.0)           ; 28.5 (0.0)                       ; 5.0 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add                                                ; add_op          ; work         ;
;             |b_cell:gen_sum[10].b_cell_i|    ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[10].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[11].b_cell_i|    ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[11].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[12].b_cell_i|    ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[12].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[13].b_cell_i|    ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[13].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[14].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[14].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[15].b_cell_i|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[15].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[16].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[16].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[17].b_cell_i|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[17].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[18].b_cell_i|    ; 1.2 (1.2)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[18].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[19].b_cell_i|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[19].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[1].b_cell_i|     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[1].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[20].b_cell_i|    ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[20].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[21].b_cell_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[21].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[22].b_cell_i|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[22].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[23].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[23].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[24].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[24].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[25].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[25].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[26].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[26].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[27].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[27].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[28].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[28].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[29].b_cell_i|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[29].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[2].b_cell_i|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[2].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[30].b_cell_i|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[30].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[31].b_cell_i|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[31].b_cell_i                    ; b_cell          ; work         ;
;             |b_cell:gen_sum[3].b_cell_i|     ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[3].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[4].b_cell_i|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[4].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[5].b_cell_i|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[5].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[6].b_cell_i|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[6].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[7].b_cell_i|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[7].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[8].b_cell_i|     ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[8].b_cell_i                     ; b_cell          ; work         ;
;             |b_cell:gen_sum[9].b_cell_i|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|add_op:add|b_cell:gen_sum[9].b_cell_i                     ; b_cell          ; work         ;
;          |div_op:div|                        ; 749.6 (749.6)        ; 644.8 (644.8)                    ; 2.3 (2.3)                                         ; 107.1 (107.1)                    ; 0.0 (0.0)            ; 1282 (1282)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|div_op:div                                                ; div_op          ; work         ;
;          |mul_op:dul|                        ; 697.0 (697.0)        ; 676.8 (676.8)                    ; 10.0 (10.0)                                       ; 30.2 (30.2)                      ; 0.0 (0.0)            ; 862 (862)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|mul_op:dul                                                ; mul_op          ; work         ;
;          |neg_op:neg|                        ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|neg_op:neg                                                ; neg_op          ; work         ;
;          |rol_op:aol|                        ; 60.0 (60.0)          ; 60.5 (60.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|rol_op:aol                                                ; rol_op          ; work         ;
;          |ror_op:ror|                        ; 78.6 (78.6)          ; 84.0 (84.0)                      ; 5.5 (5.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|ror_op:ror                                                ; ror_op          ; work         ;
;          |shl_op:shl|                        ; 54.8 (54.8)          ; 57.0 (57.0)                      ; 2.5 (2.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 92 (92)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|shl_op:shl                                                ; shl_op          ; work         ;
;          |shr_op:shr|                        ; 35.4 (35.4)          ; 33.2 (33.2)                      ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|shr_op:shr                                                ; shr_op          ; work         ;
;          |shra_op:shra|                      ; 11.7 (11.7)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|shra_op:shra                                              ; shra_op         ; work         ;
;          |sub_op:sub|                        ; 41.5 (16.0)          ; 44.0 (16.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub                                                ; sub_op          ; work         ;
;             |add_op:substract_i|             ; 25.5 (0.0)           ; 28.0 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i                             ; add_op          ; work         ;
;                |b_cell:gen_sum[0].b_cell_i|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[0].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[11].b_cell_i| ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[11].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[12].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[12].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[13].b_cell_i| ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[13].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[14].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[14].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[15].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[15].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[16].b_cell_i| ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[16].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[17].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[17].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[18].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[18].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[19].b_cell_i| ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[19].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[1].b_cell_i|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[1].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[20].b_cell_i| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[20].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[21].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[21].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[22].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[22].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[23].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[23].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[24].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[24].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[25].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[25].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[26].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[26].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[27].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[27].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[28].b_cell_i| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[28].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[29].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[29].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[2].b_cell_i|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[2].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[30].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[30].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[31].b_cell_i| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[31].b_cell_i ; b_cell          ; work         ;
;                |b_cell:gen_sum[3].b_cell_i|  ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[3].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[4].b_cell_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[4].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[5].b_cell_i|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[5].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[6].b_cell_i|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[6].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[7].b_cell_i|  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[7].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[8].b_cell_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[8].b_cell_i  ; b_cell          ; work         ;
;                |b_cell:gen_sum[9].b_cell_i|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|alu:ALU|sub_op:sub|add_op:substract_i|b_cell:gen_sum[9].b_cell_i  ; b_cell          ; work         ;
;       |encoder_32_to_5:BusEncoder|           ; 8.3 (8.3)            ; 8.8 (8.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|encoder_32_to_5:BusEncoder                                        ; encoder_32_to_5 ; work         ;
;       |mux_32_to_1:busMux|                   ; 195.3 (195.3)        ; 237.7 (237.7)                    ; 46.6 (46.6)                                       ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 332 (332)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|mux_32_to_1:busMux                                                ; mux_32_to_1     ; work         ;
;       |register_gen:HI|                      ; 16.2 (16.2)          ; 15.1 (15.1)                      ; 0.1 (0.1)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:HI                                                   ; register_gen    ; work         ;
;       |register_gen:LO|                      ; 13.3 (13.3)          ; 15.2 (15.2)                      ; 5.0 (5.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:LO                                                   ; register_gen    ; work         ;
;       |register_gen:Out_port|                ; 6.5 (6.5)            ; 15.8 (15.8)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:Out_port                                             ; register_gen    ; work         ;
;       |register_gen:R0|                      ; 11.3 (11.3)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R0                                                   ; register_gen    ; work         ;
;       |register_gen:R1|                      ; 12.9 (12.9)          ; 13.2 (13.2)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R1                                                   ; register_gen    ; work         ;
;       |register_gen:R10|                     ; 7.8 (7.8)            ; 15.5 (15.5)                      ; 8.0 (8.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R10                                                  ; register_gen    ; work         ;
;       |register_gen:R11|                     ; 7.3 (7.3)            ; 15.6 (15.6)                      ; 8.6 (8.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R11                                                  ; register_gen    ; work         ;
;       |register_gen:R12|                     ; 15.2 (15.2)          ; 15.6 (15.6)                      ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R12                                                  ; register_gen    ; work         ;
;       |register_gen:R13|                     ; 7.2 (7.2)            ; 15.9 (15.9)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R13                                                  ; register_gen    ; work         ;
;       |register_gen:R14|                     ; 7.8 (7.8)            ; 14.5 (14.5)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R14                                                  ; register_gen    ; work         ;
;       |register_gen:R15|                     ; 7.8 (7.8)            ; 16.2 (16.2)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R15                                                  ; register_gen    ; work         ;
;       |register_gen:R2|                      ; 9.5 (9.5)            ; 12.2 (12.2)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R2                                                   ; register_gen    ; work         ;
;       |register_gen:R3|                      ; 10.7 (10.7)          ; 13.3 (13.3)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R3                                                   ; register_gen    ; work         ;
;       |register_gen:R4|                      ; 13.3 (13.3)          ; 14.7 (14.7)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R4                                                   ; register_gen    ; work         ;
;       |register_gen:R5|                      ; 6.7 (6.7)            ; 15.8 (15.8)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R5                                                   ; register_gen    ; work         ;
;       |register_gen:R6|                      ; 10.6 (10.6)          ; 15.5 (15.5)                      ; 5.0 (5.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R6                                                   ; register_gen    ; work         ;
;       |register_gen:R7|                      ; 8.1 (8.1)            ; 15.6 (15.6)                      ; 7.6 (7.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R7                                                   ; register_gen    ; work         ;
;       |register_gen:R8|                      ; 14.3 (14.3)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R8                                                   ; register_gen    ; work         ;
;       |register_gen:R9|                      ; 9.2 (9.2)            ; 15.3 (15.3)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:R9                                                   ; register_gen    ; work         ;
;       |register_gen:RY|                      ; 14.4 (14.4)          ; 15.0 (15.0)                      ; 1.5 (1.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:RY                                                   ; register_gen    ; work         ;
;       |register_gen:Zhigh|                   ; 12.1 (12.1)          ; 11.3 (11.3)                      ; 1.7 (1.7)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:Zhigh                                                ; register_gen    ; work         ;
;       |register_gen:Zlow|                    ; 22.9 (22.9)          ; 19.5 (19.5)                      ; 0.0 (0.0)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 17 (17)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|Datapath:DUT|register_gen:Zlow                                                 ; register_gen    ; work         ;
;    |control_unit:control|                    ; 114.2 (114.2)        ; 114.1 (114.1)                    ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 209 (209)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|control_unit:control                                                           ; control_unit    ; work         ;
;    |memory_custom:RAM|                       ; 13660.1 (13660.1)    ; 13667.8 (13667.8)                ; 9.7 (9.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 21897 (21897)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|memory_custom:RAM                                                              ; memory_custom   ; work         ;
;    |register_gen:IR|                         ; 13.7 (13.7)          ; 13.9 (13.9)                      ; 1.2 (1.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|register_gen:IR                                                                ; register_gen    ; work         ;
;    |register_gen:MAR|                        ; 4.7 (4.7)            ; 5.2 (5.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|register_gen:MAR                                                               ; register_gen    ; work         ;
;    |register_gen:MDR|                        ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|register_gen:MDR                                                               ; register_gen    ; work         ;
;    |register_gen:PC|                         ; 14.5 (14.5)          ; 13.4 (13.4)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|register_gen:PC                                                                ; register_gen    ; work         ;
;    |select_encode:ir_encode_select|          ; 11.3 (11.3)          ; 12.2 (12.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |miniSRC|select_encode:ir_encode_select                                                 ; select_encode   ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; outPortData[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; outPortData[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; run              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; inPortDataIn[0]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[1]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[2]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[3]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[4]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[5]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[6]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[7]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[8]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[9]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[10] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[11] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[12] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[13] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[14] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[15] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[16] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[17] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[18] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[19] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[20] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[21] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[22] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[23] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[24] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[25] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[26] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[27] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[28] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[29] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[30] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inPortDataIn[31] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; stop             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; inPortDataIn[0]                                       ;                   ;         ;
; inPortDataIn[1]                                       ;                   ;         ;
; inPortDataIn[2]                                       ;                   ;         ;
; inPortDataIn[3]                                       ;                   ;         ;
; inPortDataIn[4]                                       ;                   ;         ;
; inPortDataIn[5]                                       ;                   ;         ;
; inPortDataIn[6]                                       ;                   ;         ;
; inPortDataIn[7]                                       ;                   ;         ;
; inPortDataIn[8]                                       ;                   ;         ;
; inPortDataIn[9]                                       ;                   ;         ;
; inPortDataIn[10]                                      ;                   ;         ;
; inPortDataIn[11]                                      ;                   ;         ;
; inPortDataIn[12]                                      ;                   ;         ;
; inPortDataIn[13]                                      ;                   ;         ;
; inPortDataIn[14]                                      ;                   ;         ;
; inPortDataIn[15]                                      ;                   ;         ;
; inPortDataIn[16]                                      ;                   ;         ;
; inPortDataIn[17]                                      ;                   ;         ;
; inPortDataIn[18]                                      ;                   ;         ;
; inPortDataIn[19]                                      ;                   ;         ;
; inPortDataIn[20]                                      ;                   ;         ;
; inPortDataIn[21]                                      ;                   ;         ;
; inPortDataIn[22]                                      ;                   ;         ;
; inPortDataIn[23]                                      ;                   ;         ;
; inPortDataIn[24]                                      ;                   ;         ;
; inPortDataIn[25]                                      ;                   ;         ;
; inPortDataIn[26]                                      ;                   ;         ;
; inPortDataIn[27]                                      ;                   ;         ;
; inPortDataIn[28]                                      ;                   ;         ;
; inPortDataIn[29]                                      ;                   ;         ;
; inPortDataIn[30]                                      ;                   ;         ;
; inPortDataIn[31]                                      ;                   ;         ;
; clock                                                 ;                   ;         ;
; stop                                                  ;                   ;         ;
;      - control_unit:control|present_state.ld4         ; 0                 ; 0       ;
;      - control_unit:control|present_state.ldi4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.st4         ; 0                 ; 0       ;
;      - control_unit:control|present_state.st6         ; 0                 ; 0       ;
;      - control_unit:control|present_state.br4         ; 0                 ; 0       ;
;      - control_unit:control|present_state.jal4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.fetch0      ; 0                 ; 0       ;
;      - control_unit:control|present_state.fetch1      ; 0                 ; 0       ;
;      - control_unit:control|present_state.fetch2      ; 0                 ; 0       ;
;      - control_unit:control|present_state.ld5         ; 0                 ; 0       ;
;      - control_unit:control|present_state.ld6         ; 0                 ; 0       ;
;      - control_unit:control|present_state.ld7         ; 0                 ; 0       ;
;      - control_unit:control|present_state.ldi5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.st5         ; 0                 ; 0       ;
;      - control_unit:control|present_state.add4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.sub4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.shr4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.shra4       ; 0                 ; 0       ;
;      - control_unit:control|present_state.shl4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.ror4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.rol4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.and4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.or4         ; 0                 ; 0       ;
;      - control_unit:control|present_state.addi5       ; 0                 ; 0       ;
;      - control_unit:control|present_state.andi5       ; 0                 ; 0       ;
;      - control_unit:control|present_state.ori5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.mul4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.mul6        ; 0                 ; 0       ;
;      - control_unit:control|present_state.div4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.div6        ; 0                 ; 0       ;
;      - control_unit:control|present_state.br6         ; 0                 ; 0       ;
;      - control_unit:control|present_state.br7         ; 0                 ; 0       ;
;      - control_unit:control|present_state.add5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.sub5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.shr5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.shra5       ; 0                 ; 0       ;
;      - control_unit:control|present_state.shl5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.ror5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.rol5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.and5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.or5         ; 0                 ; 0       ;
;      - control_unit:control|present_state.neg4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.not4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.st7         ; 0                 ; 0       ;
;      - control_unit:control|present_state.br5         ; 0                 ; 0       ;
;      - control_unit:control|present_state.addi4       ; 0                 ; 0       ;
;      - control_unit:control|present_state.andi4       ; 0                 ; 0       ;
;      - control_unit:control|present_state.ori4        ; 0                 ; 0       ;
;      - control_unit:control|present_state.mul5        ; 0                 ; 0       ;
;      - control_unit:control|present_state.div5        ; 0                 ; 0       ;
;      - control_unit:control|present_state~142         ; 0                 ; 0       ;
;      - control_unit:control|present_state~143         ; 0                 ; 0       ;
;      - control_unit:control|present_state~145         ; 0                 ; 0       ;
;      - control_unit:control|present_state~146         ; 0                 ; 0       ;
;      - control_unit:control|present_state~175         ; 0                 ; 0       ;
;      - control_unit:control|present_state~176         ; 0                 ; 0       ;
;      - control_unit:control|present_state~177         ; 0                 ; 0       ;
;      - control_unit:control|present_state~184         ; 0                 ; 0       ;
;      - control_unit:control|present_state~187         ; 0                 ; 0       ;
;      - control_unit:control|present_state~189         ; 0                 ; 0       ;
;      - control_unit:control|present_state~191         ; 0                 ; 0       ;
;      - control_unit:control|present_state~193         ; 0                 ; 0       ;
;      - control_unit:control|present_state~194         ; 0                 ; 0       ;
;      - control_unit:control|present_state~196         ; 0                 ; 0       ;
;      - control_unit:control|present_state~197         ; 0                 ; 0       ;
;      - control_unit:control|present_state~198         ; 0                 ; 0       ;
;      - control_unit:control|present_state~200         ; 0                 ; 0       ;
;      - control_unit:control|present_state~202         ; 0                 ; 0       ;
;      - control_unit:control|present_state~203         ; 0                 ; 0       ;
;      - control_unit:control|present_state~204         ; 0                 ; 0       ;
;      - control_unit:control|present_state~206         ; 0                 ; 0       ;
;      - control_unit:control|present_state~207         ; 0                 ; 0       ;
;      - control_unit:control|present_state~220         ; 0                 ; 0       ;
;      - control_unit:control|present_state~221         ; 0                 ; 0       ;
;      - control_unit:control|present_state~222         ; 0                 ; 0       ;
;      - control_unit:control|present_state~224         ; 0                 ; 0       ;
;      - control_unit:control|present_state~225         ; 0                 ; 0       ;
;      - control_unit:control|fetch_buffer~1            ; 0                 ; 0       ;
; reset                                                 ;                   ;         ;
;      - control_unit:control|present_state.reset_state ; 1                 ; 0       ;
;      - control_unit:control|present_state.ld3         ; 1                 ; 0       ;
;      - control_unit:control|present_state.ldi3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.st3         ; 1                 ; 0       ;
;      - control_unit:control|present_state.add3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.sub3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.shr3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.shra3       ; 1                 ; 0       ;
;      - control_unit:control|present_state.shl3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.ror3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.rol3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.and3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.or3         ; 1                 ; 0       ;
;      - control_unit:control|present_state.addi3       ; 1                 ; 0       ;
;      - control_unit:control|present_state.andi3       ; 1                 ; 0       ;
;      - control_unit:control|present_state.ori3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.mul3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.div3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.neg3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.not3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.br3         ; 1                 ; 0       ;
;      - control_unit:control|present_state.jr3         ; 1                 ; 0       ;
;      - control_unit:control|present_state.jal3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.in3         ; 1                 ; 0       ;
;      - control_unit:control|present_state.out3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.mfhi3       ; 1                 ; 0       ;
;      - control_unit:control|present_state.mflo3       ; 1                 ; 0       ;
;      - control_unit:control|present_state.nop3        ; 1                 ; 0       ;
;      - control_unit:control|present_state.halt3       ; 1                 ; 0       ;
;      - control_unit:control|present_state.ld4         ; 1                 ; 0       ;
;      - control_unit:control|present_state.ldi4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.st4         ; 1                 ; 0       ;
;      - control_unit:control|present_state.st6         ; 1                 ; 0       ;
;      - control_unit:control|present_state.br4         ; 1                 ; 0       ;
;      - control_unit:control|present_state.jal4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.fetch0      ; 1                 ; 0       ;
;      - control_unit:control|present_state.fetch1      ; 1                 ; 0       ;
;      - control_unit:control|present_state.fetch2      ; 1                 ; 0       ;
;      - control_unit:control|present_state.ld5         ; 1                 ; 0       ;
;      - control_unit:control|present_state.ld6         ; 1                 ; 0       ;
;      - control_unit:control|present_state.ld7         ; 1                 ; 0       ;
;      - control_unit:control|present_state.ldi5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.st5         ; 1                 ; 0       ;
;      - control_unit:control|present_state.add4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.sub4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.shr4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.shra4       ; 1                 ; 0       ;
;      - control_unit:control|present_state.shl4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.ror4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.rol4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.and4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.or4         ; 1                 ; 0       ;
;      - control_unit:control|present_state.addi5       ; 1                 ; 0       ;
;      - control_unit:control|present_state.andi5       ; 1                 ; 0       ;
;      - control_unit:control|present_state.ori5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.mul4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.mul6        ; 1                 ; 0       ;
;      - control_unit:control|present_state.div4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.div6        ; 1                 ; 0       ;
;      - control_unit:control|present_state.br6         ; 1                 ; 0       ;
;      - control_unit:control|present_state.br7         ; 1                 ; 0       ;
;      - control_unit:control|present_state.add5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.sub5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.shr5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.shra5       ; 1                 ; 0       ;
;      - control_unit:control|present_state.shl5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.ror5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.rol5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.and5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.or5         ; 1                 ; 0       ;
;      - control_unit:control|present_state.neg4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.not4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.st7         ; 1                 ; 0       ;
;      - control_unit:control|present_state.br5         ; 1                 ; 0       ;
;      - control_unit:control|present_state.addi4       ; 1                 ; 0       ;
;      - control_unit:control|present_state.andi4       ; 1                 ; 0       ;
;      - control_unit:control|present_state.ori4        ; 1                 ; 0       ;
;      - control_unit:control|present_state.mul5        ; 1                 ; 0       ;
;      - control_unit:control|present_state.div5        ; 1                 ; 0       ;
;      - control_unit:control|fetch_buffer~1            ; 1                 ; 0       ;
+-------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+--------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Datapath:DUT|r15_en                        ; MLABCELL_X13_Y89_N45 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Datapath:DUT|register_gen:Zhigh|q[22]~0    ; MLABCELL_X13_Y96_N6  ; 31      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Datapath:DUT|register_gen:Zlow|q[30]~14    ; MLABCELL_X13_Y96_N30 ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; clock                                      ; PIN_M16              ; 889     ; Clock                    ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; control_unit:control|IR_en                 ; MLABCELL_X23_Y87_N9  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|IncPC                 ; LABCELL_X19_Y89_N12  ; 42      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; control_unit:control|LOin                  ; LABCELL_X24_Y90_N9   ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|MARin                 ; MLABCELL_X23_Y87_N57 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|MDRin                 ; LABCELL_X24_Y89_N45  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|PC_en                 ; LABCELL_X15_Y90_N30  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr100~0           ; MLABCELL_X23_Y87_N54 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr102~0           ; MLABCELL_X23_Y87_N27 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr104~0           ; MLABCELL_X23_Y89_N6  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr105~0           ; LABCELL_X24_Y91_N39  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr106~0           ; MLABCELL_X23_Y89_N3  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr108~0           ; LABCELL_X24_Y87_N27  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr109~0           ; MLABCELL_X23_Y88_N51 ; 5       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr53~0            ; LABCELL_X24_Y87_N45  ; 2       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr53~1            ; LABCELL_X24_Y87_N42  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr56~1            ; MLABCELL_X23_Y88_N24 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr59~3            ; LABCELL_X22_Y90_N21  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr61~0            ; LABCELL_X24_Y90_N45  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr64              ; MLABCELL_X23_Y88_N0  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr67~0            ; MLABCELL_X23_Y88_N18 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr71~1            ; MLABCELL_X23_Y87_N21 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr72~0            ; MLABCELL_X23_Y89_N21 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr73~0            ; MLABCELL_X23_Y89_N48 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr76~0            ; MLABCELL_X23_Y88_N12 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr78~0            ; MLABCELL_X23_Y89_N54 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr80~0            ; LABCELL_X24_Y91_N12  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr81~0            ; LABCELL_X24_Y87_N33  ; 2       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr82~0            ; MLABCELL_X18_Y89_N9  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr84~0            ; LABCELL_X24_Y90_N0   ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr86~0            ; MLABCELL_X23_Y88_N57 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr89~1            ; MLABCELL_X23_Y88_N36 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr93              ; MLABCELL_X23_Y87_N48 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr94~0            ; MLABCELL_X23_Y87_N30 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|WideOr96~0            ; MLABCELL_X23_Y87_N24 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|Yin                   ; LABCELL_X24_Y89_N27  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|Zhighout              ; LABCELL_X15_Y89_N21  ; 41      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|Zin                   ; LABCELL_X14_Y93_N48  ; 65      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|fetch_buffer          ; FF_X26_Y91_N26       ; 80      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; control_unit:control|fetch_buffer~1        ; LABCELL_X24_Y91_N0   ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|memRead               ; MLABCELL_X23_Y87_N36 ; 42      ; Latch enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; control_unit:control|outPort_en            ; MLABCELL_X23_Y89_N9  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|present_state~143     ; LABCELL_X24_Y91_N54  ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; control_unit:control|present_state~144     ; LABCELL_X24_Y91_N27  ; 51      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; reset                                      ; PIN_G6               ; 80      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; rtl~0                                      ; LABCELL_X74_Y79_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~1                                      ; LABCELL_X74_Y77_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~10                                     ; LABCELL_X69_Y77_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~100                                    ; MLABCELL_X85_Y83_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~101                                    ; MLABCELL_X85_Y85_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~102                                    ; MLABCELL_X85_Y83_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~103                                    ; LABCELL_X83_Y84_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~104                                    ; LABCELL_X84_Y83_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~105                                    ; LABCELL_X83_Y83_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~106                                    ; LABCELL_X83_Y82_N18  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~107                                    ; LABCELL_X77_Y84_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~108                                    ; LABCELL_X84_Y83_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~109                                    ; LABCELL_X83_Y83_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~11                                     ; MLABCELL_X78_Y77_N18 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~110                                    ; MLABCELL_X85_Y83_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~111                                    ; LABCELL_X77_Y85_N18  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~112                                    ; LABCELL_X91_Y84_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~113                                    ; LABCELL_X91_Y84_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~114                                    ; LABCELL_X91_Y84_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~115                                    ; LABCELL_X90_Y83_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~116                                    ; MLABCELL_X92_Y85_N6  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~117                                    ; MLABCELL_X92_Y84_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~118                                    ; MLABCELL_X92_Y85_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~119                                    ; MLABCELL_X92_Y83_N18 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~12                                     ; LABCELL_X74_Y77_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~120                                    ; LABCELL_X90_Y84_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~121                                    ; LABCELL_X84_Y84_N57  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~122                                    ; MLABCELL_X92_Y84_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~123                                    ; LABCELL_X89_Y86_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~124                                    ; MLABCELL_X75_Y87_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~125                                    ; LABCELL_X79_Y86_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~126                                    ; LABCELL_X77_Y88_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~127                                    ; LABCELL_X77_Y86_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~128                                    ; LABCELL_X64_Y89_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~129                                    ; MLABCELL_X63_Y88_N9  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~13                                     ; MLABCELL_X75_Y77_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~130                                    ; LABCELL_X62_Y87_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~131                                    ; LABCELL_X64_Y95_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~132                                    ; MLABCELL_X63_Y86_N9  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~133                                    ; LABCELL_X64_Y86_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~134                                    ; LABCELL_X61_Y87_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~135                                    ; LABCELL_X64_Y85_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~136                                    ; LABCELL_X62_Y87_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~137                                    ; LABCELL_X62_Y87_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~138                                    ; LABCELL_X62_Y87_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~139                                    ; LABCELL_X59_Y86_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~14                                     ; MLABCELL_X73_Y77_N15 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~140                                    ; LABCELL_X59_Y87_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~141                                    ; LABCELL_X59_Y88_N18  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~142                                    ; LABCELL_X62_Y89_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~143                                    ; LABCELL_X59_Y94_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~144                                    ; LABCELL_X67_Y91_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~145                                    ; MLABCELL_X68_Y92_N48 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~146                                    ; MLABCELL_X68_Y91_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~147                                    ; LABCELL_X64_Y95_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~148                                    ; LABCELL_X64_Y90_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~149                                    ; LABCELL_X67_Y89_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~15                                     ; LABCELL_X77_Y77_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~150                                    ; MLABCELL_X68_Y89_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~151                                    ; LABCELL_X67_Y93_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~152                                    ; MLABCELL_X68_Y93_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~153                                    ; LABCELL_X69_Y93_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~154                                    ; MLABCELL_X68_Y93_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~155                                    ; MLABCELL_X68_Y97_N48 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~156                                    ; LABCELL_X59_Y93_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~157                                    ; LABCELL_X62_Y89_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~158                                    ; LABCELL_X62_Y90_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~159                                    ; LABCELL_X58_Y93_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~16                                     ; LABCELL_X71_Y80_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~160                                    ; LABCELL_X61_Y91_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~161                                    ; MLABCELL_X68_Y92_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~162                                    ; LABCELL_X64_Y91_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~163                                    ; MLABCELL_X63_Y95_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~164                                    ; LABCELL_X62_Y89_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~165                                    ; LABCELL_X59_Y86_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~166                                    ; MLABCELL_X63_Y91_N39 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~167                                    ; LABCELL_X67_Y93_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~168                                    ; LABCELL_X62_Y95_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~169                                    ; LABCELL_X62_Y95_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~17                                     ; MLABCELL_X68_Y80_N30 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~170                                    ; MLABCELL_X63_Y91_N9  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~171                                    ; LABCELL_X62_Y96_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~172                                    ; LABCELL_X59_Y92_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~173                                    ; LABCELL_X58_Y92_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~174                                    ; MLABCELL_X63_Y91_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~175                                    ; LABCELL_X59_Y92_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~176                                    ; LABCELL_X67_Y90_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~177                                    ; LABCELL_X67_Y90_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~178                                    ; LABCELL_X67_Y92_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~179                                    ; LABCELL_X67_Y90_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~18                                     ; LABCELL_X70_Y80_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~180                                    ; MLABCELL_X68_Y92_N0  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~181                                    ; MLABCELL_X68_Y90_N3  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~182                                    ; MLABCELL_X68_Y90_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~183                                    ; MLABCELL_X68_Y90_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~184                                    ; LABCELL_X70_Y92_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~185                                    ; LABCELL_X70_Y91_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~186                                    ; LABCELL_X70_Y92_N57  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~187                                    ; LABCELL_X70_Y92_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~188                                    ; LABCELL_X64_Y95_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~189                                    ; LABCELL_X67_Y94_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~19                                     ; LABCELL_X71_Y80_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~190                                    ; LABCELL_X66_Y94_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~191                                    ; LABCELL_X59_Y94_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~192                                    ; LABCELL_X62_Y69_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~193                                    ; LABCELL_X74_Y67_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~194                                    ; LABCELL_X67_Y66_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~195                                    ; MLABCELL_X63_Y67_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~196                                    ; MLABCELL_X63_Y73_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~197                                    ; LABCELL_X70_Y72_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~198                                    ; LABCELL_X64_Y74_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~199                                    ; LABCELL_X64_Y69_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~2                                      ; LABCELL_X69_Y81_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~20                                     ; LABCELL_X76_Y82_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~200                                    ; LABCELL_X64_Y74_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~201                                    ; MLABCELL_X73_Y69_N48 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~202                                    ; LABCELL_X64_Y70_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~203                                    ; LABCELL_X67_Y69_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~204                                    ; LABCELL_X67_Y67_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~205                                    ; MLABCELL_X73_Y67_N6  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~206                                    ; LABCELL_X67_Y67_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~207                                    ; LABCELL_X67_Y67_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~208                                    ; LABCELL_X62_Y69_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~209                                    ; LABCELL_X70_Y67_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~21                                     ; LABCELL_X67_Y80_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~210                                    ; LABCELL_X67_Y66_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~211                                    ; LABCELL_X64_Y67_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~212                                    ; LABCELL_X62_Y73_N42  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~213                                    ; LABCELL_X70_Y72_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~214                                    ; MLABCELL_X63_Y74_N57 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~215                                    ; LABCELL_X61_Y69_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~216                                    ; LABCELL_X61_Y72_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~217                                    ; LABCELL_X69_Y68_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~218                                    ; LABCELL_X64_Y70_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~219                                    ; LABCELL_X66_Y68_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~22                                     ; LABCELL_X67_Y78_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~220                                    ; LABCELL_X67_Y70_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~221                                    ; LABCELL_X69_Y68_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~222                                    ; LABCELL_X67_Y70_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~223                                    ; LABCELL_X64_Y67_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~224                                    ; LABCELL_X62_Y69_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~225                                    ; LABCELL_X71_Y70_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~226                                    ; LABCELL_X67_Y66_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~227                                    ; MLABCELL_X63_Y67_N6  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~228                                    ; MLABCELL_X63_Y71_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~229                                    ; LABCELL_X71_Y70_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~23                                     ; LABCELL_X79_Y80_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~230                                    ; MLABCELL_X63_Y74_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~231                                    ; LABCELL_X64_Y69_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~232                                    ; LABCELL_X62_Y72_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~233                                    ; LABCELL_X71_Y70_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~234                                    ; LABCELL_X64_Y70_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~235                                    ; LABCELL_X70_Y66_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~236                                    ; MLABCELL_X63_Y71_N33 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~237                                    ; MLABCELL_X68_Y70_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~238                                    ; MLABCELL_X68_Y68_N30 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~239                                    ; MLABCELL_X68_Y69_N24 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~24                                     ; LABCELL_X76_Y77_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~240                                    ; LABCELL_X62_Y69_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~241                                    ; LABCELL_X62_Y73_N39  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~242                                    ; LABCELL_X62_Y72_N18  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~243                                    ; LABCELL_X61_Y70_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~244                                    ; LABCELL_X70_Y69_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~245                                    ; LABCELL_X70_Y69_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~246                                    ; LABCELL_X70_Y68_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~247                                    ; MLABCELL_X68_Y68_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~248                                    ; LABCELL_X67_Y66_N42  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~249                                    ; MLABCELL_X63_Y74_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~25                                     ; LABCELL_X77_Y76_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~250                                    ; MLABCELL_X63_Y70_N12 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~251                                    ; LABCELL_X64_Y68_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~252                                    ; LABCELL_X62_Y67_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~253                                    ; LABCELL_X61_Y69_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~254                                    ; LABCELL_X62_Y68_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~255                                    ; LABCELL_X64_Y68_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~256                                    ; LABCELL_X38_Y77_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~257                                    ; LABCELL_X38_Y75_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~258                                    ; MLABCELL_X36_Y76_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~259                                    ; LABCELL_X38_Y78_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~26                                     ; MLABCELL_X68_Y76_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~260                                    ; LABCELL_X35_Y77_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~261                                    ; LABCELL_X35_Y77_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~262                                    ; LABCELL_X35_Y77_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~263                                    ; LABCELL_X35_Y77_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~264                                    ; MLABCELL_X29_Y79_N30 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~265                                    ; LABCELL_X31_Y79_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~266                                    ; MLABCELL_X29_Y79_N15 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~267                                    ; LABCELL_X31_Y79_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~268                                    ; LABCELL_X34_Y76_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~269                                    ; LABCELL_X34_Y77_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~27                                     ; LABCELL_X77_Y76_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~270                                    ; LABCELL_X34_Y76_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~271                                    ; MLABCELL_X36_Y78_N18 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~272                                    ; MLABCELL_X29_Y76_N33 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~273                                    ; LABCELL_X32_Y77_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~274                                    ; MLABCELL_X36_Y76_N15 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~275                                    ; LABCELL_X38_Y78_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~276                                    ; LABCELL_X31_Y75_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~277                                    ; LABCELL_X42_Y77_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~278                                    ; MLABCELL_X36_Y76_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~279                                    ; MLABCELL_X36_Y78_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~28                                     ; LABCELL_X66_Y80_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~280                                    ; LABCELL_X31_Y76_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~281                                    ; LABCELL_X31_Y77_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~282                                    ; LABCELL_X31_Y76_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~283                                    ; LABCELL_X31_Y76_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~284                                    ; MLABCELL_X36_Y75_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~285                                    ; LABCELL_X34_Y77_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~286                                    ; MLABCELL_X36_Y75_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~287                                    ; MLABCELL_X36_Y78_N39 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~288                                    ; LABCELL_X44_Y77_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~289                                    ; LABCELL_X44_Y77_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~29                                     ; LABCELL_X67_Y80_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~290                                    ; LABCELL_X38_Y74_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~291                                    ; LABCELL_X38_Y78_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~292                                    ; LABCELL_X31_Y75_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~293                                    ; LABCELL_X42_Y77_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~294                                    ; MLABCELL_X36_Y77_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~295                                    ; MLABCELL_X36_Y77_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~296                                    ; MLABCELL_X29_Y76_N0  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~297                                    ; LABCELL_X30_Y77_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~298                                    ; MLABCELL_X29_Y76_N9  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~299                                    ; MLABCELL_X29_Y78_N33 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~3                                      ; LABCELL_X74_Y80_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~30                                     ; MLABCELL_X68_Y80_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~300                                    ; LABCELL_X35_Y78_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~301                                    ; LABCELL_X34_Y77_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~302                                    ; LABCELL_X35_Y78_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~303                                    ; LABCELL_X35_Y78_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~304                                    ; LABCELL_X39_Y76_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~305                                    ; LABCELL_X44_Y77_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~306                                    ; MLABCELL_X36_Y76_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~307                                    ; LABCELL_X38_Y78_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~308                                    ; LABCELL_X37_Y75_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~309                                    ; LABCELL_X42_Y77_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~31                                     ; MLABCELL_X68_Y80_N12 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~310                                    ; LABCELL_X38_Y76_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~311                                    ; MLABCELL_X41_Y78_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~312                                    ; LABCELL_X42_Y76_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~313                                    ; LABCELL_X42_Y76_N42  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~314                                    ; LABCELL_X38_Y76_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~315                                    ; LABCELL_X42_Y76_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~316                                    ; LABCELL_X42_Y76_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~317                                    ; LABCELL_X38_Y75_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~318                                    ; LABCELL_X38_Y76_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~319                                    ; MLABCELL_X41_Y80_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~32                                     ; MLABCELL_X63_Y79_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~320                                    ; LABCELL_X50_Y84_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~321                                    ; LABCELL_X50_Y84_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~322                                    ; LABCELL_X50_Y84_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~323                                    ; LABCELL_X50_Y86_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~324                                    ; LABCELL_X44_Y84_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~325                                    ; LABCELL_X43_Y84_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~326                                    ; LABCELL_X43_Y84_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~327                                    ; LABCELL_X45_Y84_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~328                                    ; LABCELL_X44_Y84_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~329                                    ; LABCELL_X51_Y83_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~33                                     ; MLABCELL_X63_Y79_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~330                                    ; LABCELL_X47_Y85_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~331                                    ; LABCELL_X44_Y85_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~332                                    ; MLABCELL_X53_Y84_N24 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~333                                    ; LABCELL_X51_Y83_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~334                                    ; MLABCELL_X53_Y84_N12 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~335                                    ; MLABCELL_X53_Y84_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~336                                    ; LABCELL_X43_Y84_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~337                                    ; LABCELL_X43_Y85_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~338                                    ; LABCELL_X42_Y84_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~339                                    ; LABCELL_X50_Y86_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~34                                     ; LABCELL_X64_Y79_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~340                                    ; LABCELL_X44_Y84_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~341                                    ; LABCELL_X43_Y85_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~342                                    ; LABCELL_X44_Y82_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~343                                    ; MLABCELL_X46_Y87_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~344                                    ; LABCELL_X44_Y82_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~345                                    ; MLABCELL_X41_Y83_N30 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~346                                    ; LABCELL_X50_Y83_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~347                                    ; LABCELL_X44_Y85_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~348                                    ; LABCELL_X43_Y82_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~349                                    ; LABCELL_X42_Y81_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~35                                     ; LABCELL_X64_Y80_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~350                                    ; LABCELL_X42_Y81_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~351                                    ; LABCELL_X42_Y81_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~352                                    ; MLABCELL_X41_Y84_N30 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~353                                    ; LABCELL_X44_Y85_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~354                                    ; MLABCELL_X46_Y84_N33 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~355                                    ; MLABCELL_X41_Y87_N6  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~356                                    ; LABCELL_X44_Y84_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~357                                    ; MLABCELL_X41_Y86_N6  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~358                                    ; LABCELL_X44_Y85_N57  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~359                                    ; MLABCELL_X41_Y87_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~36                                     ; LABCELL_X64_Y79_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~360                                    ; MLABCELL_X41_Y84_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~361                                    ; MLABCELL_X41_Y83_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~362                                    ; LABCELL_X50_Y83_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~363                                    ; LABCELL_X44_Y85_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~364                                    ; MLABCELL_X36_Y84_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~365                                    ; LABCELL_X38_Y85_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~366                                    ; LABCELL_X35_Y85_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~367                                    ; LABCELL_X38_Y87_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~368                                    ; LABCELL_X31_Y85_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~369                                    ; LABCELL_X32_Y85_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~37                                     ; LABCELL_X64_Y78_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~370                                    ; LABCELL_X32_Y85_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~371                                    ; LABCELL_X32_Y85_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~372                                    ; LABCELL_X45_Y84_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~373                                    ; LABCELL_X38_Y85_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~374                                    ; MLABCELL_X41_Y83_N9  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~375                                    ; LABCELL_X38_Y85_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~376                                    ; LABCELL_X45_Y84_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~377                                    ; LABCELL_X45_Y84_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~378                                    ; LABCELL_X50_Y83_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~379                                    ; LABCELL_X43_Y84_N57  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~38                                     ; LABCELL_X64_Y78_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~380                                    ; LABCELL_X44_Y86_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~381                                    ; LABCELL_X44_Y86_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~382                                    ; LABCELL_X43_Y86_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~383                                    ; LABCELL_X38_Y86_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~384                                    ; LABCELL_X44_Y69_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~385                                    ; LABCELL_X48_Y65_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~386                                    ; LABCELL_X45_Y69_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~387                                    ; LABCELL_X50_Y69_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~388                                    ; LABCELL_X45_Y68_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~389                                    ; LABCELL_X45_Y68_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~39                                     ; LABCELL_X64_Y80_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~390                                    ; LABCELL_X48_Y67_N18  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~391                                    ; LABCELL_X51_Y69_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~392                                    ; LABCELL_X42_Y66_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~393                                    ; LABCELL_X47_Y66_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~394                                    ; LABCELL_X45_Y66_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~395                                    ; LABCELL_X45_Y67_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~396                                    ; LABCELL_X45_Y70_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~397                                    ; LABCELL_X48_Y70_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~398                                    ; LABCELL_X50_Y70_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~399                                    ; LABCELL_X51_Y69_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~4                                      ; LABCELL_X74_Y78_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~40                                     ; LABCELL_X62_Y81_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~400                                    ; LABCELL_X42_Y67_N42  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~401                                    ; LABCELL_X42_Y68_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~402                                    ; LABCELL_X42_Y66_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~403                                    ; LABCELL_X44_Y69_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~404                                    ; LABCELL_X47_Y65_N57  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~405                                    ; LABCELL_X45_Y68_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~406                                    ; LABCELL_X47_Y70_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~407                                    ; LABCELL_X47_Y70_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~408                                    ; LABCELL_X44_Y69_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~409                                    ; LABCELL_X42_Y67_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~41                                     ; MLABCELL_X63_Y79_N6  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~410                                    ; LABCELL_X43_Y67_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~411                                    ; MLABCELL_X46_Y70_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~412                                    ; LABCELL_X47_Y71_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~413                                    ; LABCELL_X44_Y68_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~414                                    ; LABCELL_X44_Y69_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~415                                    ; LABCELL_X47_Y72_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~416                                    ; MLABCELL_X41_Y67_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~417                                    ; LABCELL_X47_Y67_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~418                                    ; LABCELL_X45_Y69_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~419                                    ; LABCELL_X47_Y69_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~42                                     ; LABCELL_X62_Y77_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~420                                    ; MLABCELL_X41_Y67_N15 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~421                                    ; LABCELL_X45_Y68_N15  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~422                                    ; LABCELL_X45_Y67_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~423                                    ; LABCELL_X47_Y67_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~424                                    ; LABCELL_X42_Y66_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~425                                    ; LABCELL_X47_Y68_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~426                                    ; LABCELL_X44_Y67_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~427                                    ; LABCELL_X47_Y69_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~428                                    ; LABCELL_X42_Y70_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~429                                    ; LABCELL_X47_Y70_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~43                                     ; MLABCELL_X63_Y80_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~430                                    ; MLABCELL_X46_Y70_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~431                                    ; LABCELL_X47_Y69_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~432                                    ; LABCELL_X42_Y67_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~433                                    ; LABCELL_X44_Y64_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~434                                    ; LABCELL_X42_Y66_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~435                                    ; LABCELL_X45_Y70_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~436                                    ; LABCELL_X47_Y65_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~437                                    ; LABCELL_X44_Y64_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~438                                    ; LABCELL_X47_Y68_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~439                                    ; LABCELL_X47_Y70_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~44                                     ; LABCELL_X74_Y80_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~440                                    ; LABCELL_X44_Y65_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~441                                    ; LABCELL_X44_Y64_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~442                                    ; LABCELL_X43_Y67_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~443                                    ; MLABCELL_X46_Y70_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~444                                    ; LABCELL_X45_Y63_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~445                                    ; LABCELL_X44_Y64_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~446                                    ; LABCELL_X45_Y65_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~447                                    ; LABCELL_X47_Y64_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~448                                    ; LABCELL_X45_Y95_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~449                                    ; LABCELL_X45_Y95_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~45                                     ; LABCELL_X77_Y78_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~450                                    ; LABCELL_X44_Y97_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~451                                    ; LABCELL_X45_Y95_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~452                                    ; LABCELL_X45_Y94_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~453                                    ; LABCELL_X45_Y94_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~454                                    ; LABCELL_X45_Y94_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~455                                    ; LABCELL_X45_Y94_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~456                                    ; LABCELL_X44_Y93_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~457                                    ; MLABCELL_X46_Y94_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~458                                    ; LABCELL_X43_Y94_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~459                                    ; LABCELL_X44_Y92_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~46                                     ; LABCELL_X77_Y79_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~460                                    ; MLABCELL_X41_Y92_N3  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~461                                    ; MLABCELL_X41_Y92_N0  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~462                                    ; MLABCELL_X41_Y92_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~463                                    ; LABCELL_X42_Y90_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~464                                    ; LABCELL_X44_Y96_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~465                                    ; LABCELL_X44_Y93_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~466                                    ; LABCELL_X43_Y96_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~467                                    ; LABCELL_X45_Y96_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~468                                    ; LABCELL_X45_Y94_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~469                                    ; LABCELL_X43_Y94_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~47                                     ; LABCELL_X77_Y80_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~470                                    ; LABCELL_X44_Y90_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~471                                    ; LABCELL_X44_Y94_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~472                                    ; LABCELL_X44_Y93_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~473                                    ; LABCELL_X44_Y90_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~474                                    ; LABCELL_X43_Y91_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~475                                    ; LABCELL_X47_Y92_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~476                                    ; LABCELL_X42_Y89_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~477                                    ; LABCELL_X42_Y89_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~478                                    ; MLABCELL_X41_Y89_N15 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~479                                    ; LABCELL_X42_Y89_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~48                                     ; LABCELL_X69_Y79_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~480                                    ; LABCELL_X50_Y92_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~481                                    ; LABCELL_X50_Y92_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~482                                    ; LABCELL_X50_Y93_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~483                                    ; LABCELL_X50_Y89_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~484                                    ; LABCELL_X51_Y93_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~485                                    ; LABCELL_X51_Y93_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~486                                    ; LABCELL_X51_Y93_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~487                                    ; LABCELL_X51_Y93_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~488                                    ; LABCELL_X50_Y94_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~489                                    ; LABCELL_X50_Y94_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~49                                     ; LABCELL_X69_Y79_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~490                                    ; LABCELL_X50_Y93_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~491                                    ; LABCELL_X50_Y94_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~492                                    ; LABCELL_X50_Y95_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~493                                    ; LABCELL_X44_Y94_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~494                                    ; LABCELL_X44_Y92_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~495                                    ; LABCELL_X42_Y90_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~496                                    ; LABCELL_X44_Y96_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~497                                    ; LABCELL_X42_Y95_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~498                                    ; LABCELL_X44_Y97_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~499                                    ; LABCELL_X45_Y96_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~5                                      ; LABCELL_X76_Y78_N9   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~50                                     ; MLABCELL_X68_Y79_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~500                                    ; LABCELL_X45_Y92_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~501                                    ; LABCELL_X42_Y94_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~502                                    ; LABCELL_X44_Y91_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~503                                    ; LABCELL_X44_Y94_N42  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~504                                    ; LABCELL_X43_Y93_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~505                                    ; LABCELL_X43_Y93_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~506                                    ; LABCELL_X42_Y91_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~507                                    ; LABCELL_X43_Y93_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~508                                    ; MLABCELL_X41_Y93_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~509                                    ; MLABCELL_X41_Y93_N9  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~51                                     ; LABCELL_X71_Y79_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~510                                    ; MLABCELL_X41_Y93_N36 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~511                                    ; LABCELL_X42_Y91_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~52                                     ; LABCELL_X74_Y78_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~53                                     ; LABCELL_X67_Y78_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~54                                     ; LABCELL_X67_Y78_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~55                                     ; LABCELL_X77_Y78_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~56                                     ; LABCELL_X71_Y77_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~57                                     ; LABCELL_X70_Y78_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~58                                     ; LABCELL_X69_Y77_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~59                                     ; MLABCELL_X78_Y77_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~6                                      ; LABCELL_X67_Y78_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~60                                     ; LABCELL_X71_Y78_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~61                                     ; MLABCELL_X68_Y78_N45 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~62                                     ; LABCELL_X71_Y78_N6   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~63                                     ; LABCELL_X71_Y78_N3   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~64                                     ; LABCELL_X83_Y85_N42  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~65                                     ; LABCELL_X79_Y84_N18  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~66                                     ; LABCELL_X83_Y84_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~67                                     ; MLABCELL_X75_Y87_N12 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~68                                     ; LABCELL_X83_Y85_N51  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~69                                     ; LABCELL_X77_Y82_N21  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~7                                      ; LABCELL_X76_Y78_N54  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~70                                     ; MLABCELL_X85_Y84_N27 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~71                                     ; LABCELL_X79_Y86_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~72                                     ; LABCELL_X77_Y84_N33  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~73                                     ; LABCELL_X77_Y84_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~74                                     ; LABCELL_X83_Y84_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~75                                     ; LABCELL_X76_Y84_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~76                                     ; MLABCELL_X78_Y85_N3  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~77                                     ; MLABCELL_X78_Y84_N57 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~78                                     ; LABCELL_X83_Y84_N27  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~79                                     ; MLABCELL_X78_Y85_N0  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~8                                      ; LABCELL_X76_Y77_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~80                                     ; LABCELL_X84_Y86_N36  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~81                                     ; MLABCELL_X85_Y85_N57 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~82                                     ; LABCELL_X89_Y87_N39  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~83                                     ; MLABCELL_X75_Y86_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~84                                     ; MLABCELL_X85_Y87_N0  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~85                                     ; LABCELL_X86_Y87_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~86                                     ; MLABCELL_X85_Y84_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~87                                     ; LABCELL_X80_Y88_N48  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~88                                     ; MLABCELL_X85_Y89_N54 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~89                                     ; MLABCELL_X85_Y89_N21 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~9                                      ; LABCELL_X74_Y77_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~90                                     ; MLABCELL_X85_Y88_N51 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~91                                     ; LABCELL_X79_Y88_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~92                                     ; LABCELL_X84_Y87_N24  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~93                                     ; LABCELL_X86_Y87_N57  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~94                                     ; LABCELL_X83_Y85_N0   ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~95                                     ; LABCELL_X77_Y85_N45  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~96                                     ; LABCELL_X84_Y83_N30  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~97                                     ; LABCELL_X84_Y87_N12  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~98                                     ; MLABCELL_X85_Y83_N30 ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; rtl~99                                     ; MLABCELL_X75_Y85_N3  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[0]~1 ; LABCELL_X15_Y88_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[10]  ; LABCELL_X14_Y88_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[11]  ; LABCELL_X15_Y88_N27  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[12]  ; MLABCELL_X13_Y88_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[13]  ; MLABCELL_X13_Y89_N15 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[14]  ; LABCELL_X15_Y88_N33  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[1]   ; LABCELL_X15_Y88_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[2]~2 ; LABCELL_X15_Y88_N54  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[3]~0 ; LABCELL_X15_Y88_N3   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[4]   ; MLABCELL_X13_Y89_N36 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[5]   ; MLABCELL_X13_Y89_N51 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[6]~4 ; LABCELL_X15_Y88_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[7]~3 ; MLABCELL_X13_Y88_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[8]   ; MLABCELL_X13_Y89_N54 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; select_encode:ir_encode_select|reg_in[9]   ; LABCELL_X14_Y88_N3   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; stop                                       ; PIN_F7               ; 78      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M16  ; 889     ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; memory_custom:RAM|addr_reg[0]          ; 1796    ;
; memory_custom:RAM|addr_reg[1]          ; 1796    ;
; memory_custom:RAM|addr_reg[3]          ; 1793    ;
; memory_custom:RAM|addr_reg[2]          ; 1793    ;
; memory_custom:RAM|addr_reg[4]          ; 1790    ;
; memory_custom:RAM|addr_reg[5]          ; 1790    ;
; Datapath:DUT|mux_32_to_1:busMux|Mux0~8 ; 1121    ;
; register_gen:MDR|q[6]                  ; 514     ;
; register_gen:MDR|q[8]                  ; 514     ;
; register_gen:MDR|q[10]                 ; 514     ;
; register_gen:MDR|q[13]                 ; 514     ;
; register_gen:MDR|q[17]                 ; 514     ;
; register_gen:MDR|q[0]                  ; 513     ;
; register_gen:MDR|q[1]                  ; 513     ;
; register_gen:MDR|q[2]                  ; 513     ;
; register_gen:MDR|q[3]                  ; 513     ;
; register_gen:MDR|q[4]                  ; 513     ;
; register_gen:MDR|q[5]                  ; 513     ;
; register_gen:MDR|q[7]                  ; 513     ;
; register_gen:MDR|q[9]                  ; 513     ;
; register_gen:MDR|q[11]                 ; 513     ;
; register_gen:MDR|q[12]                 ; 513     ;
; register_gen:MDR|q[14]                 ; 513     ;
; register_gen:MDR|q[15]                 ; 513     ;
; register_gen:MDR|q[16]                 ; 513     ;
; register_gen:MDR|q[18]                 ; 513     ;
; register_gen:MDR|q[19]                 ; 513     ;
; register_gen:MDR|q[20]                 ; 513     ;
; register_gen:MDR|q[21]                 ; 513     ;
; register_gen:MDR|q[22]                 ; 513     ;
; register_gen:MDR|q[23]                 ; 513     ;
; register_gen:MDR|q[24]                 ; 513     ;
; register_gen:MDR|q[25]                 ; 513     ;
; register_gen:MDR|q[26]                 ; 513     ;
; register_gen:MDR|q[27]                 ; 513     ;
; register_gen:MDR|q[28]                 ; 513     ;
; register_gen:MDR|q[29]                 ; 513     ;
; register_gen:MDR|q[30]                 ; 513     ;
; register_gen:MDR|q[31]                 ; 513     ;
+----------------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 50,816 / 721,028 ( 7 % )  ;
; C12 interconnects            ; 2,560 / 30,780 ( 8 % )    ;
; C2 interconnects             ; 17,844 / 303,248 ( 6 % )  ;
; C4 interconnects             ; 10,393 / 140,620 ( 7 % )  ;
; DQS bus muxes                ; 0 / 35 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 35 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 35 ( 0 % )            ;
; Direct links                 ; 3,812 / 721,028 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 96 ( 0 % )            ;
; Local interconnects          ; 18,569 / 227,120 ( 8 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 3,993 / 30,168 ( 13 % )   ;
; R14/C12 interconnect drivers ; 5,496 / 53,952 ( 10 % )   ;
; R3 interconnects             ; 23,511 / 331,920 ( 7 % )  ;
; R6 interconnects             ; 35,082 / 622,512 ( 6 % )  ;
; Spine clocks                 ; 4 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 40,996 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 68        ; 0            ; 0            ; 68        ; 68        ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 68           ; 68           ; 68           ; 68           ; 68           ; 0         ; 68           ; 68           ; 0         ; 0         ; 68           ; 35           ; 68           ; 68           ; 68           ; 68           ; 35           ; 68           ; 68           ; 68           ; 68           ; 35           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; outPortData[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; outPortData[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; run                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[16]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[17]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[18]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[19]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[20]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[21]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[22]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[23]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[24]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[25]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[26]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[27]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[28]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[29]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[30]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inPortDataIn[31]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; stop               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Destination Clock(s)          ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------+
; clock                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; control_unit:control|memWrite ; 16165.9           ;
; clock,control_unit:control|present_state.reset_state                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; control_unit:control|memWrite ; 10453.9           ;
; clock,control_unit:control|present_state.div5,control_unit:control|present_state.jal3,control_unit:control|present_state.br7,control_unit:control|present_state.add3,control_unit:control|present_state.mflo3,control_unit:control|present_state.fetch1,control_unit:control|present_state.add4,control_unit:control|present_state.ld3,control_unit:control|present_state.mfhi3,control_unit:control|present_state.out3,control_unit:control|present_state.div6,control_unit:control|present_state.reset_state ; clock                         ; 7929.6            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                    ;
+---------------------------------------+--------------------------------------+-------------------+
; Source Register                       ; Destination Register                 ; Delay Added in ns ;
+---------------------------------------+--------------------------------------+-------------------+
; control_unit:control|BAout            ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.534            ;
; control_unit:control|HIout            ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.411            ;
; control_unit:control|Rout             ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.372            ;
; control_unit:control|Zhighout         ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.161            ;
; control_unit:control|LOout            ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.139            ;
; control_unit:control|Grc              ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.112            ;
; control_unit:control|Zlowout          ; Datapath:DUT|register_gen:Zlow|q[26] ; 19.064            ;
; control_unit:control|Gra              ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.943            ;
; register_gen:IR|q[24]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.885            ;
; register_gen:IR|q[20]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.885            ;
; control_unit:control|Grb              ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.885            ;
; register_gen:IR|q[16]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.885            ;
; control_unit:control|MDRout           ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.860            ;
; control_unit:control|PCout_en         ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.791            ;
; register_gen:IR|q[25]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.687            ;
; register_gen:IR|q[21]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.687            ;
; register_gen:IR|q[17]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.687            ;
; register_gen:IR|q[26]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.672            ;
; register_gen:IR|q[22]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.672            ;
; register_gen:IR|q[18]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.672            ;
; register_gen:IR|q[23]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.660            ;
; register_gen:IR|q[19]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.660            ;
; register_gen:IR|q[15]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.660            ;
; control_unit:control|inPortOut        ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.463            ;
; control_unit:control|Cout             ; Datapath:DUT|register_gen:Zlow|q[26] ; 18.039            ;
; Datapath:DUT|register_gen:R1|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.544            ;
; Datapath:DUT|register_gen:R3|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.544            ;
; Datapath:DUT|register_gen:R0|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.544            ;
; Datapath:DUT|register_gen:R2|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.544            ;
; Datapath:DUT|register_gen:R7|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R6|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R5|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R4|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R11|q[0]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R10|q[0]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R9|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R8|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R15|q[0]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R14|q[0]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R13|q[0]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:R12|q[0]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.411            ;
; Datapath:DUT|register_gen:Zhigh|q[0]  ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.358            ;
; Datapath:DUT|register_gen:LO|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.358            ;
; Datapath:DUT|register_gen:HI|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.358            ;
; Datapath:DUT|register_gen:Zlow|q[0]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.358            ;
; Datapath:DUT|register_gen:R7|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.306            ;
; Datapath:DUT|register_gen:R6|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.306            ;
; Datapath:DUT|register_gen:R5|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.306            ;
; Datapath:DUT|register_gen:R4|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.306            ;
; register_gen:MDR|q[0]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.293            ;
; register_gen:IR|q[0]                  ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.293            ;
; register_gen:PC|q[0]                  ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.293            ;
; Datapath:DUT|register_gen:Zlow|q[31]  ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.195            ;
; Datapath:DUT|register_gen:Zhigh|q[31] ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.195            ;
; Datapath:DUT|register_gen:LO|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.195            ;
; Datapath:DUT|register_gen:HI|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 17.195            ;
; Datapath:DUT|register_gen:R1|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.978            ;
; Datapath:DUT|register_gen:R3|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.978            ;
; Datapath:DUT|register_gen:R0|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.978            ;
; Datapath:DUT|register_gen:R2|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.978            ;
; Datapath:DUT|register_gen:R11|q[31]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.973            ;
; Datapath:DUT|register_gen:R10|q[31]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.973            ;
; Datapath:DUT|register_gen:R9|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.973            ;
; Datapath:DUT|register_gen:R8|q[31]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.973            ;
; Datapath:DUT|register_gen:R15|q[31]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.844            ;
; Datapath:DUT|register_gen:R14|q[31]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.844            ;
; Datapath:DUT|register_gen:R13|q[31]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.844            ;
; Datapath:DUT|register_gen:R12|q[31]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.844            ;
; control_unit:control|alu_opcode[0]    ; Datapath:DUT|register_gen:Zlow|q[0]  ; 16.610            ;
; register_gen:MDR|q[31]                ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.495            ;
; register_gen:PC|q[31]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 16.495            ;
; Datapath:DUT|register_gen:Zlow|q[1]   ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.613            ;
; Datapath:DUT|register_gen:Zhigh|q[1]  ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.613            ;
; Datapath:DUT|register_gen:LO|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.613            ;
; Datapath:DUT|register_gen:HI|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.613            ;
; Datapath:DUT|register_gen:R15|q[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.413            ;
; Datapath:DUT|register_gen:R14|q[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.413            ;
; Datapath:DUT|register_gen:R13|q[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.413            ;
; Datapath:DUT|register_gen:R12|q[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.413            ;
; Datapath:DUT|register_gen:R1|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.326            ;
; Datapath:DUT|register_gen:R3|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.326            ;
; Datapath:DUT|register_gen:R0|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.326            ;
; Datapath:DUT|register_gen:R2|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.326            ;
; register_gen:MDR|q[1]                 ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.306            ;
; register_gen:IR|q[1]                  ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.306            ;
; register_gen:PC|q[1]                  ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.306            ;
; Datapath:DUT|register_gen:R7|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R6|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R5|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R4|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R11|q[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R10|q[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R9|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:R8|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 15.305            ;
; Datapath:DUT|register_gen:RY|q[1]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 14.561            ;
; Datapath:DUT|register_gen:RY|q[0]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 14.561            ;
; control_unit:control|alu_opcode[1]    ; Datapath:DUT|register_gen:Zlow|q[26] ; 14.301            ;
; Datapath:DUT|register_gen:R1|q[3]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 13.480            ;
; Datapath:DUT|register_gen:R3|q[3]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 13.480            ;
; Datapath:DUT|register_gen:R0|q[3]     ; Datapath:DUT|register_gen:Zlow|q[26] ; 13.480            ;
+---------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CEFA9F23C7 for design "Phase3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 68 pins of 68 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock~inputCLKENA0 with 889 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 16425 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Phase3.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:39
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:37
Info (170193): Fitter routing operations beginning
Info (170089): 3e+04 ns of routing delay (approximately 6.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 54% of the available device resources in the region that extends from location X36_Y81 to location X47_Y91
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:07:00
Info (11888): Total time spent on timing analysis during the Fitter is 91.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Info (144001): Generated suppressed messages file C:/Users/19tja3/Documents/ELEC374/Phase3/QuartusProject/output_files/Phase3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 8741 megabytes
    Info: Processing ended: Sun Apr 07 21:00:18 2024
    Info: Elapsed time: 00:12:23
    Info: Total CPU time (on all processors): 00:23:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/19tja3/Documents/ELEC374/Phase3/QuartusProject/output_files/Phase3.fit.smsg.


