# 電腦輔助 VLSI 設計 課程作業集

此專案收錄了我在研究所修讀【電腦輔助 VLSI 設計】課程的四個作業。這些作業使用 VHDL 和 Verilog 程式語言來實現數位電路設計，並包含每個作業的說明文件及心得報告，展示了每次作業的程式運作過程、模擬結果、反思與討論等內容。

## 專案結構

專案按照四個作業進行組織，每個資料夾對應一個作業。每個資料夾內均包含以下文件：

- `HWx.pdf`: 該作業的說明文件，詳細介紹作業內容和要求。
- `61147046S_HWx.pdf`: 我在完成該作業後撰寫的心得報告，其中包括程式碼運作解釋、模擬結果分析及反思與討論。

### 資料夾與檔案概述

- **HW1/**:
  - `HW1.pdf`: 作業一說明文件。
  - `61147046S_HW1.pdf`: 作業一的心得報告。
  
- **HW2/**:
  - `HW2.pdf`: 作業二說明文件。
  - `61147046S_HW2.pdf`: 作業二的心得報告。
  
- **HW3/**:
  - `HW3.pdf`: 作業三說明文件。
  - `61147046S_HW3.pdf`: 作業三的心得報告。
  
- **HW4/**:
  - `HW4.pdf`: 作業四說明文件。
  - `61147046S_HW4.pdf`: 作業四的心得報告。

## 心得報告格式

每份心得報告遵循以下格式：

1. **Provide a simple explanation of your code**
   - 介紹程式碼如何運作以符合題目要求。
   - 說明設計的邏輯和功能模塊如何協同工作，滿足作業的技術規範。

2. **Waveform diagram here (Simulation Results)**
   - 展示模擬波形圖，並詳細解釋對波形的觀察結果。
   - 如果設計中包含狀態機，則附上其模擬波形圖，說明狀態轉移情況。

3. **Reflections and discussions**
   - 提出對該次作業的反思，討論設計過程中的挑戰與解決方法。
   - 分享對該設計的優化建議或進一步改進的想法。
   - 最後附上根據程式碼產生的 RTL 電路圖，並進行解釋。

## 使用技術

- **VHDL**: 用於設計硬體描述語言的數位電路模擬與實現。
- **Verilog**: 作為另一種硬體描述語言，亦應用於數位電路設計。

## 目標

透過這些作業，我希望展示自己在 VLSI 設計上的實作經驗和理解，並能夠進一步提升數位電路設計的能力。這些作業不僅幫助我加深了對硬體描述語言的掌握，也讓我對 VLSI 設計流程有了更全面的認識。

## 聯繫方式

如有任何問題或建議，歡迎與我聯絡！
