The proposed orderly-drive circuit architecture 
includes a delay-lock-loop (DLL), a data transition 
detector (TD), a replica driver (RD) and a switching 
type power regulator (PR). DLL generates a multi-
phases clock outputs to have the parallel interface 
circuits transmitted data with a constant phase 
difference. TD and RD are used to have interface 
circuit periodically produces a data-independent 
dynamic current from power supply. PR transfer the 
dynamic current consumption caused by TD and RD to an 
internal high supply voltage used for bandwidth 
extension thereby improving power efficiency. 
To verify the proposed SSN and CCN suppression 
scheme, this research will use 90nm CMOS technology 
to design a single-end parallel link system with 8 
data channels and operate at 5Gbps. Because the 
propose circuit system can achieve a higher speed and 
a lower hardware overhead than conventional parallel 
link scheme, it is suitable for the application of 
layer-to-layer and module-to-module data bus in 3D 
IC. 
 
英文關鍵詞： Simultaneous switching noise, SSN, Cross couple 
noise, Interface circuit, I/O, Interconnect, Parallel 
link, 3D IC 
 
 - I -                    
用於高速單端式平行鍵結系統之低雜訊介面電路技術 
中文摘要 
單端式平行鍵結系統的資料速率會受限於介面電路自身所產生的同步切換雜訊與耦合雜訊。為了
同時降低這兩種雜訊以提升資料速率，本研究提出了循序驅動的電路技巧來應用於平行鍵結系統的介
面電路上。讓所有的介面電路一個接一個地在不同時間點進行資料的傳送，使得介面電路所消耗的動
態電流平均地分配在不同時間。相較於以往介面電路是在同時間裡去汲取電流，本研究提出的做法可
使電源供應端的輸出的電流變化量大幅減少，進而得到較低的同步切換雜訊。此外相鄰通道介面電路
的驅動時間被調整成略大於180度的相位差距，以減少耦合雜訊在輸出資料眼狀圖所造成的時脈抖動
值。 
這個研究所提出的雜訊抑制電路包含了時脈延遲迴路、轉態偵測電路、複製驅動電路與切換式電
壓調變電路。時脈延遲迴路用來保證平行的介面電路能依序地在單位資料週期內的不同相位進行操
作。轉態偵測電路與複製驅動電路是用來使介面電路能在每個資料週期內都汲取固定的動態電流而無
關乎輸入資料。切換式電壓調變電路是將複製驅動電路所消耗的動態功率儲存起來並轉換成驅動電路
的供應電源以減少。 
為了驗證所提出的雜訊抑制電路架構，本研究使用90微米的製程來實現一個8個通道、操作速度為
5Gbps的單端式平行鍵結系統。本研究所實現的電路可做為三維晶片系統內的資料匯流排，使得不同
電路層級間的模組的資料傳送達到更高的傳送速度。為了提升平行鍵結系統的資料傳輸率，本研究在
發射端與接收端分別加入高通特性的通道等化電路來補償通道頻寬的限制。為了避免製程飄移的情形
下通道等化器的補償效果會降低，通道等化器的高通特性可以藉由外部調整來做到較佳的補償與較低
的消耗功率。 
 
關鍵字: 同步切換雜訊、耦合雜訊、介面電路、內部連接、平行鍵結、三維積體電路  
 
 - 1 -                    
1 前言 
單端訊號式(single-ended signaling)介面電路如圖 1 所示，經過傳輸通道的資料在接
收端與一參考電壓比較並判別出 1 與 0，單端訊號傳輸容易受共模雜訊 (common-mode 
noise)的影響，導致資料眼圖  (Eye diagram)的張開程度衰減，並降低雜訊邊限  (Noise 
margin)與時間邊限 (Timing margin)。 
單端式訊號介面電路的共模雜訊來源主要有三，如圖  2 所示，其一為同步切換雜
訊(Simultaneous Switching Noise，SSN)，其二為接收端的參考電壓雜訊，其三為通道間
的耦合雜訊(Cross-coupled noise)。同步切換雜訊是因多個通道的資料同時切換時，由電
源端汲取的電流產生劇烈變化，瞬間電流變化率 (di/dt)乘以電源端封裝模型  (package 
model) 的寄生電感值(L)造成供應電壓劇烈飄移，此雜訊的屬於交流(AC)雜訊，雜訊頻
寬與資料操作頻率接近。參考電壓雜訊是由於製程、電壓與溫度三者的漂移 (Process、
Voltage、Temperature, PVT) 所造成的誤差，此雜訊頻寬以直流成份(DC)為主。 
除了晶片間的傳輸，隨著直通矽晶穿孔(Through-Silicon Via, TSV) [8] 與 3D 堆疊式
封裝技術的發展，運用封裝技術來製造更高效能晶片，可預期的在未來影像感測電路、
射頻電路、混合信號電路、數位電路與記憶體等模組都將緊密結合。屆時會需要更多高
速匯流排電路來完成不同層級間的傳輸，當數以百計的匯流排同時以 Gbps 的速率進行
長距離的傳輸，而平行傳輸通道間僅有數微米的距離時，通道與通道間耦合雜訊
(Cross-couple Noise)的影響將是另一主要共模雜訊來源。 
 
VRD0
Ideal VDD
Ideal GND
SSN at 
GND
SSN at 
VDD
Ideal ref
Δref
D2
Dn
VR
D0
LC
L C
D1
VDD package
GND package
SSN
at VDD
SSN 
at GND
 
圖 1 單端訊號式介面電路傳輸架構，比較電壓由接收端產生 
RT
VDT
NAC
NDC
RTX
VDR
Data
Reference
VDT
RT
TMR (NDC)
TMR(NDC+NAC)
VREF
VREF+NDC+NAC
TMI (ideal)
NDC
 
圖 2 單端式訊號所接受之共模雜訊說明 
 - 3 -                    
假設每一位元資料週期內所有平行資料稱為一組資料，DBI AC 模式指的是若一組
資料內的轉態個數太多或太少時，會將該組資料全體作反相(inversion)的邏輯操作，並利
用一額外的信號稱為 DBI 來表示該組資料是否經過反相，圖 4(a)是 DBI AC 的一個例
子，圖中 t0 到 t3 是四個連續資料週期、D1~D8 代表平行資料輸入，在原始輸入資料中，
t0 到 t3 的時間內，資料轉態數為 3、6、4，我們可以看到在 t1 到 t2 的時間內，轉態個
數超過一半，信號發生 6 個轉態，因此我們將 t2 時間內整組資料進行反相邏輯操作，同
時設定 DBI 為 1 來告知後面的解碼電路，經 DBI AC 的編碼處理，t0 到 t3 的時間內，轉
態數目變為 3、3、4，原先會引發最大同步切換雜訊的 6 個轉態變成 3 個。 
在 DBI DC 模式中，是以一組資料內邏輯為 0 的個數，來作為該組資料是否進行反
相(inversion)邏輯操作的依據，由於記憶體介面電路輸出只在低準位時才有靜態電流消
耗，如圖 1 所示，DBI DC 除了能減少切換雜訊外，也限制電路的靜態功率消耗，圖 4(b)
是 8 筆平行資料作 DBI DC 的真值表範例，根據 1 與 0 的個數，可分為 C1 到 C9 共 9 種
狀況，C1 到 C5 之間準位為 0 的個數(0s)少於五個，C6-C9 時則多於 5 個，因此 C6-C9
作反相(inversion)邏輯操作，如此在任何狀況下準位為 0 的個數都會少於 5 個。 
 
Data Bus Inversion - AC mode
No. ofΔ >=half  inversion
Data Bus Inversion – DC mode
No. of 0 >= half  inversion
101111 111111111 1111C9
200111 11110111 1111C8
300011 11110011 1111C7
400001 11110001 1111C6
411111 00000000 1111C5
311111 10000000 0111C4
211111 11000000 0011C3
111111 11100000 0001C2
011111 11110000 0000C1
0sDBIDODIt2t3t1t2t0t1
t3t2t2t1t1t0t3t2t1t0
433463XΔs
0
0
1
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
0
0
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
100DBI
100D8
000D7
110d6
100d5
110d4
000d3
110d2
000d1
Original data
(b)(a)
 
圖 4 資料匯流排反相編碼 (a)交流式 (b)直流式  
 
3.3 三準位式差動編碼 (3-level differential encoding) [17]-[21]  
接著我們介紹另一個可減少同步切換雜訊的編碼架構，三準位式差動編碼，這個編
碼架構的特徵在於用信號的共模準位作為編碼依據，圖 5 顯示的是以 3 筆資料為範例的
系統架構圖與編碼真值表，其中 D0-D2 代表編碼輸入，P1-P3 代表編碼輸出，H、L、C
則分別代表信號輸出為高、低與共模三種準位，H 與 L 的準位則是根據電阻的分壓決定。
真值表的實現是依據以下三條規則，規則 1，當 D0 為 0 時，P0>P1，規則 2，當 D1 為 0
時，P2>P3，規則 3，當 D2 為 0 時，(P0+P1) > (P2+P3)。 
利用此規則所得到的真值表內 P0-P3 的值都是由兩個 C 與一個 H 與一個 L 所組成，
根據該特徵去審視圖 5 (a)，此編碼架構刻意使單端介面電路模仿差動介面電路的操作，
使任何狀況下流經過終端電阻上的靜態電流保持固定，因此若不考慮電流源與電流切換
開關的匹配問題，理論上該架構可完全消除同步切換雜訊，並只需一份電流來供應四個
通道內信號的傳輸，該架構的缺點是每三筆資料便需要一額外的傳輸通道，因此等效的
資料傳輸率為實際傳輸通道內資料速率的 75%，接收端的信號是由高、低準位(H、L)跟
 - 5 -                    
I1 ~ I8 代表平行驅動電路 TX1~TX8 的電流消耗，I1 + I2 +…+ I8 代表電源端所提供的
總電流，如此ㄧ來總電流的變動值將大幅降低，藉此可大幅減少電路操作時所產生的同
步切換雜訊。 
當平行資料與不同相位對齊時，將相鄰通道間的相位差調整約為半個資料周期，可
降低通道間的耦合雜訊(coupling-noise)，圖 7 是以 8 筆平行資料為範例，若資料轉態時
間為 1/4 個周期，透過調整延遲迴路使通道間相差 5/8 個資料周期，TX4 轉態造成的電
壓雜訊，對最鄰近的 TX3 與 TX5 來說約有 3/8 個資料週期的邊限(Timing Margin)，對次
臨近的 TX2 與 TX6 則有 2/8 個資料週期的邊限，更遠的 TX1 與 TX7 則有 1/8 個資料週
期的邊限。 
Margin
Margin
Margin
Margin
d1 TX1
d2∆t TX2
d3∆t TX3
d4 TX4
d5∆t TX5
d6∆t TX6
d7∆t TX7
d8 TX8
∆t
∆t
 
圖 7 以 8 個平行傳輸通道為例，使用所提出循序驅動後的輸出端耦合雜訊示意圖 
 
為了驗證所提出之降低同步切換雜訊方式，我們使用 90nm 製程實現一 8 個通道、
操作速度為 5Gbps 的單端式平行鍵結系統，系統架構如圖 8 所示，包含了時脈延遲迴
路、轉態偵測電路、複製驅動電路與切換式電壓調變電路，時脈延遲迴路使平行介面電
路能依序地在單位時脈週期內的不同相位進行操作。轉態偵測電路與複製驅動電路是用
來使介面電路能在每個資料週期內都汲取固定的動態電流而無關乎輸入資料。切換式電
壓調變電路是將複製驅動電路所消耗的動態功率儲存起來並轉換成驅動電路的供應電
源以減少功率消耗。以下依序介紹分部模組的架構與特性模擬。 
out
Switching Power
VDD2 / GND2
Driver
IA
IB
Voltage 
doublers
Transition 
detection
in
B/B
A/A
IA+IB
 
圖 8 單一通道發射端的內部電路模組架構圖 
 - 7 -                    
模擬結果       圖 12 顯示輸出電壓範圍為 0.4~0.8V，所提出的驅動電路並非將
輸出點電壓充電到 VDD 或放電到 GND，而是以電荷分享的作法去對輸出點充放電，優
點在於由動態功率消耗方程式 f×C×∆V2 可知相較於以全幅操作的單端式驅動電路，如此
可大幅降低動態功率消耗與同步切換雜訊，但缺點在於輸出電壓振幅會受到輸出端負載
電容改變而改變，此處我們假定輸出電容為 2pF。 
我們採用電荷分享式驅動電路的另外ㄧ個原因是可便於我們加入另外ㄧ組利用切
換式電壓調變電路所產生的 1.4V 與–0.4V 供應電壓，由於電壓範為相較標準電壓 1.2V
與 0V 寬，可加強驅動電路的暫態響應。 
 
out
in inb
VDD21.2V
GND20V
C
D
A
B
outin
inb
VDD21.2V
GND20V
C
D
A
B
Out = VOH Out = VOL VOL
out
A
B
out
C
D
VDD2
(1.4)
GND2
(–0.4)
1.2
0
VOH
VOL0.4
0.8
VOH VOL VOH
 
圖 11 採用切換電容架構的單端式驅動電路       圖 12   單端式驅動電路模擬 
 
4.2.3 切換式供應電壓調變電路 
為了讓複製的驅動電路所消耗的動態功率獲得充分利用，我們利用這個複製的驅動
電路去驅動一倍壓器(voltage doubler)，並進而產生分別為約 1.4V 與–0.4V 的供應電壓，
交流模式的電源調節電路圖 13 所示，將這額外產生的動態功率消耗儲存起來，模擬結
果顯示可產生，並用來供應驅動電路以提升功率效率(power efficiency)與操作頻寬。 
 
0
-0.5
1.5
1
0.5
VDD2
V1&V1b
V2&V2b
GND2
GND2
VDD2
V2&V2b
V1&V1b
 
圖 13 驅動電路架構圖與模擬結果 
 
 
 - 9 -                    
別是採用相同相位的參考時脈(左)與不同相位的參考時脈(右) ，每個單端介面的輸出波
形，可以看到提出的電路架構的輸出資料眼狀圖有較小的時脈抖動，圖 16 最右方是模
擬每個單端式介面電路所消耗的電流，可以看出電流依序消耗，就如圖 6 右半部的電流
示意圖，由於大幅降低了電流變化，因此可大幅降低同步切換雜訊較低。 
為了比較傳統架構與提出架構在不同速度底下的表現，圖 17 模擬在 6Gbps、4Gbps
與 2Gbps 下的輸出端眼狀圖與電源供應端的同步切換雜訊，當加入了循序驅動的機制
後，由於同步切換雜訊峰對峰值由 270-300mV 降低至 67mV，因此時脈抖動的峰對峰值
從 50~70ps 降至 10ps。 
∆t TX1
TX2
TX8
I1
I2
I8
∆t TX7
I7
∆t
TX1
TX2
TX8
I1
I2
I8
TX7
I7
Conventional parallel link Proposed parallel link
I1
I2
I3
I4
I5
I6
I7
I8
Current consumption of 
proposed parallel link
 
圖 16  6Gbps的驅動電路消耗電流模擬 (左)傳統架構(右)提出架構    
6Gbps
Conventional: 
Pk-pk : 284mV
Proposed 
Pk-pk : 67mV
Conventional: 
Pk-pk : 69.3ps
Proposed 
Pk-pk : 10.6ps
0 50 100 150 200 250 300
0 50 100 150 200 250 300
Time (ps)
Time (ps)
Conventional: 
Pk-pk : 300mV
Proposed 
Pk-pk : 64mV
Conventional: 
Pk-pk : 61.3ps
Proposed 
Pk-pk : 8.1ps
Conventional: 
Pk-pk : 277mV
Proposed 
Pk-pk : 55.6mV
Conventional: 
Pk-pk : 53ps
Proposed 
Pk-pk : 5.7ps
0 100 200 300 400
Time (ps)
0 100 200 300 400
Time (ps)
0 250 500 750 1000
Time (ps)
0 250 500 750 1000
Time (ps)
4Gbps 2Gbps
O
u
tp
u
t t
im
in
g 
jitt
er
G
ro
u
nd
 
bo
un
ce
O
u
tp
u
t t
im
in
g 
jitt
er
G
ro
u
nd
 
bo
un
ce
 
圖 17  6Gbps的輸出時脈抖動與切換雜訊系統模擬 
 
 11 
6 參考文獻 
 [1] K. Kanda et al., "A Single-40 Gb/s Dual-20 Gb/s Serializer IC With SFI-5.2 Interface in 65nm CMOS," IEEE 
J. Solid-State Circuits, Vol.44, No.12, pp.3580-3589, Dec. 2009. 
[2] H. Cheng et al., "A 32/16-Gb/s Dual-Mode Pulsewidth Modulation Pre-Emphasis (PWM-PE) Transmitter 
With 30-dB Loss Compensation Using a High-Speed CML Design Methodology," IEEE Trans. Circuits and 
Systems I, Vol.56, No. 8, pp.1794-1806, Aug. 2009.  
[3] A. Tajalli and Y. Leblebici, "A Slew Controlled LVDS Output Driver Circuit in 0.18um CMOS Technology," 
IEEE J. Solid-State Circuits, Vol. 44, No.2, pp.538-548, Feb. 2009.  
[4] Yasumoto Tomita et al., "A 20-Gb/s Simultaneous Bidirectional Transceiver Using a Resistor- Transconductor 
Hybrid in 0.11-um CMOS," IEEE J. Solid-State Circuits, Vol. 42, No. 3, pp.627-636, Mar. 2007. 
[5] H. Lee et al., "A 16 Gb/s/Link, 64 GB/s Bidirectional Asymmetric Memory Interface," IEEE J. Solid-State 
Circuits, Vol. 44, No. 4, pp.1235-1247, Apr. 2009. 
[6] S.-J. Bae et at., “An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low 
Noise Data Bus Inversion, ” IEEE J. Solid-State Circuits, Vol. 43, No.1, pp.121-131, Jan. 2008. 
[7] A. Boni, A. Pierazzi, and D. Vecchi, “LVDS I/O interface for Gb/sper- Pin operation in 0.35-um CMOS,” IEEE 
J. Solid-State Circuits, Vol. 36, No. 4, pp.706-711, Apr. 2001. 
[8] International Technology Roadmap for Semiconductors. 2009 update [Online]. Available: 
http://www.itrs.net/Links/2009ITRS/2009Chapters_2009Tables/2009_Interconnect.pdf 
[9] Cabara T.J., Fischer W.C., Harrington J. and Troutman W., “ Forming damped LRC parasitic circuits in 
simultaneously switched CMOS output buffers,” IEEE J. Solid-State Circuits, Vol. 32, No.3, pp.407-418, Mar. 
1997.  
[10] F. Garcia et al., “Design of a slew rate controlled output buffer” in Proc. IEEE ASIC Conf., 1998, pp.147-150. 
[11] S.-K. Shin et al., ”A slew-rate controlled output driver using PLL as compensation circuit,” IEEE J. Solid-State 
Circuits, Vol.38, No.7, pp.1227-1233, July 2003. 
[12] Senthinathan R. and Prince J.L., “Application specific CMOS output driver circuit design techniques to reduce 
simultaneous switching noise,” IEEE J. Solid-State Circuits, No.12, pp.1383-1388, Dec. 1993. 
[13] Deutschmann B. and Ostermann T., ”CMOS output drivers with reduced ground bounce and electromagnetic 
emission,” in Proc. European Solid-State Circuits Conf., Nov. 2003, pp.537-540  
[14] H. Lu et al., “Design of an All-Digital LVDS Driver,” IEEE Trans. on Circuit and System I, Vol.56, No.8, 
pp.1635-1644, Aug. 2009. 
[15] R. Kho et al., “A 75 nm 7 Gb/s/pin 1 Gb GDDR5 graphics memory device with bandwidth- improvement 
techniques,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2009, pp.134-135. 
[16] S.-J. Bae et al., “A 60 nm 6 Gb/s/pin GDDR5 graphics DRAM with multifaced clocking and ISI/ 
SSN-reduction techniques,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2008, pp. 278-279. 
 13 
國科會補助計畫衍生研發成果推廣資料表 
日期：100 年 9月 1 日 
國科會補助計畫 
計畫名稱：用於高速單端式平行鍵結系統之低雜訊介面電路技術 
計畫主持人：林鴻文        
計畫編號：NSC99－2218－E－155－007－  領域：混合信號積體電路 
（中文）用於單端式平行鍵結系統之低雜訊介面電路技術 
研發成果名稱 （英文）Low noise circuit technique for single-end parallel link 
system 
成果歸屬機構 元智大學 發明人 (創作人) 
林鴻文 
（中文） 
單端式平行鍵結系統的資料速率會受限於介面電路
自身所產生的同步切換雜訊與耦合雜訊。為了同時降低
這兩種雜訊以提升資料速率，本研究提出了循序驅動的
電路技巧來應用於平行鍵結系統的介面電路上。讓所有
的介面電路一個接一個地在不同時間點進行資料的傳
送，使得介面電路所消耗的動態電流平均地分配在不同
時間。相較於以往介面電路是在同時間裡去汲取電流，
本研究提出的做法可使電源供應端的輸出的電流變化量
大幅減少，進而得到較低的同步切換雜訊。此外相鄰通
道介面電路的驅動時間被調整成略大於 180 度的相位差
距，以減少耦合雜訊在輸出資料眼狀圖所造成的時脈抖
動值。  技術說明 
（英文） 
For high speed single-end parallel link system, its data rate is 
limited to simultaneous switching noise (SSN) and cross couple noise 
(CCN) caused by interface circuits. To reduce SSN and CCN, this 
research proposes an orderly-drive parallel interface circuit. The 
parallel interface circuits transmit data at different phases of data 
period instead of simultaneously transmit data at the same phase. The 
current spike at power supply is averaged to all the data period thereby 
highly reducing SSN. In addition, the timing of transmitted data of 
adjacent channels is set to about equal but higher than half data period. 
For the output data eye diagram, the deterministic timing jitter induced 
by CCN can be highly reduced. 
產業別 積體電路設計 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/12/19
國科會補助計畫
計畫名稱: 用於高速單端式平行鍵結系統之低雜訊介面電路技術
計畫主持人: 林鴻文
計畫編號: 99-2218-E-155-007- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
