<!DOCTYPE html>
<html lang="en">

<head>
    <meta charset="UTF-8">
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>
        Document
    </title>
    <link rel='stylesheet' href=../../../css/index.css />
    
    <link rel="icon" href="https://raw.githubusercontent.com/learner-lu/picbed/master/logo.png">
</head>

<body class="light">
    <a href="https://github.com/IcarusSong/cxl-papers.git" target="_blank" class="github-corner" aria-label="View source on GitHub"><svg width="80" height="80" viewBox="0 0 250 250" style="fill:#151513; color:#fff; position: absolute; top: 0; border: 0; right: 0;" aria-hidden="true"><path d="M0,0 L115,115 L130,115 L142,142 L250,250 L250,0 Z"></path><path d="M128.3,109.0 C113.8,99.7 119.0,89.6 119.0,89.6 C122.0,82.7 120.5,78.6 120.5,78.6 C119.2,72.0 123.4,76.3 123.4,76.3 C127.3,80.9 125.5,87.3 125.5,87.3 C122.9,97.6 130.6,101.9 134.4,103.2" fill="currentColor" style="transform-origin: 130px 106px;" class="octo-arm"></path><path d="M115.0,115.0 C114.9,115.1 118.7,116.5 119.8,115.4 L133.7,101.6 C136.9,99.2 139.9,98.4 142.2,98.6 C133.8,88.0 127.5,74.4 143.8,58.0 C148.5,53.4 154.0,51.2 159.7,51.0 C160.3,49.4 163.2,43.6 171.4,40.1 C171.4,40.1 176.1,42.5 178.8,56.2 C183.1,58.6 187.2,61.8 190.9,65.4 C194.5,69.0 197.7,73.2 200.1,77.6 C213.8,80.2 216.3,84.9 216.3,84.9 C212.7,93.1 206.9,96.0 205.4,96.6 C205.1,102.4 203.0,107.8 198.3,112.5 C181.9,128.9 168.3,122.5 157.7,114.1 C157.9,116.9 156.7,120.9 152.7,124.9 L141.0,136.5 C139.8,137.7 141.6,141.9 141.8,141.8 Z" fill="currentColor" class="octo-body"></path></svg></a><style>.github-corner:hover .octo-arm{animation:octocat-wave 560ms ease-in-out}@keyframes octocat-wave{0%,100%{transform:rotate(0)}20%,60%{transform:rotate(-25deg)}40%,80%{transform:rotate(10deg)}}@media (max-width:500px){.github-corner:hover .octo-arm{animation:none}.github-corner .octo-arm{animation:octocat-wave 560ms ease-in-out}}</style>
    <div class="header-navigator"><ul><li><a href="#h1-0">STARNUMA: Mitigating NUMA Challenges with Memory Pooling</a><ul><li><a href="#h2-1">1. 文章背景</a></li></ul><ul><li><a href="#h2-2">2. 相关工作以及局限性</a></li></ul><ul><li><a href="#h2-3">3. 论文发现以及论文贡献</a><ul><li><a href="#h3-4">论文发现</a></li></ul><ul><li><a href="#h3-5">论文贡献</a></li></ul></li></ul><ul><li><a href="#h2-6">4. 方法策略</a><ul><li><a href="#h3-7">设计方案：CXL内存池</a></li></ul><ul><li><a href="#h3-8">遇到的困难及解决方法</a></li></ul></li></ul><ul><li><a href="#h2-9">5. 实验设置与实验结果</a><ul><li><a href="#h3-10">实验平台与设置</a></li></ul><ul><li><a href="#h3-11">实验结果与对比</a></li></ul></li></ul><ul><li><a href="#h2-12">6. 前提假设与局限性</a><ul><li><a href="#h3-13">前提假设</a></li></ul><ul><li><a href="#h3-14">局限性</a></li></ul></li></ul></li></ul></div><div class='markdown-body'><h1 id="h1-0">STARNUMA: Mitigating NUMA Challenges with Memory Pooling</h1><h2 id="h2-1"><ol start="1"><li>文章背景</li></ol></h2><p>这篇文章的背景是<b>大型多路（multi-socket）服务器系统</b>（通常指8路以上）在高性能计算（HPC）、大规模交易处理和数据库等关键任务领域中的重要性。这些系统需要整合数百个处理器核心和TB级的共享内存。</p><p>其核心挑战在于<b>非均匀内存访问（NUMA）</b>问题。随着服务器节点（socket）数量的增加，节点间的互连网络变得更加复杂和分层化。这导致了以下问题：</p><ol start="1"><li><p><b>访问延迟差异巨大</b>：处理器访问其本地内存（local memory）非常快（如80ns），但访问其他节点的远程内存（remote memory）则慢得多。在16路系统中，跨机箱（inter-chassis）的远程访问延迟可能高达360ns，延迟差距超过4倍。</p></li></ol><ol start="2"><li><p><b>远程带宽瓶颈</b>：节点间的互连链路（如UPI、NUMALink）带宽远低于本地内存带宽，在高负载下容易成为瓶颈，导致严重的排队延迟。</p></li></ol><ol start="3"><li><p><b>数据放置难题</b>：为了缓解NUMA效应，操作系统会尝试将数据页放置在访问最频繁的节点上。然而，对于一些具有不规则访问模式的工作负载（如某些图计算），存在大量被多个节点频繁、活跃共享的内存页。</p></li></ol><p>作者将这些没有明确“归属地”（home socket）的内存页称为<b>“流浪页”（vagabond pages）</b>。将这些页面放置在任何一个节点都会导致大量昂贵的远程内存访问，从而严重影响性能。现有NUMA架构在物理上缺少一个对所有节点都“公平”的位置来存放这些流浪页。</p><h2 id="h2-2"><ol start="2"><li>相关工作以及局限性</li></ol></h2><p>作者在第六节（VI. RELATED WORK）中详细讨论了相关工作及其局限性：</p><ol start="1"><li><p><b>传统的NUMA管理与数据放置</b>：</p><ul><li><p><b>工作内容</b>：主要依靠操作系统或运行时系统，在页粒度上进行数据放置和迁移，以提高数据局部性。</p></li></ul><ul><li><p><b>局限性</b>：对于“流浪页”问题束手无策。因为流浪页被多个节点共享，不存在一个最佳的NUMA节点作为其“家”。将它迁移到任何一个节点都会对其他节点造成伤害，或者导致频繁的“乒乓迁移”（ping-ponging）。此外，纯软件机制（如通过页错误来追踪访问）的开销很大。</p></li></ul></li></ol><ol start="2"><li><p><b>数据复制（Data Replication）</b>：</p><ul><li><p><b>工作内容</b>：例如 R-NUMA，它通过在硬件中为只读数据或读多写少的数据创建多个副本来提高局部性。</p></li></ul><ul><li><p><b>局限性</b>：论文通过实验数据指出（如图2b），许多流浪页是<b>可读写的（read-write）</b>。在多个节点间维护软件管理的、可写页面的多个副本的一致性，会引入极高的复杂度和性能开销，尤其是在高频写入的场景下。</p></li></ul></li></ol><ol start="3"><li><p><b>基于CXL的内存系统</b>：</p><ul><li><p><b>工作内容</b>：近期的一些工作（如Pond）利用CXL技术构建内存池，实现了内存的解耦和跨主机共享。</p></li></ul><ul><li><p><b>局限性</b>：这些工作主要关注<b>横向扩展（scale-out）</b>架构（即多个独立的服务器通过网络连接），其目标是实现灵活的内存资源划分和分配，而不是解决<b>纵向扩展（scale-up）</b>系统（即单台大型、紧耦合的服务器）内部的NUMA性能瓶颈问题。它们更侧重于资源隔离和供给，而非在单一操作系统镜像下进行高性能的主动共享。</p></li></ul></li></ol><p>总的来说，现有工作要么无法有效处理“流浪页”，要么引入过高的开销，要么应用场景不同。STARNUMA正是为了填补这一空白，为大型scale-up系统中的流浪页提供一个架构级别的解决方案。</p><h2 id="h2-3"><ol start="3"><li>论文发现以及论文贡献</li></ol></h2><h3 id="h3-4">论文发现</h3><p>核心发现是<b>“流浪页”的存在及其对性能的巨大影响</b>。 论文通过对图计算基准测试BFS的分析（图2）得出了一个惊人的结论：</p><ul><li><p><b>虽然被超过8个节点共享的页面（即没有合适的机箱作为归属地）只占总页数的7%，但它们却贡献了高达68%的内存访问量。</b></p></li></ul><p>这个发现揭示了传统NUMA优化策略的根本性短板：性能瓶颈的根源在于一小部分被极度共享的数据，而现有架构中缺少一个能高效容纳这些数据的位置。</p><h3 id="h3-5">论文贡献</h3><ol start="1"><li><p><b>提出STARNUMA新架构</b>：首次提出了一种新颖的NUMA架构，通过增加一个所有节点都能以单跳、高带宽方式访问的<b>CXL内存池</b>，来专门解决流浪页的放置问题。</p></li></ol><ol start="2"><li><p><b>设计了实用的实现机制</b>：设计了一套轻量级的<b>硬件辅助的页面监控和迁移机制</b>。该机制能够高效地识别出流浪页并将其迁移到内存池中，同时解决了传统软件迁移方案开销过高的问题。</p></li></ol><ol start="3"><li><p><b>构建了新颖的评估方法</b>：为评估这种超大规模系统，设计了一种<b>多步采样和混合保真度（multi-step sampling and mixed-modality）</b>的仿真方法，使得在可接受的时间内对大型系统进行周期级（cycle-level）的精确仿真成为可能。</p></li></ol><ol start="4"><li><p><b>证明了显著的性能优势</b>：通过详尽的实验证明，在16路系统上，STARNUMA平均能将<b>内存平均访问时间（AMAT）降低48%</b>，带来<b>平均1.54倍、最高2.17倍的性能提升</b>。</p></li></ol><h2 id="h2-6"><ol start="4"><li>方法策略</li></ol></h2><p>为了利用“流浪页”这一发现，作者的策略是<b>“既然没有好地方，就创造一个好地方”</b>。</p><h3 id="h3-7">设计方案：CXL内存池</h3><ol start="1"><li><p><b>架构</b>：在传统NUMA系统基础上，增加一个CXL内存池。该池通过独立的CXL链路以<b>星形拓扑（Star Topology）</b>连接到系统中的每一个socket，这也是其名称“STAR-NUMA”的由来。</p></li></ol><ol start="2"><li><p><b>特性</b>：</p><ul><li><p><b>公平的访问延迟</b>：所有socket访问内存池的延迟都是相同的（约180ns）。这个延迟介于本地访问（80ns）和最差的远程访问（360ns）之间，比最差情况快了2倍。</p></li></ul><ul><li><p><b>高带宽</b>：CXL提供了高带宽链路（如每个x8链路提供40GB/s有效带宽），为远程访问提供了额外的带宽资源，缓解了原有互连网络的拥塞。</p></li></ul><ul><li><p><b>硬件一致性</b>：内存池作为CXL Type-3设备，支持硬件缓存一致性，对应用程序完全透明。</p></li></ul></li></ol><h3 id="h3-8">遇到的困难及解决方法</h3><ol start="1"><li><p><b>困难一：如何高效识别流浪页？</b></p><ul><li><p><b>挑战</b>：纯软件方案（如定期设置页面保护并捕获缺页中断）开销太大，无法满足高频迁移的需求。</p></li></ul><ul><li><p><b>对策</b>：设计了<b>硬件辅助的访问监控机制</b>（图5）。</p></li></ul><ul><li><p>在每个TLB条目旁增加一个计数器（counter annex）来记录访问次数。</p></li></ul><ul><li><p>在内存中开辟一个专门的元数据区，用于存储每个内存区域（region）的访问统计信息（包括被哪些socket访问过）。</p></li></ul><ul><li><p>当TLB条目被换出或被周期性标记后再次访问时，由硬件（Page Table Walker, PTW）自动将TLB annex中的计数值累加到内存的元数据区。</p></li></ul></li></ol><ol start="2"><li><p><b>困难二：如何决定迁移时机和目标？</b></p><ul><li><p><b>挑战</b>：需要一个低开销的决策逻辑。</p></li></ul><ul><li><p><b>对策</b>：由一个操作系统线程<b>周期性地</b>扫描元数据区，并执行一个简单的<b>基于阈值的决策算法</b>（Algorithm 1）。</p></li></ul><ul><li><p>如果一个页面的共享节点数超过阈值（如8个），就将其迁移到内存池。</p></li></ul><ul><li><p>否则，如果它被少数节点频繁访问，就将其迁移到访问最频繁的节点。</p></li></ul></li></ol><ol start="3"><li><p><b>困难三：页面迁移本身的开销（尤其是TLB Shootdown）</b></p><ul><li><p><b>挑战</b>：迁移一个页面后，需要让系统中所有可能缓存了该页面旧地址映射的CPU核心的TLB失效，这个过程（TLB Shootdown）开销极高。</p></li></ul><ul><li><p><b>对策</b>：<b>假设并采用</b>了先前研究工作[64]中提出的<b>硬件支持的TLB Shootdown机制</b>。该机制通过一个共享的TLB目录，只向真正缓存了该TLB条目的核心发送中断，从而大大降低了开销。</p></li></ul></li></ol><h2 id="h2-9"><ol start="5"><li>实验设置与实验结果</li></ol></h2><h3 id="h3-10">实验平台与设置</h3><ul><li><p><b>平台</b>：实验<b>并非基于真实的CXL硬件</b>，而是构建了一个详尽的<b>仿真平台</b>。</p><ul><li><p><b>核心工具</b>：使用<b>ChampSim</b>作为周期级模拟器，<b>Intel Pintool</b>用于捕获应用程序的指令和内存访问轨迹，<b>DRAMSim3</b>用于模拟内存控制器行为。</p></li></ul><ul><li><p><b>系统模型</b>：模型基于一个真实的16路系统（HPE Superdome Flex）进行配置。为了使仿真可行，对系统进行了缩减，例如每个socket建模为4个核而非28个，互连带宽和内存容量也按比例缩减（详见Table I和II）。</p></li></ul><ul><li><p><b>基准负载</b>：选择了四类具有代表性的工作负载：图分析（GAP）、HPC（GenomicsBench）、数据服务（Masstree）和事务处理（TPCC）。</p></li></ul></li></ul><h3 id="h3-11">实验结果与对比</h3><ul><li><p><b>效果如何</b>：效果非常显著。如图8所示，STARNUMA平均带来<b>1.54倍</b>的IPC提升，并将AMAT<b>降低了48%</b>。它通过将大量慢速的2-hop跨机箱访问转换为速度快一倍的内存池访问，同时缓解了互连链路的拥塞。</p></li></ul><ul><li><p><b>对比指标</b>：主要对比指标是<b>IPC（每周期指令数）</b>和<b>AMAT（内存平均访问时间）</b>。</p></li></ul><ul><li><p><b>对比是否公平</b>：<b>非常公平，甚至对自身更严苛</b>。</p><ul><li><p>它的基线（Baseline）系统<b>不是一个简单的“稻草人”</b>。Baseline系统被赋予了<b>零开销的“先知”迁移决策能力</b>（即能完美知道所有页面的访问模式），只计算迁移本身的开销。这使得Baseline已经是一个非常强大的对手。STARNUMA在这种强基线下依然取得了巨大优势。</p></li></ul></li></ul><ul><li><p><b>是否全面</b>：<b>非常全面</b>。</p><ul><li><p><b>比相关工作好</b>：通过与“暴力增加带宽”的方案（Baseline ISO-BW, 2xBW, 见图11）对比，证明了STARNUMA的架构性改变比单纯增加带宽更有效、更具性价比。</p></li></ul><ul><li><p><b>取得效果是合理的</b>：通过静态放置实验（图9），证明了即使为Baseline提供完美的静态页面布局，其性能也几乎没有提升。这说明问题出在Baseline架构本身缺少一个合适的位置，从而证明了引入内存池的合理性。</p></li></ul><ul><li><p><b>消融/敏感性分析</b>：</p></li></ul><ul><li><p>分析了不同<b>内存池延迟</b>的影响（图10），证明即使延迟增加，方案依然有效。</p></li></ul><ul><li><p>分析了不同<b>内存池容量</b>的影响（图12），发现即使容量较小，也能捕获大部分热点页面，性能下降不多，表明方案的成本效益很高。</p></li></ul><ul><li><p>验证了<b>评估方法的鲁棒性</b>（图14），通过增加仿真细节和系统规模，证明了结论的稳定性和可信性。</p></li></ul></li></ul><h2 id="h2-12"><ol start="6"><li>前提假设与局限性</li></ol></h2><h3 id="h3-13">前提假设</h3><ol start="1"><li><p><b>硬件支持的可用性</b>：论文的性能优势高度依赖于一些<b>先进但目前尚未普及的硬件支持</b>。特别是轻量级的页面访问追踪硬件（TLB annex）和高效的硬件TLB Shootdown机制。如果这些支持不存在，迁移开销可能会抵消大部分收益。</p></li></ol><ol start="2"><li><p><b>CXL生态的成熟度</b>：假设能够构建出符合论文描述的、具有低延迟（180ns）、高带宽、支持多主机硬件一致性的CXL Type-3内存池设备。虽然技术上可行，但在如此大规模的系统上实现仍有挑战。</p></li></ol><h3 id="h3-14">局限性</h3><ol start="1"><li><p><b>仿真而非实物</b>：所有结果都来自于仿真。虽然仿真方法严谨，但真实硬件和操作系统中可能存在一些未被建模的复杂因素（如OS调度噪声、电源管理等），可能会影响实际性能。</p></li></ol><ol start="2"><li><p><b>工作负载依赖性</b>：STARNUMA的效果对工作负载类型敏感。它对那些具有大量“流浪页”的不规则访问模式工作负载（如BFS、SSSP）效果最好。而对于数据局部性本身就很好的工作负载（如论文中的POA），由于几乎不使用内存池，因此没有任何性能提升。</p></li></ol><ol start="3"><li><p><b>可扩展性限制</b>：论文主要聚焦于16路系统，并简要讨论了通过CXL交换机扩展到32路。但对于更大规模的系统，<b>中心化的星形内存池</b>最终可能成为新的性能瓶颈（无论是带宽还是缓存一致性协议的管理）。其可扩展性并非无限。</p></li></ol></div>
    <div class="dir-tree"><ul><li><a href="../../md-docs/README" >README</a></li></ul><ul><li><a href="../../内存池化/Pond" >内存池化</a><ul><li><a href="../../内存池化/Pond" >Pond</a></li></ul><ul><li><a href="../../内存池化/Direct_CXL" >Direct_CXL</a></li></ul><ul><li><a href="../../内存池化/Against_CXL_Memory_Pooling" >Against_CXL_Memory_Pooling</a></li></ul><ul><li><a href="../../内存池化/Logical Memory Pools:  Flexible and Local Disaggregated Memory" >Logical Memory Pools:  Flexible and Local Disaggregated Memory</a></li></ul><ul><li><a href="../../内存池化/STARNUMA: Mitigating NUMA Challenges with Memory Pooling" >STARNUMA: Mitigating NUMA Challenges with Memory Pooling</a></li></ul><ul><li><a href="../../内存池化/Performance Evaluation on CXL-enabled Hybrid  Memory Pool" >Performance Evaluation on CXL-enabled Hybrid  Memory Pool</a></li></ul><ul><li><a href="../../内存池化/Memory Sharing with CXL: Hardware and Software Design Approaches" >Memory Sharing with CXL: Hardware and Software Design Approaches</a></li></ul></li></ul><ul><li><a href="../../内存分级/TPP" >内存分级</a><ul><li><a href="../../内存分级/TPP" >TPP</a></li></ul><ul><li><a href="../../内存分级/NeoMem" >NeoMem</a></li></ul></li></ul><ul><li><a href="../../带宽与延迟/Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices" >带宽与延迟</a><ul><li><a href="../../带宽与延迟/Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices" >Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices</a></li></ul><ul><li><a href="../../带宽与延迟/Systematic CXL Memory Characterization and  Performance Analysis at Scale" >Systematic CXL Memory Characterization and  Performance Analysis at Scale</a></li></ul></li></ul><ul><li><a href="../../CXL-SSD/Hello_Bytes" >CXL-SSD</a><ul><li><a href="../../CXL-SSD/Hello_Bytes" >Hello_Bytes</a></li></ul><ul><li><a href="../../CXL-SSD/Cache_in_Hand" >Cache_in_Hand</a></li></ul></li></ul><ul><li><a href="../../simulation/CXL-DMsim" >simulation</a><ul><li><a href="../../simulation/CXL-DMsim" >CXL-DMsim</a></li></ul></li></ul><ul><li><a href="../../CXL探索/Enhanced_Memory_Functions" >CXL探索</a><ul><li><a href="../../CXL探索/Enhanced_Memory_Functions" >Enhanced_Memory_Functions</a></li></ul></li></ul><ul><li><a href="../../内存拓展/Breaking_Barriers:Expanding_GPU_Memory_with_Sub-Two_Digit_Nanosecond_Latency_CXL_Controller" >内存拓展</a><ul><li><a href="../../内存拓展/Breaking_Barriers:Expanding_GPU_Memory_with_Sub-Two_Digit_Nanosecond_Latency_CXL_Controller" >Breaking_Barriers:Expanding_GPU_Memory_with_Sub-Two_Digit_Nanosecond_Latency_CXL_Controller</a></li></ul><ul><li><a href="../../内存拓展/Accelerating_Performance_of_GPU-based_Workloads_Using_CXL" >Accelerating_Performance_of_GPU-based_Workloads_Using_CXL</a></li></ul></li></ul><ul><li><a href="../../Prefetch/Polaris: Enhancing CXL-based Memory Expanders with Memory-side Prefetching" >Prefetch</a><ul><li><a href="../../Prefetch/Polaris: Enhancing CXL-based Memory Expanders with Memory-side Prefetching" >Polaris: Enhancing CXL-based Memory Expanders with Memory-side Prefetching</a></li></ul></li></ul></div>
    <div class="zood"><a class="" href="https://github.com/luzhixing12345/zood" target="_blank">zood</a></div>
    <script type="text/javascript" src="../../../js/next_front.js"></script><script>addLink("../../内存池化/Logical Memory Pools:  Flexible and Local Disaggregated Memory","../../内存池化/Performance Evaluation on CXL-enabled Hybrid  Memory Pool","ab");</script><script type="text/javascript" src="../../../js/change_mode.js"></script><script>addChangeModeButton("../../../img/sun.png","../../../img/moon.png");</script><script type="text/javascript" src="../../../js/copy_code.js"></script><script>addCodeCopy("../../../img/clipboard.svg","../../../img/clipboard-check.svg");</script><script type="text/javascript" src="../../../js/navigator.js"></script><script type="text/javascript" src="../../../js/picture_preview.js"></script><script type="text/javascript" src="../../../js/global_js_configuration.js"></script>
</body>

</html>