|addsub
y0 <= ins7t.DB_MAX_OUTPUT_PORT_TYPE
clear => ins7t.ACLR
clear => inst1.ACLR
clear => inst255.ACLR
Clk => clock_generator:inst4.CLK_IN
y1 <= inst1.DB_MAX_OUTPUT_PORT_TYPE
w1 => inst3.IN0
y2 <= inst255.DB_MAX_OUTPUT_PORT_TYPE
w2 => inst2.IN0


|addsub|clock_generator:inst4
CLK_OUT <= inst7.DB_MAX_OUTPUT_PORT_TYPE
CLK_IN => clock_divider_1024:inst101.CLK_IN


|addsub|clock_generator:inst4|clock_divider_1024:inst102
CLK_OUT <= inst10.DB_MAX_OUTPUT_PORT_TYPE
CLK_IN => inst1.CLK
CLK_IN => inst2.CLK
CLK_IN => inst3.CLK
CLK_IN => inst4.CLK
CLK_IN => inst5.CLK
CLK_IN => inst6.CLK
CLK_IN => inst7.CLK
CLK_IN => inst8.CLK
CLK_IN => inst9.CLK
CLK_IN => inst10.CLK


|addsub|clock_generator:inst4|clock_divider_1024:inst101
CLK_OUT <= inst10.DB_MAX_OUTPUT_PORT_TYPE
CLK_IN => inst1.CLK
CLK_IN => inst2.CLK
CLK_IN => inst3.CLK
CLK_IN => inst4.CLK
CLK_IN => inst5.CLK
CLK_IN => inst6.CLK
CLK_IN => inst7.CLK
CLK_IN => inst8.CLK
CLK_IN => inst9.CLK
CLK_IN => inst10.CLK


