// Code generated by Icestudio 0.10
// Sat, 18 Mar 2023 19:02:16 GMT

// Testbench template
`include "MultiplexerZielDaten.v"
`default_nettype none
`define DUMPSTR(x) `"x.vcd`"
`timescale 10 ns / 1 ns
`define assert(signal, value) \
        if (signal !== value) begin \
            $display("ASSERTION FAILED in %m: signal != value"); \
            $finish; \
        end

module main_tb
;
 
 // Simulation time: 100ns (10 * 10ns)
 parameter DURATION = 10;
 
 // Input/Output
 reg [31:0] ALUErgebnis;
 reg [31:0] LoadErgebnis;
 reg [25:0] Immediate;
 reg JALBefehl;
 reg LoadBefehl;
 wire [31:0] ZielDaten;
 
 // Module instance
 main MAIN (
  .vcf12e3(ALUErgebnis),
  .v51b6bc(LoadErgebnis),
  .vbaf620(Immediate),
  .v604d67(JALBefehl),
  .va16ad8(LoadBefehl),
  .va874ad(ZielDaten)
 );
 
 initial begin
  $dumpvars(0, main_tb);
 
  // TODO: initialize the registers here
  // e.g. value = 1;
  // e.g. #2 value = 0;
  ALUErgebnis = 0;
  LoadErgebnis = 0;
  Immediate = 0;
  JALBefehl = 0;
  LoadBefehl = 0;
 
  #(DURATION) $display("End of simulation");
  $finish;
 end
 
endmodule
