+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ball_instance                                                                                                                   ; 43    ; 21             ; 2            ; 21             ; 1      ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; color_instance                                                                                                                  ; 21    ; 6              ; 13           ; 6              ; 24     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VC                                                                                                                              ; 3     ; 2              ; 1            ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_clk_instance|altpll_component|auto_generated                                                                                ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_clk_instance                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_inst_3                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_inst_2                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_inst_1                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hex_inst_0                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller_002|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller_002|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller_002                                                                                            ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller_001|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller_001|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller_001                                                                                            ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller|alt_rst_req_sync_uq1                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller|alt_rst_sync_uq1                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|rst_controller                                                                                                ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|irq_synchronizer_001                                                                                          ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|irq_synchronizer                                                                                              ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|irq_mapper                                                                                                    ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|avalon_st_adapter_001                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|avalon_st_adapter                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|rsp_mux|arb|adder                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|rsp_mux|arb                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|rsp_mux                                                                                     ; 197   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|rsp_demux_001                                                                               ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|rsp_demux                                                                                   ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cmd_mux_001                                                                                 ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cmd_mux                                                                                     ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cmd_demux                                                                                   ; 102   ; 4              ; 2            ; 4              ; 195    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|clock_crossing_io_m0_limiter                                                                ; 198   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|router_002|the_default_decode                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|router_002                                                                                  ; 98    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|router_001|the_default_decode                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|router_001                                                                                  ; 98    ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|router|the_default_decode                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|router                                                                                      ; 98    ; 0              ; 3            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cy7c67200_if_0_hpi_agent_rsp_fifo                                                           ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cy7c67200_if_0_hpi_agent|uncompressor                                                       ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cy7c67200_if_0_hpi_agent                                                                    ; 271   ; 39             ; 39           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|sysid_control_slave_agent_rsp_fifo                                                          ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|sysid_control_slave_agent|uncompressor                                                      ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|sysid_control_slave_agent                                                                   ; 271   ; 39             ; 39           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|clock_crossing_io_m0_agent                                                                  ; 165   ; 31             ; 66           ; 31             ; 130    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|cy7c67200_if_0_hpi_translator                                                               ; 105   ; 6              ; 20           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|sysid_control_slave_translator                                                              ; 105   ; 6              ; 21           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1|clock_crossing_io_m0_translator                                                             ; 106   ; 10             ; 2            ; 10             ; 99     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_1                                                                                             ; 128   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_008                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_007                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_006                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_005                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_004                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_003                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                       ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_002                                                                       ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter_001                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|avalon_st_adapter                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_005|clock_xer                                                                       ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_005                                                                                 ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_004|clock_xer                                                                       ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_004                                                                                 ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_003|clock_xer                                                                       ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_003                                                                                 ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_002|clock_xer                                                                       ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_002                                                                                 ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_001|clock_xer                                                                       ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser_001                                                                                 ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser|clock_xer                                                                           ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|crosser                                                                                     ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_cmd_width_adapter                                                         ; 124   ; 3              ; 0            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_rsp_width_adapter|uncompressor                                            ; 44    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_rsp_width_adapter                                                         ; 106   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_mux_001|arb|adder                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_mux_001|arb                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_mux_001                                                                                 ; 357   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_mux|arb|adder                                                                           ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_mux|arb                                                                                 ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_mux                                                                                     ; 1065  ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_008                                                                               ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_007                                                                               ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_006                                                                               ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_005                                                                               ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_004                                                                               ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_003                                                                               ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_002                                                                               ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux_001                                                                               ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|rsp_demux                                                                                   ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_008                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_007                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_006|arb|adder                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_006|arb                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_006                                                                                 ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_005                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_004                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_003|arb|adder                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_003|arb                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_003                                                                                 ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_002|arb|adder                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_002|arb                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_002                                                                                 ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux_001                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_mux                                                                                     ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_demux_001                                                                               ; 131   ; 9              ; 8            ; 9              ; 355    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cmd_demux                                                                                   ; 137   ; 81             ; 2            ; 81             ; 1063   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 103   ; 3              ; 5            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_burst_adapter                                                             ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_instruction_master_limiter                                                              ; 240   ; 0              ; 0            ; 0              ; 246    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_data_master_limiter                                                                     ; 240   ; 0              ; 0            ; 0              ; 246    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_010|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_010                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_009|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_009                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_008|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_008                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_007|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_007                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_006|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_006                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_005|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_005                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_004|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_004                                                                                  ; 94    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_003|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_003                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_002|the_default_decode                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_002                                                                                  ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_001|the_default_decode                                                               ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router_001                                                                                  ; 112   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router|the_default_decode                                                                   ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|router                                                                                      ; 112   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_s1_agent_rdata_fifo                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_s1_agent_rsp_fifo                                                                     ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_s1_agent|uncompressor                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_s1_agent                                                                              ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_stamp_s1_agent_rsp_fifo                                                               ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_stamp_s1_agent|uncompressor                                                           ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_stamp_s1_agent                                                                        ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                     ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sdram_s1_agent                                                                              ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|clock_crossing_io_s0_agent_rsp_fifo                                                         ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|clock_crossing_io_s0_agent|uncompressor                                                     ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|clock_crossing_io_s0_agent                                                                  ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|pll_pll_slave_agent_rdata_fifo                                                              ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|pll_pll_slave_agent_rsp_fifo                                                                ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|pll_pll_slave_agent|uncompressor                                                            ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|pll_pll_slave_agent                                                                         ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_jtag_debug_module_agent_rsp_fifo                                                        ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_jtag_debug_module_agent|uncompressor                                                    ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_jtag_debug_module_agent                                                                 ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_agent_rsp_fifo                                                            ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_agent|uncompressor                                                        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_agent                                                                     ; 238   ; 22             ; 30           ; 22             ; 257    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                  ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                           ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|mouse_core_remake_0_mouse_slave_agent_rdata_fifo                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|mouse_core_remake_0_mouse_slave_agent_rsp_fifo                                              ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|mouse_core_remake_0_mouse_slave_agent|uncompressor                                          ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|mouse_core_remake_0_mouse_slave_agent                                                       ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_instruction_master_agent                                                                ; 192   ; 39             ; 87           ; 39             ; 144    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_data_master_agent                                                                       ; 192   ; 39             ; 87           ; 39             ; 144    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_s1_translator                                                                         ; 95    ; 22             ; 44           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|timer_stamp_s1_translator                                                                   ; 95    ; 22             ; 44           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sdram_s1_translator                                                                         ; 111   ; 4              ; 3            ; 4              ; 98     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|clock_crossing_io_s0_translator                                                             ; 111   ; 4              ; 6            ; 4              ; 96     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|pll_pll_slave_translator                                                                    ; 111   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_jtag_debug_module_translator                                                            ; 111   ; 5              ; 19           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|sram_avalon_slave_translator                                                                ; 76    ; 6              ; 8            ; 6              ; 59     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                      ; 111   ; 5              ; 30           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|mouse_core_remake_0_mouse_slave_translator                                                  ; 111   ; 6              ; 24           ; 6              ; 77     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_instruction_master_translator                                                           ; 112   ; 51             ; 2            ; 51             ; 105    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0|cpu_data_master_translator                                                                  ; 112   ; 12             ; 2            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mm_interconnect_0                                                                                             ; 348   ; 0              ; 0            ; 0              ; 440    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|timer_stamp                                                                                                   ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|timer                                                                                                         ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|sysid                                                                                                         ; 3     ; 17             ; 2            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|sram                                                                                                          ; 43    ; 0              ; 2            ; 0              ; 41     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|sdram|the_DE2_115_SOPC_sdram_input_efifo_module                                                               ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|sdram                                                                                                         ; 66    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|pll|sd1                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|pll|stdsync2|dffpipe3                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|pll|stdsync2                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|pll                                                                                                           ; 38    ; 31             ; 30           ; 31             ; 38     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|mouse_core_remake_0                                                                                           ; 45    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r|rfifo|auto_generated                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_r                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w|wfifo|auto_generated                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart|the_DE2_115_SOPC_jtag_uart_scfifo_w                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|jtag_uart                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|cpu                                                                                                           ; 151   ; 0              ; 28           ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[8].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[7].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[6].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[5].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[4].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[3].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[2].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[1].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser|sync[0].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|read_crosser                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[8].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[7].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[6].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[5].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[4].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[3].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[2].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[1].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser|sync[0].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo|write_crosser                                                                      ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|rsp_fifo                                                                                    ; 113   ; 76             ; 0            ; 76             ; 43     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser|sync[5].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser|sync[4].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser|sync[3].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser|sync[2].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser|sync[1].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser|sync[0].u                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|read_crosser                                                                       ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser|sync[5].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser|sync[4].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser|sync[3].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser|sync[2].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser|sync[1].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser|sync[0].u                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo|write_crosser                                                                      ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io|cmd_fifo                                                                                    ; 143   ; 75             ; 0            ; 75             ; 64     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|clock_crossing_io                                                                                             ; 100   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst|cy7c67200_if_0                                                                                                ; 40    ; 0              ; 16           ; 0              ; 39     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DE2_115_SOPC_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 64    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
