标题title
一种原边反馈的反激变换器的采样电路
摘要abst
本发明涉及开关电源技术领域，公开了一种原边反馈的反激变换器的采样电路，包括去磁时间检测模块、采样信号产生模块和采样信号宽度设置模块，其中去磁时间检测模块基于输入的PWM信号和反馈信号FB生成检测信号，采样信号产生模块基于检测信号生成第一反馈信号和第二反馈信号，第一反馈信号和第二反馈信号经过或非门处理后输出采样信号，采样信号宽度设置模块可以设置采样信号的脉宽；在使用时，本发明通过在检测信号的相邻两个周期中形成第一反馈信号和第二反馈信号，其中通过调整第一反馈信号的宽度和第二反馈信号的宽度以及对第一反馈信号和第二反馈信号进行异或处理可以改变本发明的反馈信号的采样点位置，从而能让采样点位置跟随去磁时间。
权利要求书clms
1.一种原边反馈的反激变换器的采样电路，其特征在于，包括去磁时间检测模块，用于输入PWM信号和反馈信号FB，并在所述PWM信号为下降沿状态时输出高电平状态的检测信号，在反馈信号FB低于低压阈值电压时输出低电平状态的检测信号；采样信号产生模块，接收所述检测信号，在检测信号的第M个周期的上升沿时产生宽度为Td1且为高电平的第一反馈信号，在检测信号的第M+1个周期的上升沿时产生宽度为Td2且为高电平的第二反馈信号，M为正整数，所述第一反馈信号和第二反馈信号输入到或非门NOR1的两个输入端，所述或非门NOR1的输出端输出采样信号；采样信号宽度设置模块，接收所述采样信号并设置采样信号的输出宽度。2.根据权利要求1所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述去磁时间检测模块包括比较器CMP1、与门AND3、RS触发器、反相器INV3、反相器INV5、反相器INV6、MOS管P5、MOS管N5、电容C5和与非门NAND9；所述比较器CMP1的负输入端用于输入所述反馈信号FB，所述比较器CMP1的正输入端用于输入第一基准电压Vref1，所述比较器CMP1的输出端和与门AND3的第一输入端电连接，所述与门AND3的输出端与RS触发器的R输入端电连接；所述反相器INV5的输入端用于输入所述PWM信号，所述反相器INV5的输出端分别与反相器INV6的输入端和与非门NAND9的第一输入端电连接，所述反相器INV6的输出端分别与MOS管P5的栅极和MOS管N5的栅极电连接，MOS管P5的源极与电流源I5电连接，MOS管P5的漏极分别与MOS管N5的漏极、电容C5一端和反相器INV7的输入端电连接，MOS管N5的源极和电容C5另一端均接地，反相器INV7的输出端和与非门NAND9的第二输入端电连接，与非门NAND9的输出端分别和与门AND3的第二输入端和反相器INV8的输入端电连接，反相器INV8的输出端与RS触发器的S输入端电连接，所述RS触发器的Q输出端输出所述检测信号。3.根据权利要求1所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述采样信号产生模块包括反相器INV1、MOS管P1、MOS管N1、电容C1、反相器INV2、与门AND1、D触发器、与非门NAND1、与非门NAND2、与非门NAND3和与非门NAND4；所述检测信号分别输入到所述D触发器的时钟端、与门AND1的第一输入端、反相器INV1的输入端、与非门NAND3的第一输入端和与非门NAND4的第一输入端，所述反相器INV1的输出端分别与MOS管P1的栅极和MOS管N1的栅极电连接，MOS管P1的源极与电流源I1电连接，MOS管P1的漏极分别与MOS管N1的漏极、电容C1一端和反相器INV2的输入端电连接，MOS管N1的原极和电容C1另一端均接地，反相器INV2的输出端和与门AND1的第二输入端电连接，与门AND1的输出端分别和与非门NAND1的第一输入端和与非门NAND2的第一输入端电连接，D触发器的Q输出端分别与D触发器D输入端、与非门NAND2的第二输入端和与非门NAND3的第二输入端电连接，所述D触发器的Q非输出端分别和与非门NAND1的第二输入端和与非门NAND4的第二输入端电连接；还包括第一开关支路、第二开关支路、第一储能单元、第二储能单元、第一信号处理单元、第二信号处理单元、与非门NAND5、与非门NAND6、缓存器BUF1和缓存器BUF2，所述第一开关支路包括串联的第一上开关单元和第一下开关单元，所述第二开关支路包括串联的第二上开关单元和第二下开关单元，所述第一上开关单元的输入端和第二上开关单元的输入端分别与电流源I2电连接，所述第一下开关单元的输出端和第二下开关单元的输出端分别与电流源I3电连接，所述第一上开关单元的输出端分别与第一储能单元和第一信号处理单元电连接，所述第二上开关单元的输出端分别与第二储能单元和第二信号处理单元电连接，所述第一信号处理单元和第二信号单元在输入的信号的电压大于阈值电压时输出信号翻转，所述第一信号处理单元的输出端与所述与非门NAND5的第一输入端电连接，所述第二信号处理单元的输出端与所述与非门NAND6的第二输入端电连接，所述与非门NAND5的输出端通过所述缓冲器BUF1与或非门NOR1的第一输入端电连接，向或非门NOR1的第一输入端输入第一反馈信号，所述与非门NAND6的输出端通过缓冲器BUF2与或非门NOR1的第二输入端电连接，向或非门NOR1的第二输入端输入第二反馈信号；与非门NAND1的输出端与与非门NAND5的第二输入端电连接，与非门NAND2的输出端与与非门NAND6的第二输入端电连接，与非门NAND3的输出端与第二上开关单元的控制端电连接，与非门NAND4的输出端与第一上开关单元的控制端电连接，缓冲器BUF1的输出端与第一下开关单元的控制端电连接，所述缓冲器BUF2的输出端与第二下开关单元的控制端电连接。4.根据权利要求3所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述第一上开关单元包括MOS管P2，所述第一下开关单元包括MOS管N2，所述第二上开关单元包括MOS管P3，所述第二下开关单元包括MOS管N3，所述MOS管P2的源极和MOS管P3的源极与电流源I2电连接，所述MOS管P2的栅极和与非门NAND4的输出端电连接，所述MOS管P3的栅极和与非门NAND3的输出端电连接，MOS管P2的漏极分别与MOS管N2的漏极和第一储能单元电连接，MOS管P3的漏极分别与MOS管N3的漏极和第二储能单元电连接，MOS管N2的源极和MOS管N3的源极均接地。5.根据权利要求4所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述第一储能单元包括电容C2，所述第二储能单元包括电容C3，所述电容C2一端与MOS管P2的漏极电连接，所述电容C3一端与MOS管P3的漏极电连接，电容C2另一端和电容C3另一端均接地。6.根据权利要求5所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述第一信号处理单元包括比较器CMP2，所述第二信号处理单元包括比较器CMP3，所述比较器CMP2的正输入端与电容C2一端电连接，所述比较器CMP2的负输入端用于输入第二基准电压Vref2，所述比较器CMP2的输出端和与非门NAND6的第一输入端电连接；所述比较器CMP3的正输入端与电容C3一端电连接，所述比较器CMP3的负输入端用于输入第三基准电压Vref3，所述比较器CMP3的输出端和与非门NAND5的第一输入端电连接。7.根据权利要求5所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述第一信号处理单元包括与非门NAND8，所述第二信号处理单元包括与非门NAND7，所述与非门NAND8的第一输入端电容C2一端电连接，与非门NAND8的第一输入端与与非门NAND6的输出端电连接，与非门NAND8的输出端与与非门NAND6的第一输入端电连接；与非门NAND7的第一输入端与电容C3一端电连接，与非门NAND7的第二输入端与与非门NAND5的输出端电连接，与非门BAND7的输出端与与非门NAND5的第以输入端电连接。8.根据权利要求1所述的一种原边反馈的反激变换器的采样电路，其特征在于，所述采样信号宽度设置模块包括反相器INV3、反相器INV4、MOS管P4、MOS管N4、电容C4和与门AND2，所述异或门NOR1的输出端分别与与门AND2的第一输入端和反相器INV3的输入端电连接，反相器INV3的输出端分别与MOS管P4的栅极和MOS管N4的栅极电连接，MOS管P4的源极与电流源I4电连接，MOS管P4的漏极分别与MOS管N4的漏极、电容C4一端和反相器INV4的输入端电连接，MOS管N4的源极和电容C4另一端均接地，反相器INV4的输出端和与门AND2的第二输入端电连接。
说明书desc
技术领域本发明涉及开关电源技术领域，具体涉及一种原边反馈的反激变换器的采样电路。背景技术中小功率应用场合，反激变换器由于其体积小、结构简单和成本低等优势而得到广泛应用。反激变换器按照反馈调节的方式可分为原边反馈型和副边反馈型，原边反馈型的反激变换器由于能通过移除光耦来直接对辅助绕组电压进行反馈调节，并且能间接采样开关管的源漏波形，从而实现了谷值开通，具有低开通损耗和高效率等优势，成为了小功率应用的主流反激变换器。典型原边反馈型的反激变换器的电路图如图1所示，其包括变压器T1、功率管N1、PWM控制器芯片U1、启动电阻RVCC、启动电容CVCC、输出整流用的二极管D1、输出电容COUT、辅源整流二极管D2、过流采样电阻RCS、分压电阻R1和R2组成。图1所示电路的工作过程如下：输入端开始供电即有电压VIN输入后，由启动电阻RVCC和启动电容CVCC开始给芯片U1的电源脚VCC供电，芯片U1产生PWM信号来驱动N1的翻转，N1导通时，N1的漏端电压VDS降低，变压器T1的原边绕组LP开始以电流IP充电储能；N1关断时，N1的漏端电压VDS冲高，变压器T1开始将能量传递到副边绕组LS和辅助绕组LSAUX上，副边绕组LS流过的电流IS经由二极管D1整流后给输出电容COUT充电并为负载供电；同时辅助绕组LSAUX也通过二极管D2整流后给芯片U1进行供电。与此同时，芯片U1通过CS脚上的过流采样电阻RCS监控原边电流IP，又通过分压电阻R1和R2产生的反馈信号FB来间接的控制输出电压VOUT。图1所示电路的相关节点的电压波形和电流波形如图2所示，每个周期开始PWM信号跳变为高电平时，电路进入励磁阶段TS1，漏端电压VDS为低电平，原边电流IP以一定的斜率上升，此时由于整流二极管D1的存在副边电流IS为零，副边绕组和辅助绕组的异名端处电压为零，反馈信号FB也为零；PWM信号跳变为低电平时，电路进入去磁阶段TS2，励磁电流使各绕组电压反向，漏端电压VDS在折射电压和脉动电压的叠加下冲高，原边电流IP降为零，变压器存储的能量通过副边绕组和辅助绕组释放，副边电流IS跳变至峰值后缓慢减小，反馈信号FB的波形能跟随副边绕组异名端处电压的变化，达到对输出电压的反馈控制；在断续工作模式中，直到IS降为零，此时反馈信号FB的电压为膝点电压VFB=* *，R1和R2为分压电阻的阻值，VD为二极管D1的正向导通压降，NAUX和NS分别是辅助绕组和副边绕组的匝数，此后 反馈信号FB电压波形进入谐振状态并快速抵达第一个谷底，电路进入非连续导通阶段TS3，变压器T1的能量由原边完全转移到副边，各绕组都不导通电流，等待着下个周期的到来。电路的各工作状态被芯片内部通过FB脚检测到，并产生了对应于去磁阶段的去磁时间信号PWM_N。从上图可以得到，断续模式中FB的波形随着去磁时间t的不同会产生较大的变化，常规的固定点检测手段并不适用，需要专门的电路来产生采样控制信号，以此实现不固定点检测，比如对于采用膝点电压作为反馈控制信号的应用，采样点通常设置在PWM_N信号的或者处；此外，对于工作在连续模式或者是兼容连续模式和断续模式的应用，采样点通常设置在去磁时间的中间位置处。虽然现有采样控制电路利用反馈信号FB到达膝点电压时其波形会快速下降的特点，以及利用原信号和缓冲延时后的压差来产生采样控制信号。但是传统方案在N1导通时间较小时并不能保证采样电路能建立稳态工作点，导致采样电压小于真实膝点电压，降低了采样的精度；另外，在连续模式中，去磁阶段结束时，副边电流IS并不为零，而是由于PWM信号的驱动直接转换到励磁阶段，使得反馈信号FB更易受到N1翻转时所产生的噪声干扰，影响输出电压的精度。发明内容在鉴于背景技术的不足，本发明提供了一种原边反馈的反激变换器的采样电路，所要解决的技术问题是现有采样电路在功率管N1导通时间小和去磁阶段结束副边电流IS并不为零时精度较低，采样点不能跟随去磁时间变化。为解决以上技术问题，本发明提供了如下技术方案：一种原边反馈的反激变换器的采样电路，包括去磁时间检测模块，用于输入PWM信号和反馈信号FB，并在所述PWM信号为下降沿状态时输出高电平状态的检测信号，在反馈信号FB低于低压阈值电压时输出低电平状态的检测信号；采样信号产生模块，接收所述检测信号，在检测信号的第M个周期的上升沿时产生宽度为Td1且为高电平的第一反馈信号，在检测信号的第M+1个周期的上升沿时产生宽度为Td2且为高电平的第二反馈信号，M为正整数，所述第一反馈信号和第二反馈信号输入到或非门NOR1的两个输入端，所述或非门NOR1的输出端输出采样信号；采样信号宽度设置模块，接收所述采样信号并设置采样信号的输出宽度。在某种实施方式中，所述去磁时间检测模块包括比较器CMP1、与门AND3、RS触发器、反相器INV3、反相器INV5、反相器INV6、MOS管P5、MOS管N5、电容C5和与非门NAND9；所述比较器CMP1的负输入端用于输入所述反馈信号FB，所述比较器CMP1的正输入端用于输入第一基准电压Vref1，所述比较器CMP1的输出端和与门AND3的第一输入端电连接，所述与门AND3的输出端与RS触发器的R输入端电连接；所述反相器INV5的输入端用于输入所述PWM信号，所述反相器INV5的输出端分别与反相器INV6的输入端和与非门NAND9的第一输入端电连接，所述反相器INV6的输出端分别与MOS管P5的栅极和MOS管N5的栅极电连接，MOS管P5的源极与电流源I5电连接，MOS管P5的漏极分别与MOS管N5的漏极、电容C5一端和反相器INV7的输入端电连接，MOS管N5的源极和电容C5另一端均接地，反相器INV7的输出端和与非门NAND9的第二输入端电连接，与非门NAND9的输出端分别和与门AND3的第二输入端和反相器INV8的输入端电连接，反相器INV8的输出端与RS触发器的S输入端电连接，所述RS触发器的Q输出端输出所述检测信号。在某种实施方式中，所述采样信号产生模块包括反相器INV1、MOS管P1、MOS管N1、电容C1、反相器INV2、与门AND1、D触发器、与非门NAND1、与非门NAND2、与非门NAND3和与非门NAND4；所述检测信号分别输入到所述D触发器的时钟端、与门AND1的第一输入端、反相器INV1的输入端、与非门NAND3的第一输入端和与非门NAND4的第一输入端，所述反相器INV1的输出端分别与MOS管P1的栅极和MOS管N1的栅极电连接，MOS管P1的源极与电流源I1电连接，MOS管P1的漏极分别与MOS管N1的漏极、电容C1一端和反相器INV2的输入端电连接，MOS管N1的原极和电容C1另一端均接地，反相器INV2的输出端和与门AND1的第二输入端电连接，与门AND1的输出端分别和与非门NAND1的第一输入端和与非门NAND2的第一输入端电连接，D触发器的Q输出端分别与D触发器D输入端、与非门NAND2的第二输入端和与非门NAND3的第二输入端电连接，所述D触发器的Q非输出端分别和与非门NAND1的第二输入端和与非门NAND4的第二输入端电连接；还包括第一开关支路、第二开关支路、第一储能单元、第二储能单元、第一信号处理单元、第二信号处理单元、与非门NAND5、与非门NAND6、缓存器BUF1和缓存器BUF2，所述第一开关支路包括串联的第一上开关单元和第一下开关单元，所述第二开关支路包括串联的第二上开关单元和第二下开关单元，所述第一上开关单元的输入端和第二上开关单元的输入端分别与电流源I2电连接，所述第一下开关单元的输出端和第二下开关单元的输出端分别与电流源I3电连接，所述第一上开关单元的输出端分别与第一储能单元和第一信号处理单元电连接，所述第二上开关单元的输出端分别与第二储能单元和第二信号处理单元电连接，所述第一信号处理单元和第二信号单元在输入的信号的电压大于阈值电压时输出信号翻转，所述第一信号处理单元的输出端与所述与非门NAND5的第一输入端电连接，所述第二信号处理单元的输出端与所述与非门NAND6的第二输入端电连接，所述与非门NAND5的输出端通过所述缓冲器BUF1与或非门NOR1的第一输入端电连接，向或非门NOR1的第一输入端输入第一反馈信号，所述与非门NAND6的输出端通过缓冲器BUF2与或非门NOR1的第二输入端电连接，向或非门NOR1的第二输入端输入第二反馈信号；与非门NAND1的输出端与与非门NAND5的第二输入端电连接，与非门NAND2的输出端与与非门NAND6的第二输入端电连接，与非门NAND3的输出端与第二上开关单元的控制端电连接，与非门NAND4的输出端与第一上开关单元的控制端电连接，缓冲器BUF1的输出端与第一下开关单元的控制端电连接，所述缓冲器BUF2的输出端与第二下开关单元的控制端电连接。在某种实施方式中，所述第一上开关单元包括MOS管P2，所述第一下开关单元包括MOS管N2，所述第二上开关单元包括MOS管P3，所述第二下开关单元包括MOS管N3，所述MOS管P2的源极和MOS管P3的源极与电流源I2电连接，所述MOS管P2的栅极和与非门NAND4的输出端电连接，所述MOS管P3的栅极和与非门NAND3的输出端电连接，MOS管P2的漏极分别与MOS管N2的漏极和第一储能单元电连接，MOS管P3的漏极分别与MOS管N3的漏极和第二储能单元电连接，MOS管N2的源极和MOS管N3的源极均接地。在某种实施方式中，所述第一储能单元包括电容C2，所述第二储能单元包括电容C3，所述电容C2一端与MOS管P2的漏极电连接，所述电容C3一端与MOS管P3的漏极电连接，电容C2另一端和电容C3另一端均接地。在某种实施方式中，所述第一信号处理单元包括比较器CMP2，所述第二信号处理单元包括比较器CMP3，所述比较器CMP2的正输入端与电容C2一端电连接，所述比较器CMP2的负输入端用于输入第二基准电压Vref2，所述比较器CMP2的输出端和与非门NAND6的第一输入端电连接；所述比较器CMP3的正输入端与电容C3一端电连接，所述比较器CMP3的负输入端用于输入第三基准电压Vref3，所述比较器CMP3的输出端和与非门NAND5的第一输入端电连接。在某种实施方式中，所述第一信号处理单元包括与非门NAND8，所述第二信号处理单元包括与非门NAND7，所述与非门NAND8的第一输入端电容C2一端电连接，与非门NAND8的第一输入端与与非门NAND6的输出端电连接，与非门NAND8的输出端与与非门NAND6的第一输入端电连接；与非门NAND7的第一输入端与电容C3一端电连接，与非门NAND7的第二输入端与与非门NAND5的输出端电连接，与非门BAND7的输出端与与非门NAND5的第以输入端电连接。在某种实施方式中，所述采样信号宽度设置模块包括反相器INV3、反相器INV4、MOS管P4、MOS管N4、电容C4和与门AND2，所述异或门NOR1的输出端分别与与门AND2的第一输入端和反相器INV3的输入端电连接，反相器INV3的输出端分别与MOS管P4的栅极和MOS管N4的栅极电连接，MOS管P4的源极与电流源I4电连接，MOS管P4的漏极分别与MOS管N4的漏极、电容C4一端和反相器INV4的输入端电连接，MOS管N4的源极和电容C4另一端均接地，反相器INV4的输出端和与门AND2的第二输入端电连接。本发明与现有技术相比所具有的有益效果是：本发明通过在检测信号的相邻两个周期中形成第一反馈信号和第二反馈信号，其中通过调整第一反馈信号的宽度和第二反馈信号的宽度以及对第一反馈信号和第二反馈信号进行异或处理可可以改变本发明的反馈信号的采样点位置，从而能让采样点位置跟随去磁时间，从而能让原边反馈的采样信号更为准确，另外由于本发明的采样点位置可以设置，本发明在连续模式和断续模式下都能正常工作，应用更加广泛。附图说明图1为典型原边反馈型的反激变换器的电路图；图2为图1所示电路工作时相关节点的电压和电流波形图；图3为本发明的去磁时间检测模块的电路图；图4为本发明的采样信号产生模块的第一种电路图；图5为本发明的采样信号产生模块的第二种电路图；图6为本发明的采样信号宽度设置模块的电路图；图7为图3、图4和图6中的部分节点的波形图。具体实施方式现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。如图3、4和6所示，一种原边反馈的反激变换器的采样电路，包括去磁时间检测模块1、采样信号产生模块2和采样信号宽度设置模块3。其中，去磁时间检测模块1，用于输入PWM信号和反馈信号FB，并在PWM信号为下降沿状态时输出高电平状态的检测信号，在反馈信号FB低于低压阈值电压时输出低电平状态的检测信号；其中，采样信号产生模块2，接收检测信号，在检测信号的第M个周期的上升沿时产生宽度为Td1且为高电平的第一反馈信号，在检测信号的第M+1个周期的上升沿时产生宽度为Td2且为高电平的第二反馈信号，M为正整数，第一反馈信号和第二反馈信号输入到或非门NOR1的两个输入端，或非门NOR1的输出端输出采样信号；其中，采样信号宽度设置模块3，接收采样信号并设置采样信号的输出宽度。具体地，在图3中，去磁时间检测模块1包括比较器CMP1、与门AND3、RS触发器RSFF1、反相器INV3、反相器INV5、反相器INV6、MOS管P5、MOS管N5、电容C5和与非门NAND9；比较器CMP1的负输入端用于输入反馈信号FB，比较器CMP1的正输入端用于输入第一基准电压Vref1，比较器CMP1的输出端和与门AND3的第一输入端电连接，与门AND3的输出端与RS触发器RSFF1的R输入端电连接；反相器INV5的输入端用于输入PWM信号，反相器INV5的输出端分别与反相器INV6的输入端和与非门NAND9的第一输入端电连接，反相器INV6的输出端分别与MOS管P5的栅极和MOS管N5的栅极电连接，MOS管P5的源极与电流源I5电连接，MOS管P5的漏极分别与MOS管N5的漏极、电容C5一端和反相器INV7的输入端电连接，MOS管N5的源极和电容C5另一端均接地，反相器INV7的输出端和与非门NAND9的第二输入端电连接，与非门NAND9的输出端分别和与门AND3的第二输入端和反相器INV8的输入端电连接，反相器INV8的输出端与RS触发器RSFF1的S输入端电连接，RS触发器RSFF1的Q输出端输出检测信号PWM_N。对于图3所示的电路，当PWM信号有输入下降沿时，该下降沿被反相器INV5、反相器INV6、反相器INV7、MOS管N5、MOS管P5、电流源I5、电容C5、和与非门NAND9组成的下降沿检测电路识别到，并通过反相器INV8将RS触发器RSFF1的输出置高电平；当本发明工作在断续模式下，随着冲高的反馈信号FB电压逐渐下降至谷底，最终小于比较器CMP1的正输入端输入的第一基准电压Vref1，通常取150mV，比较器CMP1的输出翻转，并通过与门AND3将RS触发器RSFF1的输出置低电平，直到下个PWM信号的下降沿的到来，从而实现对去磁时间t的检测并生产检测信号PWM_N。当然，在连续模式下，PWM信号的上升沿将与PWM_N的下降沿重合，两者的相差为180°，而这种情况就不存在膝点电压处了，所以采样点的位置通常取t/2处。本实施例中，本发明提供了两种结构的采样信号产生模块2，第一种结构的采样信号产生模块2的结构如图4所示，包括反相器INV1、MOS管P1、MOS管N1、电容C1、反相器INV2、与门AND1、D触发器DFF1、与非门NAND1、与非门NAND2、与非门NAND3和与非门NAND4；检测信号PWM_N分别输入到D触发器DFF1的时钟端、与门AND1的第一输入端、反相器INV1的输入端、与非门NAND3的第一输入端和与非门NAND4的第一输入端，反相器INV1的输出端分别与MOS管P1的栅极和MOS管N1的栅极电连接，MOS管P1的源极与电流源I1电连接，MOS管P1的漏极分别与MOS管N1的漏极、电容C1一端和反相器INV2的输入端电连接，MOS管N1的漏极和电容C1另一端均接地，反相器INV2的输出端和与门AND1的第二输入端电连接，与门AND1的输出端分别和与非门NAND1的第一输入端和与非门NAND2的第一输入端电连接，D触发器DFF1的Q输出端分别与D触发器DFF1的D输入端、与非门NAND2的第二输入端和与非门NAND3的第二输入端电连接，D触发器DFF1的Q非输出端分别和与非门NAND1的第二输入端和与非门NAND4的第二输入端电连接；在实际使用时，通过上述电路可以对检测信号PWM_N进行二分频，最后又通过与非门NAND1、与非门NAND2、与非门NAND3和与非门NAND4产生奇、偶各两组控制信号；还包括第一开关支路20、第二开关支路21、第一储能单元28、第二储能单元29、第一信号处理单元27、第二信号处理单元26、与非门NAND5、与非门NAND6、缓存器BUF1和缓存器BUF2，第一开关支路20包括串联的第一上开关单元22和第一下开关单元23，第二开关支路21包括串联的第二上开关单元24和第二下开关单元25，第一上开关单元22的输入端和第二上开关单元21的输入端分别与电流源I2电连接，第一下开关单元22的输出端和第二下开关单元25的输出端分别与电流源I3电连接，第一上开关单元22的输出端分别与第一储能单元28和第一信号处理单元27电连接，第二上开关单元21的输出端分别与第二储能单元29和第二信号处理单元26电连接，第一信号处理单元27和第二信号单元26在输入的信号的电压大于阈值电压时输出信号翻转，第一信号处理单元27的输出端与与非门NAND5的第一输入端电连接，第二信号处理单元26的输出端与与非门NAND6的第二输入端电连接，与非门NAND5的输出端通过缓冲器BUF1与或非门NOR1的第一输入端电连接，向或非门NOR1的第一输入端输入第一反馈信号，与非门NAND6的输出端通过缓冲器BUF2与或非门NOR1的第二输入端电连接，向或非门NOR1的第二输入端输入第二反馈信号；与非门NAND1的输出端与与非门NAND5的第二输入端电连接，与非门NAND2的输出端与与非门NAND6的第二输入端电连接，与非门NAND3的输出端与第二上开关单元24的控制端电连接，与非门NAND4的输出端与第一上开关22单元的控制端电连接，缓冲器BUF1的输出端与第一下开关单元23的控制端电连接，缓冲器BUF2的输出端与第二下开关单元25的控制端电连接。更进一步的，第一上开关单元22包括MOS管P2，第一下开关单元23包括MOS管N2，第二上开关单元24包括MOS管P3，第二下开关单元25包括MOS管N3，MOS管P2的源极和MOS管P3的源极与电流源I2电连接，MOS管P2的栅极和与非门NAND4的输出端电连接，MOS管P3的栅极和与非门NAND3的输出端电连接，MOS管P2的漏极分别与MOS管N2的漏极和第一储能单元电连接，MOS管P3的漏极分别与MOS管N3的漏极和第二储能单元电连接，MOS管N2的源极和MOS管N3的源极均接地。更进一步的，第一储能单元28包括电容C2，第二储能单元29包括电容C3，电容C2一端与MOS管P2的漏极电连接，电容C3一端与MOS管P3的漏极电连接，电容C2另一端和电容C3另一端均接地。更进一步的，第一信号处理单元27包括比较器CMP2，第二信号处理单元26包括比较器CMP3，比较器CMP2的正输入端与电容C2一端电连接，比较器CMP2的负输入端用于输入第二基准电压Vref2，比较器CMP2的输出端和与非门NAND6的第一输入端电连接；比较器CMP3的正输入端与电容C3一端电连接，比较器CMP3的负输入端用于输入第三基准电压Vref3，比较器CMP3的输出端和与非门NAND5的第一输入端电连接。对图4所示电路进行分析，具体如下：检测信号PWM_N由D触发器DFF1进行分频，最后又通过与非门NAND1、与非门NAND2、与非门NAND3和与非门NAND4产生奇、偶各两组控制信号；参照图7，在检测信号PWM_N的奇数列波形中，在检测信号PWM_N的上升沿处MOS管P3栅端的控制信号PG1跳变为低电平，电流源I2开始给电容C3充电，t1时间后检测信号PWM_N到达下降沿，控制信号PG1跳变为高电平，电容C3结束充电并维持电压；直到检测信号PWM_N下个周期的上升沿到来，MOS管N3栅端的控制信号NG1跳变为高电平，电流源I3开始给电容C3放电，t3时间后电容C3在上个周期充入的电荷完全泄放掉，控制信号NG1跳变为低电平，电容C3结束放电，而电容C3的放电时间t3就是奇数列反馈信号采样点的位置td1。同理，由电容C2的放电时间t4得到偶数列反馈信号采样点的位置td2，两组输出信号经过缓冲器BUF1、缓冲器BUF2和异或门NOR1后又叠加在一起，产生信号VOUT。由电荷守恒可知I2*t1=I3*t3，调整电流源I2和电流源I3的比例，就可以控制t1和t3的比例以及t2和t4的比例，若电容C2和电容C3的容值相等，则有t1=t2=t、t3=t4以及td1=td2，即实现了通过对电流源I2和电流源I3比值的调整来控制反馈信号采样点的位置。由于第一信号处理单元27和第二信号处理单元26在电路中起到电路工作的预充电功能和快速翻转的功能，而使用比较器存在结构复杂、占用芯片面积大和成本较高等缺陷，因此在图5中，本发明提供了第二种结构的采样信号产生模块2，与图4所示电路不同的是，图5中的电路中的第一信号处理单元27包括与非门NAND8，第二信号处理单元26包括与非门NAND7，与非门NAND8的第一输入端电容C2一端电连接，与非门NAND8的第一输入端与与非门NAND6的输出端电连接，与非门NAND8的输出端与与非门NAND6的第一输入端电连接；与非门NAND7的第一输入端与电容C3一端电连接，与非门NAND7的第二输入端与与非门NAND5的输出端电连接，与非门BAND7的输出端与与非门NAND5的第以输入端电连接。在实际使用时，通过与非门NAND7和与非门NAND8进行电路翻转可以简化电路结构，节省芯片面积，降低成本。具体的，如图6所示，采样信号宽度设置模块3包括反相器INV3、反相器INV4、MOS管P4、MOS管N4、电容C4和与门AND2，异或门NOR1的输出端分别与与门AND2的第一输入端和反相器INV3的输入端电连接，反相器INV3的输出端分别与MOS管P4的栅极和MOS管N4的栅极电连接，MOS管P4的源极与电流源I4电连接，MOS管P4的漏极分别与MOS管N4的漏极、电容C4一端和反相器INV4的输入端电连接，MOS管N4的源极和电容C4另一端均接地，反相器INV4的输出端和与门AND2的第二输入端电连接。在实际使用时，当信号OUT有上升沿来临时，反相器INV3输入高电平信号，反相器INV3输出低电平信号，此时MOS管P4导通，电容C4开始充电，当电容C4电压上升使反相器INV4的输出电压变为低电平时，与门AND2输出低电平信号，从而能设置采样控制信号SAMPLE_EN的脉宽tw。综上，本发明通过调整电流源I2和电流源I3的大小可以调整反馈信号FB的采样位置，从而能让反馈信号FB跟随去磁时间的变化，而且通过电流源实现具有失配和温漂较小的优势，能让原边反馈的采样信号更为精确；另外由于能调整采样点的位置，因此本发明在连续模式和断续模式下都能正常工作，应用领域更广；最后本发明的结构简单，易于调试且多为数字器件，有利于减小芯片面积和降低生产成本。上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
