Este es el archivo `README.md` completo para tu repositorio de GitHub, generado con el formato estÃ¡ndar profesional.

-----

# Simulador de Pipeline MIPS 32-bit (5 Etapas)

## Universidad de Guadalajara - Centro Universitario de Ciencias Exactas e IngenierÃ­as

**Materia:** Arquitectura de Computadoras

-----

## DescripciÃ³n del Proyecto

Este proyecto consiste en la implementaciÃ³n completa de un **Procesador MIPS de 32 bits** con arquitectura **Pipeline de 5 etapas (IF, ID, EX, MEM, WB)**, desarrollado en lenguaje **Verilog HDL**.

El proyecto se complementa con una **Herramienta Decodificadora** con interfaz grÃ¡fica (**GUI**) desarrollada en **Python**. Esta herramienta es fundamental, ya que permite a los usuarios traducir cÃ³digo ensamblador MIPS a su representaciÃ³n binaria, formateada en **Big Endian**, para la precarga de la Memoria de Instrucciones y la Memoria de Datos del procesador.

El objetivo principal es demostrar la funcionalidad de un *datapath* segmentado, incluyendo la lÃ³gica de control, unidades funcionales y registros de pipeline.

-----

## CaracterÃ­sticas Principales

### 1\. Pipeline MIPS 32-bit en Verilog

  * **5 Etapas ClÃ¡sicas:** `Instruction Fetch (IF)`, `Instruction Decode (ID)`, `Execute (EX)`, `Memory (MEM)`, `Write Back (WB)`.
  * **Componentes Modulares:** Incluye mÃ³dulos separados para todas las unidades funcionales: PC, ALU, Control Unit, Banco de Registros (BR), Memorias y *Buffers* de Pipeline.
  * **Memoria Precargada:** La Memoria de Instrucciones y la Memoria de Datos se precargan con archivos de texto (`instrucciones.txt` y `datos.txt`) generados por el decodificador Python.
  * **DiseÃ±o SÃ­ncrono:** La lÃ³gica del procesador estÃ¡ sincronizada con una seÃ±al de reloj (`clk`).

### 2\. Conjunto de Instrucciones Soportadas

El diseÃ±o es compatible con una selecciÃ³n de instrucciones comunes en la arquitectura MIPS-I:

| Tipo | Instrucciones (Ejemplos) |
| :--- | :--- |
| **R-Type** | `ADD`, `SUB`, `AND`, `OR`, `SLT` |
| **I-Type (AritmÃ©ticas/LÃ³gicas)** | `ADDI`, `ANDI`, `ORI`, `XORI`, `SLTI` |
| **I-Type (Control/Memoria)** | `LW`, `SW`, `BEQ` |
| **J-Type** | `J` |

### 3\. Decodificador GrÃ¡fico (Python GUI)

  * **Ensamblador a Binario:** Transforma instrucciones MIPS en formato de 32 bits binario.
  * **Formato Big Endian:** Genera el binario en formato Big Endian (byte mÃ¡s significativo primero), tal como lo requiere el mÃ³dulo `MemInstrucciones_Procesador.v` para su inicializaciÃ³n.
  * **GeneraciÃ³n de Archivos:** Produce los archivos `.txt` (`instrucciones.txt` y `datos.txt`) listos para ser utilizados por el simulador Verilog.

-----

## ðŸ›  Estructura de Archivos

El repositorio estÃ¡ organizado de la siguiente manera:

```
.
â”œâ”€â”€ src/                                # Contiene todos los mÃ³dulos Verilog del procesador
â”‚   â”œâ”€â”€ datapath/
â”‚   â”‚   â”œâ”€â”€ PROCESADOR.v                # MÃ³dulo Top-Level (Datapath principal)
â”‚   â”œâ”€â”€ control_unit/
â”‚   â”‚   â”œâ”€â”€ Control_Procesador.v        # Unidad de Control principal
â”‚   â”‚   â”œâ”€â”€ ALU_Control_Procesador.v    # LÃ³gica de control de la ALU
â”‚   â”œâ”€â”€ functional_units/
â”‚   â”‚   â”œâ”€â”€ ALU_Procesador.v            # Unidad AritmÃ©tico LÃ³gica (ALU)
â”‚   â”‚   â”œâ”€â”€ ADD.v, AND.v                # MÃ³dulos aritmÃ©ticos/lÃ³gicos auxiliares
â”‚   â”‚   â”œâ”€â”€ PC_Procesador.v             # Registro de Contador de Programa (PC)
â”‚   â”‚   â”œâ”€â”€ Shift_Left_2_Procesador.v   # LÃ³gica de salto y ramificaciÃ³n
â”‚   â”‚   â”œâ”€â”€ Sign-Extend_Procesador.v    # ExtensiÃ³n de Signo
â”‚   â”‚   â”œâ”€â”€ MUX_Procesador.v            # Multiplexor de 32 bits
â”‚   â”‚   â””â”€â”€ MUX_5bit_Procesador.v       # Multiplexor de 5 bits (destino de registro)
â”‚   â”œâ”€â”€ memories_registers/
â”‚   â”‚   â”œâ”€â”€ BR_Procesador.v             # Banco de Registros (Register File)
â”‚   â”‚   â”œâ”€â”€ MemInstrucciones_Procesador.v # Memoria de Instrucciones
â”‚   â”‚   â””â”€â”€ ram_sync_Procesador.v       # Memoria de Datos (ram_sync)
â”‚   â””â”€â”€ pipeline_buffers/
â”‚       â”œâ”€â”€ IF_ID_Procesador.v          # Buffer de etapa Fetch/Decode
â”‚       â”œâ”€â”€ ID_EX_Procesador.v          # Buffer de etapa Decode/Execute
â”‚       â”œâ”€â”€ EX_MEM_Procesador.v         # Buffer de etapa Execute/Memory
â”‚       â””â”€â”€ MEM_WB_Procesador.v         # Buffer de etapa Memory/Write Back
â”œâ”€â”€ decoder/                            # Herramienta de traducciÃ³n Ensamblador-Binario
â”‚   â””â”€â”€ GUI_Decodificador.py            # Interfaz grÃ¡fica en Python
â”œâ”€â”€ test_files/                         # Archivos de prueba para la simulaciÃ³n
â”‚   â”œâ”€â”€ Ensamblador_Test.asm            # CÃ³digo fuente en ensamblador MIPS de prueba
â”‚   â”œâ”€â”€ instrucciones.txt               # Contenido binario Big Endian para Memoria de Instrucciones
â”‚   â””â”€â”€ datos.txt                       # Contenido inicial de la Memoria de Datos
â””â”€â”€ PROCESADOR_TB.v                     # Testbench principal para simulaciÃ³n en Verilog
```

*(Nota: Se asume que los archivos .v se agruparÃ¡n en carpetas lÃ³gicas dentro de una carpeta `src/` para mantener el orden).*

-----

## Uso y SimulaciÃ³n

### 1\. PreparaciÃ³n de Instrucciones (Python)

1.  Ejecuta la herramienta decodificadora:
    ```bash
    python decoder/GUI_Decodificador.py
    ```
2.  Utiliza la GUI para cargar un archivo `.asm` (como `test_files/Ensamblador_Test.asm`) o ingresa el cÃ³digo ensamblador directamente.
3.  Presiona **"Convertir"** y luego **"Guardar Resultado"** para generar los archivos `instrucciones.txt` y `datos.txt` necesarios en el formato Big Endian.
      * **IMPORTANTE:** AsegÃºrate de que los archivos `instrucciones.txt` y `datos.txt` estÃ©n en el mismo directorio de tu simulaciÃ³n Verilog, o que los mÃ³dulos `MemInstrucciones_Procesador.v` y `ram_sync_Procesador.v` tengan la ruta correcta hacia ellos.

### 2\. SimulaciÃ³n (Verilog)

El proyecto estÃ¡ diseÃ±ado para ser simulado utilizando herramientas estÃ¡ndar de Verilog como **ModelSim**, **Icarus Verilog (iverilog)** o **Vivado**.

1.  **CompilaciÃ³n:** Compila todos los mÃ³dulos `.v` junto con el *Testbench* (`PROCESADOR_TB.v`).

    *Ejemplo con iverilog:*

    ```bash
    iverilog -o procesador PROCESADOR_TB.v src/**/*.v
    ```

2.  **EjecuciÃ³n:** Ejecuta el archivo compilado para generar el archivo *Value Change Dump* (`.vcd`).

    *Ejemplo con vvp:*

    ```bash
    vvp procesador
    ```

3.  **VisualizaciÃ³n:** Abre el archivo `procesador.vcd` con un visualizador de *waveforms* (como **GTKWave**) para analizar el comportamiento del *datapath* en cada una de las 5 etapas, verificando los valores en el Banco de Registros y la Memoria de Datos.

-----

## Contribuciones y Autores

Este proyecto fue desarrollado por el siguiente equipo de estudiantes de IngenierÃ­a InformÃ¡tica de la Universidad de Guadalajara:

| Nombre del Integrante | Rol Principal |
| :--- | :--- |
| **Edgar AndrÃ©s Basulto Silva** | Desarrollo y MÃ³dulos Verilog |
| **Juan JosÃ© Bugarin Salvatierra** | LÃ³gica de Control y Testbench |
| **MarÃ­a Fernanda Lavadores Morgado** | Decodificador Python y Pruebas |

-----

**Â© 2024 Proyecto de Arquitectura de Computadoras - UDG**
