### AND

PTL 实现，非rail-to-rail

### FA_CS

carry-select FA, rail-to-rail

input: Cin, FCin, A, B

output: Cout, FCout, Sum

D8的上升下降到达时间：1.999103， 11.84914

#### b1**最终选择**

layout以最紧凑布局排布

线宽取min

D8的上升下降到达时间：2.063367， 11.97899



单行高度（VDD-GND）：5.17

PMOS、NMOS间距（GT边缘）：0.63

PMOS间距（NW重叠宽度）：0.05







#### b2

M1M2通孔处面积增大

D8的上升下降到达时间：2.04033，11.98924

tp提升约0.006ns 影响不大，放弃该种做法

#### b3

标准单元库理论

M1格点（线对孔间距）：0.61

M2格点（线对孔间距）：0.66

过于复杂，放弃

### FA_CS_8

carry-select FA, rail-to-rail

input: Cin, A, B

output: Cout, Sum

### HA_CS

HA, rail-to-rail

input: A, B

output: Cout, FCout, Sum

### MUX

MUX, rail-to-rail

input: S, Fs, A, B

output: S=1, O=A; S=0, O=B

### Multiplier



### REG

防止racing 2：1，4：2

tp约为0.33ns

RST高电平时清零

版图结果：tp约为0.43ns

### test

集成成果

