

///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========


///////////////////////////////////////////////////////////
///////////////   Welcome to Cello   //////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   Options   ///////////////////////////////
///////////////////////////////////////////////////////////



///////////////////////////////////////////////////////////
///////////////   UCF Validation   ////////////////////////
///////////////////////////////////////////////////////////

{
  "gate_parts": true,
  "response_functions": true,
  "eugene_rules": true,
  "tandem_promoters": false,
  "genetic_locations": true,
  "logic_constraints": true,
  "gates": true,
  "measurement_std": true,
  "gate_cytometry": true,
  "gate_toxicity": true,
  "is_valid": true,
  "parts": true,
  "header": true
}


///////////////////////////////////////////////////////////
///////////////   Logic synthesis, Wiring diagram   ///////
///////////////////////////////////////////////////////////

 out1: OUTPUT(w1);
   g1: NOR(w1, w3, w2);
   g2: NOT(w2, in2);
   g3: NOT(w3, in1);
  in1: INPUT(in1);
  in2: INPUT(in2);

Circuit has 1 NOR gates.
Circuit has 2 NOT gates.
Circuit has 2 INPUT gates.
Circuit has 1 OUTPUT gates.
N logic gates: 3

----- Logic Circuit #0 -----
OUTPUT      0001              out1              0  (1)         
NOR         0001              g1                1  (3,2)       
NOT         1010              g2                2  (5)         
NOT         1100              g3                3  (4)         
INPUT       0011              in1               4              
INPUT       0101              in2               5              


=========== Graphviz wiring diagram ==========
