#ifndef __VIVADO_SYNTH__
#include <fstream>
using namespace std;

  // Debug utility
  ofstream* global_debug_handle;

#endif //__VIVADO_SYNTH__
// compute file: asadd160_opt_compute_units.h
#include "asadd160_opt_compute_units.h"

#include "hw_classes.h"

struct asadd16_asadd16_update_0_write0_to_asadd160_rd0_cache {
	// RAM Box: {[0, 1904], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write1_to_asadd160_rd1_cache {
	// RAM Box: {[1, 1905], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write10_to_asadd160_rd10_cache {
	// RAM Box: {[10, 1914], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write11_to_asadd160_rd11_cache {
	// RAM Box: {[11, 1915], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write12_to_asadd160_rd12_cache {
	// RAM Box: {[12, 1916], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write13_to_asadd160_rd13_cache {
	// RAM Box: {[13, 1917], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write14_to_asadd160_rd14_cache {
	// RAM Box: {[14, 1918], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write15_to_asadd160_rd15_cache {
	// RAM Box: {[15, 1919], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write2_to_asadd160_rd2_cache {
	// RAM Box: {[2, 1906], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write3_to_asadd160_rd3_cache {
	// RAM Box: {[3, 1907], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write4_to_asadd160_rd4_cache {
	// RAM Box: {[4, 1908], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write5_to_asadd160_rd5_cache {
	// RAM Box: {[5, 1909], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write6_to_asadd160_rd6_cache {
	// RAM Box: {[6, 1910], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write7_to_asadd160_rd7_cache {
	// RAM Box: {[7, 1911], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write8_to_asadd160_rd8_cache {
	// RAM Box: {[8, 1912], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_asadd16_update_0_write9_to_asadd160_rd9_cache {
	// RAM Box: {[9, 1913], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct asadd16_cache {
  // # of banks: 16
  asadd16_asadd16_update_0_write0_to_asadd160_rd0_cache asadd16_asadd16_update_0_write0_to_asadd160_rd0;
  asadd16_asadd16_update_0_write1_to_asadd160_rd1_cache asadd16_asadd16_update_0_write1_to_asadd160_rd1;
  asadd16_asadd16_update_0_write10_to_asadd160_rd10_cache asadd16_asadd16_update_0_write10_to_asadd160_rd10;
  asadd16_asadd16_update_0_write11_to_asadd160_rd11_cache asadd16_asadd16_update_0_write11_to_asadd160_rd11;
  asadd16_asadd16_update_0_write12_to_asadd160_rd12_cache asadd16_asadd16_update_0_write12_to_asadd160_rd12;
  asadd16_asadd16_update_0_write13_to_asadd160_rd13_cache asadd16_asadd16_update_0_write13_to_asadd160_rd13;
  asadd16_asadd16_update_0_write14_to_asadd160_rd14_cache asadd16_asadd16_update_0_write14_to_asadd160_rd14;
  asadd16_asadd16_update_0_write15_to_asadd160_rd15_cache asadd16_asadd16_update_0_write15_to_asadd160_rd15;
  asadd16_asadd16_update_0_write2_to_asadd160_rd2_cache asadd16_asadd16_update_0_write2_to_asadd160_rd2;
  asadd16_asadd16_update_0_write3_to_asadd160_rd3_cache asadd16_asadd16_update_0_write3_to_asadd160_rd3;
  asadd16_asadd16_update_0_write4_to_asadd160_rd4_cache asadd16_asadd16_update_0_write4_to_asadd160_rd4;
  asadd16_asadd16_update_0_write5_to_asadd160_rd5_cache asadd16_asadd16_update_0_write5_to_asadd160_rd5;
  asadd16_asadd16_update_0_write6_to_asadd160_rd6_cache asadd16_asadd16_update_0_write6_to_asadd160_rd6;
  asadd16_asadd16_update_0_write7_to_asadd160_rd7_cache asadd16_asadd16_update_0_write7_to_asadd160_rd7;
  asadd16_asadd16_update_0_write8_to_asadd160_rd8_cache asadd16_asadd16_update_0_write8_to_asadd160_rd8;
  asadd16_asadd16_update_0_write9_to_asadd160_rd9_cache asadd16_asadd16_update_0_write9_to_asadd160_rd9;
};



inline void asadd16_asadd16_update_0_write0_write(hw_uint<16>& asadd16_asadd16_update_0_write0, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write0_to_asadd160_rd0.push(asadd16_asadd16_update_0_write0);
}

inline void asadd16_asadd16_update_0_write1_write(hw_uint<16>& asadd16_asadd16_update_0_write1, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write1_to_asadd160_rd1.push(asadd16_asadd16_update_0_write1);
}

inline void asadd16_asadd16_update_0_write10_write(hw_uint<16>& asadd16_asadd16_update_0_write10, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write10_to_asadd160_rd10.push(asadd16_asadd16_update_0_write10);
}

inline void asadd16_asadd16_update_0_write11_write(hw_uint<16>& asadd16_asadd16_update_0_write11, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write11_to_asadd160_rd11.push(asadd16_asadd16_update_0_write11);
}

inline void asadd16_asadd16_update_0_write12_write(hw_uint<16>& asadd16_asadd16_update_0_write12, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write12_to_asadd160_rd12.push(asadd16_asadd16_update_0_write12);
}

inline void asadd16_asadd16_update_0_write13_write(hw_uint<16>& asadd16_asadd16_update_0_write13, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write13_to_asadd160_rd13.push(asadd16_asadd16_update_0_write13);
}

inline void asadd16_asadd16_update_0_write14_write(hw_uint<16>& asadd16_asadd16_update_0_write14, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write14_to_asadd160_rd14.push(asadd16_asadd16_update_0_write14);
}

inline void asadd16_asadd16_update_0_write15_write(hw_uint<16>& asadd16_asadd16_update_0_write15, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write15_to_asadd160_rd15.push(asadd16_asadd16_update_0_write15);
}

inline void asadd16_asadd16_update_0_write2_write(hw_uint<16>& asadd16_asadd16_update_0_write2, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write2_to_asadd160_rd2.push(asadd16_asadd16_update_0_write2);
}

inline void asadd16_asadd16_update_0_write3_write(hw_uint<16>& asadd16_asadd16_update_0_write3, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write3_to_asadd160_rd3.push(asadd16_asadd16_update_0_write3);
}

inline void asadd16_asadd16_update_0_write4_write(hw_uint<16>& asadd16_asadd16_update_0_write4, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write4_to_asadd160_rd4.push(asadd16_asadd16_update_0_write4);
}

inline void asadd16_asadd16_update_0_write5_write(hw_uint<16>& asadd16_asadd16_update_0_write5, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write5_to_asadd160_rd5.push(asadd16_asadd16_update_0_write5);
}

inline void asadd16_asadd16_update_0_write6_write(hw_uint<16>& asadd16_asadd16_update_0_write6, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write6_to_asadd160_rd6.push(asadd16_asadd16_update_0_write6);
}

inline void asadd16_asadd16_update_0_write7_write(hw_uint<16>& asadd16_asadd16_update_0_write7, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write7_to_asadd160_rd7.push(asadd16_asadd16_update_0_write7);
}

inline void asadd16_asadd16_update_0_write8_write(hw_uint<16>& asadd16_asadd16_update_0_write8, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write8_to_asadd160_rd8.push(asadd16_asadd16_update_0_write8);
}

inline void asadd16_asadd16_update_0_write9_write(hw_uint<16>& asadd16_asadd16_update_0_write9, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  asadd16.asadd16_asadd16_update_0_write9_to_asadd160_rd9.push(asadd16_asadd16_update_0_write9);
}

inline hw_uint<16> asadd160_rd0_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd0 read pattern: { asadd160_update_0[d0, d1] -> asadd16[16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write0 = asadd16.asadd16_asadd16_update_0_write0_to_asadd160_rd0.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write0;
  return 0;
}

inline hw_uint<16> asadd160_rd1_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd1 read pattern: { asadd160_update_0[d0, d1] -> asadd16[1 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write1 = asadd16.asadd16_asadd16_update_0_write1_to_asadd160_rd1.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write1;
  return 0;
}

inline hw_uint<16> asadd160_rd10_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd10 read pattern: { asadd160_update_0[d0, d1] -> asadd16[10 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write10 = asadd16.asadd16_asadd16_update_0_write10_to_asadd160_rd10.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write10;
  return 0;
}

inline hw_uint<16> asadd160_rd11_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd11 read pattern: { asadd160_update_0[d0, d1] -> asadd16[11 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write11 = asadd16.asadd16_asadd16_update_0_write11_to_asadd160_rd11.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write11;
  return 0;
}

inline hw_uint<16> asadd160_rd12_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd12 read pattern: { asadd160_update_0[d0, d1] -> asadd16[12 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write12 = asadd16.asadd16_asadd16_update_0_write12_to_asadd160_rd12.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write12;
  return 0;
}

inline hw_uint<16> asadd160_rd13_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd13 read pattern: { asadd160_update_0[d0, d1] -> asadd16[13 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write13 = asadd16.asadd16_asadd16_update_0_write13_to_asadd160_rd13.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write13;
  return 0;
}

inline hw_uint<16> asadd160_rd14_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd14 read pattern: { asadd160_update_0[d0, d1] -> asadd16[14 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write14 = asadd16.asadd16_asadd16_update_0_write14_to_asadd160_rd14.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write14;
  return 0;
}

inline hw_uint<16> asadd160_rd15_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd15 read pattern: { asadd160_update_0[d0, d1] -> asadd16[15 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write15 = asadd16.asadd16_asadd16_update_0_write15_to_asadd160_rd15.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write15;
  return 0;
}

inline hw_uint<16> asadd160_rd2_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd2 read pattern: { asadd160_update_0[d0, d1] -> asadd16[2 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write2 = asadd16.asadd16_asadd16_update_0_write2_to_asadd160_rd2.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write2;
  return 0;
}

inline hw_uint<16> asadd160_rd3_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd3 read pattern: { asadd160_update_0[d0, d1] -> asadd16[3 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write3 = asadd16.asadd16_asadd16_update_0_write3_to_asadd160_rd3.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write3;
  return 0;
}

inline hw_uint<16> asadd160_rd4_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd4 read pattern: { asadd160_update_0[d0, d1] -> asadd16[4 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write4 = asadd16.asadd16_asadd16_update_0_write4_to_asadd160_rd4.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write4;
  return 0;
}

inline hw_uint<16> asadd160_rd5_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd5 read pattern: { asadd160_update_0[d0, d1] -> asadd16[5 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write5 = asadd16.asadd16_asadd16_update_0_write5_to_asadd160_rd5.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write5;
  return 0;
}

inline hw_uint<16> asadd160_rd6_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd6 read pattern: { asadd160_update_0[d0, d1] -> asadd16[6 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write6 = asadd16.asadd16_asadd16_update_0_write6_to_asadd160_rd6.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write6;
  return 0;
}

inline hw_uint<16> asadd160_rd7_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd7 read pattern: { asadd160_update_0[d0, d1] -> asadd16[7 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write7 = asadd16.asadd16_asadd16_update_0_write7_to_asadd160_rd7.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write7;
  return 0;
}

inline hw_uint<16> asadd160_rd8_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd8 read pattern: { asadd160_update_0[d0, d1] -> asadd16[8 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write8 = asadd16.asadd16_asadd16_update_0_write8_to_asadd160_rd8.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write8;
  return 0;
}

inline hw_uint<16> asadd160_rd9_select(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd160_rd9 read pattern: { asadd160_update_0[d0, d1] -> asadd16[9 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_asadd16_asadd16_update_0_write9 = asadd16.asadd16_asadd16_update_0_write9_to_asadd160_rd9.peek(/* one reader or all rams */ 0);
  return value_asadd16_asadd16_update_0_write9;
  return 0;
}

// # of bundles = 2
// asadd160_update_0_read
//	asadd160_rd0
//	asadd160_rd1
//	asadd160_rd2
//	asadd160_rd3
//	asadd160_rd4
//	asadd160_rd5
//	asadd160_rd6
//	asadd160_rd7
//	asadd160_rd8
//	asadd160_rd9
//	asadd160_rd10
//	asadd160_rd11
//	asadd160_rd12
//	asadd160_rd13
//	asadd160_rd14
//	asadd160_rd15
inline hw_uint<256> asadd16_asadd160_update_0_read_bundle_read(asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
  // # of ports in bundle: 16
    // asadd160_rd0
    // asadd160_rd1
    // asadd160_rd2
    // asadd160_rd3
    // asadd160_rd4
    // asadd160_rd5
    // asadd160_rd6
    // asadd160_rd7
    // asadd160_rd8
    // asadd160_rd9
    // asadd160_rd10
    // asadd160_rd11
    // asadd160_rd12
    // asadd160_rd13
    // asadd160_rd14
    // asadd160_rd15

	hw_uint<256> result;
	hw_uint<16> asadd160_rd0_res = asadd160_rd0_select(asadd16, d0, d1, dynamic_address);
	set_at<0, 256>(result, asadd160_rd0_res);
	hw_uint<16> asadd160_rd1_res = asadd160_rd1_select(asadd16, d0, d1, dynamic_address);
	set_at<16, 256>(result, asadd160_rd1_res);
	hw_uint<16> asadd160_rd2_res = asadd160_rd2_select(asadd16, d0, d1, dynamic_address);
	set_at<32, 256>(result, asadd160_rd2_res);
	hw_uint<16> asadd160_rd3_res = asadd160_rd3_select(asadd16, d0, d1, dynamic_address);
	set_at<48, 256>(result, asadd160_rd3_res);
	hw_uint<16> asadd160_rd4_res = asadd160_rd4_select(asadd16, d0, d1, dynamic_address);
	set_at<64, 256>(result, asadd160_rd4_res);
	hw_uint<16> asadd160_rd5_res = asadd160_rd5_select(asadd16, d0, d1, dynamic_address);
	set_at<80, 256>(result, asadd160_rd5_res);
	hw_uint<16> asadd160_rd6_res = asadd160_rd6_select(asadd16, d0, d1, dynamic_address);
	set_at<96, 256>(result, asadd160_rd6_res);
	hw_uint<16> asadd160_rd7_res = asadd160_rd7_select(asadd16, d0, d1, dynamic_address);
	set_at<112, 256>(result, asadd160_rd7_res);
	hw_uint<16> asadd160_rd8_res = asadd160_rd8_select(asadd16, d0, d1, dynamic_address);
	set_at<128, 256>(result, asadd160_rd8_res);
	hw_uint<16> asadd160_rd9_res = asadd160_rd9_select(asadd16, d0, d1, dynamic_address);
	set_at<144, 256>(result, asadd160_rd9_res);
	hw_uint<16> asadd160_rd10_res = asadd160_rd10_select(asadd16, d0, d1, dynamic_address);
	set_at<160, 256>(result, asadd160_rd10_res);
	hw_uint<16> asadd160_rd11_res = asadd160_rd11_select(asadd16, d0, d1, dynamic_address);
	set_at<176, 256>(result, asadd160_rd11_res);
	hw_uint<16> asadd160_rd12_res = asadd160_rd12_select(asadd16, d0, d1, dynamic_address);
	set_at<192, 256>(result, asadd160_rd12_res);
	hw_uint<16> asadd160_rd13_res = asadd160_rd13_select(asadd16, d0, d1, dynamic_address);
	set_at<208, 256>(result, asadd160_rd13_res);
	hw_uint<16> asadd160_rd14_res = asadd160_rd14_select(asadd16, d0, d1, dynamic_address);
	set_at<224, 256>(result, asadd160_rd14_res);
	hw_uint<16> asadd160_rd15_res = asadd160_rd15_select(asadd16, d0, d1, dynamic_address);
	set_at<240, 256>(result, asadd160_rd15_res);
	return result;
}

// asadd16_update_0_write
//	asadd16_asadd16_update_0_write0
//	asadd16_asadd16_update_0_write1
//	asadd16_asadd16_update_0_write2
//	asadd16_asadd16_update_0_write3
//	asadd16_asadd16_update_0_write4
//	asadd16_asadd16_update_0_write5
//	asadd16_asadd16_update_0_write6
//	asadd16_asadd16_update_0_write7
//	asadd16_asadd16_update_0_write8
//	asadd16_asadd16_update_0_write9
//	asadd16_asadd16_update_0_write10
//	asadd16_asadd16_update_0_write11
//	asadd16_asadd16_update_0_write12
//	asadd16_asadd16_update_0_write13
//	asadd16_asadd16_update_0_write14
//	asadd16_asadd16_update_0_write15
inline void asadd16_asadd16_update_0_write_bundle_write(hw_uint<256>& asadd16_update_0_write, asadd16_cache& asadd16, int d0, int d1, int dynamic_address) {
	hw_uint<16> asadd16_asadd16_update_0_write0_res = asadd16_update_0_write.extract<0, 15>();
	asadd16_asadd16_update_0_write0_write(asadd16_asadd16_update_0_write0_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write1_res = asadd16_update_0_write.extract<16, 31>();
	asadd16_asadd16_update_0_write1_write(asadd16_asadd16_update_0_write1_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write2_res = asadd16_update_0_write.extract<32, 47>();
	asadd16_asadd16_update_0_write2_write(asadd16_asadd16_update_0_write2_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write3_res = asadd16_update_0_write.extract<48, 63>();
	asadd16_asadd16_update_0_write3_write(asadd16_asadd16_update_0_write3_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write4_res = asadd16_update_0_write.extract<64, 79>();
	asadd16_asadd16_update_0_write4_write(asadd16_asadd16_update_0_write4_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write5_res = asadd16_update_0_write.extract<80, 95>();
	asadd16_asadd16_update_0_write5_write(asadd16_asadd16_update_0_write5_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write6_res = asadd16_update_0_write.extract<96, 111>();
	asadd16_asadd16_update_0_write6_write(asadd16_asadd16_update_0_write6_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write7_res = asadd16_update_0_write.extract<112, 127>();
	asadd16_asadd16_update_0_write7_write(asadd16_asadd16_update_0_write7_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write8_res = asadd16_update_0_write.extract<128, 143>();
	asadd16_asadd16_update_0_write8_write(asadd16_asadd16_update_0_write8_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write9_res = asadd16_update_0_write.extract<144, 159>();
	asadd16_asadd16_update_0_write9_write(asadd16_asadd16_update_0_write9_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write10_res = asadd16_update_0_write.extract<160, 175>();
	asadd16_asadd16_update_0_write10_write(asadd16_asadd16_update_0_write10_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write11_res = asadd16_update_0_write.extract<176, 191>();
	asadd16_asadd16_update_0_write11_write(asadd16_asadd16_update_0_write11_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write12_res = asadd16_update_0_write.extract<192, 207>();
	asadd16_asadd16_update_0_write12_write(asadd16_asadd16_update_0_write12_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write13_res = asadd16_update_0_write.extract<208, 223>();
	asadd16_asadd16_update_0_write13_write(asadd16_asadd16_update_0_write13_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write14_res = asadd16_update_0_write.extract<224, 239>();
	asadd16_asadd16_update_0_write14_write(asadd16_asadd16_update_0_write14_res, asadd16, d0, d1, dynamic_address);
	hw_uint<16> asadd16_asadd16_update_0_write15_res = asadd16_update_0_write.extract<240, 255>();
	asadd16_asadd16_update_0_write15_write(asadd16_asadd16_update_0_write15_res, asadd16, d0, d1, dynamic_address);
}

#include "hw_classes.h"

struct in_off_chip0_in_off_chip0_update_0_write0_to_asadd16_rd0_cache {
	// RAM Box: {[0, 1904], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write1_to_asadd16_rd1_cache {
	// RAM Box: {[1, 1905], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write10_to_asadd16_rd10_cache {
	// RAM Box: {[10, 1914], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write11_to_asadd16_rd11_cache {
	// RAM Box: {[11, 1915], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write12_to_asadd16_rd12_cache {
	// RAM Box: {[12, 1916], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write13_to_asadd16_rd13_cache {
	// RAM Box: {[13, 1917], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write14_to_asadd16_rd14_cache {
	// RAM Box: {[14, 1918], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write15_to_asadd16_rd15_cache {
	// RAM Box: {[15, 1919], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write2_to_asadd16_rd2_cache {
	// RAM Box: {[2, 1906], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write3_to_asadd16_rd3_cache {
	// RAM Box: {[3, 1907], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write4_to_asadd16_rd4_cache {
	// RAM Box: {[4, 1908], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write5_to_asadd16_rd5_cache {
	// RAM Box: {[5, 1909], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write6_to_asadd16_rd6_cache {
	// RAM Box: {[6, 1910], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write7_to_asadd16_rd7_cache {
	// RAM Box: {[7, 1911], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write8_to_asadd16_rd8_cache {
	// RAM Box: {[8, 1912], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_in_off_chip0_update_0_write9_to_asadd16_rd9_cache {
	// RAM Box: {[9, 1913], [0, 539]}
	// Capacity: 1
	// # of read delays: 2
  // 0, 0
	fifo<hw_uint<16>, 1> f;
	inline hw_uint<16> peek(const int offset) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.peek(0 - offset);
  }



	inline void push(const hw_uint<16> value) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
    return f.push(value);
  }

};

struct in_off_chip0_cache {
  // # of banks: 16
  in_off_chip0_in_off_chip0_update_0_write0_to_asadd16_rd0_cache in_off_chip0_in_off_chip0_update_0_write0_to_asadd16_rd0;
  in_off_chip0_in_off_chip0_update_0_write1_to_asadd16_rd1_cache in_off_chip0_in_off_chip0_update_0_write1_to_asadd16_rd1;
  in_off_chip0_in_off_chip0_update_0_write10_to_asadd16_rd10_cache in_off_chip0_in_off_chip0_update_0_write10_to_asadd16_rd10;
  in_off_chip0_in_off_chip0_update_0_write11_to_asadd16_rd11_cache in_off_chip0_in_off_chip0_update_0_write11_to_asadd16_rd11;
  in_off_chip0_in_off_chip0_update_0_write12_to_asadd16_rd12_cache in_off_chip0_in_off_chip0_update_0_write12_to_asadd16_rd12;
  in_off_chip0_in_off_chip0_update_0_write13_to_asadd16_rd13_cache in_off_chip0_in_off_chip0_update_0_write13_to_asadd16_rd13;
  in_off_chip0_in_off_chip0_update_0_write14_to_asadd16_rd14_cache in_off_chip0_in_off_chip0_update_0_write14_to_asadd16_rd14;
  in_off_chip0_in_off_chip0_update_0_write15_to_asadd16_rd15_cache in_off_chip0_in_off_chip0_update_0_write15_to_asadd16_rd15;
  in_off_chip0_in_off_chip0_update_0_write2_to_asadd16_rd2_cache in_off_chip0_in_off_chip0_update_0_write2_to_asadd16_rd2;
  in_off_chip0_in_off_chip0_update_0_write3_to_asadd16_rd3_cache in_off_chip0_in_off_chip0_update_0_write3_to_asadd16_rd3;
  in_off_chip0_in_off_chip0_update_0_write4_to_asadd16_rd4_cache in_off_chip0_in_off_chip0_update_0_write4_to_asadd16_rd4;
  in_off_chip0_in_off_chip0_update_0_write5_to_asadd16_rd5_cache in_off_chip0_in_off_chip0_update_0_write5_to_asadd16_rd5;
  in_off_chip0_in_off_chip0_update_0_write6_to_asadd16_rd6_cache in_off_chip0_in_off_chip0_update_0_write6_to_asadd16_rd6;
  in_off_chip0_in_off_chip0_update_0_write7_to_asadd16_rd7_cache in_off_chip0_in_off_chip0_update_0_write7_to_asadd16_rd7;
  in_off_chip0_in_off_chip0_update_0_write8_to_asadd16_rd8_cache in_off_chip0_in_off_chip0_update_0_write8_to_asadd16_rd8;
  in_off_chip0_in_off_chip0_update_0_write9_to_asadd16_rd9_cache in_off_chip0_in_off_chip0_update_0_write9_to_asadd16_rd9;
};



inline void in_off_chip0_in_off_chip0_update_0_write0_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write0, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write0_to_asadd16_rd0.push(in_off_chip0_in_off_chip0_update_0_write0);
}

inline void in_off_chip0_in_off_chip0_update_0_write1_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write1, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write1_to_asadd16_rd1.push(in_off_chip0_in_off_chip0_update_0_write1);
}

inline void in_off_chip0_in_off_chip0_update_0_write10_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write10, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write10_to_asadd16_rd10.push(in_off_chip0_in_off_chip0_update_0_write10);
}

inline void in_off_chip0_in_off_chip0_update_0_write11_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write11, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write11_to_asadd16_rd11.push(in_off_chip0_in_off_chip0_update_0_write11);
}

inline void in_off_chip0_in_off_chip0_update_0_write12_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write12, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write12_to_asadd16_rd12.push(in_off_chip0_in_off_chip0_update_0_write12);
}

inline void in_off_chip0_in_off_chip0_update_0_write13_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write13, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write13_to_asadd16_rd13.push(in_off_chip0_in_off_chip0_update_0_write13);
}

inline void in_off_chip0_in_off_chip0_update_0_write14_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write14, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write14_to_asadd16_rd14.push(in_off_chip0_in_off_chip0_update_0_write14);
}

inline void in_off_chip0_in_off_chip0_update_0_write15_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write15, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write15_to_asadd16_rd15.push(in_off_chip0_in_off_chip0_update_0_write15);
}

inline void in_off_chip0_in_off_chip0_update_0_write2_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write2, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write2_to_asadd16_rd2.push(in_off_chip0_in_off_chip0_update_0_write2);
}

inline void in_off_chip0_in_off_chip0_update_0_write3_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write3, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write3_to_asadd16_rd3.push(in_off_chip0_in_off_chip0_update_0_write3);
}

inline void in_off_chip0_in_off_chip0_update_0_write4_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write4, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write4_to_asadd16_rd4.push(in_off_chip0_in_off_chip0_update_0_write4);
}

inline void in_off_chip0_in_off_chip0_update_0_write5_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write5, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write5_to_asadd16_rd5.push(in_off_chip0_in_off_chip0_update_0_write5);
}

inline void in_off_chip0_in_off_chip0_update_0_write6_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write6, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write6_to_asadd16_rd6.push(in_off_chip0_in_off_chip0_update_0_write6);
}

inline void in_off_chip0_in_off_chip0_update_0_write7_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write7, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write7_to_asadd16_rd7.push(in_off_chip0_in_off_chip0_update_0_write7);
}

inline void in_off_chip0_in_off_chip0_update_0_write8_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write8, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write8_to_asadd16_rd8.push(in_off_chip0_in_off_chip0_update_0_write8);
}

inline void in_off_chip0_in_off_chip0_update_0_write9_write(hw_uint<16>& in_off_chip0_in_off_chip0_update_0_write9, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  in_off_chip0.in_off_chip0_in_off_chip0_update_0_write9_to_asadd16_rd9.push(in_off_chip0_in_off_chip0_update_0_write9);
}

inline hw_uint<16> asadd16_rd0_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd0 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write0 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write0_to_asadd16_rd0.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write0;
  return 0;
}

inline hw_uint<16> asadd16_rd1_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd1 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[1 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write1 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write1_to_asadd16_rd1.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write1;
  return 0;
}

inline hw_uint<16> asadd16_rd10_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd10 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[10 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write10 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write10_to_asadd16_rd10.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write10;
  return 0;
}

inline hw_uint<16> asadd16_rd11_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd11 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[11 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write11 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write11_to_asadd16_rd11.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write11;
  return 0;
}

inline hw_uint<16> asadd16_rd12_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd12 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[12 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write12 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write12_to_asadd16_rd12.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write12;
  return 0;
}

inline hw_uint<16> asadd16_rd13_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd13 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[13 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write13 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write13_to_asadd16_rd13.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write13;
  return 0;
}

inline hw_uint<16> asadd16_rd14_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd14 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[14 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write14 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write14_to_asadd16_rd14.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write14;
  return 0;
}

inline hw_uint<16> asadd16_rd15_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd15 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[15 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write15 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write15_to_asadd16_rd15.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write15;
  return 0;
}

inline hw_uint<16> asadd16_rd2_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd2 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[2 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write2 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write2_to_asadd16_rd2.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write2;
  return 0;
}

inline hw_uint<16> asadd16_rd3_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd3 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[3 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write3 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write3_to_asadd16_rd3.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write3;
  return 0;
}

inline hw_uint<16> asadd16_rd4_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd4 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[4 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write4 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write4_to_asadd16_rd4.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write4;
  return 0;
}

inline hw_uint<16> asadd16_rd5_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd5 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[5 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write5 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write5_to_asadd16_rd5.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write5;
  return 0;
}

inline hw_uint<16> asadd16_rd6_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd6 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[6 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write6 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write6_to_asadd16_rd6.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write6;
  return 0;
}

inline hw_uint<16> asadd16_rd7_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd7 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[7 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write7 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write7_to_asadd16_rd7.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write7;
  return 0;
}

inline hw_uint<16> asadd16_rd8_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd8 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[8 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write8 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write8_to_asadd16_rd8.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write8;
  return 0;
}

inline hw_uint<16> asadd16_rd9_select(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  // asadd16_rd9 read pattern: { asadd16_update_0[d0, d1] -> in_off_chip0[9 + 16d0, d1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Read schedule : { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  // Write schedule: { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
  auto value_in_off_chip0_in_off_chip0_update_0_write9 = in_off_chip0.in_off_chip0_in_off_chip0_update_0_write9_to_asadd16_rd9.peek(/* one reader or all rams */ 0);
  return value_in_off_chip0_in_off_chip0_update_0_write9;
  return 0;
}

// # of bundles = 2
// asadd16_update_0_read
//	asadd16_rd0
//	asadd16_rd1
//	asadd16_rd2
//	asadd16_rd3
//	asadd16_rd4
//	asadd16_rd5
//	asadd16_rd6
//	asadd16_rd7
//	asadd16_rd8
//	asadd16_rd9
//	asadd16_rd10
//	asadd16_rd11
//	asadd16_rd12
//	asadd16_rd13
//	asadd16_rd14
//	asadd16_rd15
inline hw_uint<256> in_off_chip0_asadd16_update_0_read_bundle_read(in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
  // # of ports in bundle: 16
    // asadd16_rd0
    // asadd16_rd1
    // asadd16_rd2
    // asadd16_rd3
    // asadd16_rd4
    // asadd16_rd5
    // asadd16_rd6
    // asadd16_rd7
    // asadd16_rd8
    // asadd16_rd9
    // asadd16_rd10
    // asadd16_rd11
    // asadd16_rd12
    // asadd16_rd13
    // asadd16_rd14
    // asadd16_rd15

	hw_uint<256> result;
	hw_uint<16> asadd16_rd0_res = asadd16_rd0_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<0, 256>(result, asadd16_rd0_res);
	hw_uint<16> asadd16_rd1_res = asadd16_rd1_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<16, 256>(result, asadd16_rd1_res);
	hw_uint<16> asadd16_rd2_res = asadd16_rd2_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<32, 256>(result, asadd16_rd2_res);
	hw_uint<16> asadd16_rd3_res = asadd16_rd3_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<48, 256>(result, asadd16_rd3_res);
	hw_uint<16> asadd16_rd4_res = asadd16_rd4_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<64, 256>(result, asadd16_rd4_res);
	hw_uint<16> asadd16_rd5_res = asadd16_rd5_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<80, 256>(result, asadd16_rd5_res);
	hw_uint<16> asadd16_rd6_res = asadd16_rd6_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<96, 256>(result, asadd16_rd6_res);
	hw_uint<16> asadd16_rd7_res = asadd16_rd7_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<112, 256>(result, asadd16_rd7_res);
	hw_uint<16> asadd16_rd8_res = asadd16_rd8_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<128, 256>(result, asadd16_rd8_res);
	hw_uint<16> asadd16_rd9_res = asadd16_rd9_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<144, 256>(result, asadd16_rd9_res);
	hw_uint<16> asadd16_rd10_res = asadd16_rd10_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<160, 256>(result, asadd16_rd10_res);
	hw_uint<16> asadd16_rd11_res = asadd16_rd11_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<176, 256>(result, asadd16_rd11_res);
	hw_uint<16> asadd16_rd12_res = asadd16_rd12_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<192, 256>(result, asadd16_rd12_res);
	hw_uint<16> asadd16_rd13_res = asadd16_rd13_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<208, 256>(result, asadd16_rd13_res);
	hw_uint<16> asadd16_rd14_res = asadd16_rd14_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<224, 256>(result, asadd16_rd14_res);
	hw_uint<16> asadd16_rd15_res = asadd16_rd15_select(in_off_chip0, d0, d1, dynamic_address);
	set_at<240, 256>(result, asadd16_rd15_res);
	return result;
}

// in_off_chip0_update_0_write
//	in_off_chip0_in_off_chip0_update_0_write0
//	in_off_chip0_in_off_chip0_update_0_write1
//	in_off_chip0_in_off_chip0_update_0_write2
//	in_off_chip0_in_off_chip0_update_0_write3
//	in_off_chip0_in_off_chip0_update_0_write4
//	in_off_chip0_in_off_chip0_update_0_write5
//	in_off_chip0_in_off_chip0_update_0_write6
//	in_off_chip0_in_off_chip0_update_0_write7
//	in_off_chip0_in_off_chip0_update_0_write8
//	in_off_chip0_in_off_chip0_update_0_write9
//	in_off_chip0_in_off_chip0_update_0_write10
//	in_off_chip0_in_off_chip0_update_0_write11
//	in_off_chip0_in_off_chip0_update_0_write12
//	in_off_chip0_in_off_chip0_update_0_write13
//	in_off_chip0_in_off_chip0_update_0_write14
//	in_off_chip0_in_off_chip0_update_0_write15
inline void in_off_chip0_in_off_chip0_update_0_write_bundle_write(hw_uint<256>& in_off_chip0_update_0_write, in_off_chip0_cache& in_off_chip0, int d0, int d1, int dynamic_address) {
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write0_res = in_off_chip0_update_0_write.extract<0, 15>();
	in_off_chip0_in_off_chip0_update_0_write0_write(in_off_chip0_in_off_chip0_update_0_write0_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write1_res = in_off_chip0_update_0_write.extract<16, 31>();
	in_off_chip0_in_off_chip0_update_0_write1_write(in_off_chip0_in_off_chip0_update_0_write1_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write2_res = in_off_chip0_update_0_write.extract<32, 47>();
	in_off_chip0_in_off_chip0_update_0_write2_write(in_off_chip0_in_off_chip0_update_0_write2_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write3_res = in_off_chip0_update_0_write.extract<48, 63>();
	in_off_chip0_in_off_chip0_update_0_write3_write(in_off_chip0_in_off_chip0_update_0_write3_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write4_res = in_off_chip0_update_0_write.extract<64, 79>();
	in_off_chip0_in_off_chip0_update_0_write4_write(in_off_chip0_in_off_chip0_update_0_write4_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write5_res = in_off_chip0_update_0_write.extract<80, 95>();
	in_off_chip0_in_off_chip0_update_0_write5_write(in_off_chip0_in_off_chip0_update_0_write5_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write6_res = in_off_chip0_update_0_write.extract<96, 111>();
	in_off_chip0_in_off_chip0_update_0_write6_write(in_off_chip0_in_off_chip0_update_0_write6_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write7_res = in_off_chip0_update_0_write.extract<112, 127>();
	in_off_chip0_in_off_chip0_update_0_write7_write(in_off_chip0_in_off_chip0_update_0_write7_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write8_res = in_off_chip0_update_0_write.extract<128, 143>();
	in_off_chip0_in_off_chip0_update_0_write8_write(in_off_chip0_in_off_chip0_update_0_write8_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write9_res = in_off_chip0_update_0_write.extract<144, 159>();
	in_off_chip0_in_off_chip0_update_0_write9_write(in_off_chip0_in_off_chip0_update_0_write9_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write10_res = in_off_chip0_update_0_write.extract<160, 175>();
	in_off_chip0_in_off_chip0_update_0_write10_write(in_off_chip0_in_off_chip0_update_0_write10_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write11_res = in_off_chip0_update_0_write.extract<176, 191>();
	in_off_chip0_in_off_chip0_update_0_write11_write(in_off_chip0_in_off_chip0_update_0_write11_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write12_res = in_off_chip0_update_0_write.extract<192, 207>();
	in_off_chip0_in_off_chip0_update_0_write12_write(in_off_chip0_in_off_chip0_update_0_write12_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write13_res = in_off_chip0_update_0_write.extract<208, 223>();
	in_off_chip0_in_off_chip0_update_0_write13_write(in_off_chip0_in_off_chip0_update_0_write13_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write14_res = in_off_chip0_update_0_write.extract<224, 239>();
	in_off_chip0_in_off_chip0_update_0_write14_write(in_off_chip0_in_off_chip0_update_0_write14_res, in_off_chip0, d0, d1, dynamic_address);
	hw_uint<16> in_off_chip0_in_off_chip0_update_0_write15_res = in_off_chip0_update_0_write.extract<240, 255>();
	in_off_chip0_in_off_chip0_update_0_write15_write(in_off_chip0_in_off_chip0_update_0_write15_res, in_off_chip0, d0, d1, dynamic_address);
}



// Operation logic
inline void asadd160_update_0(asadd16_cache& asadd16, HWStream<hw_uint<256> >& /* buffer_args num ports = 16 */asadd160, int d0, int d1) {
  // Dynamic address computation

	// Consume: asadd16
	auto asadd16_0_c__0_value = asadd16_asadd160_update_0_read_bundle_read(asadd16/* source_delay */, d0, d1, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = id_unrolled_16(asadd16_0_c__0_value);
	// Produce: asadd160
	asadd160.write(compute_result);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void in_off_chip0_update_0(HWStream<hw_uint<256> >& /* buffer_args num ports = 16 */in_off_chip0_oc, in_off_chip0_cache& in_off_chip0, int d0, int d1) {
  // Dynamic address computation

	// Consume: in_off_chip0_oc
	auto in_off_chip0_oc_0_c__0_value = in_off_chip0_oc.read();
	auto compute_result = id_unrolled_16(in_off_chip0_oc_0_c__0_value);
	// Produce: in_off_chip0
	in_off_chip0_in_off_chip0_update_0_write_bundle_write(/* arg names */compute_result, in_off_chip0, d0, d1, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

inline void asadd16_update_0(in_off_chip0_cache& in_off_chip0, asadd16_cache& asadd16, int d0, int d1) {
  // Dynamic address computation

	// Consume: in_off_chip0
	auto in_off_chip0_0_c__0_value = in_off_chip0_asadd16_update_0_read_bundle_read(in_off_chip0/* source_delay */, d0, d1, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

	auto compute_result = id_unrolled_16(in_off_chip0_0_c__0_value);
	// Produce: asadd16
	asadd16_asadd16_update_0_write_bundle_write(/* arg names */compute_result, asadd16, d0, d1, 0);

#ifndef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__

}

// Driver function
void asadd160_opt(HWStream<hw_uint<256> >& /* get_args num ports = 16 */in_off_chip0_oc, HWStream<hw_uint<256> >& /* get_args num ports = 16 */asadd160) {

#ifndef __VIVADO_SYNTH__
  ofstream debug_file("asadd160_opt_debug.csv");
  global_debug_handle = &debug_file;
#endif //__VIVADO_SYNTH__
  asadd16_cache asadd16;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
  in_off_chip0_cache in_off_chip0;
#ifdef __VIVADO_SYNTH__
#endif //__VIVADO_SYNTH__
#ifdef __VIVADO_SYNTH__
#pragma HLS inline recursive
#endif // __VIVADO_SYNTH__

// schedule: { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539; in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539; asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
//   { asadd160_update_0[d0, d1] -> [d1, d0, 3] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
// Condition for asadd160_update_0(((-3 + i2 == 0) && (i1 >= 0) && (119 - i1 >= 0) && (i0 >= 0) && (539 - i0 >= 0)))
//   { in_off_chip0_update_0[d0, d1] -> [d1, d0, 1] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
// Condition for in_off_chip0_update_0(((-1 + i2 == 0) && (i1 >= 0) && (119 - i1 >= 0) && (i0 >= 0) && (539 - i0 >= 0)))
//   { asadd16_update_0[d0, d1] -> [d1, d0, 2] : 0 <= d0 <= 119 and 0 <= d1 <= 539 }
// Condition for asadd16_update_0(((-2 + i2 == 0) && (i1 >= 0) && (119 - i1 >= 0) && (i0 >= 0) && (539 - i0 >= 0)))

  /*
  // Schedules...
    // asadd160_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*3]
    // asadd16_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*2]
    // in_off_chip0_oc_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*0]
    // in_off_chip0_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*1]
for (int c0 = 0; c0 <= 539; c0++) {
  for (int c1 = 0; c1 <= 119; c1++) {

#ifdef __VIVADO_SYNTH__
#pragma HLS pipeline II=1
#endif // __VIVADO_SYNTH__

    if ((0 <= c1 && c1 <= 119) && ((c1 - 0) % 1 == 0) && (0 <= c0 && c0 <= 539) && ((c0 - 0) % 1 == 0)) {
      in_off_chip0_update_0((c1 - 0) / 1, (c0 - 0) / 1);
    }

    if ((0 <= c1 && c1 <= 119) && ((c1 - 0) % 1 == 0) && (0 <= c0 && c0 <= 539) && ((c0 - 0) % 1 == 0)) {
      asadd16_update_0((c1 - 0) / 1, (c0 - 0) / 1);
    }

    if ((0 <= c1 && c1 <= 119) && ((c1 - 0) % 1 == 0) && (0 <= c0 && c0 <= 539) && ((c0 - 0) % 1 == 0)) {
      asadd160_update_0((c1 - 0) / 1, (c0 - 0) / 1);
    }

  }
}

  */
	  // Schedules...
	    // asadd160_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*3]
	    // asadd16_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*2]
	    // in_off_chip0_oc_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*0]
	    // in_off_chip0_update_0 -> [1*d1*1*1 + 1*0,1*d0*1*1 + 1*0,1*1]
	for (int c0 = 0; c0 <= 539; c0++) {
	  for (int c1 = 0; c1 <= 119; c1++) {
	
	#ifdef __VIVADO_SYNTH__
	#pragma HLS pipeline II=1
	#endif // __VIVADO_SYNTH__
	
	    if ((0 <= c1 && c1 <= 119) && ((c1 - 0) % 1 == 0) && (0 <= c0 && c0 <= 539) && ((c0 - 0) % 1 == 0)) {
	      in_off_chip0_update_0(in_off_chip0_oc /* buf name */, in_off_chip0, (c1 - 0) / 1, (c0 - 0) / 1);
	    }
	
	    if ((0 <= c1 && c1 <= 119) && ((c1 - 0) % 1 == 0) && (0 <= c0 && c0 <= 539) && ((c0 - 0) % 1 == 0)) {
	      asadd16_update_0(in_off_chip0 /* buf name */, asadd16, (c1 - 0) / 1, (c0 - 0) / 1);
	    }
	
	    if ((0 <= c1 && c1 <= 119) && ((c1 - 0) % 1 == 0) && (0 <= c0 && c0 <= 539) && ((c0 - 0) % 1 == 0)) {
	      asadd160_update_0(asadd16 /* buf name */, asadd160, (c1 - 0) / 1, (c0 - 0) / 1);
	    }
	
	  }
	}
	
#ifndef __VIVADO_SYNTH__
  debug_file.close();
#endif //__VIVADO_SYNTH__
}

#ifdef __VIVADO_SYNTH__
  // { asadd160_update_0[root = 0, asadd160_0, asadd160_1] -> asadd160[0, 0] : 0 <= asadd160_0 <= 119 and 0 <= asadd160_1 <= 539 }
const int asadd160_update_0_write_pipe0_num_transfers = 64800;
  // { in_off_chip0_update_0[root = 0, in_off_chip0_0, in_off_chip0_1] -> in_off_chip0_oc[0, 0] : 0 <= in_off_chip0_0 <= 119 and 0 <= in_off_chip0_1 <= 539 }
const int in_off_chip0_update_0_read_pipe0_num_transfers = 64800;

  // { asadd160_update_0[root = 0, asadd160_0, asadd160_1] -> asadd160[0, 0] : 0 <= asadd160_0 <= 119 and 0 <= asadd160_1 <= 539 }
const int asadd160_update_0_write_pipe1_num_transfers = 64800;
  // { in_off_chip0_update_0[root = 0, in_off_chip0_0, in_off_chip0_1] -> in_off_chip0_oc[0, 0] : 0 <= in_off_chip0_0 <= 119 and 0 <= in_off_chip0_1 <= 539 }
const int in_off_chip0_update_0_read_pipe1_num_transfers = 64800;


extern "C" {

void asadd160_opt_accel(hw_uint<256>* in_off_chip0_update_0_read_pipe0, hw_uint<256>* asadd160_update_0_write_pipe0, hw_uint<256>* in_off_chip0_update_0_read_pipe1, hw_uint<256>* asadd160_update_0_write_pipe1, const int size) { 
#pragma HLS dataflow
#pragma HLS INTERFACE m_axi port = in_off_chip0_update_0_read_pipe0 offset = slave depth = 65536 bundle = gmem0
#pragma HLS INTERFACE m_axi port = asadd160_update_0_write_pipe0 offset = slave depth = 65536 bundle = gmem1
#pragma HLS INTERFACE m_axi port = in_off_chip0_update_0_read_pipe1 offset = slave depth = 65536 bundle = gmem2
#pragma HLS INTERFACE m_axi port = asadd160_update_0_write_pipe1 offset = slave depth = 65536 bundle = gmem3

#pragma HLS INTERFACE s_axilite port = in_off_chip0_update_0_read_pipe0 bundle = control
#pragma HLS INTERFACE s_axilite port = asadd160_update_0_write_pipe0 bundle = control
#pragma HLS INTERFACE s_axilite port = in_off_chip0_update_0_read_pipe1 bundle = control
#pragma HLS INTERFACE s_axilite port = asadd160_update_0_write_pipe1 bundle = control
#pragma HLS INTERFACE s_axilite port = size bundle = control
#pragma HLS INTERFACE s_axilite port = return bundle = control


  // Pipeline # 0
  static HWStream<hw_uint<256> > in_off_chip0_update_0_read_pipe0_channel;
  static HWStream<hw_uint<256> > asadd160_update_0_write_pipe0_channel;

  burst_read<256>(in_off_chip0_update_0_read_pipe0, in_off_chip0_update_0_read_pipe0_channel, in_off_chip0_update_0_read_pipe0_num_transfers*size);

  asadd160_opt(in_off_chip0_update_0_read_pipe0_channel, asadd160_update_0_write_pipe0_channel);

  burst_write<256>(asadd160_update_0_write_pipe0, asadd160_update_0_write_pipe0_channel, asadd160_update_0_write_pipe0_num_transfers*size);

  // Pipeline # 1
  static HWStream<hw_uint<256> > in_off_chip0_update_0_read_pipe1_channel;
  static HWStream<hw_uint<256> > asadd160_update_0_write_pipe1_channel;

  burst_read<256>(in_off_chip0_update_0_read_pipe1, in_off_chip0_update_0_read_pipe1_channel, in_off_chip0_update_0_read_pipe1_num_transfers*size);

  asadd160_opt(in_off_chip0_update_0_read_pipe1_channel, asadd160_update_0_write_pipe1_channel);

  burst_write<256>(asadd160_update_0_write_pipe1, asadd160_update_0_write_pipe1_channel, asadd160_update_0_write_pipe1_num_transfers*size);
}

}
#endif //__VIVADO_SYNTH__

