---
title: 项目实践-多周期路径约束
date: 2024-03-18 18:58:56
categories:
- DC synthesis
tags:
- 时序约束
- 多周期路径
---

> design设计需求： 
>
> pclk和fclk是同步时钟，但pclk=200Mhz，fclk=100Mhz
>
> 现有pclk到fclk的path，也有fclk到pclk的path，需要做时序约束

![image-20240319092108551](D:\blog\wzjsdyx.github.io\source\_posts\2024-03-18-项目实践-多周期路径约束\design.png)

```tcl
# 时序约束

```

